JP6130170B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6130170B2
JP6130170B2 JP2013042905A JP2013042905A JP6130170B2 JP 6130170 B2 JP6130170 B2 JP 6130170B2 JP 2013042905 A JP2013042905 A JP 2013042905A JP 2013042905 A JP2013042905 A JP 2013042905A JP 6130170 B2 JP6130170 B2 JP 6130170B2
Authority
JP
Japan
Prior art keywords
film
insulating film
aluminum oxide
semiconductor film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013042905A
Other languages
English (en)
Other versions
JP2013214732A5 (ja
JP2013214732A (ja
Inventor
哲弘 田中
哲弘 田中
絵里香 高橋
絵里香 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013042905A priority Critical patent/JP6130170B2/ja
Publication of JP2013214732A publication Critical patent/JP2013214732A/ja
Publication of JP2013214732A5 publication Critical patent/JP2013214732A5/ja
Application granted granted Critical
Publication of JP6130170B2 publication Critical patent/JP6130170B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Dram (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置およびその作製方法に関する。
また、本発明は、物、方法、製造方法、プロセス、マシーン、マニュファクチャー、または、組成物（コンポジション オブ マター）に関する。特に、本発明は、例えば、半導体装置、記憶装置、表示装置、液晶表示装置、発光装置、それらの駆動方法、またはそれらを生産する方法に関する。または、本発明は、例えば、当該記憶装置、当該表示装置、または当該発光装置を有する電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、半導体回路および電子機器などは全て半導体装置である。
絶縁表面を有する基板上に形成された半導体膜を用いて、トランジスタを構成する技術が注目されている。該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体膜としてシリコン膜が知られている。
トランジスタの半導体膜に用いられるシリコン膜は、用途によって非晶質と多結晶とが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積の成膜技術が確立されている非晶質シリコン膜を用いると好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコン膜を用いると好適である。多結晶シリコン膜は、非晶質シリコン膜に対し高温での熱処理、またはレーザービーム処理を行うことで形成する方法が知られる。
さらに、近年では酸化物半導体膜が注目されている。例えば、キャリア密度が１０１８／ｃｍ３未満であるインジウム、ガリウムおよび亜鉛を含む非晶質酸化物半導体膜を用いたトランジスタが開示されている（特許文献１参照。）。
酸化物半導体膜は、スパッタリング法を用いて成膜できるため、大型の表示装置を構成するトランジスタに適用することができる。また、酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。また、非晶質シリコン膜を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
トランジスタの設けられる基板としてガラスを用いる場合、ガラスに起因する不純物の拡散により、トランジスタの電気特性の劣化が起こることがある。当該劣化を抑制するために、基板とトランジスタとの間にバリア性を有する膜が設けられる。
特開２００６−１６５５２８号公報
安定した電気特性を有し、信頼性の高い半導体装置を提供することを課題の一とする。また、安定した電気特性を有する半導体装置を提供することを課題の一とする。また、信頼性の高い半導体装置を提供することを課題の一とする。また、動作速度の速い半導体装置を提供することを課題の一とする。また、消費電力の小さい半導体装置を提供することを課題の一とする。また、歩留まり高く半導体装置を提供することを課題の一とする。
本発明の一態様に係る半導体装置は、絶縁表面上に設けられたゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上にあり、ゲート電極と重畳して設けられた半導体膜と、半導体膜上に設けられた保護膜と、を有し、保護膜は、結晶性絶縁膜、および結晶性絶縁膜上の酸化アルミニウム膜を有する。
または、本発明の一態様に係る半導体装置は、下地膜と、下地膜上に設けられた半導体膜と、半導体膜上に設けられたゲート絶縁膜と、ゲート絶縁膜上にあり、前記半導体膜と重畳して設けられたゲート電極と、を有し、下地膜は、結晶性絶縁膜、および結晶性絶縁膜上の酸化アルミニウム膜を有する。
または、本発明の一態様に係る半導体装置は、下地膜と、下地膜上に設けられた半導体膜と、半導体膜上の一部に設けられたゲート絶縁膜と、ゲート絶縁膜上にあり、前記半導体膜と重畳して設けられたゲート電極と、半導体膜および前記ゲート電極上に設けられた保護膜と、を有し、保護膜は、結晶性絶縁膜、および結晶性絶縁膜上の酸化アルミニウム膜を有する。
または、本発明の一態様に係る半導体装置は、半導体膜と、半導体膜と重畳するゲート電極と、半導体膜およびゲート電極の間に設けられたゲート絶縁膜と、を有し、ゲート絶縁膜は、結晶性絶縁膜、および結晶性絶縁膜上の酸化アルミニウム膜を有する。
また、結晶性絶縁膜は、Ｍｇ、Ｔｉ、Ｖ、Ｃｒ、Ｙ、ＺｒおよびＴａのいずれか一種以上を含む。
また、酸化アルミニウム膜は結晶性を有する。
また、酸化アルミニウム膜の密度が３．２ｇ／ｃｍ３以上４．１ｇ／ｃｍ３以下である。
結晶性絶縁膜上に酸化アルミニウム膜を設けることで、結晶性を有し、密度が３．２ｇ／ｃｍ３以上４．１ｇ／ｃｍ３以下である酸化アルミニウム膜を得ることができる。当該酸化アルミニウム膜は、不純物に対するバリア性が高い。そのため、不純物に起因したトランジスタの電気特性の変動を抑制することができる。
また、密度が３．２ｇ／ｃｍ３以上４．１ｇ／ｃｍ３以下である酸化アルミニウム膜は、薬液やプラズマなどに対する耐性が高く、意図しないエッチングなどが起こりにくい。そのため、酸化アルミニウム膜の意図しないエッチングによる形状不良の発生を抑制できる。トランジスタを構成する各層の形状不良は、発生箇所において、エッチング残渣物が生じる、またさらなる形状不良の原因ともなる。従って、安定した電気特性のトランジスタを提供するためには、形状不良の発生を抑制することが重要となる。また、当該酸化アルミニウム膜は、不純物に対するバリア性が高い。また、欠陥が少ないため、当該酸化アルミニウム膜をゲート絶縁膜に用いることで、ゲート絶縁膜の欠陥に起因したトランジスタの電気特性の劣化を抑制することができる。
結晶性絶縁膜上に酸化アルミニウム膜を設けることで、結晶性を有し、密度が３．２ｇ／ｃｍ３以上４．１ｇ／ｃｍ３以下である酸化アルミニウム膜を得ることができる。そのため、安定した電気特性を有し、信頼性の高い半導体装置を提供することができる。また、安定した電気特性を有する半導体装置を提供することができる。また、信頼性の高い半導体装置を提供することできる。また、動作速度の速い半導体装置を提供することできる。また、消費電力の小さい半導体装置を提供することができる。また、歩留まり高く半導体装置を提供することできる。
本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 図１に示すトランジスタの作製方法の一例を示す断面図。 図１に示すトランジスタの作製方法の一例を示す断面図。 図２に示すトランジスタの作製方法の一例を示す断面図。 図２に示すトランジスタの作製方法の一例を示す断面図。 図３に示すトランジスタの作製方法の一例を示す断面図。 図３に示すトランジスタの作製方法の一例を示す断面図。 図４に示すトランジスタの作製方法の一例を示す断面図。 図４に示すトランジスタの作製方法の一例を示す断面図。 図５に示すトランジスタの作製方法の一例を示す断面図。 図５に示すトランジスタの作製方法の一例を示す断面図。 図６に示すトランジスタの作製方法の一例を示す断面図。 図６に示すトランジスタの作製方法の一例を示す断面図。 図６に示すトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 図２０に示すトランジスタの作製方法の一例を示す断面図。 図２０に示すトランジスタの作製方法の一例を示す断面図。 図２１に示すトランジスタの作製方法の一例を示す断面図。 図２１に示すトランジスタの作製方法の一例を示す断面図。 図２２に示すトランジスタの作製方法の一例を示す断面図。 図２２に示すトランジスタの作製方法の一例を示す断面図。 図２３に示すトランジスタの作製方法の一例を示す断面図。 図２３に示すトランジスタの作製方法の一例を示す断面図。 図２４に示すトランジスタの作製方法の一例を示す断面図。 図２４に示すトランジスタの作製方法の一例を示す断面図。 図２５に示すトランジスタの作製方法の一例を示す断面図。 図２５に示すトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係る半導体装置の回路図、断面図および電気特性を示す図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る半導体装置の回路図、電気特性を示す図および断面図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係るＣＰＵの構成を示すブロック図。 本発明の一態様に係るＥＬ素子を用いた表示装置の画素の一部の断面図、発光層の断面図および回路図。 本発明の一態様に係るＥＬ素子を用いた表示装置の画素の一部の断面図。 本発明の一態様に係る液晶素子を用いた表示装置の画素の回路図および断面図。 本発明の一態様に係る液晶素子を用いた表示装置の画素の断面図。 本発明の一態様に係る電子機器を説明する図。 各試料の走査透過電子顕微鏡による断面ＴＥ像。 各試料の走査透過電子顕微鏡による断面ＴＥ像。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、または／および、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、または置き換えなどを行うことが出来る。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、または明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、または／および、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、図において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、図は、理想的な例を模式的に示したものであり、図に示す形状または値などに限定されない。例えば、製造技術による形状のばらつき、誤差による形状のばらつき、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
本明細書においては、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、専門用語は、特定の実施の形態、または実施例などを述べる目的で用いられる場合が多い。ただし、本発明の一態様は、専門用語によって、限定して解釈されるものではない。
なお、定義されていない文言（専門用語または学術用語などの科学技術文言を含む）は、通常の当業者が理解する一般的な意味と同等の意味として用いることが可能である。辞書等により定義されている文言は、関連技術の背景と矛盾がないような意味に解釈されることが好ましい。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
なお、明細書の中の図面や文章において規定されていない内容について、その内容を除くことを規定した発明を構成することが出来る。または、ある値について、上限値と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで、または、その範囲の中の一点を除くことで、その範囲を一部除いて発明を規定することができる。これらにより、例えば、従来技術が本発明の技術的範囲内に入らないことを規定することができる。
具体例としては、ある回路において、第１乃至第５のトランジスタを用いている回路図が記載されているとする。その場合、その回路が、第６のトランジスタを有していないことを発明として規定することが可能である。または、その回路が、容量素子を有していないことを規定することが可能である。さらに、その回路が、ある特定の接続構造を有している第６のトランジスタを有していない、と規定して発明を構成することができる。または、その回路が、ある特定の接続構造を有している容量素子を有していない、と規定して発明を構成することができる。例えば、ゲートが第３のトランジスタのゲートと接続されている第６のトランジスタを有していない、と発明を規定することが可能である。または、例えば、第１の電極が第３のトランジスタのゲートと接続されている容量素子を有していない、と発明を規定することが可能である。
別の具体例としては、ある値について、例えば、「ある電圧が、３Ｖ以上１０Ｖ以下であることが好適である」と記載されているとする。その場合、例えば、ある電圧が、−２Ｖ以上１Ｖ以下である場合を除く、と発明を規定することが可能である。または、例えば、ある電圧が、１３Ｖ以上である場合を除く、と発明を規定することが可能である。なお、例えば、その電圧が、５Ｖ以上８Ｖ以下であると発明を規定することも可能である。なお、例えば、その電圧が、概略９Ｖであると発明を規定することも可能である。なお、例えば、その電圧が、３Ｖ以上１０Ｖ以下であるが、９Ｖである場合を除くと発明を規定することも可能である。
別の具体例としては、ある値について、例えば、「ある電圧が、１０Ｖであることが好適である」と記載されているとする。その場合、例えば、ある電圧が、−２Ｖ以上１Ｖ以下である場合を除く、と発明を規定することが可能である。または、例えば、ある電圧が、１３Ｖ以上である場合を除く、と発明を規定することが可能である。
別の具体例としては、ある物質の性質について、例えば、「ある膜は、絶縁膜である」と記載されているとする。その場合、例えば、その絶縁膜が、有機絶縁膜である場合を除く、と発明を規定することが可能である。または、例えば、その絶縁膜が、無機絶縁膜である場合を除く、と発明を規定することが可能である。
別の具体例としては、ある積層構造について、例えば、「ＡとＢとの間に、ある膜が設けられている」と記載されているとする。その場合、例えば、その膜が、４層以上の積層膜である場合を除く、と発明を規定することが可能である。または、例えば、Ａとその膜との間に、導電膜が設けられている場合を除く、と発明を規定することが可能である。
なお、本明細書等において記載されている発明は、さまざまな人が実施することが出来る。しかしながら、その実施は、複数の人にまたがって実施される場合がある。例えば、送受信システムの場合において、Ａ社が送信機を製造および販売し、Ｂ社が受信機を製造および販売する場合がある。別の例としては、ＴＦＴおよび発光素子を有する発光装置の場合において、ＴＦＴが形成された半導体装置は、Ａ社が製造および販売する。そして、Ｂ社がその半導体装置を購入して、その半導体装置に発光素子を成膜して、発光装置として完成させる、という場合がある。
このような場合、Ａ社またはＢ社のいずれに対しても、特許侵害を主張できるような発明の一態様を、構成することが出来る。従って、Ａ社またはＢ社に対して、特許侵害を主張できるような発明の一態様は、明確であり、本明細書等に記載されていると判断する事が出来る。例えば、送受信システムの場合において、送信機のみで発明の一態様を構成することができ、受信機のみで発明の一態様を構成することができ、それらの発明の一態様は、明確であり、本明細書等に記載されていると判断することが出来る。別の例としては、ＴＦＴおよび発光素子を有する発光装置の場合において、ＴＦＴが形成された半導体装置のみで発明の一態様を構成することができ、ＴＦＴおよび発光素子を有する発光装置のみで発明の一態様を構成することができ、それらの発明の一態様は、明確であり、本明細書等に記載されていると判断することが出来る。
（実施の形態１）
本実施の形態では、本発明の一態様に係るトランジスタについて説明する。
図１（Ａ）は本発明の一態様に係るトランジスタの上面図である。図１（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図を図１（Ｂ）に示す。また、図１（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図を図１（Ｃ）に示す。なお、簡単のため、図１（Ａ）においては、ゲート絶縁膜１１２などを省略して示す。
図１（Ｂ）は、基板１００上に設けられた結晶性絶縁膜１３２と、結晶性絶縁膜１３２上に設けられた酸化アルミニウム膜１３４と、酸化アルミニウム膜１３４上に設けられたゲート電極１０４と、ゲート電極１０４上に設けられたゲート絶縁膜１１２と、ゲート絶縁膜１１２上にあり、ゲート電極１０４と重畳して設けられた半導体膜１０６と、半導体膜１０６上に設けられたソース電極１１６ａおよびドレイン電極１１６ｂと、半導体膜１０６、ソース電極１１６ａおよびドレイン電極１１６ｂ上に設けられた結晶性絶縁膜１３６と、結晶性絶縁膜１３６上に設けられた酸化アルミニウム膜１３８と、を有するトランジスタの断面図である。
ここで、結晶性絶縁膜１３２および結晶性絶縁膜１３６は、Ｍｇ、Ｔｉ、Ｖ、Ｃｒ、Ｙ、ＺｒおよびＴａのいずれか一種以上を含む。具体的には、酸化マグネシウム、酸化チタン、酸化バナジウム、酸化クロム、酸化イットリウム、酸化ジルコニウムおよび酸化タンタルのいずれかを一種以上含むと好ましい。例えば、酸化ジルコニウムおよび酸化イットリウムを含む絶縁膜を用いることができる。
結晶性絶縁膜１３２および結晶性絶縁膜１３６は、結晶性を有する絶縁膜である。具体的にはＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）、電子線回折または中性子回折によって結晶性が確認できる絶縁膜である。
酸化アルミニウム膜１３４および酸化アルミニウム膜１３８は、結晶性を有する。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる。
酸化アルミニウム膜１３４は、結晶性絶縁膜１３２との界面近傍においても結晶性を有する。また、酸化アルミニウム膜１３８は、結晶性絶縁膜１３６との界面近傍においても結晶性を有する。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に非晶質酸化アルミニウム膜が形成される。非晶質酸化アルミニウム膜は、結晶性を有する酸化アルミニウム膜と比べて低密度の酸化アルミニウム膜である。
酸化アルミニウム膜１３４および酸化アルミニウム膜１３８は、高密度の酸化アルミニウム膜である。具体的には、Ｘ線反射率（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｉｖｉｔｙ）またはラザフォード後方散乱分光法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によって密度が３．２ｇ／ｃｍ３以上４．１ｇ／ｃｍ３以下の酸化アルミニウム膜である。酸化アルミニウム膜１３４および酸化アルミニウム膜１３８は、不純物に対するバリア性が高いため、不純物に起因したトランジスタの電気特性の劣化を抑制できる。
なお、酸化アルミニウム膜１３４は、結晶性絶縁膜１３２の近傍に低密度層を有さない。また、酸化アルミニウム膜１３８は、結晶性絶縁膜１３６の近傍に低密度層を有さない。具体的には、ＸＲＲによって密度が３．２ｇ／ｃｍ３未満の層を有さない。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に低密度の酸化アルミニウム膜が形成される。低密度の酸化アルミニウム膜は、薬液に対する耐性が低く、トランジスタの作製時における薬液処理において、意図せずエッチングされてしまうことがある。その結果、形状不良が生じ、トランジスタの動作に不具合が現れることがある。
半導体膜１０６は、シリコン膜、ゲルマニウム膜、シリコンゲルマニウム膜、ヒ化ガリウム膜、炭化シリコン膜または窒化ガリウム膜を用いればよい。なお、半導体膜１０６として、有機半導体膜を用いてもよい。また、半導体膜１０６として、酸化物半導体膜を用いてもよい。
なお、酸化物半導体膜として、Ｉｎ−Ｍ−Ｚｎ酸化物膜を用いればよい。ここで、金属元素Ｍは酸素との結合エネルギーがＩｎおよびＺｎよりも高い元素である。または、Ｉｎ−Ｍ−Ｚｎ酸化物膜から酸素が脱離することを抑制する機能を有する元素である。金属元素Ｍの作用によって、酸化物半導体膜中の酸素欠損の生成が抑制される。なお、酸化物半導体膜の酸素欠損はキャリアを生成することがある。そのため、金属元素Ｍの作用によって、酸化物半導体膜中のキャリア密度が増大し、オフ電流が増大することを抑制できる。また、酸素欠損に起因するトランジスタの電気特性の変動を低減することができ、信頼性の高いトランジスタを得ることができる。
金属元素Ｍは、具体的にはＡｌ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｇａ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｓｎ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、ＴａまたはＷとすればよく、好ましくはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、ＣｅまたはＨｆとする。金属元素Ｍは、前述の元素から一種または二種以上選択すればよい。また、金属元素Ｍの代わりにＳｉまたはＧｅを用いても構わない。
また、酸化物半導体膜は、水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下とする。これは、酸化物半導体膜に含まれる水素が、意図しないキャリアを生成することがあるためである。生成されたキャリアは、トランジスタのオフ電流を増大させ、かつトランジスタの電気特性を変動させる要因となる。従って、酸化物半導体膜の水素濃度を上述の範囲とすることで、トランジスタのオフ電流の増大を抑制し、かつトランジスタの電気特性の変動を抑制することができる。
酸化物半導体膜は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質を有する。非晶質は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよりも欠陥準位密度が高い。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
酸化物半導体膜は、例えばＣＡＡＣ−ＯＳを有してもよい。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない。
酸化物半導体膜は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む酸化物半導体を有している。
酸化物半導体膜は、例えば非晶質を有してもよい。なお、非晶質を有する酸化物半導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質であり、結晶部を有さない。
なお、酸化物半導体膜が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造を有してもよい。
なお、酸化物半導体膜は、例えば、単結晶を有してもよい。
酸化物半導体膜は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体膜の一例としては、ＣＡＡＣ−ＯＳ膜がある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には明確な粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部の結晶性が低下することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
酸化物半導体膜は、シリコン膜と比べて１〜２ｅＶ程度バンドギャップが大きい。そのため、酸化物半導体膜を用いたトランジスタは、衝突イオン化が起こりにくく、アバランシェブレークダウンが起こりにくい。即ち、当該トランジスタは、ホットキャリア劣化が起こりにくいといえる。
また、以上のように半導体膜１０６として酸化物半導体膜を用いた場合、酸化物半導体膜はキャリアの生成が少ないため、半導体膜１０６の厚さが厚い場合（例えば、１５ｎｍ以上１００ｎｍ未満）でも、ゲート電極１０４の電界によってチャネル領域を完全空乏化させることができる。従って、酸化物半導体膜を用いたトランジスタは、パンチスルー現象によるオフ電流の増大およびしきい値電圧の変動が起こらない。例えば、チャネル長が３μｍのとき、チャネル幅１μｍあたりのオフ電流を、室温において１０−２１Ａ未満、または１０−２４Ａ未満とすることができる。
キャリア生成源の一つである、酸化物半導体膜中の酸素欠損は、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）によって評価できる。即ち、酸素欠損の少ない酸化物半導体膜は、ＥＳＲによって、酸素欠損に起因する信号を有さない酸化物半導体膜と言い換えることができる。具体的には、酸素欠損に起因するスピン密度が、５×１０１６ｓｐｉｎｓ／ｃｍ３未満の酸化物半導体膜である。なお、酸化物半導体膜が酸素欠損を有すると、ＥＳＲにてｇ値が１．９３近傍に対称性を有する信号が現れる。
ここで、基板１００に大きな制限はないが、少なくとも、後の熱処理に耐え得る程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
また、基板１００として、第５世代（１０００ｍｍ×１２００ｍｍまたは１３００ｍｍ×１５００ｍｍ）、第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２５００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２８８０ｍｍ×３１３０ｍｍ）などの大型ガラス基板を用いる場合、半導体装置の作製工程における加熱処理などで生じる基板１００の縮みによって、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板１００として用いる場合、加熱処理による縮みの小さいものを用いることが好ましい。例えば、基板１００として、４００℃、好ましくは４５０℃、さらに好ましくは５００℃の温度で１時間加熱処理を行った後の縮み量が１０ｐｐｍ以下、好ましくは５ｐｐｍ以下、さらに好ましくは３ｐｐｍ以下である大型ガラス基板を用いればよい。
また、基板１００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
ゲート電極１０４は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷを一種以上含む、単体、窒化物、酸化物または合金を、単層で、または積層で用いればよい。
ソース電極１１６ａおよびドレイン電極１１６ｂは、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷを一種以上含む、単体、窒化物、酸化物または合金を、単層で、または積層で用いればよい。なお、ソース電極１１６ａとドレイン電極１１６ｂの導電膜は同一であってもよいし、異なっていてもよい。
保護絶縁膜１１８は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルから一種以上を含む絶縁膜を、単層で、または積層で用いればよい。
酸化窒化シリコンは、その組成において、窒素よりも酸素の含有量が多いものを示し、また、窒化酸化シリコンは、その組成において、酸素よりも窒素の含有量が多いものを示す。
保護絶縁膜１１８は、過剰酸素を含む絶縁膜であると好ましい。
保護絶縁膜１１８が過剰酸素を含む絶縁膜である場合、酸化物半導体膜の酸素欠損を低減することができる。
過剰酸素を含む絶縁膜とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて放出される酸素が酸素原子に換算して１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁膜をいう。
ここで、ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
ＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そしてこの積分値と標準試料との比較により、気体の全放出量を計算することができる。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式（１）で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの全てが酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式（１）の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコンウェハを用いて測定した。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
または、過剰酸素を含む絶縁膜は、過酸化ラジカルを含む絶縁膜であってもよい。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上の絶縁膜である。なお、過酸化ラジカルを含む絶縁膜は、ＥＳＲにて、ｇ値が２．０１近傍に非対称の信号を有する絶縁膜である。
または、過剰酸素を含む絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））は、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ＲＢＳにより測定した値である。
ゲート絶縁膜１１２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルから一種以上を含む絶縁膜を、単層で、または積層で用いればよい。
ゲート絶縁膜１１２は、過剰酸素を含む絶縁膜であると好ましい。
ゲート絶縁膜１１２が過剰酸素を含む絶縁膜である場合、酸化物半導体膜の酸素欠損を低減することができる。
図１に示すトランジスタは、結晶性を有し、密度の高い酸化アルミニウム膜１３４および酸化アルミニウム膜１３８に囲まれた構造を有する。従って、トランジスタの外部からの不純物に対して高いバリア性を有する。また、当該酸化アルミニウム膜は、酸素不透過であるため、トランジスタ内部に含まれる過剰酸素の外方拡散を抑制できる。
従って、図１に示すトランジスタは、安定した電気特性を有する。
なお、図１では、結晶性絶縁膜１３２および酸化アルミニウム膜１３４、ならびに結晶性絶縁膜１３６および酸化アルミニウム膜１３８の全てを有する構造を示したが、これに限定されない。例えば、結晶性絶縁膜１３２および酸化アルミニウム膜１３４が設けられなくても構わない。または、結晶性絶縁膜１３６および酸化アルミニウム膜１３８が設けられなくても構わない。
次に、図１とは異なる構造のトランジスタについて、図２を用いて説明する。
図２（Ａ）は本発明の一態様に係るトランジスタの上面図である。図２（Ａ）に示す一点鎖線Ｂ１−Ｂ２に対応する断面図を図２（Ｂ）に示す。また、図２（Ａ）に示す一点鎖線Ｂ３−Ｂ４に対応する断面図を図２（Ｃ）に示す。なお、簡単のため、図２（Ａ）においては、ゲート絶縁膜２１２などを省略して示す。
図２（Ｂ）は、基板２００上に設けられた結晶性絶縁膜２３２と、結晶性絶縁膜２３２上に設けられた酸化アルミニウム膜２３４と、酸化アルミニウム膜２３４上に設けられたゲート電極２０４と、ゲート電極２０４上に設けられたゲート絶縁膜２１２と、ゲート絶縁膜２１２上に設けられたソース電極２１６ａおよびドレイン電極２１６ｂと、ゲート絶縁膜２１２、ソース電極２１６ａおよびドレイン電極２１６ｂ上にあり、ゲート電極２０４と重畳して設けられた半導体膜２０６と、半導体膜２０６、ソース電極２１６ａおよびドレイン電極２１６ｂ上に設けられた結晶性絶縁膜２３６と、結晶性絶縁膜２３６上に設けられた酸化アルミニウム膜２３８と、を有するトランジスタの断面図である。
ここで、結晶性絶縁膜２３２および結晶性絶縁膜２３６は、結晶性絶縁膜１３２および結晶性絶縁膜１３６として示した絶縁膜から選択して用いればよい。
結晶性絶縁膜２３２および結晶性絶縁膜２３６は、結晶性を有する絶縁膜である。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる絶縁膜である。
酸化アルミニウム膜２３４および酸化アルミニウム膜２３８は、結晶性を有する。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる。
酸化アルミニウム膜２３４は、結晶性絶縁膜２３２との界面近傍においても結晶性を有する。また、酸化アルミニウム膜２３８は、結晶性絶縁膜２３６との界面近傍においても結晶性を有する。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に非晶質酸化アルミニウム膜が形成される。
酸化アルミニウム膜２３４および酸化アルミニウム膜２３８は、高密度の酸化アルミニウム膜である。具体的には、ＸＲＲまたはＲＢＳによって密度が３．２ｇ／ｃｍ３以上４．１ｇ／ｃｍ３以下の酸化アルミニウム膜である。酸化アルミニウム膜２３４および酸化アルミニウム膜２３８は、不純物に対するバリア性が高いため、不純物に起因したトランジスタの電気特性の劣化を抑制できる。
なお、酸化アルミニウム膜２３４は、結晶性絶縁膜２３２の近傍に低密度層を有さない。また、酸化アルミニウム膜２３８は、結晶性絶縁膜２３６の近傍に低密度層を有さない。具体的には、ＸＲＲによって密度が３．２ｇ／ｃｍ３未満の層を有さない。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に低密度の酸化アルミニウム膜が形成される。低密度の酸化アルミニウム膜は、薬液に対する耐性が低く、トランジスタの作製時における薬液処理において、意図せずエッチングされてしまうことがある。その結果、形状不良が生じ、トランジスタの動作に不具合が現れることがある。
半導体膜２０６は、半導体膜１０６の記載を参照する。
基板２００は、基板１００の記載を参照する。
ゲート電極２０４は、ゲート電極１０４の記載を参照する。
ソース電極２１６ａおよびドレイン電極２１６ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂの記載を参照する。
保護絶縁膜２１８は、保護絶縁膜１１８の記載を参照する。
保護絶縁膜２１８は、過剰酸素を含む絶縁膜であると好ましい。
保護絶縁膜２１８が過剰酸素を含む絶縁膜である場合、酸化物半導体膜の酸素欠損を低減することができる。
ゲート絶縁膜２１２は、ゲート絶縁膜１１２の記載を参照する。
ゲート絶縁膜２１２は、過剰酸素を含む絶縁膜であると好ましい。
ゲート絶縁膜２１２が過剰酸素を含む絶縁膜である場合、酸化物半導体膜の酸素欠損を低減することができる。
図２に示すトランジスタは、結晶性を有し、密度の高い酸化アルミニウム膜２３４および酸化アルミニウム膜２３８に囲まれた構造を有する。従って、トランジスタの外部からの不純物に対して高いバリア性を有する。また、当該酸化アルミニウム膜は、酸素不透過であるため、トランジスタ内部に含まれる過剰酸素の外方拡散を抑制できる。
従って、図２に示すトランジスタは、安定した電気特性を有する。
なお、図２では、結晶性絶縁膜２３２および酸化アルミニウム膜２３４、ならびに結晶性絶縁膜２３６および酸化アルミニウム膜２３８の全てを有する構造を示したが、これに限定されない。例えば、結晶性絶縁膜２３２および酸化アルミニウム膜２３４が設けられなくても構わない。または、結晶性絶縁膜２３６および酸化アルミニウム膜２３８が設けられなくても構わない。
次に、図１および図２とは異なる構造のトランジスタについて、図３を用いて説明する。
図３（Ａ）は本発明の一態様に係るトランジスタの上面図である。図３（Ａ）に示す一点鎖線Ｃ１−Ｃ２に対応する断面図を図３（Ｂ）に示す。また、図３（Ａ）に示す一点鎖線Ｃ３−Ｃ４に対応する断面図を図３（Ｃ）に示す。なお、簡単のため、図３（Ａ）においては、ゲート絶縁膜３１２などを省略して示す。
図３（Ｂ）は、基板３００上に設けられた結晶性絶縁膜３３２と、結晶性絶縁膜３３２上に設けられた酸化アルミニウム膜３３４と、酸化アルミニウム膜３３４上に設けられた下地絶縁膜３０２と、下地絶縁膜３０２上に設けられた半導体膜３０６と、半導体膜３０６上に設けられたソース電極３１６ａおよびドレイン電極３１６ｂと、半導体膜３０６、ソース電極３１６ａおよびドレイン電極３１６ｂ上に設けられたゲート絶縁膜３１２と、ゲート絶縁膜３１２上にあり、半導体膜３０６と重畳して設けられたゲート電極３０４と、ゲート電極３０４上に設けられた結晶性絶縁膜３３６と、結晶性絶縁膜３３６上に設けられた酸化アルミニウム膜３３８と、を有するトランジスタの断面図である。
ここで、結晶性絶縁膜３３２および結晶性絶縁膜３３６は、結晶性絶縁膜１３２および結晶性絶縁膜１３６として示した絶縁膜から選択して用いればよい。
結晶性絶縁膜３３２および結晶性絶縁膜３３６は、結晶性を有する絶縁膜である。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる絶縁膜である。
酸化アルミニウム膜３３４および酸化アルミニウム膜３３８は、結晶性を有する。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる。
酸化アルミニウム膜３３４は、結晶性絶縁膜３３２との界面近傍においても結晶性を有する。また、酸化アルミニウム膜３３８は、結晶性絶縁膜３３６との界面近傍においても結晶性を有する。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に非晶質酸化アルミニウム膜が形成される。
酸化アルミニウム膜３３４および酸化アルミニウム膜３３８は、高密度の酸化アルミニウム膜である。具体的には、ＸＲＲまたはＲＢＳによって密度が３．２ｇ／ｃｍ３以上４．１ｇ／ｃｍ３以下の酸化アルミニウム膜である。酸化アルミニウム膜３３４および酸化アルミニウム膜３３８は、不純物に対するバリア性が高いため、不純物に起因したトランジスタの電気特性の劣化を抑制できる。
なお、酸化アルミニウム膜３３４は、結晶性絶縁膜３３２の近傍に低密度層を有さない。また、酸化アルミニウム膜３３８は、結晶性絶縁膜３３６の近傍に低密度層を有さない。具体的には、ＸＲＲによって密度が３．２ｇ／ｃｍ３未満の層を有さない。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に低密度の酸化アルミニウム膜が形成される。低密度の酸化アルミニウム膜は、薬液に対する耐性が低く、トランジスタの作製時における薬液処理において、意図せずエッチングされてしまうことがある。その結果、形状不良が生じ、トランジスタの動作に不具合が現れることがある。
半導体膜３０６は、半導体膜１０６の記載を参照する。
基板３００は、基板１００の記載を参照する。
下地絶縁膜３０２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルから一種以上を含む絶縁膜を、単層で、または積層で用いればよい。
下地絶縁膜３０２は、過剰酸素を含む絶縁膜であると好ましい。
下地絶縁膜３０２が過剰酸素を含む絶縁膜である場合、酸化物半導体膜の酸素欠損を低減することができる。
ゲート絶縁膜３１２は、ゲート絶縁膜１１２の記載を参照する。
ゲート絶縁膜３１２は、過剰酸素を含む絶縁膜であると好ましい。
ゲート絶縁膜３１２が過剰酸素を含む絶縁膜である場合、酸化物半導体膜の酸素欠損を低減することができる。
ソース電極３１６ａおよびドレイン電極３１６ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂの記載を参照する。
ゲート電極３０４は、ゲート電極１０４の記載を参照する。
図３に示すトランジスタは、結晶性を有し、密度の高い酸化アルミニウム膜３３４および酸化アルミニウム膜３３８に囲まれた構造を有する。従って、トランジスタの外部からの不純物に対して高いバリア性を有する。また、当該酸化アルミニウム膜は、酸素不透過であるため、トランジスタ内部に含まれる過剰酸素の外方拡散を抑制できる。
従って、図３に示すトランジスタは、安定した電気特性を有する。
なお、図３では、結晶性絶縁膜３３２および酸化アルミニウム膜３３４、ならびに結晶性絶縁膜３３６および酸化アルミニウム膜３３８の全てを有する構造を示したが、これに限定されない。例えば、結晶性絶縁膜３３２および酸化アルミニウム膜３３４が設けられなくても構わない。または、結晶性絶縁膜３３６および酸化アルミニウム膜３３８が設けられなくても構わない。
次に、図１乃至図３とは異なる構造のトランジスタについて、図４を用いて説明する。
図４（Ａ）は本発明の一態様に係るトランジスタの上面図である。図４（Ａ）に示す一点鎖線Ｄ１−Ｄ２に対応する断面図を図４（Ｂ）に示す。また、図４（Ａ）に示す一点鎖線Ｄ３−Ｄ４に対応する断面図を図４（Ｃ）に示す。なお、簡単のため、図４（Ａ）においては、ゲート絶縁膜４１２などを省略して示す。
図４（Ｂ）は、基板４００上に設けられた結晶性絶縁膜４３２と、結晶性絶縁膜４３２上に設けられた酸化アルミニウム膜４３４と、酸化アルミニウム膜４３４上に設けられた下地絶縁膜４０２と、下地絶縁膜４０２上に設けられたソース電極４１６ａおよびドレイン電極４１６ｂと、下地絶縁膜４０２、ソース電極４１６ａおよびドレイン電極４１６ｂ上に設けられた半導体膜４０６と、半導体膜４０６上に設けられたゲート絶縁膜４１２と、ゲート絶縁膜４１２上にあり、半導体膜４０６と重畳して設けられたゲート電極４０４と、ゲート電極４０４上に設けられた結晶性絶縁膜４３６と、結晶性絶縁膜４３６上に設けられた酸化アルミニウム膜４３８と、を有するトランジスタの断面図である。なお、ゲート絶縁膜４１２は、結晶性絶縁膜４１２ａ、および結晶性絶縁膜４１２ａ上に設けられた酸化アルミニウム膜４１２ｂを有する。
ここで、結晶性絶縁膜４３２および結晶性絶縁膜４３６は、結晶性絶縁膜１３２および結晶性絶縁膜１３６として示した絶縁膜から選択して用いればよい。
結晶性絶縁膜４３２および結晶性絶縁膜４３６は、結晶性を有する絶縁膜である。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる絶縁膜である。
酸化アルミニウム膜４３４および酸化アルミニウム膜４３８は、結晶性を有する。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる。
酸化アルミニウム膜４３４は、結晶性絶縁膜４３２との界面近傍においても結晶性を有する。また、酸化アルミニウム膜４３８は、結晶性絶縁膜４３６との界面近傍においても結晶性を有する。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に非晶質酸化アルミニウム膜が形成される。
酸化アルミニウム膜４３４および酸化アルミニウム膜４３８は、高密度の酸化アルミニウム膜である。具体的には、ＸＲＲまたはＲＢＳによって密度が３．２ｇ／ｃｍ３以上４．１ｇ／ｃｍ３以下の酸化アルミニウム膜である。酸化アルミニウム膜４３４および酸化アルミニウム膜４３８は、不純物に対するバリア性が高いため、不純物に起因したトランジスタの電気特性の劣化を抑制できる。
なお、酸化アルミニウム膜４３４は、結晶性絶縁膜４３２の近傍に低密度層を有さない。また、酸化アルミニウム膜４３８は、結晶性絶縁膜４３６の近傍に低密度層を有さない。具体的には、ＸＲＲによって密度が３．２ｇ／ｃｍ３未満の層を有さない。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に低密度の酸化アルミニウム膜が形成される。低密度の酸化アルミニウム膜は、薬液に対する耐性が低く、トランジスタの作製時における薬液処理において、意図せずエッチングされてしまうことがある。その結果、形状不良が生じ、トランジスタの動作に不具合が現れることがある。
半導体膜４０６は、半導体膜１０６の記載を参照する。
基板４００は、基板１００の記載を参照する。
下地絶縁膜４０２は、下地絶縁膜３０２の記載を参照する。
下地絶縁膜４０２は、過剰酸素を含む絶縁膜であると好ましい。
下地絶縁膜４０２が過剰酸素を含む絶縁膜である場合、酸化物半導体膜の酸素欠損を低減することができる。
ゲート絶縁膜４１２は、ゲート絶縁膜１１２の記載を参照する。
ゲート絶縁膜４１２は、過剰酸素を含む絶縁膜であると好ましい。
ゲート絶縁膜４１２が過剰酸素を含む絶縁膜である場合、酸化物半導体膜の酸素欠損を低減することができる。
ソース電極４１６ａおよびドレイン電極４１６ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂの記載を参照する。
ゲート電極４０４は、ゲート電極１０４の記載を参照する。
図４に示すトランジスタは、結晶性を有し、密度の高い酸化アルミニウム膜４３４および酸化アルミニウム膜４３８に囲まれた構造を有する。従って、トランジスタの外部からの不純物に対して高いバリア性を有する。また、当該酸化アルミニウム膜は、酸素不透過であるため、トランジスタ内部に含まれる過剰酸素の外方拡散を抑制できる。
従って、図４に示すトランジスタは、安定した電気特性を有する。
なお、図４では、結晶性絶縁膜４３２および酸化アルミニウム膜４３４、ならびに結晶性絶縁膜４３６および酸化アルミニウム膜４３８の全てを有する構造を示したが、これに限定されない。例えば、結晶性絶縁膜４３２および酸化アルミニウム膜４３４が設けられなくても構わない。または、結晶性絶縁膜４３６および酸化アルミニウム膜４３８が設けられなくても構わない。
次に、図１乃至図４とは異なる構造のトランジスタについて、図５を用いて説明する。
図５（Ａ）は本発明の一態様に係るトランジスタの上面図である。図５（Ａ）に示す一点鎖線Ｅ１−Ｅ２に対応する断面図を図５（Ｂ）に示す。また、図５（Ａ）に示す一点鎖線Ｅ３−Ｅ４に対応する断面図を図５（Ｃ）に示す。なお、簡単のため、図５（Ａ）においては、ゲート絶縁膜５１２などを省略して示す。
図５（Ｂ）は、基板５００上に設けられた結晶性絶縁膜５３２と、結晶性絶縁膜５３２上に設けられた酸化アルミニウム膜５３４と、酸化アルミニウム膜５３４上に設けられた下地絶縁膜５０２と、下地絶縁膜５０２上に設けられた半導体膜５０６と、半導体膜５０６上に設けられたゲート絶縁膜５１２と、ゲート絶縁膜５１２上にあり、半導体膜５０６と重畳して設けられたゲート電極５０４と、半導体膜５０６およびゲート電極５０４上に設けられた結晶性絶縁膜５３６と、結晶性絶縁膜５３６上に設けられた酸化アルミニウム膜５３８と、を有するトランジスタの断面図である。
図５（Ｂ）に示す断面図では、酸化アルミニウム膜５３８上に保護絶縁膜５１８が設けられる。なお、結晶性絶縁膜５３６、酸化アルミニウム膜５３８および保護絶縁膜５１８は、半導体膜５０６に達する開口部を有し、当該開口部を介して、保護絶縁膜５１８上に設けられた配線５２４ａおよび配線５２４ｂは半導体膜５０６と接する。
なお、図５（Ｂ）では、ゲート絶縁膜５１２がゲート電極５０４と重畳する領域のみに設けられているが、これに限定されない。例えば、ゲート絶縁膜５１２が半導体膜５０６を覆うように設けられていてもよい。また、ゲート電極５０４の側壁に接して側壁絶縁膜を有しても構わない。
また、側壁絶縁膜を設ける場合、半導体膜５０６の側壁絶縁膜と重畳する領域は、ゲート電極５０４と重畳する領域よりも低抵抗であると好ましい。例えば、半導体膜５０６のゲート電極５０４と重畳しない領域は、半導体膜５０６を低抵抗化する不純物を有する領域であってもよい。また、欠陥によって低抵抗化された領域であってもよい。半導体膜５０６の側壁絶縁膜と重畳する領域が、ゲート電極５０４と重畳する領域よりも低抵抗であることにより、当該領域はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。トランジスタが、ＬＤＤ領域を有することによって、ＤＩＢＬ（Ｄｒａｉｎ Ｉｎｄｕｃｅｄ Ｂａｒｒｉｅｒ Ｌｏｗｅｒｉｎｇ）およびホットキャリア劣化を抑制することができる。ただし、半導体膜５０６の側壁絶縁膜と重畳する領域をオフセット領域としても構わない。トランジスタが、オフセット領域を有することでも、ＤＩＢＬおよびホットキャリア劣化を抑制することができる。
ここで、結晶性絶縁膜５３２および結晶性絶縁膜５３６は、結晶性絶縁膜１３２および結晶性絶縁膜１３６として示した絶縁膜から選択して用いればよい。
結晶性絶縁膜５３２および結晶性絶縁膜５３６は、結晶性を有する絶縁膜である。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる絶縁膜である。
酸化アルミニウム膜５３４および酸化アルミニウム膜５３８は、結晶性を有する。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる。
酸化アルミニウム膜５３４は、結晶性絶縁膜５３２との界面近傍においても結晶性を有する。また、酸化アルミニウム膜５３８は、結晶性絶縁膜５３６との界面近傍においても結晶性を有する。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に非晶質酸化アルミニウム膜が形成される。
酸化アルミニウム膜５３４および酸化アルミニウム膜５３８は、高密度の酸化アルミニウム膜である。具体的には、ＸＲＲまたはＲＢＳによって密度が３．２ｇ／ｃｍ３以上４．１ｇ／ｃｍ３以下の酸化アルミニウム膜である。酸化アルミニウム膜５３４および酸化アルミニウム膜５３８は、不純物に対するバリア性が高いため、不純物に起因したトランジスタの電気特性の劣化を抑制できる。
なお、酸化アルミニウム膜５３４は、結晶性絶縁膜５３２の近傍に低密度層を有さない。また、酸化アルミニウム膜５３８は、結晶性絶縁膜５３６の近傍に低密度層を有さない。具体的には、ＸＲＲによって密度が３．２ｇ／ｃｍ３未満の層を有さない。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に低密度の酸化アルミニウム膜が形成される。低密度の酸化アルミニウム膜は、薬液に対する耐性が低く、トランジスタの作製時における薬液処理において、意図せずエッチングされてしまうことがある。その結果、形状不良が生じ、トランジスタの動作に不具合が現れることがある。
半導体膜５０６は、半導体膜１０６の記載を参照する。
半導体膜５０６のゲート電極５０４と重畳しない領域は、ゲート電極５０４と重畳する領域よりも低抵抗であると好ましい。例えば、半導体膜５０６のゲート電極５０４と重畳しない領域は、半導体膜５０６を低抵抗化する不純物を有する領域であってもよい。また、欠陥によって低抵抗化された領域であってもよい。半導体膜５０６のゲート電極５０４と重畳しない領域がゲート電極５０４と重畳する領域よりも低抵抗であることにより、トランジスタのソース領域およびドレイン領域として機能することができる。
基板５００は、基板１００の記載を参照する。
下地絶縁膜５０２は、下地絶縁膜３０２の記載を参照する。
下地絶縁膜５０２は、過剰酸素を含む絶縁膜であると好ましい。
下地絶縁膜５０２が過剰酸素を含む絶縁膜である場合、酸化物半導体膜の酸素欠損を低減することができる。
ゲート絶縁膜５１２は、ゲート絶縁膜１１２の記載を参照する。
ゲート絶縁膜５１２は、過剰酸素を含む絶縁膜であると好ましい。
ゲート絶縁膜５１２が過剰酸素を含む絶縁膜である場合、酸化物半導体膜の酸素欠損を低減することができる。
ゲート電極５０４は、ゲート電極１０４の記載を参照する。
保護絶縁膜５１８は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルから一種以上を含む絶縁膜を、単層で、または積層で用いればよい。
配線５２４ａおよび配線５２４ｂは、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷを一種以上含む、単体、窒化物、酸化物または合金を、単層で、または積層で用いればよい。なお、配線５２４ａおよび配線５２４ｂは同一であってもよいし、異なっていてもよい。
図５に示すトランジスタは、ゲート電極５０４と他の配線および電極との重畳する領域が小さいため、寄生容量が発生しにくく、トランジスタのスイッチング特性を高めることができる。また、トランジスタのチャネル長がゲート電極５０４の幅で決定されるため、チャネル長の小さい、微細なトランジスタを作製しやすい構造である。
また、図５に示すトランジスタは、結晶性を有し、密度の高い酸化アルミニウム膜５３４および酸化アルミニウム膜５３８に囲まれた構造を有する。従って、トランジスタの外部からの不純物に対して高いバリア性を有する。また、当該酸化アルミニウム膜は、酸素不透過であるため、トランジスタ内部に含まれる過剰酸素の外方拡散を抑制できる。
従って、図５に示すトランジスタは、安定した電気特性を有する。
なお、図５では、結晶性絶縁膜５３２および酸化アルミニウム膜５３４、ならびに結晶性絶縁膜５３６および酸化アルミニウム膜５３８の全てを有する構造を示したが、これに限定されない。例えば、結晶性絶縁膜５３２および酸化アルミニウム膜５３４が設けられなくても構わない。または、結晶性絶縁膜５３６および酸化アルミニウム膜５３８が設けられなくても構わない。
次に、図１乃至図５とは異なる構造のトランジスタについて、図６を用いて説明する。
図６（Ａ）は本発明の一態様に係るトランジスタの上面図である。図６（Ａ）に示す一点鎖線Ｆ１−Ｆ２に対応する断面図を図６（Ｂ）に示す。また、図６（Ａ）に示す一点鎖線Ｆ３−Ｆ４に対応する断面図を図６（Ｃ）に示す。なお、簡単のため、図６（Ａ）においては、ゲート絶縁膜６１２などを省略して示す。
図６（Ｂ）は、基板６００上に設けられた結晶性絶縁膜６３２と、結晶性絶縁膜６３２上に設けられた酸化アルミニウム膜６３４と、酸化アルミニウム膜６３４上に設けられた下地絶縁膜６０２と、下地絶縁膜６０２上に設けられた半導体膜６０６と、半導体膜６０６上に設けられたゲート絶縁膜６１２と、ゲート絶縁膜６１２上に設けられたゲート電極６０４と、ゲート電極６０４の側面と接して設けられた側壁絶縁膜６１０と、半導体膜６０６および側壁絶縁膜６１０上に設けられたソース電極６１６ａおよびドレイン電極６１６ｂと、半導体膜６０６、ソース電極６１６ａおよびドレイン電極６１６ｂ上に設けられた結晶性絶縁膜６３６と、結晶性絶縁膜６３６上に設けられた酸化アルミニウム膜６３８と、酸化アルミニウム膜６３８上に設けられた絶縁膜６４０と、を有するトランジスタの断面図である。
図６（Ｂ）に示す断面図では、ゲート電極６０４、側壁絶縁膜６１０、ソース電極６１６ａおよびドレイン電極６１６ｂ、結晶性絶縁膜６３６、酸化アルミニウム膜６３８、絶縁膜６４０上に保護絶縁膜６１８が設けられる。なお、結晶性絶縁膜６３６、酸化アルミニウム膜６３８、絶縁膜６４０および保護絶縁膜６１８は、ソース電極６１６ａおよびドレイン電極６１６ｂに達する開口部をそれぞれ有し、当該開口部を介して、保護絶縁膜６１８上に設けられた配線６２４ａおよび配線６２４ｂは、ソース電極６１６ａおよびドレイン電極６１６ｂとそれぞれ接する。
なお、図６（Ｂ）では、側壁絶縁膜６１０の一部が、ゲート絶縁膜６１２の側面に設けられているが、これに限定されない。例えば、ゲート絶縁膜６１２上に側壁絶縁膜６１０が設けられていてもよい。
なお、図６（Ｂ）では、ゲート電極６０４、側壁絶縁膜６１０、ソース電極６１６ａ、ドレイン電極６１６ｂ、結晶性絶縁膜６３６、酸化アルミニウム膜６３８および絶縁膜６４０の形成する表面の高さが揃っている。
ここで、結晶性絶縁膜６３２および結晶性絶縁膜６３６は、結晶性絶縁膜１３２および結晶性絶縁膜１３６として示した絶縁膜から選択して用いればよい。
結晶性絶縁膜６３２および結晶性絶縁膜６３６は、結晶性を有する絶縁膜である。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる絶縁膜である。
酸化アルミニウム膜６３４および酸化アルミニウム膜６３８は、結晶性を有する。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる。
酸化アルミニウム膜６３４は、結晶性絶縁膜６３２との界面近傍においても結晶性を有する。また、酸化アルミニウム膜６３８は、結晶性絶縁膜６３６との界面近傍においても結晶性を有する。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に非晶質酸化アルミニウム膜が形成される。
酸化アルミニウム膜６３４および酸化アルミニウム膜６３８は、高密度の酸化アルミニウム膜である。具体的には、ＸＲＲまたはＲＢＳによって密度が３．２ｇ／ｃｍ３以上４．１ｇ／ｃｍ３以下の酸化アルミニウム膜である。酸化アルミニウム膜６３４および酸化アルミニウム膜６３８は、不純物に対するバリア性が高いため、不純物に起因したトランジスタの電気特性の劣化を抑制できる。
なお、酸化アルミニウム膜６３４は、結晶性絶縁膜６３２の近傍に低密度層を有さない。また、酸化アルミニウム膜６３８は、結晶性絶縁膜６３６の近傍に低密度層を有さない。具体的には、ＸＲＲによって密度が３．２ｇ／ｃｍ３未満の層を有さない。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に低密度の酸化アルミニウム膜が形成される。低密度の酸化アルミニウム膜は、薬液に対する耐性が低く、トランジスタの作製時における薬液処理において、意図せずエッチングされてしまうことがある。その結果、形状不良が生じ、トランジスタの動作に不具合が現れることがある。
半導体膜６０６は、半導体膜１０６の記載を参照する。
半導体膜６０６のゲート電極６０４と重畳しない領域は、ゲート電極６０４と重畳する領域よりも低抵抗であると好ましい。例えば、半導体膜６０６のゲート電極６０４と重畳しない領域は、半導体膜６０６を低抵抗化する不純物を有する領域であってもよい。また、欠陥によって低抵抗化された領域であってもよい。半導体膜６０６のゲート電極６０４と重畳しない領域がゲート電極６０４と重畳する領域よりも低抵抗であることにより、トランジスタのソース領域およびドレイン領域として機能することができる。ただし、図６（Ｂ）に示すトランジスタはソース電極６１６ａおよびドレイン電極６１６ｂを有するため、ソース領域およびドレイン領域を特に設けなくても構わない。
また、半導体膜６０６の側壁絶縁膜６１０と重畳する領域は、ソース電極６１６ａおよびドレイン電極６１６ｂと重畳する領域よりも高抵抗、かつゲート電極６０４と重畳する領域よりも低抵抗であると好ましい。例えば、半導体膜６０６のゲート電極６０４と重畳しない領域は、半導体膜６０６を低抵抗化する不純物を有する領域であってもよい。また、欠陥によって低抵抗化された領域であってもよい。半導体膜６０６の側壁絶縁膜６１０と重畳する領域が、ソース電極６１６ａおよびドレイン電極６１６ｂよりも高抵抗、かつゲート電極６０４と重畳する領域よりも低抵抗であることにより、当該領域はＬＤＤ領域として機能する。トランジスタが、ＬＤＤ領域を有することによって、ＤＩＢＬおよびホットキャリア劣化を抑制することができる。ただし、半導体膜６０６の側壁絶縁膜６１０と重畳する領域をオフセット領域としても構わない。トランジスタが、オフセット領域を有することでも、ＤＩＢＬおよびホットキャリア劣化を抑制することができる。
基板６００は、基板１００の記載を参照する。
下地絶縁膜６０２は、下地絶縁膜３０２の記載を参照する。
下地絶縁膜６０２は、過剰酸素を含む絶縁膜であると好ましい。
下地絶縁膜６０２が過剰酸素を含む絶縁膜である場合、酸化物半導体膜の酸素欠損を低減することができる。
ゲート絶縁膜６１２は、ゲート絶縁膜１１２の記載を参照する。
ゲート絶縁膜６１２は、過剰酸素を含む絶縁膜であると好ましい。
ゲート絶縁膜６１２が過剰酸素を含む絶縁膜である場合、酸化物半導体膜の酸素欠損を低減することができる。
ゲート電極６０４は、ゲート電極１０４の記載を参照する。
側壁絶縁膜６１０は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルから一種以上を含む絶縁膜を、単層で、または積層で用いればよい。
なお、側壁絶縁膜６１０として、結晶性絶縁膜、および結晶性絶縁膜上の酸化アルミニウム膜を用いると好ましい。このようにすることで、側壁絶縁膜６１０の形状不良が起こりにくくできる。
ソース電極６１６ａおよびドレイン電極６１６ｂは、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷを一種以上含む、単体、窒化物、酸化物または合金を、単層で、または積層で用いればよい。なお、ソース電極６１６ａおよびドレイン電極６１６ｂは同一であってもよいし、異なっていてもよい。
保護絶縁膜６１８は、保護絶縁膜５１８の記載を参照する。
配線６２４ａおよび配線６２４ｂは、配線５２４ａおよび配線５２４ｂの記載を参照する。
図６に示すトランジスタは、ゲート電極６０４と他の配線および電極との重畳する領域が小さいため、寄生容量が発生しにくく、トランジスタのスイッチング特性を高めることができる。また、ソース電極６１６ａおよびドレイン電極６１６ｂが設けられることにより、図５に示したトランジスタよりも寄生抵抗が小さくでき、オン電流を増大させることができる。また、トランジスタのチャネル長がゲート電極６０４の幅で決定されるため、チャネル長の小さい、微細なトランジスタを作製しやすい構造である。
また、図６に示すトランジスタは、結晶性を有し、密度の高い酸化アルミニウム膜６３４および酸化アルミニウム膜６３８に囲まれた構造を有する。従って、トランジスタの外部からの不純物に対して高いバリア性を有する。また、当該酸化アルミニウム膜は、酸素不透過であるため、トランジスタ内部に含まれる過剰酸素の外方拡散を抑制できる。
従って、図６に示すトランジスタは、安定した電気特性を有する。
なお、図６では、結晶性絶縁膜６３２および酸化アルミニウム膜６３４、ならびに結晶性絶縁膜６３６および酸化アルミニウム膜６３８の全てを有する構造を示したが、これに限定されない。例えば、結晶性絶縁膜６３２および酸化アルミニウム膜６３４が設けられなくても構わない。または、結晶性絶縁膜６３６および酸化アルミニウム膜６３８が設けられなくても構わない。
本実施の形態より、ゲート絶縁膜が不純物に対して高いバリア性を有し、かつ含まれる欠陥が少ないため、安定した電気特性を有し、信頼性が高いトランジスタを提供することができる。
本実施の形態は、基本原理の一例について述べたものである。したがって、本実施の形態の一部または全部について、他の実施の形態の一部また全部と、自由に組み合わせることや、適用することや、置き換えて実施することができる。
（実施の形態２）
本実施の形態では、実施の形態１で示したトランジスタの作製方法について説明する。
まずは、図１に示すトランジスタの作製方法について、図７および図８を用いて説明する。なお、簡単のため、図７および図８には、図１（Ｂ）に対応する断面図のみ示す。
まず、基板１００を準備する。基板１００は、基板１００として示した基板から選択して用いればよい。
次に、結晶性絶縁膜１３２を成膜する（図７（Ａ）参照。）。結晶性絶縁膜１３２は、結晶性絶縁膜１３２として示した絶縁膜から選択し、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜すればよい。なお、スパッタリング法を用いると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。また、結晶性絶縁膜１３２を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
ＣＶＤ法として、マイクロ波ＣＶＤ法を適用すると、成膜面へのプラズマダメージを小さくすることができる。また、高密度プラズマを用いるため、比較的低温（３２５℃程度）でも緻密で欠陥の少ない膜を成膜することができる。なお、マイクロ波ＣＶＤ法は、高密度プラズマＣＶＤ法とも呼ばれる。
なお、結晶性絶縁膜１３２を成膜した後、第１の加熱処理を行ってもよい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。第１の加熱処理の雰囲気は、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気、または減圧状態で行う。または、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、結晶性絶縁膜１３２の結晶性を高め、かつ水素や水などの不純物を除去することができる。
次に、酸化アルミニウム膜１３４を成膜する（図７（Ｂ）参照。）。酸化アルミニウム膜１３４は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
結晶性絶縁膜１３２上に酸化アルミニウム膜１３４を成膜することで、高密度で結晶性を有する酸化アルミニウム膜１３４を成膜することができる。高密度で結晶性を有する酸化アルミニウム膜１３４は、水素、水、酸素および金属元素が透過しにくい。従って、トランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。
なお、スパッタリング法を用いると、結晶性絶縁膜１３２上に高密度で結晶性を有する酸化アルミニウム膜１３４が成膜されやすいため、好ましい。また、酸化アルミニウム膜１３４を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
次に、ゲート電極１０４となる導電膜を成膜する。ゲート電極１０４となる導電膜は、ゲート電極１０４として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ゲート電極１０４となる導電膜を加工し、ゲート電極１０４を形成する（図７（Ｃ）参照。）。
次に、ゲート絶縁膜１１２を成膜する（図７（Ｄ）参照。）。ゲート絶縁膜１１２は、ゲート絶縁膜１１２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、半導体膜１０６となる半導体膜を成膜する。半導体膜１０６となる半導体膜は、半導体膜１０６として示した半導体膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。半導体膜１０６となる半導体膜は、酸化物半導体膜を用い、スパッタリング法で成膜すると好ましい。なお、スパッタリング法を用いると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。また、酸化物半導体膜を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。
なお、酸化物半導体膜の成膜後に第２の加熱処理を行ってもよい。第２の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第２の加熱処理によって、酸化物半導体膜の結晶性を高め、さらに酸化物半導体膜から水素や水などの不純物を除去することができる。
次に、半導体膜１０６となる半導体膜を加工し、島状に加工された半導体膜１０６を形成する（図８（Ａ）参照。）。
なお、半導体膜１０６が酸化物半導体膜であるとき、半導体膜１０６の形成後に第３の加熱処理を行ってもよい。第３の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第３の加熱処理は、酸化物半導体膜の側面が露出した状態で行うため、酸化物半導体膜の側面から水素や水などの不純物が除去されやすく、効果的に不純物を除去することができる。なお、酸化物半導体膜がＣＡＡＣ−ＯＳ膜であるとき、結晶の層に沿って不純物が拡散しやすいため、さらに側面から水素や水などの不純物が除去されやすい。
次に、ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜を成膜する。ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜は、ソース電極１１６ａおよびドレイン電極１１６ｂとして示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜を加工し、ソース電極１１６ａおよびドレイン電極１１６ｂを形成する（図８（Ｂ）参照。）。
次に、保護絶縁膜１１８を成膜する。保護絶縁膜１１８は、保護絶縁膜１１８として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
保護絶縁膜１１８は、例えば、石英（好ましくは合成石英）をターゲットに用い、基板加熱温度３０℃以上４５０℃以下（好ましくは７０℃以上２００℃以下）、基板とターゲットの間の距離（Ｔ−Ｓ間距離）を２０ｍｍ以上４００ｍｍ以下（好ましくは４０ｍｍ以上２００ｍｍ以下）、圧力を０．１Ｐａ以上４Ｐａ以下（好ましくは０．２Ｐａ以上１．２Ｐａ以下）、高周波電源を０．５ｋＷ以上１２ｋＷ以下（好ましくは１ｋＷ以上５ｋＷ以下）、成膜ガス中のＯ２／（Ｏ２＋Ａｒ）割合を２０％超過１００％以下（好ましくは５０％以上１００％以下）として、ＲＦスパッタリング法により酸化シリコン膜を成膜すると好ましい。なお、石英（好ましくは合成石英）ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガスとしては、酸素ガスまたは、酸素及びアルゴンの混合ガスを用いて行う。このような方法を用いることで、保護絶縁膜１１８を過剰酸素を含む絶縁膜とすることができる。
次に、結晶性絶縁膜１３６を成膜する。結晶性絶縁膜１３６は、結晶性絶縁膜１３６として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、第４の加熱処理を行ってもよい。第４の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第４の加熱処理によって、結晶性絶縁膜１３６の結晶性を高め、かつ水素や水などの不純物を除去することができる。また、半導体膜１０６が酸化物半導体膜であり、かつ保護絶縁膜１１８が過剰酸素を含む絶縁膜であるとき、半導体膜１０６の欠陥（酸化物半導体膜の酸素欠損）を低減することができる。
次に、酸化アルミニウム膜１３８を成膜する（図８（Ｃ）参照。）。酸化アルミニウム膜１３８は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、第５の加熱処理を行ってもよい。第５の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第５の加熱処理によって、半導体膜１０６が酸化物半導体膜であり、かつ保護絶縁膜１１８が過剰酸素を含む絶縁膜であるとき、半導体膜１０６の欠陥（酸化物半導体膜の酸素欠損）を低減することができる。なお、第４の加熱処理に代えて、第５の加熱処理を行っても構わない。このとき、酸化アルミニウム膜１３８を有することにより、過剰酸素の外方拡散が抑制され、効果的に酸素欠損を低減することができる。
以上のようにして図１に示したトランジスタを作製することができる。
半導体膜１０６が酸化物半導体膜であるとき、第１乃至第５の加熱処理を行うことで、安定した電気特性を有し、信頼性の高いトランジスタを提供することができる。また、酸化アルミニウム膜１３４および酸化アルミニウム膜１３８がトランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。従って、第１乃至第５の加熱処理によって、当該不純物の拡散が生じた場合でも、電気特性の劣化を引き起こさないことができる。ただし、第１乃至第５の加熱処理を全て行うことに限定されない。
次に、図２に示したトランジスタの作製方法について、図９および図１０を用いて説明する。なお、簡単のため、図９および図１０には、図２（Ｂ）に対応する断面図のみ示す。
まず、基板２００を準備する。基板２００は、基板２００として示した基板から選択して用いればよい。
次に、結晶性絶縁膜２３２を成膜する（図９（Ａ）参照。）。結晶性絶縁膜２３２は、結晶性絶縁膜２３２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。なお、スパッタリング法を用いると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。また、結晶性絶縁膜２３２を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
なお、結晶性絶縁膜２３２を成膜した後、第６の加熱処理を行ってもよい。第６の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第６の加熱処理によって、結晶性絶縁膜２３２の結晶性を高め、かつ水素や水などの不純物を除去することができる。
次に、酸化アルミニウム膜２３４を成膜する（図９（Ｂ）参照。）。酸化アルミニウム膜２３４は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
結晶性絶縁膜２３２上に酸化アルミニウム膜２３４を成膜することで、高密度で結晶性を有する酸化アルミニウム膜２３４を成膜することができる。高密度で結晶性を有する酸化アルミニウム膜２３４は、水素、水、酸素および金属元素が透過しにくい。従って、トランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。
なお、スパッタリング法を用いると、結晶性絶縁膜２３２上に高密度で結晶性を有する酸化アルミニウム膜２３４が成膜されやすいため、好ましい。また、酸化アルミニウム膜２３４を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
次に、ゲート電極２０４となる導電膜を成膜する。ゲート電極２０４となる導電膜は、ゲート電極２０４として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ゲート電極２０４となる導電膜を加工し、ゲート電極２０４を形成する（図９（Ｃ）参照。）。
次に、ゲート絶縁膜２１２を成膜する（図９（Ｄ）参照。）。ゲート絶縁膜２１２は、ゲート絶縁膜２１２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ソース電極２１６ａおよびドレイン電極２１６ｂとなる導電膜を成膜する。ソース電極２１６ａおよびドレイン電極２１６ｂとなる導電膜は、ソース電極２１６ａおよびドレイン電極２１６ｂとして示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ソース電極２１６ａおよびドレイン電極２１６ｂとなる導電膜を加工し、ソース電極２１６ａおよびドレイン電極２１６ｂを形成する（図１０（Ａ）参照。）。
次に、半導体膜２０６となる半導体膜を成膜する。半導体膜２０６となる半導体膜は、半導体膜２０６として示した半導体膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。半導体膜２０６となる半導体膜は、酸化物半導体膜を用い、スパッタリング法で成膜すると好ましい。なお、スパッタリング法を用いると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。また、酸化物半導体膜を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。
なお、酸化物半導体膜の成膜後に第７の加熱処理を行ってもよい。第７の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第７の加熱処理によって、酸化物半導体膜の結晶性を高め、さらに酸化物半導体膜から水素や水などの不純物を除去することができる。
次に、半導体膜２０６となる半導体膜を加工し、島状に加工された半導体膜２０６を形成する（図１０（Ｂ）参照。）。
なお、半導体膜２０６が酸化物半導体膜であるとき、半導体膜２０６の形成後に第８の加熱処理を行ってもよい。第８の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第８の加熱処理は、酸化物半導体膜の側面が露出した状態で行うため、酸化物半導体膜の側面から水素や水などの不純物が除去されやすく、効果的に不純物を除去することができる。また、ゲート絶縁膜２１２と半導体膜２０６との界面に存在する水素や水などの不純物も除去できる。なお、酸化物半導体膜がＣＡＡＣ−ＯＳ膜であるとき、結晶の層に沿って不純物が拡散しやすいため、さらに側面から水素や水などの不純物が除去されやすい。
次に、保護絶縁膜２１８を成膜する。保護絶縁膜２１８は、保護絶縁膜２１８として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
保護絶縁膜２１８は、例えば、石英（好ましくは合成石英）をターゲットに用い、基板加熱温度３０℃以上４５０℃以下（好ましくは７０℃以上２００℃以下）、基板とターゲットの間の距離（Ｔ−Ｓ間距離）を２０ｍｍ以上４００ｍｍ以下（好ましくは４０ｍｍ以上２００ｍｍ以下）、圧力を０．１Ｐａ以上４Ｐａ以下（好ましくは０．２Ｐａ以上１．２Ｐａ以下）、高周波電源を０．５ｋＷ以上１２ｋＷ以下（好ましくは１ｋＷ以上５ｋＷ以下）、成膜ガス中のＯ２／（Ｏ２＋Ａｒ）割合を２０％超過１００％以下（好ましくは５０％以上１００％以下）として、ＲＦスパッタリング法により酸化シリコン膜を成膜すると好ましい。なお、石英（好ましくは合成石英）ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガスとしては、酸素ガスまたは、酸素及びアルゴンの混合ガスを用いて行う。このような方法を用いることで、保護絶縁膜２１８を過剰酸素を含む絶縁膜とすることができる。
次に、結晶性絶縁膜２３６を成膜する。結晶性絶縁膜２３６は、結晶性絶縁膜２３６として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、第９の加熱処理を行ってもよい。第９の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第９の加熱処理によって、結晶性絶縁膜２３６の結晶性を高め、かつ水素や水などの不純物を除去することができる。また、半導体膜２０６が酸化物半導体膜であり、かつ保護絶縁膜２１８が過剰酸素を含む絶縁膜であるとき、半導体膜２０６の欠陥（酸化物半導体膜の酸素欠損）を低減することができる。
次に、酸化アルミニウム膜２３８を成膜する（図１０（Ｃ）参照。）。酸化アルミニウム膜２３８は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、第１０の加熱処理を行ってもよい。第１０の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第１０の加熱処理によって、半導体膜２０６が酸化物半導体膜であり、かつ保護絶縁膜２１８が過剰酸素を含む絶縁膜であるとき、半導体膜２０６の欠陥（酸化物半導体膜の酸素欠損）を低減することができる。なお、第９の加熱処理に代えて、第１０の加熱処理を行っても構わない。このとき、酸化アルミニウム膜２３８を有することにより、過剰酸素の外方拡散が抑制され、効果的に酸素欠損を低減することができる。
以上のようにして図２に示したトランジスタを作製することができる。
半導体膜２０６が酸化物半導体膜であるとき、第６乃至第１０の加熱処理を行うことで、安定した電気特性を有し、信頼性の高いトランジスタを提供することができる。また、酸化アルミニウム膜２３４および酸化アルミニウム膜２３８がトランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。従って、第６乃至第１０の加熱処理によって、当該不純物の拡散が生じた場合でも、電気特性の劣化を引き起こさないことができる。ただし、第６乃至第１０の加熱処理を全て行うことに限定されない。
次に、図３に示したトランジスタの作製方法について、図１１および図１２を用いて説明する。なお、簡単のため、図１１および図１２には、図３（Ｂ）に対応する断面図のみ示す。
まず、基板３００を準備する。基板３００は、基板３００として示した基板から選択して用いればよい。
次に、結晶性絶縁膜３３２を成膜する（図１１（Ａ）参照。）。結晶性絶縁膜３３２は、結晶性絶縁膜３３２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。なお、スパッタリング法を用いると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。また、結晶性絶縁膜３３２を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
なお、結晶性絶縁膜３３２を成膜した後、第１１の加熱処理を行ってもよい。第１１の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第１１の加熱処理によって、結晶性絶縁膜３３２の結晶性を高め、かつ水素や水などの不純物を除去することができる。
次に、酸化アルミニウム膜３３４を成膜する（図１１（Ｂ）参照。）。酸化アルミニウム膜３３４は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
結晶性絶縁膜３３２上に酸化アルミニウム膜３３４を成膜することで、高密度で結晶性を有する酸化アルミニウム膜３３４を成膜することができる。高密度で結晶性を有する酸化アルミニウム膜３３４は、水素、水、酸素および金属元素が透過しにくい。従って、トランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。
なお、スパッタリング法を用いると、結晶性絶縁膜３３２上に高密度で結晶性を有する酸化アルミニウム膜３３４が成膜されやすいため、好ましい。また、酸化アルミニウム膜３３４を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
次に、下地絶縁膜３０２を成膜する（図１１（Ｃ）参照。）。下地絶縁膜３０２は、下地絶縁膜３０２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
下地絶縁膜３０２は、例えば、石英（好ましくは合成石英）をターゲットに用い、基板加熱温度３０℃以上４５０℃以下（好ましくは７０℃以上２００℃以下）、基板とターゲットの間の距離（Ｔ−Ｓ間距離）を２０ｍｍ以上４００ｍｍ以下（好ましくは４０ｍｍ以上２００ｍｍ以下）、圧力を０．１Ｐａ以上４Ｐａ以下（好ましくは０．２Ｐａ以上１．２Ｐａ以下）、高周波電源を０．５ｋＷ以上１２ｋＷ以下（好ましくは１ｋＷ以上５ｋＷ以下）、成膜ガス中のＯ２／（Ｏ２＋Ａｒ）割合を２０％超過１００％以下（好ましくは５０％以上１００％以下）として、ＲＦスパッタリング法により酸化シリコン膜を成膜すると好ましい。なお、石英（好ましくは合成石英）ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガスとしては、酸素ガスまたは、酸素及びアルゴンの混合ガスを用いて行う。このような方法を用いることで、下地絶縁膜３０２を過剰酸素を含む絶縁膜とすることができる。
次に、半導体膜３０６となる半導体膜を成膜する。半導体膜３０６となる半導体膜は、半導体膜３０６として示した半導体膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。半導体膜３０６となる半導体膜は、酸化物半導体膜を用い、スパッタリング法で成膜すると好ましい。なお、スパッタリング法を用いると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。また、酸化物半導体膜を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。
なお、酸化物半導体膜の成膜後に第１２の加熱処理を行ってもよい。第１２の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第１２の加熱処理によって、酸化物半導体膜の結晶性を高め、さらに酸化物半導体膜から水素や水などの不純物を除去することができる。
次に、半導体膜３０６となる半導体膜を加工し、島状に加工された半導体膜３０６を形成する（図１１（Ｄ）参照。）。
なお、半導体膜３０６が酸化物半導体膜であるとき、半導体膜３０６の形成後に第１３の加熱処理を行ってもよい。第１３の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第１３の加熱処理は、酸化物半導体膜の側面が露出した状態で行うため、酸化物半導体膜の側面から水素や水などの不純物が除去されやすく、効果的に不純物を除去することができる。また、下地絶縁膜３０２と半導体膜３０６との界面に存在する水素や水などの不純物も除去できる。なお、酸化物半導体膜がＣＡＡＣ−ＯＳ膜であるとき、結晶の層に沿って不純物が拡散しやすいため、さらに側面から水素や水などの不純物が除去されやすい。
次に、ソース電極３１６ａおよびドレイン電極３１６ｂとなる導電膜を成膜する。ソース電極３１６ａおよびドレイン電極３１６ｂとなる導電膜は、ソース電極３１６ａおよびドレイン電極３１６ｂとして示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ソース電極３１６ａおよびドレイン電極３１６ｂとなる導電膜を加工し、ソース電極３１６ａおよびドレイン電極３１６ｂを形成する（図１２（Ａ）参照。）。
次に、ゲート絶縁膜３１２を成膜する（図１２（Ｂ）参照。）。ゲート絶縁膜３１２は、ゲート絶縁膜３１２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ゲート電極３０４となる導電膜を成膜する。ゲート電極３０４となる導電膜は、ゲート電極３０４として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ゲート電極３０４となる導電膜を加工し、ゲート電極３０４を形成する（図１２（Ｃ）参照。）。
次に、結晶性絶縁膜３３６を成膜する。結晶性絶縁膜３３６は、結晶性絶縁膜３３６として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、第１４の加熱処理を行ってもよい。第１４の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第１４の加熱処理によって、結晶性絶縁膜３３６の結晶性を高め、かつ水素や水などの不純物を除去することができる。また、半導体膜３０６が酸化物半導体膜であり、かつ下地絶縁膜３０２が過剰酸素を含む絶縁膜であるとき、半導体膜３０６の欠陥（酸化物半導体膜の酸素欠損）を低減することができる。
次に、酸化アルミニウム膜３３８を成膜する（図１２（Ｄ）参照。）。酸化アルミニウム膜３３８は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、第１５の加熱処理を行ってもよい。第１５の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第１５の加熱処理によって、半導体膜３０６が酸化物半導体膜であり、かつ下地絶縁膜３０２が過剰酸素を含む絶縁膜であるとき、半導体膜３０６の欠陥（酸化物半導体膜の酸素欠損）を低減することができる。なお、第１４の加熱処理に代えて、第１５の加熱処理を行っても構わない。このとき、酸化アルミニウム膜３３８を有することにより、過剰酸素の外方拡散が抑制され、効果的に酸素欠損を低減することができる。
以上のようにして図３に示したトランジスタを作製することができる。
半導体膜３０６が酸化物半導体膜であるとき、第１１乃至第１５の加熱処理を行うことで、安定した電気特性を有し、信頼性の高いトランジスタを提供することができる。また、酸化アルミニウム膜３３４および酸化アルミニウム膜３３８がトランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。従って、第１１乃至第１５の加熱処理によって、当該不純物の拡散が生じた場合でも、電気特性の劣化を引き起こさないことができる。ただし第１１乃至第１５の加熱処理を全て行うことに限定されない。
次に、図４に示したトランジスタの作製方法について、図１３および図１４を用いて説明する。なお、簡単のため、図１３および図１４には、図４（Ｂ）に対応する断面図のみ示す。
まず、基板４００を準備する。基板４００は、基板４００として示した基板から選択して用いればよい。
次に、結晶性絶縁膜４３２を成膜する（図１３（Ａ）参照。）。結晶性絶縁膜４３２は、結晶性絶縁膜４３２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。なお、スパッタリング法を用いると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。また、結晶性絶縁膜４３２を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
なお、結晶性絶縁膜４３２を成膜した後、第１６の加熱処理を行ってもよい。第１６の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第１６の加熱処理によって、結晶性絶縁膜４３２の結晶性を高め、かつ水素や水などの不純物を除去することができる。
次に、酸化アルミニウム膜４３４を成膜する（図１３（Ｂ）参照。）。酸化アルミニウム膜４３４は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
結晶性絶縁膜４３２上に酸化アルミニウム膜４３４を成膜することで、高密度で結晶性を有する酸化アルミニウム膜４３４を成膜することができる。高密度で結晶性を有する酸化アルミニウム膜４３４は、水素、水、酸素および金属元素が透過しにくい。従って、トランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。
なお、スパッタリング法を用いると、結晶性絶縁膜４３２上に高密度で結晶性を有する酸化アルミニウム膜４３４が成膜されやすいため、好ましい。また、酸化アルミニウム膜４３４を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
次に、下地絶縁膜４０２を成膜する（図１３（Ｃ）参照。）。下地絶縁膜４０２は、下地絶縁膜４０２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
下地絶縁膜４０２は、例えば、石英（好ましくは合成石英）をターゲットに用い、基板加熱温度３０℃以上４５０℃以下（好ましくは７０℃以上２００℃以下）、基板とターゲットの間の距離（Ｔ−Ｓ間距離）を２０ｍｍ以上４００ｍｍ以下（好ましくは４０ｍｍ以上２００ｍｍ以下）、圧力を０．１Ｐａ以上４Ｐａ以下（好ましくは０．２Ｐａ以上１．２Ｐａ以下）、高周波電源を０．５ｋＷ以上１２ｋＷ以下（好ましくは１ｋＷ以上５ｋＷ以下）、成膜ガス中のＯ２／（Ｏ２＋Ａｒ）割合を２０％超過１００％以下（好ましくは５０％以上１００％以下）として、ＲＦスパッタリング法により酸化シリコン膜を成膜すると好ましい。なお、石英（好ましくは合成石英）ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガスとしては、酸素ガスまたは、酸素及びアルゴンの混合ガスを用いて行う。このような方法を用いることで、下地絶縁膜４０２を過剰酸素を含む絶縁膜とすることができる。
次に、ソース電極４１６ａおよびドレイン電極４１６ｂとなる導電膜を成膜する。ソース電極４１６ａおよびドレイン電極４１６ｂとなる導電膜は、ソース電極４１６ａおよびドレイン電極４１６ｂとして示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ソース電極４１６ａおよびドレイン電極４１６ｂとなる導電膜を加工し、ソース電極４１６ａおよびドレイン電極４１６ｂを形成する（図１３（Ｄ）参照。）。
次に、半導体膜４０６となる半導体膜を成膜する。半導体膜４０６となる半導体膜は、半導体膜４０６として示した半導体膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。半導体膜４０６となる半導体膜は、酸化物半導体膜を用い、スパッタリング法で成膜すると好ましい。なお、スパッタリング法を用いると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。また、酸化物半導体膜を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。
なお、酸化物半導体膜の成膜後に第１７の加熱処理を行ってもよい。第１７の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第１７の加熱処理によって、酸化物半導体膜の結晶性を高め、さらに酸化物半導体膜から水素や水などの不純物を除去することができる。
次に、半導体膜４０６となる半導体膜を加工し、島状に加工された半導体膜４０６を形成する（図１４（Ａ）参照。）。
なお、半導体膜４０６が酸化物半導体膜であるとき、半導体膜４０６の形成後に第１８の加熱処理を行ってもよい。第１８の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第１８の加熱処理は、酸化物半導体膜の側面が露出した状態で行うため、酸化物半導体膜の側面から水素や水などの不純物が除去されやすく、効果的に不純物を除去することができる。また、下地絶縁膜４０２と半導体膜４０６との界面に存在する水素や水などの不純物も除去できる。なお、酸化物半導体膜がＣＡＡＣ−ＯＳ膜であるとき、結晶の層に沿って不純物が拡散しやすいため、さらに側面から水素や水などの不純物が除去されやすい。
次に、ゲート絶縁膜４１２を成膜する（図１４（Ｂ）参照。）。ゲート絶縁膜４１２は、ゲート絶縁膜４１２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ゲート電極４０４となる導電膜を成膜する。ゲート電極４０４となる導電膜は、ゲート電極４０４として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ゲート電極４０４となる導電膜を加工し、ゲート電極４０４を形成する（図１４（Ｃ）参照。）。
次に、結晶性絶縁膜４３６を成膜する。結晶性絶縁膜４３６は、結晶性絶縁膜４３６として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、第１９の加熱処理を行ってもよい。第１９の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第１９の加熱処理によって、結晶性絶縁膜４３６の結晶性を高め、かつ水素や水などの不純物を除去することができる。また、半導体膜４０６が酸化物半導体膜であり、かつ下地絶縁膜４０２が過剰酸素を含む絶縁膜であるとき、半導体膜４０６の欠陥（酸化物半導体膜の酸素欠損）を低減することができる。
次に、酸化アルミニウム膜４３８を成膜する（図１４（Ｄ）参照。）。酸化アルミニウム膜４３８は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、第２０の加熱処理を行ってもよい。第２０の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第２０の加熱処理によって、半導体膜４０６が酸化物半導体膜であり、かつ下地絶縁膜４０２が過剰酸素を含む絶縁膜であるとき、半導体膜４０６の欠陥（酸化物半導体膜の酸素欠損）を低減することができる。なお、第１９の加熱処理に代えて、第２０の加熱処理を行っても構わない。このとき、酸化アルミニウム膜４３８を有することにより、過剰酸素の外方拡散が抑制され、効果的に酸素欠損を低減することができる。
以上のようにして図４に示したトランジスタを作製することができる。
半導体膜４０６が酸化物半導体膜であるとき、第１６乃至第２０の加熱処理を行うことで、安定した電気特性を有し、信頼性の高いトランジスタを提供することができる。また、酸化アルミニウム膜４３４および酸化アルミニウム膜４３８がトランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。従って、第１６乃至第２０の加熱処理によって、当該不純物の拡散が生じた場合でも、電気特性の劣化を引き起こさないことができる。ただし、第１６乃至第２０の加熱処理を全て行うことに限定されない。
次に、図５に示したトランジスタの作製方法について、図１５および図１６を用いて説明する。なお、簡単のため、図１５および図１６には、図５（Ｂ）に対応する断面図のみ示す。
まず、基板５００を準備する。基板５００は、基板５００として示した基板から選択して用いればよい。
次に、結晶性絶縁膜５３２を成膜する（図１５（Ａ）参照。）。結晶性絶縁膜５３２は、結晶性絶縁膜５３２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。なお、スパッタリング法を用いると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。また、結晶性絶縁膜５３２を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
なお、結晶性絶縁膜５３２を成膜した後、第２１の加熱処理を行ってもよい。第２１の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第２１の加熱処理によって、結晶性絶縁膜５３２の結晶性を高め、かつ水素や水などの不純物を除去することができる。
次に、酸化アルミニウム膜５３４を成膜する（図１５（Ｂ）参照。）。酸化アルミニウム膜５３４は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
結晶性絶縁膜５３２上に酸化アルミニウム膜５３４を成膜することで、高密度で結晶性を有する酸化アルミニウム膜５３４を成膜することができる。高密度で結晶性を有する酸化アルミニウム膜５３４は、水素、水、酸素および金属元素が透過しにくい。従って、トランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。
なお、スパッタリング法を用いると、結晶性絶縁膜５３２上に高密度で結晶性を有する酸化アルミニウム膜５３４が成膜されやすいため、好ましい。また、酸化アルミニウム膜５３４を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
次に、下地絶縁膜５０２を成膜する（図１５（Ｃ）参照。）。下地絶縁膜５０２は、下地絶縁膜５０２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
下地絶縁膜５０２は、例えば、石英（好ましくは合成石英）をターゲットに用い、基板加熱温度３０℃以上４５０℃以下（好ましくは７０℃以上２００℃以下）、基板とターゲットの間の距離（Ｔ−Ｓ間距離）を２０ｍｍ以上４００ｍｍ以下（好ましくは４０ｍｍ以上２００ｍｍ以下）、圧力を０．１Ｐａ以上４Ｐａ以下（好ましくは０．２Ｐａ以上１．２Ｐａ以下）、高周波電源を０．５ｋＷ以上１２ｋＷ以下（好ましくは１ｋＷ以上５ｋＷ以下）、成膜ガス中のＯ２／（Ｏ２＋Ａｒ）割合を２０％超過１００％以下（好ましくは５０％以上１００％以下）として、ＲＦスパッタリング法により酸化シリコン膜を成膜すると好ましい。なお、石英（好ましくは合成石英）ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガスとしては、酸素ガスまたは、酸素及びアルゴンの混合ガスを用いて行う。このような方法を用いることで、下地絶縁膜５０２を過剰酸素を含む絶縁膜とすることができる。
次に、半導体膜５０６となる半導体膜を成膜する。半導体膜５０６となる半導体膜は、半導体膜５０６として示した半導体膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。半導体膜５０６となる半導体膜は、酸化物半導体膜を用い、スパッタリング法で成膜すると好ましい。なお、スパッタリング法を用いると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。また、酸化物半導体膜を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。
なお、酸化物半導体膜の成膜後に第２２の加熱処理を行ってもよい。第２２の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第２２の加熱処理によって、酸化物半導体膜の結晶性を高め、さらに酸化物半導体膜から水素や水などの不純物を除去することができる。
次に、半導体膜５０６となる半導体膜を加工し、島状に加工された半導体膜５０６を形成する（図１６（Ａ）参照。）。
なお、半導体膜５０６が酸化物半導体膜であるとき、半導体膜５０６の形成後に第２３の加熱処理を行ってもよい。第２３の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第２３の加熱処理は、酸化物半導体膜の側面が露出した状態で行うため、酸化物半導体膜の側面から水素や水などの不純物が除去されやすく、効果的に不純物を除去することができる。また、下地絶縁膜５０２と半導体膜５０６との界面に存在する水素や水などの不純物も除去できる。なお、酸化物半導体膜がＣＡＡＣ−ＯＳ膜であるとき、結晶の層に沿って不純物が拡散しやすいため、さらに側面から水素や水などの不純物が除去されやすい。
次に、ゲート絶縁膜５１２となる絶縁膜５１３を成膜する（図１６（Ａ）参照。）。絶縁膜５１３は、ゲート絶縁膜５１２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ゲート電極５０４となる導電膜を成膜する。ゲート電極５０４となる導電膜は、ゲート電極５０４として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ゲート電極５０４となる導電膜を加工し、ゲート電極５０４を形成する。
次に、ゲート電極５０４の加工で用いたレジストマスクまたはゲート電極５０４をマスクとして、絶縁膜５１３を加工し、ゲート絶縁膜５１２を形成する（図１６（Ｂ）参照。）。
次に、ゲート電極５０４をマスクとし、半導体膜５０６に不純物を添加してもよい。不純物としては、半導体膜５０６が低抵抗化する不純物から選択して添加すればよい。なお、半導体膜５０６が酸化物半導体膜である場合、不純物として、ヘリウム、ホウ素、窒素、フッ素、ネオン、アルミニウム、リン、アルゴン、ヒ素、クリプトン、インジウム、スズ、アンチモンおよびキセノンから選ばれた一種以上を添加すればよい。なお、不純物を添加するためには、イオン注入法、イオンドーピング法で行えばよい。好ましくはイオン注入法を用いればよい。このとき、加速電圧を５ｋＶ以上１００ｋＶ以下とする。また、不純物の添加量は１×１０１４ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下とする。
次に、第２４の加熱処理を行ってもよい。第２４の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第２４の加熱処理によって、半導体膜５０６の不純物の添加された領域を低抵抗領域とすることができる。また、半導体膜５０６が酸化物半導体膜であり、かつ下地絶縁膜５０２が過剰酸素を含む絶縁膜であるとき、半導体膜５０６の欠陥（酸化物半導体膜の酸素欠損）を低減することもできる。
次に、結晶性絶縁膜５３６を成膜する。結晶性絶縁膜５３６は、結晶性絶縁膜５３６として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、第２５の加熱処理を行ってもよい。第２５の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第２５の加熱処理によって、結晶性絶縁膜５３６の結晶性を高め、かつ水素や水などの不純物を除去することができる。また、半導体膜５０６が酸化物半導体膜であり、かつ下地絶縁膜５０２が過剰酸素を含む絶縁膜であるとき、半導体膜５０６の欠陥（酸化物半導体膜の酸素欠損）を低減することができる。
次に、酸化アルミニウム膜５３８を成膜する（図１６（Ｃ）参照。）。酸化アルミニウム膜５３８は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、第２６の加熱処理を行ってもよい。第２６の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第２６の加熱処理によって、半導体膜５０６が酸化物半導体膜であり、かつ下地絶縁膜５０２が過剰酸素を含む絶縁膜であるとき、半導体膜５０６の欠陥（酸化物半導体膜の酸素欠損）を低減することができる。なお、第２５の加熱処理に代えて、第２６の加熱処理を行っても構わない。このとき、酸化アルミニウム膜５３８を有することにより、過剰酸素の外方拡散が抑制され、効果的に酸素欠損を低減することができる。
次に、保護絶縁膜５１８を成膜する。保護絶縁膜５１８は、保護絶縁膜５１８として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、結晶性絶縁膜５３６、酸化アルミニウム膜５３８および保護絶縁膜５１８を加工し、半導体膜５０６を露出する開口部を形成する。
次に、配線５２４ａおよび配線５２４ｂとなる導電膜を成膜する。配線５２４ａおよび配線５２４ｂとなる導電膜は、配線５２４ａおよび配線５２４ｂとして示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、配線５２４ａおよび配線５２４ｂとなる導電膜を加工し、配線５２４ａおよび配線５２４ｂを形成する（図１６（Ｄ）参照。）。
以上のようにして図５に示したトランジスタを作製することができる。
半導体膜５０６が酸化物半導体膜であるとき、第２１乃至第２６の加熱処理を行うことで、安定した電気特性を有し、信頼性の高いトランジスタを提供することができる。また、酸化アルミニウム膜５３４および酸化アルミニウム膜５３８がトランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。従って、第２１乃至第２６の加熱処理によって、当該不純物の拡散が生じた場合でも、電気特性の劣化を引き起こさないことができる。ただし、第２１乃至第２６の加熱処理を全て行うことに限定されない。
次に、図６に示したトランジスタの作製方法について、図１７乃至図１９を用いて説明する。なお、簡単のため、図１７乃至図１９には、図６（Ｂ）に対応する断面図のみ示す。
まず、基板６００を準備する。基板６００は、基板６００として示した基板から選択して用いればよい。
次に、結晶性絶縁膜６３２を成膜する（図１７（Ａ）参照。）。結晶性絶縁膜６３２は、結晶性絶縁膜６３２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。なお、スパッタリング法を用いると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。また、結晶性絶縁膜６３２を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
なお、結晶性絶縁膜６３２を成膜した後、第２７の加熱処理を行ってもよい。第２７の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第２７の加熱処理によって、結晶性絶縁膜６３２の結晶性を高め、かつ水素や水などの不純物を除去することができる。
次に、酸化アルミニウム膜６３４を成膜する（図１７（Ｂ）参照。）。酸化アルミニウム膜６３４は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
結晶性絶縁膜６３２上に酸化アルミニウム膜６３４を成膜することで、高密度で結晶性を有する酸化アルミニウム膜６３４を成膜することができる。高密度で結晶性を有する酸化アルミニウム膜６３４は、水素、水、酸素および金属元素が透過しにくい。従って、トランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。
なお、スパッタリング法を用いると、結晶性絶縁膜６３２上に高密度で結晶性を有する酸化アルミニウム膜６３４が成膜されやすいため、好ましい。また、酸化アルミニウム膜６３４を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
次に、下地絶縁膜６０２を成膜する（図１７（Ｃ）参照。）。下地絶縁膜６０２は、下地絶縁膜６０２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
下地絶縁膜６０２は、例えば、石英（好ましくは合成石英）をターゲットに用い、基板加熱温度３０℃以上４５０℃以下（好ましくは７０℃以上２００℃以下）、基板とターゲットの間の距離（Ｔ−Ｓ間距離）を２０ｍｍ以上４００ｍｍ以下（好ましくは４０ｍｍ以上２００ｍｍ以下）、圧力を０．１Ｐａ以上４Ｐａ以下（好ましくは０．２Ｐａ以上１．２Ｐａ以下）、高周波電源を０．５ｋＷ以上１２ｋＷ以下（好ましくは１ｋＷ以上５ｋＷ以下）、成膜ガス中のＯ２／（Ｏ２＋Ａｒ）割合を２０％超過１００％以下（好ましくは５０％以上１００％以下）として、ＲＦスパッタリング法により酸化シリコン膜を成膜すると好ましい。なお、石英（好ましくは合成石英）ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガスとしては、酸素ガスまたは、酸素及びアルゴンの混合ガスを用いて行う。このような方法を用いることで、下地絶縁膜６０２を過剰酸素を含む絶縁膜とすることができる。
次に、半導体膜６０６となる半導体膜を成膜する。半導体膜６０６となる半導体膜は、半導体膜６０６として示した半導体膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。半導体膜６０６となる半導体膜は、酸化物半導体膜を用い、スパッタリング法で成膜すると好ましい。なお、スパッタリング法を用いると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。また、酸化物半導体膜を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。
なお、酸化物半導体膜の成膜後に第２８の加熱処理を行ってもよい。第２８の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第２８の加熱処理によって、酸化物半導体膜の結晶性を高め、さらに酸化物半導体膜から水素や水などの不純物を除去することができる。
次に、半導体膜６０６となる半導体膜を加工し、島状に加工された半導体膜６０６を形成する（図１７（Ｄ）参照。）。
なお、半導体膜６０６が酸化物半導体膜であるとき、半導体膜６０６の形成後に第２９の加熱処理を行ってもよい。第２９の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第２９の加熱処理は、酸化物半導体膜の側面が露出した状態で行うため、酸化物半導体膜の側面から水素や水などの不純物が除去されやすく、効果的に不純物を除去することができる。また、下地絶縁膜６０２と半導体膜６０６との界面に存在する水素や水などの不純物も除去できる。なお、酸化物半導体膜がＣＡＡＣ−ＯＳ膜であるとき、結晶の層に沿って不純物が拡散しやすいため、さらに側面から水素や水などの不純物が除去されやすい。
次に、ゲート絶縁膜６１２となる絶縁膜を成膜する。ゲート絶縁膜６１２となる絶縁膜は、ゲート絶縁膜６１２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ゲート電極６０４となる導電膜を成膜する。ゲート電極６０４となる導電膜は、ゲート電極６０４として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ゲート電極６０４となる導電膜を加工し、ゲート電極６０４となる導電膜６０５を形成する。
次に、導電膜６０５の加工で用いたレジストマスクまたは導電膜６０５をマスクとして、ゲート絶縁膜６１２となる絶縁膜を加工し、ゲート絶縁膜６１２を形成する（図１８（Ａ）参照。）。
次に、導電膜６０５をマスクとし、半導体膜６０６に不純物を添加してもよい（第１の不純物添加ともいう。）。不純物としては、半導体膜６０６が低抵抗化する不純物から選択して添加すればよい。なお、半導体膜６０６が酸化物半導体膜である場合、不純物として、ヘリウム、ホウ素、窒素、フッ素、ネオン、アルミニウム、リン、アルゴン、ヒ素、クリプトン、インジウム、スズ、アンチモンおよびキセノンから選ばれた一種以上を添加すればよい。なお、不純物を添加するためには、イオン注入法、イオンドーピング法で行えばよい。好ましくはイオン注入法を用いればよい。このとき、加速電圧を５ｋＶ以上１００ｋＶ以下とする。また、不純物の添加量は１×１０１４ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下とする。
次に、側壁絶縁膜６１１となる絶縁膜を成膜する。側壁絶縁膜６１１となる絶縁膜は、側壁絶縁膜６１０として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。次に、側壁絶縁膜６１１となる絶縁膜に対し異方性の高いエッチング処理を行うことにより、ゲート絶縁膜６１２および導電膜６０５の側面に接する側壁絶縁膜６１１を形成することができる（図１８（Ｂ）参照。）。
次に、導電膜６０５および側壁絶縁膜６１１をマスクとし、半導体膜６０６に不純物を添加してもよい（第２の不純物添加ともいう。）。第２の不純物添加は、第１の不純物添加の条件を参照すればよい。第１の不純物添加および第２の不純物添加を行うことで、半導体膜６０６に二種類の低抵抗領域を設けることができる。そのため、ドレイン電極端での電界集中が緩和されやすく、ホットキャリア劣化の抑制効果が高い。また、ソース電極端においてドレイン電極端からの電界の影響が小さくなり、ＤＩＢＬを抑制することができる。なお、第１の不純物添加および第２の不純物添加は、いずれか一方のみを行うこととしてもよい。
次に、第３０の加熱処理を行ってもよい。第３０の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第３０の加熱処理によって、半導体膜６０６の不純物の添加された領域を低抵抗領域とすることができる。また、半導体膜６０６が酸化物半導体膜であり、かつ下地絶縁膜６０２が過剰酸素を含む絶縁膜であるとき、半導体膜６０６の欠陥（酸化物半導体膜の酸素欠損）を低減することもできる。
次に、ソース電極６１６ａおよびドレイン電極６１６ｂとなる導電膜を成膜する。ソース電極６１６ａおよびドレイン電極６１６ｂとなる導電膜は、ソース電極６１６ａおよびドレイン電極６１６ｂとして示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ソース電極６１６ａおよびドレイン電極６１６ｂとなる導電膜を加工し、導電膜６１６を形成する（図１８（Ｃ）参照。）。
次に、結晶性絶縁膜６３７を成膜する（図１８（Ｄ）参照。）。結晶性絶縁膜６３７は、結晶性絶縁膜６３７として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、第３１の加熱処理を行ってもよい。第３１の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第３１の加熱処理によって、結晶性絶縁膜６３７の結晶性を高め、かつ水素や水などの不純物を除去することができる。また、半導体膜６０６が酸化物半導体膜であり、かつ下地絶縁膜６０２が過剰酸素を含む絶縁膜であるとき、半導体膜６０６の欠陥（酸化物半導体膜の酸素欠損）を低減することができる。
次に、酸化アルミニウム膜６３９を成膜する（図１９（Ａ）参照。）。酸化アルミニウム膜６３９は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、第３２の加熱処理を行ってもよい。第３２の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第３２の加熱処理によって、半導体膜６０６が酸化物半導体膜であり、かつ下地絶縁膜６０２が過剰酸素を含む絶縁膜であるとき、半導体膜６０６の欠陥（酸化物半導体膜の酸素欠損）を低減することができる。なお、第３１の加熱処理に代えて、第３２の加熱処理を行っても構わない。このとき、酸化アルミニウム膜６３９を有することにより、過剰酸素の外方拡散が抑制され、効果的に酸素欠損を低減することができる。
次に、絶縁膜６４０となる絶縁膜６４１を成膜する（図１９（Ｂ）参照。）。絶縁膜６４１は、絶縁膜６４０として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、絶縁膜６４１、酸化アルミニウム膜６３９、結晶性絶縁膜６３７、導電膜６１６、側壁絶縁膜６１１および導電膜６０５に対し、各層の表面の高さが揃うよう加工する。当該加工は、ドライエッチング処理、または化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理によって行えばよい。当該加工によって、導電膜６０５がゲート電極６０４となり、側壁絶縁膜６１１が側壁絶縁膜６１０となり、導電膜６１６がソース電極６１６ａおよびドレイン電極６１６ｂとなり、結晶性絶縁膜６３７が結晶性絶縁膜６３６となり、酸化アルミニウム膜６３９が酸化アルミニウム膜６３８となり、絶縁膜６４１が絶縁膜６４０となる（図１９（Ｃ）参照。）。
このようにして、ソース電極６１６ａおよびドレイン電極６１６ｂを形成することで、ゲート電極６０４とソース電極６１６ａおよびドレイン電極６１６ｂとの距離を側壁絶縁膜６１０の厚さと同様にすることができる。従って、ゲート電極６０４とソース電極６１６ａおよびドレイン電極６１６ｂとの距離の長さを最小加工寸法よりも小さくできるため、図６に示すトランジスタの構成は微細なトランジスタを作製する際に好適な構造である。
このような構造としたときに、酸化アルミニウム膜６３８の耐薬品性が高いため、形状不良の発生が抑制できる。従って、酸化アルミニウム膜６３８の形状不良箇所において、エッチング残渣物が生じることや、さらなる形状不良の原因ともなることが抑制できる。従って、安定した電気特性のトランジスタとすることができる。
次に、保護絶縁膜６１８を成膜する。保護絶縁膜６１８は、保護絶縁膜６１８として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、結晶性絶縁膜６３６、酸化アルミニウム膜６３８、絶縁膜６４０および保護絶縁膜６１８を加工し、ソース電極６１６ａおよびドレイン電極６１６ｂを露出する開口部を形成する。
次に、配線６２４ａおよび配線６２４ｂとなる導電膜を成膜する。配線６２４ａおよび配線６２４ｂとなる導電膜は、配線６２４ａおよび配線６２４ｂとして示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、配線６２４ａおよび配線６２４ｂとなる導電膜を加工し、配線６２４ａおよび配線６２４ｂを形成する（図１８（Ｃ）参照。）。
以上のようにして図６に示したトランジスタを作製することができる。
半導体膜６０６が酸化物半導体膜であるとき、第２７乃至第３２の加熱処理を行うことで、安定した電気特性を有し、信頼性の高いトランジスタを提供することができる。また、酸化アルミニウム膜６３４および酸化アルミニウム膜６３８がトランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。従って、第２７乃至第３２の加熱処理によって、当該不純物の拡散が生じた場合でも、電気特性の劣化を引き起こさないことができる。ただし、第２７乃至第３２の加熱処理を全て行うことに限定されない。
本実施の形態より、不純物に対して高いバリア性を有する酸化アルミニウム膜を形成できるため、安定した電気特性を有し、信頼性が高いトランジスタを提供することができる。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや、適用することや、置き換えて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様に係るトランジスタについて説明する。
図２０（Ａ）は本発明の一態様に係るトランジスタの上面図である。図２０（Ａ）に示す一点鎖線Ｇ１−Ｇ２に対応する断面図を図２０（Ｂ）に示す。また、図２０（Ａ）に示す一点鎖線Ｇ３−Ｇ４に対応する断面図を図２０（Ｃ）に示す。なお、簡単のため、図２０（Ａ）においては、ゲート絶縁膜２１１２などを省略して示す。
図２０（Ｂ）は、基板２１００上に設けられたゲート電極２１０４と、ゲート電極２１０４上に設けられたゲート絶縁膜２１１２と、ゲート絶縁膜２１１２上にあり、ゲート電極２１０４と重畳して設けられた半導体膜２１０６と、半導体膜２１０６上に設けられたソース電極２１１６ａおよびドレイン電極２１１６ｂと、半導体膜２１０６、ソース電極２１１６ａおよびドレイン電極２１１６ｂ上に設けられた保護絶縁膜２１１８と、を有するトランジスタの断面図である。なお、ゲート絶縁膜２１１２は、結晶性絶縁膜２１１２ａ、および結晶性絶縁膜２１１２ａ上に設けられた酸化アルミニウム膜２１１２ｂを有する。
ここで、結晶性絶縁膜２１１２ａは、Ｍｇ、Ｔｉ、Ｖ、Ｃｒ、Ｙ、ＺｒおよびＴａのいずれか一種以上を含む。具体的には、酸化マグネシウム、酸化チタン、酸化バナジウム、酸化クロム、酸化イットリウム、酸化ジルコニウムおよび酸化タンタルのいずれかを一種以上含むと好ましい。例えば、酸化ジルコニウムおよび酸化イットリウムを含む絶縁膜を用いることができる。
結晶性絶縁膜２１１２ａは、結晶性を有する絶縁膜である。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる絶縁膜である。
酸化アルミニウム膜２１１２ｂは、結晶性を有する。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる。
酸化アルミニウム膜２１１２ｂは、結晶性絶縁膜２１１２ａとの界面近傍においても結晶性を有する。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に非晶質酸化アルミニウム膜が形成される。非晶質酸化アルミニウム膜は欠陥が多いため、ゲート絶縁膜として用いると、トランジスタの電気特性の劣化が生じる場合がある。酸化アルミニウム膜２１１２ｂは、欠陥が少ないため、ゲート絶縁膜２１１２の欠陥に起因したトランジスタの電気特性の劣化を抑制することができる。
酸化アルミニウム膜２１１２ｂは、高密度の酸化アルミニウム膜である。具体的には、ＸＲＲまたはラザフォードＲＢＳによって密度が３．２ｇ／ｃｍ３以上４．１ｇ／ｃｍ３以下の酸化アルミニウム膜である。酸化アルミニウム膜２１１２ｂは、不純物に対するバリア性が高いため、不純物に起因したトランジスタの電気特性の劣化を抑制できる。
なお、酸化アルミニウム膜２１１２ｂは、結晶性絶縁膜２１１２ａの近傍に低密度層を有さない。具体的には、ＸＲＲによって密度が３．２ｇ／ｃｍ３未満の層を有さない。従って、酸化アルミニウム膜２１１２ｂは欠陥が少ないため、良好なゲート絶縁膜２１１２を構成する。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に低密度の酸化アルミニウム膜が形成される。低密度の酸化アルミニウム膜はリーク電流が大きいため、ゲート絶縁膜として用いると、トランジスタのオフ電流を増大させる場合がある。また、低密度の酸化アルミニウム膜は、薬液に対する耐性が低く、トランジスタの作製時における薬液処理において、意図せずエッチングされてしまうことがある。その結果、形状不良が生じ、トランジスタの動作に不具合が現れることがある。
また、酸化アルミニウム膜２１１２ｂは、比誘電率が７以上１０以下となる。従って、要求される等価酸化膜厚に対し２倍程度の物理膜厚とすることができる。そのため、ゲートリーク電流を低減することができる場合がある。
半導体膜２１０６は、シリコン膜、ゲルマニウム膜、シリコンゲルマニウム膜、ヒ化ガリウム膜、炭化シリコン膜または窒化ガリウム膜を用いればよい。なお、半導体膜２１０６として、有機半導体膜を用いてもよい。また、半導体膜２１０６として、酸化物半導体膜を用いてもよい。
なお、半導体膜２１０６に用いる酸化物半導体膜としては、先の実施の形態の記載を参照する。
基板２１００は、基板１００の記載を参照する。
ゲート電極２１０４は、ゲート電極１０４の記載を参照する。
ソース電極２１１６ａおよびドレイン電極２１１６ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂの記載を参照する。
保護絶縁膜２１１８は、保護絶縁膜１１８の記載を参照する。
次に、図２０とは異なる構造のトランジスタについて、図２１を用いて説明する。
図２１（Ａ）は本発明の一態様に係るトランジスタの上面図である。図２１（Ａ）に示す一点鎖線Ｈ１−Ｈ２に対応する断面図を図２１（Ｂ）に示す。また、図２１（Ａ）に示す一点鎖線Ｈ３−Ｈ４に対応する断面図を図２１（Ｃ）に示す。なお、簡単のため、図２１（Ａ）においては、ゲート絶縁膜２２１２などを省略して示す。
図２１（Ｂ）は、基板２２００上に設けられたゲート電極２２０４と、ゲート電極２２０４上に設けられたゲート絶縁膜２２１２と、ゲート絶縁膜２２１２上に設けられたソース電極２２１６ａおよびドレイン電極２２１６ｂと、ゲート絶縁膜２２１２、ソース電極２２１６ａおよびドレイン電極２２１６ｂ上にあり、ゲート電極２２０４と重畳して設けられた半導体膜２２０６と、半導体膜２２０６、ソース電極２２１６ａおよびドレイン電極２２１６ｂ上に設けられた保護絶縁膜２２１８と、を有するトランジスタの断面図である。なお、ゲート絶縁膜２２１２は、結晶性絶縁膜２２１２ａ、および結晶性絶縁膜２２１２ａ上に設けられた酸化アルミニウム膜２２１２ｂを有する。
ここで、結晶性絶縁膜２２１２ａは、結晶性絶縁膜２１１２ａの記載を参照する。
結晶性絶縁膜２２１２ａは、結晶性を有する絶縁膜である。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる絶縁膜である。
酸化アルミニウム膜２２１２ｂは、結晶性を有する。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる。
酸化アルミニウム膜２２１２ｂは、結晶性絶縁膜２２１２ａとの界面近傍においても結晶性を有する。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に非晶質酸化アルミニウム膜が形成される。非晶質酸化アルミニウム膜は欠陥が多いため、ゲート絶縁膜として用いると、トランジスタの電気特性の劣化が生じる場合がある。酸化アルミニウム膜２２１２ｂは、欠陥が少ないため、ゲート絶縁膜２２１２の欠陥に起因したトランジスタの電気特性の劣化を抑制することができる。
酸化アルミニウム膜２２１２ｂは、高密度の酸化アルミニウム膜である。具体的には、ＸＲＲまたはＲＢＳによって密度が３．２ｇ／ｃｍ３以上４．１ｇ／ｃｍ３以下の酸化アルミニウム膜である。酸化アルミニウム膜２２１２ｂは、不純物に対するバリア性が高いため、不純物に起因したトランジスタの電気特性の劣化を抑制できる。
なお、酸化アルミニウム膜２２１２ｂは、結晶性絶縁膜２２１２ａの近傍に低密度層を有さない。具体的には、ＸＲＲによって密度が３．２ｇ／ｃｍ３未満の層を有さない。従って、酸化アルミニウム膜２２１２ｂは欠陥が少ないため、良好なゲート絶縁膜２２１２を構成する。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に低密度の酸化アルミニウム膜が形成される。低密度の酸化アルミニウム膜はリーク電流が大きいため、ゲート絶縁膜として用いると、トランジスタのオフ電流を増大させる場合がある。また、低密度の酸化アルミニウム膜は、薬液に対する耐性が低く、トランジスタの作製時における薬液処理において、意図せずエッチングされてしまうことがある。その結果、形状不良が生じ、トランジスタの動作に不具合が現れることがある。
また、酸化アルミニウム膜２２１２ｂは、比誘電率が７以上１０以下となる。従って、要求される等価酸化膜厚に対し２倍程度の物理膜厚とすることができる。そのため、ゲートリーク電流を低減することができる場合がある。
半導体膜２２０６は、半導体膜１０６の記載を参照する。
基板２２００は、基板１００の記載を参照する。
ゲート電極２２０４は、ゲート電極１０４の記載を参照する。
ソース電極２２１６ａおよびドレイン電極２２１６ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂの記載を参照する。
保護絶縁膜２２１８は、保護絶縁膜１１８の記載を参照する。
保護絶縁膜２２１８は、過剰酸素を含む絶縁膜であると好ましい。
保護絶縁膜２２１８が過剰酸素を含む絶縁膜である場合、酸化物半導体膜の酸素欠損を低減することができる。
次に、図２０および図２１とは異なる構造のトランジスタについて、図２２を用いて説明する。
図２２（Ａ）は本発明の一態様に係るトランジスタの上面図である。図２２（Ａ）に示す一点鎖線Ｉ１−Ｉ２に対応する断面図を図２２（Ｂ）に示す。また、図２２（Ａ）に示す一点鎖線Ｉ３−Ｉ４に対応する断面図を図２２（Ｃ）に示す。なお、簡単のため、図２２（Ａ）においては、ゲート絶縁膜２３１２などを省略して示す。
図２２（Ｂ）は、基板２３００上に設けられた下地絶縁膜２３０２と、下地絶縁膜２３０２上に設けられた半導体膜２３０６と、半導体膜２３０６上に設けられたソース電極２３１６ａおよびドレイン電極２３１６ｂと、半導体膜２３０６、ソース電極２３１６ａおよびドレイン電極２３１６ｂ上に設けられたゲート絶縁膜２３１２と、ゲート絶縁膜２３１２上にあり、半導体膜２３０６と重畳して設けられたゲート電極２３０４と、を有するトランジスタの断面図である。なお、ゲート絶縁膜２３１２は、結晶性絶縁膜２３１２ａ、および結晶性絶縁膜２３１２ａ上に設けられた酸化アルミニウム膜２３１２ｂを有する。
ここで、結晶性絶縁膜２３１２ａは、結晶性絶縁膜２１１２ａの記載を参照する。
結晶性絶縁膜２３１２ａは、結晶性を有する絶縁膜である。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる絶縁膜である。
酸化アルミニウム膜２３１２ｂは、結晶性を有する。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる。
酸化アルミニウム膜２３１２ｂは、結晶性絶縁膜２３１２ａとの界面近傍においても結晶性を有する。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に非晶質酸化アルミニウム膜が形成される。非晶質酸化アルミニウム膜は欠陥が多いため、ゲート絶縁膜として用いると、トランジスタの電気特性の劣化が生じる場合がある。酸化アルミニウム膜２３１２ｂは、欠陥が少ないため、ゲート絶縁膜２３１２の欠陥に起因したトランジスタの電気特性の劣化を抑制することができる。
酸化アルミニウム膜２３１２ｂは、高密度の酸化アルミニウム膜である。具体的には、ＸＲＲまたはＲＢＳによって密度が３．２ｇ／ｃｍ３以上４．１ｇ／ｃｍ３以下の酸化アルミニウム膜である。酸化アルミニウム膜２３１２ｂは、不純物に対するバリア性が高いため、不純物に起因したトランジスタの電気特性の劣化を抑制できる。
なお、酸化アルミニウム膜２３１２ｂは、結晶性絶縁膜２３１２ａの近傍に低密度層を有さない。具体的には、ＸＲＲによって密度が３．２ｇ／ｃｍ３未満の層を有さない。従って、酸化アルミニウム膜２３１２ｂは欠陥が少ないため、良好なゲート絶縁膜２３１２を構成する。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に低密度の酸化アルミニウム膜が形成される。低密度の酸化アルミニウム膜はリーク電流が大きいため、ゲート絶縁膜として用いると、トランジスタのオフ電流を増大させる場合がある。また、低密度の酸化アルミニウム膜は、薬液に対する耐性が低く、トランジスタの作製時における薬液処理において、意図せずエッチングされてしまうことがある。その結果、形状不良が生じ、トランジスタの動作に不具合が現れることがある。
また、酸化アルミニウム膜２３１２ｂは、比誘電率が７以上１０以下となる。従って、要求される等価酸化膜厚に対し２倍程度の物理膜厚とすることができる。そのため、ゲートリーク電流を低減することができる場合がある。
半導体膜２３０６は、半導体膜１０６の記載を参照する。
基板２３００は、基板１００の記載を参照する。
下地絶縁膜２３０２は、下地絶縁膜３０２の記載を参照する。
ソース電極２３１６ａおよびドレイン電極２３１６ｂは、ソース電極２１１６ａおよびドレイン電極２１１６ｂの記載を参照する。
ゲート電極２３０４は、ゲート電極２１０４の記載を参照する。
次に、図２０乃至図２２とは異なる構造のトランジスタについて、図２３を用いて説明する。
図２３（Ａ）は本発明の一態様に係るトランジスタの上面図である。図２３（Ａ）に示す一点鎖線Ｊ１−Ｊ２に対応する断面図を図２３（Ｂ）に示す。また、図２３（Ａ）に示す一点鎖線Ｊ３−Ｊ４に対応する断面図を図２３（Ｃ）に示す。なお、簡単のため、図２３（Ａ）においては、ゲート絶縁膜２４１２などを省略して示す。
図２３（Ｂ）は、基板２４００上に設けられた下地絶縁膜２４０２と、下地絶縁膜２４０２上に設けられたソース電極２４１６ａおよびドレイン電極２４１６ｂと、下地絶縁膜２４０２、ソース電極２４１６ａおよびドレイン電極２４１６ｂ上に設けられた半導体膜２４０６と、半導体膜２４０６上に設けられたゲート絶縁膜２４１２と、ゲート絶縁膜２４１２上にあり、半導体膜２４０６と重畳して設けられたゲート電極２４０４と、を有するトランジスタの断面図である。なお、ゲート絶縁膜２４１２は、結晶性絶縁膜２４１２ａ、および結晶性絶縁膜２４１２ａ上に設けられた酸化アルミニウム膜２４１２ｂを有する。
ここで、結晶性絶縁膜２４１２ａは、結晶性絶縁膜２１１２ａの記載を参照する。
結晶性絶縁膜２４１２ａは、結晶性を有する絶縁膜である。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる絶縁膜である。
酸化アルミニウム膜２４１２ｂは、結晶性を有する。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる。
酸化アルミニウム膜２４１２ｂは、結晶性絶縁膜２４１２ａとの界面近傍においても結晶性を有する。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に非晶質酸化アルミニウム膜が形成される。非晶質酸化アルミニウム膜は欠陥が多いため、ゲート絶縁膜として用いると、トランジスタの電気特性の劣化が生じる場合がある。酸化アルミニウム膜２４１２ｂは、欠陥が少ないため、ゲート絶縁膜２４１２の欠陥に起因したトランジスタの電気特性の劣化を抑制することができる。
酸化アルミニウム膜２４１２ｂは、高密度の酸化アルミニウム膜である。具体的には、ＸＲＲまたはＲＢＳによって密度が３．２ｇ／ｃｍ３以上４．１ｇ／ｃｍ３以下の酸化アルミニウム膜である。酸化アルミニウム膜２４１２ｂは、不純物に対するバリア性が高いため、不純物に起因したトランジスタの電気特性の劣化を抑制できる。
なお、酸化アルミニウム膜２４１２ｂは、結晶性絶縁膜２４１２ａの近傍に低密度層を有さない。具体的には、ＸＲＲによって密度が３．２ｇ／ｃｍ３未満の層を有さない。従って、酸化アルミニウム膜２４１２ｂは欠陥が少ないため、良好なゲート絶縁膜２４１２を構成する。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に低密度の酸化アルミニウム膜が形成される。低密度の酸化アルミニウム膜はリーク電流が大きいため、ゲート絶縁膜として用いると、トランジスタのオフ電流を増大させる場合がある。また、低密度の酸化アルミニウム膜は、薬液に対する耐性が低く、トランジスタの作製時における薬液処理において、意図せずエッチングされてしまうことがある。その結果、形状不良が生じ、トランジスタの動作に不具合が現れることがある。
また、酸化アルミニウム膜２４１２ｂは、比誘電率が７以上１０以下となる。従って、要求される等価酸化膜厚に対し２倍程度の物理膜厚とすることができる。そのため、ゲートリーク電流を低減することができる場合がある。
半導体膜２４０６は、半導体膜１０６の記載を参照する。
基板２４００は、基板１００の記載を参照する。
下地絶縁膜２４０２は、下地絶縁膜３０２の記載を参照する。
下地絶縁膜２４０２は、過剰酸素を含む絶縁膜であると好ましい。
下地絶縁膜２４０２が過剰酸素を含む絶縁膜である場合、酸化物半導体膜の酸素欠損を低減することができる。
ソース電極２４１６ａおよびドレイン電極２４１６ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂの記載を参照する。
ゲート電極２４０４は、ゲート電極１０４の記載を参照する。
次に、図２０乃至図２３とは異なる構造のトランジスタについて、図２４を用いて説明する。
図２４（Ａ）は本発明の一態様に係るトランジスタの上面図である。図２４（Ａ）に示す一点鎖線Ｋ１−Ｋ２に対応する断面図を図２４（Ｂ）に示す。また、図２４（Ａ）に示す一点鎖線Ｋ３−Ｋ４に対応する断面図を図２４（Ｃ）に示す。なお、簡単のため、図２４（Ａ）においては、ゲート絶縁膜２５１２などを省略して示す。
図２４（Ｂ）は、基板２５００上に設けられた下地絶縁膜２５０２と、下地絶縁膜２５０２上に設けられた半導体膜２５０６と、半導体膜２５０６上に設けられたゲート絶縁膜２５１２と、ゲート絶縁膜２５１２上にあり、半導体膜２５０６と重畳して設けられたゲート電極２５０４と、を有するトランジスタの断面図である。なお、ゲート絶縁膜２５１２は、結晶性絶縁膜２５１２ａ、および結晶性絶縁膜２５１２ａ上に設けられた酸化アルミニウム膜２５１２ｂを有する。
図２４（Ｂ）に示す断面図では、ゲート絶縁膜２５１２およびゲート電極２５０４上に保護絶縁膜２５１８が設けられる。なお、ゲート絶縁膜２５１２および保護絶縁膜２５１８は、半導体膜２５０６に達する開口部を有し、当該開口部を介して、保護絶縁膜２５１８上に設けられた配線２５２４ａおよび配線２５２４ｂは半導体膜２５０６と接する。
なお、図２４（Ｂ）では、ゲート絶縁膜２５１２が半導体膜２５０６を覆うように設けられているが、これに限定されない。例えば、ゲート絶縁膜２５１２がゲート電極２５０４と重畳する領域のみに設けられていてもよい。また、ゲート電極２５０４の側壁に接して側壁絶縁膜を有しても構わない。
また、側壁絶縁膜を設ける場合、半導体膜２５０６の側壁絶縁膜と重畳する領域は、ゲート電極２５０４と重畳する領域よりも低抵抗であると好ましい。例えば、半導体膜２５０６のゲート電極２５０４と重畳しない領域は、半導体膜２５０６を低抵抗化する不純物を有する領域であってもよい。また、欠陥によって低抵抗化された領域であってもよい。半導体膜２５０６の側壁絶縁膜と重畳する領域が、ゲート電極２５０４と重畳する領域よりも低抵抗であることにより、当該領域はＬＤＤ領域として機能する。トランジスタが、ＬＤＤ領域を有することによって、ＤＩＢＬおよびホットキャリア劣化を抑制することができる。ただし、半導体膜２５０６の側壁絶縁膜と重畳する領域をオフセット領域としても構わない。トランジスタが、オフセット領域を有することでも、ＤＩＢＬおよびホットキャリア劣化を抑制することができる。
ここで、結晶性絶縁膜２５１２ａは、結晶性絶縁膜２１１２ａの記載を参照する。
結晶性絶縁膜２５１２ａは、結晶性を有する絶縁膜である。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる絶縁膜である。
酸化アルミニウム膜２５１２ｂは、結晶性を有する。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる。
酸化アルミニウム膜２５１２ｂは、結晶性絶縁膜２５１２ａとの界面近傍においても結晶性を有する。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に非晶質酸化アルミニウム膜が形成される。非晶質酸化アルミニウム膜は欠陥が多いため、ゲート絶縁膜として用いると、トランジスタの電気特性の劣化が生じる場合がある。酸化アルミニウム膜２５１２ｂは、欠陥が少ないため、ゲート絶縁膜２５１２の欠陥に起因したトランジスタの電気特性の劣化を抑制することができる。
酸化アルミニウム膜２５１２ｂは、高密度の酸化アルミニウム膜である。具体的には、ＸＲＲまたはＲＢＳによって密度が３．２ｇ／ｃｍ３以上４．１ｇ／ｃｍ３以下の酸化アルミニウム膜である。酸化アルミニウム膜２５１２ｂは、不純物に対するバリア性が高いため、不純物に起因したトランジスタの電気特性の劣化を抑制できる。
なお、酸化アルミニウム膜２５１２ｂは、結晶性絶縁膜２５１２ａの近傍に低密度層を有さない。具体的には、ＸＲＲによって密度が３．２ｇ／ｃｍ３未満の層を有さない。従って、酸化アルミニウム膜２５１２ｂは欠陥が少ないため、良好なゲート絶縁膜２５１２を構成する。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に低密度の酸化アルミニウム膜が形成される。低密度の酸化アルミニウム膜はリーク電流が大きいため、ゲート絶縁膜として用いると、トランジスタのオフ電流を増大させる場合がある。また、低密度の酸化アルミニウム膜は、薬液に対する耐性が低く、トランジスタの作製時における薬液処理において、意図せずエッチングされてしまうことがある。その結果、形状不良が生じ、トランジスタの動作に不具合が現れることがある。
また、酸化アルミニウム膜２５１２ｂは、比誘電率が７以上１０以下となる。従って、要求される等価酸化膜厚に対し２倍程度の物理膜厚とすることができる。そのため、ゲートリーク電流を低減することができる場合がある。
半導体膜２５０６は、半導体膜１０６の記載を参照する。
半導体膜２５０６のゲート電極２５０４と重畳しない領域は、ゲート電極２５０４と重畳する領域よりも低抵抗であると好ましい。例えば、半導体膜２５０６のゲート電極２５０４と重畳しない領域は、半導体膜２５０６を低抵抗化する不純物を有する領域であってもよい。また、欠陥によって低抵抗化された領域であってもよい。半導体膜２５０６のゲート電極２５０４と重畳しない領域がゲート電極２５０４と重畳する領域よりも低抵抗であることにより、トランジスタのソース領域およびドレイン領域として機能することができる。
基板２５００は、基板１００の記載を参照する。
下地絶縁膜２５０２は、下地絶縁膜３０２の記載を参照する。
下地絶縁膜２５０２は、過剰酸素を含む絶縁膜であると好ましい。
下地絶縁膜２５０２が過剰酸素を含む絶縁膜である場合、酸化物半導体膜の酸素欠損を低減することができる。
ゲート電極２５０４は、ゲート電極１０４の記載を参照する。
保護絶縁膜２５１８は、保護絶縁膜５１８の記載を参照する。
配線２５２４ａおよび配線２５２４ｂは、配線５２４ａおよび配線５２４ｂの記載を参照する。
図２４に示すトランジスタは、ゲート電極２５０４と他の配線および電極との重畳する領域が小さいため、寄生容量が発生しにくく、トランジスタのスイッチング特性を高めることができる。また、トランジスタのチャネル長がゲート電極２５０４の幅で決定されるため、チャネル長の小さい、微細なトランジスタを作製しやすい構造である。
次に、図２０乃至図２４とは異なる構造のトランジスタについて、図２５を用いて説明する。
図２５（Ａ）は本発明の一態様に係るトランジスタの上面図である。図２５（Ａ）に示す一点鎖線Ｌ１−Ｌ２に対応する断面図を図２５（Ｂ）に示す。また、図２５（Ａ）に示す一点鎖線Ｌ３−Ｌ４に対応する断面図を図２５（Ｃ）に示す。なお、簡単のため、図２５（Ａ）においては、ゲート絶縁膜２６１２などを省略して示す。
図２５（Ｂ）は、基板２６００上に設けられた下地絶縁膜２６０２と、下地絶縁膜２６０２上に設けられた半導体膜２６０６と、半導体膜２６０６上に設けられたゲート絶縁膜２６１２と、ゲート絶縁膜２６１２上に設けられたゲート電極２６０４と、ゲート電極２６０４の側面と接して設けられた側壁絶縁膜２６１０と、半導体膜２６０６および側壁絶縁膜２６１０上に設けられたソース電極２６１６ａおよびドレイン電極２６１６ｂと、を有するトランジスタの断面図である。なお、ゲート絶縁膜２６１２は、結晶性絶縁膜２６１２ａ、および結晶性絶縁膜２６１２ａ上に設けられた酸化アルミニウム膜２６１２ｂを有する。
図２５（Ｂ）に示す断面図では、ゲート電極２６０４、ソース電極２６１６ａおよびドレイン電極２６１６ｂ上に保護絶縁膜２６１８が設けられる。なお、保護絶縁膜２６１８は、ソース電極２６１６ａおよびドレイン電極２６１６ｂに達する開口部をそれぞれ有し、当該開口部を介して、保護絶縁膜２６１８上に設けられた配線２６２４ａおよび配線２６２４ｂは、ソース電極２６１６ａおよびドレイン電極２６１６ｂとそれぞれ接する。
なお、図２５（Ｂ）では、側壁絶縁膜２６１０の一部が、ゲート絶縁膜２６１２の側面に設けられているが、これに限定されない。例えば、ゲート絶縁膜２６１２上に側壁絶縁膜２６１０が設けられていてもよい。
ここで、結晶性絶縁膜２６１２ａは、結晶性絶縁膜２１１２ａの記載を参照する。
結晶性絶縁膜２６１２ａは、結晶性を有する絶縁膜である。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる絶縁膜である。
酸化アルミニウム膜２６１２ｂは、結晶性を有する。具体的にはＸＲＤ、電子線回折または中性子回折によって結晶性が確認できる。
酸化アルミニウム膜２６１２ｂは、結晶性絶縁膜２６１２ａとの界面近傍においても結晶性を有する。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に非晶質酸化アルミニウム膜が形成される。非晶質酸化アルミニウム膜は欠陥が多いため、ゲート絶縁膜として用いると、トランジスタの電気特性の劣化が生じる場合がある。酸化アルミニウム膜２６１２ｂは、欠陥が少ないため、ゲート絶縁膜２６１２の欠陥に起因したトランジスタの電気特性の劣化を抑制することができる。
酸化アルミニウム膜２６１２ｂは、高密度の酸化アルミニウム膜である。具体的には、ＸＲＲまたはＲＢＳによって密度が３．２ｇ／ｃｍ３以上４．１ｇ／ｃｍ３以下の酸化アルミニウム膜である。酸化アルミニウム膜２６１２ｂは、不純物に対するバリア性が高いため、不純物に起因したトランジスタの電気特性の劣化を抑制できる。
なお、酸化アルミニウム膜２６１２ｂは、結晶性絶縁膜２６１２ａの近傍に低密度層を有さない。具体的には、ＸＲＲによって密度が３．２ｇ／ｃｍ３未満の層を有さない。従って、酸化アルミニウム膜２６１２ｂは欠陥が少ないため、良好なゲート絶縁膜２６１２を構成する。対して、下地として、金属膜または非晶質絶縁膜上に酸化アルミニウム膜を形成した場合、下地の近傍に低密度の酸化アルミニウム膜が形成される。低密度の酸化アルミニウム膜はリーク電流が大きいため、ゲート絶縁膜として用いると、トランジスタのオフ電流を増大させる場合がある。また、低密度の酸化アルミニウム膜は、薬液に対する耐性が低く、トランジスタの作製時における薬液処理において、意図せずエッチングされてしまうことがある。その結果、形状不良が生じ、トランジスタの動作に不具合が現れることがある。
また、酸化アルミニウム膜２６１２ｂは、比誘電率が７以上１０以下となる。従って、要求される等価酸化膜厚に対し２倍程度の物理膜厚とすることができる。そのため、ゲートリーク電流を低減することができる場合がある。
半導体膜２６０６は、半導体膜１０６の記載を参照する。
半導体膜２６０６のゲート電極２６０４と重畳しない領域は、ゲート電極２６０４と重畳する領域よりも低抵抗であると好ましい。例えば、半導体膜２６０６のゲート電極２６０４と重畳しない領域は、半導体膜２６０６を低抵抗化する不純物を有する領域であってもよい。また、欠陥によって低抵抗化された領域であってもよい。半導体膜２６０６のゲート電極２６０４と重畳しない領域がゲート電極２６０４と重畳する領域よりも低抵抗であることにより、トランジスタのソース領域およびドレイン領域として機能することができる。ただし、図２５（Ｂ）に示すトランジスタはソース電極２６１６ａおよびドレイン電極２６１６ｂを有するため、ソース領域およびドレイン領域を特に設けなくても構わない。
また、半導体膜２６０６の側壁絶縁膜２６１０と重畳する領域は、ソース電極２６１６ａおよびドレイン電極２６１６ｂと重畳する領域よりも高抵抗、かつゲート電極２６０４と重畳する領域よりも低抵抗であると好ましい。例えば、半導体膜２６０６のゲート電極２６０４と重畳しない領域は、半導体膜２６０６を低抵抗化する不純物を有する領域であってもよい。また、欠陥によって低抵抗化された領域であってもよい。半導体膜２６０６の側壁絶縁膜２６１０と重畳する領域が、ソース電極２６１６ａおよびドレイン電極２６１６ｂよりも高抵抗、かつゲート電極２６０４と重畳する領域よりも低抵抗であることにより、当該領域はＬＤＤ領域として機能する。トランジスタが、ＬＤＤ領域を有することによって、ＤＩＢＬおよびホットキャリア劣化を抑制することができる。ただし、半導体膜２６０６の側壁絶縁膜２６１０と重畳する領域をオフセット領域としても構わない。トランジスタが、オフセット領域を有することでも、ＤＩＢＬおよびホットキャリア劣化を抑制することができる。
基板２６００は、基板１００の記載を参照する。
下地絶縁膜２６０２は、下地絶縁膜３０２の記載を参照する。
下地絶縁膜２６０２は、過剰酸素を含む絶縁膜であると好ましい。
下地絶縁膜２６０２が過剰酸素を含む絶縁膜である場合、酸化物半導体膜の酸素欠損を低減することができる。
ゲート電極２６０４は、ゲート電極１０４の記載を参照する。
側壁絶縁膜２６１０は、側壁絶縁膜６１０の記載を参照する。
なお、側壁絶縁膜２６１０として、結晶性絶縁膜、および結晶性絶縁膜上の酸化アルミニウム膜を用いると好ましい。このようにすることで、側壁絶縁膜２６１０の形状不良が起こりにくくできる。
ソース電極２６１６ａおよびドレイン電極２６１６ｂは、ソース電極６１６ａおよびドレイン電極６１６ｂの記載を参照する。
保護絶縁膜２６１８は、保護絶縁膜５１８の記載を参照する。
配線２６２４ａおよび配線２６２４ｂは、配線５２４ａおよび配線５２４ｂの記載を参照する。
図２５に示すトランジスタは、ゲート電極２６０４と他の配線および電極との重畳する領域が小さいため、寄生容量が発生しにくく、トランジスタのスイッチング特性を高めることができる。また、ソース電極２６１６ａおよびドレイン電極２６１６ｂが設けられることにより、図２４に示したトランジスタよりも寄生抵抗が小さくでき、オン電流を増大させることができる。また、トランジスタのチャネル長がゲート電極２６０４の幅で決定されるため、チャネル長の小さい、微細なトランジスタを作製しやすい構造である。
本実施の形態より、ゲート絶縁膜が不純物に対して高いバリア性を有し、かつ含まれる欠陥が少ないため、安定した電気特性を有し、信頼性が高いトランジスタを提供することができる。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや、適用することや、置き換えて実施することができる。
（実施の形態４）
本実施の形態では、実施の形態３で示したトランジスタの作製方法について説明する。
まずは、図２０に示すトランジスタの作製方法について、図２６および図２７を用いて説明する。なお、簡単のため、図２６および図２７には、図２０（Ｂ）に対応する断面図のみ示す。
まず、基板２１００を準備する。基板２１００は、基板２１００として示した基板から選択して用いればよい。
次に、ゲート電極２１０４となる導電膜を成膜する。ゲート電極２１０４となる導電膜は、ゲート電極２１０４として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
ＣＶＤ法として、マイクロ波ＣＶＤ法を適用すると、成膜面へのプラズマダメージを小さくすることができる。また、高密度プラズマを用いるため、比較的低温（３２５℃程度）でも緻密で欠陥の少ない膜を成膜することができる。なお、マイクロ波ＣＶＤ法は、高密度プラズマＣＶＤ法とも呼ばれる。
次に、ゲート電極２１０４となる導電膜を加工し、ゲート電極２１０４を形成する（図２６（Ａ）参照。）。
次に、結晶性絶縁膜２１１２ａを成膜する（図２６（Ｂ）参照。）。結晶性絶縁膜２１１２ａは、結晶性絶縁膜２１１２ａとして示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。なお、スパッタリング法を用いると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。また、結晶性絶縁膜２１１２ａを１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
なお、結晶性絶縁膜２１１２ａを成膜した後、第１の加熱処理を行ってもよい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。第１の加熱処理の雰囲気は、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気、または減圧状態で行う。または、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、結晶性絶縁膜２１１２ａの結晶性を高め、かつ水素や水などの不純物を除去することができる。
次に、酸化アルミニウム膜２１１２ｂを成膜する（図２６（Ｃ）参照。）。酸化アルミニウム膜２１１２ｂは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
結晶性絶縁膜２１１２ａ上に酸化アルミニウム膜２１１２ｂを成膜することで、高密度で結晶性の高い酸化アルミニウム膜２１１２ｂを成膜することができる。高密度で結晶性の高い酸化アルミニウム膜２１１２ｂは、水素、水、酸素および金属元素（特にＣｕ）が透過しにくい。従って、トランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。
なお、スパッタリング法を用いると、結晶性絶縁膜２１１２ａ上に高密度で結晶性を有する酸化アルミニウム膜２１１２ｂが成膜されやすいため、好ましい。また、酸化アルミニウム膜２１１２ｂを１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
このようにして、結晶性絶縁膜２１１２ａ、および結晶性絶縁膜２１１２ａ上に設けられた酸化アルミニウム膜２１１２ｂを有するゲート絶縁膜２１１２を形成することができる。なお、ゲート絶縁膜２１１２は、結晶性絶縁膜２１１２ａおよび酸化アルミニウム膜２１１２ｂのみからなる構成に限定されない。例えば、結晶性絶縁膜２１１２ａ下や酸化アルミニウム膜２１１２ｂ上に別途絶縁膜を有しても構わない。例えば、酸化アルミニウム膜２１１２ｂ上に酸化シリコン膜を設けることで、ゲート絶縁膜２１１２と半導体膜２１０６との界面状態を良好にすることができる。
次に、半導体膜２１０６となる半導体膜を成膜する。半導体膜２１０６となる半導体膜は、半導体膜２１０６として示した半導体膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。半導体膜２１０６となる半導体膜は、酸化物半導体膜を用い、スパッタリング法で成膜すると好ましい。なお、スパッタリング法を用いると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。また、酸化物半導体膜を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。
なお、酸化物半導体膜の成膜後に第２の加熱処理を行ってもよい。第２の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第２の加熱処理によって、酸化物半導体膜の結晶性を高め、さらに酸化物半導体膜から水素や水などの不純物を除去することができる。
次に、半導体膜２１０６となる半導体膜を加工し、島状に加工された半導体膜２１０６を形成する（図２７（Ａ）参照。）。
なお、半導体膜２１０６が酸化物半導体膜であるとき、半導体膜２１０６の形成後に第３の加熱処理を行ってもよい。第３の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第３の加熱処理は、酸化物半導体膜の側面が露出した状態で行うため、酸化物半導体膜の側面から水素や水などの不純物が除去されやすく、効果的に不純物を除去することができる。また、酸化アルミニウム膜２１１２ｂと半導体膜２１０６との界面に存在する水素や水などの不純物も除去できる。なお、酸化物半導体膜がＣＡＡＣ−ＯＳ膜であるとき、結晶の層に沿って不純物が拡散しやすいため、さらに側面や界面から水素や水などの不純物が除去されやすい。
次に、ソース電極２１１６ａおよびドレイン電極２１１６ｂとなる導電膜を成膜する。ソース電極２１１６ａおよびドレイン電極２１１６ｂとなる導電膜は、ソース電極２１１６ａおよびドレイン電極２１１６ｂとして示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ソース電極２１１６ａおよびドレイン電極２１１６ｂとなる導電膜を加工し、ソース電極２１１６ａおよびドレイン電極２１１６ｂを形成する（図２７（Ｂ）参照。）。
次に、保護絶縁膜２１１８を成膜する（図２７（Ｃ）参照。）。保護絶縁膜２１１８は、保護絶縁膜２１１８として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
保護絶縁膜２１１８は、例えば、石英（好ましくは合成石英）をターゲットに用い、基板加熱温度３０℃以上４５０℃以下（好ましくは７０℃以上２００℃以下）、基板とターゲットの間の距離（Ｔ−Ｓ間距離）を２０ｍｍ以上４００ｍｍ以下（好ましくは４０ｍｍ以上２００ｍｍ以下）、圧力を０．１Ｐａ以上４Ｐａ以下（好ましくは０．２Ｐａ以上１．２Ｐａ以下）、高周波電源を０．５ｋＷ以上１２ｋＷ以下（好ましくは１ｋＷ以上５ｋＷ以下）、成膜ガス中のＯ２／（Ｏ２＋Ａｒ）割合を２０％超過１００％以下（好ましくは５０％以上１００％以下）として、ＲＦスパッタリング法により酸化シリコン膜を成膜すると好ましい。なお、石英（好ましくは合成石英）ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガスとしては、酸素ガスまたは、酸素及びアルゴンの混合ガスを用いて行う。このような方法を用いることで、保護絶縁膜２１１８を過剰酸素を含む絶縁膜とすることができる。
次に、第４の加熱処理を行ってもよい。第４の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第４の加熱処理によって、半導体膜２１０６が酸化物半導体膜であり、かつ保護絶縁膜２１１８が過剰酸素を含む絶縁膜であるとき、半導体膜２１０６の欠陥（酸化物半導体膜の酸素欠損）を低減することができる。
以上のようにして図２０に示したトランジスタを作製することができる。
半導体膜２１０６が酸化物半導体膜であるとき、第１乃至第４の加熱処理を行うことで、安定した電気特性を有し、信頼性の高いトランジスタを提供することができる。また、ゲート絶縁膜２１１２がトランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。従って、第１乃至第４の加熱処理によって、当該不純物の拡散が生じた場合でも、電気特性の劣化を引き起こさないことができる。ただし、第１乃至第４の加熱処理を全て行うことに限定されない。
次に、図２１に示したトランジスタの作製方法について、図２８および図２９を用いて説明する。なお、簡単のため、図２８および図２９には、図２１（Ｂ）に対応する断面図のみ示す。
まず、基板２２００を準備する。基板２２００は、基板２２００として示した基板から選択して用いればよい。
次に、ゲート電極２２０４となる導電膜を成膜する。ゲート電極２２０４となる導電膜は、ゲート電極２２０４として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ゲート電極２２０４となる導電膜を加工し、ゲート電極２２０４を形成する（図２８（Ａ）参照。）。
次に、結晶性絶縁膜２２１２ａを成膜する（図２８（Ｂ）参照。）。結晶性絶縁膜２２１２ａは、結晶性絶縁膜２２１２ａとして示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。なお、スパッタリング法を用いると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。また、結晶性絶縁膜２２１２ａを１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
なお、結晶性絶縁膜２２１２ａを成膜した後、第５の加熱処理を行ってもよい。第５の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第５の加熱処理によって、結晶性絶縁膜２２１２ａの結晶性を高め、かつ水素や水などの不純物を除去することができる。
次に、酸化アルミニウム膜２２１２ｂを成膜する（図２８（Ｃ）参照。）。酸化アルミニウム膜２２１２ｂは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
結晶性絶縁膜２２１２ａ上に酸化アルミニウム膜２２１２ｂを成膜することで、高密度で結晶性の高い酸化アルミニウム膜２２１２ｂを成膜することができる。高密度で結晶性の高い酸化アルミニウム膜２２１２ｂは、水素、水、酸素および金属元素（特にＣｕ）が透過しにくい。従って、トランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。
なお、スパッタリング法を用いると、結晶性絶縁膜２２１２ａ上に高密度で結晶性を有する酸化アルミニウム膜２２１２ｂが成膜されやすいため、好ましい。また、酸化アルミニウム膜２２１２ｂを１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
このようにして、結晶性絶縁膜２２１２ａ、および結晶性絶縁膜２２１２ａ上に設けられた酸化アルミニウム膜２２１２ｂを有するゲート絶縁膜２２１２を形成することができる。なお、ゲート絶縁膜２２１２は、結晶性絶縁膜２２１２ａおよび酸化アルミニウム膜２２１２ｂのみからなる構成に限定されない。例えば、結晶性絶縁膜２２１２ａ下や酸化アルミニウム膜２２１２ｂ上に別途絶縁膜を有しても構わない。例えば、酸化アルミニウム膜２２１２ｂ上に酸化シリコン膜を設けることで、ゲート絶縁膜２２１２と半導体膜２２０６との界面状態を良好にすることができる。
次に、ソース電極２２１６ａおよびドレイン電極２２１６ｂとなる導電膜を成膜する。ソース電極２２１６ａおよびドレイン電極２２１６ｂとなる導電膜は、ソース電極２２１６ａおよびドレイン電極２２１６ｂとして示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ソース電極２２１６ａおよびドレイン電極２２１６ｂとなる導電膜を加工し、ソース電極２２１６ａおよびドレイン電極２２１６ｂを形成する（図２９（Ａ）参照。）。
次に、半導体膜２２０６となる半導体膜を成膜する。半導体膜２２０６となる半導体膜は、半導体膜２２０６として示した半導体膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。半導体膜２２０６となる半導体膜は、酸化物半導体膜を用い、スパッタリング法で成膜すると好ましい。なお、スパッタリング法を用いると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。また、酸化物半導体膜を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。
なお、酸化物半導体膜の成膜後に第６の加熱処理を行ってもよい。第６の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第６の加熱処理によって、酸化物半導体膜の結晶性を高め、さらに酸化物半導体膜から水素や水などの不純物を除去することができる。
次に、半導体膜２２０６となる半導体膜を加工し、島状に加工された半導体膜２２０６を形成する（図２９（Ｂ）参照。）。
なお、半導体膜２２０６が酸化物半導体膜であるとき、半導体膜２２０６の形成後に第７の加熱処理を行ってもよい。第７の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第７の加熱処理は、酸化物半導体膜の側面が露出した状態で行うため、酸化物半導体膜の側面から水素や水などの不純物が除去されやすく、効果的に不純物を除去することができる。また、酸化アルミニウム膜２２１２ｂと半導体膜２２０６との界面に存在する水素や水などの不純物も除去できる。なお、酸化物半導体膜がＣＡＡＣ−ＯＳ膜であるとき、結晶の層に沿って不純物が拡散しやすいため、さらに側面や界面から水素や水などの不純物が除去されやすい。
次に、保護絶縁膜２２１８を成膜する（図２９（Ｃ）参照。）。保護絶縁膜２２１８は、保護絶縁膜２２１８として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
保護絶縁膜２２１８は、例えば、石英（好ましくは合成石英）をターゲットに用い、基板加熱温度３０℃以上４５０℃以下（好ましくは７０℃以上２００℃以下）、基板とターゲットの間の距離（Ｔ−Ｓ間距離）を２０ｍｍ以上４００ｍｍ以下（好ましくは４０ｍｍ以上２００ｍｍ以下）、圧力を０．１Ｐａ以上４Ｐａ以下（好ましくは０．２Ｐａ以上１．２Ｐａ以下）、高周波電源を０．５ｋＷ以上１２ｋＷ以下（好ましくは１ｋＷ以上５ｋＷ以下）、成膜ガス中のＯ２／（Ｏ２＋Ａｒ）割合を２０％超過１００％以下（好ましくは５０％以上１００％以下）として、ＲＦスパッタリング法により酸化シリコン膜を成膜すると好ましい。なお、石英（好ましくは合成石英）ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガスとしては、酸素ガスまたは、酸素及びアルゴンの混合ガスを用いて行う。このような方法を用いることで、保護絶縁膜２２１８を過剰酸素を含む絶縁膜とすることができる。
次に、第８の加熱処理を行ってもよい。第８の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第８の加熱処理によって、半導体膜２２０６が酸化物半導体膜であり、かつ保護絶縁膜２２１８が過剰酸素を含む絶縁膜であるとき、半導体膜２２０６の欠陥（酸化物半導体膜の酸素欠損）を低減することができる。
以上のようにして図２１に示したトランジスタを作製することができる。
半導体膜２２０６が酸化物半導体膜であるとき、第５乃至第８の加熱処理を行うことで、安定した電気特性を有し、信頼性の高いトランジスタを提供することができる。また、ゲート絶縁膜２２１２がトランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。従って、第５乃至第８の加熱処理によって、当該不純物の拡散が生じた場合でも、電気特性の劣化を引き起こさないことができる。ただし、第５乃至第８の加熱処理を全て行うことに限定されない。
次に、図２２に示したトランジスタの作製方法について、図３０および図３１を用いて説明する。なお、簡単のため、図３０および図３１には、図２２（Ｂ）に対応する断面図のみ示す。
まず、基板２３００を準備する。基板２３００は、基板２３００として示した基板から選択して用いればよい。
次に、下地絶縁膜２３０２を成膜する。下地絶縁膜２３０２は、下地絶縁膜２３０２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
下地絶縁膜２３０２は、例えば、石英（好ましくは合成石英）をターゲットに用い、基板加熱温度３０℃以上４５０℃以下（好ましくは７０℃以上２００℃以下）、基板とターゲットの間の距離（Ｔ−Ｓ間距離）を２０ｍｍ以上４００ｍｍ以下（好ましくは４０ｍｍ以上２００ｍｍ以下）、圧力を０．１Ｐａ以上４Ｐａ以下（好ましくは０．２Ｐａ以上１．２Ｐａ以下）、高周波電源を０．５ｋＷ以上１２ｋＷ以下（好ましくは１ｋＷ以上５ｋＷ以下）、成膜ガス中のＯ２／（Ｏ２＋Ａｒ）割合を２０％超過１００％以下（好ましくは５０％以上１００％以下）として、ＲＦスパッタリング法により酸化シリコン膜を成膜すると好ましい。なお、石英（好ましくは合成石英）ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガスとしては、酸素ガスまたは、酸素及びアルゴンの混合ガスを用いて行う。このような方法を用いることで、下地絶縁膜２３０２を過剰酸素を含む絶縁膜とすることができる。
次に、半導体膜２３０６となる半導体膜を成膜する。半導体膜２３０６となる半導体膜は、半導体膜２３０６として示した半導体膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。半導体膜２３０６となる半導体膜は、酸化物半導体膜を用い、スパッタリング法で成膜すると好ましい。なお、スパッタリング法を用いると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。また、酸化物半導体膜を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。
なお、酸化物半導体膜の成膜後に第９の加熱処理を行ってもよい。第９の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第９の加熱処理によって、酸化物半導体膜の結晶性を高め、さらに酸化物半導体膜から水素や水などの不純物を除去することができる。
次に、半導体膜２３０６となる半導体膜を加工し、島状に加工された半導体膜２３０６を形成する（図３０（Ａ）参照。）。
なお、半導体膜２３０６が酸化物半導体膜であるとき、半導体膜２３０６の形成後に第１０の加熱処理を行ってもよい。第１０の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第１０の加熱処理は、酸化物半導体膜の側面が露出した状態で行うため、酸化物半導体膜の側面から水素や水などの不純物が除去されやすく、効果的に不純物を除去することができる。また、下地絶縁膜２３０２と半導体膜２３０６との界面に存在する水素や水などの不純物も除去できる。なお、酸化物半導体膜がＣＡＡＣ−ＯＳ膜であるとき、結晶の層に沿って不純物が拡散しやすいため、さらに側面や界面から水素や水などの不純物が除去されやすい。
次に、ソース電極２３１６ａおよびドレイン電極２３１６ｂとなる導電膜を成膜する。ソース電極２３１６ａおよびドレイン電極２３１６ｂとなる導電膜は、ソース電極２３１６ａおよびドレイン電極２３１６ｂとして示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ソース電極２３１６ａおよびドレイン電極２３１６ｂとなる導電膜を加工し、ソース電極２３１６ａおよびドレイン電極２３１６ｂを形成する（図３０（Ｂ）参照。）。
次に、結晶性絶縁膜２３１２ａを成膜する（図３０（Ｃ）参照。）。結晶性絶縁膜２３１２ａは、結晶性絶縁膜２３１２ａとして示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。なお、スパッタリング法を用いると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。また、結晶性絶縁膜２３１２ａを１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
なお、結晶性絶縁膜２３１２ａを成膜した後、第１１の加熱処理を行ってもよい。第１１の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第１１の加熱処理によって、結晶性絶縁膜２３１２ａの結晶性を高め、かつ水素や水などの不純物を除去することができる。
次に、酸化アルミニウム膜２３１２ｂを成膜する（図３１（Ａ）参照。）。酸化アルミニウム膜２３１２ｂは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
結晶性絶縁膜２３１２ａ上に酸化アルミニウム膜２３１２ｂを成膜することで、高密度で結晶性の高い酸化アルミニウム膜２３１２ｂを成膜することができる。高密度で結晶性の高い酸化アルミニウム膜２３１２ｂは、水素、水、酸素および金属元素（特にＣｕ）が透過しにくい。従って、トランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。
なお、スパッタリング法を用いると、結晶性絶縁膜２３１２ａ上に高密度で結晶性を有する酸化アルミニウム膜２３１２ｂが成膜されやすいため、好ましい。また、酸化アルミニウム膜２３１２ｂを１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
このようにして、結晶性絶縁膜２３１２ａ、および結晶性絶縁膜２３１２ａ上に設けられた酸化アルミニウム膜２３１２ｂを有するゲート絶縁膜２３１２を形成することができる。なお、ゲート絶縁膜２３１２は、結晶性絶縁膜２３１２ａおよび酸化アルミニウム膜２３１２ｂのみからなる構成に限定されない。例えば、結晶性絶縁膜２３１２ａ下や酸化アルミニウム膜２３１２ｂ上に別途絶縁膜を有しても構わない。例えば、結晶性絶縁膜２３１２ａ下に酸化シリコン膜を設けることで、ゲート絶縁膜２３１２と半導体膜２３０６との界面状態を良好にすることができる。
次に、ゲート電極２３０４となる導電膜を成膜する。ゲート電極２３０４となる導電膜は、ゲート電極２３０４として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ゲート電極２３０４となる導電膜を加工し、ゲート電極２３０４を形成する（図３１（Ｂ）参照。）。
次に、第１２の加熱処理を行ってもよい。第１２の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第１２の加熱処理によって、半導体膜２３０６が酸化物半導体膜であり、かつ下地絶縁膜２３０２が過剰酸素を含む絶縁膜であるとき、半導体膜２３０６の欠陥（酸化物半導体膜の酸素欠損）を低減することができる。
以上のようにして図２２に示したトランジスタを作製することができる。
半導体膜２３０６が酸化物半導体膜であるとき、第９乃至第１２の加熱処理を行うことで、安定した電気特性を有し、信頼性の高いトランジスタを提供することができる。また、ゲート絶縁膜２３１２がトランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。従って、第９乃至第１２の加熱処理によって、当該不純物の拡散が生じた場合でも、電気特性の劣化を引き起こさないことができる。ただし、第９乃至第１２の加熱処理を全て行うことに限定されない。
次に、図２３に示したトランジスタの作製方法について、図３２および図３３を用いて説明する。なお、簡単のため、図３２および図３３には、図２３（Ｂ）に対応する断面図のみ示す。
まず、基板２４００を準備する。基板２４００は、基板２４００として示した基板から選択して用いればよい。
次に、下地絶縁膜２４０２を成膜する。下地絶縁膜２４０２は、下地絶縁膜２４０２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
下地絶縁膜２４０２は、例えば、石英（好ましくは合成石英）をターゲットに用い、基板加熱温度３０℃以上４５０℃以下（好ましくは７０℃以上２００℃以下）、基板とターゲットの間の距離（Ｔ−Ｓ間距離）を２０ｍｍ以上４００ｍｍ以下（好ましくは４０ｍｍ以上２００ｍｍ以下）、圧力を０．１Ｐａ以上４Ｐａ以下（好ましくは０．２Ｐａ以上１．２Ｐａ以下）、高周波電源を０．５ｋＷ以上１２ｋＷ以下（好ましくは１ｋＷ以上５ｋＷ以下）、成膜ガス中のＯ２／（Ｏ２＋Ａｒ）割合を２０％超過１００％以下（好ましくは５０％以上１００％以下）として、ＲＦスパッタリング法により酸化シリコン膜を成膜すると好ましい。なお、石英（好ましくは合成石英）ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガスとしては、酸素ガスまたは、酸素及びアルゴンの混合ガスを用いて行う。このような方法を用いることで、下地絶縁膜２４０２を過剰酸素を含む絶縁膜とすることができる。
次に、ソース電極２４１６ａおよびドレイン電極２４１６ｂとなる導電膜を成膜する。ソース電極２４１６ａおよびドレイン電極２４１６ｂとなる導電膜は、ソース電極２４１６ａおよびドレイン電極２４１６ｂとして示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ソース電極２４１６ａおよびドレイン電極２４１６ｂとなる導電膜を加工し、ソース電極２４１６ａおよびドレイン電極２４１６ｂを形成する（図３２（Ａ）参照。）。
次に、半導体膜２４０６となる半導体膜を成膜する。半導体膜２４０６となる半導体膜は、半導体膜２４０６として示した半導体膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。半導体膜２４０６となる半導体膜は、酸化物半導体膜を用い、スパッタリング法で成膜すると好ましい。なお、スパッタリング法を用いると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。また、酸化物半導体膜を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。
なお、酸化物半導体膜の成膜後に第１３の加熱処理を行ってもよい。第１３の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第１３の加熱処理によって、酸化物半導体膜の結晶性を高め、さらに酸化物半導体膜から水素や水などの不純物を除去することができる。
次に、半導体膜２４０６となる半導体膜を加工し、島状に加工された半導体膜２４０６を形成する（図３２（Ｂ）参照。）。
なお、半導体膜２４０６が酸化物半導体膜であるとき、半導体膜２４０６の形成後に第１４の加熱処理を行ってもよい。第１４の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第１４の加熱処理は、酸化物半導体膜の側面が露出した状態で行うため、酸化物半導体膜の側面から水素や水などの不純物が除去されやすく、効果的に不純物を除去することができる。また、下地絶縁膜２４０２と半導体膜２４０６との界面に存在する水素や水などの不純物も除去できる。なお、酸化物半導体膜がＣＡＡＣ−ＯＳ膜であるとき、結晶の層に沿って不純物が拡散しやすいため、さらに側面や界面から水素や水などの不純物が除去されやすい。
次に、結晶性絶縁膜２４１２ａを成膜する（図３２（Ｃ）参照。）。結晶性絶縁膜２４１２ａは、結晶性絶縁膜２４１２ａとして示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。なお、スパッタリング法を用いると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。また、結晶性絶縁膜２４１２ａを１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
なお、結晶性絶縁膜２４１２ａを成膜した後、第１５の加熱処理を行ってもよい。第１５の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第１５の加熱処理によって、結晶性絶縁膜２４１２ａの結晶性を高め、かつ水素や水などの不純物を除去することができる。
次に、酸化アルミニウム膜２４１２ｂを成膜する（図３３（Ａ）参照。）。酸化アルミニウム膜２４１２ｂは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
結晶性絶縁膜２４１２ａ上に酸化アルミニウム膜２４１２ｂを成膜することで、高密度で結晶性の高い酸化アルミニウム膜２４１２ｂを成膜することができる。高密度で結晶性の高い酸化アルミニウム膜２４１２ｂは、水素、水、酸素および金属元素（特にＣｕ）が透過しにくい。従って、トランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。
なお、スパッタリング法を用いると、結晶性絶縁膜２４１２ａ上に高密度で結晶性を有する酸化アルミニウム膜２４１２ｂが成膜されやすいため、好ましい。また、酸化アルミニウム膜２４１２ｂを１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
このようにして、結晶性絶縁膜２４１２ａ、および結晶性絶縁膜２４１２ａ上に設けられた酸化アルミニウム膜２４１２ｂを有するゲート絶縁膜２４１２を形成することができる。なお、ゲート絶縁膜２４１２は、結晶性絶縁膜２４１２ａおよび酸化アルミニウム膜２４１２ｂのみからなる構成に限定されない。例えば、結晶性絶縁膜２４１２ａ下や酸化アルミニウム膜２４１２ｂ上に別途絶縁膜を有しても構わない。例えば、結晶性絶縁膜２４１２ａ下に酸化シリコン膜を設けることで、ゲート絶縁膜２４１２と半導体膜２４０６との界面状態を良好にすることができる。
次に、ゲート電極２４０４となる導電膜を成膜する。ゲート電極２４０４となる導電膜は、ゲート電極２４０４として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ゲート電極２４０４となる導電膜を加工し、ゲート電極２４０４を形成する（図３３（Ｂ）参照。）。
次に、第１６の加熱処理を行ってもよい。第１６の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第１６の加熱処理によって、半導体膜２４０６が酸化物半導体膜であり、かつ下地絶縁膜２４０２が過剰酸素を含む絶縁膜であるとき、半導体膜２４０６の欠陥（酸化物半導体膜の酸素欠損）を低減することができる。
以上のようにして図２３に示したトランジスタを作製することができる。
半導体膜２４０６が酸化物半導体膜であるとき、第１３乃至第１６の加熱処理を行うことで、安定した電気特性を有し、信頼性の高いトランジスタを提供することができる。また、ゲート絶縁膜２４１２がトランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。従って、第１３乃至第１６の加熱処理によって、当該不純物の拡散が生じた場合でも、電気特性の劣化を引き起こさないことができる。ただし、第１３乃至第１６の加熱処理を全て行うことに限定されない。
次に、図２４に示したトランジスタの作製方法について、図３４および図３５を用いて説明する。なお、簡単のため、図３４および図３５には、図２４（Ｂ）に対応する断面図のみ示す。
まず、基板２５００を準備する。基板２５００は、基板２５００として示した基板から選択して用いればよい。
次に、下地絶縁膜２５０２を成膜する。下地絶縁膜２５０２は、下地絶縁膜２５０２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
下地絶縁膜２５０２は、例えば、石英（好ましくは合成石英）をターゲットに用い、基板加熱温度３０℃以上４５０℃以下（好ましくは７０℃以上２００℃以下）、基板とターゲットの間の距離（Ｔ−Ｓ間距離）を２０ｍｍ以上４００ｍｍ以下（好ましくは４０ｍｍ以上２００ｍｍ以下）、圧力を０．１Ｐａ以上４Ｐａ以下（好ましくは０．２Ｐａ以上１．２Ｐａ以下）、高周波電源を０．５ｋＷ以上１２ｋＷ以下（好ましくは１ｋＷ以上５ｋＷ以下）、成膜ガス中のＯ２／（Ｏ２＋Ａｒ）割合を２０％超過１００％以下（好ましくは５０％以上１００％以下）として、ＲＦスパッタリング法により酸化シリコン膜を成膜すると好ましい。なお、石英（好ましくは合成石英）ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガスとしては、酸素ガスまたは、酸素及びアルゴンの混合ガスを用いて行う。このような方法を用いることで、下地絶縁膜２５０２を過剰酸素を含む絶縁膜とすることができる。
次に、半導体膜２５０６となる半導体膜を成膜する。半導体膜２５０６となる半導体膜は、半導体膜２５０６として示した半導体膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。半導体膜２５０６となる半導体膜は、酸化物半導体膜を用い、スパッタリング法で成膜すると好ましい。なお、スパッタリング法を用いると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。また、酸化物半導体膜を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。
なお、酸化物半導体膜の成膜後に第１７の加熱処理を行ってもよい。第１７の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第１７の加熱処理によって、酸化物半導体膜の結晶性を高め、さらに酸化物半導体膜から水素や水などの不純物を除去することができる。
次に、半導体膜２５０６となる半導体膜を加工し、島状に加工された半導体膜２５０６を形成する（図３４（Ａ）参照。）。
なお、半導体膜２５０６が酸化物半導体膜であるとき、半導体膜２５０６の形成後に第１８の加熱処理を行ってもよい。第１８の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第１８の加熱処理は、酸化物半導体膜の側面が露出した状態で行うため、酸化物半導体膜の側面から水素や水などの不純物が除去されやすく、効果的に不純物を除去することができる。また、下地絶縁膜２５０２と半導体膜２５０６との界面に存在する水素や水などの不純物も除去できる。なお、酸化物半導体膜がＣＡＡＣ−ＯＳ膜であるとき、結晶の層に沿って不純物が拡散しやすいため、さらに側面や界面から水素や水などの不純物が除去されやすい。
次に、結晶性絶縁膜２５１２ａを成膜する（図３４（Ｂ）参照。）。結晶性絶縁膜２５１２ａは、結晶性絶縁膜２５１２ａとして示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。なお、スパッタリング法を用いると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。また、結晶性絶縁膜２５１２ａを１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
なお、結晶性絶縁膜２５１２ａを成膜した後、第１９の加熱処理を行ってもよい。第１９の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第１９の加熱処理によって、結晶性絶縁膜２５１２ａの結晶性を高め、かつ水素や水などの不純物を除去することができる。
次に、酸化アルミニウム膜２５１２ｂを成膜する（図３４（Ｃ）参照。）。酸化アルミニウム膜２５１２ｂは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
結晶性絶縁膜２５１２ａ上に酸化アルミニウム膜２５１２ｂを成膜することで、高密度で結晶性の高い酸化アルミニウム膜２５１２ｂを成膜することができる。高密度で結晶性の高い酸化アルミニウム膜２５１２ｂは、水素、水、酸素および金属元素（特にＣｕ）が透過しにくい。従って、トランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。
なお、スパッタリング法を用いると、結晶性絶縁膜２５１２ａ上に高密度で結晶性を有する酸化アルミニウム膜２５１２ｂが成膜されやすいため、好ましい。また、酸化アルミニウム膜２５１２ｂを１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
このようにして、結晶性絶縁膜２５１２ａ、および結晶性絶縁膜２５１２ａ上に設けられた酸化アルミニウム膜２５１２ｂを有するゲート絶縁膜２５１２を形成することができる。なお、ゲート絶縁膜２５１２は、結晶性絶縁膜２５１２ａおよび酸化アルミニウム膜２５１２ｂのみからなる構成に限定されない。例えば、結晶性絶縁膜２５１２ａ下や酸化アルミニウム膜２５１２ｂ上に別途絶縁膜を有しても構わない。例えば、結晶性絶縁膜２５１２ａ下に酸化シリコン膜を設けることで、ゲート絶縁膜２５１２と半導体膜２５０６との界面状態を良好にすることができる。
次に、ゲート電極２５０４となる導電膜を成膜する。ゲート電極２５０４となる導電膜は、ゲート電極２５０４として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ゲート電極２５０４となる導電膜を加工し、ゲート電極２５０４を形成する（図３５（Ａ）参照。）。
次に、ゲート電極２５０４をマスクとし、半導体膜２５０６に不純物を添加してもよい。不純物としては、半導体膜２５０６が低抵抗化する不純物から選択して添加すればよい。なお、半導体膜２５０６が酸化物半導体膜である場合、不純物として、ヘリウム、ホウ素、窒素、フッ素、ネオン、アルミニウム、リン、アルゴン、ヒ素、クリプトン、インジウム、スズ、アンチモンおよびキセノンから選ばれた一種以上を添加すればよい。なお、不純物を添加するためには、イオン注入法、イオンドーピング法で行えばよい。好ましくはイオン注入法を用いればよい。このとき、加速電圧を５ｋＶ以上１００ｋＶ以下とする。また、不純物の添加量は１×１０１４ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下とする。
次に、第２０の加熱処理を行ってもよい。第２０の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第２０の加熱処理によって、半導体膜２５０６の不純物の添加された領域を低抵抗領域とすることができる。また、半導体膜２５０６が酸化物半導体膜であり、かつ下地絶縁膜２５０２が過剰酸素を含む絶縁膜であるとき、半導体膜２５０６の欠陥（酸化物半導体膜の酸素欠損）を低減することもできる。
次に、保護絶縁膜２５１８を成膜する。保護絶縁膜２５１８は、保護絶縁膜２５１８として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、保護絶縁膜２５１８を加工し、半導体膜２５０６を露出する開口部を形成する。
次に、配線２５２４ａおよび配線２５２４ｂとなる導電膜を成膜する。配線２５２４ａおよび配線２５２４ｂとなる導電膜は、配線２５２４ａおよび配線２５２４ｂとして示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、配線２５２４ａおよび配線２５２４ｂとなる導電膜を加工し、配線２５２４ａおよび配線２５２４ｂを形成する（図３５（Ｂ）参照。）。
以上のようにして図２４に示したトランジスタを作製することができる。
半導体膜２５０６が酸化物半導体膜であるとき、第１７乃至第２０の加熱処理を行うことで、安定した電気特性を有し、信頼性の高いトランジスタを提供することができる。また、ゲート絶縁膜２５１２がトランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。従って、第１７乃至第２０の加熱処理によって、当該不純物の拡散が生じた場合でも、電気特性の劣化を引き起こさないことができる。ただし、第１７乃至第２０の加熱処理を全て行うことに限定されない。
次に、図２５に示したトランジスタの作製方法について、図３６および図３７を用いて説明する。なお、簡単のため、図３６および図３７には、図２５（Ｂ）に対応する断面図のみ示す。
まず、基板２６００を準備する。基板２６００は、基板２６００として示した基板から選択して用いればよい。
次に、下地絶縁膜２６０２を成膜する。下地絶縁膜２６０２は、下地絶縁膜２６０２として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
下地絶縁膜２６０２は、例えば、石英（好ましくは合成石英）をターゲットに用い、基板加熱温度３０℃以上４５０℃以下（好ましくは７０℃以上２００℃以下）、基板とターゲットの間の距離（Ｔ−Ｓ間距離）を２０ｍｍ以上４００ｍｍ以下（好ましくは４０ｍｍ以上２００ｍｍ以下）、圧力を０．１Ｐａ以上４Ｐａ以下（好ましくは０．２Ｐａ以上１．２Ｐａ以下）、高周波電源を０．５ｋＷ以上１２ｋＷ以下（好ましくは１ｋＷ以上５ｋＷ以下）、成膜ガス中のＯ２／（Ｏ２＋Ａｒ）割合を２０％超過１００％以下（好ましくは５０％以上１００％以下）として、ＲＦスパッタリング法により酸化シリコン膜を成膜すると好ましい。なお、石英（好ましくは合成石英）ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガスとしては、酸素ガスまたは、酸素及びアルゴンの混合ガスを用いて行う。このような方法を用いることで、下地絶縁膜２６０２を過剰酸素を含む絶縁膜とすることができる。
次に、半導体膜２６０６となる半導体膜を成膜する。半導体膜２６０６となる半導体膜は、半導体膜２６０６として示した半導体膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。半導体膜２６０６となる半導体膜は、酸化物半導体膜を用い、スパッタリング法で成膜すると好ましい。なお、スパッタリング法を用いると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。また、酸化物半導体膜を１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。
なお、酸化物半導体膜の成膜後に第２１の加熱処理を行ってもよい。第２１の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第２１の加熱処理によって、酸化物半導体膜の結晶性を高め、さらに酸化物半導体膜から水素や水などの不純物を除去することができる。
次に、半導体膜２６０６となる半導体膜を加工し、島状に加工された半導体膜２６０６を形成する（図３６（Ａ）参照。）。
なお、半導体膜２６０６が酸化物半導体膜であるとき、半導体膜２６０６の形成後に第２２の加熱処理を行ってもよい。第２２の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第２２の加熱処理は、酸化物半導体膜の側面が露出した状態で行うため、酸化物半導体膜の側面から水素や水などの不純物が除去されやすく、効果的に不純物を除去することができる。また、下地絶縁膜２６０２と半導体膜２６０６との界面に存在する水素や水などの不純物も除去できる。なお、酸化物半導体膜がＣＡＡＣ−ＯＳ膜であるとき、結晶の層に沿って不純物が拡散しやすいため、さらに側面や界面から水素や水などの不純物が除去されやすい。
次に、結晶性絶縁膜２６１３ａを成膜する。結晶性絶縁膜２６１３ａは、結晶性絶縁膜２６１２ａとして示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。なお、スパッタリング法を用いると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。また、結晶性絶縁膜２６１３ａを１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
なお、結晶性絶縁膜２６１３ａを成膜した後、第２３の加熱処理を行ってもよい。第２３の加熱処理は、第１の加熱処理で示した条件を用いて行えばよい。第２３の加熱処理によって、結晶性絶縁膜２６１３ａの結晶性を高め、かつ水素や水などの不純物を除去することができる。
次に、酸化アルミニウム膜２６１３ｂを成膜する（図３６（Ｂ）参照。）。酸化アルミニウム膜２６１３ｂは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
結晶性絶縁膜２６１３ａ上に酸化アルミニウム膜２６１３ｂを成膜することで、高密度で結晶性の高い酸化アルミニウム膜２６１３ｂを成膜することができる。高密度で結晶性の高い酸化アルミニウム膜２６１３ｂは、水素、水、酸素および金属元素（特にＣｕ）が透過しにくい。従って、トランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。
なお、スパッタリング法を用いると、結晶性絶縁膜２６１３ａ上に高密度で結晶性を有する酸化アルミニウム膜２６１３ｂが成膜されやすいため、好ましい。また、酸化アルミニウム膜２６１３ｂを１００℃以上４５０℃以下に基板加熱しつつ成膜すると、高密度で結晶性を有する絶縁膜が成膜されやすいため、好ましい。
次に、ゲート電極２６０４となる導電膜を成膜する。ゲート電極２６０４となる導電膜は、ゲート電極２６０４として示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ゲート電極２６０４となる導電膜を加工し、ゲート電極２６０４を形成する。
次に、ゲート電極２６０４の加工時に用いたレジストマスク、またはゲート電極２６０４などをマスクとして用いて、結晶性絶縁膜２６１３ａおよび酸化アルミニウム膜２６１３ｂを加工し、結晶性絶縁膜２６１２ａおよび酸化アルミニウム膜２６１２ｂを形成する（図３６（Ｃ）参照。）。
このようにして、結晶性絶縁膜２６１２ａ、および結晶性絶縁膜２６１２ａ上に設けられた酸化アルミニウム膜２６１２ｂを有するゲート絶縁膜２６１２を形成することができる。なお、ゲート絶縁膜２６１２は、結晶性絶縁膜２６１２ａおよび酸化アルミニウム膜２６１２ｂのみからなる構成に限定されない。例えば、結晶性絶縁膜２６１２ａ下や酸化アルミニウム膜２６１２ｂ上に別途絶縁膜を有しても構わない。例えば、結晶性絶縁膜２６１２ａ下に酸化シリコン膜を設けることで、ゲート絶縁膜２６１２と半導体膜２６０６との界面状態を良好にすることができる。
次に、ゲート電極２６０４をマスクとし、半導体膜２６０６に不純物を添加してもよい（第１の不純物添加ともいう。）。不純物としては、半導体膜２６０６が低抵抗化する不純物から選択して添加すればよい。なお、半導体膜２６０６が酸化物半導体膜である場合、不純物として、ヘリウム、ホウ素、窒素、フッ素、ネオン、アルミニウム、リン、アルゴン、ヒ素、クリプトン、インジウム、スズ、アンチモンおよびキセノンから選ばれた一種以上を添加すればよい。なお、不純物を添加するためには、イオン注入法、イオンドーピング法で行えばよい。好ましくはイオン注入法を用いればよい。このとき、加速電圧を５ｋＶ以上１００ｋＶ以下とする。また、不純物の添加量は１×１０１４ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下とする。
次に、側壁絶縁膜２６１０となる絶縁膜を成膜する。側壁絶縁膜２６１０となる絶縁膜は、側壁絶縁膜２６１０として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。次に、側壁絶縁膜２６１０となる絶縁膜に対し異方性の高いエッチング処理を行うことにより、ゲート絶縁膜２６１２およびゲート電極２６０４の側面に接する側壁絶縁膜２６１０を形成することができる（図３７（Ａ）参照。）。
次に、ゲート電極２６０４および側壁絶縁膜２６１０をマスクとし、半導体膜２６０６に不純物を添加してもよい（第２の不純物添加ともいう。）。第２の不純物添加は、第１の不純物添加の条件を参照すればよい。第１の不純物添加および第２の不純物添加を行うことで、半導体膜２６０６に二種類の低抵抗領域を設けることができる。そのため、ドレイン電極端での電界集中が緩和されやすく、ホットキャリア劣化の抑制効果が高い。また、ソース電極端においてドレイン電極端からの電界の影響が小さくなり、ＤＩＢＬを抑制することができる。なお、第１の不純物添加および第２の不純物添加は、いずれか一方のみを行うこととしてもよい。
次に、第２４の加熱処理を行ってもよい。第２４の加熱処理は第１の加熱処理と同様の条件から選択して行えばよい。第２４の加熱処理によって、半導体膜２６０６の不純物の添加された領域を低抵抗領域とすることができる。また、半導体膜２６０６が酸化物半導体膜であり、かつ下地絶縁膜２６０２が過剰酸素を含む絶縁膜であるとき、半導体膜２６０６の欠陥（酸化物半導体膜の酸素欠損）を低減することもできる。
次に、ソース電極２６１６ａおよびドレイン電極２６１６ｂとなる導電膜を成膜する。ソース電極２６１６ａおよびドレイン電極２６１６ｂとなる導電膜は、ソース電極２６１６ａおよびドレイン電極２６１６ｂとして示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、ソース電極２６１６ａおよびドレイン電極２６１６ｂとなる導電膜を加工し、ソース電極２６１６ａおよびドレイン電極２６１６ｂを形成する（図３７（Ｂ）参照。）。
次に、保護絶縁膜２６１８を成膜する。保護絶縁膜２６１８は、保護絶縁膜２６１８として示した絶縁膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、保護絶縁膜２６１８を加工し、ソース電極２６１６ａおよびドレイン電極２６１６ｂを露出する開口部を形成する。
次に、配線２６２４ａおよび配線２６２４ｂとなる導電膜を成膜する。配線２６２４ａおよび配線２６２４ｂとなる導電膜は、配線２６２４ａおよび配線２６２４ｂとして示した導電膜から選択し、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
次に、配線２６２４ａおよび配線２６２４ｂとなる導電膜を加工し、配線２６２４ａおよび配線２６２４ｂを形成する（図３７（Ｃ）参照。）。
以上のようにして図２５に示したトランジスタを作製することができる。
半導体膜２６０６が酸化物半導体膜であるとき、第２１乃至第２４の加熱処理を行うことで、安定した電気特性を有し、信頼性の高いトランジスタを提供することができる。また、ゲート絶縁膜２６１２がトランジスタの電気特性を劣化させる不純物に対するバリア膜としての機能を有する。従って、第２１乃至第２４の加熱処理によって、当該不純物の拡散が生じた場合でも、電気特性の劣化を引き起こさないことができる。ただし、第２１乃至第２４の加熱処理を全て行うことに限定されない。
本実施の形態より、ゲート絶縁膜が不純物に対して高いバリア性を有し、かつ含まれる欠陥が少ないため、安定した電気特性を有し、信頼性が高いトランジスタを提供することができる。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや、適用することや、置き換えて実施することができる。
（実施の形態５）
本実施の形態では、先の実施の形態に示したトランジスタにおいて、半導体膜として酸化物半導体膜を用いたトランジスタを適用した半導体装置について説明する。
先の実施の形態に示したトランジスタにおいて、半導体膜として酸化物半導体膜を用いると、オフ電流を極めて小さくすることができる。即ち、当該トランジスタを介した電荷のリークが起こりにくい電気特性を有する。
以下では、このような電気特性を有するトランジスタを適用した、既知の記憶素子を有する半導体装置と比べ、機能的に優れた記憶素子を有する半導体装置について説明する。
まず、半導体装置について、図３８を用いて具体的に示す。なお、図３８（Ａ）は半導体装置のメモリセルアレイを示す回路図である。図３８（Ｂ）はメモリセルの回路図である。また、図３８（Ｃ）は、図３８（Ｂ）に示すメモリセルに相当する断面構造の一例である。また、図３８（Ｄ）は図３８（Ｂ）に示すメモリセルの電気特性を示す図である。
図３８（Ａ）に示すメモリセルアレイは、メモリセル５５６と、ビット線５５３と、ワード線５５４と、容量線５５５と、センスアンプ５５８と、をそれぞれ複数有する。
なお、ビット線５５３およびワード線５５４がグリッド状に設けられ、各メモリセル５５６はビット線５５３およびワード線５５４の交点に付き一つずつ配置される。ビット線５５３はセンスアンプ５５８と接続される。センスアンプ５５８は、ビット線５５３の電位をデータとして読み出す機能を有する。
図３８（Ｂ）より、メモリセル５５６は、トランジスタ５５１と、キャパシタ５５２と、を有する。また、トランジスタ５５１のゲートはワード線５５４と電気的に接続される。トランジスタ５５１のソースはビット線５５３と電気的に接続される。トランジスタ５５１のドレインはキャパシタ５５２の一端と電気的に接続される。キャパシタ５５２の他端は容量線５５５に電気的に接続される。
図３８（Ｃ）は、メモリセルの断面構造の一例である。図３８（Ｃ）は、トランジスタ５５１と、トランジスタ５５１に接続される配線５２４ａおよび配線５２４ｂと、トランジスタ５５１、配線５２４ａおよび配線５２４ｂ上に設けられた絶縁膜５２０と、絶縁膜５２０上に設けられたキャパシタ５５２と、を有する半導体装置の断面図である。
なお、図３８（Ｃ）では、トランジスタ５５１に図５で示したトランジスタを適用している。そのため、トランジスタ５５１の各構成のうち、以下で特に説明しないものについては、先の実施の形態での説明を参照する。以下は、トランジスタ５５１の半導体膜５０６として、酸化物半導体膜を用いた場合について説明する。
なお、図３９では、トランジスタ５５１に図２４で示したトランジスタを適用している。そのため、トランジスタ５５１の各構成のうち、以下で特に説明しないものについては、先の実施の形態での説明を参照する。以下は、トランジスタ５５１の半導体膜２５０６として、酸化物半導体膜を用いた場合について説明する。ただし、トランジスタ５５１に適用できるトランジスタは、図５で示したトランジスタおよび図２４で示したトランジスタのみに限定されるものではない。
絶縁膜５２０は、保護絶縁膜５１８と同様の方法および同様の絶縁膜を用いて設ければよい。または、絶縁膜５２０として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
キャパシタ５５２は、配線５２４ｂと接する電極５２６と、電極５２６と重畳する電極５２８と、電極５２６および電極５２８に挟まれた絶縁膜５２２と、を有する。
電極５２６は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷを一種以上含む、単体、窒化物、酸化物または合金を、単層で、または積層で用いればよい。
電極５２８は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷを一種以上含む、単体、窒化物、酸化物または合金を、単層で、または積層で用いればよい。
絶縁膜５２２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルから一種以上を含む絶縁膜を、単層で、または積層で用いればよい。
なお、図３８（Ｃ）では、トランジスタ５５１とキャパシタ５５２とが、異なる層に設けられた例を示すが、これに限定されない。例えば、トランジスタ５５１およびキャパシタ５５２を同一層に設けても構わない。このような構造とすることで、メモリセルの上に同様の構成のメモリセルを重畳させることができる。メモリセルを何層も重畳させることで、メモリセル１つ分の面積に複数のメモリセルを集積化することができる。よって、半導体装置の集積度を高めることができる。
ここで、図３８（Ｃ）における配線５２４ａは図３８（Ｂ）におけるビット線５５３と電気的に接続される。また、図３８（Ｃ）におけるゲート電極５０４は図３８（Ｂ）におけるワード線５５４と電気的に接続される。また、図３８（Ｃ）における電極５２８は図３８（Ｂ）における容量線５５５と電気的に接続される。
図３８（Ｄ）に示すように、キャパシタ５５２に保持された電圧は、トランジスタ５５１のリークによって時間が経つと徐々に低減していく。当初Ｖ０からＶ１まで充電された電圧は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。この期間を保持期間Ｔ＿１とする。即ち、２値メモリセルの場合、保持期間Ｔ＿１の間にリフレッシュをする必要がある。
例えば、トランジスタ５５１のオフ電流が十分小さくない場合、キャパシタ５５２に保持された電圧の時間変化が大きいため、保持期間Ｔ＿１が短くなる。従って、頻繁にリフレッシュをする必要がある。リフレッシュの頻度が高まると、半導体装置の消費電力が高まってしまう。
本実施の形態では、トランジスタ５５１のオフ電流が極めて小さいため、保持期間Ｔ＿１を極めて長くすることができる。即ち、リフレッシュの頻度を少なくすることが可能となるため、消費電力を低減することができる。例えば、オフ電流が１×１０−２１Ａから１×１０−２５Ａであるトランジスタ５５１でメモリセルを構成すると、電力を供給せずに数日間から数十年間に渡ってデータを保持することが可能となる。
以上のように、本発明の一態様によって、集積度が高く、消費電力の小さい半導体装置を得ることができる。
次に、図３８とは異なる半導体装置について、図４０を用いて説明する。なお、図４０（Ａ）は半導体装置を構成するメモリセルおよび配線を含む回路図である。また、図４０（Ｂ）は図４０（Ａ）に示すメモリセルの電気特性を示す図である。また、図４０（Ｃ）は、図４０（Ａ）に示すメモリセルに相当する断面図の一例である。
図４０（Ａ）より、メモリセルは、トランジスタ６７１と、トランジスタ６７２と、キャパシタ６７３とを有する。ここで、トランジスタ６７１のゲートはワード線６７６と電気的に接続される。トランジスタ６７１のソースはソース線６７４と電気的に接続される。トランジスタ６７１のドレインはトランジスタ６７２のゲートおよびキャパシタ６７３の一端と電気的に接続され、この部分をノード６７９とする。トランジスタ６７２のソースはソース線６７５と電気的に接続される。トランジスタ６７２のドレインはドレイン線６７７と電気的に接続される。キャパシタ６７３の他端は容量線６７８と電気的に接続される。
なお、図４０に示す半導体装置は、ノード６７９の電位に応じて、トランジスタ６７２の見かけ上のしきい値電圧が変動することを利用したものである。例えば、図４０（Ｂ）は容量線６７８の電圧ＶＣＬと、トランジスタ６７２を流れるドレイン電流Ｉｄ＿２との関係を説明する図である。
なお、トランジスタ６７１を介してノード６７９の電位を調整することができる。例えば、ソース線６７４の電位を電源電位ＶＤＤとする。このとき、ワード線６７６の電位をトランジスタ６７１のしきい値電圧Ｖｔｈに電源電位ＶＤＤを加えた電位以上とすることで、ノード６７９の電位をＨＩＧＨにすることができる。また、ワード線６７６の電位をトランジスタ６７１のしきい値電圧Ｖｔｈ以下とすることで、ノード６７９の電位をＬＯＷにすることができる。
そのため、トランジスタ６７２は、ＬＯＷで示したＶＣＬ−Ｉｄ＿２カーブと、ＨＩＧＨで示したＶＣＬ−Ｉｄ＿２カーブのいずれかの電気特性となる。即ち、ＬＯＷでは、ＶＣＬ＝０ＶにてＩｄ＿２が小さいため、データ０となる。また、ＨＩＧＨでは、ＶＣＬ＝０ＶにてＩｄ＿２が大きいため、データ１となる。このようにして、データを記憶することができる。
図４０（Ｃ）は、メモリセルの断面構造の一例である。図４０（Ｃ）は、トランジスタ６７２と、トランジスタ６７２上に設けられた絶縁膜６６８と、絶縁膜６６８上に設けられたトランジスタ６７１と、トランジスタ６７１に接続される配線６２４ａおよび配線６２４ｂと、トランジスタ６７１、配線６２４ａおよび配線６２４ｂ上に設けられた絶縁膜６２０と、絶縁膜６２０上に設けられたキャパシタ６７３と、を有する半導体装置の断面図である。
絶縁膜６２０は、保護絶縁膜１１８の記載を参照する。または、絶縁膜６２０として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
なお、図４０（Ｃ）では、トランジスタ６７１に図６で示したトランジスタを適用している。そのため、トランジスタ６７１の各構成のうち、以下で特に説明しないものについては、先の実施の形態の説明を参照する。以下は、トランジスタ６７１の半導体膜６０６として、酸化物半導体膜を用いた場合について説明する。
なお、図４１では、トランジスタ６７１に図２５で示したトランジスタを適用している。そのため、トランジスタ６７１の各構成のうち、以下で特に説明しないものについては、先の実施の形態の説明を参照する。以下は、トランジスタ６７１の半導体膜２６０６として、酸化物半導体膜を用いた場合について説明する。ただし、トランジスタ６７１に適用できるトランジスタは、図６で示したトランジスタおよび図２５で示したトランジスタのみに限定されるものではない。
なお、本実施の形態では、トランジスタ６７２として、結晶性シリコンを用いたトランジスタを適用した場合について説明する。ただし、トランジスタ６７２に、先の実施の形態で示したトランジスタを適用しても構わない。
結晶性シリコンを用いたトランジスタは、酸化物半導体膜を用いたトランジスタと比べて、オン特性を高めやすい利点を有する。従って、高いオン特性の求められるトランジスタ６７２に好適といえる。
ここで、トランジスタ６７２は、基板６５０上に設けられた下地絶縁膜６５２と、下地絶縁膜６５２上に設けられた、結晶シリコン膜６５６と、結晶シリコン膜６５６上に設けられたゲート絶縁膜６６２と、ゲート絶縁膜６６２上にあり、結晶シリコン膜６５６と重畳して設けられたゲート電極６５４と、ゲート電極６５４の側壁に接して設けられた側壁絶縁膜６６０と、を有する。
基板６５０は、基板１００の記載を参照する。
下地絶縁膜６５２は、下地絶縁膜３０２の記載を参照する。
結晶シリコン膜６５６は、単結晶シリコン膜、多結晶シリコン膜などのシリコン膜を用いればよい。
なお、本実施の形態ではトランジスタ６７２に結晶シリコン膜を用いているが、基板６５０がシリコンウェハなどの半導体基板の場合、半導体基板内にチャネル領域、ソース領域およびドレイン領域が設けられたものをトランジスタ６７２としても構わない。
ゲート絶縁膜６６２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルから一種以上を含む絶縁膜を、単層で、または積層で用いればよい。
ゲート電極６５４は、ゲート電極１０４の記載を参照する。
側壁絶縁膜６６０は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルから一種以上を含む絶縁膜を、単層で、または積層で用いればよい。
絶縁膜６６８は、保護絶縁膜１１８の記載を参照する。または、絶縁膜６６８として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
絶縁膜６６８および下地絶縁膜６０２は、トランジスタ６７２のゲート電極６５４に達する開口部を有する。トランジスタ６７１のドレイン電極６１６ｂは、当該開口部を介してトランジスタ６７２のゲート電極６５４と接する。
キャパシタ６７３は、配線６２４ｂ接する電極６２６と、電極６２６と重畳する電極６２８と、電極６２６および電極６２８に挟まれた絶縁膜６２２と、を有する。
電極６２６は、電極５２６の記載を参照する。
電極６２８は、電極５２８の記載を参照する。
ここで、図４０（Ｃ）における配線６２４ａは図４０（Ａ）におけるソース線６７４と電気的に接続される。また、図４０（Ｃ）におけるゲート電極６０４は図４０（Ａ）におけるワード線６７６と電気的に接続される。また、図４０（Ｃ）における電極６２８は図４０（Ａ）における容量線６７８と電気的に接続される。
なお、図４０（Ｃ）では、トランジスタ６７１とキャパシタ６７３とが、異なる層に設けられた例を示すが、これに限定されない。例えば、トランジスタ６７１およびキャパシタ６７３を同一層に設けても構わない。このような構造とすることで、メモリセルの上に同様の構成のメモリセルを重畳させることができる。メモリセルを何層も重畳させることで、メモリセル１つ分の面積に複数のメモリセルを集積化することができる。よって、半導体装置の集積度を高めることができる。
ここで、トランジスタ６７１として、先の実施の形態で示した酸化物半導体膜を用いたトランジスタを適用すると、当該トランジスタは極めてオフ電流が小さいため、ノード６７９に保持された電荷がトランジスタ６７１を介してリークすることを抑制できる。そのため、長期間に渡ってデータを保持することができる。また、フラッシュメモリと比較して、書き込み時に高い電圧が不要であるため、消費電力を小さく、動作速度を速くすることができる。
以上のように、本発明の一態様によって、集積度が高く、消費電力の小さい半導体装置を得ることができる。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや、適用することや、置き換えて実施することができる。
（実施の形態６）
先の実施の形態に示したトランジスタまたは半導体装置を少なくとも一部に用いてＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を構成することができる。
図４２（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図４２（Ａ）に示すＣＰＵは、基板１１９０上に、演算論理装置（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース（ＲＯＭ Ｉ／Ｆ）１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図４２（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行う。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行う。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。
図４２（Ａ）に示すＣＰＵでは、レジスタ１１９６に、記憶素子が設けられている。レジスタ１１９６には、先の実施の形態に示した半導体装置を用いることができる。
図４２（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作を行う。即ち、レジスタ１１９６が有する記憶素子において、フリップフロップによるデータの保持を行うか、キャパシタによるデータの保持を行う。フリップフロップによってデータが保持されている場合、レジスタ１１９６内の記憶素子への、電源電圧の供給が行われる。キャパシタによってデータが保持されている場合、キャパシタへのデータの書き換えが行われ、レジスタ１１９６内の記憶素子への電源電圧の供給を停止することができる。
電源停止に関しては、図４２（Ｂ）または図４２（Ｃ）に示すように、記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図４２（Ｂ）および図４２（Ｃ）の回路の説明を行う。
図４２（Ｂ）および図４２（Ｃ）では、記憶素子への電源電位の供給を制御するスイッチング素子に先の実施の形態で示したトランジスタを用いた構成の一例を示す。
図４２（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、記憶素子１１４２を複数有する記憶素子群１１４３とを有している。具体的に、それぞれの記憶素子１１４２には、先の実施の形態で示した半導体装置を用いることができる。記憶素子群１１４３が有するそれぞれの記憶素子１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、記憶素子群１１４３が有するそれぞれの記憶素子１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
図４２（Ｂ）では、スイッチング素子１１４１として、先の実施の形態で示したトランジスタを用いている。当該トランジスタの半導体膜として酸化物半導体膜を用いることで、オフ電流の極めて小さいトランジスタとすることができる。当該トランジスタは、そのゲートに与えられる信号ＳｉｇＡによりスイッチングが制御される。
なお、図４２（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、これに限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
また、図４２（Ｃ）には、記憶素子群１１４３が有するそれぞれの記憶素子１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、記憶素子群１１４３が有するそれぞれの記憶素子１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などのＬＳＩにも応用可能である。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや、適用することや、置き換えて実施することができる。
（実施の形態７）
本実施の形態では、先の実施の形態で示したトランジスタを適用した表示装置について説明する。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も表示素子として適用することができる。本実施の形態では、表示装置の一例としてＥＬ素子を用いた表示装置および液晶素子を用いた表示装置について説明する。
なお、本実施の形態における表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
また、本実施の形態における表示装置は画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
図４３（Ａ）は、ＥＬ素子を用いた表示装置の回路図の一例である。
図４３（Ａ）に示す表示装置は、スイッチ素子７４３と、トランジスタ７４１と、キャパシタ７４２と、発光素子７１９と、を有する。
トランジスタ７４１のゲートはスイッチ素子７４３の一端およびキャパシタ７４２の一端と電気的に接続される。トランジスタ７４１のソースは発光素子７１９の一端と電気的に接続される。トランジスタ７４１のドレインはキャパシタ７４２の他端と電気的に接続され、電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７４４と電気的に接続される。発光素子７１９の他端は定電位が与えられる。なお、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
なお、トランジスタ７４１は、先の実施の形態で示したトランジスタを用いる。当該トランジスタは、安定した電気特性を有し、信頼性が高い。そのため、表示品位の安定した表示装置とすることができる。
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高い表示装置とすることができる。また、スイッチ素子７４３として、先の実施の形態で示したトランジスタを用いてもよい。スイッチ素子７４３として先の実施の形態で示したトランジスタを用いることで、トランジスタ７４１と同一工程によってスイッチ素子７４３を作製することができ、表示装置の生産性を高めることができる。
図４３（Ｂ）に、トランジスタ７４１、キャパシタ７４２および発光素子７１９を含めた画素の断面の一部を示す。
なお、図４３（Ｂ）は、トランジスタ７４１とキャパシタ７４２とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ７４２をトランジスタ７４１のゲート電極、ゲート絶縁膜およびソース電極（ドレイン電極）と同一層かつ同一導電膜を用いて作製することができる。このように、トランジスタ７４１とキャパシタ７４２とを同一平面に設けることにより、表示装置の作製工程を短縮化し、生産性を高めることができる。
図４３（Ｂ）では、トランジスタ７４１として、図１に示したトランジスタを適用した例を示す。そのため、トランジスタ７４１の各構成のうち、以下で特に説明しないものについては、先の実施の形態の説明を参照する。
また、図４４では、トランジスタ７４１として、図２０に示したトランジスタを適用した例を示す。そのため、トランジスタ７４１の各構成のうち、以下で特に説明しないものについては、先の実施の形態の説明を参照する。ただし、トランジスタ７４１に適用できるトランジスタは、図１で示したトランジスタおよび図２０で示したトランジスタのみに限定されるものではない。
トランジスタ７４１およびキャパシタ７４２上には、絶縁膜７２０が設けられる。
ここで、絶縁膜７２０および保護絶縁膜１１８には、トランジスタ７４１のソース電極１１６ａに達する開口部が設けられる。
絶縁膜７２０上には、電極７８１が設けられる。電極７８１は、保護絶縁膜１１８、結晶性絶縁膜１３６、酸化アルミニウム膜１３８および絶縁膜７２０、に設けられた開口部を介してトランジスタ７４１のソース電極１１６ａと接する。
電極７８１上には、電極７８１に達する開口部を有する隔壁７８４が設けられる。
隔壁７８４上には、隔壁７８４に設けられた開口部で電極７８１と接する発光層７８２が設けられる。
発光層７８２上には、電極７８３が設けられる。
電極７８１、発光層７８２および電極７８３の重畳する領域が、発光素子７１９となる。
なお、絶縁膜７２０は、保護絶縁膜１１８の記載を参照する。または、絶縁膜７２０として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
発光層７８２は、一層に限定されず、複数種の発光材料などを積層して設けてもよい。例えば、図４３（Ｃ）に示すような構造とすればよい。図４３（Ｃ）は、中間層７８５ａ、発光層７８６ａ、中間層７８５ｂ、発光層７８６ｂ、中間層７８５ｃ、発光層７８６ｃおよび中間層７８５ｄの順番で積層した構造である。このとき、発光層７８６ａ、発光層７８６ｂおよび発光層７８６ｃに適切な発光色の材料を用いると演色性の高い、または発光効率の高い、発光素子７１９を形成することができる。
発光材料を複数種積層して設けることで、白色光を得てもよい。図４３（Ｂ）には示さないが、白色光を着色層を介して取り出す構造としても構わない。
ここでは発光層を３層および中間層を４層設けた構造を示しているが、これに限定されるものではなく、適宜発光層の数および中間層の数を変更することができる。例えば、中間層７８５ａ、発光層７８６ａ、中間層７８５ｂ、発光層７８６ｂおよび中間層７８５ｃのみで構成することもできる。また、中間層７８５ａ、発光層７８６ａ、中間層７８５ｂ、発光層７８６ｂ、発光層７８６ｃおよび中間層７８５ｄで構成し、中間層７８５ｃを省いた構造としても構わない。
また、中間層は、正孔注入層、正孔輸送層、電子輸送層および電子注入層などを積層構造で用いることができる。なお、中間層は、これらの層を全て備えなくてもよい。これらの層は適宜選択して設ければよい。なお、同様の機能を有する層を重複して設けてもよい。また、中間層としてキャリア発生層のほか、電子リレー層などを適宜加えてもよい。
電極７８１は、可視光透過性を有する導電膜を用いればよい。可視光透過性を有するとは、可視光領域（例えば４００ｎｍ〜８００ｎｍの波長範囲）における平均の透過率が７０％以上、特に８０％以上であることをいう。
電極７８１としては、例えば、Ｉｎ−Ｚｎ−Ｗ酸化物膜、Ｉｎ−Ｓｎ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ酸化物膜、Ｚｎ酸化物膜およびＳｎ酸化物膜などの酸化物膜を用いればよい。また、前述の酸化物膜は、Ａｌ、Ｇａ、Ｓｂ、Ｆなどが微量添加されてもよい。また、光を透過する程度の金属薄膜（好ましくは、５ｎｍ〜３０ｎｍ程度）を用いることもできる。例えば５ｎｍの膜厚を有するＡｇ膜、Ｍｇ膜またはＡｇ−Ｍｇ合金膜を用いてもよい。
または、電極７８１は、可視光を効率よく反射する膜が好ましい。電極７８１は、例えば、リチウム、アルミニウム、チタン、マグネシウム、ランタン、銀、シリコンまたはニッケルを含む膜を用いればよい。
電極７８３は、電極７８１として示した膜から選択して用いることができる。ただし、電極７８１が可視光透過性を有する場合は、電極７８３が可視光を効率よく反射すると好ましい。また、電極７８１が可視光を効率よく反射する場合は、電極７８３が可視光透過性を有すると好ましい。
なお、電極７８１および電極７８３を図４３（Ｂ）に示す構造で設けているが、電極７８１と電極７８３を入れ替えても構わない。アノードとして機能する電極には、仕事関数の大きい導電膜を用いることが好ましく、カソードとして機能する電極には仕事関数の小さい導電膜を用いることが好ましい。ただし、アノードと接してキャリア発生層を設ける場合には、仕事関数を考慮せずに様々な導電膜を陽極に用いることができる。
隔壁７８４は、保護絶縁膜１１８の記載を参照する。または、隔壁７８４として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
発光素子７１９と接続するトランジスタ７４１は、安定した電気特性を有し、信頼性が高い。そのため、表示品位の安定した表示装置を提供することができる。
次に、液晶素子を用いた表示装置について説明する。
図４５（Ａ）は、液晶素子を用いた表示装置の画素の構成例を示す回路図である。図４５（Ａ）に示す画素７５０は、トランジスタ７５１と、キャパシタ７５２と、一対の電極間に液晶の充填された素子（以下液晶素子ともいう）７５３とを有する。
トランジスタ７５１では、ソースおよびドレインの一方が信号線７５５に電気的に接続され、ゲートが走査線７５４に電気的に接続されている。
キャパシタ７５２では、一方の電極がトランジスタ７５１のソースおよびドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子７５３では、一方の電極がトランジスタ７５１のソースおよびドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述のキャパシタ７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子７５３の他方の電極が電気的に接続する配線に与えられる共通電位とが異なる電位であってもよい。
図４５（Ｂ）に、画素７５０の断面の一部を示す。
図４５（Ｂ）には、トランジスタ７５１とキャパシタ７５２とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ７５２をトランジスタ７５１のゲート電極、ゲート絶縁膜およびソース電極（ドレイン電極）と同一層かつ同一導電膜を用いて作製することができる。このように、トランジスタ７５１とキャパシタ７５２とを同一平面に設けることにより、表示装置の作製工程を短縮化し、生産性を高めることができる。
トランジスタ７５１としては、先の実施の形態で示したトランジスタを適用することができる。図４５（Ｂ）においては、図１に示したトランジスタを適用した例を示す。そのため、トランジスタ７５１の各構成のうち、以下で特に説明しないものについては、先の実施の形態の説明を参照する。
また、図４６では、トランジスタ７５１として、図２０に示したトランジスタを適用した例を示す。そのため、トランジスタ７５１の各構成のうち、以下で特に説明しないものについては、先の実施の形態の説明を参照する。ただし、トランジスタ７５１に適用できるトランジスタは、図１で示したトランジスタおよび図２０で示したトランジスタのみに限定されるものではない。
なお、トランジスタ７５１の半導体膜１０６として酸化物半導体膜を用いた場合、トランジスタ７５１は極めてオフ電流の小さいトランジスタとすることができる。従って、キャパシタ７５２に保持された電荷がリークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態とすることで、トランジスタ７５１の動作のための電圧が不要となり、消費電力の小さい表示装置とすることができる。
トランジスタ７５１およびキャパシタ７５２上には、絶縁膜７２１が設けられる。
ここで、保護絶縁膜１１８、結晶性絶縁膜１３６、酸化アルミニウム膜１３８および絶縁膜７２１には、トランジスタ７５１のドレイン電極１１６ｂに達する開口部が設けられる。
絶縁膜７２１上には、電極７９１が設けられる。電極７９１は、絶縁膜７２１、酸化アルミニウム膜１３８、結晶性絶縁膜１３６および保護絶縁膜１１８に設けられた開口部を介してトランジスタ７５１のドレイン電極１１６ｂと接する。
電極７９１上には、配向膜として機能する絶縁膜７９２が設けられる。
絶縁膜７９２上には、液晶層７９３が設けられる。
液晶層７９３上には、配向膜として機能する絶縁膜７９４が設けられる。
絶縁膜７９４上には、スペーサ７９５が設けられる。
スペーサ７９５および絶縁膜７９４上には、電極７９６が設けられる。
電極７９６上には、基板７９７が設けられる。
なお、絶縁膜７２１は、保護絶縁膜１１８の記載を参照する。または、絶縁膜７２１として、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
液晶層７９３は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶などを用いればよい。これらの液晶は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相などを示す。
なお、液晶層７９３として、ブルー相を示す液晶を用いてもよい。その場合、配向膜として機能する絶縁膜７９２および絶縁膜７９４を設けない構成とすればよい。
電極７９１は、可視光透過性を有する導電膜を用いればよい。
電極７９１としては、例えば、Ｉｎ−Ｚｎ−Ｗ酸化物膜、Ｉｎ−Ｓｎ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ酸化物膜、Ｚｎ酸化物膜およびＳｎ酸化物膜などの酸化物膜を用いればよい。また、前述の酸化物膜は、Ａｌ、Ｇａ、Ｓｂ、Ｆなどが微量添加されてもよい。また、光を透過する程度の金属薄膜（好ましくは、５ｎｍ〜３０ｎｍ程度）を用いることもできる。
または、電極７９１は、可視光を効率よく反射する膜が好ましい。電極７９１は、例えば、アルミニウム、チタン、クロム、銅、モリブデン、銀、タンタルまたはタングステンを含む膜を用いればよい。
電極７９６は、電極７９１として示した膜から選択して用いることができる。ただし、電極７９１が可視光透過性を有する場合は、電極７９６が可視光を効率よく反射すると好ましい場合がある。また、電極７９１が可視光を効率よく反射する場合は、電極７９６が可視光透過性を有すると好ましい場合がある。
なお、電極７９１および電極７９６を図４５（Ｂ）に示す構造で設けているが、電極７９１と電極７９６を入れ替えても構わない。
絶縁膜７９２および絶縁膜７９４は、有機化合物絶縁膜または無機化合物絶縁膜から選択して用いればよい。
スペーサ７９５は、有機化合物絶縁膜または無機化合物絶縁膜から選択して用いればよい。
なお、スペーサ７９５の形状は、柱状、球状など様々にとることができる。
電極７９１、絶縁膜７９２、液晶層７９３、絶縁膜７９４および電極７９６の重畳する領域が、液晶素子７５３となる。
基板７９７は、ガラス、樹脂または金属などを用いればよい。基板７９７は可とう性を有してもよい。
液晶素子７５３と接続するトランジスタ７５１は、安定した電気特性を有し、信頼性が高い。そのため、表示品位の安定した表示装置を提供することができる。また、トランジスタ７５１の半導体膜１０６として酸化物半導体膜を用いることで、消費電力の小さい表示装置を提供することができる。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや、適用することや、置き換えて実施することができる。
（実施の形態８）
本実施の形態では、先の実施の形態で示した半導体装置を適用した電子機器の例について説明する。
図４７（Ａ）は携帯型情報端末である。図４７（Ａ）に示す携帯型情報端末は、筐体９３００と、ボタン９３０１と、マイクロフォン９３０２と、表示部９３０３と、スピーカ９３０４と、カメラ９３０５と、を具備し、携帯型電話機としての機能を有する。本体内部にある演算装置、無線回路または記憶回路に本発明の一形態を適用することができる。または、本発明の一態様は表示部９３０３に適用することができる。
図４７（Ｂ）は、ディスプレイである。図４７（Ｂ）に示すディスプレイは、筐体９３１０と、表示部９３１１と、を具備する。本発明の一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。または、本発明の一態様は表示部９３１１に適用することができる。
図４７（Ｃ）は、デジタルスチルカメラである。図４７（Ｃ）に示すデジタルスチルカメラは、筐体９３２０と、ボタン９３２１と、マイクロフォン９３２２と、表示部９３２３と、を具備する。本発明の一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。または、本発明の一態様は表示部９３２３に適用することができる。
図４７（Ｄ）は２つ折り可能な携帯情報端末である。図４７（Ｄ）に示す２つ折り可能な携帯情報端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、留め具９６３３、操作スイッチ９６３８、を有する。本発明の一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。または、本発明の一態様は表示部９６３１ａおよび表示部９６３１ｂに適用することができる。
なお、表示部９６３１ａまたは／および表示部９６３１ｂは、一部または全部をタッチパネルとすることができ、表示された操作キーに触れることでデータ入力などを行うことができる。
本発明の一態様に係る半導体装置を用いることで、信頼性が高く、性能が高く、かつ消費電力が小さい電子機器を提供することができる。
本実施の形態は、他の実施の形態の一部または全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや、適用することや、置き換えて実施することができる。
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そのため、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方法、製造方法などが単数又は複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、Ｎ個（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一態様を構成することは可能である。
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
なお、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
本実施例では、結晶性絶縁膜上に酸化アルミニウム膜を形成し、走査透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像を観察し、ＸＲＲを行った。また、比較例として、非晶質絶縁膜上に酸化アルミニウム膜を形成し、同様の評価を行った。
以下に、試料の作製方法について説明する。
まず、ガラス基板上に酸化シリコン膜を成膜した。酸化シリコン膜は、スパッタリング法により、直径１２インチ丸形合成石英ターゲット、アルゴンガス２５ｓｃｃｍおよび酸素ガス２５ｓｃｃｍを用い、電力５ｋＷ（１３．５６ＭＨｚ）、圧力０．４Ｐａ、ターゲット−基板間距離６０ｍｍおよび基板加熱温度１００℃として、３００ｎｍの厚さを成膜した。
次に、結晶性絶縁膜を成膜した。ここで、試料１は、安定化材料として酸化イットリウムを添加した酸化ジルコニウム膜（イットリア安定化ジルコニア膜またはＹＳＺ膜ともいう。）を成膜した。また、試料２は、酸化チタン膜を成膜した。なお、比較試料は、結晶性絶縁膜を成膜しなかった。
ここで、ＹＳＺ膜は、スパッタリング法により、直径６インチ丸形ＹＳＺターゲット（ＺｒＯ２：Ｙ２Ｏ３＝９２：８［ｍｏｌ数比］）、アルゴンガス２０ｓｃｃｍおよび酸素ガス２０ｓｃｃｍを用い、電力２５０Ｗ（１３．５６ＭＨｚ）、圧力０．４Ｐａ、ターゲット−基板間距離を１３５ｍｍおよび基板加熱なしとして、１００ｎｍの厚さを成膜した。
酸化チタン膜は、スパッタリング法により、直径６インチ丸形酸化チタンターゲットおよびアルゴンガス４０ｓｃｃｍを用い、電力４００Ｗ（１３．５６ＭＨｚ）、圧力０．４Ｐａ、ターゲット−基板間距離を１５０ｍｍおよび基板加熱なしとして、１００ｎｍの厚さを成膜した。
次に、各試料とも酸化アルミニウム膜を成膜した。酸化アルミニウム膜は、スパッタリング法により、直径１２インチ丸形酸化アルミニウムターゲット、アルゴンガス２５ｓｃｃｍおよび酸素ガス２５ｓｃｃｍを用い、電力２．５ｋＷ（１３．５６ＭＨｚ）、圧力０．４Ｐａ、ターゲット−基板間距離を６０ｍｍおよび基板加熱温度２５０℃として、１００ｎｍの厚さを成膜した。
以上のようにして作製した試料１、試料２および比較試料の断面ＳＴＥＭ像を観察した。断面ＳＴＥＭ像の観察は、株式会社日立ハイテクノロジーズ製「日立超薄膜評価装置ＨＤ−２３００」を用いた。なお、倍率は２０万倍である。図４８（Ａ）は、試料１の位相コントラスト像（透過電子像（Ｔｒａｎｓｍｉｔｔｅｄ Ｅｌｅｃｔｒｏｎ：ＴＥ像）ともいう。）、図４８（Ｂ）は試料２のＴＥ像、図４８（Ｃ）は比較試料のＴＥ像を、それぞれ示す。
図４８（Ａ）より、試料１において、ＹＳＺ膜は結晶性を有し、かつ酸化アルミニウム膜も全体が結晶性を有することがわかった。また、図４８（Ｂ）より、試料２において、酸化チタン膜は結晶性を有し、かつ酸化アルミニウム膜も全体が結晶性を有することがわかった。また、図４８（Ｃ）より、比較試料において、酸化シリコン膜は非晶質であり、かつ酸化アルミニウム膜における酸化シリコン膜との界面近傍の領域は非晶質であることがわかった。
次に、試料１、試料２および比較試料のＸＲＲを行った。ＸＲＲは、株式会社リガク製「Ｘ線回折装置ＡＴＸ−Ｇ」を用いた。ＸＲＲの結果、試料１は表１のような層構造を有し、試料２は表２のような層構造を有し、比較試料は表３のような層構造を有することがわかった。なお、図４８に示したＴＥ像より各層の結晶状態についても評価し、表中に記載する。
表１乃至表３より、各試料の酸化アルミニウム膜は、２つの界面層およびその間に挟まれた層を有することがわかった。２つの界面層のうち、下地膜（ＹＳＺ膜、酸化チタン膜または酸化シリコン膜）側の界面層（下側の層とも呼ぶ。）の密度および厚さに着目する。試料１および試料２では下側の層の密度と、それ以外の層の密度に大きな違いが見られなかったが、比較試料では下側の層の密度がそれ以外の層の密度と比べて小さいことがわかった。また、比較試料の下側の層で見られた低密度層の厚さは１３．２ｎｍであった。
以上に示したように、各試料のＴＥ像およびＸＲＲより得られた層構造より、試料１および試料２において、酸化アルミニウム膜は、全体が結晶化しており、かつ下側の層がそれ以外の層と比べて同程度の密度であることがわかった。また、比較試料において、酸化アルミニウム膜は、酸化シリコン膜との界面近傍の領域が非晶質化しており、かつ下側の層がそれ以外の層と比べて低い密度であることがわかった。なお、比較試料における酸化アルミニウム膜の非晶質化した領域は密度の低い下側の層であると考えられる。
本実施例より、結晶性絶縁膜上に設けられた酸化シリコン膜は、全体が結晶化しており、かつ高密度であることがわかる。
本実施例では、形状不良の発生が抑制された酸化アルミニウム膜を有する試料（本実施例試料）について、ＴＥ像を観察した。また、比較例として、形状不良の発生した酸化アルミニウム膜を有する試料（比較例試料）について、ＴＥ像を観察した。
以下に、試料の作製方法について説明する。
まず、基板であるシリコンウェハ上に酸化窒化シリコン膜を成膜した。酸化窒化シリコン膜は、ＣＶＤ法により、ＳｉＨ４ガス２７ｓｃｃｍおよびＮ２Ｏガス１０００ｓｃｃｍを用い、電力６０Ｗ（１３．５６ＭＨｚ）、圧力１３３．３Ｐａ、基板加熱温度３２５℃として、４００ｎｍの厚さを成膜した。
次に、酸化物半導体膜を成膜した。酸化物半導体膜は、スパッタリング法により、直径１２インチ丸形Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物（Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］）ターゲット、アルゴンガス３０ｓｃｃｍおよび酸素ガス１５ｓｃｃｍを用い、電力５００Ｗ（ＤＣ）、圧力０．４Ｐａ、ターゲット−基板間距離６０ｍｍおよび基板加熱温度２００℃として、２０ｎｍの厚さを成膜した。
次に、酸化窒化シリコン膜を成膜した。酸化窒化シリコン膜は、ＣＶＤ法により、ＳｉＨ４ガス１ｓｃｃｍおよびＮ２Ｏガス８００ｓｃｃｍを用い、電力１５０Ｗ（６０ＭＨｚ）、圧力４０Ｐａ、基板加熱温度４００℃として、２０ｎｍの厚さを成膜した。
次に、窒化タンタル膜を成膜した。窒化タンタル膜は、スパッタリング法により、直径１２インチ丸形タンタルターゲット、アルゴンガス４０ｓｃｃｍおよび窒素ガス１０ｓｃｃｍを用い、電力１ｋＷ（ＤＣ）、圧力０．６Ｐａ、ターゲット−基板間距離６０ｍｍおよび基板加熱なしとして、３０ｎｍの厚さを成膜した。
次に、タングステン膜を成膜した。タングステン膜は、スパッタリング法により、直径１２インチ丸形タングステンターゲット、アルゴンガス１１０ｓｃｃｍを用い、電力４ｋＷ（ＤＣ）、圧力２Ｐａ、ターゲット−基板間距離６０ｍｍおよび基板加熱温度２００℃として、２００ｎｍの厚さを成膜した。
次に、厚さ２００ｎｍのタングステン膜および厚さ３０ｎｍの窒化タンタル膜を加工し、ゲート電極を形成した。
次に、酸化窒化シリコン膜を成膜した。酸化窒化シリコン膜は、ＣＶＤ法により、ＳｉＨ４ガス１ｓｃｃｍおよびＮ２Ｏガス８００ｓｃｃｍを用い、電力１５０Ｗ（６０ＭＨｚ）、圧力４０Ｐａ、基板加熱温度４００℃として、９０ｎｍの厚さを成膜した。
次に、異方性の高いエッチング処理を行うことにより、側壁絶縁膜を形成した。なお、異方性の高いエッチング処理として、ドライエッチング処理を用いた。このとき、厚さ２０ｎｍの酸化窒化シリコン膜も同時にエッチングし、ゲート絶縁膜を形成した。
次に、タングステン膜を成膜した。タングステン膜は、スパッタリング法により、直径１２インチ丸形タングステンターゲット、アルゴンガス９０ｓｃｃｍを用い、電力１ｋＷ（ＤＣ）、圧力０．８Ｐａ、ターゲット−基板間距離６０ｍｍおよび基板加熱温度２００℃として、３０ｎｍの厚さを成膜した。
次に、厚さ３０ｎｍのタングステン膜を加工した。
次に、本実施例試料では結晶性絶縁膜を成膜した。スパッタリング法により、直径６インチ丸形ＹＳＺターゲット（ＺｒＯ２：Ｙ２Ｏ３＝９２：８［ｍｏｌ数比］）、アルゴンガス２０ｓｃｃｍおよび酸素ガス２０ｓｃｃｍを用い、電力２５０Ｗ（ＲＦ）、圧力０．４Ｐａ、ターゲット−基板間距離を１３５ｍｍおよび基板加熱なしとして、１０ｎｍの厚さを成膜した。なお、比較例試料では、結晶性絶縁膜は成膜していない。
次に、本実施例試料、比較例試料とも酸化アルミニウム膜を成膜した。酸化アルミニウム膜は、スパッタリング法により、直径１２インチ丸形酸化アルミニウムターゲット、アルゴンガス２５ｓｃｃｍおよび酸素ガス２５ｓｃｃｍを用い、電力２．５ｋＷ（ＲＦ）、圧力０．４Ｐａ、ターゲット−基板間距離を６０ｍｍおよび基板加熱温度２５０℃として、７０ｎｍの厚さを成膜した。
次に、酸化窒化シリコン膜を成膜した。酸化窒化シリコン膜は、ＣＶＤ法により、ＳｉＨ４ガス５ｓｃｃｍおよびＮ２Ｏガス１０００ｓｃｃｍを用い、電力３５Ｗ（１３．５６ＭＨｚ）、圧力１３３．３Ｐａ、基板加熱温度３２５℃として、４６０ｎｍの厚さを成膜した。
次に、ＣＭＰ処理を行った。ＣＭＰ処理は、ゲート電極であるタングステン膜の一部が露出するまで行った。
以上のようにして作製した本実施例試料および比較例試料の断面ＳＴＥＭ像を観察した。断面ＳＴＥＭ像の観察は、株式会社日立ハイテクノロジーズ製「日立超薄膜評価装置ＨＤ−２３００」を用いた。なお、倍率は１５万倍である。図４９（Ａ）は、本実施例試料のＴＥ像、図４９（Ｂ）は比較例試料のＴＥ像を、それぞれ示す。
図４９（Ａ）より、本実施例試料において、酸化アルミニウム膜の形状不良の発生は確認されなかった（図中破線丸参照）。また、図４９（Ｂ）より、比較例試料において、酸化アルミニウム膜のタングステン膜との近傍領域がエッチングされ、形状不良が発生していることがわかった（図中破線丸参照）。
本実施例試料において、形状不良が発生しなかった要因は、結晶性絶縁膜を設けたことによる、酸化アルミニウム膜の高密度化および結晶化が考えられる。
本実施例より、酸化アルミニウム膜に起因する形状不良の発生が高密度で結晶性を有する酸化アルミニウム膜を用いることで抑制されるとわかる。
１００ 基板
１０４ ゲート電極
１０６ 半導体膜
１１２ ゲート絶縁膜
１１６ａ ソース電極
１１６ｂ ドレイン電極
１１８ 保護絶縁膜
１３２ 結晶性絶縁膜
１３４ 酸化アルミニウム膜
１３６ 結晶性絶縁膜
１３８ 酸化アルミニウム膜
２００ 基板
２０４ ゲート電極
２０６ 半導体膜
２１２ ゲート絶縁膜
２１６ａ ソース電極
２１６ｂ ドレイン電極
２１８ 保護絶縁膜
２３２ 結晶性絶縁膜
２３４ 酸化アルミニウム膜
２３６ 結晶性絶縁膜
２３８ 酸化アルミニウム膜
３００ 基板
３０２ 下地絶縁膜
３０４ ゲート電極
３０６ 半導体膜
３１２ ゲート絶縁膜
３１６ａ ソース電極
３１６ｂ ドレイン電極
３３２ 結晶性絶縁膜
３３４ 酸化アルミニウム膜
３３６ 結晶性絶縁膜
３３８ 酸化アルミニウム膜
４００ 基板
４０２ 下地絶縁膜
４０４ ゲート電極
４０６ 半導体膜
４１２ ゲート絶縁膜
４１２ａ 結晶性絶縁膜
４１２ｂ 酸化アルミニウム膜
４１６ａ ソース電極
４１６ｂ ドレイン電極
４３２ 結晶性絶縁膜
４３４ 酸化アルミニウム膜
４３６ 結晶性絶縁膜
４３８ 酸化アルミニウム膜
５００ 基板
５０２ 下地絶縁膜
５０４ ゲート電極
５０６ 半導体膜
５１２ ゲート絶縁膜
５１３ 絶縁膜
５１８ 保護絶縁膜
５２０ 絶縁膜
５２２ 絶縁膜
５２４ａ 配線
５２４ｂ 配線
５２６ 電極
５２８ 電極
５３２ 結晶性絶縁膜
５３４ 酸化アルミニウム膜
５３６ 結晶性絶縁膜
５３８ 酸化アルミニウム膜
５５１ トランジスタ
５５２ キャパシタ
５５３ ビット線
５５４ ワード線
５５５ 容量線
５５６ メモリセル
５５８ センスアンプ
６００ 基板
６０２ 下地絶縁膜
６０４ ゲート電極
６０５ 導電膜
６０６ 半導体膜
６１０ 側壁絶縁膜
６１１ 側壁絶縁膜
６１２ ゲート絶縁膜
６１６ 導電膜
６１６ａ ソース電極
６１６ｂ ドレイン電極
６１８ 保護絶縁膜
６２０ 絶縁膜
６２２ 絶縁膜
６２４ａ 配線
６２４ｂ 配線
６２６ 電極
６２８ 電極
６３２ 結晶性絶縁膜
６３４ 酸化アルミニウム膜
６３６ 結晶性絶縁膜
６３７ 結晶性絶縁膜
６３８ 酸化アルミニウム膜
６３９ 酸化アルミニウム膜
６４０ 絶縁膜
６４１ 絶縁膜
６５０ 基板
６５２ 下地絶縁膜
６５４ ゲート電極
６５６ 結晶シリコン膜
６６０ 側壁絶縁膜
６６２ ゲート絶縁膜
６６８ 絶縁膜
６７１ トランジスタ
６７２ トランジスタ
６７３ キャパシタ
６７４ ソース線
６７５ ソース線
６７６ ワード線
６７７ ドレイン線
６７８ 容量線
６７９ ノード
７１９ 発光素子
７２０ 絶縁膜
７２１ 絶縁膜
７４１ トランジスタ
７４２ キャパシタ
７４３ スイッチ素子
７４４ 信号線
７５０ 画素
７５１ トランジスタ
７５２ キャパシタ
７５３ 液晶素子
７５４ 走査線
７５５ 信号線
７８１ 電極
７８２ 発光層
７８３ 電極
７８４ 隔壁
７８５ａ 中間層
７８５ｂ 中間層
７８５ｃ 中間層
７８５ｄ 中間層
７８６ａ 発光層
７８６ｂ 発光層
７８６ｃ 発光層
７９１ 電極
７９２ 絶縁膜
７９３ 液晶層
７９４ 絶縁膜
７９５ スペーサ
７９６ 電極
７９７ 基板
１１４１ スイッチング素子
１１４２ 記憶素子
１１４３ 記憶素子群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
２１００ 基板
２１０４ ゲート電極
２１０６ 半導体膜
２１１２ ゲート絶縁膜
２１１２ａ 結晶性絶縁膜
２１１２ｂ 酸化アルミニウム膜
２１１６ａ ソース電極
２１１６ｂ ドレイン電極
２１１８ 保護絶縁膜
２２００ 基板
２２０４ ゲート電極
２２０６ 半導体膜
２２１２ ゲート絶縁膜
２２１２ａ 結晶性絶縁膜
２２１２ｂ 酸化アルミニウム膜
２２１６ａ ソース電極
２２１６ｂ ドレイン電極
２２１８ 保護絶縁膜
２３００ 基板
２３０２ 下地絶縁膜
２３０４ ゲート電極
２３０６ 半導体膜
２３１２ ゲート絶縁膜
２３１２ａ 結晶性絶縁膜
２３１２ｂ 酸化アルミニウム膜
２３１６ａ ソース電極
２３１６ｂ ドレイン電極
２４００ 基板
２４０２ 下地絶縁膜
２４０４ ゲート電極
２４０６ 半導体膜
２４１２ ゲート絶縁膜
２４１２ａ 結晶性絶縁膜
２４１２ｂ 酸化アルミニウム膜
２４１６ａ ソース電極
２４１６ｂ ドレイン電極
２５００ 基板
２５０２ 下地絶縁膜
２５０４ ゲート電極
２５０６ 半導体膜
２５１２ ゲート絶縁膜
２５１２ａ 結晶性絶縁膜
２５１２ｂ 酸化アルミニウム膜
２５１８ 保護絶縁膜
２５２４ａ 配線
２５２４ｂ 配線
２６００ 基板
２６０２ 下地絶縁膜
２６０４ ゲート電極
２６０６ 半導体膜
２６１０ 側壁絶縁膜
２６１２ ゲート絶縁膜
２６１２ａ 結晶性絶縁膜
２６１２ｂ 酸化アルミニウム膜
２６１３ａ 結晶性絶縁膜
２６１３ｂ 酸化アルミニウム膜
２６１６ａ ソース電極
２６１６ｂ ドレイン電極
２６１８ 保護絶縁膜
２６２４ａ 配線
２６２４ｂ 配線
９３００ 筐体
９３０１ ボタン
９３０２ マイクロフォン
９３０３ 表示部
９３０４ スピーカ
９３０５ カメラ
９３１０ 筐体
９３１１ 表示部
９３２０ 筐体
９３２１ ボタン
９３２２ マイクロフォン
９３２３ 表示部
９６３０ 筐体
９６３１ａ 表示部
９６３１ｂ 表示部
９６３３ 留め具
９６３８ 操作スイッチ

Claims (8)

  1. ゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上にあり、前記ゲート電極と重畳する半導体膜と、
    前記半導体膜上の絶縁膜と、を有し、
    前記絶縁膜は、結晶性絶縁膜と、前記結晶性絶縁膜上の酸化アルミニウム膜とを有し、
    前記酸化アルミニウム膜は結晶性を有し、
    前記結晶性絶縁膜は、Ｍｇ、Ｔｉ、Ｖ、Ｃｒ、Ｙ、ＺｒおよびＴａのいずれか一種以上を含むことを特徴とする半導体装置。
  2. 絶縁膜と、
    前記絶縁膜上のゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上にあり、前記ゲート電極と重畳する半導体膜と、を有し、
    前記絶縁膜は、結晶性絶縁膜と、前記結晶性絶縁膜上の酸化アルミニウム膜とを有し、
    前記酸化アルミニウム膜は結晶性を有し、
    前記結晶性絶縁膜は、Ｍｇ、Ｔｉ、Ｖ、Ｃｒ、Ｙ、ＺｒおよびＴａのいずれか一種以上を含むことを特徴とする半導体装置。
  3. 絶縁膜と、
    前記絶縁膜上の半導体膜と、
    前記半導体膜上のゲート絶縁膜と、
    前記ゲート絶縁膜上にあり、前記半導体膜と重畳するゲート電極と、を有し、
    前記絶縁膜は、結晶性絶縁膜と、前記結晶性絶縁膜上の酸化アルミニウム膜とを有し、
    前記酸化アルミニウム膜は結晶性を有し、
    前記結晶性絶縁膜は、Ｍｇ、Ｔｉ、Ｖ、Ｃｒ、Ｙ、ＺｒおよびＴａのいずれか一種以上を含むことを特徴とする半導体装置。
  4. 半導体膜と、
    前記半導体膜上のゲート絶縁膜と、
    前記ゲート絶縁膜上にあり、前記半導体膜と重畳するゲート電極と、
    前記ゲート電極上の絶縁膜と、を有し、
    前記絶縁膜は、結晶性絶縁膜と、前記結晶性絶縁膜上の酸化アルミニウム膜とを有し、
    前記酸化アルミニウム膜は結晶性を有し、
    前記結晶性絶縁膜は、Ｍｇ、Ｔｉ、Ｖ、Ｃｒ、Ｙ、ＺｒおよびＴａのいずれか一種以上を含むことを特徴とする半導体装置。
  5. 半導体膜と、
    前記半導体膜と重畳するゲート電極と、
    前記半導体膜および前記ゲート電極の間に位置するゲート絶縁膜と、を有し、
    前記ゲート絶縁膜は、結晶性絶縁膜と、前記結晶性絶縁膜上の酸化アルミニウム膜とを有し、
    前記酸化アルミニウム膜は結晶性を有し、
    前記結晶性絶縁膜は、Ｍｇ、Ｔｉ、Ｖ、Ｃｒ、Ｙ、ＺｒおよびＴａのいずれか一種以上を含むことを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一において、
    前記酸化アルミニウム膜の密度が３．２ｇ／ｃｍ３以上４．１ｇ／ｃｍ３以下であることを特徴とする半導体装置。
  7. 請求項１乃至請求項６のいずれか一において、
    前記半導体膜は、酸化物半導体膜であることを特徴とする半導体装置。
  8. 請求項７において、
    前記酸化物半導体膜は、Ｉｎを含むことを特徴とする半導体装置。
JP2013042905A 2012-03-08 2013-03-05 半導体装置 Active JP6130170B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013042905A JP6130170B2 (ja) 2012-03-08 2013-03-05 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012051261 2012-03-08
JP2012051263 2012-03-08
JP2012051261 2012-03-08
JP2012051263 2012-03-08
JP2013042905A JP6130170B2 (ja) 2012-03-08 2013-03-05 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017058805A Division JP6367412B2 (ja) 2012-03-08 2017-03-24 半導体装置

Publications (3)

Publication Number Publication Date
JP2013214732A JP2013214732A (ja) 2013-10-17
JP2013214732A5 JP2013214732A5 (ja) 2016-04-07
JP6130170B2 true JP6130170B2 (ja) 2017-05-17

Family

ID=49113267

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013042905A Active JP6130170B2 (ja) 2012-03-08 2013-03-05 半導体装置
JP2017058805A Active JP6367412B2 (ja) 2012-03-08 2017-03-24 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017058805A Active JP6367412B2 (ja) 2012-03-08 2017-03-24 半導体装置

Country Status (2)

Country Link
US (1) US8981370B2 (ja)
JP (2) JP6130170B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102244460B1 (ko) 2013-10-22 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102270823B1 (ko) * 2013-10-22 2021-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
US9455349B2 (en) * 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
JP6440457B2 (ja) * 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
US9960280B2 (en) * 2013-12-26 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015097593A1 (en) 2013-12-27 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104934437B (zh) * 2014-03-17 2019-12-13 松下电器产业株式会社 薄膜晶体管元件基板及其制造方法、和有机el显示装置
WO2016016761A1 (en) * 2014-07-31 2016-02-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR102456654B1 (ko) 2014-11-26 2022-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN113793872A (zh) 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
KR102669385B1 (ko) * 2015-02-04 2024-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
TWI683365B (zh) 2015-02-06 2020-01-21 日商半導體能源研究所股份有限公司 裝置及其製造方法以及電子裝置
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
CN108886021B (zh) * 2016-02-12 2023-07-25 株式会社半导体能源研究所 半导体装置及其制造方法
JP6725317B2 (ja) * 2016-05-19 2020-07-15 株式会社ジャパンディスプレイ 表示装置
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20180048327A (ko) 2016-11-01 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
CN110226239B (zh) 2017-01-18 2022-08-09 日产化学株式会社 电荷传输性清漆和使用其的电荷传输性薄膜
JP7208891B2 (ja) * 2017-04-28 2023-01-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP7022592B2 (ja) * 2018-01-11 2022-02-18 株式会社ジャパンディスプレイ 表示装置
CN113169055B (zh) * 2018-12-05 2023-08-08 三菱电机株式会社 半导体装置及半导体装置的制造方法
JP7681958B2 (ja) * 2020-11-11 2025-05-23 武漢天馬微電子有限公司 薄膜トランジスタ回路
JP7681959B2 (ja) * 2020-11-11 2025-05-23 武漢天馬微電子有限公司 酸化物半導体薄膜トランジスタ

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002314072A (ja) * 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
JP2006229185A (ja) 2005-01-19 2006-08-31 Sharp Corp 薄膜トランジスタ基板、その製造方法、半導体装置及び液晶表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010035625A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
JP5552753B2 (ja) 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20110084523A (ko) * 2008-11-07 2011-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5509659B2 (ja) * 2008-11-21 2014-06-04 凸版印刷株式会社 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
KR101647384B1 (ko) * 2010-03-16 2016-08-24 삼성전자주식회사 반도체 소자
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
CN102939659B (zh) * 2010-06-11 2016-08-17 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法
US8193094B2 (en) * 2010-06-21 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Post CMP planarization by cluster ION beam etch
US8441010B2 (en) * 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5836680B2 (ja) 2010-07-27 2015-12-24 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TWI557910B (zh) 2011-06-16 2016-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9496138B2 (en) 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
JP6128775B2 (ja) 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
US9252279B2 (en) 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20130234131A1 (en) 2013-09-12
JP2017126778A (ja) 2017-07-20
JP6367412B2 (ja) 2018-08-01
US8981370B2 (en) 2015-03-17
JP2013214732A (ja) 2013-10-17

Similar Documents

Publication Publication Date Title
JP6130170B2 (ja) 半導体装置
JP7291821B2 (ja) 半導体装置
JP6559764B2 (ja) 半導体装置
JP6093651B2 (ja) 半導体装置の作製方法
JP6423478B2 (ja) 半導体装置
JP2020123741A (ja) 半導体装置
JP2020145463A (ja) 半導体装置
JP2013149968A (ja) 半導体装置の作製方法
JP2013105814A (ja) 半導体装置およびその作製方法
JP2013089875A (ja) 半導体装置およびその作製方法
JP5881388B2 (ja) 半導体装置及び半導体装置の作製方法
JP6268248B2 (ja) トランジスタの作製方法
JP6194147B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170413

R150 Certificate of patent or registration of utility model

Ref document number: 6130170

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250