JP6423478B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6423478B2 JP6423478B2 JP2017078620A JP2017078620A JP6423478B2 JP 6423478 B2 JP6423478 B2 JP 6423478B2 JP 2017078620 A JP2017078620 A JP 2017078620A JP 2017078620 A JP2017078620 A JP 2017078620A JP 6423478 B2 JP6423478 B2 JP 6423478B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- region
- oxide
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 589
- 239000000758 substrate Substances 0.000 claims description 86
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 22
- 229910052787 antimony Inorganic materials 0.000 claims description 14
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 12
- 229910003437 indium oxide Inorganic materials 0.000 claims description 11
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 11
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 11
- 229910001887 tin oxide Inorganic materials 0.000 claims description 11
- 239000011787 zinc oxide Substances 0.000 claims description 11
- 229910052731 fluorine Inorganic materials 0.000 claims description 9
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 7
- 239000011737 fluorine Substances 0.000 claims description 7
- 239000010408 film Substances 0.000 description 787
- 239000010410 layer Substances 0.000 description 319
- 238000000034 method Methods 0.000 description 132
- 239000012535 impurity Substances 0.000 description 93
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 75
- 238000010438 heat treatment Methods 0.000 description 75
- 239000001301 oxygen Substances 0.000 description 75
- 229910052760 oxygen Inorganic materials 0.000 description 75
- 239000003990 capacitor Substances 0.000 description 70
- 230000003071 parasitic effect Effects 0.000 description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 46
- 229910052710 silicon Inorganic materials 0.000 description 45
- 239000010703 silicon Substances 0.000 description 44
- 125000004429 atom Chemical group 0.000 description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 35
- 238000004519 manufacturing process Methods 0.000 description 34
- 238000004544 sputter deposition Methods 0.000 description 34
- 239000000969 carrier Substances 0.000 description 31
- 239000013078 crystal Substances 0.000 description 27
- 238000000231 atomic layer deposition Methods 0.000 description 26
- 238000005229 chemical vapour deposition Methods 0.000 description 26
- 239000004973 liquid crystal related substance Substances 0.000 description 26
- 238000004549 pulsed laser deposition Methods 0.000 description 26
- 229910052581 Si3N4 Inorganic materials 0.000 description 25
- 238000001451 molecular beam epitaxy Methods 0.000 description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 25
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 24
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 24
- 230000001681 protective effect Effects 0.000 description 23
- 230000006870 function Effects 0.000 description 22
- 229910052782 aluminium Inorganic materials 0.000 description 20
- 239000007789 gas Substances 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- 239000002356 single layer Substances 0.000 description 18
- 239000010453 quartz Substances 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 13
- 229910052733 gallium Inorganic materials 0.000 description 13
- 239000001257 hydrogen Substances 0.000 description 13
- 229910052739 hydrogen Inorganic materials 0.000 description 13
- 229910052719 titanium Inorganic materials 0.000 description 13
- 239000010936 titanium Substances 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 230000007547 defect Effects 0.000 description 12
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 12
- 229910000449 hafnium oxide Inorganic materials 0.000 description 12
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 12
- 229910052738 indium Inorganic materials 0.000 description 12
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 12
- 239000000395 magnesium oxide Substances 0.000 description 12
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 12
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 12
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 12
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 12
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 12
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 12
- 238000012545 processing Methods 0.000 description 12
- 229910001936 tantalum oxide Inorganic materials 0.000 description 12
- 229910052726 zirconium Inorganic materials 0.000 description 12
- 229910001928 zirconium oxide Inorganic materials 0.000 description 12
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 11
- 229910052732 germanium Inorganic materials 0.000 description 11
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 11
- 125000004430 oxygen atom Chemical group O* 0.000 description 11
- 238000004458 analytical method Methods 0.000 description 10
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 10
- 229910021419 crystalline silicon Inorganic materials 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 239000011701 zinc Substances 0.000 description 8
- 229910052684 Cerium Inorganic materials 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 229920000178 Acrylic resin Polymers 0.000 description 6
- 239000004925 Acrylic resin Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229910052735 hafnium Inorganic materials 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000009719 polyimide resin Substances 0.000 description 6
- 229920002050 silicone resin Polymers 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 229910052727 yttrium Inorganic materials 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 238000004435 EPR spectroscopy Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 5
- 238000007792 addition Methods 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 229910052800 carbon group element Inorganic materials 0.000 description 5
- ZMIGMASIKSOYAM-UHFFFAOYSA-N cerium Chemical compound [Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce] ZMIGMASIKSOYAM-UHFFFAOYSA-N 0.000 description 5
- 238000012937 correction Methods 0.000 description 5
- 238000012217 deletion Methods 0.000 description 5
- 230000037430 deletion Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 239000013081 microcrystal Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000005192 partition Methods 0.000 description 5
- 230000035699 permeability Effects 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- -1 D y Inorganic materials 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 229910001882 dioxygen Inorganic materials 0.000 description 4
- 238000001552 radio frequency sputter deposition Methods 0.000 description 4
- VUFNLQXQSDUXKB-DOFZRALJSA-N 2-[4-[4-[bis(2-chloroethyl)amino]phenyl]butanoyloxy]ethyl (5z,8z,11z,14z)-icosa-5,8,11,14-tetraenoate Chemical compound CCCCC\C=C/C\C=C/C\C=C/C\C=C/CCCC(=O)OCCOC(=O)CCCC1=CC=C(N(CCCl)CCCl)C=C1 VUFNLQXQSDUXKB-DOFZRALJSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002484 inorganic compounds Chemical class 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 239000005264 High molar mass liquid crystal Substances 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910000861 Mg alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 241001591005 Siga Species 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- OUUQCZGPVNCOIJ-UHFFFAOYSA-M Superoxide Chemical compound [O-][O] OUUQCZGPVNCOIJ-UHFFFAOYSA-M 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 239000004974 Thermotropic liquid crystal Substances 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000003098 cholesteric effect Effects 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
全般をいい、電気光学装置、半導体回路および電子機器などは全て半導体装置である。
は、組成物(コンポジション オブ マター)に関する。特に、本発明は、例えば、半導
体層、記憶装置、表示装置、液晶表示装置、発光装置、それらの駆動方法、またはそれら
を生産する方法に関する。または、本発明は、例えば、当該半導体装置、当該表示装置、
または当該発光装置を有する電子機器に関する。
注目されている。該トランジスタは集積回路や表示装置のような半導体装置に広く応用さ
れている。トランジスタに適用可能な半導体膜としてシリコン膜などが知られている。
い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大
面積の成膜技術が確立されている非晶質シリコン膜を用いると好適である。一方、駆動回
路を一体形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効
果移動度を有するトランジスタを作製可能な多結晶シリコン膜を用いると好適である。多
結晶シリコン膜は、非晶質シリコン膜に対し高温での熱処理、またはレーザービーム処理
を行うことで形成されることが知られている。
I(Silicon on Insulator)基板を用いた、高性能の集積回路が知
られる。
/cm3未満であるインジウム、ガリウムおよび亜鉛を含む非晶質酸化物半導体膜を用い
たトランジスタが開示されている(特許文献1参照。)。
るトランジスタに適用することができる。また、酸化物半導体膜を用いたトランジスタは
、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置や高性能
の集積回路を実現できる。また、非晶質シリコン膜を用いたトランジスタの生産設備の一
部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
てくる。例えば、ゲート電極を用い、自己整合的にソース領域およびドレイン領域を形成
することで、ゲート電極−ソース領域およびドレイン領域間の寄生容量を低減することが
できる。
領域を設ける技術が開示されている(特許文献2参照。)特許文献2では、酸化物半導体
膜のチャネル領域上にゲート絶縁膜およびゲート電極をこの順に同一形状で形成し、酸化
物半導体膜、ゲート絶縁膜およびゲート電極の上に金属膜を形成し、この金属膜に対して
熱処理を行うことにより、金属膜を酸化させて高抵抗膜を形成するとともに、ソース領域
およびドレイン領域の上面から深さ方向における少なくとも一部に低抵抗領域を形成する
ものである。
合、半導体膜の種類によっては寄生抵抗を十分小さくできないことがあった。そこで、半
導体膜の種類によらず、ソースおよびドレインに係る寄生抵抗を低減し、かつ寄生容量の
小さい半導体装置を提供することを課題の一とする。または、ソースおよびドレインに係
る寄生抵抗を低減することを課題の一とする。または、寄生容量の小さい半導体装置を提
供することを課題の一とする。
とする。または、寿命の低減を抑制することを課題とする。または、熱の上昇を抑制する
ことを課題とする。または、製造歩留まりを向上することを課題とする。または、コスト
を低減することを課題とする。または、画質を向上することを課題とする。または、新規
な半導体装置を提供することを課題の一とする。または、優れた半導体装置を提供するこ
とを課題の一とする。
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
する半導体膜と、半導体膜と重なり、かつ一対の半導体層と少なくとも一部が重なるゲー
ト電極と、半導体膜およびゲート電極に挟まれたゲート絶縁膜と、を有し、一対の半導体
層のゲート電極および半導体膜と重なる領域は、該領域外よりも高抵抗である。
、ゲート絶縁膜上にあり、半導体膜と重なるゲート電極と、半導体膜とそれぞれ接し、少
なくとも一部がゲート電極と重なる一対の半導体層と、を有し、一対の半導体層のゲート
電極および半導体膜と重なる領域は、該領域外よりも高抵抗である。
第1の電極と、第1の電極上の表示素子と、を有する。
成された第2の電極を有し、第2の電極は、少なくとも一部が絶縁膜を挟んで第1の電極
と重なる。
、シリコン、ゲルマニウム、酸化亜鉛、酸化インジウムまたは酸化スズを含む。
る(一対の半導体層のゲート電極および半導体膜と重なる領域外を、該領域よりも低抵抗
とする)ためには、例えば、一対の半導体層の該領域外が、該領域よりも一対の半導体層
中でキャリアを生成する不純物を高い濃度で含めばよい。
する層であるとき、一対の半導体層中でキャリアを生成する不純物として、3価元素(ホ
ウ素、アルミニウム、ガリウム、インジウムなど)または5価元素(リン、ヒ素、アンチ
モンなど)を用いればよい。ただし、半導体膜がn型の場合、不純物として5価元素を用
い、p型の場合、不純物として3価元素を用いると好ましい。
ガリウム、インジウムなど)を用いればよい。また、一対の半導体層が、酸化インジウム
である場合、不純物として4価元素(スズ、チタン、ジルコニウム、ハフニウム、セリウ
ムなど)を用いればよい。また、一対の半導体層が、酸化スズの場合、不純物としてフッ
素、アンチモンなどを用いればよい。
できる。例えば、ゲート電極をマスクとして、一対の半導体層に対し不純物を添加すると
、一対の半導体層のゲート電極と重ならない領域を低抵抗領域にすることができる。また
、ゲート電極と重なる領域を相対的に高抵抗領域とすることができる。このような方法を
採れば、チャネル領域の近傍まで低抵抗領域を設けることができるため、ソースおよびド
レインに係る寄生抵抗を小さくすることができる。また、ゲート電極と低抵抗領域が重な
らないため、寄生容量の小さい半導体装置とすることができる。
である。従って、当該低抵抗領域は、トランジスタのソース電極、ドレイン電極またはL
DD(Lightly Doped Drain)領域として機能させることができる。
ば、トランジスタのチャネル領域を有する半導体膜の選択肢を増加させることができる。
即ち、当該半導体膜の低抵抗化が困難な場合であっても、一対の半導体層に設けられた低
抵抗領域をソース電極およびドレイン電極として機能させることができるため、自己整合
的にソース電極およびドレイン電極が形成されたトランジスタを作製することができる。
このように、ソース電極およびドレイン電極として機能する領域が自己整合的に形成され
ることにより、寄生容量が生成されないことに加え、オフセット領域またはLDD領域も
所望の領域に適宜設けることができる。
インに係る寄生抵抗を低減し、かつ寄生容量の小さいトランジスタを提供することができ
る。また、当該トランジスタを有する半導体装置を提供することができる。または、ソー
スおよびドレインに係る寄生抵抗を低減することができる。または、寄生容量の小さい半
導体装置を提供することができる。
または、寿命の低減を抑制することができる。または、温度上昇を抑制することができる
。または、製造歩留まりを向上することができる。または、コストを低減することができ
る。または、画質を向上することができる。または、新規な半導体装置を提供することが
できる。または、優れた半導体装置を提供することができる。
明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に
理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるもの
ではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異
なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じく
し、特に符号を付さない場合がある。
態で述べる別の内容(一部の内容でもよい)、または/および、一つ若しくは複数の別の
実施の形態で述べる内容(一部の内容でもよい)に対して、適用、組み合わせ、または置
き換えなどを行うことが出来る。
述べる内容、または明細書に記載される文章を用いて述べる内容のことである。
その実施の形態において述べる別の図(一部でもよい)、または/および、一つ若しくは
複数の別の実施の形態において述べる図(一部でもよい)に対して、組み合わせることに
より、さらに多くの図を構成させることが出来る。
合がある。よって、必ずしもそのスケールに限定されない。
されない。例えば、製造技術による形状のばらつき、誤差による形状のばらつき、ノイズ
による信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電
圧、若しくは電流のばらつきなどを含むことが可能である。
との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である
。
おいては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
層に存在すると定義する。例えば、一つの層が形成され、その後エッチングなどによりA
層とB層に加工された場合、これらは同一の層に存在するとする。
が多い。ただし、本発明の一態様は、専門用語によって、限定して解釈されるものではな
い。
通常の当業者が理解する一般的な意味と同等の意味として用いることが可能である。辞書
等により定義されている文言は、関連技術の背景と矛盾がないような意味に解釈されるこ
とが好ましい。
を示すものではない。また、本明細書において発明を特定するための事項として固有の名
称を示すものではない。
ことを規定した発明を構成することが出来る。または、ある値について、上限値と下限値
などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで、または
、その範囲の中の一点を除くことで、その範囲を一部除いて発明を規定することができる
。これらにより、例えば、従来技術が本発明の技術的範囲内に入らないことを規定するこ
とができる。
記載されているとする。その場合、その回路が、第6のトランジスタを有していないこと
を発明として規定することが可能である。または、その回路が、容量素子を有していない
ことを規定することが可能である。さらに、その回路が、ある特定の接続構造を有してい
る第6のトランジスタを有していない、と規定して発明を構成することができる。または
、その回路が、ある特定の接続構造を有している容量素子を有していない、と規定して発
明を構成することができる。例えば、ゲートが第3のトランジスタのゲートと接続されて
いる第6のトランジスタを有していない、と発明を規定することが可能である。または、
例えば、第1の電極が第3のトランジスタのゲートと接続されている容量素子を有してい
ない、と発明を規定することが可能である。
ることが好適である」と記載されているとする。その場合、例えば、ある電圧が、−2V
以上1V以下である場合を除く、と発明を規定することが可能である。または、例えば、
ある電圧が、13V以上である場合を除く、と発明を規定することが可能である。なお、
例えば、その電圧が、5V以上8V以下であると発明を規定することも可能である。なお
、例えば、その電圧が、概略9Vであると発明を規定することも可能である。なお、例え
ば、その電圧が、3V以上10V以下であるが、9Vである場合を除くと発明を規定する
ことも可能である。
である」と記載されているとする。その場合、例えば、ある電圧が、−2V以上1V以下
である場合を除く、と発明を規定することが可能である。または、例えば、ある電圧が、
13V以上である場合を除く、と発明を規定することが可能である。
記載されているとする。その場合、例えば、その絶縁膜が、有機絶縁膜である場合を除く
、と発明を規定することが可能である。または、例えば、その絶縁膜が、無機絶縁膜であ
る場合を除く、と発明を規定することが可能である。
られている」と記載されているとする。その場合、例えば、その膜が、4層以上の積層膜
である場合を除く、と発明を規定することが可能である。または、例えば、Aとその膜と
の間に、導電膜が設けられている場合を除く、と発明を規定することが可能である。
。しかしながら、その実施は、複数の人にまたがって実施される場合がある。例えば、送
受信システムの場合において、A社が送信機を製造および販売し、B社が受信機を製造お
よび販売する場合がある。別の例としては、TFTおよび発光素子を有する発光装置の場
合において、TFTが形成された半導体装置は、A社が製造および販売する。そして、B
社がその半導体装置を購入して、その半導体装置に発光素子を成膜して、発光装置として
完成させる、という場合がある。
の一態様を、構成することが出来る。従って、A社またはB社に対して、特許侵害を主張
できるような発明の一態様は、明確であり、本明細書等に記載されていると判断する事が
出来る。例えば、送受信システムの場合において、送信機のみで発明の一態様を構成する
ことができ、受信機のみで発明の一態様を構成することができ、それらの発明の一態様は
、明確であり、本明細書等に記載されていると判断することが出来る。別の例としては、
TFTおよび発光素子を有する発光装置の場合において、TFTが形成された半導体装置
のみで発明の一態様を構成することができ、TFTおよび発光素子を有する発光装置のみ
で発明の一態様を構成することができ、それらの発明の一態様は、明確であり、本明細書
等に記載されていると判断することが出来る。
本実施の形態では、本発明の一態様に係るトランジスタについて説明する。
鎖線A1−A2に対応する断面図を図1(B)に示す。また、図1(A)に示す一点鎖線
A3−A4に対応する断面図を図1(C)に示す。なお、理解を容易にするため、図1(
A)においては、ゲート絶縁膜112などを省略して示す。
けられた領域116aおよび領域116bを有する一対の半導体層116と、下地絶縁膜
102および一対の半導体層116上に設けられた半導体膜106と、半導体膜106上
に設けられたゲート絶縁膜112と、ゲート絶縁膜112上にあり、半導体膜106と重
ねて設けられたゲート電極104と、を有するトランジスタの断面図である。
である。また、領域116bは、ゲート電極104と重ならない領域である。
化スズを含む。
aは、高抵抗領域である。つまり、領域116bは、領域116aよりも低抵抗な領域で
ある。なお、本明細書において、低抵抗領域という場合、抵抗率が1μΩcm以上100
Ωcm以下、または100μΩcm以上1Ωcm以下の領域である。また、本明細書にお
いて、高抵抗領域という場合、抵抗率が100Ωcmより高い、または1kΩcmより高
い領域である。
ャリアを生成する不純物を含む領域である。また、領域116aは、一対の半導体層11
6中でキャリアを生成する不純物を含まない領域である。なお、本明細書において、キャ
リアを生成する不純物を含む領域という場合、その領域のキャリアを生成する不純物濃度
が1×1014atoms/cm3以上1×1022atoms/cm3以下、または1
×1016atoms/cm3以上1×1021atoms/cm3以下である。また、
本明細書において、キャリアを生成する不純物を含まない領域という場合、その領域のキ
ャリアを生成する不純物濃度が1×1014atoms/cm3未満または1×1016
atoms/cm3未満である。
する半導体膜であるとき、領域116bは、3価元素(ホウ素、アルミニウム、ガリウム
、インジウムなど)または5価元素(リン、ヒ素、アンチモンなど)を含む。
ミニウム、ガリウム、インジウムなど)を含む。また、一対の半導体層116が、酸化イ
ンジウムである場合、領域116bは、4価元素(スズ、チタン、ジルコニウム、ハフニ
ウム、セリウムなど)を含む。また、一対の半導体層116が、酸化スズの場合、領域1
16bは、フッ素、アンチモンなどを含む。
ランジスタは、寄生容量の小さいトランジスタとなる。
ン電極として機能する。ソース電極およびドレイン電極として機能する領域116bが、
チャネル領域(半導体膜106において、ゲート電極104と重なる領域)の近傍にまで
設けられることにより、図1に示すトランジスタは、寄生抵抗を小さく、かつ寄生容量を
小さくすることができる。
金属元素Mは酸素との結合エネルギーがIn、Znよりも高い元素である。または、In
−M−Zn酸化物膜から酸素が脱離することを抑制する機能を有する元素である。金属元
素Mの作用によって、酸化物半導体膜中の酸素欠損の生成が抑制される。なお、酸化物半
導体膜の酸素欠損はキャリアを生成することがある。そのため、金属元素Mの作用によっ
て、酸化物半導体膜中のキャリア密度が増大することによるオフ電流の増大を抑制できる
。また、酸素欠損に起因するトランジスタの電気特性の変動を低減することができ、信頼
性の高いトランジスタを得ることができる。
、Y、Zr、Nb、Mo、Sn、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、D
y、Ho、Er、Tm、Yb、Lu、Hf、TaまたはWとすればよく、好ましくはAl
、Ti、Ga、Y、Zr、CeまたはHfとする。金属元素Mは、前述の元素から一種ま
たは二種以上選択すればよい。また、金属元素Mの代わりにSiまたはGeを用いても構
わない。
は5×1019atoms/cm3以下、さらに好ましくは1×1019atoms/c
m3以下とする。これは、酸化物半導体膜に含まれる水素が、意図しないキャリアを生成
することがあるためである。生成されたキャリアは、トランジスタのオフ電流を増大させ
、かつトランジスタの電気特性を変動させる要因となる。従って、酸化物半導体膜の水素
濃度を上述の範囲とすることで、トランジスタのオフ電流の増大を抑制し、かつトランジ
スタの電気特性の変動を抑制することができる。
Axis Aligned Crystal)、多結晶、微結晶、非晶質部を有する。
非晶質部は、微結晶、CAACよりも欠陥準位密度が高い。また、微結晶は、CAACよ
りも欠陥準位密度が高い。なお、CAACを有する酸化物半導体を、CAAC−OS(C
Axis Aligned Crystalline Oxide Semicond
uctor)と呼ぶ。
c軸配向し、a軸または/およびb軸はマクロに揃っていない。
、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、1nm以上10nm未
満のサイズの微結晶(ナノ結晶ともいう。)を膜中に含む。または、微結晶酸化物半導体
膜は、例えば、1nm以上10nm未満の結晶部を有する結晶−非晶質混相構造の酸化物
半導体を有している。
体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序
であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質
であり、結晶部を有さない。
混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物
半導体の領域と、CAAC−OSの領域と、を有する。また、混合膜は、例えば、非晶質
酸化物半導体の領域と、微結晶酸化物半導体の領域と、CAAC−OSの領域と、の積層
構造を有してもよい。
たは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部
間で、それぞれa軸およびb軸の向きが異なっていてもよい。そのような酸化物半導体膜
の一例としては、CAAC−OS膜がある。
び非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜を有している。なお、当該結
晶部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。また、透過
型電子顕微鏡(TEM:Transmission Electron Microsc
ope)による観察像では、CAAC−OS膜に含まれる非晶質部と結晶部との境界、結
晶部と結晶部との境界は明確ではない。また、TEMによってCAAC−OS膜には明確
な粒界(グレインバウンダリーともいう。)は確認できない。そのため、CAAC−OS
膜は、粒界に起因する電子移動度の低下が抑制される。
線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつab面に垂直
な方向から見て金属原子が三角形状または六角形状に配列し、c軸に垂直な方向から見て
金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部
間で、それぞれa軸およびb軸の向きが異なっていてもよい。本明細書において、単に垂
直と記載する場合、80°以上100°以下、好ましくは85°以上95°以下の範囲も
含まれることとする。また、単に平行と記載する場合、−10°以上10°以下、好まし
くは−5°以上5°以下の範囲も含まれることとする。
C−OS膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、CA
AC−OS膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ルまたは表面の法線ベクトルに平行な方向になるように揃うため、CAAC−OS膜の形
状(被形成面の断面形状または表面の断面形状)によっては互いに異なる方向を向くこと
がある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行
ったときに形成される。従って、結晶部のc軸は、CAAC−OS膜が形成されたときの
被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。
が小さい。よって、当該トランジスタは、信頼性が高い。
め、酸化物半導体膜を用いたトランジスタは、衝突イオン化が起こりにくく、アバランシ
ェブレークダウンが起こりにくい。即ち、当該トランジスタは、ホットキャリア劣化が起
こりにくいといえる。
はキャリアの生成が少ないため、半導体膜106の厚さが厚い場合(例えば、15nm以
上100nm未満)でも、ゲート電極104の電界によってチャネル領域を完全空乏化さ
せることができる。従って、酸化物半導体膜を用いたトランジスタは、パンチスルー現象
によるオフ電流の増大およびしきい値電圧の変動が起こらない。例えば、チャネル長が3
μmのとき、チャネル幅1μmあたりのオフ電流を、室温において10−21A未満、ま
たは10−24A未満とすることができる。
:Electron Spin Resonance)によって評価できる。即ち、酸素
欠損の少ない酸化物半導体膜は、ESRによって、酸素欠損に起因する信号を有さない酸
化物半導体膜と言い換えることができる。具体的には、酸素欠損に起因するスピン密度が
、5×1016spins/cm3未満の酸化物半導体膜である。なお、酸化物半導体膜
が酸素欠損を有すると、ESRにてg値が1.93近傍に対称性を有する信号が現れる。
熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファ
イア基板などを、基板100として用いてもよい。また、シリコンや炭化シリコンなどの
単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、
SOI(Silicon On Insulator)基板などを適用することも可能で
あり、これらの基板上に半導体素子が設けられたものを、基板100として用いてもよい
。
1500mm)、第6世代(1500mm×1800mm)、第7世代(1870mm×
2200mm)、第8世代(2200mm×2500mm)、第9世代(2400mm×
2800mm)、第10世代(2880mm×3130mm)などの大型ガラス基板を用
いる場合、半導体装置の作製工程における加熱処理などで生じる基板100の縮みによっ
て、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板
100として用いる場合、加熱処理による縮みの小さいものを用いることが好ましい。例
えば、基板100として、400℃、好ましくは450℃、さらに好ましくは500℃の
温度で1時間加熱処理を行った後の縮み量が10ppm以下、好ましくは5ppm以下、
さらに好ましくは3ppm以下である大型ガラス基板を用いればよい。
ジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トラン
ジスタを剥離し、可とう性基板である基板100に転置する方法もある。その場合には、
非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
リコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化
ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種
以上含む絶縁膜を、単層で、または積層で用いればよい。
た、窒化酸化シリコンは、その組成において、酸素よりも窒素の含有量が多いものを示す
。
することができる。
troscopy:昇温脱離ガス分光法)分析にて放出される酸素が酸素原子に換算して
1×1018atoms/cm3以上、1×1019atom/cm3以上または1×1
020atoms/cm3以上である絶縁膜をいう。
してこの積分値と標準試料との比較により、気体の全放出量を計算することができる。
び絶縁膜のTDS分析結果から、絶縁膜の酸素分子の放出量(NO2)は、数式(1)で
求めることができる。ここで、TDS分析で得られる質量数32で検出されるガスの全て
が酸素分子由来と仮定する。質量数32のものとしてほかにCH3OHがあるが、存在す
る可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数1
7の酸素原子および質量数18の酸素原子を含む酸素分子についても、自然界における存
在比率が極微量であるため考慮しない。
料をTDS分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、N
H2/SH2とする。SO2は、絶縁膜をTDS分析したときのイオン強度の積分値であ
る。αは、TDS分析におけるイオン強度に影響する係数である。数式(1)の詳細に関
しては、特開平6−275697公報を参照する。なお、上記絶縁膜の酸素の放出量は、
電子科学株式会社製の昇温脱離分析装置EMD−WA1000S/Wを用い、標準試料と
して1×1016atoms/cm2の水素原子を含むシリコンウェハを用いて測定した
。
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いても見積もることができる。
の放出量の2倍となる。
には、過酸化ラジカルに起因するスピン密度が、5×1017spins/cm3以上の
絶縁膜である。なお、過酸化ラジカルを含む絶縁膜は、ESRにて、g値が2.01近傍
に非対称の信号を有する絶縁膜である。
あってもよい。酸素が過剰な酸化シリコン(SiOX(X>2))は、シリコン原子数の
2倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原
子数および酸素原子数は、RBSにより測定した値である。
シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸
化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一
種以上含む絶縁膜を、単層で、または積層で用いればよい。
減することができる。
aおよびWを一種以上含む、単体、窒化物、酸化物または合金である導電膜を、単層で、
または積層で用いればよい。
に示したトランジスタと異なる。
鎖線B1−B2に対応する断面図を図2(B)に示す。また、図2(A)に示す一点鎖線
B3−B4に対応する断面図を図2(C)に示す。なお、理解を容易にするため、図2(
A)においては、ゲート絶縁膜212などを省略して示す。
aおよび領域216bを有し、下地絶縁膜202の凹部を埋めるように設けられた一対の
半導体層216と、下地絶縁膜202および一対の半導体層216上に設けられた半導体
膜206と、半導体膜206上に設けられたゲート絶縁膜212と、ゲート絶縁膜212
上にあり、半導体膜206と重ねて設けられたゲート電極204と、を有するトランジス
タの断面図である。
18が設けられる。なお、保護絶縁膜218は、一対の半導体層216に達する開口部を
有し、当該開口部を介して、保護絶縁膜218上に設けられた配線224aおよび配線2
24bは一対の半導体層216と接する。
られているが、これに限定されない。例えば、ゲート絶縁膜212が半導体膜206を覆
うように設けられていてもよい。
である。また、領域216bは、ゲート電極204と重ならない領域である。
化スズを含む。
aは、高抵抗領域である。
ャリアを生成する不純物を含む領域である。また、領域216aは、一対の半導体層21
6中でキャリアを生成する不純物を含まない領域である。
する半導体層であるとき、領域216bは、3価元素(ホウ素、アルミニウム、ガリウム
、インジウムなど)または5価元素(リン、ヒ素、アンチモンなど)を含む。
ミニウム、ガリウム、インジウムなど)を含む。また、一対の半導体層216が、酸化イ
ンジウムである場合、領域216bは、4価元素(スズ、チタン、ジルコニウム、ハフニ
ウム、セリウムなど)を含む。また、一対の半導体層216が、酸化スズの場合、領域2
16bは、フッ素、アンチモンなどを含む。
ランジスタは、寄生容量の小さいトランジスタとなる。
ン電極として機能する。ソース電極およびドレイン電極として機能する領域216bが、
チャネル領域(半導体膜206において、ゲート電極204と重なる領域)の近傍にまで
設けられることにより、図2に示すトランジスタは、寄生抵抗を小さく、かつ寄生容量を
小さくすることができる。
を埋めるように設けられ、かつ上面の高さが揃っている。そのため、半導体膜206を下
地絶縁膜202および一対の半導体層216からなる平坦な面に設けることができる。微
細化されたトランジスタにおいて、僅かな段差が形状不良の原因となることがあるため、
図2に示すトランジスタの構造は、微細化に好適といえる。
することができる。
い。
減することができる。
リコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化
ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種
以上含む絶縁膜を、単層で、または積層で用いればよい。
することができる。
Mo、Ag、TaおよびWを一種以上含む、単体、窒化物、酸化物または合金である導電
膜を、単層で、または積層で用いればよい。
接する部分にシリサイドを有してもよい。シリサイドを有することにより、一対の半導体
層216と配線224aおよび配線224bとの接触抵抗を低減することができる。その
ため、トランジスタの寄生抵抗を小さくでき、高いオン電流を得ることができる。
れており、一対の半導体層316において、ゲート電極304と重なる領域、側壁絶縁膜
310と重なる領域、ならびに側壁絶縁膜310およびゲート電極304と重ならない領
域に分かれる点で図2に示すトランジスタと異なる。
て、トランジスタのゲート電極104の側面に接して側壁絶縁膜を設ける構造としても構
わない。その場合、一対の半導体層116が、ゲート電極104と重なる領域、側壁絶縁
膜と重なる領域、ならびに側壁絶縁膜およびゲート電極104と重ならない領域に分かれ
ても構わない。
鎖線C1−C2に対応する断面図を図3(B)に示す。また、図3(A)に示す一点鎖線
C3−C4に対応する断面図を図3(C)に示す。なお、理解を容易にするため、図3(
A)においては、ゲート絶縁膜312などを省略して示す。
a、領域316bおよび領域316cを有し、下地絶縁膜302の凹部を埋めるように設
けられた一対の半導体層316と、下地絶縁膜302および一対の半導体層316上に設
けられた半導体膜306と、半導体膜306上に設けられたゲート絶縁膜312と、ゲー
ト絶縁膜312上にあり、半導体膜306と重ねて設けられたゲート電極304と、ゲー
ト電極304の側面に接して設けられた側壁絶縁膜310と、を有するトランジスタの断
面図である。
0上に保護絶縁膜318が設けられる。なお、保護絶縁膜318は、一対の半導体層31
6に達する開口部を有し、当該開口部を介して、保護絶縁膜318上に設けられた配線3
24aおよび配線324bは一対の半導体層316と接する。
られているが、これに限定されない。例えば、ゲート絶縁膜312が半導体膜306を覆
うように設けられていてもよい。または、ゲート絶縁膜312がゲート電極304および
側壁絶縁膜310と重なる領域にのみ設けられていてもよい。
である。また、領域316bは、側壁絶縁膜310と重なる領域である。また、領域31
6cは、ゲート電極304および側壁絶縁膜310と重ならない領域である。
化スズを含む。
。なお、領域316bは領域316cよりも抵抗率が高い。具体的には、領域316bは
、抵抗率が1mΩcm以上100Ωcm以下、または10mΩcm以上100Ωcm以下
の領域である。また、領域316cは、抵抗率が1μΩcm以上1Ωcm以下、または1
μΩcm以上100mΩcm以下の領域である。また、領域316aは、高抵抗領域であ
る。なお、領域316aは領域316cよりも抵抗率が高い、また、領域316bは、領
域316aと同様に高抵抗領域であっても構わない。
導体層316中でキャリアを生成する不純物を含む領域である。なお、領域316bは領
域316cよりもキャリアを生成する不純物の濃度が低い。具体的には、領域316bは
、キャリアを生成する不純物濃度が1×1014atoms/cm3以上1×1021a
toms/cm3以下、または1×1014atoms/cm3以上1×1020ato
ms/cm3以下である。また、領域316cは、キャリアを生成する不純物濃度が1×
1016atoms/cm3以上1×1022atoms/cm3以下、または1×10
18atoms/cm3以上1×1022atoms/cm3以下である。また、領域3
16aは、一対の半導体層316中でキャリアを生成する不純物を含まない領域である。
なお、領域316bは、領域316aと同様に一対の半導体層316中でキャリアを生成
する不純物を含まない領域であっても構わない。
する半導体層であるとき、領域316bおよび領域316cは、3価元素(ホウ素、アル
ミニウム、ガリウム、インジウムなど)または5価元素(リン、ヒ素、アンチモンなど)
を含む。
は、3価元素(アルミニウム、ガリウム、インジウムなど)を含む。また、一対の半導体
層316が、酸化インジウムである場合、領域316bおよび領域316cは、4価元素
(スズ、チタン、ジルコニウム、ハフニウム、セリウムなど)を含む。また、一対の半導
体層316が、酸化スズの場合、領域316bおよび領域316cは、フッ素、アンチモ
ンなどを含む。
ランジスタは、寄生容量の小さいトランジスタとなる。
セット領域として機能する。また、領域316cは、トランジスタのソース電極およびド
レイン電極として機能する。ソース電極およびドレイン電極として機能する領域316c
が、チャネル領域(半導体膜306において、ゲート電極304と重なる領域)の近傍に
まで設けられることにより、図3に示すトランジスタは、寄生抵抗を小さく、かつ寄生容
量を小さくすることができる。また、LDD領域またはオフセット領域として機能する領
域316bが、チャネル領域とソース電極およびドレイン電極として機能する領域316
cとの間に設けられることにより、ホットキャリア劣化およびDIBL(Drain I
nduced Barrier Lowering)を抑制することができる。
を埋めるように設けられ、かつ上面の高さが揃っている。そのため、下地絶縁膜302お
よび一対の半導体層316上に設けられる半導体膜306を平坦な面に設けることができ
る。微細化されたトランジスタにおいて、僅かな段差が形状不良の原因となることがある
ため、図3に示すトランジスタの構造は、微細化に好適といえる。ただし、図1に示した
トランジスタのように、一対の半導体層によって形成される段差を、半導体膜が乗り越え
る構造であっても構わない。
することができる。
い。
減することができる。
することができる。
膜から選択して用いればよい。
接する部分にシリサイドを有してもよい。シリサイドを有することにより、一対の半導体
層316と配線324aおよび配線324bとの接触抵抗を低減することができる。その
ため、トランジスタの寄生抵抗を小さくでき、高いオン電流を得ることができる。または
、一対の半導体層316がシリコンを含まない場合でも、配線324aおよび配線324
bと接する部分に混合層または合金層を有してもよい。
1に示すトランジスタと異なる。
て、ゲート電極404の側面に接して側壁絶縁膜を設ける構造とし、一対の半導体層41
6が、ゲート電極404と重なる領域、側壁絶縁膜と重なる領域、ならびに側壁絶縁膜お
よびゲート電極404と重ならない領域に分かれても構わない。
鎖線D1−D2に対応する断面図を図4(B)に示す。また、図4(A)に示す一点鎖線
D3−D4に対応する断面図を図4(C)に示す。なお、理解を容易にするため、図4(
A)においては、ゲート絶縁膜412などを省略して示す。
けられた半導体膜406と、半導体膜406上に設けられた、領域416aおよび領域4
16bを有する一対の半導体層416と、半導体膜406および一対の半導体層416上
に設けられたゲート絶縁膜412と、ゲート絶縁膜412上にあり、半導体膜406と重
ねて設けられたゲート電極404と、を有するトランジスタの断面図である。
である。また、領域416bは、ゲート電極404と重ならない領域である。
化スズを含む。
aは、高抵抗領域である。
ャリアを生成する不純物を含む領域である。また、領域416aは、一対の半導体層41
6中でキャリアを生成する不純物を含まない領域である。
する半導体層であるとき、領域416bは、3価元素(ホウ素、アルミニウム、ガリウム
、インジウムなど)または5価元素(リン、ヒ素、アンチモンなど)を含む。
ミニウム、ガリウム、インジウムなど)を含む。また、一対の半導体層416が、酸化イ
ンジウムである場合、領域416bは、4価元素(スズ、チタン、ジルコニウム、ハフニ
ウム、セリウムなど)を含む。また、一対の半導体層416が、酸化スズの場合、領域4
16bは、フッ素、アンチモンなどを含む。
ランジスタは、寄生容量の小さいトランジスタとなる。
イン電極として機能する。ソース電極およびドレイン電極として機能する領域416bが
、チャネル領域(半導体膜406において、ゲート電極404と重なる領域)の近傍にま
で設けられることにより、図4に示すトランジスタは、寄生抵抗を小さく、かつ寄生容量
を小さくすることができる。
することができる。
い。
減することができる。
ジスタである。
の一部または全部について、他の実施の形態の一部また全部と、自由に組み合わせること
や、適用することや、置き換えて実施することができる。
本実施の形態では、実施の形態1で示したトランジスタの作製方法について説明する。
。なお、理解を容易にするため、図5および図6には、図1(B)に対応する断面図のみ
示す。
用いればよい。
縁膜102として示した絶縁膜から選択し、スパッタリング法、化学気相成長(CVD:
Chemical Vapor Deposition)法、分子線エピタキシー(MB
E:Molecular Beam Epitaxy)法、原子層堆積(ALD:Ato
mic Layer Deposition)法またはパルスレーザ堆積(PLD:Pu
lsed Laser Deposition)法を用いて成膜すればよい。
くすることができる。また、高密度プラズマを用いるため、比較的低温(325℃程度)
でも緻密で欠陥の少ない膜を成膜することができる。なお、マイクロ波CVD法は、高密
度プラズマCVD法とも呼ばれる。本明細書において、単にCVD法と記載する場合、マ
イクロ波CVD法などを含むものとする。
熱温度30℃以上450℃以下(好ましくは70℃以上200℃以下)、基板とターゲッ
トの間の距離(T−S間距離)を20mm以上400mm以下(好ましくは40mm以上
200mm以下)、圧力を0.1Pa以上4Pa以下(好ましくは0.2Pa以上1.2
Pa以下)、高周波電源を0.5kW以上12kW以下(好ましくは1kW以上5kW以
下)、成膜ガス中のO2/(O2+Ar)割合を20%以上100%以下(好ましくは5
0%以上100%以下)として、RFスパッタリング法により酸化シリコン膜を成膜する
と好ましい。なお、石英(好ましくは合成石英)ターゲットに代えてシリコンターゲット
を用いることもできる。なお、成膜ガスとしては、酸素ガスまたは、酸素及びアルゴンの
混合ガスを用いて行う。このような方法を用いることで、下地絶縁膜102を過剰酸素を
含む絶縁膜とすることができる。
導体膜は、一対の半導体層116として示した半導体層から選択し、スパッタリング法、
CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
(図5(B)参照。)。
導体膜106として示した半導体膜から選択し、スパッタリング法、CVD法、MBE法
、ALD法またはPLD法を用いて成膜すればよい。半導体膜106となる半導体膜は、
酸化物半導体膜を用い、スパッタリング法で成膜すると好ましい。なお、スパッタリング
法を用いると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい
。また、酸化物半導体膜を100℃以上450℃以下に基板加熱しつつ成膜すると、高密
度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。
50℃以上650℃以下、好ましくは300℃以上500℃以下で行えばよい。第1の加
熱処理の雰囲気は、不活性ガス雰囲気、酸化性ガスを10ppm以上、1%以上もしくは
10%以上含む雰囲気、または減圧状態で行う。または、第1の加熱処理の雰囲気は、不
活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm
以上、1%以上または10%以上含む雰囲気で加熱処理を行ってもよい。第1の加熱処理
によって、酸化物半導体膜の結晶性を高め、さらに酸化物半導体膜から水素や水などの不
純物を除去することができる。
する(図5(C)参照。)。
熱処理を行ってもよい。第2の加熱処理は、第1の加熱処理で示した条件を用いて行えば
よい。第2の加熱処理は、酸化物半導体膜の側面が露出した状態で行うため、酸化物半導
体膜の側面から水素や水などの不純物が除去されやすく、効果的に不純物が除去される。
なお、酸化物半導体膜がCAAC−OS膜であるとき、結晶の層に沿って不純物が拡散し
やすいため、さらに側面から水素や水などの不純物が除去されやすい。
ート絶縁膜112として示した絶縁膜から選択し、スパッタリング法、CVD法、MBE
法、ALD法またはPLD法を用いて成膜すればよい。
ート電極104として示した導電膜から選択し、スパッタリング法、CVD法、MBE法
、ALD法またはPLD法を用いて成膜すればよい。
)参照。)。
中でキャリアを生成する不純物130を添加する(図6(B)参照。)。不純物130と
しては、先の実施の形態で示したものから適宜選択して用いればよい。なお、不純物13
0を添加するためには、イオン注入法、イオンドーピング法で行えばよい。好ましくはイ
オン注入法を用いればよい。このとき、加速電圧を5kV以上100kV以下とする。ま
た、一対の半導体層117中で、不純物130の濃度が1×1014atoms/cm3
以上1×1022atoms/cm3以下、または1×1016atoms/cm3以上
1×1021atoms/cm3以下となるように不純物130の添加を行う。
て行えばよい。第3の加熱処理によって、一対の半導体層117中の不純物130が添加
された領域でキャリアが生成され、領域116bが形成される。なお、一対の半導体層1
17中の不純物130が添加されない領域は、領域116aとなる(図6(C)参照。)
。また、第3の加熱処理によって、半導体膜106が酸化物半導体膜であり、かつ下地絶
縁膜102が過剰酸素を含む絶縁膜であるとき、半導体膜106の欠陥(酸化物半導体膜
の酸素欠損)を低減することができる。
、ゲート電極104をマスクとして、不純物130を一対の半導体層117に添加するこ
とで、領域116aおよび領域116bを有する一対の半導体層116を形成することが
できる。なお、領域116bは、低抵抗領域となり、トランジスタのソース電極およびド
レイン電極として機能する。領域116bは、自己整合的に形成されることにより、寄生
容量および寄生抵抗の小さいトランジスタを作製することができる。
。なお、理解を容易にするため、図7および図8には、図2(B)に対応する断面図のみ
示す。
用いればよい。
202aは、下地絶縁膜202として示した絶縁膜から選択し、スパッタリング法、CV
D法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
ゲットに用い、基板加熱温度30℃以上450℃以下(好ましくは70℃以上200℃以
下)、基板とターゲットの間の距離(T−S間距離)を20mm以上400mm以下(好
ましくは40mm以上200mm以下)、圧力を0.1Pa以上4Pa以下(好ましくは
0.2Pa以上1.2Pa以下)、高周波電源を0.5kW以上12kW以下(好ましく
は1kW以上5kW以下)、成膜ガス中のO2/(O2+Ar)割合を20%以上100
%以下(好ましくは50%以上100%以下)として、RFスパッタリング法により酸化
シリコン膜を成膜すると好ましい。なお、石英(好ましくは合成石英)ターゲットに代え
てシリコンターゲットを用いることもできる。なお、成膜ガスとしては、酸素ガスまたは
、酸素及びアルゴンの混合ガスを用いて行う。このような方法を用いることで、下地絶縁
膜202となる絶縁膜202aを過剰酸素を含む絶縁膜とすることができる。
照。)。
導体膜は、一対の半導体層216として示した半導体層から選択し、スパッタリング法、
CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
(図7(C)参照。)。
該加工は、ドライエッチング処理、または化学機械研磨(CMP:Chemical M
echanical Polishing)処理によって行えばよい。当該加工によって
、絶縁膜202bが凹部を有する下地絶縁膜202となり、半導体膜215が一対の半導
体層217となる(図7(D)参照。)。
加工し、その後、絶縁膜202bおよび半導体膜215を上面の高さが揃うよう加工して
いるが、これに限定されない。例えば、絶縁膜202bおよび一対の半導体層216とな
る半導体膜を上面の高さが揃うよう加工し、その後、一対の半導体層216となる半導体
膜を島状に加工することで一対の半導体層217を形成しても構わない。
より、これ以降の工程で形成する各層において、形状不良の発生を抑制することができる
。従って、電気特性の安定したトランジスタとすることができる。
導体膜206として示した半導体膜から選択し、スパッタリング法、CVD法、MBE法
、ALD法またはPLD法を用いて成膜すればよい。半導体膜206となる半導体膜は、
酸化物半導体膜を用い、スパッタリング法で成膜すると好ましい。なお、スパッタリング
法を用いると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい
。また、酸化物半導体膜を100℃以上450℃以下に基板加熱しつつ成膜すると、高密
度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。
1の加熱処理で示した条件を用いて行えばよい。第4の加熱処理によって、酸化物半導体
膜の結晶性を高め、さらに酸化物半導体膜から水素や水などの不純物を除去することがで
きる。
する(図8(A)参照。)。
、ゲート絶縁膜212として示した絶縁膜から選択し、スパッタリング法、CVD法、M
BE法、ALD法またはPLD法を用いて成膜すればよい。
ート電極204として示した導電膜から選択し、スパッタリング法、CVD法、MBE法
、ALD法またはPLD法を用いて成膜すればよい。
として、ゲート絶縁膜212となる絶縁膜を加工し、ゲート絶縁膜212を形成する(図
8(B)参照。)。
中でキャリアを生成する不純物230を添加する(図8(C)参照。)。不純物230と
しては、先の実施の形態で示したものから適宜選択して用いればよい。なお、不純物23
0を添加するためには、イオン注入法、イオンドーピング法で行えばよい。好ましくはイ
オン注入法を用いればよい。このとき、加速電圧を5kV以上100kV以下とする。ま
た、一対の半導体層217中で、不純物230の濃度が1×1014atoms/cm3
以上1×1022atoms/cm3以下、または1×1016atoms/cm3以上
1×1021atoms/cm3以下となるように不純物230の添加を行う。
て行えばよい。第5の加熱処理によって、一対の半導体層217中の不純物230が添加
された領域でキャリアが生成され、領域216bが形成される。なお、一対の半導体層2
17中の不純物230が添加されない領域は、領域216aとなり、一対の半導体層21
6が形成される(図8(D)参照。)。また、第5の加熱処理によって、半導体膜206
が酸化物半導体膜であり、かつ下地絶縁膜202が過剰酸素を含む絶縁膜であるとき、半
導体膜206の欠陥(酸化物半導体膜の酸素欠損)を低減することができる。
、ゲート電極204をマスクとして、不純物230を一対の半導体層217に添加するこ
とで、領域216aおよび領域216bを有する一対の半導体層216を形成することが
できる。なお、領域216bは、低抵抗領域となり、トランジスタのソース電極およびド
レイン電極として機能する。領域216bが自己整合的に形成されることにより、寄生容
量および寄生抵抗の小さいトランジスタを作製することができる。
た絶縁膜から選択し、スパッタリング法、CVD法、MBE法、ALD法またはPLD法
を用いて成膜すればよい。
線224bとなる導電膜は、配線224aおよび配線224bとして示した導電膜から選
択し、スパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜す
ればよい。
bを形成する。
なる導電膜の成膜後に第6の加熱処理を行い、一対の半導体層216と配線224aおよ
び配線224bとなる導電膜との接する部分にシリサイドを形成してもよい。シリサイド
を有することにより、一対の半導体層216と配線224aおよび配線224bとの接触
抵抗を低減することができる。そのため、トランジスタの寄生抵抗を小さくでき、高いオ
ン電流を得ることができる。第6の加熱処理は第1の加熱処理と同様の条件から選択して
行えばよい。
る。なお、理解を容易にするため、図9および図10には、図3(B)に対応する断面図
のみ示す。
用いればよい。
した絶縁膜から選択し、スパッタリング法、CVD法、MBE法、ALD法またはPLD
法を用いて成膜すればよい。
用い、基板加熱温度30℃以上450℃以下(好ましくは70℃以上300℃以下)、基
板とターゲットの間の距離(T−S間距離)を20mm以上400mm以下(好ましくは
40mm以上300mm以下)、圧力を0.1Pa以上4Pa以下(好ましくは0.2P
a以上1.2Pa以下)、高周波電源を0.5kW以上12kW以下(好ましくは1kW
以上5kW以下)、成膜ガス中のO2/(O2+Ar)割合を20%以上100%以下(
好ましくは50%以上100%以下)として、RFスパッタリング法により酸化シリコン
膜を成膜すると好ましい。なお、石英(好ましくは合成石英)ターゲットに代えてシリコ
ンターゲットを用いることもできる。なお、成膜ガスとしては、酸素ガスまたは、酸素及
びアルゴンの混合ガスを用いて行う。このような方法を用いることで、下地絶縁膜302
となる絶縁膜を過剰酸素を含む絶縁膜とすることができる。
導体膜は、一対の半導体層316として示した半導体層から選択し、スパッタリング法、
CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
。当該加工は、ドライエッチング処理、またはCMP処理によって行えばよい。当該加工
によって、凹部を有する絶縁膜が凹部を有する下地絶縁膜302となり、島状の半導体膜
が一対の半導体層317となる(図9(A)参照。)。
、その後、凹部を有する絶縁膜および島状の半導体膜を上面の高さが揃うよう加工してい
るが、これに限定されない。例えば、凹部を有する絶縁膜および一対の半導体層316と
なる半導体膜を上面の高さが揃うよう加工し、その後、一対の半導体層316となる半導
体膜を島状に加工しても構わない。
の形成方法についての詳細は、図7(A)乃至図7(D)に示した下地絶縁膜202、お
よび下地絶縁膜202の凹部を埋める一対の半導体層217の形成方法を参照すればよい
。
より、これ以降の工程で形成する各層において、形状不良の発生を抑制することができる
。従って、電気特性の安定したトランジスタとすることができる。
導体膜306として示した半導体膜から選択し、スパッタリング法、CVD法、MBE法
、ALD法またはPLD法を用いて成膜すればよい。半導体膜306となる半導体膜は、
酸化物半導体膜を用い、スパッタリング法で成膜すると好ましい。なお、スパッタリング
法を用いると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい
。また、酸化物半導体膜を100℃以上450℃以下に基板加熱しつつ成膜すると、高密
度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。
1の加熱処理で示した条件を用いて行えばよい。第7の加熱処理によって、酸化物半導体
膜の結晶性を高め、さらに酸化物半導体膜から水素や水などの不純物を除去することがで
きる。
する(図9(B)参照。)。
、ゲート絶縁膜312として示した絶縁膜から選択し、スパッタリング法、CVD法、M
BE法、ALD法またはPLD法を用いて成膜すればよい。
ート電極304として示した導電膜から選択し、スパッタリング法、CVD法、MBE法
、ALD法またはPLD法を用いて成膜すればよい。
として、ゲート絶縁膜312となる絶縁膜を加工し、ゲート絶縁膜312を形成する(図
9(C)参照。)。
中でキャリアを生成する不純物330を添加する(図9(D)参照。)。不純物330と
しては、先の実施の形態で示したものから適宜選択して用いればよい。なお、不純物33
0を添加するためには、イオン注入法、イオンドーピング法で行えばよい。好ましくはイ
オン注入法を用いればよい。このとき、加速電圧を5kV以上100kV以下とする。ま
た、一対の半導体層317中で、不純物330の濃度が1×1014atoms/cm3
以上1×1021atoms/cm3以下、または1×1014atoms/cm3以上
1×1020atoms/cm3以下となるように不純物330の添加を行う。
ら選択して行えばよい。第8の加熱処理によって、一対の半導体層317中の不純物33
0が添加された領域でキャリアが生成され、領域321bが形成される。なお、一対の半
導体層317中の不純物330が添加されない領域は、領域321aとなり、領域321
aおよび領域321bを有する一対の半導体層321が形成される(図10(A)参照。
)。また、第8の加熱処理によって、半導体膜306が酸化物半導体膜であり、かつ下地
絶縁膜302が過剰酸素を含む絶縁膜であるとき、半導体膜306の欠陥(酸化物半導体
膜の酸素欠損)を低減することができる。
壁絶縁膜310として示した絶縁膜から選択し、スパッタリング法、CVD法、MBE法
、ALD法またはPLD法を用いて成膜すればよい。次に、側壁絶縁膜310となる絶縁
膜に対し異方性の高いエッチング処理を行うことにより、ゲート絶縁膜312およびゲー
ト電極304の側面に接する側壁絶縁膜310を形成することができる(図10(B)参
照。)。
、一対の半導体層321中でキャリアを生成する不純物331を添加する(図10(C)
参照。)。不純物331としては、不純物330と同じ元素を用いると好ましいが、これ
に限定されない。不純物331としては、先の実施の形態で示したものから適宜選択して
用いればよい。なお、不純物331を添加するためには、イオン注入法、イオンドーピン
グ法で行えばよい。好ましくはイオン注入法を用いればよい。このとき、加速電圧を5k
V以上100kV以下とする。また、一対の半導体層321中で、不純物330および不
純物331を合わせた濃度が1×1016atoms/cm3以上1×1022atom
s/cm3以下、または1×1018atoms/cm3以上1×1022atoms/
cm3以下となるように不純物331の添加を行う。
て行えばよい。第9の加熱処理によって、一対の半導体層321中の不純物331が添加
された領域でキャリアが生成され、領域316cが形成される。なお、一対の半導体層3
21中の不純物330が添加され、不純物331が添加されない領域は、領域316bと
なる。なお、一対の半導体層321中の不純物330および不純物331が添加されない
領域は、領域316aとなり、一対の半導体層316が形成される(図10(D)参照。
)。ここで、第9の加熱処理によって、第8の加熱処理を兼ねても構わない。また、第9
の加熱処理によって、半導体膜306が酸化物半導体膜であり、かつ下地絶縁膜302が
過剰酸素を含む絶縁膜であるとき、半導体膜306の欠陥(酸化物半導体膜の酸素欠損)
を低減することができる。
層316に二種類の低抵抗領域を設けることができる。そのため、ドレイン電極端での電
界集中が緩和されやすく、ホットキャリア劣化を抑制できる。また、ソース電極端におい
てドレイン電極端からの電界の影響が小さくなり、DIBLを抑制することができる。
体的には、不純物330を添加しなくても構わない。その場合、領域316bは領域31
6aと同様になり、領域316bがオフセット領域として機能することになる。領域31
6bがオフセット領域として機能することにより、チャネル領域近傍での電界集中が緩和
され、ホットキャリア劣化を抑制できる。また、ソース電極端においてドレイン電極端か
らの電界の影響が小さくなり、DIBLを抑制することができる。
は、ゲート電極304をマスクとして不純物330を一対の半導体層317に添加し、そ
の後、ゲート電極304および側壁絶縁膜310をマスクとして、不純物331を一対の
半導体層321に添加することで、領域316a、領域316bおよび領域316cを有
する一対の半導体層316を形成することができる。なお、領域316cは、低抵抗領域
となり、トランジスタのソース電極およびドレイン電極として機能する。また、領域31
6bは、トランジスタのLDD領域またはオフセット領域として機能する。領域316b
および領域316cが自己整合的に形成されることにより、寄生容量および寄生抵抗が小
さく、かつホットキャリア劣化およびDIBLの抑制されたトランジスタを作製すること
ができる。
た絶縁膜から選択し、スパッタリング法、CVD法、MBE法、ALD法またはPLD法
を用いて成膜すればよい。
線324bとなる導電膜は、配線324aおよび配線324bとして示した導電膜から選
択し、スパッタリング法、CVD法、MBE法、ALD法またはPLD法を用いて成膜す
ればよい。
bを形成する。
なる導電膜の成膜後に第10の加熱処理を行い、一対の半導体層316と配線324aお
よび配線324bとなる導電膜との接する部分にシリサイドを形成してもよい。シリサイ
ドを有することにより、一対の半導体層316と配線324aおよび配線324bとの接
触抵抗を低減することができる。そのため、トランジスタの寄生抵抗を小さくでき、高い
オン電流を得ることができる。第10の加熱処理は第1の加熱処理と同様の条件から選択
して行えばよい。
る。なお、理解を容易にするため、図11乃至図12には、図4(B)に対応する断面図
のみ示す。
用いればよい。
絶縁膜402として示した絶縁膜から選択し、スパッタリング法、CVD法、MBE法、
ALD法またはPLD法を用いて成膜すればよい。
熱温度30℃以上450℃以下(好ましくは70℃以上200℃以下)、基板とターゲッ
トの間の距離(T−S間距離)を20mm以上400mm以下(好ましくは40mm以上
200mm以下)、圧力を0.1Pa以上4Pa以下(好ましくは0.2Pa以上1.2
Pa以下)、高周波電源を0.5kW以上12kW以下(好ましくは1kW以上5kW以
下)、成膜ガス中のO2/(O2+Ar)割合を20%以上100%以下(好ましくは5
0%以上100%以下)として、RFスパッタリング法により酸化シリコン膜を成膜する
と好ましい。なお、石英(好ましくは合成石英)ターゲットに代えてシリコンターゲット
を用いることもできる。なお、成膜ガスとしては、酸素ガスまたは、酸素及びアルゴンの
混合ガスを用いて行う。このような方法を用いることで、下地絶縁膜402を過剰酸素を
含む絶縁膜とすることができる。
導体膜406として示した半導体膜から選択し、スパッタリング法、CVD法、MBE法
、ALD法またはPLD法を用いて成膜すればよい。半導体膜406となる半導体膜は、
酸化物半導体膜を用い、スパッタリング法で成膜すると好ましい。なお、スパッタリング
法を用いると、高密度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい
。また、酸化物半導体膜を400℃以上450℃以下に基板加熱しつつ成膜すると、高密
度で結晶性を有する酸化物半導体膜が成膜されやすいため、好ましい。
、第1の加熱処理で示した条件を用いて行えばよい。第11の加熱処理によって、酸化物
半導体膜の結晶性を高め、さらに酸化物半導体膜から水素や水などの不純物を除去するこ
とができる。
する(図11(B)参照。)。
加熱処理を行ってもよい。第12の加熱処理は、第1の加熱処理で示した条件を用いて行
えばよい。第12の加熱処理は、酸化物半導体膜の側面が露出した状態で行うため、酸化
物半導体膜の側面から水素や水などの不純物が除去されやすく、効果的に不純物が除去さ
れる。なお、酸化物半導体膜がCAAC−OS膜であるとき、結晶の層に沿って不純物が
拡散しやすいため、さらに側面から水素や水などの不純物が除去されやすい。
導体膜は、一対の半導体層416として示した半導体層から選択し、スパッタリング法、
CVD法、MBE法、ALD法またはPLD法を用いて成膜すればよい。
(図11(C)参照。)。
ゲート絶縁膜412として示した絶縁膜から選択し、スパッタリング法、CVD法、MB
E法、ALD法またはPLD法を用いて成膜すればよい。
ート電極404として示した導電膜から選択し、スパッタリング法、CVD法、MBE法
、ALD法またはPLD法を用いて成膜すればよい。
A)参照。)。
中でキャリアを生成する不純物430を添加する(図12(B)参照。)。不純物430
としては、先の実施の形態で示したものから適宜選択して用いればよい。なお、不純物4
30を添加するためには、イオン注入法、イオンドーピング法で行えばよい。好ましくは
イオン注入法を用いればよい。このとき、加速電圧を5kV以上400kV以下とする。
また、一対の半導体層417中で、不純物430の濃度が1×1014atoms/cm
3以上1×1022atoms/cm3以下、または1×1016atoms/cm3以
上1×1021atoms/cm3以下となるように不純物430の添加を行う。
択して行えばよい。第13の加熱処理によって、一対の半導体層417中の不純物430
が添加された領域でキャリアが生成され、領域416bが形成される。なお、一対の半導
体層417中の不純物430が添加されない領域は、領域416aとなる(図12(C)
参照。)。また、第13の加熱処理によって、半導体膜406が酸化物半導体膜であり、
かつ下地絶縁膜402が過剰酸素を含む絶縁膜であるとき、半導体膜406の欠陥(酸化
物半導体膜の酸素欠損)を低減することができる。
タは、ゲート電極404をマスクとして、不純物430を一対の半導体層417に添加す
ることで、領域416aおよび領域416bを有する一対の半導体層416を形成するこ
とができる。なお、領域416bは、低抵抗領域となり、トランジスタのソース電極およ
びドレイン電極として機能する。領域416bは、自己整合的に形成されることにより、
寄生容量および寄生抵抗の小さいトランジスタを作製することができる。
極およびドレイン電極として機能する一対の半導体層を形成できるため、寄生抵抗が小さ
く、かつ寄生容量の小さいトランジスタを作製することができる。
応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の
一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや
、適用することや、置き換えて実施することができる。
本実施の形態では、先の実施の形態で示したトランジスタを適用した表示装置について説
明する。
(発光表示素子ともいう。)などを用いることができる。発光素子は、電流または電圧に
よって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Elect
ro Luminescence)、有機ELなどを含む。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も表示素子として適用することができる。
本実施の形態では、表示装置の一例としてEL素子を用いた表示装置および液晶素子を用
いた表示装置について説明する。
パネルにコントローラを含むICなどを実装した状態にあるモジュールとを含む。
(照明装置含む)を指す。また、コネクター、例えばFPC、TCPが取り付けられたモ
ジュール、TCPの先にプリント配線板が設けられたモジュールまたは表示素子にCOG
方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとす
る。
シタ742と、発光素子719と、を有する。
と電気的に接続される。トランジスタ741のソースは発光素子719の一端と電気的に
接続される。トランジスタ741のドレインはキャパシタ742の他端と電気的に接続さ
れ、電源電位VDDが与えられる。スイッチ素子743の他端は信号線744と電気的に
接続される。発光素子719の他端は定電位が与えられる。なお、定電位は接地電位GN
Dまたはそれより小さい電位とする。
ンジスタは、寄生抵抗が小さく、かつ寄生容量の小さいトランジスタである。そのため、
表示品位の高い表示装置とすることができる。
ことで、画素の面積を小さくでき、解像度の高い表示装置とすることができる。また、ス
イッチ素子743として、先の実施の形態で示したトランジスタを用いてもよい。スイッ
チ素子743として先の実施の形態で示したトランジスタを用いることで、トランジスタ
741と同一工程によってスイッチ素子743を作製することができ、表示装置の生産性
を高めることができる。
画素の断面の一部を示す。
れた例を示す。このような構造とすることで、キャパシタ742をトランジスタ741の
ゲート電極、ゲート絶縁膜、ならびにソース電極およびドレイン電極として機能する一対
の半導体層116の同一層かつ同一材料を用いて作製することができる。よって、キャパ
シタ742を構成する一対の半導体層116は、トランジスタ741のソース電極および
ドレイン電極として機能する一対の半導体層116の一部であっても、分離していても構
わない。このように、トランジスタ741とキャパシタ742とを同一平面に設けること
により、表示装置の作製工程を短縮化し、生産性を高めることができる。
を示す。そのため、トランジスタ741の各構成のうち、以下で特に説明しないものにつ
いては、先の実施の形態の説明を参照する。
が設けられる。
た開口部を介してトランジスタ741の一対の半導体層116と接する。
設けられる。
シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸
化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一
種以上含む絶縁膜を、単層で、または積層で用いればよい。または、ポリイミド樹脂、ア
クリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
えば、図13(C)に示すような構造とすればよい。図13(C)は、中間層785a、
発光層786a、中間層785b、発光層786b、中間層785c、発光層786cお
よび中間層785dの順番で積層した構造である。このとき、発光層786a、発光層7
86bおよび発光層786cに適切な発光色の材料を用いると演色性の高い、または発光
効率の高い、発光素子719を形成することができる。
いが、白色光を着色層を介して取り出す構造としても構わない。
ものではなく、適宜発光層の数および中間層の数を変更することができる。例えば、中間
層785a、発光層786a、中間層785b、発光層786bおよび中間層785cの
みで構成することもできる。また、発光層782を中間層785a、発光層786a、中
間層785b、発光層786b、発光層786cおよび中間層785dで構成し、中間層
785cを省いた構造としても構わない。
で用いることができる。なお、中間層は、これらの層を全て備えなくてもよい。これらの
層は適宜選択して設ければよい。なお、同様の機能を有する層を重複して設けてもよい。
また、中間層としてキャリア発生層のほか、電子リレー層などを適宜加えてもよい。
、可視光領域(例えば400nm〜800nmの波長範囲)における平均の透過率が70
%以上、特に80%以上であることをいう。
−Zn系酸化物膜、In系酸化物膜、Zn系酸化物膜およびSn系酸化物膜などの酸化物
膜を用いればよい。また、前述の酸化物膜は、Al、Ga、Sb、Fなどが微量添加され
てもよい。また、光を透過する程度の金属薄膜(好ましくは、5nm〜30nm程度)を
用いることもできる。例えば5nmの膜厚を有するAg膜、Mg膜またはAg−Mg合金
膜を用いてもよい。
、リチウム、アルミニウム、チタン、マグネシウム、ランタン、銀、シリコンまたはニッ
ケルを含む膜を用いればよい。
極781が可視光透過性を有する場合は、電極783が可視光を効率よく反射すると好ま
しい。また、電極781が可視光を効率よく反射する場合は、電極783が可視光透過性
を有すると好ましい。
1と電極783を入れ替えても構わない。アノードとして機能する電極には、仕事関数の
大きい導電膜を用いることが好ましく、カソードとして機能する電極には仕事関数の小さ
い導電膜を用いることが好ましい。ただし、アノードと接してキャリア発生層を設ける場
合には、仕事関数を考慮せずに様々な導電膜を陽極に用いることができる。
、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコ
ニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含
む絶縁膜を、単層で、または積層で用いればよい。または、ポリイミド樹脂、アクリル樹
脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
なる例である。
膜112と、ゲート絶縁膜112上の絶縁膜720と、絶縁膜720上の電極781と、
を有する。なお、電極126は、一対の半導体層116と同一工程を経て形成されてもよ
い。電極781、ゲート絶縁膜112、絶縁膜720および一対の半導体層116が可視
光を透過するとき、キャパシタ742は可視光透過性を有する。従って、表示装置の開口
率を高めることができる場合がある。また、表示装置の表示品位を高めることができる場
合がある。
116上のゲート絶縁膜112と、ゲート絶縁膜112上の電極105と、電極105上
の絶縁膜720と、絶縁膜720上の電極781と、を有する。なお、電極105は、ゲ
ート電極104と同一工程を経て形成されてもよい。このとき、キャパシタ742は、電
極105と、ゲート絶縁膜112と、一対の半導体層116と、によって構成される第1
のキャパシタと、電極105と、絶縁膜720と、電極781と、によって構成される第
2のキャパシタと、を有する。従って、図14(B)に示すキャパシタ742は、少ない
設置面積で大きな容量を得ることができる。従って、表示装置の開口率を高めることがで
きる場合がある。また、表示装置の表示品位を高めることができる場合がある。
1とが重ならなくてもよい。
さいトランジスタである。そのため、表示品位の高い表示装置とすることができる。
(A)に示す画素750は、トランジスタ751と、キャパシタ752と、一対の電極間
に液晶材料の充填された素子(以下液晶素子ともいう)753とを有する。
れ、ゲートが走査線754に電気的に接続されている。
に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。な
お、上述のキャパシタ752の他方の電極が電気的に接続する配線に与えられる共通電位
と、液晶素子753の他方の電極に与えられる共通電位とが異なる電位であってもよい。
例を示す。このような構造とすることで、キャパシタ752をトランジスタ751のゲー
ト電極、ゲート絶縁膜、ならびにソース電極およびドレイン電極として機能する一対の半
導体層116と同一層かつ同一材料を用いて作製することができる。よって、キャパシタ
752を構成する一対の半導体層116は、トランジスタ751のソース電極およびドレ
イン電極として機能する一対の半導体層116の一部であっても、分離していても構わな
い。このように、トランジスタ751とキャパシタ752とを同一平面に設けることによ
り、表示装置の作製工程を短縮化し、生産性を高めることができる。
きる。図15(B)においては、図1に示したトランジスタを適用した例を示す。そのた
め、トランジスタ751の各構成のうち、以下で特に説明しないものについては、先の実
施の形態の説明を参照する。
ジスタ751は極めてオフ電流の小さいトランジスタとすることができる。従って、キャ
パシタ752に保持された電荷がリークしにくく、長期間に渡って液晶素子753に印加
される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に
、トランジスタ751をオフ状態とすることで、トランジスタ751の動作のための電圧
が不要となり、消費電力の小さい表示装置とすることができる。
が設けられる。
た開口部を介してトランジスタ751の一対の半導体層116と接する。
シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸
化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一
種以上含む絶縁膜を、単層で、または積層で用いればよい。または、ポリイミド樹脂、ア
クリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
強誘電性液晶、反強誘電性液晶などを用いればよい。これらの液晶材料は、条件により、
コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相な
どを示す。
として機能する絶縁膜792および絶縁膜794を設けない構成とすればよい。
−Zn系酸化物膜、In系酸化物膜、Zn系酸化物膜およびSn系酸化物膜などの酸化物
膜を用いればよい。また、前述の酸化物膜は、Al、Ga、Sb、Fなどが微量添加され
てもよい。また、光を透過する程度の金属薄膜(好ましくは、5nm〜30nm程度)を
用いることもできる。
、アルミニウム、チタン、クロム、銅、モリブデン、銀、タンタルまたはタングステンを
含む膜を用いればよい。
極791が可視光透過性を有する場合は、電極796が可視光を効率よく反射すると好ま
しい。また、電極791が可視光を効率よく反射する場合は、電極796が可視光透過性
を有すると好ましい。
1と電極796を入れ替えても構わない。
ればよい。
ーサ795の形状は、柱状、球状など様々にとることができる。
が、液晶素子753となる。
してもよい。
なる例である。
116上のゲート絶縁膜112と、ゲート絶縁膜112上の絶縁膜721と、絶縁膜72
1上の電極791と、を有する。電極791、ゲート絶縁膜112、絶縁膜721および
一対の半導体層116が可視光を透過するとき、キャパシタ752は可視光透過性を有す
る。従って、表示装置の開口率を高めることができる場合がある。また、表示装置の表示
品位を高めることができる場合がある。
116上のゲート絶縁膜112と、ゲート絶縁膜112上の電極105と、電極105上
の絶縁膜721と、絶縁膜721上の電極791と、を有する。なお、電極105は、ゲ
ート電極104と同一工程を経て形成されてもよい。このとき、キャパシタ752は、電
極105と、ゲート絶縁膜112と、一対の半導体層116と、によって構成される第1
のキャパシタと、電極105と、絶縁膜721と、電極791と、によって構成される第
2のキャパシタと、を有する。従って、図16(B)に示すキャパシタ752は、少ない
設置面積で大きな容量を得ることができる。従って、表示装置の開口率を高めることがで
きる場合がある。また、表示装置の表示品位を高めることができる場合がある。
1とが重ならなくてもよい。
さいトランジスタである。そのため、表示品位の高い表示装置とすることができる。また
、トランジスタ751の半導体膜106として酸化物半導体膜を用いることで、消費電力
の小さい表示装置を提供することができる。
応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の
一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや
、適用することや、置き換えて実施することができる。
本実施の形態では、先の実施の形態に示したトランジスタにおいて、半導体膜として酸化
物半導体膜を用いたトランジスタを適用した半導体装置について説明する。
極めて小さくすることができる。即ち、当該トランジスタを介した電荷のリークが起こり
にくい電気特性を有する。
る半導体装置と比べ、機能的に優れた記憶素子を有する半導体装置について説明する。
装置のメモリセルアレイを示す回路図である。図17(B)はメモリセルの回路図である
。また、図17(C)は、図17(B)に示すメモリセルに相当する断面構造の一例であ
る。また、図17(D)は図17(B)に示すメモリセルの電気特性を示す図である。
ド線554と、容量線555と、センスアンプ558と、をそれぞれ複数有する。
6はビット線553およびワード線554の交点に付き一つずつ配置される。ビット線5
53はセンスアンプ558と接続される。センスアンプ558は、ビット線553の電位
をデータとして読み出す機能を有する。
を有する。また、トランジスタ551のゲートはワード線554と電気的に接続される。
トランジスタ551のソースはビット線553と電気的に接続される。トランジスタ55
1のドレインはキャパシタ552の一端と電気的に接続される。キャパシタ552の他端
は容量線555に電気的に接続される。
51と、トランジスタ551に接続される配線224aおよび配線224bと、トランジ
スタ551、配線224aおよび配線224b上に設けられた絶縁膜520と、絶縁膜5
20上に設けられたキャパシタ552と、を有する半導体装置の断面図である。
る。そのため、トランジスタ551の各構成のうち、以下で特に説明しないものについて
は、先の実施の形態での説明を参照する。以下は、トランジスタ551の半導体膜206
として、酸化物半導体膜を用いた場合について説明する。
ン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジル
コニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上
含む絶縁膜を、単層で、または積層で用いればよい。または、絶縁膜520として、ポリ
イミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わ
ない。
8と、電極526および電極528に挟まれた絶縁膜522と、を有する。
びWを一種以上含む、単体、窒化物、酸化物または合金である導電膜を、単層で、または
積層で用いればよい。
びWを一種以上含む、単体、窒化物、酸化物または合金である導電膜を、単層で、または
積層で用いればよい。
ン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジル
コニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上
含む絶縁膜を、単層で、または積層で用いればよい。
て設けられた例を示すが、これに限定されない。例えば、トランジスタ551およびキャ
パシタ552を同一層に設けても構わない。このような構造とすることで、メモリセルの
上に同様の構成のメモリセルを重畳させることができる。メモリセルを何層も重畳させる
ことで、メモリセル1つ分の面積に多数のメモリセルを集積化することができる。よって
、半導体装置の集積度を高めることができる。なお、本明細書において、AがBに重畳す
るとは、Aの少なくとも一部がBの少なくとも一部と重なって設けられることをいう。
気的に接続される。また、図17(C)におけるゲート電極204は図17(B)におけ
るワード線554と電気的に接続される。また、図17(C)における電極528は図1
7(B)における容量線555と電気的に接続される。
のリークによって時間が経つと徐々に低減していく。当初V0からV1まで充電された電
圧は、時間が経過するとdata1を読み出す限界点であるVAまで低減する。この期間
を保持期間T_1とする。即ち、2値メモリセルの場合、保持期間T_1の間にリフレッ
シュをする必要がある。
された電圧の時間変化が大きいため、保持期間T_1が短くなる。従って、頻繁にリフレ
ッシュをする必要がある。リフレッシュの頻度が高まると、半導体装置の消費電力が高ま
ってしまう。
を極めて長くすることができる。即ち、リフレッシュの頻度を少なくすることが可能とな
るため、消費電力を低減することができる。例えば、オフ電流が1×10−21Aから1
×10−25Aであるトランジスタ551でメモリセルを構成すると、電力を供給せずに
数日間から数十年間に渡ってデータを保持することが可能となる。
得ることができる。
A)は半導体装置を構成するメモリセルおよび配線を含む回路図である。また、図18(
B)は図18(A)に示すメモリセルの電気特性を示す図である。また、図18(C)は
、図18(A)に示すメモリセルに相当する断面図の一例である。
パシタ673とを有する。ここで、トランジスタ671のゲートはワード線676と電気
的に接続される。トランジスタ671のソースはソース線674と電気的に接続される。
トランジスタ671のドレインはトランジスタ672のゲートおよびキャパシタ673の
一端と電気的に接続され、この部分をノード679とする。トランジスタ672のソース
はソース線675と電気的に接続される。トランジスタ672のドレインはドレイン線6
77と電気的に接続される。キャパシタ673の他端は容量線678と電気的に接続され
る。
見かけ上のしきい値電圧が変動することを利用したものである。例えば、図18(B)は
容量線678の電圧VCLと、トランジスタ672を流れるドレイン電流Id_2との関
係を説明する図である。
、ソース線674の電位を電源電位VDDとする。このとき、ワード線676の電位をト
ランジスタ671のしきい値電圧Vthに電源電位VDDを加えた電位以上とすることで
、ノード679の電位をHIGHにすることができる。また、ワード線676の電位をト
ランジスタ671のしきい値電圧Vth以下とすることで、ノード679の電位をLOW
にすることができる。
で示したVCL−Id_2カーブのいずれかの電気特性となる。即ち、ノード679の電
位がLOWでは、VCL=0VにてId_2が小さいため、データ0となる。また、ノー
ド679の電位がHIGHでは、VCL=0VにてId_2が大きいため、データ1とな
る。このようにして、データを記憶することができる。
72と、トランジスタ672上に設けられた絶縁膜668と、絶縁膜668上に設けられ
たトランジスタ671と、トランジスタ671に接続される配線224aおよび配線22
4bと、トランジスタ671、配線224aおよび配線224b上に設けられた絶縁膜6
20と、絶縁膜620上に設けられたキャパシタ673と、を有する半導体装置の断面図
である。
ン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジル
コニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上
含む絶縁膜を、単層で、または積層で用いればよい。または、絶縁膜620として、ポリ
イミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わ
ない。
る。そのため、トランジスタ671の各構成のうち、以下で特に説明しないものについて
は、先の実施の形態の説明を参照する。以下は、トランジスタ671の半導体膜206と
して、酸化物半導体膜を用いた場合について説明する。
スタを適用した場合について説明する。ただし、トランジスタ672に、先の実施の形態
で示したトランジスタを適用しても構わない。
、オン特性を高めやすい利点を有する。従って、高いオン特性の求められるトランジスタ
672に好適といえる。
縁膜652上に設けられた、結晶シリコン膜656と、結晶シリコン膜656上に設けら
れたゲート絶縁膜662と、ゲート絶縁膜662上にあり、結晶シリコン膜656と重ね
て設けられたゲート電極654と、ゲート電極654の側壁に接して設けられた側壁絶縁
膜660と、を有する。
ればよい。
0がシリコンウェハなどの半導体基板の場合、半導体基板内にチャネル領域、ソース領域
およびドレイン領域が設けられたものをトランジスタ672としても構わない。
シリコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸
化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一
種以上含む絶縁膜を、単層で、または積層で用いればよい。
リコン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化
ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種
以上含む絶縁膜を、単層で、または積層で用いればよい。
ン、窒化酸化シリコン、窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジル
コニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上
含む絶縁膜を、単層で、または積層で用いればよい。または、絶縁膜668として、ポリ
イミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わ
ない。
る開口部を有する。トランジスタ671の一対の半導体層216は、当該開口部に設けら
れた導電膜681を介してトランジスタ672のゲート電極654と電気的に接続される
。
よびWを一種以上含む、単体、窒化物、酸化物または合金である導電膜を、単層で、また
は積層で用いればよい。
8と、電極626および電極628に挟まれた絶縁膜622と、を有する。
気的に接続される。また、図18(C)におけるゲート電極604は図18(A)におけ
るワード線676と電気的に接続される。また、図18(C)における電極628は図1
8(A)における容量線678と電気的に接続される。
られた例を示すが、これに限定されない。例えば、トランジスタ671およびキャパシタ
673を同一層に設けても構わない。このような構造とすることで、メモリセルの上に同
様の構成のメモリセルを重畳させることができる。メモリセルを何層も重畳させることで
、メモリセル1つ分の面積に多数のメモリセルを集積化することができる。よって、半導
体装置の集積度を高めることができる。
ランジスタを適用すると、当該トランジスタはオフ電流が極めて小さいため、ノード67
9に蓄積された電荷がトランジスタ671を介してリークすることを抑制できる。そのた
め、長期間に渡ってデータを保持することができる。また、フラッシュメモリと比較して
、書き込み時に高い電圧が不要であるため、消費電力を小さく、動作速度を速くすること
ができる。
得ることができる。
いトランジスタである。従って、当該トランジスタを用いた半導体装置の動作速度を高め
ることができる。
応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の
一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや
、適用することや、置き換えて実施することができる。
先の実施の形態に示したトランジスタまたは半導体装置を少なくとも一部に用いてCPU
(Central Processing Unit)を構成することができる。
PUは、基板1190上に、演算論理装置(ALU:Arithmetic logic
unit)1191、ALUコントローラ1192、インストラクションデコーダ11
93、インタラプトコントローラ1194、タイミングコントローラ1195、レジスタ
1196、レジスタコントローラ1197、バスインターフェース(Bus I/F)1
198、書き換え可能なROM1199、およびROMインターフェース(ROM I/
F)1189を有している。基板1190は、半導体基板、SOI基板、ガラス基板など
を用いる。ROM1199およびROMインターフェース1189は、別チップに設けて
もよい。もちろん、図19(A)に示すCPUは、その構成を簡略化して示した一例にす
ぎず、実際のCPUはその用途によって多種多様な構成を有している。
デコーダ1193に入力され、デコードされた後、ALUコントローラ1192、インタ
ラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ
1195に入力される。
ラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種制
御を行う。具体的にALUコントローラ1192は、ALU1191の動作を制御するた
めの信号を生成する。また、インタラプトコントローラ1194は、CPUのプログラム
実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状
態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のアドレ
スを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行う。
2、インストラクションデコーダ1193、インタラプトコントローラ1194、および
レジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ1195は、基準クロック信号CLK1を元に、内部クロック信号
CLK2を生成する内部クロック生成部を備えており、クロック信号CLK2を上記各種
回路に供給する。
スタ1196には、先の実施の形態に示した半導体装置を用いることができる。
からの指示に従い、レジスタ1196における保持動作を行う。即ち、レジスタ1196
が有する記憶素子において、フリップフロップによるデータの保持を行うか、キャパシタ
によるデータの保持を行う。フリップフロップによってデータが保持されている場合、レ
ジスタ1196内の記憶素子への、電源電圧の供給が行われる。キャパシタによってデー
タが保持されている場合、キャパシタへのデータの書き換えが行われ、レジスタ1196
内の記憶素子への電源電圧の供給を停止することができる。
源電位VDDまたは電源電位VSSの与えられているノード間に、スイッチング素子を設
けることにより行うことができる。以下に図19(B)および図19(C)の回路の説明
を行う。
ング素子に先の実施の形態で示したトランジスタを用いた構成の一例を示す。
有する記憶素子群1143とを有している。具体的に、それぞれの記憶素子1142には
、先の実施の形態で示した半導体装置を用いることができる。記憶素子群1143が有す
るそれぞれの記憶素子1142には、スイッチング素子1141を介して、ハイレベルの
電源電位VDDが供給されている。さらに、記憶素子群1143が有するそれぞれの記憶
素子1142には、信号INの電位と、ローレベルの電源電位VSSの電位が与えられて
いる。
スタを用いている。当該トランジスタの半導体膜として酸化物半導体膜を用いることで、
オフ電流の極めて小さいトランジスタとすることができる。当該トランジスタは、そのゲ
ートに与えられる信号SigAによりスイッチングが制御される。
成を示しているが、これに限定されず、トランジスタを複数有していてもよい。スイッチ
ング素子1141が、スイッチング素子として機能するトランジスタを複数有している場
合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていても
よいし、直列と並列が組み合わされて接続されていてもよい。
スイッチング素子1141を介して、ローレベルの電源電位VSSが供給されている、記
憶装置の一例を示す。スイッチング素子1141により、記憶素子群1143が有するそ
れぞれの記憶素子1142への、ローレベルの電源電位VSSの供給を制御することがで
きる。
ッチング素子を設け、一時的にCPUの動作を停止し、電源電圧の供給を停止した場合に
おいてもデータを保持することが可能であり、消費電力の低減を行うことができる。例え
ば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を
停止している間でも、CPUの動作を停止することができ、それにより消費電力を低減す
ることができる。
rocessor)、カスタムLSI、FPGA(Field Programmabl
e Gate Array)などのLSIにも応用可能である。
応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の
一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや
、適用することや、置き換えて実施することができる。
本実施の形態では、先の実施の形態で示した半導体装置を適用した電子機器の例について
説明する。
00と、ボタン9301と、マイクロフォン9302と、表示部9303と、スピーカ9
304と、カメラ9305と、を具備し、携帯型電話機としての機能を有する。本発明の
一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。
または、本発明の一態様は表示部9303に適用することができる。
0と、表示部9311と、を具備する。本発明の一形態は、本体内部にある演算装置、無
線回路または記憶回路に適用することができる。または、本発明の一態様は表示部931
1に適用することができる。
ラは、筐体9320と、ボタン9321と、マイクロフォン9322と、表示部9323
と、を具備する。本発明の一形態は、本体内部にある演算装置、無線回路または記憶回路
に適用することができる。または、本発明の一態様は表示部9323に適用することがで
きる。
携帯情報端末は、筐体9630、表示部9631a、表示部9631b、留め具9633
、操作スイッチ9638、を有する。本発明の一形態は、本体内部にある演算装置、無線
回路または記憶回路に適用することができる。または、本発明の一態様は表示部9631
aおよび表示部9631bに適用することができる。
ネルとすることができ、表示された操作キーに触れることでデータ入力などを行うことが
できる。
電力が小さい電子機器を提供することができる。
応用、上位概念化、又は、下位概念化したものに相当する。したがって、本実施の形態の
一部または全部について、他の実施の形態の一部または全部と自由に組み合わせることや
、適用することや、置き換えて実施することができる。
て、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、
ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り
出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成する
ことが可能であるものとする。そのため、例えば、能動素子(トランジスタ、ダイオード
など)、配線、受動素子(容量素子、抵抗素子など)、導電層、絶縁層、半導体層、有機
材料、無機材料、部品、装置、動作方法、製造方法などが単数又は複数記載された図面ま
たは文章において、その一部分を取り出して、発明の一態様を構成することが可能である
ものとする。例えば、N個(Nは整数)の回路素子(トランジスタ、容量素子等)を有し
て構成される回路図から、M個(Mは整数で、M<N)の回路素子(トランジスタ、容量
素子等)を抜き出して、発明の一態様を構成することは可能である。別の例としては、N
個(Nは整数)の層を有して構成される断面図から、M個(Mは整数で、M<N)の層を
抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、N個(
Nは整数)の要素を有して構成されるフローチャートから、M個(Mは整数で、M<N)
の要素を抜き出して、発明の一態様を構成することは可能である。
て、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは
、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる
図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概
念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可
能である。
、発明の一態様として開示されているものであり、発明の一態様を構成することが可能で
ある。したがって、ある内容について、図に記載されていれば、文章を用いて述べていな
くても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構
成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様と
して開示されているものであり、発明の一態様を構成することが可能である。
102 下地絶縁膜
104 ゲート電極
105 電極
106 半導体膜
112 ゲート絶縁膜
116 一対の半導体層
116a 領域
116b 領域
117 一対の半導体層
126 電極
130 不純物
200 基板
202 下地絶縁膜
202a 絶縁膜
202b 絶縁膜
204 ゲート電極
206 半導体膜
212 ゲート絶縁膜
215 半導体膜
216 一対の半導体層
216a 領域
216b 領域
217 一対の半導体層
218 保護絶縁膜
224a 配線
224b 配線
230 不純物
300 基板
302 下地絶縁膜
304 ゲート電極
306 半導体膜
310 側壁絶縁膜
312 ゲート絶縁膜
316 一対の半導体層
316a 領域
316b 領域
316c 領域
317 一対の半導体層
318 保護絶縁膜
321 一対の半導体層
321a 領域
321b 領域
324a 配線
324b 配線
330 不純物
331 不純物
400 基板
402 下地絶縁膜
404 ゲート電極
406 半導体膜
412 ゲート絶縁膜
416 一対の半導体層
416a 領域
416b 領域
417 一対の半導体層
430 不純物
520 絶縁膜
522 絶縁膜
526 電極
528 電極
551 トランジスタ
552 キャパシタ
553 ビット線
554 ワード線
555 容量線
556 メモリセル
558 センスアンプ
604 ゲート電極
620 絶縁膜
622 絶縁膜
626 電極
628 電極
650 基板
652 下地絶縁膜
654 ゲート電極
656 結晶シリコン膜
660 側壁絶縁膜
662 ゲート絶縁膜
668 絶縁膜
671 トランジスタ
672 トランジスタ
673 キャパシタ
674 ソース線
675 ソース線
676 ワード線
677 ドレイン線
678 容量線
679 ノード
681 導電膜
719 発光素子
720 絶縁膜
721 絶縁膜
741 トランジスタ
742 キャパシタ
743 スイッチ素子
744 信号線
750 画素
751 トランジスタ
752 キャパシタ
753 液晶素子
754 走査線
755 信号線
781 電極
782 発光層
783 電極
784 隔壁
785a 中間層
785b 中間層
785c 中間層
785d 中間層
786a 発光層
786b 発光層
786c 発光層
791 電極
792 絶縁膜
793 液晶層
794 絶縁膜
795 スペーサ
796 電極
797 基板
1141 スイッチング素子
1142 記憶素子
1143 記憶素子群
1189 ROMインターフェース
1190 基板
1191 ALU
1192 ALUコントローラ
1193 インストラクションデコーダ
1194 インタラプトコントローラ
1195 タイミングコントローラ
1196 レジスタ
1197 レジスタコントローラ
1198 バスインターフェース
1199 ROM
9300 筐体
9301 ボタン
9302 マイクロフォン
9303 表示部
9304 スピーカ
9305 カメラ
9310 筐体
9311 表示部
9320 筐体
9321 ボタン
9322 マイクロフォン
9323 表示部
9630 筐体
9631a 表示部
9631b 表示部
9633 留め具
9638 操作スイッチ
Claims (4)
- 基板上方に設けられた、第1の凹部及び第2の凹部を有する第1の絶縁膜と、
前記第1の凹部に設けられた第1の半導体層と、
前記第2の凹部に設けられた第2の半導体層と、
前記第1及び前記第2の半導体層上方に設けられた酸化物半導体層と、
前記酸化物半導体層上方に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上方に設けられたゲート電極と、
前記酸化物半導体層、前記ゲート絶縁膜、及び前記ゲート電極を覆うように設けられた第2の絶縁膜と、
前記第2の絶縁膜及び前記酸化物半導体層に設けられた開口部を介して、前記第1及び前記第2の半導体層の一方と接する領域を有する配線と、を有し、
前記基板上面を基準として、前記第1の半導体層の上面の高さ及び前記第2の半導体層の上面の高さは、前記第1の絶縁膜の上面の高さと一致し、
前記第1及び前記第2の半導体層の各々は、前記ゲート電極と重なる第1の領域と、前記ゲート電極と重ならない第2の領域と、を有し、
前記第1及び前記第2の半導体層の各々は、酸化亜鉛を含み、
前記第2の領域は、3価元素を含み、
前記第1の領域は、3価元素を含まないことを特徴とする半導体装置。 - 基板上方に設けられた、第1の凹部及び第2の凹部を有する第1の絶縁膜と、
前記第1の凹部に設けられた第1の半導体層と、
前記第2の凹部に設けられた第2の半導体層と、
前記第1及び前記第2の半導体層上方に設けられた酸化物半導体層と、
前記酸化物半導体層上方に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上方に設けられたゲート電極と、
前記酸化物半導体層、前記ゲート絶縁膜、及び前記ゲート電極を覆うように設けられた第2の絶縁膜と、
前記第2の絶縁膜及び前記酸化物半導体層に設けられた開口部を介して、前記第1及び前記第2の半導体層の一方と接する領域を有する配線と、を有し、
前記基板上面を基準として、前記第1の半導体層の上面の高さ及び前記第2の半導体層の上面の高さは、前記第1の絶縁膜の上面の高さと一致し、
前記第1及び前記第2の半導体層の各々は、前記ゲート電極と重なる第1の領域と、前記ゲート電極と重ならない第2の領域と、を有し、
前記第1及び前記第2の半導体層の各々は、酸化インジウムを含み、
前記第2の領域は、4価元素を含み、
前記第1の領域は、4価元素を含まないことを特徴とする半導体装置。 - 基板上方に設けられた、第1の凹部及び第2の凹部を有する第1の絶縁膜と、
前記第1の凹部に設けられた第1の半導体層と、
前記第2の凹部に設けられた第2の半導体層と、
前記第1及び前記第2の半導体層上方に設けられた酸化物半導体層と、
前記酸化物半導体層上方に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上方に設けられたゲート電極と、
前記酸化物半導体層、前記ゲート絶縁膜、及び前記ゲート電極を覆うように設けられた第2の絶縁膜と、
前記第2の絶縁膜及び前記酸化物半導体層に設けられた開口部を介して、前記第1及び前記第2の半導体層の一方と接する領域を有する配線と、を有し、
前記基板上面を基準として、前記第1の半導体層の上面の高さ及び前記第2の半導体層の上面の高さは、前記第1の絶縁膜の上面の高さと一致し、
前記第1及び前記第2の半導体層の各々は、前記ゲート電極と重なる第1の領域と、前記ゲート電極と重ならない第2の領域と、を有し、
前記第1及び前記第2の半導体層の各々は、酸化スズを含み、
前記第2の領域は、フッ素またはアンチモンを含み、
前記第1の領域は、フッ素またはアンチモンを含まないことを特徴とする半導体装置。 - 請求項1乃至請求項3のいずれか一において、
前記酸化物半導体層上方に設けられた第3の絶縁膜を有し、
前記第3の絶縁膜は、前記ゲート電極の側面に接する領域を有することを特徴とする半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012056798 | 2012-03-14 | ||
JP2012056798 | 2012-03-14 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013048577A Division JP6129594B2 (ja) | 2012-03-14 | 2013-03-12 | 半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017135408A JP2017135408A (ja) | 2017-08-03 |
JP6423478B2 true JP6423478B2 (ja) | 2018-11-14 |
Family
ID=49156828
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013048577A Active JP6129594B2 (ja) | 2012-03-14 | 2013-03-12 | 半導体装置の作製方法 |
JP2017078620A Expired - Fee Related JP6423478B2 (ja) | 2012-03-14 | 2017-04-12 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013048577A Active JP6129594B2 (ja) | 2012-03-14 | 2013-03-12 | 半導体装置の作製方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130240875A1 (ja) |
JP (2) | JP6129594B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8541781B2 (en) * | 2011-03-10 | 2013-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US10147823B2 (en) * | 2015-03-19 | 2018-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9911861B2 (en) | 2015-08-03 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method of the same, and electronic device |
KR102651186B1 (ko) * | 2017-09-05 | 2024-03-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
CN108987467A (zh) * | 2018-06-26 | 2018-12-11 | 浙江大学 | 一种多元非晶氧化物半导体薄膜及其薄膜晶体管 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0536721A (ja) * | 1991-07-31 | 1993-02-12 | Sony Corp | 電界効果トランジスタの製造方法 |
JP3500157B2 (ja) * | 1992-01-27 | 2004-02-23 | セイコーエプソン株式会社 | Mis型電界効果トランジスタの製造方法 |
US5981974A (en) * | 1996-09-30 | 1999-11-09 | Sharp Kabushiki Kaisha | Semiconductor device and method for fabricating the same |
GB2354882B (en) * | 1999-03-10 | 2004-06-02 | Matsushita Electric Ind Co Ltd | Thin film transistor panel and their manufacturing method |
US6546304B2 (en) * | 2000-05-30 | 2003-04-08 | Marel Hf. | Integrated meat processing and information handling method |
US7503975B2 (en) * | 2000-06-27 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method therefor |
JP2002050764A (ja) * | 2000-08-02 | 2002-02-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、アレイ基板、液晶表示装置、有機el表示装置およびその製造方法 |
US7317205B2 (en) * | 2001-09-10 | 2008-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing a semiconductor device |
US6559506B1 (en) * | 2002-04-03 | 2003-05-06 | General Electric Company | Imaging array and methods for fabricating same |
US6740884B2 (en) * | 2002-04-03 | 2004-05-25 | General Electric Company | Imaging array and methods for fabricating same |
US8314420B2 (en) * | 2004-03-12 | 2012-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device with multiple component oxide channel |
JP2007109918A (ja) * | 2005-10-14 | 2007-04-26 | Toppan Printing Co Ltd | トランジスタおよびその製造方法 |
JP2007220818A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
JP5110803B2 (ja) * | 2006-03-17 | 2012-12-26 | キヤノン株式会社 | 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法 |
JP5354999B2 (ja) * | 2007-09-26 | 2013-11-27 | キヤノン株式会社 | 電界効果型トランジスタの製造方法 |
KR100958006B1 (ko) * | 2008-06-18 | 2010-05-17 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
US8461582B2 (en) * | 2009-03-05 | 2013-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US9209314B2 (en) * | 2010-06-16 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor |
US7987658B1 (en) * | 2010-07-21 | 2011-08-02 | Frank Fragale | Multi-purpose garden tool with pivotable gardening head |
JP2012146805A (ja) * | 2011-01-12 | 2012-08-02 | Sony Corp | 放射線撮像装置、放射線撮像表示システムおよびトランジスタ |
WO2012157533A1 (en) * | 2011-05-13 | 2012-11-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2013
- 2013-03-11 US US13/793,605 patent/US20130240875A1/en not_active Abandoned
- 2013-03-12 JP JP2013048577A patent/JP6129594B2/ja active Active
-
2017
- 2017-04-12 JP JP2017078620A patent/JP6423478B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013219341A (ja) | 2013-10-24 |
JP2017135408A (ja) | 2017-08-03 |
JP6129594B2 (ja) | 2017-05-17 |
US20130240875A1 (en) | 2013-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6559764B2 (ja) | 半導体装置 | |
JP6367412B2 (ja) | 半導体装置 | |
JP7364760B2 (ja) | 半導体装置 | |
JP7291821B2 (ja) | 半導体装置 | |
JP6093651B2 (ja) | 半導体装置の作製方法 | |
JP6362729B2 (ja) | 半導体装置 | |
JP6093564B2 (ja) | 半導体装置の作製方法 | |
JP6423478B2 (ja) | 半導体装置 | |
JP5716048B2 (ja) | 表示装置 | |
JP5829477B2 (ja) | 半導体装置 | |
JP6268248B2 (ja) | トランジスタの作製方法 | |
JP7508632B2 (ja) | 半導体装置、記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170428 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181018 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6423478 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |