JP6082189B2 - 記憶装置及び信号処理回路 - Google Patents

記憶装置及び信号処理回路 Download PDF

Info

Publication number
JP6082189B2
JP6082189B2 JP2012112276A JP2012112276A JP6082189B2 JP 6082189 B2 JP6082189 B2 JP 6082189B2 JP 2012112276 A JP2012112276 A JP 2012112276A JP 2012112276 A JP2012112276 A JP 2012112276A JP 6082189 B2 JP6082189 B2 JP 6082189B2
Authority
JP
Japan
Prior art keywords
transistor
film
node
circuit
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012112276A
Other languages
English (en)
Other versions
JP2013008436A (ja
Inventor
貴彦 石津
貴彦 石津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012112276A priority Critical patent/JP6082189B2/ja
Publication of JP2013008436A publication Critical patent/JP2013008436A/ja
Application granted granted Critical
Publication of JP6082189B2 publication Critical patent/JP6082189B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/10—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Static Random-Access Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

本発明は、記憶素子を利用した記憶装置及びその作製方法、並びに駆動方法に関する。また、該記憶装置を有する信号処理回路に関する。
近年、パーソナルコンピュータ、携帯電話等の電子機器の普及に伴い、電子機器の高性能化の要求が高まっている。このような電子機器の高性能化を実現するためには、メモリの高性能化、インターフェイスの高速化、外部機器の処理性能の向上などが挙げられるが、とりわけメモリの高性能化が求められている。
ここでいうメモリとは、データやプログラムを記憶するためのメインメモリの他に、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等の信号処理回路に含まれるレジスタやキャッシュメモリなども含まれる。レジスタは、演算処理やプログラムの実行状態の保持などのために一時的にデータを保持するために設けられている。また、キャッシュメモリは、演算回路とメインメモリとの間に介在し、低速なメインメモリへのアクセスを減らして演算処理を高速に行うために設けられている。レジスタやキャッシュメモリ等の記憶装置は、メインメモリよりも高速でデータの書き込みを行う必要がある。よって、通常は、レジスタとしてフリップフロップが、キャッシュメモリとしてＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の揮発性の記憶回路が用いられる。
ところで、消費電力を抑えるため、データの入出力が行われない期間において信号処理回路への電源電圧の供給を一時的に停止するという方法が提案されている。その方法では、レジスタ、キャッシュメモリ等の揮発性の記憶回路の周辺に不揮発性の記憶回路を配置し、上記データをその不揮発性の記憶回路に一時的に記憶させる。こうして、信号処理回路において電源電圧の供給を停止する間も、レジスタ、キャッシュメモリ等に記憶されたデータは保持される（例えば、特許文献１参照）。
また、信号処理回路において長時間の電源電圧の供給停止を行う際には、電源電圧の供給停止の前に、揮発性の記憶回路内のデータをハードディスク、フラッシュメモリ等の外部の記憶装置に移すことで、データの消失を防ぐこともできる。
特開平１０−０７８８３６号公報
特許文献１に開示されたような信号処理回路において、電源の供給を停止する間、外部の記憶装置に揮発性の記憶回路のデータを記憶させる方法では、電源の供給を再開した後、外部の記憶装置から揮発性の記憶回路にデータを戻すための時間を要する。よって、このような信号処理回路は、消費電力の低減を目的とした短時間の電源供給停止には適さない。
上述の課題に鑑み、本発明の一態様は、電源の供給を停止しても、記憶している論理状態が消えない記憶装置を提供することを目的の一つとする。また、該記憶装置を用いることで、電源の供給の停止により消費電力を抑えることができる信号処理回路を提供することを目的の一とする。
本発明の一態様に係る記憶装置は、論理回路と、第１の記憶回路と、第２の記憶回路と、第１の制御回路と、第２の制御回路と、を有する記憶素子と、プリチャージ回路と、を有する。具体的な構成について以下に説明する。
本発明の一態様に係る記憶装置は、第１乃至第４のノードを有する論理回路と、第１のノード、第２のノード、及び第３のノードと電気的に接続された第１の制御回路と、第１のノード、第２のノード、及び第４のノードと電気的に接続された第２の制御回路と、第１のノード、第１の制御回路、及び第２の制御回路と電気的に接続された第１の記憶回路と、第２のノード、第１の制御回路、及び第２の制御回路と電気的に接続された第２の記憶回路と、第１のノード、第２のノード、第１の記憶回路、及び第２の記憶回路と電気的に接続されたプリチャージ回路と、を有し、第１の記憶回路及び第２の記憶回路は、チャネルが酸化物半導体膜に形成されるトランジスタ及び容量素子を有し、第１の制御回路は、第１のノード及び第２のノードの電位に応じて第３のノードに第１の電位を出力し、第２の制御回路は、第１のノード及び第２のノードの電位に応じて第４のノードに第２の電位を出力し、プリチャージ回路は、第１の電位と第２の電位との間の第３の電位を第１のノード及び第２のノードに出力する。
記憶装置に電源が供給されている間は、論理回路の第１のノード及び第２のノードに、データを保持する。電源の供給が停止される前に、論理回路の第１のノード及び第２のノードに保持されたデータを、第１のノード及び第２のノードに接続された第１の記憶回路及び第２の記憶回路にそれぞれ保持する。
第１の記憶回路及び第２の記憶回路が有するトランジスタは、オフ電流が低いことが好ましい。具体的に、オフ電流密度を、１００ｚＡ／μｍ以下、好ましくは１０ｚＡ／μｍ以下とすることが好ましい。オフ電流が低いトランジスタとして、チャネルがシリコンのバンドギャップよりも大きい半導体でなる層や基板中に形成されるトランジスタであることが好ましい。バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である半導体として、例えば、酸化物半導体が挙げられる。チャネルが酸化物半導体に形成されるトランジスタはオフ電流が極めて小さいという特徴を有している。
したがって、該トランジスタを、第１の記憶回路及び第２の記憶回路に用いることにより、該トランジスタがオフ状態である場合、該トランジスタに接続された容量素子によって、長期間にわたり電位を保持することが可能である。また、電源の供給を停止した場合であっても、論理回路の論理状態を第１の記憶回路及び第２の記憶回路に保持することが可能である。このような記憶素子を用いることで、電源を切っても記憶している論理状態が消えない記憶装置を提供することができる。
また、電源の供給を停止する前に、記憶装置に保持されたデータを別の記憶装置に移す必要がなくなるため、短時間で、電源の供給を停止することができる。
酸化物半導体膜は、インジウム、ガリウム、錫、及び亜鉛から選ばれた二種類以上の元素を含んでいる。
本発明の一態様に係る記憶装置は、プリチャージ回路が設けられ、該プリチャージ回路に論理回路、第１の記憶回路、及び第２の記憶回路がそれぞれ接続されている。記憶装置に電源の供給を停止し、その後、記憶装置に電源の供給を再開し、第１の記憶回路及び第２の記憶回路に保持されたデータを論理回路に復元する際に、プリチャージ回路から出力されたプリチャージ電位を、論理回路と第１の記憶回路とが接続された第１のノード、及び論理回路と第２の記憶回路とが接続された第２のノードにそれぞれ与える。その後、第１の記憶回路及び第２の記憶回路が有するトランジスタをそれぞれオン状態とする。これにより、第１の記憶回路及び第２の記憶回路に保持された電位に基づいて、論理回路の第１のノード及び第２のノードの電位が変動し、電源の供給の停止前に保持されていた電位に確定させることができる。したがって、第１の記憶回路及び第２の記憶回路から論理回路の第１のノード及び第２のノードへのデータの復元を短時間で行うことができる。
また、本発明の一態様に係る記憶装置を信号処理回路に用いることにより、短時間の電源の供給の停止を行う場合に、消費電力を抑えることができる。
また、上記構成において、第１の制御回路は、ｎチャネル型トランジスタを有し、第２の制御回路は、ｐチャネル型トランジスタを有している。第１の制御回路が有するｎチャネル型トランジスタのしきい値電圧は、第３の電位より高く第２の電位より低く、ｐチャネル型トランジスタのしきい値電圧は、第３の電位より低く第１の電位より高いことが好ましい。具体的には、ｎチャネル型トランジスタのしきい値電圧は、下記の式（１）で表され、また、ｐチャネル型トランジスタのしきい値電圧は、下記の式（２）で表される。
なお、Ｖは第１の記憶回路または第２の記憶回路に保持されるハイレベル電位を表し、Ｃｓは、第１の記憶回路が有する容量素子又は第２の記憶回路が有する容量素子の容量を表し、Ｃは、プリチャージ回路と第１の記憶回路とを接続する配線（ビット線ともいう）、又はプリチャージ回路と第２の記憶回路とを接続する配線（反転ビット線ともいう）の寄生容量を表し、Ｖｐｒｅは、プリチャージ電位を表す。
第１の制御回路が有するｎチャネル型トランジスタ及び第２の制御回路が有するｐチャネル型トランジスタのしきい値電圧を上記のように設定することで、第１の制御回路及び第２の制御回路は、論理回路の第１のノード及び第２のノードの電位に応じて、第１の電位及び第２の電位を、第３のノード及び第４のノードに出力することができる。これにより、論理回路に第１の電位及び第２の電位を与えるための制御信号を生成する回路を別途設ける必要がないため、記憶装置を簡略化することができる。
本発明の一態様により、電源の供給を停止しても記憶している論理状態が消えない記憶装置を提供することができる。また、該記憶装置を用いることで、電源供給停止により消費電力を抑えることができる信号処理回路を提供することができる。
記憶装置の回路図。 記憶装置の動作を示すタイミングチャート。 記憶装置の動作を示すタイミングチャート。 記憶装置の回路図。 メモリセルアレイの回路図。 記憶装置の動作を示すタイミングチャート。 記憶装置の作製方法を示す図。 記憶装置の作製方法を示す図。 記憶装置の作製方法を示す図。 記憶装置の作製方法を示す図。 トランジスタの断面図。 酸化物材料の結晶構造を説明する図。 酸化物材料の結晶構造を説明する図。 酸化物材料の結晶構造を説明する図。 酸化物材料の結晶構造を説明する図。 計算によって得られた移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算に用いたトランジスタの断面構造を説明する図。 トランジスタの上面図及び断面図。 トランジスタの特性を示す図。 トランジスタの特性を示す図。 信号処理回路のブロック図。 電子機器の図。
以下では、実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れかわることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れかえて用いることができるものとする。
また、電圧は、ある電位と基準の電位（例えばグラウンド電位）との電位差のことを示す場合が多い。よって、本明細書において、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換えることが可能である。
「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものである。
（実施の形態１）
本発明の一態様に係る記憶素子及び記憶装置について、図１を参照して説明する。図１に、記憶装置１００の回路構成を示す。
〈記憶装置の構成〉
図１に示す記憶装置１００は、記憶素子１１０及びプリチャージ回路１０８を有する。
記憶素子１１０は、論理回路１０１、記憶回路１０２、記憶回路１０３、制御回路１０４、及び制御回路１０５を有する。また、記憶素子１１０は、上述の回路に加えて、スイッチ１０６及びスイッチ１０７を有していてもよい。また、主電源を第１の電源電位Ｖ１とする（図示せず）。なお、回路図においては、酸化物半導体を用いたトランジスタであることを示すために、ＯＳの符号（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒの略）を併記する場合がある。
論理回路１０１は、２個のｐチャネル型のトランジスタ１１１、トランジスタ１１２と、２個のｎチャネル型のトランジスタ１１３、トランジスタ１１４の合計４つのトランジスタで構成される。トランジスタ１１１及びトランジスタ１１３、並びにトランジスタ１１２及びトランジスタ１１４は、それぞれインバータを構成し、互いの入出力端子は交叉接続されて、２つの安定状態をもつフリップフロップを構成する。
本明細書等では、トランジスタ１１１及びトランジスタ１１３で構成されるインバータを第１のインバータ回路と呼び、トランジスタ１１２及びトランジスタ１１４で構成されるインバータを第２のインバータ回路と呼ぶ。第２のインバータ回路の入力端子と、第１のインバータ回路の出力端子と、スイッチ１０６の第１の端子とは互いに電気的に接続しており、その接続点をノードＯとし、第１のインバータ回路の入力端子と、第２のインバータ回路の出力端子と、スイッチ１０７の第１の端子とは互いに電気的に接続しており、その接続点をノードＰとする。また、トランジスタ１１３のソース又はドレインの一方と、トランジスタ１１４のソース又はドレインの一方とで構成されるノードをノードＱとし、トランジスタ１１１のソース又はドレインの一方と、トランジスタ１１２のソース又はドレインの一方とで構成されるノードをノードＲとする。
記憶回路１０２は、トランジスタ１１５及び容量素子１１６を有する。ここで、トランジスタ１１５のソース又はドレインの一方は、論理回路１０１のノードＯと接続され、トランジスタ１１５のソース又はドレインの他方は、容量素子１１６の一対の電極のうち一方と接続される。また、トランジスタ１１５と容量素子１１６の接続点をノードＭとする。また、トランジスタ１１５のゲートには、制御信号Ｓ２が入力される。
記憶回路１０３は、トランジスタ１１７及び容量素子１１８を有する。ここで、トランジスタ１１７のソース又はドレインの一方は、論理回路１０１のノードＰと接続され、トランジスタ１１７のソース又はドレインの他方は、容量素子１１８の一対の電極のうち一方と接続される。また、トランジスタ１１７及び容量素子１１８の接続点をノードＮとする。また、トランジスタ１１７のゲートには、制御信号Ｓ２が入力される。
ここで、トランジスタ１１５及びトランジスタ１１７は、オフ電流が低いことが好ましい。具体的に、オフ電流密度を、１００ｚＡ／μｍ以下、好ましくは１０ｚＡ／μｍ以下とすることが好ましい。オフ電流が低いトランジスタとして、チャネルがシリコンのバンドギャップよりも大きい半導体でなる層や基板中に形成されるトランジスタであることが好ましい。バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である半導体として、例えば、酸化物半導体が挙げられる。チャネルが酸化物半導体に形成されるトランジスタはオフ電流が極めて小さいという特徴を有している。
したがって、トランジスタ１１５に、チャネルが酸化物半導体に形成されるトランジスタを用いることにより、トランジスタ１１５がオフ状態である場合、ノードＭの電位を長期間にわたり保持することができる。同様に、トランジスタ１１７に、チャネルが酸化物半導体に形成されるトランジスタを用いることにより、トランジスタ１１７がオフ状態である場合、ノードＮの電位を長期間にわたり保持することができる。
また、酸化物半導体材料として、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料を用いる場合、トランジスタの電界効果移動度を、３０ｃｍ２／Ｖｓｅｃ以上、好ましくは４０ｃｍ２／Ｖｓｅｃ以上、より好ましくは６０ｃｍ２／Ｖｓｅｃ以上とすることができるため、記憶回路１０２及び記憶回路１０３を高速動作させることが可能となる。
制御回路１０４は、トランジスタ１１９及びトランジスタ１２０を有する。ここで、トランジスタ１１９のゲートは、論理回路１０１のノードＯと接続され、トランジスタ１２０のゲートは、論理回路１０１のノードＰと接続される。また、トランジスタ１１９のソース又はドレインの一方及びトランジスタ１２０のソース又はドレインの一方は、論理回路１０１のノードＱと接続される。また、トランジスタ１１９のソース又はドレインの他方、及びトランジスタ１２０のソース又はドレインの他方には、第２の電源電位Ｖ２（例えば、ＶＳＳ）が与えられる。
制御回路１０５は、トランジスタ１２１及びトランジスタ１２２を有する。ここで、トランジスタ１２１のゲートは、論理回路１０１のノードＯと接続され、トランジスタ１２２のゲートは、論理回路１０１のノードＰと接続される。また、トランジスタ１２１のソース又はドレインの一方、及びトランジスタ１２２のソース又はドレインの一方は、論理回路１０１のノードＲと接続される。また、トランジスタ１２１のソース又はドレインの他方、及びトランジスタ１２２のソース又はドレインの他方には、第３の電源電位Ｖ３（例えば、ＶＤＤ）が与えられる。
スイッチ１０６は、トランジスタ１２３で構成される。スイッチ１０６の第１の端子は、トランジスタ１２３のソース又はドレインの一方に相当し、第２の端子は、トランジスタ１２３のソース又はドレインの他方に相当し、第３の端子は、トランジスタ１２３のゲートに相当する。スイッチ１０６の第１の端子は、論理回路１０１のノードＯと接続される。また、スイッチ１０６の第２の端子には、データＤが入力される。スイッチ１０６として、ｎチャネル型トランジスタを用いる場合について説明するが、ｐチャネル型トランジスタを用いてもよい。また、スイッチ１０６は、ｎチャネル型トランジスタとｐチャネル型トランジスタとを組み合わせて用いてもよい。例えば、スイッチ１０６は、アナログスイッチとしてもよい。
スイッチ１０７は、トランジスタ１２４で構成される。スイッチ１０７の第１の端子は、トランジスタ１２４のソース又はドレインの一方に相当し、第２の端子は、トランジスタ１２４のソース又はドレインの他方に相当し、第３の端子は、トランジスタ１２４のゲートに相当する。スイッチ１０７の第１の端子は、論理回路１０１のノードＰと接続される。また、スイッチ１０７の第２の端子には、データＤＢが入力される。スイッチ１０７として、ｎチャネル型トランジスタを用いる場合について説明するが、ｐチャネル型トランジスタを用いてもよい。また、スイッチ１０７は、ｎチャネル型トランジスタとｐチャネル型トランジスタとを組み合わせて用いてもよい。例えば、スイッチ１０７は、アナログスイッチとしてもよい。
スイッチ１０６の第３の端子及びスイッチ１０７の第３の端子には、制御信号Ｓ１が入力される。スイッチ１０６の第３の端子に制御信号Ｓ１が入力されることによって、第１の端子と第２の端子の間の導通または非導通（トランジスタ１２３のオン状態またはオフ状態）が選択される。同様に、スイッチ１０７の第３の端子に制御信号Ｓ１が入力されることによって、第１の端子と第２の端子の間の導通または非導通（トランジスタ１２４のオン状態またはオフ状態）が選択される。
プリチャージ回路１０８は、トランジスタ１２５、トランジスタ１２６、及びトランジスタ１２７を有する。トランジスタ１２５のソース又はドレインの一方、及びトランジスタ１２６のソース又はドレインの一方は、論理回路１０１のノードＯと接続され、トランジスタ１２５のソース又はドレインの他方、及びトランジスタ１２７のソース又はドレインの一方は、論理回路１０１のノードＰと接続される。また、トランジスタ１２６のソース又はドレインの他方、及びトランジスタ１２７のソース又はドレインの他方からプリチャージ電位Ｖｐｒｅ（例えば、ＶＤＤ／２）が与えられる。また、トランジスタ１２５、トランジスタ１２６、トランジスタ１２７のゲートには、制御信号Ｓ３が入力される。
なお、制御回路１０４が有するトランジスタ１１９及びトランジスタ１２０のしきい値電圧は、論理回路１０１が有するトランジスタ１１３及びトランジスタ１１４よりも低いことが好ましい。具体的に、トランジスタ１１９及びトランジスタ１２０のしきい値電圧Ｖｔｈ＿ｎは、下記の式（１）より高いことが好ましい。
Ｖは記憶回路１０２または記憶回路１０３に保持されるハイレベル電位を表し、Ｃｓは、容量素子１１６又は容量素子１１８の容量を表し、Ｃは、トランジスタ１２６とトランジスタ１１５とを接続する配線（ビット線ともいう）、又はトランジスタ１２７とトランジスタ１１７とを接続する配線（反転ビット線ともいう）の寄生容量を表し、Ｖｐｒｅは、プリチャージ電位を表す。なお、本実施の形態では、ノードＭにハイレベル電位が保持されているため、Ｖは記憶回路１０２のノードＭに保持されている電位を表し、Ｃｓは容量素子１１６の容量を表し、Ｃはトランジスタ１２６とトランジスタ１１５を接続する配線の寄生容量を表し、Ｖｐｒｅは、プリチャージ電位を表す。
また、制御回路１０５が有するトランジスタ１２１及びトランジスタ１２２のしきい値電圧は、論理回路１０１が有するトランジスタ１１１及びトランジスタ１１２よりも高いことが好ましい。具体的に、トランジスタ１２１及びトランジスタ１２２のしきい値電圧Ｖｔｈ＿ｐは、下記の式（２）より低いことが好ましい。
本実施の形態では、トランジスタ１１１、トランジスタ１１２、トランジスタ１２１、トランジスタ１２２を、ｐチャネル型トランジスタとし、トランジスタ１１５、トランジスタ１１７、トランジスタ１２３〜１２７を、ｎチャネル型トランジスタとして説明するが、これに限定されず、トランジスタの導電型は適宜設定することができる。
〈記憶装置の駆動方法１〉
次に、図１に示す記憶装置１００の駆動方法の一について、図２に示すタイミングチャートを参照して説明する。
図２のタイミングチャートにおいて、Ｖ１は第１の電源電位（主電源を表す）であり、Ｓ１は制御信号Ｓ１の電位であり、Ｓ２は制御信号Ｓ２の電位であり、Ｓ３は制御信号Ｓ３の電位であり、Ｏは論理回路１０１のノードＯの電位であり、Ｐは論理回路１０１のノードＰの電位であり、Ｑは論理回路１０１のノードＱの電位であり、Ｒは論理回路１０１のノードＲの電位であり、ＭはノードＭの電位であり、ＮはノードＮの電位であり、ＤはデータＤの電位であり、ＤＢはデータＤＢの電位である。また、ローレベル電位（第１の電位とも呼ぶ）をＶＳＳ、ハイレベル電位（第２の電位とも呼ぶ）をＶＤＤ、プリチャージ電位Ｖｐｒｅ（第３の電位とも呼ぶ）を（ＶＤＤ／２）として説明する。また、データＤとしてハイレベル電位、データＤＢとしてローレベル電位を与える場合について説明するが、データＤとしてローレベル電位、データＤＢとしてハイレベル電位を与えてもよい。
期間１は、論理回路１０１へデータを書き込む期間である。期間１では、制御信号Ｓ１としてハイレベル電位を、スイッチ１０６及びスイッチ１０７の第３の端子に与える。これにより、スイッチ１０６及びスイッチ１０７の第１の端子及び第２の端子は、導通状態となる。スイッチ１０６を介して、データＤの電位（ハイレベル電位）が、第２のインバータ回路の入力端子へ与えられ、トランジスタ１１４がオン状態となる。また、スイッチ１０７を介して、データＤＢの電位（ローレベル電位）が、第１のインバータ回路の入力端子へ与えられ、トランジスタ１１１がオン状態となる。
また、スイッチ１０６を介して、データＤの電位（ハイレベル電位）が、制御回路１０４が有するトランジスタ１１９のゲートに与えられ、トランジスタ１１９がオン状態となる。このとき、トランジスタ１１９のソース又はドレインの他方から、第２の電源電位Ｖ２（例えば、ローレベル電位）が論理回路１０１のノードＱへ与えられる。これにより、ノードＱの電位はローレベル電位となる。同時に、スイッチ１０７を介して、データＤＢの電位（ローレベル電位）は制御回路１０５が有するトランジスタ１２２のゲートに与えられ、トランジスタ１２２がオン状態となる。このとき、トランジスタ１２２のソース又はドレインの他方から、第３の電源電位Ｖ３（例えば、ハイレベル電位）が論理回路１０１のノードＲへ与えられる。これにより、ノードＲの電位はハイレベル電位となる。
以上により、論理回路１０１を活性化することができ、ノードＯ及びノードＰに、データＤ及びデータＤＢを保持することができる。その後、制御信号Ｓ１としてローレベル電位をスイッチ１０６及びスイッチ１０７の第３の端子に与えることにより、スイッチ１０６及びスイッチ１０７の第１の端子及び第２の端子を非導通状態とする。
期間２は、論理回路１０１へ書き込まれたデータＤ及びデータＤＢをそれぞれ、記憶回路１０２及び記憶回路１０３にそれぞれ書き込む期間である。期間２では、制御信号Ｓ２としてハイレベル電位をトランジスタ１１５及びトランジスタ１１７のゲートに与えることにより、トランジスタ１１５及びトランジスタ１１７をオン状態とする。これにより、論理回路１０１のノードＯ及びノードＰに保持されたデータＤ及びデータＤＢの電位が、ノードＭ及びノードＮにそれぞれ与えられる。その後、トランジスタ１１５及びトランジスタ１１７のゲートに、制御信号Ｓ２としてローレベル電位を与えることにより、トランジスタ１１５及びトランジスタ１１７をオフ状態とする。
期間３は、電源の供給停止期間である。期間３では、第１の電源電位Ｖ１をローレベル電位とすることにより、記憶装置１００に与えられる電源の供給を停止する。
電源の供給を停止することにより、論理回路１０１のノードＯ及びノードＰの電位は保持することができなくなる。また、これに伴い、制御回路１０４及び制御回路１０５から論理回路１０１へ第２の電源電位Ｖ２及び第３の電源電位Ｖ３が与えられなくなるため、ノードＲ及びノードＱの電位も保持することができなくなる。
しかし、本発明の一態様では、トランジスタ１１５及びトランジスタ１１７として、オフ電流が小さいトランジスタが用いられている。オフ電流が小さいトランジスタとして、チャネルが酸化物半導体膜に形成されるトランジスタが挙げられる。当該トランジスタは、オフ電流が極めて低いという特徴を有している。したがって、トランジスタ１１５及びトランジスタ１１７がオフ状態となっても、容量素子１１６によって保持された電位（ノードＭの電位）及び容量素子１１８によって保持された電位（ノードＮの電位）を長期間保持することができる。つまり、電源の供給が停止した後において、論理回路１０１のノードＯ及びノードＰが保持していた電位を、ノードＭ及びノードＮに保持することができる。
その後、第１の電源電位Ｖ１をハイレベル電位とすることにより、記憶装置１００に入力される電源の供給を再び開始する。
期間４は、記憶回路１０２及び記憶回路１０３に保持されたデータＤ及びデータＤＢを論理回路１０１のノードＯ及びノードＰに復元する期間である。まず、制御信号Ｓ３としてハイレベル電位を、トランジスタ１２５、１２６、１２７のゲートに与えることにより、トランジスタ１２５、１２６、１２７をオン状態とする。これにより、プリチャージ電位Ｖｐｒｅ（第１の電位と第２の電位の間の第３の電位（例えば、ＶＤＤ／２））が、トランジスタ１２６のソース又はドレインの一方、及びトランジスタ１２７のソース又はドレインの一方から論理回路１０１のノードＯ及びノードＰに与えられることにより、ノードＯ及びノードＰの電位は、第３の電位（例えば、ＶＤＤ／２）となる。その後、制御信号Ｓ３としてローレベル電位を、トランジスタ１２５、１２６、１２７のゲートに与えることにより、トランジスタ１２５、１２６、１２７をオフ状態とする。
次に、制御信号Ｓ２としてハイレベル電位を、トランジスタ１１５及びトランジスタ１１７のゲートに与えることにより、トランジスタ１１５及びトランジスタ１１７をオン状態とする。これにより、論理回路１０１のノードＯ及びノードＰの電位が変動する。例えば、記憶回路１０２にハイレベル電位が保持され、記憶回路１０３にローレベル電位が保持されている場合、論理回路１０１のノードＯの電位は徐々に上昇し、論理回路１０１のノードＰの電位は徐々に下降する。ノードＯの電位とノードＰの電位の差がΔＶになったときに、トランジスタ１１９及びトランジスタ１２２がオン状態となる。具体的に、ΔＶは下記の式（３）で表される。
なお、トランジスタ１１９及びトランジスタ１２０のしきい値電圧は、上述の式（１）よりも高く、トランジスタ１２１及びトランジスタ１２２のしきい値電圧は、上述の式（２）よりも低い。
このとき、トランジスタ１１９のソース又はドレインの他方から、第２の電源電位Ｖ２（例えば、ローレベル電位）が論理回路１０１のノードＱへ与えられる。同時に、トランジスタ１２２のソース又はドレインの他方から、第３の電源電位Ｖ３（例えば、ハイレベル電位）が論理回路１０１のノードＲへ与えられる。これにより、ノードＱの電位はローレベル電位となり、ノードＲの電位はハイレベル電位となる。
以上により、論理回路１０１を活性化することができ、ノードＯ及びノードＰは、再びデータＤ及びデータＤＢを保持した状態となる。その後、制御信号Ｓ２としてローレベル電位をトランジスタ１１５及びトランジスタ１１７に与えることにより、トランジスタ１１５及びトランジスタ１１７をオフ状態とする。
期間５は、論理回路１０１のノードＯ及びノードＰに保持されたデータを読み出す期間である。期間５では、制御信号Ｓ１としてハイレベル電位を、スイッチ１０６及びスイッチ１０７の第３の端子に与えることにより、スイッチ１０６及びスイッチ１０７の第１の端子及び第２の端子は、導通状態となる。スイッチ１０６を介して論理回路１０１のノードＯに保持されたデータＤを読み出すことができ、スイッチ１０７を介して論理回路１０１のノードＰに保持されたデータＤＢを読み出すことができる。読み出しが終了したら、制御信号Ｓ１としてローレベル電位をスイッチ１０６及びスイッチ１０７の第３の端子に与えることにより、スイッチ１０６及びスイッチ１０７の第１の端子及び第２の端子を非導通状態とする。
以上が、記憶装置１００の駆動方法の説明である。
本発明の一態様に示す記憶装置では、記憶素子内に、オフ電流が小さいトランジスタを有する記憶回路を設ける構成としている。オフ電流が小さいトランジスタとして、チャネルが酸化物半導体膜に形成されるトランジスタが挙げられる。該トランジスタは、オフ電流が極めて小さいという特徴を有している。そのため、該トランジスタがオフ状態である場合、該トランジスタに接続された容量素子によって、長期間にわたり電位を保持することが可能である。したがって、電源の供給を停止した場合であっても、記憶素子が有する論理回路の論理状態を保持することが可能である。このような記憶素子を複数用いることで、電源を切っても記憶している論理状態が消えない記憶装置を提供することができる。
また、本発明の一態様に係る記憶装置では、電源の供給を停止する前に、論理回路１０１に保持されたデータＤ及びデータＤＢを、論理回路１０１に接続された記憶回路１０２及び記憶回路１０３にそれぞれ保持する。これにより、電源の供給を停止する前に、記憶装置に保持されたデータを別の記憶装置に移す必要がなくなるため、短時間で、電源の供給を停止することができる。
また、本発明の一態様に係る記憶装置は、プリチャージ回路が設けられ、論理回路１０１、記憶回路１０２、及び記憶回路１０３にそれぞれ接続されている。電源の供給を再開し、記憶回路１０２及び記憶回路１０３に保持されたデータを論理回路１０１に復元する際に、プリチャージ回路からプリチャージ電位を、論理回路１０１と記憶回路１０２とが接続されたノードＯ、及び論理回路１０１と記憶回路１０３とが接続されたノードＰにそれぞれ与える。その後、記憶回路１０２及び記憶回路１０３が有するトランジスタをオン状態とする。これにより、記憶回路１０２及び記憶回路１０３に保持された電位に基づいて、論理回路１０１のノードＯ及びノードＰの電位が変動し、ノードＯ及びノードＰの電位を電源の供給の停止前に保持されていた電位に確定させることができる。したがって、記憶回路１０２及び記憶回路１０３から論理回路１０１のノードＯ及びノードＰへのデータの復元を短時間で行うことができる。
また、本発明の一態様に係る記憶装置を信号処理回路に用いることにより、短時間の電源の供給の停止を行う場合に、消費電力を抑えることができる。
また、本発明の一態様に係る記憶装置は、制御回路１０４及び制御回路１０５が設けられ、論理回路１０１、記憶回路１０２、及び記憶回路１０３にそれぞれ接続されている。制御回路１０４及び制御回路１０５は、ノードＯ及びノードＰの電位に応じて、論理回路１０１に第２の電源電位Ｖ２及び第３の電源電位Ｖ３を出力する。これにより、論理回路１０１に電源電位を供給するための制御信号を生成する回路を別途設ける必要がないため、記憶装置を簡略化することができる。
〈記憶装置の駆動方法２〉
次に、図１に示す記憶装置１００の他の駆動方法について、図３に示すタイミングチャートを参照して説明する。
期間１は、論理回路１０１、記憶回路１０２、及び記憶回路１０３へデータを書き込む期間である。期間１では、制御信号Ｓ２としてハイレベル電位が、トランジスタ１１５及びトランジスタ１１７のゲートに与えられている。これにより、トランジスタ１１５及びトランジスタ１１７はオン状態となっている。その後、制御信号Ｓ１としてハイレベル電位を、スイッチ１０６及びスイッチ１０７の第３の端子に与える。これにより、スイッチ１０６及びスイッチ１０７の第１の端子及び第２の端子は導通状態となる。スイッチ１０６を介して、データＤの電位（ハイレベル電位）が、第２のインバータ回路の入力端子へ与えられ、トランジスタ１１４がオン状態となる。また、スイッチ１０７を介して、データＤＢの電位（ローレベル電位）が、第１のインバータ回路の入力端子へ与えられ、トランジスタ１１１がオン状態となる。
また、スイッチ１０６を介して、データＤの電位（ハイレベル電位）が、制御回路１０４が有するトランジスタ１１９のゲートに与えられ、トランジスタ１１９がオン状態となる。このとき、トランジスタ１１９のソース又はドレインの他方から、第２の電源電位Ｖ２（例えば、ローレベル電位）が論理回路１０１のノードＱへ与えられる。これにより、ノードＱの電位はローレベル電位となる。同時に、スイッチ１０７を介してデータＤＢの電位（ローレベル電位）は制御回路１０５が有するトランジスタ１２２のゲートに与えられ、トランジスタ１２２がオン状態となる。このとき、トランジスタ１２２のソース又はドレインの他方から、第３の電源電位Ｖ３（例えば、ハイレベル電位）が論理回路１０１のノードＲへ与えられる。これにより、ノードＲの電位はハイレベル電位となる。
以上により、論理回路１０１を活性化することができ、ノードＯ及びノードＰに、データＤ及びデータＤＢを保持することができる。このとき、トランジスタ１１５及びトランジスタ１１７はオン状態であるため、論理回路１０１のノードＯ及びノードＰに保持されたデータＤ及びデータＤＢの電位を、トランジスタ１１５及びトランジスタ１１７を介してノードＭ及びノードＮにそれぞれ与えることができる。
その後、制御信号Ｓ１としてローレベル電位をスイッチ１０６及びスイッチ１０７の第３の端子に与えることにより、スイッチ１０６及びスイッチ１０７の第１の端子及び第２の端子を非導通状態とする。また、制御信号Ｓ２をローレベル電位とすることで、トランジスタ１１５及びトランジスタ１１７をオフ状態とする。
図３に示す記憶装置の駆動方法により、論理回路１０１にデータＤ及びデータＤＢを保持した後、記憶回路１０２及び記憶回路１０３のそれぞれにデータＤ及びデータＤＢを保持する場合と比較して、記憶回路１０２及び記憶回路１０３に短時間でデータを保持することができる。
期間２は、電源の供給停止期間である。期間２では、第１の電源電位Ｖ１をローレベル電位とすることにより、記憶装置１００に入力される電源の供給を停止する。
電源の供給を停止することにより、論理回路１０１のノードＯ及びノードＰの電位は保持することができなくなる。また、これに伴い、制御回路１０４及び制御回路１０５から論理回路１０１へ第２の電源電位Ｖ２及び第３の電源電位Ｖ３が与えられなくなるため、ノードＲ及びノードＱの電位も保持することができなくなる。
しかし、本発明の一態様では、トランジスタ１１５及びトランジスタ１１７として、オフ電流が小さいトランジスタが用いられている。オフ電流が小さいトランジスタとして、チャネルが酸化物半導体膜に形成されるトランジスタが挙げられる。当該トランジスタは、オフ電流が極めて低いという特徴を有している。したがって、トランジスタ１１５及びトランジスタ１１７がオフ状態となっても、容量素子１１６によって保持された電位（ノードＭの電位）及び容量素子１１８によって保持された電位（ノードＮの電位）を長期間保持することができる。つまり、電源の供給が停止した後において、論理回路１０１のノードＯ及びノードＰが保持していた電位を、ノードＭ及びノードＮに保持することができる。
その後、第１の電源電位Ｖ１をハイレベル電位とすることにより、記憶装置１００に入力される電源の供給を再び開始する。
期間３は、記憶回路１０２及び記憶回路１０３に保持されたデータＤ及びデータＤＢを論理回路１０１のノードＯ及びノードＰに復元する期間である。まず、制御信号Ｓ３としてハイレベル電位を、トランジスタ１２５、１２６、１２７のゲートに与えることにより、トランジスタ１２５、１２６、１２７をオン状態とする。これにより、プリチャージ電位（第１の電位と第２の電位の間の第３の電位（例えば、ＶＤＤ／２））が、トランジスタ１２６のソース又はドレインの一方、及びトランジスタ１２７のソース又はドレインの一方から、論理回路１０１のノードＯ及びノードＰに与えられることにより、ノードＯ及びノードＰの電位は、第３の電位（例えば、ＶＤＤ／２）となる。その後、制御信号Ｓ３としてローレベル電位を、トランジスタ１２５、１２６、１２７のゲートに与えることにより、トランジスタ１２５、１２６、１２７をオフ状態とする。
次に、制御信号Ｓ２としてハイレベル電位を、トランジスタ１１５及びトランジスタ１１７のゲートに与えることにより、トランジスタ１１５及びトランジスタ１１７をオン状態とする。例えば、記憶回路１０２にハイレベル電位が保持され、記憶回路１０３にローレベル電位が保持されている場合、論理回路１０１のノードＯの電位は徐々に上昇し、論理回路１０１のノードＰの電位は徐々に下降する。ノードＯの電位とノードＰの電位の差がΔＶになったときに、トランジスタ１１９及びトランジスタ１２２がオン状態となる。具体的に、ΔＶは下記の式（３）で表される。
なお、トランジスタ１１９及びトランジスタ１２０のしきい値電圧は、上述の式（１）よりも高く、トランジスタ１２１及びトランジスタ１２２のしきい値電圧は、上述の式（２）よりも低い。
このとき、トランジスタ１１９のソース又はドレインの他方から第２の電源電位Ｖ２（例えば、ローレベル電位）が論理回路１０１のノードＱへ与えられる。同時に、トランジスタ１２２のソース又はドレインの他方から、第３の電源電位Ｖ３（例えば、ハイレベル電位）が論理回路１０１のノードＲへ与えられる。これにより、ノードＱの電位はローレベル電位となり、ノードＲの電位はハイレベル電位となる。
以上により、論理回路１０１を活性化することができ、ノードＯ及びノードＰは、再びデータＤ及びデータＤＢを保持した状態となる。その後、制御信号Ｓ２としてローレベル電位をトランジスタ１１５及びトランジスタ１１７のゲートに与えることにより、トランジスタ１１５及びトランジスタ１１７をオフ状態とする。
期間４は、論理回路１０１のノードＯ及びノードＰに保持されたデータを読み出す期間である。期間４では、制御信号Ｓ１としてハイレベル電位を、スイッチ１０６及びスイッチ１０７の第３の端子に与えることにより、スイッチ１０６及びスイッチ１０７の第１の端子及び第２の端子は、導通状態となる。スイッチ１０６を介して論理回路１０１のノードＯに保持されたデータＤを読み出すことができ、スイッチ１０７を介して論理回路１０１のノードＰに保持されたデータＤＢを読み出すことができる。読み出しが終了したら、制御信号Ｓ１としてローレベル電位をスイッチ１０６及びスイッチ１０７の第３の端子に与えることにより、スイッチ１０６及びスイッチ１０７の第１の端子及び第２の端子を非導通状態とする。
以上が、記憶装置１００の駆動方法の説明である。
本発明の一態様に示す記憶装置では、記憶素子内に、オフ電流が小さいトランジスタを有する記憶回路を設ける構成としている。オフ電流が小さいトランジスタとして、チャネルが酸化物半導体膜に形成されるトランジスタが挙げられる。該トランジスタは、オフ電流が極めて小さいという特徴を有している。そのため、該トランジスタがオフ状態である場合、該トランジスタに接続された容量素子によって、長期間にわたり電位を保持することが可能である。したがって、電源の供給を停止した場合であっても、記憶素子が有する論理回路の論理状態を保持することが可能である。このような記憶素子を複数用いることで、電源を切っても記憶している論理状態が消えない記憶装置を提供することができる。
本発明の一態様に係る記憶装置では、電源の供給を停止する前に、論理回路１０１に保持されたデータＤ及びデータＤＢを、論理回路１０１に接続された記憶回路１０２及び記憶回路１０３にそれぞれ保持する。これにより、電源の供給を停止する前に、記憶装置に保持されたデータを別の記憶装置に移す必要がなくなるため、短時間で、電源の供給を停止することができる。
また、本発明の一態様に係る記憶装置は、プリチャージ回路が設けられ、論理回路１０１、記憶回路１０２、及び記憶回路１０３にそれぞれ接続されている。電源の供給を再開し、記憶回路１０２及び記憶回路１０３に保持されたデータを論理回路１０１に復元する際に、プリチャージ回路からプリチャージ電位を、論理回路１０１と記憶回路１０２とが接続されたノードＯ、及び論理回路１０１と記憶回路１０３とが接続されたノードＰにそれぞれ供給する。その後、記憶回路１０２及び記憶回路１０３が有するトランジスタをオン状態とする。これにより、記憶回路１０２及び記憶回路１０３に保持された電位に基づいて、論理回路１０１のノードＯ及びノードＰの電位が変動し、ノードＯ及びノードＰの電位を電源の供給の停止前に保持されていた電位に確定させることができる。したがって、記憶回路１０２及び記憶回路１０３から論理回路１０１のノードＯ及びノードＰへのデータの復元を短時間で行うことができる。
また、本発明の一態様に係る記憶装置を信号処理回路に用いることにより、短時間の電源の供給の停止を行う場合に、消費電力を抑えることができる。
また、本発明の一態様に係る記憶装置は、制御回路１０４及び制御回路１０５が設けられ、論理回路１０１、記憶回路１０２、及び記憶回路１０３にそれぞれ接続されている。制御回路１０４及び制御回路１０５は、ノードＯ及びノードＰの電位に応じて、論理回路１０１に第２の電源電位Ｖ２及び第３の電源電位Ｖ３を出力する。これにより、論理回路１０１に電源電位を供給するための制御信号を生成する回路を別途設ける必要がないため、記憶装置を簡略化することができる。
〈記憶装置の構成〉
図４に、図１に示す記憶装置１００とは一部異なる記憶装置１５０について示す。記憶装置１５０は、記憶素子１６０およびプリチャージ回路１０８を有する。また、記憶素子１６０は、論理回路１０１、記憶回路１０２、記憶回路１０３、制御回路１０４、制御回路１０５、スイッチ１０６、及びスイッチ１０７を有する。
図４に示す記憶装置１５０において、プリチャージ回路１０８が有するトランジスタ１２５のソース又はドレインの一方、及びトランジスタ１２６のソース又はドレインの一方は、スイッチ１０６の第２の端子と接続され、トランジスタ１２５のソース又はドレインの他方、及びトランジスタ１２７のソース又はドレインの一方は、スイッチ１０７の第２の端子と接続される。その他の構成については、図１に示す記憶装置１００と同様であるため、詳細な説明は省略する。
制御回路１０４が有するトランジスタ１１９のゲートは、論理回路１０１のノードＯと接続され、トランジスタ１２０のゲートは、論理回路１０１のノードＰと接続される。また、制御回路１０５が有するトランジスタ１２１のゲートは、論理回路１０１のノードＯと接続され、トランジスタ１２２のゲートは、論理回路１０１のノードＰと接続される。
〈メモリセルアレイの構造〉
次に、図４に示す記憶素子１６０を、複数用いてメモリセルアレイを構成した場合について、図５に示す。
図５は、（ｍ×ｎ）個の記憶素子１６０を有する記憶装置のブロック図の一例である。図５中の記憶素子１６０の構成として、図４を用いる場合について説明する。
図５に示す記憶装置２００は、ｍ本（ｍは２以上の整数）の信号線Ｓ１と、ｍ本の信号線Ｓ２と、ｎ本（ｎは２以上の整数）のビット線ＢＬ、ｎ本の反転ビット線（／ＢＬ）と、第１の電源線Ｖ１と、記憶素子１６０が縦ｍ個（行）×横ｎ個（列）のマトリクス状に配置されたメモリセルアレイ２１０と、第１の駆動回路２１１及び第２の駆動回路２１２と、を有する。第１の駆動回路２１１は、ｎ本のビット線ＢＬ及び反転ビット線（／ＢＬ）と接続されており、第２の駆動回路２１２は、ｍ本の信号線Ｓ１及び信号線Ｓ２と接続されている。また、第１の電源線Ｖ１は、記憶装置２００に電源を供給する（図示せず）。なお、第１の駆動回路２１１には、プリチャージ回路１０８＿１〜１０８＿ｎが設けられている。
記憶素子１６０（１，１）〜１６０（ｍ，ｎ）へのアクセスは信号線Ｓ１と信号線Ｓ２で行われ、ビット線ＢＬ及び反転ビット線（／ＢＬ）は接続されたメモリセルにデータの読み出しや書き込みを行う。
第１の駆動回路２１１は、ビット線ＢＬ及び反転ビット線（／ＢＬ）が列方向のメモリセルにアクセスするのを制御する。一方、第２の駆動回路２１２は、信号線Ｓ１及び信号線Ｓ２が行方向のメモリセルにアクセスするのを制御する。
上記の動作により、図５中のメモリセルアレイ２１０にランダムアクセスすることが可能である。
なお、図５においては、図４に示す記憶素子１６０を用いる場合について説明したが、図１に示す記憶素子１１０も用いることができる。記憶装置に、記憶素子として図１に示す記憶素子１１０を用いる場合には、第１の駆動回路２１１にプリチャージ回路を設けず、各記憶素子１１０にプリチャージ回路を設けて、メモリセルアレイを構成するとよい。
〈記憶装置の駆動方法〉
次に、図５に示す記憶装置２００の駆動方法の一について、図６に示すタイミングチャートを参照して説明する。
本実施の形態では、図５に示すメモリセルアレイ２１０のｉ行目（ｉは１以上ｍ以下の自然数）にデータを書き込んだ後、電源の供給を停止し、電源の供給を開始した後、ｉ行目のデータを読み出す場合について説明する。図６に示すタイミングチャートは、ｉ行目の記憶素子１６０（ｉ，１）〜１６０（ｉ，ｎ）の動作を表す。
期間１は、ｉ行目の記憶素子１６０（ｉ，１）〜１６０（ｉ，ｎ）のそれぞれが有する論理回路１０１へデータを書き込む期間である。期間１では、ｉ行目の制御信号Ｓ１＿ｉをハイレベル電位として、記憶素子１６０（ｉ，１）〜１６０（ｉ，ｎ）が有するスイッチ１０６及びスイッチ１０７の第３の端子に与える。これにより、スイッチ１０６及びスイッチ１０７の第１の端子及び第２の端子は、導通状態となる。記憶素子１６０（ｉ，１）〜１６０（ｉ，ｎ）のそれぞれにおいて、スイッチ１０６を介して、データＤの電位（ハイレベル電位）を、第２のインバータ回路の入力端子へ与え、トランジスタ１１４がオン状態となる。また、スイッチ１０７を介して、データＤＢの電位（ローレベル電位）を、第１のインバータ回路の入力端子へ与え、トランジスタ１１１がオン状態となる。なお、論理回路１０１に書き込みが行われないｉ行目以外の制御信号Ｓ１はローレベル電位とする。
また、記憶素子１６０（ｉ，１）〜１６０（ｉ，ｎ）のそれぞれにおいて、スイッチ１０６を介して、データＤの電位（ハイレベル電位）が、制御回路１０４が有するトランジスタ１１９のゲートに与えられ、トランジスタ１１９がオン状態となる。このとき、トランジスタ１１９のソース又はドレインの他方から、第２の電源電位Ｖ２としてローレベル電位が論理回路１０１のノードＱへ与えられる。これにより、ノードＱの電位はローレベル電位となる。同時に、スイッチ１０７を介して、データＤＢの電位（ローレベル電位）は制御回路１０５が有するトランジスタ１２２のゲートに与えられ、トランジスタ１２２がオン状態となる。このとき、トランジスタ１２２のソース又はドレインの他方から、第３の電源電位Ｖ３としてハイレベル電位が論理回路１０１のノードＲへ与えられる。これにより、ノードＲの電位はハイレベル電位となる。
以上により、記憶素子１６０（ｉ，１）〜１６０（ｉ，ｎ）のそれぞれが有する論理回路１０１を活性化することができ、ノードＯ及びノードＰに、データＤ及びデータＤＢを保持することができる。その後、ｉ行目の制御信号Ｓ１＿ｉとしてローレベル電位をスイッチ１０６及びスイッチ１０７の第３の端子に与えることにより、スイッチ１０６及びスイッチ１０７の第１の端子及び第２の端子を非導通状態とする。
期間２は、ｉ行目の記憶素子１６０（ｉ，１）〜１６０（ｉ，ｎ）のそれぞれが有する論理回路１０１へ書き込まれたデータＤ及びデータＤＢをそれぞれ、記憶回路１０２及び記憶回路１０３にそれぞれ書き込む期間である。期間２では、トランジスタ１１５及びトランジスタ１１７のゲートに、ｉ行目の制御信号Ｓ２＿ｉとしてハイレベル電位を与えることにより、トランジスタ１１５及びトランジスタ１１７をオン状態とする。これにより、論理回路１０１のノードＯ及びノードＰに保持されたデータＤ及びデータＤＢの電位が、ノードＭ及びノードＮにそれぞれ与えられる。その後、ｉ行目の制御信号Ｓ２としてローレベル電位をトランジスタ１１５及びトランジスタ１１７のゲートに与えることにより、トランジスタ１１５及びトランジスタ１１７をオフ状態とする。なお、論理回路１０１に書き込みが行われていないｉ行目以外の制御信号Ｓ２はローレベル電位とする。
期間３は、電源の供給停止期間である。期間３では、第１の電源電位Ｖ１をローレベル電位とすることにより、記憶装置２００に与えられる電源の供給を停止する。
電源の供給を停止することにより、ｉ行目の記憶素子１６０（ｉ，１）〜１６０（ｉ，ｎ）のそれぞれが有する論理回路１０１のノードＯ及びノードＰの電位は保持することができなくなる。また、これに伴い、制御回路１０４及び制御回路１０５から論理回路１０１へ第２の電源電位Ｖ２及び第３の電源電位Ｖ３が与えられなくなるため、ノードＲ及びノードＱの電位も保持することができなくなる。
しかし、本発明の一態様では、トランジスタ１１５及びトランジスタ１１７として、オフ電流が小さいトランジスタが用いられている。オフ電流が小さいトランジスタとして、チャネルが酸化物半導体膜に形成されるトランジスタが挙げられる。当該トランジスタは、オフ電流が極めて低いという特徴を有している。したがって、トランジスタ１１５及びトランジスタ１１７がオフ状態となっても、容量素子１１６によって保持された電位（ノードＭの電位）及び容量素子１１８によって保持された電位（ノードＮの電位）を長期間保持することができる。つまり、電源の供給が停止した後において、論理回路１０１のノードＯ及びノードＰが保持していた電位を、ノードＭ及びノードＮに保持することができる。
その後、第１の電源電位Ｖ１をハイレベル電位とすることにより、記憶装置２００に入力される電源の供給を再び開始する。
期間４は、ｉ行目の記憶素子１６０（ｉ，１）〜１６０（ｉ，ｎ）のそれぞれが有する記憶回路１０２及び記憶回路１０３に保持されたデータＤ及びデータＤＢを論理回路１０１のノードＯ及びノードＰに復元する期間である。まず、１列目〜ｎ列目の制御信号Ｓ３をハイレベル電位として、１列目〜ｎ列目のトランジスタ１２５、１２６、１２７のゲートに与えることにより、トランジスタ１２５、１２６、１２７をオン状態とする。これにより、プリチャージ電位（第１の電位と第２の電位の間の第３の電位（例えば、ＶＤＤ／２））が、トランジスタ１２６のソース又はドレインの一方、及びトランジスタ１２７のソース又はドレインの一方から、論理回路１０１のノードＯ及びノードＰに与えられることにより、ノードＯ及びノードＰの電位は、第３の電位（例えば、ＶＤＤ／２）となる。その後、１列目〜ｎ列目の制御信号Ｓ３をローレベル電位として、トランジスタ１２５、１２６、１２７のゲートに与えられることにより、トランジスタ１２５、１２６、１２７をオフ状態とする。
次に、ｉ行目の制御信号Ｓ２＿ｉとしてハイレベル電位を、トランジスタ１１５及びトランジスタ１１７のゲートに与えられることにより、トランジスタ１１５及びトランジスタ１１７をオン状態とする。例えば、記憶回路１０２にハイレベル電位が保持され、記憶回路１０３にローレベル電位が保持されている場合、論理回路１０１のノードＯの電位は徐々に上昇し、論理回路１０１のノードＰの電位は徐々に下降する。ノードＯの電位とノードＰの電位の差がΔＶになったときに、トランジスタ１１９及びトランジスタ１２２がオン状態となる。具体的に、ΔＶは下記の式（３）で表される。
なお、トランジスタ１１９及びトランジスタ１２０のしきい値電圧は、上述の式（１）よりも高く、トランジスタ１２１及びトランジスタ１２２のしきい値電圧は、上述の式（２）よりも低い。
このとき、トランジスタ１１９のソース又はドレインの他方から、第２の電源電位Ｖ２が論理回路１０１のノードＱへ与えられる。同時に、トランジスタ１２２のソース又はドレインの他方から、第３の電源電位Ｖ３が論理回路１０１のノードＲへ与えられる。これにより、ノードＱの電位はローレベル電位となり、ノードＲの電位はハイレベル電位となる。
以上により、ｉ行目の記憶素子１６０（ｉ，１）〜１６０（ｉ，ｎ）のそれぞれが有する論理回路１０１を活性化することができ、ノードＯ及びノードＰは、再びデータＤ及びデータＤＢを保持した状態となる。その後、ｉ行目の制御信号Ｓ２＿ｉとしてローレベル電位をトランジスタ１１５及びトランジスタ１１７のゲートに与えることにより、トランジスタ１１５及びトランジスタ１１７をオフ状態とする。
期間５は、ｉ行目の記憶素子１６０（ｉ，１）〜１６０（ｉ，ｎ）のそれぞれが有する論理回路１０１のノードＯ及びノードＰに保持されたデータを読み出す期間である。期間５では、制御信号Ｓ１としてハイレベル電位を、スイッチ１０６及びスイッチ１０７の第３の端子に与えることにより、スイッチ１０６及びスイッチ１０７の第１の端子及び第２の端子は、導通状態となる。スイッチ１０６を介して論理回路１０１のノードＯに保持されたデータＤを読み出すことができ、スイッチ１０７を介して論理回路１０１のノードＰに保持されたデータＤＢを読み出すことができる。
本発明の一態様に示す記憶装置では、記憶素子内に、オフ電流が小さいトランジスタを有する記憶回路を設ける構成としている。オフ電流が小さいトランジスタとして、チャネルが酸化物半導体膜に形成されるトランジスタが挙げられる。該トランジスタがオフ状態である場合、該トランジスタに接続された容量素子によって、長期間にわたり電位を保持することが可能である。したがって、電源の供給を停止した場合であっても、記憶素子が有する論理回路の論理状態を保持することが可能である。このような記憶素子を複数用いることで、電源を切っても記憶している論理状態が消えない記憶装置を提供することができる。
また、本発明の一態様に係る記憶装置では、電源の供給を停止する前に、論理回路１０１に保持されたデータＤ及びデータＤＢを、論理回路１０１に接続された記憶回路１０２及び記憶回路１０３にそれぞれ保持する。これにより、電源の供給を停止する前に、記憶装置に保持されたデータを別の記憶装置に移す必要がなくなるため、短時間で、電源の供給を停止することができる。
また、本発明の一態様に係る記憶装置は、プリチャージ回路が設けられ、論理回路１０１、記憶回路１０２、及び記憶回路１０３にそれぞれ接続されている。電源の供給を再開し、記憶回路１０２及び記憶回路１０３に保持されたデータを論理回路１０１に復元する際に、プリチャージ回路からプリチャージ電位を、論理回路１０１と記憶回路１０２とが接続されたノードＯ、及び論理回路１０１と記憶回路１０３とが接続されたノードＰにそれぞれ与える。その後、記憶回路１０２及び記憶回路１０３が有するトランジスタをオン状態とする。これにより、記憶回路１０２及び記憶回路１０３に保持された電位に基づいて、論理回路１０１のノードＯ及びノードＰの電位が変動し、ノードＯ及びノードＰの電位を電源の供給の停止前に保持されていた電位に確定させることができる。したがって、記憶回路１０２及び記憶回路１０３から論理回路１０１のノードＯ及びノードＰへのデータの復元を短時間で行うことができる。
また、本発明の一態様に係る記憶装置を信号処理回路に用いることにより、短時間の電源の供給の停止を行う場合に、消費電力を抑えることができる。
また、本発明の一態様に係る記憶装置は、制御回路１０４及び制御回路１０５が設けられ、論理回路１０１、記憶回路１０２、及び記憶回路１０３にそれぞれ接続されている。制御回路１０４及び制御回路１０５は、ノードＯ及びノードＰの電位に応じて、論理回路１０１に第２の電源電位Ｖ２及び第３の電源電位Ｖ３を出力する。これにより、論理回路１０１に電源電位を供給するための制御信号を生成する回路を別途設ける必要がないため、記憶装置を簡略化することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、実施の形態１に示す記憶装置の作製方法の一例について図７乃至図１０を参照して説明する。はじめに、記憶装置の下部に形成されるトランジスタの作製方法について説明し、その後、上部に形成されるトランジスタ及び容量素子の作製方法について説明する。なお、作製工程を示す断面図において、Ａ１−Ａ２はｎチャネル型のトランジスタを作製する工程を示し、Ｂ１−Ｂ２はｐチャネル型のトランジスタを作製する工程を示す。
〈下部のトランジスタの作製方法〉
まず、絶縁膜３０２を介して半導体膜３０４が設けられた基板３００を用意する（図７（Ａ）参照）。
基板３００として、例えば、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム、ガリウムヒ素、インジウムリンなどの化合物半導体基板を適用することができる。また、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板なども挙げられる。
絶縁膜３０２は、酸化シリコン、酸化窒化シリコン、窒化シリコンなどを含む単層構造又は積層構造とする。なお、絶縁膜３０２の形成方法としては、熱酸化法、ＣＶＤ法、スパッタリング法などが挙げられる。絶縁膜３０２の膜厚は、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とする。
また、半導体膜３０４は、シリコンや炭化シリコンなどの単結晶半導体材料、多結晶半導体材料、シリコンゲルマニウム、ガリウムヒ素、インジウムリンなどの化合物半導体材料を適用することができる。なお、半導体膜３０４は、酸化物半導体材料を含まないため、酸化物半導体以外の半導体材料とも記す。
半導体膜３０４として、シリコンなどの単結晶半導体材料を用いる場合には、実施の形態１に示す論理回路１０１、制御回路１０４、制御回路１０５、スイッチ１０６、スイッチ１０７などの動作を高速化することができるため好ましい。
また、絶縁膜３０２を介して半導体膜３０４が設けられた基板３００として、ＳＯＩ基板も適用することができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体膜が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体膜は、シリコン層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁基板上に絶縁膜を介して半導体膜が設けられた構成も含む。本実施の形態では、絶縁膜３０２を介して半導体膜３０４が設けられた基板３００として、単結晶シリコン基板上に酸化シリコン膜を介してシリコン膜が設けられたＳＯＩ基板を用いる場合について説明する。
次に、半導体膜３０４を島状に加工して、半導体膜３０４ａ、３０４ｂを形成する（図７（Ｂ）参照）。当該加工方法として、ドライエッチングを用いることが好適であるが、ウェットエッチングを用いてもよい。エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することができる。
次に、半導体膜３０４ａ、３０４ｂを覆うように、ゲート絶縁膜３０６ａ、３０６ｂを形成する（図７（Ｂ）参照）。ゲート絶縁膜３０６ａ、３０６ｂは、例えば、半導体膜３０４ａ、３０４ｂ表面の熱処理（熱酸化処理や熱窒化処理など）によって形成することができる。熱処理に代えて、高密度プラズマ処理を適用してもよい。高密度プラズマ処理は、例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガス、酸素、酸化窒素、アンモニア、窒素、水素などのうちいずれかの混合ガスを用いて行うことができる。もちろん、ＣＶＤ法やスパッタリング法等を用いてゲート絶縁膜を形成しても良い。
ゲート絶縁膜３０６ａ、３０６ｂは、酸化シリコン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタルなどの材料を用いることができる。また、ゲート絶縁膜として、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））等の高誘電率（ｈｉｇｈ−ｋ）材料を用いることもできる。ゲート絶縁膜は、上述の材料を用いて、単層構造又は積層構造で形成する。また、ゲート絶縁膜３０６ａ、３０６ｂの膜厚は、例えば、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とすることができる。
上述のように、ゲート絶縁膜を薄くすると、トンネル効果などに起因するゲートリークが問題となる。ゲートリークの問題を解消するには、ゲート絶縁膜に、上述したｈｉｇｈ−ｋ材料を用いると良い。ｈｉｇｈ−ｋ材料をゲート絶縁膜に用いることで、電気的特性を確保しつつ、ゲートリークを抑制するために膜厚を大きくすることが可能になる。なお、ｈｉｇｈ−ｋ材料を含む膜と、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウムなどのいずれかを含む膜との積層構造としてもよい。
本実施の形態では、熱酸化処理を用いて、酸化シリコン膜を形成することによって、ゲート絶縁膜３０６ａ、３０６ｂを形成する。
次に、トランジスタのしきい値電圧を制御するために、ｎ型の導電性を付与する不純物元素、及びｐ型の導電性を付与する不純物元素をゲート絶縁膜３０６ａ、３０６ｂを介して半導体膜３０４ａ、３０４ｂに添加する（図７（Ｃ）参照）。半導体膜３０４ａ、３０４ｂがシリコンの場合、ｎ型の導電性を付与する不純物元素としては、例えば、リンや砒素などを用いることができる。また、ｐ型の導電性を付与する不純物元素としては、例えば、硼素、アルミニウム、ガリウムなどを用いることができる。本実施の形態では、ゲート絶縁膜３０６ａを介して半導体膜３０４ａに硼素を添加することで不純物領域３０８を形成し、ゲート絶縁膜３０６ｂを介して半導体膜３０４ｂにリンを添加することで不純物領域３１０を形成する。
図１に示す制御回路１０４に用いるトランジスタ１１９及びトランジスタ１２０のしきい値電圧は、プリチャージ電位Ｖｐｒｅ（第１の電位と第２の電位の間の第３の電位（例えば、ＶＤＤ／２））よりも高いことが好ましく、制御回路１０５に用いるトランジスタ１２１及びトランジスタ１２２のしきい値電圧は、プリチャージ電位Ｖｐｒｅよりも低いことが好ましい。
具体的には、図１に示すトランジスタ１１９及びトランジスタ１２０を作製する場合には、しきい値電圧を下記の式（１）で表される値よりも高い値とすることが好ましい。また、トランジスタ１２１及びトランジスタ１２２を作製する場合には、しきい値電圧を下記の式（２）で表される値よりも低い値とすることが好ましい。
なお、第１の制御回路１０４を構成するｎチャネル型トランジスタのしきい値電圧と、論理回路１０１を構成するｎチャネル型トランジスタのしきい値電圧とを等しくしてもよい。また、第２の制御回路１０５を構成するｐチャネル型トランジスタのしきい値電圧と、論理回路１０１を構成するｐチャネル型トランジスタのしきい値電圧とを等しくしてもよい。この場合には、同じ導電型のトランジスタを作製する際に、しきい値電圧を制御するための不純物元素の添加の量を変化させなくても済むため、トランジスタの作製工程を簡略化することができる。
また、論理回路１０１を構成するｎチャネル型トランジスタのしきい値電圧を、第１の制御回路１０４を構成するｎチャネル型トランジスタのしきい値電圧よりも高くしてもよい。また、論理回路１０１を構成するｐチャネル型トランジスタのしきい値電圧を、第２の制御回路１０５を構成するｐチャネル型トランジスタのしきい値電圧よりも低くしてもよい。この場合には、論理回路１０１を高速動作させることができるため、好ましい。
次に、ゲート絶縁膜３０６ａ、３０６ｂ上にゲート電極（これと同じ層で形成される配線を含む）を形成するための導電膜を形成し、当該導電膜を加工して、ゲート電極３１２ａ、３１２ｂを形成する（図７（Ｄ）参照）。
ゲート電極３１２ａ、３１２ｂに用いる導電膜としては、アルミニウム、銅、チタン、タンタル、タングステン等の金属材料を用いて形成することができる。また、多結晶シリコンなどの半導体材料を用いて、導電膜を形成しても良い。導電膜の形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。また、導電膜の加工は、レジストマスクを用いたエッチングによって行うことができる。本実施の形態では、スパッタリング法を用いて、窒化タンタル膜とタングステン膜とを積層し、加工することによってゲート電極３１２ａ、３１２ｂを形成する。
次に、ゲート電極３１２ａ、３１２ｂをマスクとして、ｎ型の導電型を付与する不純物元素及びｐ型の導電性を付与する不純物元素をゲート絶縁膜３０６ａ、３０６ｂを介して半導体膜３０４ａ、３０４ｂに添加する（図７（Ｅ）参照）。本実施の形態では、ゲート絶縁膜３０６ａを介して半導体膜３０４ａにリンを添加することで不純物領域３１４ａ、３１４ｂを形成し、ゲート絶縁膜３０６ｂを介して半導体膜３０４ｂに硼素を添加することで不純物領域３１６ａ、３１６ｂを形成する。
次に、ゲート電極３１２ａ、３１２ｂの側面にサイドウォール構造の側壁絶縁膜３１８ａ、３１８ｂ、３１８ｃ、３１８ｄを形成する（図８（Ａ）参照）。側壁絶縁膜３１８ａ〜３１８ｄは、ゲート電極３１２ａ、３１２ｂを覆う絶縁膜を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって絶縁膜を加工し、ゲート電極３１２ａ、３１２ｂの側壁に自己整合的にサイドウォール構造の側壁絶縁膜３１８ａ〜３１８ｄを形成すればよい。ここで、絶縁膜について特に限定はないが、例えば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化シリコンを用いることができる。また、低温酸化（ＬＴＯ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄａｔｉｏｎ）法により形成する酸化シリコンを用いてもよい。絶縁膜は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成することができる。
次に、ゲート電極３１２ａ、３１２ｂ、及び側壁絶縁膜３１８ａ〜３１８ｄをマスクとして、ｎ型の導電型を付与する不純物元素、及びｐ型の導電性を付与する不純物元素をゲート絶縁膜３０６ａ、３０６ｂを介して半導体膜３０４ａ、３０４ｂに添加する（図８（Ｂ）参照）。本実施の形態では、ゲート絶縁膜３０６ａを介して半導体膜３０４ａにリンを添加することで不純物領域３２０ａ、３２０ｂを形成し、ゲート絶縁膜３０６ｂを介して半導体膜３０４ｂに硼素を添加することで不純物領域３２２ａ、３２２ｂを形成する。不純物領域３２０ａ、３２０ｂが、不純物領域３１４ａ、３１４ｂよりも高濃度となるように、不純物元素を添加することが好ましく、不純物領域３２２ａ、３２２ｂが、不純物領域３１６ａ、３１６ｂよりも高濃度となるように、不純物元素を添加することが好ましい。
以上により、酸化物半導体以外の半導体材料を含む基板３００を用いて、ｎチャネル型トランジスタ及びｐチャネル型トランジスタを作製することができる（図８（Ｂ）参照）。このようなトランジスタは、高速動作が可能であるという特徴を有する。このため、トランジスタを論理回路１０１、スイッチ１０６、スイッチ１０７、プリチャージ回路１０８、等に適用することにより、これらの動作を高速化することができるため好適である。
次に、トランジスタ１１３及びトランジスタ１１１を覆うように、絶縁膜３２４を形成する（図８（Ｃ）参照）。絶縁膜３２４は、酸化シリコン、酸化窒化シリコン、窒化シリコン、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。絶縁膜３２４として、誘電率の低い（ｌｏｗ−ｋ）材料を用いることで、各種電極や配線の重なりに起因する容量を十分に低減することができるため好ましい。なお、絶縁膜３２４として、上述の材料を用いた多孔性の絶縁膜を適用してもよい。多孔性の絶縁膜では、密度の高い絶縁膜と比較して誘電率が低下するため、電極や配線に起因する容量をさらに低減することが可能である。また、絶縁膜３２４として、ポリイミド、アクリル等の有機絶縁材料を用いて形成することもできる。本実施の形態では、酸化窒化シリコンを用いて絶縁膜３２４を形成する場合について説明する。
次に、絶縁膜３２４を形成した後、半導体膜３０４ａ、３０４ｂに添加された不純物元素を活性化するための熱処理を行う。熱処理はファーネスアニール炉を用いて行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱処理は窒素雰囲気中で４００〜６００℃、代表的には４５０〜５００℃で１〜４時間として行う。この熱処理により、不純物元素の活性化と同時に絶縁膜３２４の酸化窒化シリコン膜の水素が放出され、半導体膜３０４ａ、３０４ｂの水素化を行うことができる。
なお、上記の各工程の前後には、さらに電極や配線、半導体膜、絶縁膜などを形成する工程も含んでいてもよい。例えば、下部のトランジスタと、上部のトランジスタを接続するための電極や配線などを形成することが好ましい。また、配線の構造として、絶縁膜及び導電層の積層構造でなる多層配線構造を採用して、高度に集積化した記憶装置を実現することも可能である。
〈上部のトランジスタの作製方法〉
まず、トランジスタ１１５及び容量素子１１６の作製前の処理として、絶縁膜３２４の表面を平坦化させる（図８（Ｄ）参照）。絶縁膜３２４の平坦化処理としては、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、以下ＣＭＰ処理という）などの研磨処理の他にエッチング処理などを適用することも可能である。また、ＣＭＰ処理とエッチング処理とを組み合わせて行ってもよい。絶縁膜３２４の表面は、トランジスタ１１５の特性を向上させるために、可能な限り平坦にしておくことが望ましい。
ここで、ＣＭＰ処理とは、被加工物の表面を基準にし、それにならって表面を化学的・機械的な複合作用により平坦化する手法である。より具体的には、研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させて、スラリーと被加工物との化学反応と、研磨布の被加工物との機械研磨の作用により、被加工物の表面を研磨する方法である。
絶縁膜３２４の表面の平均面粗さ（Ｒａ）として、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に酸化物半導体膜を形成することが好ましい。なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、下記の式（４）にて定義される。
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１）（ｘ２，ｙ２）の４点で表される四角形の領域）の面積を指し、Ｚ０は測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
次に、平坦化された絶縁膜３２４の表面に酸化物半導体膜３４２を成膜する。
用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特に、ＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）のいずれか一または複数を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、
（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２
を満たすことを言い、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
また、酸化物半導体膜３４２としてＩｎ−Ｚｎ系酸化物半導体材料を用いる場合、用いるターゲット中の金属元素の原子数比は、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
酸化物半導体膜３４２としてＩｎ−Ｇａ−Ｚｎ系酸化物半導体材料をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または３：１：４で示されるＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いる。
また、酸化物半導体膜３４２としてＩｎ−Ｓｎ−Ｚｎ系酸化物半導体材料をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ：Ｓｎ：Ｚｎ＝１：１：１、２：１：３、１：２：２、または２０：４５：３５で示されるＩｎ−Ｓｎ−Ｚｎ系酸化物ターゲットを用いる。
また、ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。相対密度の高いターゲットを用いることにより、成膜した酸化物半導体膜３４２を緻密な膜とすることができる。
酸化物半導体膜３４２は、スパッタリング法、分子線エピタキシー法、原子層堆積法またはパルスレーザー蒸着法により成膜することができる。また、酸化物半導体膜３４２の膜厚は、５ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とする。
また、酸化物半導体膜３４２は、非晶質であってもよく、結晶性を有していてもよい。例えば、酸化物半導体膜は、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形、六角形、正三角形、又は正六角形の原子配列を有し、且つ、ｃ軸に垂直な方向から見て、金属原子が層状、又は金属原子と酸素原子が層状に配列した相を含む酸化物である。なお、本明細書等では、ｃ軸配向結晶を含む酸化物半導体膜をＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
ＣＡＡＣ−ＯＳ膜は単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣ−ＯＳ膜は結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。
ＣＡＡＣ−ＯＳ膜に酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ−ＯＳ膜を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ−ＯＳ膜が形成される基板面、ＣＡＡＣ−ＯＳ膜の表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣ−ＯＳ膜を構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣ−ＯＳ膜が形成される基板面、ＣＡＡＣ−ＯＳ膜の表面などに垂直な方向）を向いていてもよい。
ＣＡＡＣ−ＯＳ膜は、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。
このようなＣＡＡＣ−ＯＳ膜に含まれる結晶部分の例として、膜状に形成され、膜表面またはＣＡＡＣ−ＯＳ膜が形成される基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められる結晶部分を挙げることもできる。
次に、酸化物半導体膜３４２をＣＡＡＣ−ＯＳ膜とする方法について説明する。酸化物半導体膜３４２をＣＡＡＣ−ＯＳ膜とする方法として、例えば以下の２種類の方法によって行うことができる。１つの方法は、酸化物半導体膜３４２の成膜を、基板を加熱しながら行う方法であり、もう１つの方法は、酸化物半導体膜３４２の成膜を２回に分け、１度目の成膜の後、２度目の成膜の後のそれぞれに熱処理を行う方法である。
基板を加熱しながら酸化物半導体膜３４２の成膜を１回で行う場合には、基板温度は、１００℃以上６００℃以下とすればよく、好ましくは基板温度が２００℃以上５００℃以下とする。なお、酸化物半導体膜３４２の成膜時に、基板を加熱する温度を高くすることで、非晶質な部分に対して結晶部分の占める割合の多いＣＡＡＣ−ＯＳ膜とすることができる。
また、酸化物半導体膜３４２の成膜を２回に分ける場合には、基板を基板温度１００℃以上４５０℃以下に保ちながら、絶縁膜３２４の上に１層目の酸化物半導体膜３４２を成膜し、窒素、酸素、希ガス、または乾燥空気の雰囲気下で、５５０℃以上基板の歪み点未満の熱処理を行う。該熱処理によって、１層目の酸化物半導体膜３４２の表面を含む領域に結晶領域（板状結晶を含む）が形成される。そして、２層目の酸化物半導体膜３４２を１層目の酸化物半導体膜３４２よりも厚く形成する。その後、再び５５０℃以上基板の歪み点未満の熱処理を行い、表面を含む領域に、結晶領域（板状結晶を含む）が形成された１層目の酸化物半導体膜３４２を結晶成長の種として、上方に結晶成長させ、２層目の酸化物半導体膜３４２の全体を結晶化させる。なお、１層目の酸化物半導体膜３４２は１ｎｍ以上１０ｎｍ以下で成膜することが好ましい。
上述の成膜方法によれば、酸化物半導体膜３４２が、５ｎｍ程度の膜厚であっても、短チャネル効果を抑制することができるため、好ましい。
なお、ＣＡＡＣ−ＯＳ膜に含まれる結晶部分の結晶性は、被形成面のラフネスの影響を受けるため、上述したように絶縁膜３２４の表面は可能な限り平坦にしておくことが望ましい。また、絶縁膜３２４の表面の平均面粗さは、例えば、０．１ｎｍ以上０．５ｎｍ未満とすることが好ましい。絶縁膜３２４表面を平坦化させることにより、ＣＡＡＣ−ＯＳ膜に含まれる結晶部分の連続性を向上させることができる。また、絶縁膜３２４の表面を平坦化させることにより、非晶質な部分に対して結晶部分の占める割合の多いＣＡＡＣ−ＯＳ膜とすることができる。
スパッタリング法により成膜される酸化物半導体膜３４２中には、水素又は水、水酸基を含む化合物などが含まれていることがある。水素や水などは、ドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。したがって、スパッタリング法を用いて、酸化物半導体膜３４２を成膜する際、できる限り酸化物半導体膜３４２に含まれる水素濃度を低減させることが好ましい。
水素濃度を低減させるためには、酸化物半導体膜３４２の成膜時に、スパッタリング装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体膜３４２中へ、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として吸着型の真空ポンプ（例えば、クライオポンプなど）を用いることで、排気系からアルカリ金属、水素原子、水素分子、水、水酸基を含む化合物、または水素化物等の不純物の逆流を低減することができる。
また、ターゲットの純度を、９９．９９％以上とすることで、酸化物半導体膜に混入するアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することができる。また、当該ターゲットを用いることで、酸化物半導体膜において、リチウム、ナトリウム、カリウム等のアルカリ金属の濃度を低減することができる。
なお、酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナトリウム（Ｎａ）のようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使えると指摘されている（神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．６２１−６３３．）。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物半導体膜に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体膜内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタの特性の劣化と、特性のばらつきは、酸化物半導体膜中の水素濃度が十分に低い場合において顕著に現れる。従って、酸化物半導体膜中の水素濃度が１×１０１８／ｃｍ３以下、より好ましくは１×１０１７／ｃｍ３以下である場合には、上記不純物の濃度を低減することが望ましい。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０１６／ｃｍ３以下、好ましくは１×１０１６／ｃｍ３以下、更に好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。
スパッタリング装置の処理室内に供給する雰囲気ガスとして、水素、水、水酸基を含む化合物、水素化物などの不純物が除去された高純度の希ガス（代表的にはアルゴン）、酸素、および希ガスと酸素との混合ガスを適宜用いる。例えば、アルゴンの純度を、９Ｎ（９９．９９９９９９９％）以上（Ｈ２Ｏは、０．１ｐｐｂ、Ｈ２は、０．５ｐｐｂ）とし、露点−１２１℃とする。また、酸素の濃度は、８Ｎ（９９．９９９９９９％）以上（Ｈ２Ｏは、１ｐｐｂ、Ｈ２は、１ｐｐｂ）とし、露点−１１２℃とする。また、希ガスと酸素の混合ガスを用いる場合には、酸素の流量比率を大きくすることが好ましい。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。
上記のようにすることで、水素の混入が低減された酸化物半導体膜３４２を成膜することができる。なお、上記スパッタリング装置を用いても、酸化物半導体膜３４２には少なからず窒素を含んで形成される。例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される酸化物半導体膜３４２の窒素濃度は、５×１０１８ｃｍ−３未満となる。
酸化物半導体膜３４２中の水分又は水素などの不純物をさらに低減（脱水化または脱水素化）するために、酸化物半導体膜３４２に対して、熱処理を行うことが好ましい。例えば、減圧雰囲気下、窒素や希ガスなどの不活性雰囲気下、酸化性雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、酸化物半導体膜３４２に熱処理を施す。なお、酸化性雰囲気とは、酸素、オゾンまたは窒化酸素などの酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、不活性雰囲気とは、前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。
熱処理の温度は、例えば、１５０℃以上基板歪み点温度未満、好ましくは２５０℃以上４５０℃以下、さらに好ましくは３００℃以上４５０℃以下とする。処理時間は３分〜２４時間とする。２４時間を超える熱処理は生産性の低下を招くため好ましくない。
熱処理に用いる加熱装置に特別な限定はなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、電気炉や、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。
熱処理を行うことによって、酸化物半導体膜３４２から水素（水、水酸基を含む化合物）などの不純物を放出させることができる。これにより、酸化物半導体膜３４２中の不純物を低減することができる。
また、熱処理を行うことによって、酸化物半導体膜３４２から不安定なキャリア源である水素を脱離させることができるため、トランジスタのしきい値電圧がマイナス方向へ変動することを抑制させることができる。さらに、トランジスタの信頼性を向上させることができる。
次に、フォトリソグラフィ工程により酸化物半導体膜３４２上にレジストマスクを形成し、該レジストマスクを用いて、酸化物半導体膜３４２を所望の形状にエッチングし、島状の酸化物半導体膜３４２ａを形成する（図９（Ｂ）参照）。なお、該レジストマスクは、フォトリソグラフィ工程の他にインクジェット法、印刷法等を適宜用いることができる。該エッチングは、酸化物半導体膜３４２ａの端部がテーパ形状となるようにエッチングすることが好ましい。島状の酸化物半導体膜３４２ａの端部をテーパ形状とすることで、本工程以降のトランジスタ１１５の作製において、形成される膜の被覆性を向上させることができ、該膜の断切れを防止することができる。テーパ形状は、該レジストマスクを後退させつつエッチングすることで形成することができる。
なお、本実施の形態では、酸化物半導体膜３４２を成膜した直後に熱処理を行う場合について説明したが、島状の酸化物半導体膜３４２ａに加工した後に熱処理を行っても良い。
次に、酸化物半導体膜３４２ａなどの上に導電膜を形成した後、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、該レジストマスクを用いて、導電膜を所望の形状にエッチングして、ソース電極またはドレイン電極３４４ａ、３４４ｂを形成する（図９（Ｃ）参照）。
導電膜は、後にソース電極およびドレイン電極となるものであり、アルミニウム、クロム、銅、チタン、タンタル、モリブデン、タングステン等の金属材料を用いて形成することができる。また、上述した金属材料を成分とする合金等を用いて形成することもできる。さらに、マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、またはこれらを複数組み合わせた材料を用いて形成することもできる。
導電膜は、単層構造であってもよいし、２層以上の積層構造であってもよい。例えば、チタン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。なお、導電膜を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパ形状を有するソース電極またはドレイン電極３４４ａ、３４４ｂへの加工が容易であるというメリットがある。
また、導電膜は、酸化インジウム、酸化インジウム酸化スズ（ＩＴＯともいう）、酸化インジウム酸化亜鉛、酸化亜鉛、ガリウムを添加した酸化亜鉛、グラフェンなどを用いることができる。
導電膜を選択的にエッチングしてソース電極またはドレイン電極３４４ａ、３４４ｂを形成する（図９（Ｃ）参照）。ここで、ソース電極またはドレイン電極３４４ａは、容量素子の一対の電極のうち一方として機能する。
導電膜のエッチングは、形成されるソース電極またはドレイン電極３４４ａ、３４４ｂの端部がテーパ形状となるように行うことが好ましい。ここで、テーパ角は、例えば、３０°以上６０°以下とすることが好ましい。ソース電極またはドレイン電極３４４ａ、３４４ｂの端部がテーパ形状となるようにエッチングすることにより、後に形成されるゲート絶縁膜の被覆性が向上し、段切れを防止することができる。
トランジスタのチャネル長（Ｌ）は、ソース電極またはドレイン電極３４４ａ、及びソース電極またはドレイン電極３４４ｂの下端部の間隔によって決定される。なお、チャネル長（Ｌ）が２５ｎｍ未満のトランジスタを形成する場合に用いるマスク形成の露光を行う際には、数ｎｍ〜数十ｎｍと波長の短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いるのが望ましい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長（Ｌ）を、１０ｎｍ以上１０００ｎｍ（１μｍ）以下とすることも可能であり、回路の動作速度を高めることが可能である。また、微細化によって、記憶装置の消費電力を低減することも可能である。
次に、ソース電極またはドレイン電極３４４ａ、３４４ｂ、及び酸化物半導体膜３４２ａを覆うように、ゲート絶縁膜３４６を形成する（図９（Ｄ）参照）。
ゲート絶縁膜３４６は、ＣＶＤ法やスパッタリング法等を用いて形成することができる。また、ゲート絶縁膜３４６は、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化ガリウム、酸化アルミニウム、酸化タンタルなどを用いることができる。また、ゲート絶縁膜３４６として、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））などの高誘電率（ｈｉｇｈ−ｋ）材料を用いることもできる。ゲート絶縁膜３４６は、単層構造としても良いし、上記の材料を組み合わせて積層構造としても良い。また、その厚さは特に限定されないが、記憶装置を微細化する場合には、トランジスタの動作を確保するために薄くすることが望ましい。例えば、酸化シリコンを用いる場合には、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とすることができる。
また、ゲート絶縁膜３４６は、第１３族元素および酸素を含む絶縁材料としてもよい。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体材料との相性が良い。したがって、第１３族元素および酸素を含む絶縁材料を酸化物半導体膜に接する絶縁膜に用いることで、酸化物半導体膜との界面の状態を良好に保つことができる。
ここで、第１３族元素を含む絶縁材料とは、絶縁材料に一または複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上のものを示す。
例えば、ガリウムを含有する酸化物半導体膜３４２ａに接してゲート絶縁膜３４６を形成する場合に、ゲート絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体膜とゲート絶縁膜の界面特性を良好に保つことができる。また、酸化物半導体膜と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体膜と絶縁膜の界面における水素のパイルアップを低減することができる。なお、絶縁膜に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体膜への水の侵入防止という点においても好ましい。
なお、酸化物半導体膜３４２（または酸化物半導体膜３４２ａ）に熱処理を行うと、水素などが放出されるとともに、酸化物半導体膜３４２に含まれる酸素も放出されてしまう。酸素が放出されることにより、酸化物半導体膜３４２には、酸素欠損が生じてしまう。酸素欠損の一部はドナーとなるため、酸化物半導体膜３４２にキャリアを発生させる原因となり、トランジスタの特性に影響を与えるおそれがある。
そこで、酸化物半導体膜３４２ａに接するゲート絶縁膜３４６として、熱処理により酸素が脱離する絶縁膜を用いることが好ましい。
本明細書等において、「熱処理により酸素が脱離する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算した酸素の脱離量（又は放出量）が１．０×１０１８ｃｍ−３以上、好ましくは３．０×１０２０ｃｍ−３以上であることをいう。また、「熱処理により酸素が脱離しない」とは、ＴＤＳ分析にて、酸素原子に換算した酸素の脱離量（又は放出量）が１．０×１０１８ｃｍ−３未満であることをいう。
以下、酸素の放出量をＴＤＳ分析で酸素原子に換算して定量する方法について説明する。
ＴＤＳ分析したときの気体の脱離量は、イオン強度の積分値に比例する。このため、絶縁膜のイオン強度の積分値と、標準試料の基準値に対する比とにより、気体の脱離量を計算することができる。標準試料の基準値とは、所定の密度の原子を含む試料において、当該原子に相当するイオン強度の積分値に対する当該原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の脱離量（ＮＯ２）は、下記の式（５）で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの全てが酸素分子由来と仮定する。質量数３２のものとしてＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子及び質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （５）
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。上述の式の詳細に関しては、特開平６−２７５６９７公報を参照できる。なお、上記した酸素の脱離量の数値は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ｃｍ−３の水素原子を含むシリコンウェハを用いて測定した数値である。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の脱離量を評価することで、酸素原子の脱離量についても見積もることができる。
なお、ＮＯ２は酸素分子の脱離量である。絶縁膜においては、酸素原子に換算したときの酸素の脱離量は、酸素分子の脱離量の２倍となる。
熱処理により酸素が脱離する膜の一例として、酸素が過剰な酸化シリコン（ＳｉＯｘ（ｘ＞２））がある。酸素が過剰な酸化シリコン（ＳｉＯｘ（ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値である。
酸化物半導体膜３４２ａに接する絶縁膜（例えば、絶縁膜３２４やゲート絶縁膜３４６）として、熱処理により酸素が脱離する絶縁膜を用い、ゲート絶縁膜３４６の成膜後のいずれかの工程の後に、熱処理を行うことにより、絶縁膜３２４やゲート絶縁膜３４６から酸素が脱離し、酸化物半導体膜３４２ａに酸素を供給することができる。これにより、酸化物半導体膜３４２ａに生じた酸素欠損を補償し、酸素欠損を低減することができる。よって、酸化物半導体膜３４２ａにキャリアの生成を抑制することができるため、トランジスタの特性の変動を抑制することができる。
次に、ゲート絶縁膜３４６上に、導電膜を成膜した後、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、該レジストマスクを用いて導電膜を所望の形状にエッチングして、ゲート電極３４８ａ、電極３４８ｂを形成する（図９（Ｄ）参照）。導電層は、容量素子の電極として機能する。導電膜は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。導電膜は、単層構造としても良いし、積層構造としても良い。
次に、ゲート電極３４８ａ及び電極３４８ｂが形成された後に、ゲート電極３４８ａ、ソース電極またはドレイン電極３４４ａ、３４４ｂをマスクとして、酸化物半導体膜３４２ａに、ｎ型の導電性を付与するドーパントを添加し、一対のドーパント領域３４９ａ、３４９ｂを形成する（図１０（Ａ）参照）。なお、酸化物半導体膜３４２ａのうち、ドーパント領域３４９ａとドーパント領域３４９ｂとの間に挟まれた領域が、チャネル形成領域となる。また、チャネル形成領域は、酸化物半導体膜３４２ａにおいて、ゲート絶縁膜３４６を介してゲート電極３４８ａと重なる領域に形成される。
ドーパント領域３４９ａ、３４９ｂを形成するためのドーパントの添加は、イオン注入法を用いることができる。ドーパントは、例えばヘリウム、アルゴン、キセノンなどの希ガスや、窒素、リン、ヒ素、アンチモンなどの１５族原子などを用いることができる。例えば、窒素をドーパントとして用いた場合、ドーパント領域３４９ａ、３４９ｂ中の窒素原子の濃度は、５×１０１９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい。ｎ型の導電性を付与するドーパントが添加されているドーパント領域３４９ａ、３４９ｂは、酸化物半導体膜３４２ａ中の他の領域に比べて導電性が高くなる。よって、ドーパント領域３４９ａ、３４９ｂを酸化物半導体膜３４２ａに設けることで、ソース電極またはドレイン電極３４４ａ、３４４ｂの間の抵抗を下げることができる。
次に、ゲート絶縁膜３４６、ゲート電極３４８ａ、および電極３４８ｂ上に、絶縁膜３５０及び絶縁膜３５２を形成する（図１０（Ａ）参照）。絶縁膜３５０及び絶縁膜３５２は、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化ガリウム、酸化アルミニウム等の無機絶縁材料を含む材料、ポリイミド、アクリル等の有機材料を含む材料を用いて形成することができる。なお、絶縁膜３５０及び絶縁膜３５２には、誘電率の低い材料や、誘電率の低い構造（多孔性の構造など）を用いることが望ましい。絶縁膜３５０及び絶縁膜３５２の誘電率を低くすることにより、配線や電極などの間に生じる容量を低減し、動作の高速化を図ることができるためである。例えば、絶縁膜３５０に、無機材料を含む材料を用い、絶縁膜３５２に有機材料を含む材料を用いることもできる。
また、酸化アルミニウム膜は、水素や水などに対するブロッキング性を有するため、絶縁膜３５０として用いることで、記憶装置の外部から混入する水素や水などが、酸化物半導体膜３４２ａに混入することを防止することができるため、好ましい。また、酸化アルミニウム膜は、酸素に対するブロッキング性も有するため、酸化物半導体膜３４２ａに含まれる酸素が外方拡散されてしまうことを抑制することもできる。絶縁膜３５０として、酸化アルミニウム膜を用いることにより、水素や水などが酸化物半導体膜３４２ａに混入することを防止するとともに、酸化物半導体膜３４２ａに含まれる酸素が外方拡散されてしまうことを抑制することができるため、トランジスタの電気的特性が変動してしまうことを抑制することができる。
次に、ゲート絶縁膜３４６、絶縁膜３５０、及び絶縁膜３５２に、ソース電極またはドレイン電極３４４ｂにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた選択的なエッチングにより行われる。その後、ソース電極またはドレイン電極３４４ｂに接する導電膜を形成する。次に、導電膜に、エッチング処理又はＣＭＰ処理を行うことにより、電極３５４を形成する（図１０（Ｂ）参照）。
次に、絶縁膜３５２を覆い、電極３５４と接するように、配線３５６を形成する（図１０（Ｂ）参照）。配線３５６は、ＰＶＤ法や、ＣＶＤ法を用いて導電膜を形成した後、当該導電膜を加工することによって形成される。また、導電膜は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン等の金属材料や、上述した金属材料を成分とする合金等を用いることができる。さらに、マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。
また、電極３５４を用いずに、配線３５６を形成してもよい。例えば、絶縁膜３５０の開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、その後に、開口に埋め込むようにアルミニウム膜を形成する方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、被形成面の酸化膜（自然酸化膜など）を還元し、下部電極など（ここでは、ソース電極またはドレイン電極３４４ｂ）との接触抵抗を低減させる機能を有する。また、アルミニウム膜のヒロックを防止することができる。また、チタンや窒化チタンなどによるバリア膜を形成した後に、メッキ法により銅膜を形成してもよい。
配線３５６を形成することにより、下層に形成されたトランジスタと、上層に形成されたトランジスタとを、接続することもできる（図示しない）。
以上の工程により、酸化物半導体膜３４２ａを用いたトランジスタ１１５および容量素子１１６を有する記憶素子が完成する（図１０（Ｂ）参照）。
上述の作製方法を用いることにより、酸化物半導体以外の半導体材料を用いたトランジスタ上に、酸化物半導体材料を用いたトランジスタが形成された記憶装置を作製することができる。
上述の作製方法を用いることにより、水素やアルカリ金属の不純物が極めて低減された酸化物半導体膜３４２ａを得ることができる。このように酸化物半導体膜３４２ａに含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。また、酸化物半導体膜３４２ａ中に含まれる、Ｌｉ、Ｎａなどのアルカリ金属、及びＣａなどのアルカリ土類金属などの不純物濃度は、具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０１６／ｃｍ３以下、好ましくは１×１０１６／ｃｍ３以下、更に好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とすることができる。
このような酸化物半導体膜３４２ａを用いてトランジスタ１１５（及びトランジスタ１１７）を作製することにより、オフ電流が極めて小さいトランジスタを作製することができる。具体的には、オフ電流密度を１００ｚＡ／μｍ以下、好ましくは１０ｚＡ／μｍ以下とすることができる。このオフ電流密度は、結晶性を有するシリコン膜にチャネルが形成されるトランジスタのオフ電流密度と比較して極めて低い値である。このように、トランジスタ１１５は、オフ電流が極めて小さくすることができるため、図１に示す記憶素子１１０及び図４に示す記憶素子１６０に用いられる記憶回路１０２、記憶回路１０３として用いることにより、長期にわたり記憶内容を保持することができる。
また、本実施の形態に係るトランジスタは、比較的高い電界効果移動度を有するため、図１及び図４に示すトランジスタ１１５及びトランジスタ１１７に用いることにより、記憶回路１０２及び記憶回路１０３を高速動作させることができる。したがって、図１及び図４に示す記憶装置において、電源の供給を停止する前に、論理回路１０１から記憶回路１０２及び記憶回路１０３へ短時間でデータを移すことができる。また、電源の供給を再開した後、記憶回路１０２及び記憶回路１０３から論理回路１０１へ短時間でデータを戻すことができる。
本発明の一態様に係る記憶素子は、チャネルが酸化物半導体以外の半導体膜に形成されるトランジスタで構成される論理回路１０１、制御回路１０４、制御回路１０５、及びプリチャージ回路１０８上に、チャネルが酸化物半導体膜に形成されるトランジスタ１１５で構成される記憶回路１０２、及びトランジスタ１１７で構成される記憶回路１０３を形成することができる。このように、チャネルが酸化物半導体膜に形成されるトランジスタ１１５及びトランジスタ１１７は、チャネルが酸化物半導体以外の半導体膜に形成されるトランジスタの上に積層することが可能であるため、３次元的に記憶素子を構成することができる。したがって、記憶素子の２次元平面の面積を削減することができる。
ところで、不揮発性のランダムアクセスメモリとして磁気トンネル接合素子（ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌｉｎｇ Ｊｕｎｃｔｉｏｎ）素子）が知られている。ＭＴＪ素子は、絶縁膜を介して上下に配置している強磁性体の磁化の向きが並行であれば低抵抗状態、反並行であれば高抵抗状態となることで情報を記憶する素子である。したがって、本発明の一態様に係る記憶素子とは原理が全く異なっている。表１はＭＴＪ素子と、本発明の一態様に係る記憶素子との対比を示す。
ＭＴＪ素子は磁性材料を使用するためキュリー温度以上にすると磁性が失われてしまうという欠点がある。また、ＭＴＪ素子は電流駆動であるため、シリコンのバイポーラデバイスと相性が良いが、バイポーラデバイスは集積化に不向きである。そして、ＭＴＪ素子は書き込み電流が微少とはいえメモリの大容量化によって消費電力が増大してしまうといった問題がある。
原理的にＭＴＪ素子は磁界耐性に弱く強磁界にさらされると磁化の向きが狂いやすい。また、ＭＴＪ素子に用いる磁性体のナノスケール化によって生じる磁化揺らぎを制御する必要がある。
さらに、ＭＴＪ素子は希土類元素を使用するため、金属汚染を嫌うシリコン半導体のプロセスに組み入れるには相当の注意を要する。ＭＴＪ素子はビット当たりの材料コストから見ても高価であると考えられる。
一方、本実施の形態で示す酸化物半導体を用いたトランジスタは、チャネルを形成する半導体材料が金属酸化物であること以外は、素子構造や動作原理がシリコンＭＯＳＦＥＴと同様である。また、酸化物半導体を用いたトランジスタは磁界の影響を受けず、ソフトエラーも生じ得ないといった特質を有する。このことからシリコン集積回路と非常に整合性が良いといえる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、実施の形態２とは異なる構造を有する酸化物半導体材料を用いたトランジスタについて説明する。
図１１（Ａ）に示すトランジスタ４１１は、下地膜４１２上に形成されたソース電極またはドレイン電極４１４ａ、４１４ｂと、ソース電極またはドレイン電極４１４ａ、４１４ｂ上に形成された酸化物半導体膜４１３と、酸化物半導体膜４１３、ソース電極またはドレイン電極４１４ａ、４１４ｂ上のゲート絶縁膜４１５と、ゲート絶縁膜４１５上において酸化物半導体膜４１３と重なる位置に設けられたゲート電極４１６と、ゲート電極４１６上において酸化物半導体膜４１３を覆う保護絶縁膜４１７とを有する。
図１１（Ａ）に示すトランジスタ４１１は、ゲート電極４１６が酸化物半導体膜４１３の上に形成されているトップゲート型であり、かつ、ソース電極またはドレイン電極４１４ａ、４１４ｂが酸化物半導体膜４１３の下に形成されているボトムコンタクト型である。そして、トランジスタ４１１は、ソース電極またはドレイン電極４１４ａ、４１４ｂと、ゲート電極４１６とが重なっていないので、ソース電極またはドレイン電極４１４ａ、４１４ｂとゲート電極４１６との間に形成される寄生容量を小さく抑えることができ、高速動作を実現することができる。
また、酸化物半導体膜４１３は、ゲート電極４１６が形成された後に酸化物半導体膜４１３にｎ型の導電性を付与するドーパントを添加することで得られる、一対のドーパント領域４１８ａ、４１８ｂを有する。また、酸化物半導体膜４１３のうち、ゲート絶縁膜４１５を間に挟んでゲート電極４１６と重なる領域がチャネル形成領域４１９である。酸化物半導体膜４１３では、一対のドーパント領域４１８ａ、４１８ｂの間にチャネル形成領域４１９が設けられている。ドーパント領域４１８ａ、４１８ｂを形成するためのドーパントの添加は、イオン注入法を用いることができる。ドーパントは、例えばヘリウム、アルゴン、キセノンなどの希ガスや、窒素、リン、ヒ素、アンチモン、ホウ素などを用いることができる。
例えば、窒素をドーパントとして用いた場合、ドーパント領域４１８ａ、４１８ｂ中の窒素原子の濃度は、５×１０１９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい。
ｎ型の導電性を付与するドーパントが添加されているドーパント領域４１８ａ、４１８ｂは、酸化物半導体膜４１３中の他の領域に比べて導電性が高くなる。よって、ドーパント領域４１８ａ、４１８ｂを酸化物半導体膜４１３に設けることで、ソース電極またはドレイン電極４１４ａ、４１４ｂの間の抵抗を下げることができる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を酸化物半導体膜４１３に用いた場合、窒素を添加した後、３００℃以上６００℃以下程度で加熱処理を施すことにより、ドーパント領域４１８ａ、４１８ｂ中の酸化物半導体はウルツ鉱型の結晶構造を有するようになる。ドーパント領域４１８ａ、４１８ｂ中の酸化物半導体がウルツ鉱型の結晶構造を有することで、さらにドーパント領域４１８ａ、４１８ｂの導電性を高め、ソース電極またはドレイン電極４１４ａ、４１４ｂの間の抵抗を下げることができる。なお、ウルツ鉱型の結晶構造を有する酸化物半導体を形成して、ソース電極またはドレイン電極４１４ａ、４１４ｂの間の抵抗を効果的に下げるためには、窒素をドーパントとして用いた場合、ドーパント領域４１８ａ、４１８ｂ中の窒素原子の濃度を、１×１０２０／ｃｍ３以上７ａｔｏｍｓ％以下とすることが望ましい。しかし、窒素原子が上記範囲よりも低い濃度であっても、ウルツ鉱型の結晶構造を有する酸化物半導体が得られる場合もある。
また、酸化物半導体膜４１３は、ＣＡＡＣ−ＯＳ膜で構成されていても良い。酸化物半導体膜４１３がＣＡＡＣ−ＯＳ膜で構成されている場合、非晶質の場合に比べて酸化物半導体膜４１３の導電率を高めることができるので、ソース電極またはドレイン電極４１４ａ、４１４ｂの間の抵抗を下げることができる。
そして、ソース電極またはドレイン電極４１４ａ、４１４ｂの間の抵抗を下げることで、トランジスタ４１１の微細化を進めても、高いオン電流と、高速動作を確保することができる。また、トランジスタ４１１の微細化により、当該トランジスタを用いた半導体装置の占める面積を縮小化し、単位面積あたりのトランジスタ数を高めることができる。
図１１（Ｂ）に示すトランジスタ４２１は、下地膜４２２上に形成された、酸化物半導体膜４２３と、酸化物半導体膜４２３上に形成されたソース電極またはドレイン電極４２４ａ、４２４ｂと、酸化物半導体膜４２３、ソース電極またはドレイン電極４２４ａ、４２４ｂ上のゲート絶縁膜４２５と、ゲート絶縁膜４２５上において酸化物半導体膜４２３と重なる位置に設けられたゲート電極４２６と、ゲート電極４２６上において酸化物半導体膜４２３を覆う保護絶縁膜４２７とを有する。さらに、トランジスタ４２１は、ゲート電極４２６の側面に設けられた、絶縁膜で形成されたサイドウォール４３０ａ、４３０ｂを有する。
図１１（Ｂ）に示すトランジスタ４２１は、ゲート電極４２６が酸化物半導体膜４２３の上に形成されているトップゲート型であり、かつ、ソース電極またはドレイン電極４２４ａ、４２４ｂが酸化物半導体膜４２３の上に形成されているトップコンタクト型である。そして、トランジスタ４２１は、トランジスタ４１１と同様に、ソース電極またはドレイン電極４２４ａ、４２４ｂと、ゲート電極４２６とが重なっていないので、ソース電極またはドレイン電極４２４ａ、４２４ｂとゲート電極４２６との間に形成される寄生容量を小さく抑えることができ、高速動作を実現することができる。
また、酸化物半導体膜４２３は、ゲート電極４２６が形成された後に酸化物半導体膜４２３にｎ型の導電性を付与するドーパントを添加することで得られる、一対の高濃度ドーパント領域４２８ａ、４２８ｂと、一対の低濃度ドーパント領域４２９ａ、４２９ｂとを有する。また、酸化物半導体膜４２３のうち、ゲート絶縁膜４２５を間に挟んでゲート電極４２６と重なる領域がチャネル形成領域４３１である。酸化物半導体膜４２３では、一対の高濃度ドーパント領域４２８ａ、４２８ｂの間に一対の低濃度ドーパント領域４２９ａ、４２９ｂが設けられ、一対の低濃度ドーパント領域４２９ａ、４２９ｂの間にチャネル形成領域４３１が設けられている。そして、一対の低濃度ドーパント領域４２９ａ、４２９ｂは、酸化物半導体膜４２３中の、ゲート絶縁膜４２５を間に挟んでサイドウォール４３０ａ、４３０ｂと重なる領域に設けられている。
高濃度ドーパント領域４２８ａ、４２８ｂ及び低濃度ドーパント領域４２９ａ、４２９ｂは、上述した、トランジスタ４１１が有するドーパント領域４１８ａ、４１８ｂの場合と同様に、イオン注入法を用いて形成することができる。そして、高濃度ドーパント領域４２８ａ、４２８ｂを形成するためのドーパントの種類については、ドーパント領域４１８ａ、４１８ｂの場合を参照することができる。
例えば、窒素をドーパントとして用いた場合、高濃度ドーパント領域４２８ａ、４２８ｂ中の窒素原子の濃度は、５×１０１９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい。また、例えば、窒素をドーパントとして用いた場合、低濃度ドーパント領域４２９ａ、４２９ｂ中の窒素原子の濃度は、５×１０１８／ｃｍ３以上５×１０１９／ｃｍ３未満であることが望ましい。
ｎ型の導電性を付与するドーパントが添加されている高濃度ドーパント領域４２８ａ、４２８ｂは、酸化物半導体膜４２３中の他の領域に比べて導電性が高くなる。よって、高濃度ドーパント領域４２８ａ、４２８ｂを酸化物半導体膜４２３に設けることで、ソース電極またはドレイン電極４２４ａ、４２４ｂの間の抵抗を下げることができる。また、低濃度ドーパント領域４２９ａ、４２９ｂをチャネル形成領域４３１と高濃度ドーパント領域４２８ａ、４２８ｂの間に設けることで、短チャネル効果による閾値電圧のマイナスシフトを軽減することができる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を酸化物半導体膜４２３に用いた場合、窒素を添加した後、３００℃以上６００℃以下程度で加熱処理を施すことにより、高濃度ドーパント領域４２８ａ、４２８ｂ中の酸化物半導体はウルツ鉱型の結晶構造を有するようになる。またさらに、低濃度ドーパント領域４２９ａ、４２９ｂも、窒素の濃度によっては、上記加熱処理によりウルツ鉱型の結晶構造を有する場合もある。高濃度ドーパント領域４２８ａ、４２８ｂ中の酸化物半導体がウルツ鉱型の結晶構造を有することで、さらに高濃度ドーパント領域４２８ａ、４２８ｂの導電性を高め、ソース電極またはドレイン電極４２４ａ、４２４ｂの間の抵抗を下げることができる。なお、ウルツ鉱型の結晶構造を有する酸化物半導体を形成して、ソース電極またはドレイン電極４２４ａ、４２４ｂの間の抵抗を効果的に下げるためには、窒素をドーパントとして用いた場合、高濃度ドーパント領域４２８ａ、４２８ｂ中の窒素原子の濃度を、１×１０２０／ｃｍ３以上７ａｔｏｍｓ％以下とすることが望ましい。しかし、窒素原子が上記範囲よりも低い濃度であっても、ウルツ鉱型の結晶構造を有する酸化物半導体が得られる場合もある。
また、酸化物半導体膜４２３は、ＣＡＡＣ−ＯＳ膜で構成されていても良い。酸化物半導体膜４２３がＣＡＡＣ−ＯＳ膜で構成されている場合、非晶質の場合に比べて酸化物半導体膜４２３の導電率を高めることができるので、ソース電極またはドレイン電極４２４ａ、４２４ｂの間の抵抗を下げることができる。
そして、ソース電極またはドレイン電極４２４ａ、４２４ｂの間の抵抗を下げることで、トランジスタ４２１の微細化を進めても、高いオン電流と、高速動作を確保することができる。また、トランジスタ４２１の微細化により、当該トランジスタを用いたメモリセルの占める面積を縮小化し、セルアレイの単位面積あたりの記憶容量を高めることができる。
図１１（Ｃ）に示すトランジスタ４４１は、下地膜４４２上に形成されたソース電極またはドレイン電極４４４ａ、４４４ｂと、ソース電極またはドレイン電極４４４ａ、４４４ｂ上に形成された活性層として機能する酸化物半導体膜４４３と、酸化物半導体膜４４３、ソース電極またはドレイン電極４４４ａ、４４４ｂ上のゲート絶縁膜４４５と、ゲート絶縁膜４４５上において酸化物半導体膜４４３と重なる位置に設けられたゲート電極４４６と、ゲート電極４４６上において酸化物半導体膜４４３を覆う保護絶縁膜４４７とを有する。さらに、トランジスタ４４１は、ゲート電極４４６の側面に設けられた、絶縁膜で形成されたサイドウォール４５０ａ、４５０ｂを有する。
図１１（Ｃ）に示すトランジスタ４４１は、ゲート電極４４６が酸化物半導体膜４４３の上に形成されているトップゲート型であり、なおかつ、ソース電極またはドレイン電極４４４ａ、４４４ｂが酸化物半導体膜４４３の下に形成されているボトムコンタクト型である。そして、トランジスタ４４１は、トランジスタ４１１と同様に、ソース電極またはドレイン電極４４４ａ、４４４ｂと、ゲート電極４４６とが重なっていないので、ソース電極またはドレイン電極４４４ａ、４４４ｂとゲート電極４４６との間に形成される寄生容量を小さく抑えることができ、高速動作を実現することができる。
また、酸化物半導体膜４４３は、ゲート電極４４６が形成された後に酸化物半導体膜４４３にｎ型の導電性を付与するドーパントを添加することで得られる、一対の高濃度ドーパント領域４４８ａ、４４８ｂと、一対の低濃度ドーパント領域４４９ａ、４４９ｂとを有する。また、酸化物半導体膜４４３のうち、ゲート絶縁膜４４５を間に挟んでゲート電極４４６と重なる領域がチャネル形成領域４５１である。酸化物半導体膜４４３では、一対の高濃度ドーパント領域４４８ａ、４４８ｂの間に一対の低濃度ドーパント領域４４９ａ、４４９ｂが設けられ、一対の低濃度ドーパント領域４４９ａ、４４９ｂの間にチャネル形成領域４５１が設けられている。そして、一対の低濃度ドーパント領域４４９ａ、４４９ｂは、酸化物半導体膜４４３中の、ゲート絶縁膜４４５を間に挟んでサイドウォール４５０ａ、４５０ｂと重なる領域に設けられている。
高濃度ドーパント領域４４８ａ、４４８ｂ及び低濃度ドーパント領域４４９ａ、４４９ｂは、上述した、トランジスタ４１１が有するドーパント領域４１８ａ、４１８ｂの場合と同様に、イオン注入法を用いて形成することができる。そして、高濃度ドーパント領域４４８ａ、４４８ｂを形成するためのドーパントの種類については、ドーパント領域４１８ａ、４１８ｂの場合を参照することができる。
例えば、窒素をドーパントとして用いた場合、高濃度ドーパント領域４４８ａ、４４８ｂ中の窒素原子の濃度は、５×１０１９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい。また、例えば、窒素をドーパントとして用いた場合、低濃度ドーパント領域４４９ａ、４４９ｂ中の窒素原子の濃度は、５×１０１８／ｃｍ３以上５×１０１９／ｃｍ３未満であることが望ましい。
ｎ型の導電性を付与するドーパントが添加されている高濃度ドーパント領域４４８ａ、４４８ｂは、酸化物半導体膜４４３中の他の領域に比べて導電性が高くなる。よって、高濃度ドーパント領域４４８ａ、４４８ｂを酸化物半導体膜４４３に設けることで、ソース電極またはドレイン電極４４４ａ、４４４ｂの間の抵抗を下げることができる。また、低濃度ドーパント領域４４９ａ、４４９ｂをチャネル形成領域４５１と高濃度ドーパント領域４４８ａ、４４８ｂの間に設けることで、短チャネル効果による閾値電圧のマイナスシフトを軽減することができる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を酸化物半導体膜４４３に用いた場合、窒素を添加した後、３００℃以上６００℃以下程度で加熱処理を施すことにより、高濃度ドーパント領域４４８ａ、４４８ｂ中の酸化物半導体はウルツ鉱型の結晶構造を有するようになる。またさらに、低濃度ドーパント領域４４９ａ、４４９ｂも、窒素の濃度によっては、上記加熱処理によりウルツ鉱型の結晶構造を有する場合もある。高濃度ドーパント領域４４８ａ、４４８ｂ中の酸化物半導体がウルツ鉱型の結晶構造を有することで、さらに高濃度ドーパント領域４４８ａ、４４８ｂの導電性を高め、ソース電極またはドレイン電極４４４ａ、４４４ｂの間の抵抗を下げることができる。なお、ウルツ鉱型の結晶構造を有する酸化物半導体を形成して、ソース電極またはドレイン電極４４４ａ、４４４ｂの間の抵抗を効果的に下げるためには、窒素をドーパントとして用いた場合、高濃度ドーパント領域４４８ａ、４４８ｂ中の窒素原子の濃度を、１×１０２０／ｃｍ３以上７ａｔｏｍｓ％以下とすることが望ましい。しかし、窒素原子が上記範囲よりも低い濃度であっても、ウルツ鉱型の結晶構造を有する酸化物半導体が得られる場合もある。
また、酸化物半導体膜４４３は、ＣＡＡＣ−ＯＳ膜で構成されていても良い。酸化物半導体膜４４３がＣＡＡＣ−ＯＳ膜で構成されている場合、非晶質の場合に比べて酸化物半導体膜４４３の導電率を高めることができるので、ソース電極またはドレイン電極４４４ａ、４４４ｂの間の抵抗を下げることができる。
そして、ソース電極またはドレイン電極４４４ａ、４４４ｂの間の抵抗を下げることで、トランジスタ４４１の微細化を進めても、高いオン電流と、高速動作を確保することができる。また、トランジスタ４４１の微細化により、当該トランジスタを用いた半導体装置の占める面積を縮小化し、単位面積あたりのトランジスタ数を高めることができる。
なお、酸化物半導体を用いたトランジスタにおいて、ソース領域またはドレイン領域として機能する高濃度ドーパント領域をセルフアラインプロセスにて作製する方法の一つとして、酸化物半導体膜の表面を露出させて、アルゴンプラズマ処理をおこない、酸化物半導体膜のプラズマにさらされた領域の抵抗率を低下させる方法が開示されている（Ｓ． Ｊｅｏｎ ｅｔ ａｌ． ”１８０ｎｍ Ｇａｔｅ Ｌｅｎｇｔｈ Ａｍｏｒｐｈｏｕｓ ＩｎＧａＺｎＯ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ ｆｏｒ Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｉｍａｇｅ Ｓｅｎｓｏｒ Ａｐｐｌｉｃａｔｉｏｎｓ”， ＩＥＤＭ Ｔｅｃｈ． Ｄｉｇ．， ｐｐ．５０４―５０７， ２０１０．）。
しかしながら、上記作製方法では、ゲート絶縁膜を形成した後に、ソース領域またはドレイン領域となるべき部分を露出するべく、ゲート絶縁膜を部分的に除去する必要がある。よって、ゲート絶縁膜が除去される際に、下層の酸化物半導体膜も部分的にオーバーエッチングされ、ソース領域またはドレイン領域となるべき部分の膜厚が小さくなってしまう。その結果、ソース領域またはドレイン領域の抵抗が増加し、また、オーバーエッチングによるトランジスタの特性不良が起こりやすくなる。
トランジスタの微細化を進めるには、加工精度の高いドライエッチング法を採用する必要がある。しかし、上記オーバーエッチングは、酸化物半導体膜とゲート絶縁膜の選択比が十分に確保できないドライエッチング法を採用する場合に、顕著に起こりやすい。
例えば、酸化物半導体膜が十分な厚さであればオーバーエッチングも問題にはならないが、チャネル長を２００ｎｍ以下とする場合には、短チャネル効果を防止する上で、チャネル形成領域となる部分の酸化物半導体膜の厚さは２０ｎｍ以下、好ましくは１０ｎｍ以下であることが求められる。そのような薄い酸化物半導体膜を扱う場合には、酸化物半導体膜のオーバーエッチングは、上述したような、ソース領域またはドレイン領域の抵抗が増加、トランジスタの特性不良を生じさせるため、好ましくない。
しかし、本発明の一態様のように、酸化物半導体膜へのドーパントの添加を、酸化物半導体膜を露出させず、ゲート絶縁膜を残したまま行うことで、酸化物半導体膜のオーバーエッチングを防ぎ、酸化物半導体膜への過剰なダメージを軽減することができる。また、加えて、酸化物半導体膜とゲート絶縁膜の界面も清浄に保たれる。従って、トランジスタの特性及び信頼性を高めることができる。
また、酸化物半導体膜より下層に位置する下地膜や、上層に位置する保護絶縁膜は、アルカリ金属や、水素及び酸素に対するバリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いることができる。下地膜及び保護絶縁膜をバリア性の高い絶縁膜の単層または積層、もしくは、バリア性の高い絶縁膜と、バリア性の低い絶縁膜の積層としてもよい。
酸化物半導体膜をバリア性の高い絶縁膜で覆うことにより、外部からの不純物の侵入を防ぐとともに、酸化物半導体膜中からの酸素脱離を防ぐことができる。よって、トランジスタの信頼性を向上させることができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸においては金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む酸化物半導体（ＣＡＡＣ−ＯＳ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜について説明する。
ＣＡＡＣ−ＯＳ膜に含まれる結晶構造の一例について図１２乃至図１５を用いて詳細に説明する。なお、特に断りがない限り、図１２乃至図１５は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図１２において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
図１２（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図１２（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図１２（Ａ）の上半分および下半分にはそれぞれ３個ずつ４配位のＯがある。図１２（Ａ）に示す小グループは電荷が０である。
図１２（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図１２（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図１２（Ｂ）に示す構造をとりうる。図１２（Ｂ）に示す小グループは電荷が０である。
図１２（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構造を示す。図１２（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。または、図１２（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の４配位のＯがあってもよい。図１２（Ｃ）に示す小グループは電荷が０である。
図１２（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図１２（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図１２（Ｄ）に示す小グループは電荷が＋１となる。
図１２（Ｅ）に、２個のＺｎを含む小グループを示す。図１２（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図１２（Ｅ）に示す小グループは電荷が−１となる。
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループ（ユニットセルともいう。）と呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。図１２（Ａ）に示す６配位のＩｎの上半分の３個のＯは下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは上方向にそれぞれ３個の近接Ｉｎを有する。図１２（Ｂ）に示す５配位のＧａの上半分の１個のＯは下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１個の近接Ｇａを有する。図１２（Ｃ）に示す４配位のＺｎの上半分の１個のＯは下方向に１個の近接Ｚｎを有し、下半分の３個のＯは上方向にそれぞれ３個の近接Ｚｎを有する。この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）または４配位の金属原子（Ｚｎ）のいずれかと結合することになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して中グループを構成する。
図１３（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。図１３（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図１３（Ｃ）は、図１３（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図１３（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図１３（Ａ）において、Ｉｎの上半分および下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１３（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎとを示している。
図１３（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グループが複数結合して大グループを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１２（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
具体的には、図１３（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）とする組成式で表すことができる。
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｚｎ−Ｏ系酸化物、Ｚｎ−Ｍｇ−Ｏ系酸化物、Ｓｎ−Ｍｇ−Ｏ系酸化物、Ｉｎ−Ｍｇ−Ｏ系酸化物や、Ｉｎ−Ｇａ−Ｏ系酸化物などを用いた場合も同様である。
例えば、図１４（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。
図１４（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。この中グループが複数結合して大グループを構成する。
図１４（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１４（Ｃ）は、図１４（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図１４（Ａ）に示した中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大グループも取りうる。
具体的には、図１４（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の結晶を得ることができる。なお、得られるＩｎ−Ｇａ−Ｚｎ−Ｏ系の層構造は、ＩｎＧａＯ３（ＺｎＯ）ｎ（ｎは自然数。）とする組成式で表すことができる。
ｎ＝１（ＩｎＧａＺｎＯ４）の場合は、例えば、図１５（Ａ）に示す結晶構造を取りうる。なお、図１５（Ａ）に示す結晶構造において、図１２（Ｂ）で説明したように、Ｇａ及びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
また、ｎ＝２（ＩｎＧａＺｎ２Ｏ５）の場合は、例えば、図１５（Ｂ）に示す結晶構造を取りうる。なお、図１５（Ｂ）に示す結晶構造において、図１２（Ｂ）で説明したように、Ｇａ及びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
以上、説明したように、ＣＡＡＣ−ＯＳ膜に含まれる結晶は、さまざまな構造を取りうる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、トランジスタの電界効果移動度に関して説明する。
酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Ｌｅｖｉｎｓｏｎモデルを用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出せる。
半導体本来の移動度をμ０、測定される電界効果移動度をμとし、半導体中に何らかのポテンシャル障壁（粒界等）が存在すると仮定すると、測定される電界効果移動度μは下記の式（６）で表される。
ここで、Ｅはポテンシャル障壁の高さであり、ｋがボルツマン定数、Ｔは絶対温度である。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルでは、下記の式（７）で表される。
ここで、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の誘電率、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃｏｘは単位面積当たりの容量、Ｖｇはゲート電圧、ｔはチャネルの厚さである。なお、厚さ３０ｎｍ以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。線形領域におけるドレイン電流Ｉｄは、下記の式（８）で表される。
ここで、Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、Ｌ＝Ｗ＝１０μｍである。また、Ｖｄはドレイン電圧である。上式の両辺をＶｇで割り、更に両辺の対数を取ると、下記の式（９）で表される。
式（９）の右辺はＶｇの関数である。この式からわかるように、縦軸をｌｎ（Ｉｄ／Ｖｇ）、横軸を１／Ｖｇとする直線の傾きから欠陥密度Ｎが求められる。すなわち、トランジスタのＩｄ―Ｖｇ特性から、欠陥密度を評価できる。酸化物半導体としては、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）の比率が、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のものでは欠陥密度Ｎは１×１０１２／ｃｍ２程度である。
このようにして求めた欠陥密度等をもとに式（６）および式（７）よりμ０＝１２０ｃｍ２／Ｖｓが導出される。欠陥のあるＩｎ−Ｓｎ−Ｚｎ酸化物で測定される移動度は４０ｃｍ２／Ｖｓ程度である。しかし、半導体内部および半導体と絶縁膜との界面の欠陥が無い酸化物半導体の移動度μ０は１２０ｃｍ２／Ｖｓとなると予想できる。
ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁層との界面での散乱によってトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁層界面からｘだけ離れた場所における移動度μ１は、下記の式（１０）で表される。
ここで、Ｄはゲート方向の電界、Ｂ、ｌは定数である。Ｂおよびｌは、実際の測定結果より求めることができ、上記の測定結果からは、Ｂ＝４．７５×１０７ｃｍ／ｓ、ｌ＝１０ｎｍ（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧が高くなる）と式（６）の第２項が増加するため、移動度μ１は低下することがわかる。
半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度μ２を計算した結果を図１６に示す。なお、計算にはシノプシス社製デバイスシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用し、酸化物半導体のバンドギャップ、電子親和力、比誘電率、厚さをそれぞれ、２．８電子ボルト、４．７電子ボルト、１５、１５ｎｍとした。これらの値は、スパッタリング法により形成された薄膜を測定して得られたものである。
さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、５．５電子ボルト、４．６電子ボルト、４．６電子ボルトとした。また、ゲート絶縁層の厚さは１００ｎｍ、比誘電率は４．１とした。チャネル長およびチャネル幅はともに１０μｍ、ドレイン電圧Ｖｄは０．１Ｖである。
図１６で示されるように、ゲート電圧１Ｖ強で移動度１００ｃｍ２／Ｖｓ以上のピークをつけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓ）が望ましい。
このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特性を計算した結果を図１７乃至図１９に示す。なお、計算に用いたトランジスタの断面構造を図２０に示す。図２０に示すトランジスタは酸化物半導体層にｎ＋の導電型を呈する半導体領域１１０３ａおよび半導体領域１１０３ｃを有する。半導体領域１１０３ａおよび半導体領域１１０３ｃの抵抗率は２×１０−３Ωｃｍとする。
図２０（Ａ）に示すトランジスタは、下地絶縁層１１０１と、下地絶縁層１１０１に埋め込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁物１１０２の上に形成される。トランジスタは半導体領域１１０３ａ、半導体領域１１０３ｃと、それらに挟まれ、チャネル形成領域となる真性の半導体領域１１０３ｂと、ゲート電極１１０５を有する。ゲート電極１１０５の幅を３３ｎｍとする。
ゲート電極１１０５と半導体領域１１０３ｂの間には、ゲート絶縁膜１１０４を有し、また、ゲート電極１１０５の両側面には側壁絶縁層１１０６ａおよび側壁絶縁層１１０６ｂ、ゲート電極１１０５の上部には、ゲート電極１１０５と他の配線との短絡を防止するための絶縁層１１０７を有する。側壁絶縁層の幅は５ｎｍとする。また、半導体領域１１０３ａおよび半導体領域１１０３ｃに接して、ソース電極またはドレイン電極１１０８ａ、１１０８ｂを有する。なお、このトランジスタにおけるチャネル幅を４０ｎｍとする。
図２０（Ｂ）に示すトランジスタは、下地絶縁層１１０１と、酸化アルミニウムよりなる埋め込み絶縁物１１０２の上に形成され、半導体領域１１０３ａ、半導体領域１１０３ｃと、それらに挟まれた真性の半導体領域１１０３ｂと、幅３３ｎｍのゲート電極１１０５とゲート絶縁膜１１０４と側壁絶縁層１１０６ａおよび側壁絶縁層１１０６ｂと絶縁層１１０７とソース電極またはドレイン電極１１０８ａ、１１０８ｂを有する点で図２０（Ａ）に示すトランジスタと同じである。
図２０（Ａ）に示すトランジスタと図２０（Ｂ）に示すトランジスタの相違点は、側壁絶縁層１１０６ａおよび側壁絶縁層１１０６ｂの下の半導体領域の導電型である。図２０（Ａ）に示すトランジスタでは、側壁絶縁層１１０６ａおよび側壁絶縁層１１０６ｂの下の半導体領域はｎ＋の導電型を呈する半導体領域１１０３ａおよび半導体領域１１０３ｃであるが、図２０（Ｂ）に示すトランジスタでは、真性の半導体領域１１０３ｂである。すなわち、図２０（Ｂ）に示す半導体層において、半導体領域１１０３ａ（半導体領域１１０３ｃ）とゲート電極１１０５がＬｏｆｆだけ重ならない領域ができている。この領域をオフセット領域といい、その幅Ｌｏｆｆをオフセット長という。図から明らかなように、オフセット長は、側壁絶縁層１１０６ａ（側壁絶縁層１１０６ｂ）の幅と同じである。
その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバイスシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。図１７は、図２０（Ａ）に示される構造のトランジスタのドレイン電流（Ｉｄ、実線）および移動度（μ、点線）のゲート電圧（Ｖｇ、ゲートとソースの電位差）依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧（ドレインとソースの電位差）を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。
図１７（Ａ）はゲート絶縁膜の厚さを１５ｎｍとしたものであり、図１７（Ｂ）は１０ｎｍとしたものであり、図１７（Ｃ）は５ｎｍとしたものである。ゲート絶縁膜が薄くなるほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、移動度μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った変化が無い。ゲート電圧１Ｖ前後で、ドレイン電流はメモリ素子等で必要とされる１０μＡを超えることが示された。
図１８は、図２０（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを５ｎｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧Ｖｇ依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。図１８（Ａ）はゲート絶縁膜の厚さを１５ｎｍとしたものであり、図１８（Ｂ）は１０ｎｍとしたものであり、図１８（Ｃ）は５ｎｍとしたものである。
また、図１９は、図２０（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを１５ｎｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。図１９（Ａ）はゲート絶縁膜の厚さを１５ｎｍとしたものであり、図１９（Ｂ）は１０ｎｍとしたものであり、図１９（Ｃ）は５ｎｍとしたものである。
いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピーク値やオン電流には目立った変化が無い。
なお、移動度μのピークは、図１７では８０ｃｍ２／Ｖｓ程度であるが、図１８では６０ｃｍ２／Ｖｓ程度、図１９では４０ｃｍ２／Ｖｓと、オフセット長Ｌｏｆｆが増加するほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流にはオフセット長Ｌｏｆｆの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかである。また、いずれもゲート電圧１Ｖ前後で、ドレイン電流はメモリ素子等で必要とされる１０μＡを超えることが示された。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、本発明の一態様に係る記憶装置に適用することのできる酸化物半導体を用いたトランジスタの電気的特性及びオフ電流について説明する。
図２１に、トランジスタ（試料１および試料２）の上面図および断面図を示す。図２１（Ａ）はトランジスタの上面図であり、図２１（Ｂ）は図２１（Ａ）の一点鎖線Ａ−Ｂに対応する断面図である。
図２１（Ｂ）に示すトランジスタは、基板６００と、基板６００上に設けられた下地絶縁膜６０２と、下地絶縁膜６０２上に設けられた酸化物半導体膜６０６と、酸化物半導体膜６０６と接する一対の電極６１４と、酸化物半導体膜６０６および一対の電極６１４上に設けられたゲート絶縁膜６０８と、ゲート絶縁膜６０８を介して酸化物半導体膜６０６と重畳して設けられたゲート電極６１０と、ゲート絶縁膜６０８およびゲート電極６１０を覆って設けられた層間絶縁膜６１６と、ゲート絶縁膜６０８及び層間絶縁膜６１６に設けられた開口部を介して一対の電極６１４と接続する配線６１８と、層間絶縁膜６１６および配線６１８を覆って設けられた保護膜６２０と、を有する。
基板６００としてはガラス基板を、下地絶縁膜６０２としては酸化シリコン膜を、酸化物半導体膜６０６としてはＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を、一対の電極６１４としてはタングステン膜を、ゲート絶縁膜６０８としては酸化シリコン膜を、ゲート電極６１０としては窒化タンタル膜とタングステン膜との積層構造を、層間絶縁膜６１６としては酸化窒化シリコン膜とポリイミド膜との積層構造を、配線６１８としてはチタン膜、アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜６２０としてはポリイミド膜を、それぞれ用いることができる。
なお、図２１（Ａ）に示す構造のトランジスタにおいて、ゲート電極６１０と一対の電極６１４との重畳する幅をＬｏｖと呼ぶ。同様に、酸化物半導体膜６０６に対する一対の電極６１４のはみ出しをｄＷと呼ぶ。
図２１（Ｂ）に示す構造のトランジスタ（試料１および試料２）の作製方法を以下に説明する。
まず、基板６００の表面に対し、アルゴン雰囲気でプラズマ処理を行う。プラズマ処理は、スパッタリング装置を用い、基板６００側にバイアス電力を２００Ｗ（ＲＦ）印加して３分間行う。
続けて、真空状態を保ったまま、下地絶縁膜６０２である酸化シリコン膜を３００ｎｍの厚さで成膜する。
酸化シリコン膜は、スパッタリング装置を用い、酸素雰囲気で電力を１５００Ｗ（ＲＦ）として成膜する。ターゲットは、石英ターゲットを用いた。なお、成膜時の基板加熱温度は１００℃とする。
次に、下地絶縁膜６０２の表面をＣＭＰ処理し、Ｒａ＝０．２ｎｍ程度まで平坦化する。
次に、平坦化された下地絶縁膜６０２上に酸化物半導体膜であるＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を１５ｎｍの厚さで成膜する。
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜は、スパッタリング装置を用い、アルゴン：酸素＝２：３［体積比］の混合雰囲気で電力を１００Ｗ（ＤＣ）として成膜する。ターゲットは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いる。なお、成膜時の基板加熱温度は２００℃とする。
次に、試料２のみ加熱処理を６５０℃の温度で行う。加熱処理は、はじめに窒素雰囲気で１時間の加熱処理を行い、温度を保持したままさらに酸素雰囲気で１時間の加熱処理を行う。
次に、フォトリソグラフィ工程によって酸化物半導体膜を加工して、酸化物半導体膜６０６を形成する。
次に、酸化物半導体膜６０６上にタングステン膜を５０ｎｍの厚さで成膜する。
タングステン膜は、スパッタリング装置を用い、アルゴン雰囲気で電力を１０００Ｗ（ＤＣ）として成膜する。なお、成膜時の基板加熱温度は２００℃とする。
次に、フォトリソグラフィ工程によってタングステン膜を加工して、一対の電極６１４を形成する。
次に、ゲート絶縁膜６０８である酸化シリコン膜を１００ｎｍの厚さで成膜する。なお、酸化シリコン膜の比誘電率は３．８とする。
ゲート絶縁膜６０８である酸化シリコン膜は、下地絶縁膜６０２と同様の方法で成膜することができる。
次に、ゲート絶縁膜６０８上に窒化タンタル膜およびタングステン膜を、この順番でそれぞれ１５ｎｍおよび１３５ｎｍの厚さで成膜する。
窒化タンタル膜は、スパッタリング装置を用い、アルゴン：窒素＝５：１の混合雰囲気で電力を１０００Ｗ（ＤＣ）として成膜する。なお、成膜時に基板加熱は行っていない。
タングステン膜は、スパッタリング装置を用い、アルゴン雰囲気で電力を４０００Ｗ（ＤＣ）として成膜する。なお、成膜時の基板加熱温度は２００℃とする。
次に、フォトリソグラフィ工程によって窒化タンタル膜およびタングステン膜を加工して、ゲート電極６１０を形成する。
次に、ゲート絶縁膜６０８及びゲート電極６１０上に、層間絶縁膜６１６となる酸化窒化シリコン膜を３００ｎｍの厚さで成膜する。
層間絶縁膜６１６となる酸化窒化シリコン膜は、ＰＣＶＤ装置を用い、モノシラン：亜酸化窒素＝１：２００の混合雰囲気で電力を３５Ｗ（ＲＦ）として成膜する。なお、成膜時の基板加熱温度は３２５℃とする。
次に、フォトリソグラフィ工程によって層間絶縁膜６１６となる酸化窒化シリコン膜を加工する。
次に、層間絶縁膜６１６となる感光性ポリイミドを１５００ｎｍの厚さで成膜する。
次に、層間絶縁膜６１６となる酸化窒化シリコン膜のフォトリソグラフィ工程で用いたフォトマスクを用いて層間絶縁膜６１６となる感光性ポリイミドを露光し、その後現像し、感光性ポリイミド膜を硬化させるために加熱処理を行い、酸化窒化シリコン膜と合わせて層間絶縁膜６１６を形成する。加熱処理は、窒素雰囲気において、３００℃の温度で行う。
次に、チタン膜、アルミニウム膜およびチタン膜を、この順番でそれぞれ５０ｎｍ、１００ｎｍおよび５ｎｍの厚さで成膜する。
チタン膜は、二層ともにスパッタリング装置を用い、アルゴン雰囲気で電力を１０００Ｗ（ＤＣ）として成膜する。なお、成膜時に基板加熱は行っていない。
アルミニウム膜は、スパッタリング装置を用い、アルゴン雰囲気で電力を１０００Ｗ（ＤＣ）として成膜する。なお、成膜時に基板加熱は行っていない。
次に、フォトリソグラフィ工程によってチタン膜、アルミニウム膜およびチタン膜を加工して、配線６１８を形成する。
次に、保護膜６２０である感光性ポリイミド膜を１５００ｎｍの厚さで成膜する。
次に、配線６１８のフォトリソグラフィ工程で用いたフォトマスクを用いて感光性ポリイミドを露光し、その後現像して、保護膜６２０に配線６１８を露出する開口部を形成する。
次に、感光性ポリイミド膜を硬化させるために加熱処理を行った。加熱処理は、層間絶縁膜６１６で用いた感光性ポリイミド膜に対する加熱処理と同様の方法で行った。
以上の工程で、図２１（Ｂ）に示す構造のトランジスタ（試料１及び試料２）を作製することができる。
次に、図２１（Ｂ）に示す構造のトランジスタ（試料１及び試料２）の電気的特性を評価した結果について説明する。
図２１（Ｂ）に示す構造のトランジスタ（試料１及び試料２）におけるＶｇｓ−Ｉｄｓ特性を測定し、試料１の結果を図２２（Ａ）に、試料２の結果を図２２（Ｂ）にそれぞれ示す。なお、測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏｖが片側３μｍ（合計６μｍ）、ｄＷが片側３μｍ（合計６μｍ）である。また、Ｖｄｓは１０Ｖとする。
試料１と試料２とを比較すると、試料２に示すように酸化物半導体膜の成膜後に加熱処理を行うことでトランジスタの電界効果移動度が高くなることがわかる。これは、加熱処理を行うことにより酸化物半導体膜中の不純物濃度を低減されたためと考えられる。したがって、酸化物半導体膜の成膜後に行う加熱処理によって酸化物半導体膜中の不純物濃度を低減することにより、トランジスタの電界効果移動度を向上させることができることがわかる。
次に、本発明の一態様に係る記憶装置に適用可能なトランジスタ（チャネル幅１μｍ当たり）のオフ電流を評価した結果について説明する。
測定に用いたトランジスタは、チャネル長Ｌを３μｍ、チャネル幅Ｗを１０μｍ、Ｌｏｖを２μｍ、ｄＷを０μｍとしている。
図２３に、トランジスタのオフ電流と測定時の基板温度（絶対温度）の逆数との関係を示す。ここでは、簡単のため測定時の基板温度の逆数に１０００を掛けた数値（１０００／Ｔ）を横軸としている。
以下にトランジスタのオフ電流の測定方法を簡単に説明する。ここでは便宜上測定対象となるトランジスタを第１のトランジスタと呼ぶ。
第１のトランジスタのドレインはフローティングゲートＦＧと接続され、フローティングゲートＦＧは第２のトランジスタのゲートと接続される。
まず、第１のトランジスタをオフ状態とし、次に、フローティングゲートＦＧに電荷を与える。なお、第２のトランジスタには一定のドレイン電圧が印加されている。
このとき、フローティングゲートＦＧの電荷が第１のトランジスタを通じて徐々にリークする。フローティングゲートＦＧの電荷が抜けると、第２のトランジスタのソース電位が変化する。このソース電位の時間に対する変化量から第１のトランジスタからリークする電荷量が見積もられ、オフ電流を測定することができる。
図２３より、トランジスタのオフ電流は、測定時の基板温度が８５℃のとき２×１０−２１Ａ／μｍ（２ｚＡ／μｍ）であることがわかる。また、電流値の対数が温度の逆数に比例することから、室温（２７℃）の場合には１×１０−２２Ａ／μｍ（０．１ｚＡ／μｍ）以下であると予想される。
このように、本実施の形態に係るトランジスタのオフ電流は極めて小さいことがわかる。
本実施の形態に係るトランジスタを、図１及び図４に示すトランジスタ１１５及びトランジスタ１１７に用いることにより、ノードＭ及びノードＮに保持された電位を長期間にわたり保持することができる。また、図１及び図４に示す記憶装置において、電源の供給が停止した後、論理回路１０１のノードＯ及びノードＰが保持していた電位を、ノードＭ及びノードＮに保持することができる。
また、本実施の形態に係るトランジスタは、比較的高い電界効果移動度を有するため、図１及び図４に示すトランジスタ１１５及びトランジスタ１１７に用いることにより、記憶回路１０２及び記憶回路１０３を高速動作させることができる。したがって、図１及び図４に示す記憶装置において、電源の供給を停止する前に、論理回路１０１から記憶回路１０２及び記憶回路１０３へ短時間でデータを移すことができる。また、電源の供給を再開した後、記憶回路１０２及び記憶回路１０３から論理回路１０１へ短時間でデータを戻すことができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、先の実施の形態で示した記憶装置を用いた信号処理回路の構成について説明する。
図２４に、本発明の一態様に係る信号処理回路の一例を示す。信号処理回路は、一または複数の演算回路と、一または複数の記憶装置とを少なくとも有する。具体的に、図２４に示す信号処理回路５００は、演算回路５０１、演算回路５０２、記憶装置５０３、記憶装置５０４、記憶装置５０５、制御装置５０６、電源制御回路５０７、記憶装置５０８を有する。
演算回路５０１、演算回路５０２は、単純な論理演算を行う論理回路をはじめ、加算器、乗算器、さらには各種演算回路などを含む。そして、記憶装置５０３は、演算回路５０１における演算処理の際に、データを一時的に保持するレジスタとして機能する。記憶装置５０４は、演算回路５０２における演算処理の際に、データを一時的に保持するレジスタとして機能する。
また、記憶装置５０５はメインメモリとして用いることができ、制御装置５０６が実行するプログラムをデータとして記憶する、或いは演算回路５０１、演算回路５０２からのデータを記憶することができる。
制御装置５０６は、信号処理回路５００が有する演算回路５０１、演算回路５０２、記憶装置５０３、記憶装置５０４、記憶装置５０５、記憶装置５０８の動作を統括的に制御する回路である。なお、図２４では、制御装置５０６が信号処理回路５００の一部である構成を示しているが、制御装置５０６は信号処理回路５００の外部に設けられていても良い。
また、記憶装置への電源電圧の供給が停止されるのに合わせて、当該記憶装置とデータのやり取りを行う演算回路または制御回路への、電源電圧の供給を停止するようにしても良い。例えば、演算回路５０１と記憶装置５０３において、動作が行われない場合、演算回路５０１及び記憶装置５０３への電源電圧の供給を停止するようにしても良い。
また、電源制御回路５０７は、信号処理回路５００が有する演算回路５０１、演算回路５０２、記憶装置５０３、記憶装置５０４、記憶装置５０５、制御装置５０６、記憶装置５０８へ供給する電源電圧の大きさを制御する。そして、電源電圧の供給を停止する場合、電源電圧の供給を停止するためのスイッチング素子は、電源制御回路５０７に設けられていても良いし、演算回路５０１、演算回路５０２、記憶装置５０３、記憶装置５０４、記憶装置５０５、制御装置５０６、記憶装置５０８のそれぞれに設けられていても良い。後者の場合、電源制御回路５０７は、必ずしも本発明の一態様に係る信号処理回路に設ける必要はない。
また、メインメモリである記憶装置５０５と、制御装置５０６との間に、キャッシュメモリとして機能する記憶装置５０８を設けることが好ましい。キャッシュメモリを設けることで、低速なメインメモリへのアクセスを減らして演算処理などの信号処理を高速化させることができる。
記憶装置５０３、記憶装置５０４、記憶装置５０８のそれぞれに、本発明の一態様に係る記憶装置を用いることで、短時間、電源電圧の供給を停止しても記憶装置のデータを保持することができる。また、記憶装置に保持されたデータを外部の不揮発性記憶装置にデータを移す必要がなくなるため、短時間で電源電圧の供給を停止することができる。また、電源電圧の供給を開始した後も、記憶装置に保持されたデータを短時間で電源電圧供給停止前の状態に復元することができる。このような記憶装置５０３、記憶装置５０４、記憶装置５０８を信号処理回路５００に用いることで、短時間の電源の供給の停止を行う場合に、消費電力を抑えることができる。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態８）
本発明の一態様に係る記憶装置または信号処理回路は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した記憶装置または信号処理回路が搭載された電子機器の例について説明する。
図２５（Ａ）は、ノート型のパーソナルコンピュータであり、本体９１１、筐体９１２、表示部９１３、キーボード９１４などによって構成されている。筐体９１２の内部には、本発明の一態様に係る記憶装置または信号処理回路が搭載されている。そのため、短時間の電源の供給の停止を行う場合に、ノート型のパーソナルコンピュータの消費電力を抑えることができる。
図２５（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体９２１には表示部９２３と、外部インターフェイス９２５と、操作ボタン９２４等が設けられている。また操作用の付属品としてスタイラス９２２がある。本体９２１内部には、本発明の一態様に係る記憶装置または信号処理回路が搭載されている。そのため、短時間の電源の供給の停止を行う場合に、携帯情報端末の消費電力を抑えることができる。
図２５（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍９３０は、筐体９３１および筐体９３２の２つの筐体で構成されている。筐体９３１および筐体９３２は、軸部９３５により一体とされており、該軸部９３５を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体９３１には表示部９３３が組み込まれ、筐体９３２には表示部９３４が組み込まれている。表示部９３３および表示部９３４は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２５（Ｃ）では表示部９３４）に文章を表示し、左側の表示部（図２５（Ｃ）では表示部９３３）に画像を表示することができる。筐体９３１及び筐体９３２の少なくとも一方の内部には、本発明の一態様に係る記憶装置または信号処理回路が搭載されている。そのため、短時間の電源の供給の停止を行う場合に、電子書籍の消費電力を抑えることができる。
また、図２５（Ｃ）では、筐体９３２に操作部などを備えた例を示している。例えば、筐体９３２において、電源９３６、操作キー９３７、スピーカー９３８などを備えている。操作キー９３７により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍９３０は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍９３０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図２５（Ｄ）は、携帯電話であり、筐体９４０および筐体９４１の二つの筐体で構成されている。筐体９４１には、表示パネル９４２、スピーカー９４３、マイクロフォン９４４、ポインティングデバイス９４６、カメラ用レンズ９４７、外部接続端子９４８などを備えている。また、筐体９４０には、携帯電話の充電を行う太陽電池セル９４９、外部メモリスロット９５０などを備えている。また、アンテナは筐体９４１内部に内蔵されている。筐体９４０及び筐体９４１の少なくとも一方の内部には、本発明の一態様に係る記憶装置または信号処理回路が搭載されている。そのため、短時間の電源の供給の停止を行う場合に、携帯電話の消費電力を抑えることができる。
また、表示パネル９４２はタッチパネルを備えており、図２５（Ｄ）には映像表示されている複数の操作キー９４５を点線で示している。なお、太陽電池セル９４９で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル９４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル９４２と同一面上にカメラ用レンズ９４７を備えているため、テレビ電話が可能である。スピーカー９４３およびマイクロフォン９４４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体９４０と筐体９４１は、スライドし、図２５（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子９４８はＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電およびパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット９５０に記録媒体を挿入し、より大量のデータ保存および移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図２５（Ｅ）は、デジタルビデオカメラであり、本体９５６、表示部（Ａ）９５５、接眼部９５１、操作スイッチ９５２、表示部（Ｂ）９５３、バッテリー９５４などによって構成されている。本体９５６の内部には、本発明の一態様に係る記憶装置または信号処理回路が搭載されている。そのため、短時間の電源の供給の停止を行う場合に、デジタルビデオカメラの消費電力を抑えることができる。
図２５（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６０は、筐体９６１に表示部９６２が組み込まれている。表示部９６２により、映像を表示することが可能である。また、ここでは、スタンド９６３により筐体９６１を支持した構成を示している。筐体９６１の内部には、本発明の一態様に係る記憶装置または信号処理回路が搭載されている。そのため、短時間の電源の供給の停止を行う場合に、テレビジョン装置の消費電力を抑えることができる。
テレビジョン装置９６０の操作は、筐体９６１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６０は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
１００ 記憶装置
１０１ 論理回路
１０２ 記憶回路
１０３ 記憶回路
１０４ 制御回路
１０５ 制御回路
１０６ スイッチ
１０７ スイッチ
１０８ プリチャージ回路
１１０ 記憶素子
１１１ トランジスタ
１１２ トランジスタ
１１３ トランジスタ
１１４ トランジスタ
１１５ トランジスタ
１１６ 容量素子
１１７ トランジスタ
１１８ 容量素子
１１９ トランジスタ
１２０ トランジスタ
１２１ トランジスタ
１２２ トランジスタ
１２３ トランジスタ
１２４ トランジスタ
１２５ トランジスタ
１２６ トランジスタ
１２７ トランジスタ
１５０ 記憶装置
１６０ 記憶素子
２００ 記憶装置
２１０ メモリセルアレイ
２１１ 駆動回路
２１２ 駆動回路
３００ 基板
３０２ 絶縁膜
３０４ 半導体膜
３０４ａ 半導体膜
３０４ｂ 半導体膜
３０６ａ ゲート絶縁膜
３０６ｂ ゲート絶縁膜
３０８ 不純物領域
３１０ 不純物領域
３１２ａ ゲート電極
３１２ｂ ゲート電極
３１４ａ 不純物領域
３１４ｂ 不純物領域
３１６ａ 不純物領域
３１６ｂ 不純物領域
３１８ａ 側壁絶縁膜
３１８ｂ 側壁絶縁膜
３１８ｃ 側壁絶縁膜
３１８ｄ 側壁絶縁膜
３２０ａ 不純物領域
３２０ｂ 不純物領域
３２２ａ 不純物領域
３２２ｂ 不純物領域
３２４ 絶縁膜
３４２ 酸化物半導体膜
３４２ａ 酸化物半導体膜
３４４ａ ソース電極またはドレイン電極
３４４ｂ ソース電極またはドレイン電極
３４６ ゲート絶縁膜
３４８ａ ゲート電極
３４８ｂ 電極
３４９ａ ドーパント領域
３４９ｂ ドーパント領域
３５０ 絶縁膜
３５２ 絶縁膜
３５４ 電極
３５６ 配線
４１１ トランジスタ
４１２ 下地膜
４１３ 酸化物半導体膜
４１４ａ ソース電極またはドレイン電極
４１４ｂ ソース電極またはドレイン電極
４１５ ゲート絶縁膜
４１６ ゲート電極
４１７ 保護絶縁膜
４１８ａ ドーパント領域
４１８ｂ ドーパント領域
４１９ チャネル形成領域
４２１ トランジスタ
４２２ 下地膜
４２３ 酸化物半導体膜
４２４ａ ソース電極またはドレイン電極
４２４ｂ ソース電極またはドレイン電極
４２５ ゲート絶縁膜
４２６ ゲート電極
４２７ 保護絶縁膜
４２８ａ 高濃度ドーパント領域
４２８ｂ 高濃度ドーパント領域
４２９ａ 低濃度ドーパント領域
４２９ｂ 低濃度ドーパント領域
４３０ａ サイドウォール
４３０ｂ サイドウォール
４３１ チャネル形成領域
４４１ トランジスタ
４４２ 下地膜
４４３ 酸化物半導体膜
４４４ａ ソース電極またはドレイン電極
４４４ｂ ソース電極またはドレイン電極
４４５ ゲート絶縁膜
４４６ ゲート電極
４４７ 保護絶縁膜
４４８ａ 高濃度ドーパント領域
４４８ｂ 高濃度ドーパント領域
４４９ａ 低濃度ドーパント領域
４４９ｂ 低濃度ドーパント領域
４５０ａ サイドウォール
４５０ｂ サイドウォール
４５１ チャネル形成領域
５００ 信号処理回路
５０１ 演算回路
５０２ 演算回路
５０３ 記憶装置
５０４ 記憶装置
５０５ 記憶装置
５０６ 制御装置
５０７ 電源制御回路
５０８ 記憶装置
６００ 基板
６０２ 下地絶縁膜
６０６ 酸化物半導体膜
６０８ ゲート絶縁膜
６１０ ゲート電極
６１４ 電極
６１６ 層間絶縁膜
６１８ 配線
６２０ 保護膜
９１１ 本体
９１２ 筐体
９１３ 表示部
９１４ キーボード
９２１ 本体
９２２ スタイラス
９２３ 表示部
９２４ 操作ボタン
９２５ 外部インターフェイス
９３０ 電子書籍
９３１ 筐体
９３２ 筐体
９３３ 表示部
９３４ 表示部
９３５ 軸部
９３６ 電源
９３７ 操作キー
９３８ スピーカー
９４０ 筐体
９４１ 筐体
９４２ 表示パネル
９４３ スピーカー
９４４ マイクロフォン
９４５ 操作キー
９４６ ポインティングデバイス
９４７ カメラ用レンズ
９４８ 外部接続端子
９４９ 太陽電池セル
９５０ 外部メモリスロット
９５１ 接眼部
９５２ 操作スイッチ
９５３ 表示部（Ｂ）
９５４ バッテリー
９５５ 表示部（Ａ）
９５６ 本体
９６０ テレビジョン装置
９６１ 筐体
９６２ 表示部
９６３ スタンド
１１０１ 下地絶縁層
１１０２ 絶縁物
１１０３ａ 半導体領域
１１０３ｂ 半導体領域
１１０３ｃ 半導体領域
１１０４ ゲート絶縁膜
１１０５ ゲート電極
１１０６ａ 側壁絶縁層
１１０６ｂ 側壁絶縁層
１１０７ 絶縁層
１１０８ａ ソース電極またはドレイン電極
１１０８ｂ ソース電極またはドレイン電極

Claims (5)

  1. 第１乃至第４のノードと、第１乃至第４のトランジスタと、を有する論理回路と、
    第５のトランジスタ及び第６のトランジスタを有する第１の制御回路と、
    第７のトランジスタ及び第８のトランジスタを有する第２の制御回路と、
    第９乃至第１１のトランジスタを有するプリチャージ回路と、
    第１２のトランジスタ及び第１の容量素子を有する第１の記憶回路と、
    第１３のトランジスタ及び第２の容量素子を有する第２の記憶回路と、を有し、
    前記第１のノードは、前記第１乃至前記第５のトランジスタと、前記第７のトランジスタと、前記第９のトランジスタと、前記第１０のトランジスタと、前記第１２のトランジスタと、電気的に接続され、
    前記第２のノードは、前記第１乃至前記第４のトランジスタと、前記第６のトランジスタと、前記第８のトランジスタと、前記第９のトランジスタと、前記第１１のトランジスタと、前記第１３のトランジスタと、電気的に接続され、
    前記第３のノードは、前記第３乃至前記第６のトランジスタと電気的に接続され、
    前記第４のノードは、前記第１のトランジスタと、前記第２のトランジスタと、前記第７のトランジスタと、前記第８のトランジスタと、電気的に接続され、
    前記第１２のトランジスタ及び前記第１３のトランジスタは、チャネルが酸化物半導体膜を有し、
    前記第１の制御回路は、前記第１のノード及び前記第２のノードの電位に応じて前記第３のノードに第１の電位を出力し、
    前記第２の制御回路は、前記第１のノード及び前記第２のノードの電位に応じて前記第４のノードに第２の電位を出力し、
    前記プリチャージ回路は、前記第１の電位と前記第２の電位との間の第３の電位を前記第１のノード及び前記第２のノードに出力する記憶装置。
  2. 請求項１において、
    前記第５のトランジスタ及び第６のトランジスタは、ｎチャネル型トランジスタを有し、
    前記第７のトランジスタ及び第８のトランジスタは、ｐチャネル型トランジスタを有する記憶装置。
  3. 請求項２において、
    前記ｎチャネル型トランジスタのしきい値電圧は、前記第３の電位より高く前記第２の電位より低く、
    前記ｐチャネル型トランジスタのしきい値電圧は、前記第３の電位より低く前記第１の電位より高い記憶装置。
  4. 請求項１乃至３のいずれか一において、
    前記酸化物半導体膜は、インジウム、ガリウム、錫、及び亜鉛から選ばれた二種類以上の元素を含む記憶装置。
  5. 請求項１乃至４のいずれか一に記載された記憶装置を有する信号処理回路。
JP2012112276A 2011-05-20 2012-05-16 記憶装置及び信号処理回路 Expired - Fee Related JP6082189B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012112276A JP6082189B2 (ja) 2011-05-20 2012-05-16 記憶装置及び信号処理回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011113362 2011-05-20
JP2011113362 2011-05-20
JP2012112276A JP6082189B2 (ja) 2011-05-20 2012-05-16 記憶装置及び信号処理回路

Publications (2)

Publication Number Publication Date
JP2013008436A JP2013008436A (ja) 2013-01-10
JP6082189B2 true JP6082189B2 (ja) 2017-02-15

Family

ID=47174814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012112276A Expired - Fee Related JP6082189B2 (ja) 2011-05-20 2012-05-16 記憶装置及び信号処理回路

Country Status (4)

Country Link
US (2) US8964450B2 (ja)
JP (1) JP6082189B2 (ja)
KR (1) KR101960097B1 (ja)
TW (1) TWI573136B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008437A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 記憶装置及び信号処理回路

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8582348B2 (en) 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US10038338B2 (en) 2011-02-01 2018-07-31 Fu Da Tong Technology Co., Ltd. Signal modulation method and signal rectification and modulation device
US10574095B2 (en) 2011-02-01 2020-02-25 Fu Da Tong Technology Co., Ltd. Decoding method for signal processing circuit and signal processing circuit using the same
US10615645B2 (en) 2011-02-01 2020-04-07 Fu Da Tong Technology Co., Ltd Power supply device of induction type power supply system and NFC device identification method of the same
TWI570427B (zh) 2015-10-28 2017-02-11 富達通科技股份有限公司 感應式電源供應器及其金屬異物檢測方法
US11128180B2 (en) 2011-02-01 2021-09-21 Fu Da Tong Technology Co., Ltd. Method and supplying-end module for detecting receiving-end module
TWI568125B (zh) 2015-01-14 2017-01-21 富達通科技股份有限公司 感應式電源供應器之供電模組及其電壓測量方法
US10630113B2 (en) 2011-02-01 2020-04-21 Fu Da Tong Technology Co., Ltd Power supply device of induction type power supply system and RF magnetic card identification method of the same
US10312748B2 (en) 2011-02-01 2019-06-04 Fu Da Tong Techology Co., Ltd. Signal analysis method and circuit
US10673287B2 (en) 2011-02-01 2020-06-02 Fu Da Tong Technology Co., Ltd. Method and supplying-end module for detecting receiving-end module
US10056944B2 (en) 2011-02-01 2018-08-21 Fu Da Tong Technology Co., Ltd. Data determination method for supplying-end module of induction type power supply system and related supplying-end module
TWI577108B (zh) * 2016-05-13 2017-04-01 富達通科技股份有限公司 感應式電源供應器及其金屬異物檢測方法
US10289142B2 (en) 2011-02-01 2019-05-14 Fu Da Tong Technology Co., Ltd. Induction type power supply system and intruding metal detection method thereof
JP5886496B2 (ja) 2011-05-20 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
JP6082189B2 (ja) * 2011-05-20 2017-02-15 株式会社半導体エネルギー研究所 記憶装置及び信号処理回路
JP2014063557A (ja) 2012-02-24 2014-04-10 Semiconductor Energy Lab Co Ltd 記憶装置及び半導体装置
KR102164990B1 (ko) 2012-05-25 2020-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 소자의 구동 방법
JP2014195241A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
US9123412B2 (en) 2013-03-22 2015-09-01 Masahiro Takahashi Resistance change memory
TWI618058B (zh) * 2013-05-16 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9607991B2 (en) 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9269822B2 (en) 2013-09-12 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6457239B2 (ja) 2013-10-31 2019-01-23 株式会社半導体エネルギー研究所 半導体装置
JP2015118724A (ja) 2013-11-13 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
TWI643969B (zh) * 2013-12-27 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. 氧化物半導體的製造方法
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
KR102329066B1 (ko) * 2014-02-28 2021-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법, 및 전자 기기
JP6442321B2 (ja) * 2014-03-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法、並びに電子機器
WO2015193777A1 (en) * 2014-06-20 2015-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10153665B2 (en) 2015-01-14 2018-12-11 Fu Da Tong Technology Co., Ltd. Method for adjusting output power for induction type power supply system and related supplying-end module
US9443564B2 (en) 2015-01-26 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US9905700B2 (en) 2015-03-13 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device and driving method thereof
KR20180063084A (ko) 2015-09-30 2018-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US9887010B2 (en) 2016-01-21 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and driving method thereof
JPWO2017158465A1 (ja) 2016-03-18 2019-02-14 株式会社半導体エネルギー研究所 記憶装置
KR102528519B1 (ko) * 2018-08-23 2023-05-03 삼성디스플레이 주식회사 표시장치
TWI706414B (zh) * 2019-05-27 2020-10-01 國立中山大學 記憶體內運算系統及其記憶體裝置
CN116913342B (zh) * 2023-09-13 2023-12-01 安徽大学 具有存内布尔逻辑运算功能的存储电路及其模块、芯片

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05110392A (ja) * 1991-10-16 1993-04-30 Hitachi Ltd 状態保持回路を具備する集積回路
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0684376A (ja) * 1992-09-03 1994-03-25 Kawasaki Steel Corp ラッチ型センスアンプ
JPH06195984A (ja) * 1992-12-25 1994-07-15 Kawasaki Steel Corp 半導体記憶装置
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JPH08125034A (ja) 1993-12-03 1996-05-17 Mitsubishi Electric Corp 半導体記憶装置
JPH08185695A (ja) 1994-08-30 1996-07-16 Mitsubishi Electric Corp 半導体記憶装置、その動作方法およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09186251A (ja) * 1996-01-08 1997-07-15 Nkk Corp ダイナミックｓｒａｍ
JPH1078836A (ja) 1996-09-05 1998-03-24 Hitachi Ltd データ処理装置
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4170454B2 (ja) * 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
WO2000070622A1 (en) 1999-05-14 2000-11-23 Hitachi, Ltd. Storage circuit
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6567911B1 (en) 1999-12-06 2003-05-20 Adaptec, Inc. Method of conserving memory resources during execution of system BIOS
WO2001057875A1 (en) * 2000-02-04 2001-08-09 Hitachi, Ltd. Semiconductor device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) * 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101050767B1 (ko) 2005-11-15 2011-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5086625B2 (ja) 2006-12-15 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009119658A1 (ja) * 2008-03-25 2009-10-01 凸版印刷株式会社 不揮発性半導体メモリ素子および半導体装置
US7965540B2 (en) 2008-03-26 2011-06-21 International Business Machines Corporation Structure and method for improving storage latch susceptibility to single event upsets
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5209445B2 (ja) 2008-11-20 2013-06-12 ローム株式会社 データ保持装置
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US20100213458A1 (en) * 2009-02-23 2010-08-26 Micron Technology, Inc. Rigid semiconductor memory having amorphous metal oxide semiconductor channels
JP5465919B2 (ja) 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体集積装置
EP2494594B1 (en) * 2009-10-29 2020-02-19 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR102416955B1 (ko) * 2009-10-29 2022-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
IN2012DN04871A (ja) 2009-12-11 2015-09-25 Semiconductor Energy Laoboratory Co Ltd
WO2011089847A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving the same
KR101810261B1 (ko) 2010-02-10 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
TWI541981B (zh) 2010-11-12 2016-07-11 半導體能源研究所股份有限公司 半導體裝置
JP5993141B2 (ja) 2010-12-28 2016-09-14 株式会社半導体エネルギー研究所 記憶装置
JP2012151453A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
TWI619230B (zh) 2011-01-14 2018-03-21 半導體能源研究所股份有限公司 半導體記憶裝置
TWI564890B (zh) 2011-01-26 2017-01-01 半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
JP2012256406A (ja) 2011-04-08 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置、及び当該記憶装置を用いた半導体装置
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
US10079053B2 (en) 2011-04-22 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Memory element and memory device
US20120281459A1 (en) * 2011-05-08 2012-11-08 Ben-Gurion University Of The Negev Research And Development Authority Ultra low power memory cell with a supply feedback loop configured for minimal leakage operation
US8531873B2 (en) * 2011-05-08 2013-09-10 Ben-Gurion University Of The Negev Research And Development Authority Ultra low power SRAM cell circuit with a supply feedback loop for near and sub threshold operation
TWI616873B (zh) * 2011-05-20 2018-03-01 半導體能源研究所股份有限公司 儲存裝置及信號處理電路
JP6082189B2 (ja) * 2011-05-20 2017-02-15 株式会社半導体エネルギー研究所 記憶装置及び信号処理回路
JP5886496B2 (ja) 2011-05-20 2016-03-16 株式会社半導体エネルギー研究所 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008437A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 記憶装置及び信号処理回路

Also Published As

Publication number Publication date
US20120294068A1 (en) 2012-11-22
KR20120129793A (ko) 2012-11-28
US8964450B2 (en) 2015-02-24
US20150162054A1 (en) 2015-06-11
TWI573136B (zh) 2017-03-01
JP2013008436A (ja) 2013-01-10
KR101960097B1 (ko) 2019-03-19
US9536574B2 (en) 2017-01-03
TW201310450A (zh) 2013-03-01

Similar Documents

Publication Publication Date Title
JP6415647B2 (ja) 半導体装置
JP6082189B2 (ja) 記憶装置及び信号処理回路
JP6174373B2 (ja) 半導体装置
JP5934566B2 (ja) 半導体装置
JP6661697B2 (ja) 半導体装置
US9825037B2 (en) Semiconductor device and driving method thereof
KR20120102609A (ko) 반도체 장치
JP2012256830A (ja) 記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170120

R150 Certificate of patent or registration of utility model

Ref document number: 6082189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees