JP6025948B2 - 表示装置の作製方法 - Google Patents

Description

本発明は反射型の表示装置に関する。特に外光を反射する画素電極を複数配置した液晶表
示装置に関する。

情報化社会の発達に伴い、電話、コンピュータ、デジタルカメラなど携帯型情報機器が広
く用いられるようになっている。これらの携帯型情報機器の重量、並びに大きさは、携帯
が可能である範囲に収めなければならないという制約がある。特に、バッテリーは重量、
大きさ共に情報機器に占める割合が大きいため、その容量には限りがある。

限られた容量のバッテリーを用いて、長時間の利用が可能な携帯型情報機器を提供するに
は、消費電力が少ない部品や装置をもって構成する必要がある。例えば、消費電力が少な
い表示装置としては、反射型の液晶表示装置をその例に挙げることができる。

反射型液晶表示装置はバックライトを用いず、外光を利用して表示を行うため消費電力が
小さい。反射型の液晶表示装置の一例としては、例えば反射電極に低屈折率材料からなる
テクスチャ構造体を設け、その上に高屈折率材料からなる光反射膜を形成する表示装置が
考案されている（特許文献１）。

特開２０００−２８７５号公報

反射型の液晶表示装置は入射する外光を利用して表示を行うため、隣接する画素間にあっ
て、画素電極が設けられていない間隙は、画素に占める表示領域の割合、所謂開口率の低
下を招く。その結果、表示画像のコントラスト、及び明るさが損なわれてしまうという問
題があった。

本発明は、このような技術的背景のもとでなされたものである。したがって、その目的の
一つは、表示画像のコントラストが高く、また表示画像が明るい液晶表示装置を提供する
ことである。

上記目的を達成するために、液晶表示装置の画素電極の端部を、絶縁層を挟んで隣接する
画素電極の端部に重ねて設け、隣接する画素間にある間隙を狭め、画素に占める表示領域
の割合を高めればよい。

すなわち本発明の一態様は、絶縁層と、それぞれ独立したスイッチング素子と電気的に接
続する第１の画素電極及び第２の画素電極と、第１の画素電極及び第２の画素電極に対向
する対向電極と、第１の画素電極及び第２の画素電極と対向電極の間に液晶層を有する。
さらに、第２の画素電極の端部が、絶縁層を介して第１の画素電極の端部の上に重ねて設
けられている、液晶表示装置である。

また本発明の一態様は、上記の絶縁層が第２の画素電極の端部から延在して第１の画素電
極の上面に重なり、かつ着色された上記の液晶表示装置である。

また本発明の一態様は、第１の画素電極の上面に重なる第２の画素電極の側面を上記の絶
縁層が覆う上記の液晶表示装置である。

また本発明の一態様は、スイッチング素子に酸化物半導体を有するトランジスタを用いる
上記の液晶表示装置である。

また本発明の一態様は、第１の絶縁層と、第２の絶縁層と、それぞれ独立したスイッチン
グ素子と電気的に接続する第１の画素電極、第２の画素電極及び第３の画素電極と、第１
の画素電極、第２の画素電極及び第３の画素電極に対向する対向電極と、第１の画素電極
、第２の画素電極及び第３の画素電極と対向電極の間に液晶層を有する。さらに、上記の
スイッチング素子に酸化物半導体を有するトランジスタを用い、第２の画素電極を挟んで
、第１の画素電極と、第２の画素電極と、第３の画素電極は隣接し、第２の画素電極の一
方の端部が、第１の絶縁層を介して第１の画素電極の端部の上に重ねて設けられ、第２の
画素電極の他方の端部が、第２の絶縁層を介して第３の画素電極の端部の下に重ねて設け
られている、液晶表示装置である。

また本発明の一態様は、第１の絶縁層と、第２の絶縁層と、それぞれ独立したスイッチン
グ素子と電気的に接続する第１の画素電極、第２の画素電極及び第３の画素電極と、第１
の画素電極、第２の画素電極及び第３の画素電極に対向する対向電極と、第１の画素電極
、第２の画素電極及び第３の画素電極と対向電極の間に液晶層を有する。さらに、上記の
スイッチング素子に酸化物半導体を有するトランジスタを用い、第２の画素電極を挟んで
、第１の画素電極と、第２の画素電極と、第３の画素電極は隣接し、第２の画素電極の一
方の端部が、第１の絶縁層を介して第１の画素電極の端部の上に重ねて設けられ、第２の
画素電極の他方の端部が、第２の絶縁層を介して第３の画素電極の端部の上に重ねて設け
られている、液晶表示装置である。

また、本発明の一態様は、第１の絶縁層と、第２の絶縁層と、それぞれ独立したスイッチ
ング素子と電気的に接続する第１の画素電極、第２の画素電極及び第３の画素電極と、第
１の画素電極、第２の画素電極及び第３の画素電極に対向する対向電極と、第１の画素電
極、第２の画素電極及び第３の画素電極と対向電極の間に液晶層を有する。さらに、上記
のスイッチング素子に酸化物半導体を有するトランジスタを用い、第２の画素電極を挟ん
で、第１の画素電極と、第２の画素電極と、第３の画素電極は隣接し、第２の画素電極の
一方の端部が、第１の絶縁層を介して第１の画素電極の端部の下に重ねて設けられ、第２
の画素電極の他方の端部が、第２の絶縁層を介して第３の画素電極の端部の下に重ねて設
けられている、液晶表示装置である。

また、本発明の一態様は、酸化物半導体を有するトランジスタと電気的に接続するフォト
センサと、画素電極を同一基板上に有し、フォトセンサと、画素電極の間にブラックマト
リクスを有する上記液晶表示装置である。

なお、本明細書において、オフ電流とは、トランジスタがオフ状態のときに、ソース電極
とドレイン電極の間に流れる電流をいう。例えば、Ｎ型のトランジスタの場合には、ゲー
ト電圧がトランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流
れる電流である。

本発明によれば、表示画像のコントラストが高く、また表示画像が明るい液晶表示装置を
提供できる。

実施の形態に係わる画素部を説明する図。 実施の形態に係わる画素部の作製工程を説明する図。 実施の形態に係わる画素部を説明する上面図。 実施の形態に係わる画素部を説明する図。 実施の形態に係わる画素部を説明する図。 実施の形態に係わる画素部の作製工程を説明する図。 実施の形態に係わる画素部の作製工程を説明する図。 実施の形態に係わる画素部を説明する上面図。 実施の形態に係わる画素部を説明する上面図。 実施の形態に係わる画素部を説明する図。 実施の形態に係わる液晶表示装置を説明するブロック図。 実施の形態に係わる液晶表示装置を説明する等価回路図。 実施の形態に係わるフォトセンサの駆動回路の概略図 実施の形態に係わる液晶表示装置を説明するタイミングチャート。 実施の形態に係わる液晶表示装置を説明する図。 実施の形態に係わる液晶表示装置を説明する図。 実施の形態に係わる画素部を説明する図。 酸化物半導体層を含むトランジスタ及びその作製方法の一例を説明する図。 酸化物半導体によって作製されたトランジスタのＶｇ−Ｉｄ特性の一例を示すグラフ。 酸化物半導体によって作製されたトランジスタのＶｇ−Ｉｄ特性の内、オフ状態の特性を説明するためのグラフ。 ソース−ドレイン電圧Ｖとオフ電流Ｉとの関係を表すグラフ。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、絶縁層を間に挟んで、液晶表示装置の画素電極の端部を隣接する画素
電極の端部に重ねて設ける構成を、図１を用いて説明する。また、その作製方法を、図２
を用いて説明する。

本実施の形態で例示する液晶表示装置の隣接する二つの画素電極の構成について、断面図
を用いて説明する。図１（Ａ）に液晶表示装置４５０の第１の画素４５１と、第２の画素
４５２が隣接する部分を示す。

液晶表示装置４５０は第１の画素４５１、及び第２の画素４５２を含む複数の画素を有す
る。第１の画素４５１は第１の画素電極４１１を有し、第２の画素４５２は第２の画素電
極４１２を有する。なお、第１の画素電極４１１、及び第２の画素電極４１２は基板３０
０に設けた絶縁層３０８上に設けられ、第１の画素電極４１１及び第２の画素電極４１２
上には配向膜４１４が設けられている。また、対向基板４０８は一方の面に対向電極４０
３と対向電極４０３上に配向膜４０４を備える。液晶層４０５は配向膜４１４と配向膜４
０４に接して、基板３００と対向基板４０８の間に挟持されている。

図１（Ａ）に示す絶縁層３０８の表面にある凹凸は、不規則な形態の凹凸構造、所謂テク
スチャ構造を模式的に表している。第１の画素電極４１１、及び第２の画素電極４１２は
、テクスチャ構造を有する絶縁層３０８上に設けられているため、下地のテクスチャ構造
が表面に現れる。その結果、当該画素電極に入射する光は乱反射し、第１の画素電極４１
１、及び第２の画素電極４１２は巨視的には概ね白色に見える。なお、白色に見える画素
電極を用いて液晶の配向を制御することで、コントラストを高めることができる。

第１の画素電極４１１は図示されていないトランジスタのソース電極又はドレイン電極と
電気的に接続され、第２の画素電極４１２はトランジスタ３５０のソース電極又はドレイ
ン電極と電気的に接続されている。なお、トランジスタ３５０は画素４５２のスイッチン
グ素子として機能する。トランジスタ３５０を含む画素トランジスタは基板３００上に形
成され、該画素トランジスタを覆う絶縁層３０７、及び絶縁層３０８上に、第１の画素電
極４１１、及び第２の画素電極４１２が設けられている。

第２の画素電極４１２の端部は、絶縁層４２１を介して第１の画素電極４１１の端部に重
ねて設けられている。絶縁層４２１は第１の画素電極４１１と第２の画素電極４１２の電
気的な接続を防止する。

隣接する二つの画素電極を重ねて設ける構成とすると、表示装置に対峙する方向から見て
、二つの画素電極の間に間隙が見えなくなる。その結果、それぞれの画素に占める画素電
極の面積の割合を大きくできる。このような構成の画素電極を有する表示装置は、明るく
、コントラストに優れた表示画像を表示できる。

また、図１（Ａ）に図示した構成とは異なる液晶表示装置４６０の画素電極の構成につい
て説明する。液晶表示装置４６０の第１の画素４６１と第２の画素４６２の隣接部分を図
１（Ｂ）に示す。

第１の画素４６１、及び第２の画素４６２は同一の基板３００上に設けられ、第１の画素
４６１は第１の画素電極４１１を有し、第２の画素４６２は第２の画素電極４１２を有す
る。第２の画素電極４１２の端部は、絶縁層４２１を介して第１の画素電極４１１の端部
に重ねて設けられている。絶縁層４２１は第１の画素電極４１１と第２の画素電極４１２
の電気的な接続を防止する。

また、液晶表示装置４６０の第２の画素電極４１２の側面は、第１の画素電極４１１上に
設けた絶縁層４３１に覆われている。なお、絶縁層４３１は、ブラックマトリクスとして
機能する層、例えば着色材料を含む着色層を用いて形成することが好ましい。また、絶縁
層４３１を有すること以外は、液晶表示装置４６０は液晶表示装置４５０と同じ構成を有
する。

隣接する第１の画素電極４１１と第２の画素電極４１２の側面の間に強い電界が発生する
と、当該領域に位置する液晶の配向が乱れる場合がある。液晶表示装置４６０に設けられ
た第２の画素電極４１２の側面を覆う絶縁層４３１は、第１の画素電極４１１と第２の画
素電極４１２の側面の間に生じる電界を緩和する。その結果、液晶の配向の乱れが生じに
くくなり、表示画像の品質が向上する。また、ブラックマトリクスとして機能する層を絶
縁層４３１に用いると、表示画像の暗い領域、所謂シャドー部の光学濃度を高めることが
でき、シャドー部の階調を豊かに再現することができる。

また、図１（Ａ）、並びに図１（Ｂ）に図示した構成と異なる液晶表示装置４９０の画素
電極の構成について説明する。液晶表示装置４９０の第１の画素４７１と第２の画素４７
２の隣接部分を図１７に示す。

第１の画素４７１、及び第２の画素４７２は同一の基板３００上に設けられ、第１の画素
４７１は第１の画素電極４１１を有し、第２の画素４７２は第２の画素電極４１２を有す
る。第２の画素電極４１２の端部は、絶縁層４２１を介して第１の画素電極４１１の端部
に重ねて設けられている。絶縁層４２１は第１の画素電極４１１と第２の画素電極４１２
の電気的な接続を防止する。

また、液晶表示装置４９０の第１の画素電極４１１と第２の画素電極４１２が重なる領域
に、スペーサ４４１が設けられている。スペーサ４４１は、例えば誘電体材料を用いて対
向基板４０８と基板３００の間に設ければよく、具体的には対向基板４０８側に有機樹脂
を用いて形成することができる。また、スペーサ４４１はブラックマトリクスとして機能
する層、例えば着色材料を含む着色層を用いて形成することもできる。なお、スペーサ４
４１を有すること以外は、液晶表示装置４９０は液晶表示装置４５０と同じ構成を有する
。

前述の通り、隣接する第１の画素電極４１１と第２の画素電極４１２の側面の間に強い電
界が発生すると、当該領域に位置する液晶の配向が乱れる場合がある。液晶表示装置４９
０においては、当該領域にスペーサ４４１が配置されており、液晶の配向の乱れを抑止で
きる。

次に、図１（Ｂ）に例示する本発明の一態様の画素電極を、スイッチング素子が形成され
た基板上に作製する方法を、図２を用いて説明する。

基板３００上に形成するスイッチング素子は特に限定されない。例えばトップゲート構造
、又はボトムゲート構造のトランジスタなどを用いることができる。また、トランジスタ
はチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲ
ート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、チャネル領
域の上下にゲート絶縁層を介して配置された２つのゲート電極層を有する、デュアルゲー
ト型でもよい。一例として、ボトムゲート型のトランジスタ３５０を適用する場合につい
て、図２に示す。なお、スイッチング素子としては、オフ電流が低減された酸化物半導体
層を有するトランジスタが特に好適である。オフ電流が低減された酸化物半導体層を有す
るトランジスタを画素トランジスタに用いることにより、例えば静止画像を表示する期間
に表示素子の書き換え頻度を低減することにより、電力の消費が抑制された表示装置を提
供できる。

トランジスタ３５０上に絶縁層３０７を形成する。絶縁層３７０としては、代表的には酸
化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム
膜などの無機絶縁膜を用いることができる。また、絶縁層３０７は複数の絶縁膜を積層し
て形成してもよい。例えば、前述の無機絶縁膜に重ねて窒化シリコン膜、窒化アルミニウ
ム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることがで
きる。なお、上記無機絶縁膜はスパッタリング法などを用いて形成することができる。

また、絶縁層３０７上に絶縁層３０８を設ける。絶縁層３０８としては、例えば感光性有
機樹脂を用いることができる。スピンコート法などを用いて、絶縁層３０７上に感光性有
機樹脂層を形成し、フォトマスクを用いてトランジスタ３５０のソース電極又はドレイン
電極に達する開口部を設けるための露光をはじめにおこない、次いで、別のフォトマスク
を用いて絶縁層３０８の表面にテクスチャ構造を形成するための露光を行い、現像して絶
縁層３０８を形成する。

次に、第１の画素電極４１１を絶縁層３０８上に形成する。第１の画素電極４１１に用い
ることができる導電膜としては、可視光を反射する電極であればよく、例えばＡｌ、Ａｇ
、またはこれらの合金、例えばＮｄを含むアルミニウム、Ａｇ−Ｐｄ−Ｃｕ合金等をその
例に挙げることができる。なお、上記導電膜はスパッタリング法、真空蒸着法などを用い
て形成することができる。次いで、フォトマスクを用いて形成したレジストマスクを用い
て不要な部分を除去し、第１の画素電極４１１を形成する。

次に、絶縁層４２１となる絶縁膜を第１の画素電極４１１を覆って設ける。絶縁層４２１
に用いることができる材料としては絶縁性であれば良く、例えば、酸化シリコン、酸化窒
化シリコン、酸化アルミニウム、または酸化窒化アルミニウム、窒化シリコン、窒化アル
ミニウム、窒化酸化シリコン、窒化酸化アルミニウムなどの無機材料や、ポリイミド、ア
クリル、ベンゾシクロブテン等の有機材料を用いることができる。なお、上記無機材料を
用いた絶縁膜はスパッタリング法、ゾルゲル法などを用いて形成することができ、上記有
機材料を用いた絶縁膜はスピンコート法や印刷法などを用いて形成することができる。次
いで、レジストマスクを用いるなどして不要な部分を除去し、第１の画素電極４１１を覆
う絶縁層４２１を形成する。この段階までの断面図を図２（Ａ）に示す。

次に、第２の画素電極４１２を絶縁層４２１、及び絶縁層３０８上に形成する。第２の画
素電極４１２となる導電膜は第１の画素電極４１１と同様の方法を用いて形成する。次い
で、フォトマスクを用いて形成したレジストマスク３４０を用いて不要な部分を除去し、
第２の画素電極４１２を形成する。なお、第１の画素電極４１１上に設けた絶縁層４２１
は、エッチングストッパとして働き、このエッチング工程から第１の画素電極４１１を保
護する。この段階までの断面図を図２（Ｂ）に示す。

次いで、同じレジストマスク３４０を用いて絶縁層４２１の不要な部分を除去し、その後
レジストマスク３４０を取り除くと、図１（Ａ）に例示する本発明の一態様の画素電極を
作製できる。

また、第１の画素電極４１１上の第２の画素電極４１２の側面を覆うように、絶縁層４３
１を形成する。絶縁層４３１は絶縁層４２１に用いることができる材料を適用して形成す
る。絶縁層４３１の形成方法としては、絶縁膜を成膜した後にレジストマスクを用いてエ
ッチングする方法の他、絶縁層４３１をフォトレジストで形成してもよい。また、印刷法
、インクジェット法を用いて形成することもできる。この段階までの断面図を図２（Ｃ）
に示す。

以上の工程を経て、絶縁層４２１を間に挟んで、第１の画素電極４１１の端部に隣接する
第２の画素電極４１２を重ねて設け、第１の画素電極４１１上にある第２の画素電極４１
２の側面を絶縁層４３１で覆う構成を有する、液晶表示装置の画素電極を作製できる。

本実施の形態で例示した液晶表示装置は、隣接する二つの画素電極を重ねて設ける構成を
有する。このような構成の画素電極を設けた表示装置は、表示装置に対峙する方向から見
て、二つの画素電極の間に間隙が見えない。その結果、それぞれの画素に占める画素電極
の面積の割合を大きくできる。このような構成の画素電極を有する表示装置は、明るく、
コントラストに優れた表示画像を表示できる。

また、本実施の形態で例示した第１の画素電極の上面に重なる第２の画素電極の側面を覆
う絶縁層を設ける構成が適用された液晶表示装置は、液晶の配向の乱れが生じにくくなり
、高品質な画像を表示できる。また、ブラックマトリクスとして機能する層を、該側面を
覆う絶縁層に用いると、表示画像の暗い領域、所謂シャドー部の光学濃度が高まり、シャ
ドー部の階調再現性を豊かにできる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。

（実施の形態２）
本実施の形態では、３つ以上の隣接する画素電極を有する表示装置において、絶縁層を挟
んで、互いの端部を重ねて設ける構成について図３、乃至図７を用いて説明する。

本実施の形態で例示する液晶表示装置４７０の画素部の上面図を図３（Ａ）に示す。液晶
表示装置４７０は、第１の画素４５１、第２の画素４５２、及び第３の画素４５３を有す
る。第１の画素４５１は、第１の画素電極４１１と第１のトランジスタ３５０Ｒを有し、
第２の画素４５２は、第２の画素電極４１２と第２のトランジスタ３５０Ｇを有し、第３
の画素４５３は、第３の画素電極４１３と第３のトランジスタ３５０Ｂを有する。

また、図３（Ａ）の切断線Ｐ１−Ｐ２における液晶表示装置４７０の断面図を図４に示す
。液晶表示装置４７０は、同一基板３００上に３つのトランジスタ（３５０Ｒ、３５０Ｇ
、及び３５０Ｂ）を有し、該トランジスタを覆う絶縁層３０７と絶縁層３０７を覆う絶縁
層３０８を有する。第１の画素電極４１１、第２の画素電極４１２、及び第３の画素電極
４１３は絶縁層３０８上に設けられている。

また、絶縁層３０７、及び絶縁層３０８の開口部を介して、第１の画素電極４１１とトラ
ンジスタ３５０Ｒのソース電極またはドレイン電極が電気的に接続され、第２の画素電極
４１２とトランジスタ３５０Ｇのソース電極またはドレイン電極が電気的に接続され、第
３の画素電極４１３とトランジスタ３５０Ｂのソース電極またはドレイン電極が電気的に
接続されている。

また、第２の画素電極４１２の一方の端部が、第１の絶縁層４２１を間に挟んで第１の画
素電極４１１の上に重ねて設けられ、第２の画素電極４１２の他方の端部が、第２の絶縁
層４２２を間に挟んで第３の画素電極４１３の下に重ねて設けられている。

なお、このように２つの画素電極の間に配置された画素電極の一方の端部を隣接する画素
電極の端部の上に重ね、他方の端部を隣接するもう一方の画素電極の端部の下に重ねる構
成は、３つの画素電極が配置される場合に限定されない。例えば、４つの画素電極が一列
に配置される場合についても適用できる。具体的には、４つの画素電極のそれぞれの左側
の端部が、その左隣の画素電極の右側の端部の上に重ねて設けられた構成であってもよい
。

次に、図３（Ａ）とは異なる画素電極の構成について説明する。液晶表示装置４８０の上
面図を図３（Ｂ）に示す。液晶表示装置４８０は、第１の画素４５１、第２の画素４５２
、及び第３の画素４５３を有する。第１の画素４５１は、第１の画素電極４１１ａと第１
のトランジスタ３５０Ｒを有し、第２の画素４５２は、第２の画素電極４１２と第２のト
ランジスタ３５０Ｇを有し、第３の画素４５３は、第３の画素電極４１１ｂと第３のトラ
ンジスタ３５０Ｂを有する。

図３（Ｂ）の切断線Ｑ１−Ｑ２における液晶表示装置４８０の断面図を図５に示す。液晶
表示装置４８０は、同一基板３００上に３つのトランジスタ（３５０Ｒ、３５０Ｇ、及び
３５０Ｂ）を有し、該トランジスタを覆う絶縁層３０７と、該絶縁層３０７を覆う絶縁層
３０８を有する。第１の画素電極４１１ａ、第２の画素電極４１２、及び第３の画素電極
４１１ｂは絶縁層３０８上に設けられている。

また、絶縁層３０７、及び絶縁層３０８の開口部を介して、第１の画素電極４１１ａとト
ランジスタ３５０Ｒのソース電極またはドレイン電極が電気的に接続され、第２の画素電
極４１２とトランジスタ３５０Ｇのソース電極またはドレイン電極が電気的に接続され、
第３の画素電極４１１ｂとトランジスタ３５０Ｂのソース電極またはドレイン電極が電気
的に接続されている。

また、第２の画素電極４１２の一方の端部が、第１の絶縁層４２１を間に挟んで第１の画
素電極４１１ａの上に重ねて設けられ、第２の画素電極４１２の他方の端部が、第２の絶
縁層４２２を間に挟んで第３の画素電極４１１ｂの上に重ねて設けられている。

なお、このように２つの画素電極の間に配置された画素電極の端部を、隣接する画素電極
の端部の上に重ねる構成は、画素電極が３つ以上連なる場合にも適用できる。

また、２つの画素電極の間に配置された画素電極の端部を隣接する画素電極の端部の下に
重ねる構成としてもよい。言い換えると、４つ以上の画素電極を並べる場合、２つの画素
電極の間に配置された画素電極の端部を隣接する画素電極の端部の上に重ねる構成と、隣
接する画素電極の端部の下に重ねる構成を交互に設けることができる。

次に、液晶表示装置４７０の画素部の作製方法の一例を、図６及び図７を用いて説明する
。液晶表示装置４７０の画素部は、実施の形態１とほぼ同様な方法を用いて作製できる。

基板３００に、トランジスタ（３５０Ｒ、３５０Ｇ、及び３５０Ｂ）と、トランジスタの
ソース電極又はドレイン電極に達する開口部を有する絶縁層（３０７、及び３０８）を設
ける。次いで、実施の形態１に説明した方法を用いて絶縁層３０８上に第１の画素電極４
１１を形成し、第１の画素電極４１１上に第１の絶縁層４２１を形成する。この段階まで
の断面図を図６（Ａ）に示す。

同様にして第２の画素電極４１２と第２の絶縁層４２２を図６（Ｂ）に示すように形成し
、第３の画素電極４１３となる導電膜を他の画素電極と同様に形成する。次いで、レジス
トマスク３４０ａを形成し、レジストマスク３４０ａを用いて不要な部分を除去し、第３
の画素電極４１３を形成する。この段階までの断面図を図７（Ａ）に示す。

さらに、同じレジストマスク３４０ａを用いて第２の絶縁層４２２の不要な部分をエッチ
ングして除去する。次いで、第２の画素電極４１２となる導電膜上にレジストマスク３４
０ｂを形成し、レジストマスク３４０ｂを用いて第１の画素電極４１１と第１の絶縁層４
２１の不要な部分を除去して、液晶表示装置４７０の画素部を形成する。

また、図３（Ｂ）、及び図５に例示す液晶表示装置４８０の画素部を作製する方法の一例
を、図５を参照しながら説明する。

基板３００に、トランジスタ（３５０Ｒ、３５０Ｇ、及び３５０Ｂ）と、トランジスタの
ソース電極又はドレイン電極に達する開口部を有する絶縁層（３０７、及び３０８）を設
ける。次いで、絶縁層３０８上に導電膜を形成し、フォトマスクを用いて形成したレジス
トマスクを使って第１の画素電極４１１ａと第３の画素電極４１１ｂを形成する。

次いで、第１の画素電極４１１ａと第３の画素電極４１１ｂを覆う絶縁膜を成膜し、レジ
ストマスクを用いて当該絶縁膜の不要な部分をエッチングして除去する。なお、ここで用
いるレジストマスクは、第１の画素電極４１１ａと第３の画素電極４１１ｂの端部からそ
の外側に延在し、後に第１の絶縁層４２１、及び第２の絶縁層４２２になる部分を覆って
これらをエッチング液から保護する形状を有するものとする。

従って、第１の画素電極４１１ａ、又は第３の画素電極４１１ｂと重なる部分の絶縁層は
除去されないで残るため、当該絶縁層は第１の絶縁層４２１、及び第２の絶縁層４２２と
は異なる形状を有する。

次に、当該レジストマスクを除去し、第２の画素電極４１２となる導電膜を成膜し、その
上にフォトマスクを用いてレジストマスクを形成する。次いで当該レジストマスクを使用
して、不要な部分をエッチングして除去し、第２の画素電極４１２を形成する。

さらに第２の画素電極４１２を形成する際に用いたレジストマスクを用いて、第１の画素
電極４１１ａ、又は第３の画素電極４１１ｂと重なる絶縁層の不要な部分をエッチングし
て除去して、第１の絶縁層４２１、及び第２の絶縁層４２２を形成する。

図３（Ｂ）、及び図５に例示した２つの画素電極の間に配置された画素電極の端部を、隣
接する画素電極の端部の上に重ねる構成は、画素電極を二回に分けて形成すれば良く、比
較的簡便に作製することができる。なお、２つの画素電極の間に配置された画素電極の端
部を、隣接する画素電極の端部の下に重ねる構成であっても、同様に比較的簡便に作成す
ることができる。

絶縁層を挟んで、隣接する３つ以上の画素電極が端部を重ねて設ける構成とすると、表示
装置に対峙する方向から見て、画素電極の間に間隙が見えなくなる。その結果、それぞれ
の画素に占める画素電極の割合を大きくできる。このような構成の画素電極を有する表示
装置は、明るく、コントラストに優れた表示画像を表示できる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。

（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２で例示した画素電極を有し、さらにフ
ォトセンサとしてフォトダイオードを同一基板上に設ける液晶表示装置について、図８乃
至図１０を用いて説明する。

図８は、画素上面図の一例である。また、フォトダイオードの電極を形成する前の状態を
示している。なお、図８中の鎖線Ａ−Ｂで切断した断面図、及び鎖線Ｃ−Ｄで切断した断
面図が図１０（Ａ）にそれぞれ対応している。

次に、本実施の形態で例示する液晶表示装置の作製方法について、図８を主に用いて、図
１０と共に説明する。まず、基板２３０上に導電膜を形成した後、１枚目の露光マスクを
用いる第１のフォトリソグラフィ工程により、ゲート電極を含むゲート信号線２０７、２
１３、２２７、容量配線２２４、フォトダイオードリセット信号線２０８、読み出し信号
線２０９、フォトセンサ基準信号線２１２を形成する。なお、本実施の形態では基板２３
０としてガラス基板を用いる場合について説明する。

下地膜となる絶縁膜を基板２３０と導電膜との間に設けてもよい（図１０参照）。下地膜
は、基板２３０からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シ
リコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜に
よる積層構造により形成することができる。

また、導電膜は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネ
オジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で
又は積層して形成することができる。

次いで、これらの配線を覆う絶縁層を形成し、２枚目の露光マスクを用いる第２のフォト
リソグラフィ工程により、選択的にエッチングを行い、後に形成される配線が交差する部
分にのみ絶縁層２３１を形成する。本実施の形態では、絶縁層２３１は膜厚６００ｎｍの
酸化窒化珪素膜を用いる。

次いで、ゲート絶縁層２３２及び酸化物半導体膜を形成し（図１０参照）、３枚目の露光
マスクを用いる第３のフォトリソグラフィ工程により、ゲート絶縁層２３２を介してゲー
ト信号線２０７、２１３、２２７及び読み出し信号線２０９とそれぞれ重なる第１の酸化
物半導体層２３３、第２の酸化物半導体層２５３、第３の酸化物半導体層２５５、及び第
４の酸化物半導体層２５６を形成する。本実施の形態では、ゲート絶縁層２３２として膜
厚１００ｎｍの酸化窒化珪素膜を用い、酸化物半導体層として膜厚２５ｎｍのＩｎ−Ｇａ
−Ｚｎ−Ｏ膜を用いる。

また、第１の酸化物半導体層２３３、第２の酸化物半導体層２５３、第３の酸化物半導体
層２５５、及び第４の酸化物半導体層２５６は、化学式ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０
）で表記される酸化物薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎおよ
びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡ
ｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。また、上記酸化物薄膜にＳｉＯ_２を
含んでもよい。

また、酸化物薄膜をスパッタリング法で作製するためのターゲットとしては、例えば、組
成比として、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ター
ゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及び組
成に限定されず、例えば、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］
の酸化物ターゲットを用いてもよい。なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜と
は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意
味であり、その化学量論比はとくに問わない。

次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半
導体層の脱水化または脱水素化を行うことができる。第１の加熱処理の温度は、４００℃
以上７５０℃以下、または４００℃以上基板の歪み点未満とする。本実施の形態では、Ｒ
ＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用い、窒素雰囲気下で６５０
℃、６分の加熱処理を行った後、大気に触れることなく、加熱処理装置の一つである電気
炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱
処理を行った後、大気に触れないように酸化物半導体層の成膜室に移動させて酸化物半導
体層への水や水素の再混入を防ぎ、酸化物半導体層を得る。

次いで、４枚目の露光マスクを用いる第４のフォトリソグラフィ工程により、ゲート絶縁
層２３２を選択的に除去して、ゲート信号線２１３に達する開口と、フォトダイオードリ
セット信号線２０８に達する開口を形成する（図１０参照）。

次いで、ゲート絶縁層２３２、及び酸化物半導体層上に、導電膜を形成する。導電膜とし
ては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素を成分と
する金属膜、または上述した元素の窒化物を成分とする合金膜か、上述した元素を組み合
わせた合金膜等を用いることができる。そして、５枚目の露光マスクを用いる第５のフォ
トリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行
って、ビデオデータ信号線２１０、フォトセンサ出力信号線２１１、電極層２３４、２３
５、２５４、２５７、２５８、２５９を形成する。

なお、図８に示す第１の酸化物半導体層２３３を有するトランジスタは、電極層２３４を
ソース電極層またはドレイン電極層とするトランジスタであり、画素のスイッチング素子
となる。また、図１０に示すように、電極層２３４は、ゲート絶縁層２３２を誘電体とし
、容量配線２２４と保持容量２２２を形成する。また、図８に示す第２の酸化物半導体層
２５３を有するトランジスタは、電極層２５４をソース電極層またはドレイン電極層とす
るトランジスタであり、画素のスイッチング素子となる。

また、図８に示す第３の酸化物半導体層２５５を有するトランジスタは、電極層２５７を
ソース電極層またはドレイン電極層とするトランジスタであり、フォトセンサを構成する
一要素となる。

また、図８に示す第４の酸化物半導体層２５６を有するトランジスタは、電極層２５７ま
たは電極層２５８をソース電極層またはドレイン電極層とするトランジスタである。また
、図１０（Ａ）に示すように、当該トランジスタのゲート信号線２１３は、電極層２５９
と電気的に接続している。

次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。本実施の形態では
、窒素雰囲気下で３００℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、
酸化物半導体層の一部（チャネル形成領域）が絶縁層と接した状態で加熱される。

次いで保護絶縁層となる絶縁層２３７を形成し、６枚目の露光マスクを用いる第６のフォ
トリソグラフィ工程により、電極層２３５に達する開口、電極層２３４に達する開口、電
極層２５９に達する開口を形成する。

次いで、プラズマＣＶＤ法により、ｐ層２３８、ｉ層２３９、及びｎ層２４０を積層成膜
する。本実施の形態では、ｐ層２３８として膜厚４５ｎｍのボロンを含む微結晶シリコン
膜を用い、ｉ層２３９として膜厚４００ｎｍのアモルファスシリコン膜を用い、ｎ層２４
０として膜厚８０ｎｍのリンを含む微結晶シリコン膜を用いる。そして、７枚目の露光マ
スクを用いる第７のフォトリソグラフィ工程により、電極層２３５と接して重なる領域の
みを残して除去する。この段階までの断面図が図１０（Ａ）であり、その上面図が図８に
相当する。

次いで感光性有機樹脂層を形成し、８枚目の露光マスクで開口となる領域を露光し、９枚
目の露光マスクで凹凸となる領域（テクスチャ構造を有する領域）を露光し、現像して部
分的に凹凸を有する絶縁層２４１を形成する第８のフォトリソグラフィ工程を行う。

次いで、第１の画素電極、第２の画素電極、及び第３の画素電極を作製する。本実施の形
態では、図３（Ａ）、図４、図６、及び図７を用いて実施の形態２で説明した方法を適用
するものとし、ここでは詳細な図面を用いずに説明する。

具体的には、第１の画素電極となる反射性を有する導電膜を成膜し、１０枚目の露光マス
クを用いる第９のフォトリソグラフィ工程を行う。次いで、第１の画素電極となる導電膜
を覆い、第１の絶縁層となる絶縁層を成膜し、１１枚目の露光マスクを用いる第１０のフ
ォトリソグラフィ工程を行う。

次に、第２の画素電極となる反射性を有する導電膜を成膜し、１２枚目の露光マスクを用
いる第１１のフォトリソグラフィ工程を行う。次いで、第２の画素電極となる導電膜を覆
い、第２の絶縁層となる絶縁層を成膜し、１３枚目の露光マスクを用いる第１２のフォト
リソグラフィ工程を行う。

次に、第３の画素電極となる反射性を有する導電膜を成膜し、１４枚目の露光マスクを用
いる第１３のフォトリソグラフィ工程を行い、第３の画素電極と第２の絶縁層を形成する
。次いで、１５枚目の露光マスクを用いる第１４のフォトリソグラフィ工程を行い、第２
の画素電極、第１の絶縁層、第１の画素電極を形成する。また、接続電極層２４３を画素
電極と共に形成する（図９参照）。接続電極層２４３は、フォトダイオード２０４とゲー
ト信号線２１３を電気的に接続する。

なお、反射性を有する導電膜としてはＡｌ、Ａｇ、またはこれらの合金、例えばＮｄを含
むアルミニウム、Ａｇ−Ｐｄ−Ｃｕ合金等を用いる。そして、第９のフォトリソグラフィ
工程後に第３の加熱処理、本実施の形態では、窒素雰囲気下２５０℃、１時間を行う。

以上の工程により、図１０（Ｂ）に示すように同一基板上に絶縁層を挟んで隣接する反射
電極の端部と端部を重ねる反射電極層２４２と、反射電極層２４２と電気的に接続するト
ランジスタと、ゲート信号線２１３と接続電極層２４３を介して電気的に接続するフォト
ダイオード２０４とを合計１５枚の露光マスクを用い、合計１４回のフォトリソグラフィ
工程によって作製することができる。

そして反射電極層２４２を覆う配向膜２４４を形成する。この段階での断面図が図１０（
Ｂ）に相当する。こうしてアクティブマトリクス基板が作製できる。

そして、このアクティブマトリクス基板と貼り合わせる対向基板を用意する。対向基板に
は、フォトセンサの受光部を囲むように遮光層（ブラックマトリクスとも呼ぶ）と透光性
を有する導電膜を形成し、さらに有機樹脂を用いた柱状スペーサを形成する。そして、最
後に配向膜で覆う。

この対向基板を、シール材を用いてアクティブマトリクス基板と貼り合わせ、一対の基板
間に液晶層を挟持する。なお、対向基板の遮光層は、反射電極層２４２及びフォトダイオ
ードの感光領域に重ならず、フォトダイオードの周囲を囲う様に設ける。また、対向基板
に設けられた柱状スペーサは、電極層２５１、２５２と重なるように位置合わせを行う。
柱状スペーサは、電極層２５１、２５２と重ねることで一対の基板の間隔を一定に保持す
る。なお、電極層２５１、２５２は、電極層２３４と同一工程で形成することができるた
め、マスク数を増やすことなく設けることができる。

こうして貼り合わせた一対の基板における画素の上面図が図９に相当する。また、反射電
極層２４２は、凹凸を有する感光性有機樹脂層上に設けられているため、図９に示すよう
なランダムな平面模様を有する。感光性有機樹脂層の表面形状を反映させて反射電極層２
４２の表面にも凹凸を設け、鏡面反射となることを防いでいる。なお、図９において反射
電極層２４２の凹部２４５も示しており、凹部２４５の周縁は、反射電極層の周縁よりも
内側に位置し、凹部２４５の下方の感光性有機樹脂層は他の領域よりも薄い膜厚となって
いる。

また、必要があれば、対向基板の外光が入射する面に、位相差を調節するための位相差フ
ィルムや、偏光機能を有するフィルムや、反射防止板や、カラーフィルタなどの光学フィ
ルムを設けてもよい。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。

（実施の形態４）
本実施の形態では、絶縁層を間に挟んで、画素電極の端部を隣接する画素電極の端部に重
ねて設ける構成を有し、当該画素電極、並びにフォトセンサを同一基板上に有する液晶表
示装置について、その駆動方法について説明する。

実施の形態３で説明した画素電極、並びにフォトセンサを同一基板上に有する表示パネル
の一例について、図１１を参照して説明する。表示パネル１００は、画素回路１０１、表
示素子制御回路、及びフォトセンサ制御回路を有する。画素回路１０１は、行列方向にマ
トリクス状に配置された複数の画素１０３、１０４及びフォトセンサ１０６を有する。画
素１０４、１０３は、１つの表示素子をそれぞれ有する。本実施の形態では、画素１０３
と画素１０４の間に、１つのフォトセンサ１０６を配置し、フォトセンサの数が画素数の
半分とする例を示したが特に限定されず、フォトセンサの数が画素数と同じになるように
、画素間にそれぞれ１つのフォトセンサを有する構成としてもよく、フォトセンサの数が
画素数の３分の一となる構成としてもよい。

表示素子１０５は、トランジスタ、保持容量、及び液晶層を有する液晶素子などを有する
。トランジスタは、保持容量への電荷の注入もしくは保持容量からの電荷の排出を制御す
る機能を有する。保持容量は、液晶層に印加する電圧に相当する電荷を保持する機能を有
する。液晶層に電圧を印加することで偏光方向が変化することを利用して、液晶層を透過
する光の明暗（階調）を作ることで、画像表示が実現される。液晶層を透過する光には、
外光（太陽光または照明光）によって液晶表示装置の表面から照射される光を用いる。

本実施の形態の液晶素子は、絶縁層を間に挟んで画素電極の端部を隣接する画素電極の端
部に重ねて設ける構成を有する。その結果、隣接する画素との間に生じる間隙を小さくで
き、外光を反射する画素面積を大きく確保することができる。また、表示素子とフォトセ
ンサを同一基板上に設ける構成においては、表示素子の画素電極の面積が制限されてしま
うため、隣接する画素との間に生じる間隙を小さくできる構成は特に好適である。

また、表示素子制御回路は、表示素子１０５を制御するための回路であり、ビデオデータ
信号線などの信号線（「ソース信号線」ともいう。）を介して表示素子１０５に信号を入
力する表示素子駆動回路１０７と、走査線（「ゲート信号線」ともいう。）を介して表示
素子１０５に信号を入力する表示素子駆動回路１０８を有する。

例えば、走査線側の表示素子駆動回路１０８は、特定の行に配置された画素が有する表示
素子を選択する機能を有する。また、信号線側の表示素子駆動回路１０７は、選択された
行の画素が有する表示素子に任意の電位を与える機能を有する。なお、走査線側の表示素
子駆動回路１０８により高電位を印加された表示素子では、トランジスタが導通状態とな
り、信号線側の表示素子駆動回路１０７により与えられる電荷が供給される。

また、フォトセンサ１０６は、フォトダイオードなど、受光することで電気信号を発する
機能を有する受光素子と、トランジスタとを有する。

フォトセンサ制御回路は、フォトセンサ１０６を制御するための回路であり、フォトセン
サ出力信号線、フォトセンサ基準信号線等の信号線側のフォトセンサ読み出し回路１０９
と、走査線側のフォトセンサ駆動回路１１０を有する。走査線側のフォトセンサ駆動回路
１１０は、特定の行に配置された画素が有するフォトセンサ１０６に対して、後述するリ
セット動作と選択動作とを行う機能を有する。また、信号線側のフォトセンサ読み出し回
路１０９は、選択された行の画素が有するフォトセンサ１０６の出力信号を取り出す機能
を有する。

本実施の形態では、画素１０３と、フォトセンサ１０６と、画素１０４の回路図について
、図１２を用いて説明する。画素１０３は、トランジスタ２０１、保持容量２０２及び液
晶素子２０３を有する表示素子１０５を有する。また、フォトセンサ１０６は、フォトダ
イオード２０４、トランジスタ２０５及びトランジスタ２０６を有する。また、画素１０
４は、トランジスタ２２１、保持容量２２２及び液晶素子２２３を有する表示素子１２５
を有する。

トランジスタ２０１は、ゲートがゲート信号線２０７に、ソース又はドレインの一方がビ
デオデータ信号線２１０に、ソース又はドレインの他方が保持容量２０２の一方の電極と
液晶素子２０３の一方の電極に電気的に接続されている。保持容量２０２の他方の電極は
、容量配線２１４に電気的に接続され、一定の電位に保たれている。また、液晶素子２０
３の他方の電極は一定の電位に保たれている。液晶素子２０３は、一対の電極と、該一対
の電極の間の液晶層を含む素子である。

トランジスタ２０１は、ゲート信号線２０７に電位”Ｈ”が印加されると、ビデオデータ
信号線２１０の電位を保持容量２０２と液晶素子２０３に印加する。保持容量２０２は、
印加された電位を保持する。液晶素子２０３は、印加された電位により、光の透過率を変
更する。

フォトダイオード２０４は、一方の電極がフォトダイオードリセット信号線２０８に、他
方の電極がトランジスタ２０５のゲートに電気的に接続されている。トランジスタ２０５
は、ソース又はドレインの一方がフォトセンサ基準信号線２１２に、ソース又はドレイン
の他方がトランジスタ２０６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ２０６は、ゲートが読み出し信号線２０９に、ソース又はドレインの他方がフ
ォトセンサ出力信号線２１１に電気的に接続されている。

また、トランジスタ２２１は、ゲートがゲート信号線２２７に、ソース又はドレインの一
方がビデオデータ信号線２１０に、ソース又はドレインの他方が保持容量２２２の一方の
電極と液晶素子２２３の一方の電極に電気的に接続されている。保持容量２２２の他方の
電極は、容量配線２２４に電気的に接続され、一定の電位に保たれている。また、液晶素
子２２３の他方の電極は一定の電位に保たれている。液晶素子２２３は、一対の電極と、
該一対の電極の間の液晶層を含む素子である。

次に、フォトセンサ読み出し回路１０９の構成の一例について、図１２及び図１３を用い
て説明する。一例として、表示部は、１０２４行７６８列の画素で構成され、表示素子は
各行各列の画素に１個、フォトセンサは２行各列の画素間に１個、を有する構成とする。
すなわち、表示素子は１０２４行７６８列、フォトセンサは５１２行７６８列で構成され
る。また、フォトセンサ出力信号線は２列を１組として表示装置外部に出力する例を示す
。すなわち、２行２列の画素４個に挟まれるフォトセンサ計２個から出力を１個取得する
。

図１２は、画素の回路構成で、２行１列分の２つの画素と、１つのフォトセンサを示して
いる。表示素子を１画素に１個、フォトセンサを２画素間に１個、有する。図１３は、フ
ォトセンサ読み出し回路１０９の回路構成で、説明のため、一部のフォトセンサも示して
いる。

図１３に示すように、フォトセンサの走査線駆動回路は、同時に画素４行分に相当するフ
ォトセンサ２行分を駆動し、選択行を画素２行分に相当するフォトセンサ１行分ずつシフ
トさせていく駆動方法を行う例を考える。ここで、各行のフォトセンサは、フォトセンサ
の走査線駆動回路に２回、連続して選択されることになる。このような駆動方法を用いる
ことで、フォトセンサによる撮像のフレーム周波数を向上させることが容易になる。特に
、大型の表示装置の場合に有利である。なお、フォトセンサ出力信号線２１１には、同時
に２行分のフォトセンサの出力が重畳されることになる。また、選択行のシフトを５１２
回繰り返すことで、全フォトセンサを駆動することができる。

フォトセンサ読み出し回路１０９は、図１３に示すように、画素２４列に１個ずつセレク
タを有する。セレクタは、表示部におけるフォトセンサ出力信号線２１１について２列分
を１組とする１２組から１組を選択して出力を取得する。すなわち、フォトセンサ読み出
し回路１０９全体で、セレクタを３２個有し、同時に３２個の出力を取得する。各々のセ
レクタによる選択を１２組全てに対して行うことで、フォトセンサ１行分に相当する合計
３８４個の出力を取得することができる。セレクタによる１２組の選択を、フォトセンサ
の走査線駆動回路が選択行をシフトさせる都度行うことで、全フォトセンサの出力を得る
ことができる。

本実施の形態では、図１３に示すように、信号線側のフォトセンサ読み出し回路１０９は
、アナログ信号であるフォトセンサの出力を表示装置外部に取り出し、表示装置外部に設
けたアンプを用いて増幅した後にＡＤ変換器を用いてデジタル信号に変換する構成を考え
る。勿論、表示装置と同一基板上にＡＤ変換器を搭載し、フォトセンサの出力をデジタル
信号に変換した後、表示装置外部に取り出す構成とすることも可能である。

また、個々のフォトセンサの動作は、リセット動作、累積動作、及び選択動作を繰り返す
ことで実現される。リセット動作とは、フォトダイオードリセット信号線２０８の電位を
”Ｈ”とする動作である。リセット動作を行うと、フォトダイオード２０４が導通し、ト
ランジスタ２０５のゲートが接続されたゲート信号線２１３の電位が”Ｈ”となる。

また、累積動作とは、リセット動作の後にフォトダイオードリセット信号線２０８の電位
を”Ｌ”にする動作である。また、選択動作とは、累積動作の後に読み出し信号線２０９
の電位を”Ｈ”にする動作である。

累積動作時に、フォトダイオード２０４に照射する光が強いほど、トランジスタ２０５の
ゲートが接続されたゲート信号線２１３の電位が下がり、トランジスタ２０５のチャネル
抵抗が増大する。そのため、選択動作時に、トランジスタ２０６を介してフォトセンサ出
力信号線２１１に流れる電流は小さくなる。一方、累積動作時に、フォトダイオード２０
４に照射する光が弱いほど、選択動作時に、トランジスタ２０６を介してフォトセンサ出
力信号線２１１に流れる電流は大きくなる。

本実施の形態においては、全フォトセンサのリセット動作、累積動作、及び選択動作を実
行することで、外光の局所的陰影を検出することができる。また、検出した陰影について
適宜画像処理など行うことにより、指やペンなどが表示装置に接触した位置を知ることが
できる。あらかじめ、接触した位置に対応する操作、例えば文字入力であれば文字の種類
を規定しておくことで、所望の文字の入力を行うことができる。

なお、本実施の形態における表示装置では、フォトセンサにより外光の局所的陰影を検出
する。そのため、指やペンなどが表示装置に物理的に接触しなくても、非接触で近接する
ことにより陰影が形成されれば検出が可能である。以下、指やペンなどが表示装置に接触
するとは、非接触で近接することも含むものとする。

上記構成により、表示部１０３２にタッチ入力機能を持たせることができる。

タッチ入力を行う際には、キーボードのような静止画を一部に含む画像を表示し、表示さ
れたキーボードの所望の文字の位置に指やペンを接触することで、入力を行う構成の表示
装置とすると操作性が向上する。このような表示装置を実現する場合には、次のようにし
て、表示装置における消費電力を著しく低減することが可能である。すなわち、表示部の
静止画を表示する第１画面領域については、静止画を表示した後は、当該領域の表示素子
への電力の供給を停止し、その後もその静止画を視認可能な状態を長時間維持することが
有効である。そして、表示部の残りの第２画面領域については、例えば、タッチ入力によ
る入力結果を表示する。第２画面領域の表示画像の更新を行う時以外の期間では表示素子
制御回路を非動作とすることで、電力の節約ができる。このような制御を可能にする駆動
方法について、以下説明する。

例えば、表示素子が１０２４行７６８列で配置された表示部を有する表示装置における、
走査線駆動回路のシフトレジスタのタイミングチャートについて図１４に示す。図１４中
の期間６１はクロック信号の１周期期間（６４．８μｓｅｃ）であり、期間６２は第２画
面領域に相当する表示素子の第１行から第５１２行まで書き込むまでに要する期間（８．
３６ｍｓｅｃ）であり、期間６３は１フレーム期間（１６．７ｍｓｅｃ）にそれぞれ相当
する。

ここで、走査線駆動回路のシフトレジスタは、第１のクロック信号ＣＫ１〜第４のクロッ
ク信号ＣＫ４で動作する４相クロック形式のシフトレジスタとする。また、第１のクロッ
ク信号ＣＫ１〜第４のクロック信号ＣＫ４は、互いに４分の１周期期間ずつずれた信号と
する。スタートパルス信号ＧＳＰを電位”Ｈ”とすると、第１行目のゲート信号線Ｇ１〜
第５１２行目のゲート信号線Ｇ５１２は、４分の１周期期間ずつ遅れながら順に電位”Ｈ
”となる。また、各ゲート信号線は、２分の１周期期間電位”Ｈ”となり、連続する行の
２つのゲート信号線は、各々４分の１周期期間同時に電位”Ｈ”となる。

ここで、各行の表示素子は、走査線駆動回路が選択行のシフトを２回行う期間、連続して
選択されることになる。表示画像のデータを、当該行における表示素子が選択されている
期間の内、後半の期間に入力すれば表示画像を更新できる。

ここで、第２画面領域に相当する表示素子の第１行から第５１２行までの表示画像を更新
する期間を除く期間については、表示素子制御回路を非動作とする。すなわち、第１画面
領域に相当する表示素子の第５１３行から第１０２４行までは表示画像の更新を行わず、
表示素子制御回路を非動作としている。

表示素子制御回路を非動作とするには、図１４に示したように、クロック信号を停止（”
Ｌ”のままとする）することで実現できる。また、同時に、電源電圧の供給を停止するこ
とも有効である。

また、第２画面領域に相当する表示素子が選択されていない期間、すなわち、表示画像の
更新を行わない期間は、ソース側の駆動回路も同様にクロック信号とスタートパルス信号
を停止させてもよい。こうすることでさらなる電力の節約ができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。

（実施の形態５）
本実施の形態では、カラーフィルタを設け、フルカラー表示が可能な液晶表示モジュール
とする一例を示す。

図１５に液晶表示モジュール１９０の構成を示す。液晶表示モジュール１９０は液晶素子
がマトリクス状に設けられた表示パネル１２０と、表示パネル１２０と重なる偏光板及び
カラーフィルタ１１５を有する。また、外部入力端子となるＦＰＣ（フレキシブルプリン
トサーキット）１１６ａ、１１６ｂは表示パネル１２０に設けた端子部と電気的に接続さ
れている。表示パネル１２０は、実施の形態１の表示パネル１００と同様の構成を有する
。ただし、フルカラー表示とする場合であるため、表示パネル１２０は、赤色表示素子、
緑色表示素子、青色表示素子の３つの表示素子を用い、それぞれに異なる映像信号を供給
する回路構成とする。

また、図１５には、外光１３９が表示パネル１２０上の液晶素子を透過して反射電極で反
射される様子を模式的に示してある。例えば、カラーフィルタの赤色領域と重なる画素に
おいては、外光１３９がカラーフィルタ１１５を通過した後、液晶層を通過し、反射電極
で反射され、再びカラーフィルタ１１５を通過して赤色光として取り出される。図１５に
は、３色の光１３５が矢印（Ｒ、Ｇ、及びＢ）で模式的に示してある。液晶素子を透過す
る光の強度は、画像信号により変調されるため、観察者は外光１３９の反射光によって、
映像を捉えることができる。

また、表示パネル１２０はフォトセンサを有しており、タッチ入力機能を備えている。フ
ォトセンサの受光領域にもカラーフィルタを重ねることによりフォトセンサを可視光セン
サとして機能させることもできる。また、フォトセンサの光の感度を向上させるためには
、入射光を多く取り入れるため、フォトセンサの受光領域と重なる領域にはカラーフィル
タに開口を設け、フォトセンサの受光領域とカラーフィルタが重ならない構成としてもよ
い。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。

（実施の形態６）
本実施の形態は、実施の形態１乃至３で説明した液晶表示装置に用いる酸化物半導体層を
含むトランジスタ、及び作製方法の一例を、図１８を用いて詳細に説明する。上記実施の
形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行う
ことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。

図１８（Ａ）乃至（Ｅ）にトランジスタの断面構造の一例を示す。図１８（Ａ）乃至（Ｅ
）に示すトランジスタ５１０は、図１（Ａ）に示すトランジスタ３５０と同様なボトムゲ
ート構造の逆スタガ型トランジスタである。

以下、図１８（Ａ）乃至（Ｅ）を用い、基板５０５上にトランジスタ５１０を作製する工
程を説明する。

まず、絶縁表面を有する基板５０５上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層５１１を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。

本実施の形態では絶縁表面を有する基板５０５としてガラス基板を用いる。

下地膜となる絶縁膜を基板５０５とゲート電極層５１１との間に設けてもよい。下地膜は
、基板５０５からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。

また、ゲート電極層５１１は、モリブデン、チタン、タンタル、タングステン、アルミニ
ウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用
いて、単層で又は積層して形成することができる。

次いで、ゲート電極層５１１上にゲート絶縁層５０７を形成する。ゲート絶縁層５０７は
、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層
、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層
、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又
は積層して形成することができる。

本実施の形態の酸化物半導体は、不純物を除去され、Ｉ型化又は実質的にＩ型化された酸
化物半導体を用いる。このような高純度化された酸化物半導体は界面準位、界面電荷に対
して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。その
ため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。

例えば、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で
絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体
と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なも
のとすることができるからである。

もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング
法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理
によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても
良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化
物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。

また、ゲート絶縁層５０７、酸化物半導体膜５３０に水素、水酸基及び水分がなるべく含
まれないようにするために、酸化物半導体膜５３０の成膜の前処理として、スパッタリン
グ装置の予備加熱室でゲート電極層５１１が形成された基板５０５、又はゲート絶縁層５
０７までが形成された基板５０５を予備加熱し、基板５０５に吸着した水素、水分などの
不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオ
ポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加
熱は、絶縁層５１６の成膜前に、ソース電極層５１５ａ及びドレイン電極層５１５ｂまで
形成した基板５０５にも同様に行ってもよい。

次いで、ゲート絶縁層５０７上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以
上３０ｎｍ以下の酸化物半導体膜５３０を形成する（図１８（Ａ）参照。）。

なお、酸化物半導体膜５３０をスパッタリング法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層５０７の表面に付着してい
る粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは
、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧
を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気
に代えて窒素、ヘリウム、酸素などを用いてもよい。

酸化物半導体膜５３０に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半
導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物
半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−
Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉ
ｎ−Ｇａ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚ
ｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＳｉＯ_２を
含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム
（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その
化学量論比はとくに問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。本実
施の形態では、酸化物半導体膜５３０としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを
用いてスパッタリング法により成膜する。この段階での断面図が図１８（Ａ）に相当する
。また、酸化物半導体膜５３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気
下、又は希ガスと酸素の混合雰囲気下においてスパッタ法により形成することができる。

酸化物半導体膜５３０をスパッタリング法で作製するためのターゲットとしては、例えば
、組成比として、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物
ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及
び組成に限定されず、例えば、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数
比］の酸化物ターゲットを用いてもよい。

また、酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９
．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸
化物半導体膜は緻密な膜とすることができる。

酸化物半導体膜５３０を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素
化物などの不純物が除去された高純度ガスを用いることが好ましい。

減圧状態に保持された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下好
ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成
膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリ
ングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が
除去されたスパッタガスを導入し、上記ターゲットを用いて基板５０５上に酸化物半導体
膜５３０を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例
えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好
ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであっ
てもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ_２Ｏ）
など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるた
め、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。

成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ご
みともいう）が軽減でき、膜厚分布も均一となるために好ましい。

次いで、酸化物半導体膜５３０を第２のフォトリソグラフィ工程により島状の酸化物半導
体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインク
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。

また、ゲート絶縁層５０７にコンタクトホールを形成する場合、その工程は酸化物半導体
膜５３０の加工時に同時に行うことができる。

なお、ここでの酸化物半導体膜５３０のエッチングは、ドライエッチングでもウェットエ
ッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜５３０のウェットエッ
チングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いること
ができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。

次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半
導体層の脱水化または脱水素化を行うことができる。第１の加熱処理の温度は、４００℃
以上７５０℃以下、または４００℃以上基板の歪み点未満とする。ここでは、加熱処理装
置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃に
おいて１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水
素の再混入を防ぎ、酸化物半導体層５３１を得る（図１８（Ｂ）参照。）。

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。

例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すＧＲＴＡを行ってもよい。

なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましく
は０．１ｐｐｍ以下）とすることが好ましい。

また、第１の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純
度のＮ_２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を導
入してもよい。酸素ガスまたはＮ_２Ｏガスに、水、水素などが含まれないことが好ましい
。または、加熱処理装置に導入する酸素ガスまたはＮ_２Ｏガスの純度を、６Ｎ以上好まし
くは７Ｎ以上（即ち、酸素ガスまたはＮ_２Ｏガス中の不純物濃度を１ｐｐｍ以下、好まし
くは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又はＮ_２Ｏガスの作用により、
脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化
物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高
純度化及び電気的にＩ型（真性）化する。

また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜５３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。

なお、第１の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体
層上にソース電極層及びドレイン電極層を積層させた後、あるいは、ソース電極層及びド
レイン電極層上に絶縁層を形成した後、のいずれで行っても良い。

また、ゲート絶縁層５０７にコンタクトホールを形成する場合、その工程は酸化物半導体
膜５３０に第１の加熱処理を行う前でも行った後に行ってもよい。

また、酸化物半導体層を２回に分けて成膜し、２回に分けて加熱処理を行うことで、下地
部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域（単結晶領
域）、即ち、膜表面に垂直にｃ軸配向した結晶領域を有する酸化物半導体層を形成しても
よい。例えば、３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜を成膜し、窒素、酸素、
希ガス、または乾燥空気の雰囲気下で４５０℃以上８５０℃以下、好ましくは５５０℃以
上７５０℃以下の第１の加熱処理を行い、表面を含む領域に結晶領域（板状結晶を含む）
を有する第１の酸化物半導体膜を形成する。そして、第１の酸化物半導体膜よりも厚い第
２の酸化物半導体膜を形成し、４５０℃以上８５０℃以下、好ましくは６００℃以上７０
０℃以下の第２の加熱処理を行い、第１の酸化物半導体膜を結晶成長の種として、上方に
結晶成長させ、第２の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領
域を有する酸化物半導体層を形成してもよい。

次いで、ゲート絶縁層５０７、及び酸化物半導体層５３１上に、ソース電極層及びドレイ
ン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。ソース電極
層、及びドレイン電極層に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔ
ｉ、Ｍｏ、Ｗからから選ばれた元素を含む金属膜、または上述した元素を成分とする金属
窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることがで
きる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗ
などの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒
化タングステン膜）を積層させた構成としても良い。

第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層５１５ａ、ドレイン電極層５１５ｂを形成した後、レジスト
マスクを除去する（図１８（Ｃ）参照。）。

第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いるとよい。酸化物半導体層５３１上で隣り合うソース電極
層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタの
チャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、
数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌ
ｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行うと
よい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される
トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、
回路の動作速度を高速化できる。

また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。

なお、導電膜のエッチングの際に、酸化物半導体層５３１がエッチングされ、分断するこ
とのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみを
エッチングし、酸化物半導体層５３１を全くエッチングしないという条件を得ることは難
しく、導電膜のエッチングの際に酸化物半導体層５３１は一部のみがエッチングされ、溝
部（凹部）を有する酸化物半導体層５３１となることもある。

本実施の形態では、導電膜としてＴｉ膜を用い、酸化物半導体層５３１にはＩｎ−Ｇａ−
Ｚｎ−Ｏ系酸化物半導体を用いたので、導電膜のエッチャントとしてアンモニア過水（ア
ンモニア、水、過酸化水素水の混合液）を用いる。

次いで、Ｎ_２Ｏ、Ｎ_２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った
場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層５
１６を形成する。

絶縁層５１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、絶縁層５１６に水
、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層５１６
に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体
層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）し
てしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層５１６はできるだけ
水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。

本実施の形態では、絶縁層５１６として膜厚２００ｎｍの酸化シリコン膜を、スパッタリ
ング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本
実施の形態では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代
表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下におい
て行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンタ
ーゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲
気下でスパッタ法により酸化シリコンを形成することができる。酸化物半導体層に接して
形成する絶縁層５１６は、水分や、水素イオンや、ＯＨ⁻などの不純物を含まず、これら
が外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、
酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる
。

酸化物半導体膜５３０の成膜時と同様に、絶縁層５１６の成膜室内の残留水分を除去する
ためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライ
オポンプを用いて排気した成膜室で成膜した絶縁層５１６に含まれる不純物の濃度を低減
できる。また、絶縁層５１６の成膜室内の残留水分を除去するための排気手段としては、
ターボポンプにコールドトラップを加えたものであってもよい。

絶縁層５１６を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物など
の不純物が除去された高純度ガスを用いることが好ましい。

次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導
体層の一部（チャネル形成領域）が絶縁層５１６と接した状態で加熱される。

以上の工程を経ることによって、酸化物半導体膜に対して第１の加熱処理を行って水素、
水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層より意
図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成
する主成分材料の一つである酸素を供給することができる。よって、酸化物半導体層は高
純度化及び電気的にＩ型（真性）化する。

以上の工程でトランジスタ５１０が形成される（図１８（Ｄ）参照。）。

また、絶縁層５１６に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後
の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの
不純物を酸化物絶縁層に拡散させ、酸化物半導体層中に含まれる該不純物をより低減させ
る効果を奏する。

絶縁層５１６上にさらに保護絶縁層５０６を形成してもよい。保護絶縁層５０６としては
、例えば、ＲＦスパッタ法を用いて窒化シリコン膜を形成する。ＲＦスパッタ法は、量産
性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分などの不純物
を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコ
ン膜、窒化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層として窒化シリ
コン膜を用いて保護絶縁層５０６を形成する（図１８（Ｅ）参照。）。

本実施の形態では、保護絶縁層５０６として、絶縁層５１６まで形成された基板５０５を
１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッ
タガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場
合においても、絶縁層５１６と同様に、処理室内の残留水分を除去しつつ保護絶縁層５０
６を成膜することが好ましい。

保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以
下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよ
いし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温ま
での降温を複数回くりかえして行ってもよい。

このように、本実施の形態で例示したトランジスタは、高い電界効果移動度が得られるた
め、高速駆動が可能である。よって、液晶表示装置の画素部に高純度化された酸化物半導
体層を含むトランジスタを用いることで、色分離を抑制することができ、高画質な画像を
提供することができる。また、高純度化された酸化物半導体層を含むトランジスタによっ
て、同一基板上に駆動回路部または画素部を作り分けて作製することができるため、液晶
表示装置の部品点数を削減することができる。

高純度化された酸化物半導体を用いたトランジスタの電界効果移動度を求めた結果につい
て説明する。

上述した本実施の形態の作製方法に従って、高純度化された酸化物半導体（膜厚５０ｎｍ
のＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜）を用いてトランジスタ（Ｌ／Ｗ＝１０μｍ／
５０μｍ）を作製し、基板温度を室温とし、ソース−ドレイン間電圧（以下、ドレイン電
圧またはＶｄという）を１０Ｖとし、ソース−ゲート間電圧（以下、ゲート電圧またはＶ
ｇという）を−３０Ｖ〜＋３０Ｖまで変化させたときのソース−ドレイン電流（以下、ド
レイン電流またはＩｄという）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。なお、
図１９では、Ｖｇを−５Ｖ〜＋３０Ｖまでの範囲で示している。図１９に示すように高純
度化された酸化物半導体層を含むトランジスタの電界移動度μＦＥの最大値は、１０．７
ｃｍ^２／Ｖｓｅｃであることが確認できる。

また、高純度化された酸化物半導体層を含むトランジスタを用いることにより、オフ状態
における電流値（オフ電流値）をより低くすることができる。よって、画像信号等の電気
信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって、リフレ
ッシュ動作の頻度をより少なくすることができるため、消費電力を抑制する効果を高くで
きる。

また、高純度化された酸化物半導体を用いたトランジスタのオフ電流を求めた結果につい
て説明する。

上述した本実施の形態の作製方法に従って、高純度化された酸化物半導体を用いてトラン
ジスタを作製した。まず、高純度化された酸化物半導体を用いたトランジスタのオフ電流
が十分に小さいことを考慮して、チャネル幅Ｗが１ｃｍと十分に大きいトランジスタを用
意してオフ電流の測定を行った。チャネル幅Ｗが１ｃｍのトランジスタのオフ電流を測定
した結果を図２０に示す。図２０において、横軸はゲート電圧ＶＧ、縦軸はドレイン電流
Ｉｄである。ドレイン電圧Ｖｄが＋１Ｖまたは＋１０Ｖの場合、ゲート電圧ＶＧが−５Ｖ
から−２０Ｖの範囲では、トランジスタのオフ電流は、検出限界である１×１０^−１３Ａ
以下であることがわかった。また、トランジスタのオフ電流（ここでは、単位チャネル幅
（１μｍ）あたりの値）は１０ａＡ／μｍ（１×１０^−１７Ａ／μｍ）以下となることが
わかった。

次に、高純度化された酸化物半導体を用いたトランジスタのオフ電流をさらに正確に求め
た結果について説明する。上述したように、高純度化された酸化物半導体を用いたトラン
ジスタのオフ電流は、測定器の検出限界である１×１０^−１３Ａ以下であることがわかっ
た。そこで、特性評価用素子を作製し、より正確なオフ電流の値（上記測定における測定
器の検出限界以下の値）を求めた結果について説明する。

電流測定方法に用いた特性評価用素子について、以下に説明する。

特性評価用素子は、３つ並列に接続された測定系を用いる。それぞれの測定系は、容量素
子、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び第４のトラン
ジスタを有する。第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び
第４のトランジスタは、本実施の形態に従って作製し、図１８（Ｄ）に示したトランジス
タ５１０と同じ構造のものを使用した。

一つの測定系は、第１のトランジスタのソース端子およびドレイン端子の一方と、容量素
子の端子の一方と、第２のトランジスタのソース端子およびドレイン端子の一方は、電源
（Ｖ２を与える電源）に接続する。また、第１のトランジスタのソース端子およびドレイ
ン端子の他方と、第３のトランジスタのソース端子およびドレイン端子の一方と、容量素
子の端子の他方と、第２のトランジスタのゲート端子とは、接続する。また、第３のトラ
ンジスタのソース端子およびドレイン端子の他方と、第４のトランジスタのソース端子お
よびドレイン端子の一方と、第４のトランジスタのゲート端子は、電源（Ｖ１を与える電
源）に接続する。また、第２のトランジスタのソース端子およびドレイン端子の他方と、
第４のトランジスタのソース端子およびドレイン端子の他方とを接続し、出力端子Ｖｏｕ
ｔとする。

なお、第１のトランジスタのゲート端子には、第１のトランジスタのオン状態と、オフ状
態を制御する電位Ｖｅｘｔ＿ｂ２が供給され、第３のトランジスタのゲート端子には、第
３のトランジスタのオン状態と、オフ状態を制御する電位Ｖｅｘｔ＿ｂ１が供給される。
また、出力端子からは電位Ｖｏｕｔが出力される。

次に、上記の測定系を用いてオフ電流の測定を行う。

オフ電流を測定するために初期期間において電位差を付与し、測定期間が開始されると、
時間の経過と共に第２のトランジスタのゲート端子の電位が変動する。従って、時間の経
過と共に、出力端子の出力電位Ｖｏｕｔの電位も変化することとなる。こうして得られた
出力電位Ｖｏｕｔから、オフ電流を算出することができる。

第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、及び第４のトランジス
タは、それぞれチャネル長Ｌ＝１０μｍ、チャネル幅Ｗ＝５０μｍの、高純度化した酸化
物半導体を用いたトランジスタである。また、並列された３つ測定系において、第１の測
定系の容量素子の容量値を１００ｆＦとし、第２の測定系の容量素子の容量値を１ｐＦと
し、第３の測定系の容量素子の容量値を３ｐＦとした。

なお、オフ電流の測定では、ＶＤＤ＝５Ｖ、ＶＳＳ＝０Ｖとした。また、測定期間におい
ては、電位Ｖ１を原則としてＶＳＳとし、１０〜３００ｓｅｃごとに、１００ｍｓｅｃの
期間だけＶＤＤとしてＶｏｕｔを測定した。また、素子に流れる電流Ｉの算出に用いられ
るΔｔは、約３００００ｓｅｃとした。

図２１には、上記電流測定によって算出されたオフ電流を示す。なお、図２１は、ソース
−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図２１から、ソース−ドレ
イン電圧が４Ｖの条件において、オフ電流は約４０ｚＡ／μｍであることが分かった。ま
た、ソース−ドレイン電圧が３．１Ｖの条件において、オフ電流は１０ｚＡ／μｍ以下で
あることが分かった。なお、１ｚＡは１０^−２１Ａを表す。

以上、本実施の形態により、高純度化された酸化物半導体を用いたトランジスタでは、オ
フ電流が十分に小さくなることが確認された。

（実施の形態７）
本実施の形態においては、上記実施の形態で説明した液晶表示装置を具備する電子機器の
例について説明する。

図１６（Ａ）は電子書籍（Ｅ−ｂｏｏｋともいう）であり、筐体９６３０、表示部９６３
１、操作キー９６３２、太陽電池９６３３、充放電制御回路９６３４を有することができ
る。太陽電池９６３３と、表示パネルとを開閉自在に装着しており、太陽電池からの電力
を表示パネル、または映像信号処理部に供給する電子書籍である。図１６（Ａ）に示した
電子書籍は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダ
ー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作
又は編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御す
る機能、等を有することができる。なお。図１６（Ａ）では充放電制御回路９６３４の一
例としてバッテリー９６３５、ＤＣＤＣコンバータ（以下、コンバータ９６３６と略記）
を有する構成について示している。

表示部９６３１としてはフォトセンサを利用したタッチ入力機能を備えた反射型の液晶表
示装置を用いる場合、比較的明るい状況下での使用が予想され、太陽電池９６３３による
発電、及びバッテリー９６３５での充電を効率よく行うことができ、好適である。なお太
陽電池９６３３は、筐体９６３０の表面及び裏面に効率的なバッテリー９６３５の充電を
行う構成とすることができるため好適である。なおバッテリー９６３５としては、リチウ
ムイオン電池を用いると、小型化を図れる等の利点がある。

また図１６（Ａ）に示す充放電制御回路９６３４の構成、及び動作について図１６（Ｂ）
にブロック図を示し説明する。図１６（Ｂ）には、太陽電池９６３３、バッテリー９６３
５、コンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６
３１について示しており、バッテリー９６３５、コンバータ９６３６、コンバータ９６３
７、スイッチＳＷ１乃至ＳＷ３が充放電制御回路９６３４に対応する箇所となる。

まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。
太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようコンバ
ータ９６３６で昇圧または降圧がなされる。そして、表示部９６３１の動作に太陽電池９
６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で
表示部９６３１に必要な電圧に昇圧または降圧をすることとなる。また、表示部９６３１
での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５
の充電を行う構成とすればよい。

なお太陽電池９６３３については、充電手段の一例として示したが、他の手段によるバッ
テリー９６３５の充電を行う構成であってもよい。また他の充電手段を組み合わせて行う
構成としてもよい。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。

１００ 表示パネル
１０１ 画素回路
１０３ 画素
１０４ 画素
１０５ 表示素子
１０６ フォトセンサ
１０７ 表示素子駆動回路
１０８ 表示素子駆動回路
１０９ 回路
１１０ フォトセンサ駆動回路
１１５ カラーフィルタ
１１６ａ ＦＰＣ（フレキシブルプリントサーキット）
１２０ 表示パネル
１２５ 表示素子
１３５ 光
１３９ 外光
１９０ 液晶表示モジュール
２０１ トランジスタ
２０２ 保持容量
２０３ 液晶素子
２０４ フォトダイオード
２０５ トランジスタ
２０６ トランジスタ
２０７ ゲート信号線
２０８ フォトダイオードリセット信号線
２０９ 信号線
２１０ ビデオデータ信号線
２１１ フォトセンサ出力信号線
２１２ フォトセンサ基準信号線
２１３ ゲート信号線
２１４ 容量配線
２２１ トランジスタ
２２２ 保持容量
２２３ 液晶素子
２２４ 容量配線
２２７ ゲート信号線
２３０ 基板
２３１ 絶縁層
２３２ ゲート絶縁層
２３３ 酸化物半導体層
２３４ 電極層
２３５ 電極層
２３７ 絶縁層
２３８ ｐ層
２３９ ｉ層
２４０ ｎ層
２４１ 絶縁層
２４２ 反射電極層
２４３ 接続電極層
２４４ 配向膜
２４５ 凹部
２５１ 電極層
２５２ 電極層
２５３ 酸化物半導体層
２５４ 電極層
２５５ 酸化物半導体層
２５６ 酸化物半導体層
２５７ 電極層
２５８ 電極層
２５９ 電極層
３００ 基板
３０７ 絶縁層
３０８ 絶縁層
３４０ レジストマスク
３４０ａ レジストマスク
３４０ｂ レジストマスク
３５０ トランジスタ
３５０Ｂ トランジスタ
３５０Ｇ トランジスタ
３５０Ｒ トランジスタ
３７０ 絶縁層
４０３ 対向電極
４０４ 配向膜
４０５ 液晶層
４０８ 対向基板
４１１ 画素電極
４１１ａ 画素電極
４１１ｂ 画素電極
４１２ 画素電極
４１３ 画素電極
４１４ 配向膜
４２１ 絶縁層
４２２ 絶縁層
４３１ 絶縁層
４４１ スペーサ
４５０ 液晶表示装置
４５１ 画素
４５２ 画素
４５３ 画素
４６０ 液晶表示装置
４６１ 画素
４６２ 画素
４７０ 液晶表示装置
４７１ 画素
４７２ 画素
４８０ 液晶表示装置
４９０ 液晶表示装置
５０５ 基板
５０６ 保護絶縁層
５０７ ゲート絶縁層
５１０ トランジスタ
５１１ ゲート電極層
５１２ ゲート信号線Ｇ
５１５ａ ソース電極層
５１５ｂ ドレイン電極層
５１６ 絶縁層
５３０ 酸化物半導体膜
５３１ 酸化物半導体層
１０３２ 表示部
９６３０ 筐体
９６３１ 表示部
９６３２ 操作キー
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ コンバータ
９６３７ コンバータ

Claims (6)

1. 第１のトランジスタを形成し、
   前記第１のトランジスタ上方に第１の絶縁層を形成し、
   前記第１の絶縁層上方に第１の導電膜を形成し、
   前記第１の導電膜を加工して、第１の導電層を形成し、
   前記第１の導電層上方に第１の絶縁膜を形成し、
   前記第１の絶縁膜を加工して、第２の絶縁層を形成し、
   前記第１の絶縁層上方及び前記第２の絶縁層上方に第２の導電膜を形成し、
   第１のレジストマスクを用いて前記第２の導電膜を加工して、第２の導電層を形成し、
   前記第１のレジストマスクを用いて前記第２の絶縁層を加工して、前記第１の導電層と前記第２の導電層との間の領域を有する第３の絶縁層を形成し、
   前記第１の導電層、前記第２の導電層及び前記第３の絶縁層と重なるスペーサを設け、
   前記第１の導電層は、第１の画素電極として機能する領域を有し、
   前記第２の導電層は、第２の画素電極として機能する領域を有し、
   前記第２の導電層は、前記第１の絶縁層の開口部を介して前記第１のトランジスタのソース又はドレインと電気的に接続されていることを特徴とする表示装置の作製方法。
2. 第１のトランジスタ、第２のトランジスタ、第３のトランジスタを形成し、
   前記第１のトランジスタ上方、前記第２のトランジスタ上方及び前記第３のトランジスタ上方に第１の絶縁層を形成し、
   前記第１の絶縁層上方に第１の導電膜を形成し、
   前記第１の導電膜を加工して、第１の導電層を形成し、
   前記第１の導電層上方に第１の絶縁膜を形成し、
   前記第１の絶縁膜を加工して、第２の絶縁層を形成し、
   前記第１の絶縁層上方及び前記第２の絶縁層上方に第２の導電膜を形成し、
   前記第２の導電膜を加工して、第２の導電層を形成し、
   前記第２の導電層上方に第２の絶縁膜を形成し、
   前記第２の絶縁膜を加工して、第３の絶縁層を形成し、
   前記第１の絶縁層上方及び前記第３の絶縁層上方に第３の導電膜を形成し、
   第１のレジストマスクを用いて前記第３の導電膜を加工して、第３の導電層を形成し、
   前記第１のレジストマスクを用いて前記第３の絶縁層を加工して、前記第２の導電層と前記第３の導電層との間の領域を有する第４の絶縁層を形成し、
   第２のレジストマスクを用いて前記第２の導電層を加工して、第４の導電層を形成し、
   前記第２のレジストマスクを用いて前記第２の絶縁層を加工して、前記第１の導電層と前記第４の導電層との間の領域を有する第５の絶縁層を形成し、
   前記第１の導電層、前記第４の導電層及び前記第５の絶縁層と重なるスペーサを設け、
   前記第１の導電層は、第１の画素電極として機能する領域を有し、
   前記第４の導電層は、第２の画素電極として機能する領域を有し、
   前記第３の導電層は、第３の画素電極として機能する領域を有し、
   前記第１の導電層は、前記第１の絶縁層の第１の開口部を介して前記第１のトランジスタのソース又はドレインと電気的に接続され、
   前記第４の導電層は、前記第１の絶縁層の第２の開口部を介して前記第２のトランジスタのソース又はドレインと電気的に接続され、
   前記第３の導電層は、前記第１の絶縁層の第３の開口部を介して前記第３のトランジスタのソース又はドレインと電気的に接続されていることを特徴とする表示装置の作製方法。
3. 第１のトランジスタ、第２のトランジスタ、第３のトランジスタを形成し、
   前記第１のトランジスタ上方、前記第２のトランジスタ上方及び前記第３のトランジスタ上方に第１の絶縁層を形成し、
   前記第１の絶縁層上方に第１の導電膜を形成し、
   前記第１の導電膜を加工して、第１の導電層と第２の導電層とを形成し、
   前記第１の導電層上方及び前記第２の導電層上方に第１の絶縁膜を形成し、
   前記第１の絶縁膜を加工して、第２の絶縁層と第３の絶縁層とを形成し、
   前記第１の絶縁層上方、前記第２の絶縁層上方及び前記第３の絶縁層上方に、第２の導電膜を形成し、
   レジストマスクを用いて前記第２の導電膜を加工して、第３の導電層を形成し、
   前記レジストマスクを用いて前記第２の絶縁層及び前記第３の絶縁層を加工して、前記第１の導電層と前記第３の導電層との間の領域を有する第４の絶縁層と、前記第２の導電層と前記第３の導電層との間の領域を有する第５の絶縁層と、を形成し、
   前記第１の導電層、前記第３の導電層及び前記第４の絶縁層と重なるスペーサを設け、
   前記第１の導電層は、第１の画素電極として機能する領域を有し、
   前記第３の導電層は、第２の画素電極として機能する領域を有し、
   前記第２の導電層は、第３の画素電極として機能する領域を有し、
   前記第１の導電層は、前記第１の絶縁層の第１の開口部を介して前記第１のトランジスタのソース又はドレインと電気的に接続され、
   前記第３の導電層は、前記第１の絶縁層の第２の開口部を介して前記第２のトランジスタのソース又はドレインと電気的に接続され、
   前記第２の導電層は、前記第１の絶縁層の第３の開口部を介して前記第３のトランジスタのソース又はドレインと電気的に接続されていることを特徴とする表示装置の作製方法。
4. 請求項１乃至請求項３のいずれか一項において、
   前記第１のトランジスタは、酸化物半導体層を有し、
   前記酸化物半導体層は、第１の酸化物半導体層と、前記第１の酸化物半導体層上方の第２の酸化物半導体層と、を有し、
   前記第２の酸化物半導体層は、前記第１の酸化物半導体層よりも厚いことを特徴とする表示装置の作製方法。
5. 請求項１乃至請求項３のいずれか一項において、
   前記第１のトランジスタは、酸化物半導体層を有し、
   第１の酸化物半導体層を形成する工程と、第１の加熱処理を行う工程と、前記第１の酸化物半導体層上方に第２の酸化物半導体層を形成する工程と、第２の加熱処理を行う工程と、を経て、前記酸化物半導体層を形成することを特徴とする表示装置の作製方法。
6. 請求項１乃至請求項３のいずれか一項において、
   前記第１のトランジスタは、酸化物半導体層を有し、
   加熱処理装置において不活性ガス中で加熱した後に、酸素ガスを前記加熱処理装置に導入する工程を経て、前記酸化物半導体層を形成することを特徴とする表示装置の作製方法。

Images