JP5987496B2 - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータ Download PDFInfo
- Publication number
- JP5987496B2 JP5987496B2 JP2012143748A JP2012143748A JP5987496B2 JP 5987496 B2 JP5987496 B2 JP 5987496B2 JP 2012143748 A JP2012143748 A JP 2012143748A JP 2012143748 A JP2012143748 A JP 2012143748A JP 5987496 B2 JP5987496 B2 JP 5987496B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- switching element
- circuit
- converter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 125
- 238000004804 winding Methods 0.000 claims description 115
- 238000009499 grossing Methods 0.000 claims description 79
- 230000007423 decrease Effects 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 22
- 230000000694 effects Effects 0.000 description 10
- 238000011084 recovery Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 239000000446 fuel Substances 0.000 description 2
- 230000005389 magnetism Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101000623061 Drosophila melanogaster 40S ribosomal protein S26 Proteins 0.000 description 1
- 101000608734 Helianthus annuus 11 kDa late embryogenesis abundant protein Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000005347 demagnetization Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、直流電源の電力を負荷に供給する電源装置に関する。
近年、地球環境保全への意識の高まりから、蓄電池や太陽電池、燃料電池などの直流電源を備えたシステムが開発されている。これらのシステムにおいては、直流電源から負荷や他の直流電源に電力供給するＤＣ−ＤＣコンバータが必要になる。
ＤＣ−ＤＣコンバータの例としては、電圧形スイッチング回路と、平滑インダクタを備えた電流形スイッチング回路とをトランスで接続したＤＣ−ＤＣコンバータがある。
また、非特許文献１には、電圧形フルブリッジ回路と電流形フルブリッジ回路をトランスで接続することにより、双方向に電力を供給できるＤＣ−ＤＣコンバータの技術が開示されている。
ＤＣ−ＤＣコンバータの例としては、電圧形スイッチング回路と、平滑インダクタを備えた電流形スイッチング回路とをトランスで接続したＤＣ−ＤＣコンバータがある。
また、非特許文献１には、電圧形フルブリッジ回路と電流形フルブリッジ回路をトランスで接続することにより、双方向に電力を供給できるＤＣ−ＤＣコンバータの技術が開示されている。
K. Wang, C. Y. Lin, L. Zhu, D. Qu, F. C. Lee and J. S. Lai : "Bi- directional DC to DC Converters for Fuel Cell Systems", IEEE power electronics in transportation, pp.47-51, Dearborn, MI (1998)
しかしながら、電圧形スイッチング回路と、平滑インダクタを備えた電流形スイッチング回路とをトランスで接続したＤＣ−ＤＣコンバータは、非特許文献１に開示された技術を含めて、電圧形スイッチング回路側から電流形スイッチング回路側に電力供給する場合に、入力電圧がある程度よりも低下すると、所望の出力電力が得られなくなるという問題がある。
また、入力電圧が低い条件で所望の出力電力を得るためには、トランスの巻数比（巻数比は電流形スイッチング素子回路側の巻数を電圧形スイッチング回路側の巻数で除した値と定義）を大きくしなければならないという問題がある。
また、巻数比を大きくすれば、入力電圧が低い時にも電流形スイッチング回路側の巻線に高い電圧が得られ、大きな出力電力を得やすくなるが、このように巻数比を大きくすると、入力電圧が高くなった際に、電流形スイッチング回路側の巻線には更に高い電圧が生ずる。したがって、耐圧の高いスイッチング素子が要求されるという問題がある。
また、スイッチング素子は耐圧が高くなると損失も大きくなるので、ＤＣ−ＤＣコンバータの効率が低下するという問題がある。
このように、非特許文献１に開示された技術を含めて、従来のＤＣ−ＤＣコンバータでは、電圧形スイッチング回路側から電流形スイッチング回路側に電力供給する場合で入力電圧範囲を広くする際には、電流形スイッチング回路に耐圧の高いスイッチング素子が必要となり、ＤＣ−ＤＣコンバータの高効率化を妨げるという問題があった。
また、入力電圧が低い条件で所望の出力電力を得るためには、トランスの巻数比（巻数比は電流形スイッチング素子回路側の巻数を電圧形スイッチング回路側の巻数で除した値と定義）を大きくしなければならないという問題がある。
また、巻数比を大きくすれば、入力電圧が低い時にも電流形スイッチング回路側の巻線に高い電圧が得られ、大きな出力電力を得やすくなるが、このように巻数比を大きくすると、入力電圧が高くなった際に、電流形スイッチング回路側の巻線には更に高い電圧が生ずる。したがって、耐圧の高いスイッチング素子が要求されるという問題がある。
また、スイッチング素子は耐圧が高くなると損失も大きくなるので、ＤＣ−ＤＣコンバータの効率が低下するという問題がある。
このように、非特許文献１に開示された技術を含めて、従来のＤＣ−ＤＣコンバータでは、電圧形スイッチング回路側から電流形スイッチング回路側に電力供給する場合で入力電圧範囲を広くする際には、電流形スイッチング回路に耐圧の高いスイッチング素子が必要となり、ＤＣ−ＤＣコンバータの高効率化を妨げるという問題があった。
そこで、本発明はこのような問題点を解決するもので、その目的とするところは、効率が高いＤＣ−ＤＣコンバータを提供することである。
前記の課題を解決して、本発明の目的を達成するために、以下のように構成した。
すなわち、本発明のＤＣ−ＤＣコンバータは、１次巻線と２次巻線とを有し、前記１次巻線と前記２次巻線とが磁気結合するトランスと、複数のスイッチング素子を有し、直流端子間に第１の平滑コンデンサが接続され、かつ交流端子間に前記１次巻線が接続され、直流電力を交流電力に変換する第１のスイッチング回路と、複数のスイッチング素子を有し、交流端子間に前記２次巻線が接続され、直流端子間に第２の平滑コンデンサと平滑インダクタが直列接続され、交流電力を直流電力に変換する第２のスイッチング回路と、前記１次巻線及び／又は前記２次巻線と直列に接続された共振インダクタと、前記第２のスイッチング回路の交流端子間、または前記第２のスイッチング回路の直流端子間、または前記第２のスイッチング回路の交流端子と直流端子との間に接続され、かつ共振補助コンデンサと共振補助スイッチング素子とを直列接続した直列接続体を有する共振補助回路と、を備え、前記第１の平滑コンデンサに並列接続された第１の直流電源から前記第２の平滑コンデンサに並列接続された直流負荷に電力供給し、前記共振補助スイッチング素子がオフ状態の場合には前記共振補助コンデンサへの充電を阻止し、スイッチング周期内で前記共振補助スイッチング素子をオフ状態またはオン状態に固定する動作をする、ことを特徴とする。
また、その他の手段は、発明を実施するための形態のなかで説明する。
すなわち、本発明のＤＣ−ＤＣコンバータは、１次巻線と２次巻線とを有し、前記１次巻線と前記２次巻線とが磁気結合するトランスと、複数のスイッチング素子を有し、直流端子間に第１の平滑コンデンサが接続され、かつ交流端子間に前記１次巻線が接続され、直流電力を交流電力に変換する第１のスイッチング回路と、複数のスイッチング素子を有し、交流端子間に前記２次巻線が接続され、直流端子間に第２の平滑コンデンサと平滑インダクタが直列接続され、交流電力を直流電力に変換する第２のスイッチング回路と、前記１次巻線及び／又は前記２次巻線と直列に接続された共振インダクタと、前記第２のスイッチング回路の交流端子間、または前記第２のスイッチング回路の直流端子間、または前記第２のスイッチング回路の交流端子と直流端子との間に接続され、かつ共振補助コンデンサと共振補助スイッチング素子とを直列接続した直列接続体を有する共振補助回路と、を備え、前記第１の平滑コンデンサに並列接続された第１の直流電源から前記第２の平滑コンデンサに並列接続された直流負荷に電力供給し、前記共振補助スイッチング素子がオフ状態の場合には前記共振補助コンデンサへの充電を阻止し、スイッチング周期内で前記共振補助スイッチング素子をオフ状態またはオン状態に固定する動作をする、ことを特徴とする。
また、その他の手段は、発明を実施するための形態のなかで説明する。
本発明によれば、効率が高いＤＣ−ＤＣコンバータを提供することができる。
以下、本発明を実施するための形態を、図面を参照して説明する。
（第１実施形態）
本発明に係るＤＣ−ＤＣコンバータの第１実施形態について説明する。
図１は、本発明の第１実施形態のＤＣ−ＤＣコンバータ１０１の回路構成を示す図であり、また、ＤＣ−ＤＣコンバータ１０１と直流電源Ｖ１（第１の直流電源）との接続、およびＤＣ−ＤＣコンバータ１０１と直流電源Ｖ２（第２の直流電源）と直流負荷６との接続の構成を示す図である。
図１において、ＤＣ−ＤＣコンバータ１０１は、直流電源Ｖ１と、直流負荷６が接続された直流電源Ｖ２との間に接続され、直流電源Ｖ１から入力した直流電力の直流電圧を異なる直流電圧に変換して、直流電源Ｖ２と直流負荷６に電力供給する。
また、必要に応じて、直流電源Ｖ２から直流電源Ｖ１への直流電力の供給も行う。
本発明に係るＤＣ−ＤＣコンバータの第１実施形態について説明する。
図１は、本発明の第１実施形態のＤＣ−ＤＣコンバータ１０１の回路構成を示す図であり、また、ＤＣ−ＤＣコンバータ１０１と直流電源Ｖ１（第１の直流電源）との接続、およびＤＣ−ＤＣコンバータ１０１と直流電源Ｖ２（第２の直流電源）と直流負荷６との接続の構成を示す図である。
図１において、ＤＣ−ＤＣコンバータ１０１は、直流電源Ｖ１と、直流負荷６が接続された直流電源Ｖ２との間に接続され、直流電源Ｖ１から入力した直流電力の直流電圧を異なる直流電圧に変換して、直流電源Ｖ２と直流負荷６に電力供給する。
また、必要に応じて、直流電源Ｖ２から直流電源Ｖ１への直流電力の供給も行う。
ＤＣ−ＤＣコンバータ１０１は、スイッチング回路１（第１のスイッチング回路）、スイッチング回路２（第２のスイッチング回路）と、共振補助回路３と、電圧クランプ回路４と、これらの回路が備えたスイッチング素子（Ｈ１〜Ｈ４、Ｓ１〜Ｓ４、Ｓｂ、Ｓ０）のオンオフ（ＯＮ／ＯＦＦ）状態を制御する制御手段５とを備えている。
さらに、ＤＣ−ＤＣコンバータ１０１は、平滑コンデンサＣ１（第１の平滑コンデンサ）、平滑インダクタＬと平滑コンデンサＣ２（第２の平滑コンデンサ）、共振コンデンサＣｒと共振インダクタＬｒ、巻線Ｎ１（１次巻線）と巻線Ｎ２（２次巻線）を有するトランスＴ、電圧センサ１１、１２、電流センサ１０とを備えている。
さらに、ＤＣ−ＤＣコンバータ１０１は、平滑コンデンサＣ１（第１の平滑コンデンサ）、平滑インダクタＬと平滑コンデンサＣ２（第２の平滑コンデンサ）、共振コンデンサＣｒと共振インダクタＬｒ、巻線Ｎ１（１次巻線）と巻線Ｎ２（２次巻線）を有するトランスＴ、電圧センサ１１、１２、電流センサ１０とを備えている。
スイッチング回路１は、Ｎ型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）からなるスイッチング素子Ｈ１〜Ｈ４をフルブリッジ接続して構成されている。
スイッチング素子Ｈ１（第１のスイッチング素子）、Ｈ２（第２のスイッチング素子）をノードＮｄ１で直列接続した第１のスイッチングレッグと、スイッチング素子Ｈ３（第３のスイッチング素子）、スイッチング素子Ｈ４（第４のスイッチング素子）をノードＮｄ２で直列接続した第２のスイッチングレッグとを並列接続し、第１のスイッチングレッグの両端間を直流端子間とし、ノードＮｄ１−ノードＮｄ２間を交流端子間としている。
ＭＯＳＦＥＴからなるスイッチング素子Ｈ１〜Ｈ４の制御端子（ゲート入力端子）は、制御手段５に接続され、制御される。
スイッチング回路１は、スイッチング素子Ｈ１〜Ｈ４が所定の制御を受けることによって、直流端子間に入力した直流電力を交流電力に変換して、交流端子（Ｎｄ１、Ｎｄ２）間に交流電力を出力する。
なお、スイッチング素子Ｈ１〜Ｈ４には、ダイオードＤＨ１〜ＤＨ４がそれぞれ逆並列に接続されているが、ＭＯＳＦＥＴの場合には、ＭＯＳＦＥＴのデバイス内部に寄生するダイオードが存在するので、必ずしもダイオードを付加する必要はない。つまりダイオードＤＨ１〜ＤＨ４の付加を省略することもできる。
スイッチング素子Ｈ１（第１のスイッチング素子）、Ｈ２（第２のスイッチング素子）をノードＮｄ１で直列接続した第１のスイッチングレッグと、スイッチング素子Ｈ３（第３のスイッチング素子）、スイッチング素子Ｈ４（第４のスイッチング素子）をノードＮｄ２で直列接続した第２のスイッチングレッグとを並列接続し、第１のスイッチングレッグの両端間を直流端子間とし、ノードＮｄ１−ノードＮｄ２間を交流端子間としている。
ＭＯＳＦＥＴからなるスイッチング素子Ｈ１〜Ｈ４の制御端子（ゲート入力端子）は、制御手段５に接続され、制御される。
スイッチング回路１は、スイッチング素子Ｈ１〜Ｈ４が所定の制御を受けることによって、直流端子間に入力した直流電力を交流電力に変換して、交流端子（Ｎｄ１、Ｎｄ２）間に交流電力を出力する。
なお、スイッチング素子Ｈ１〜Ｈ４には、ダイオードＤＨ１〜ＤＨ４がそれぞれ逆並列に接続されているが、ＭＯＳＦＥＴの場合には、ＭＯＳＦＥＴのデバイス内部に寄生するダイオードが存在するので、必ずしもダイオードを付加する必要はない。つまりダイオードＤＨ１〜ＤＨ４の付加を省略することもできる。
スイッチング回路２は、Ｎ型のＭＯＳＦＥＴからなるスイッチング素子Ｓ１〜Ｓ４をフルブリッジ接続している。スイッチング素子Ｓ１（第５のスイッチング素子）、スイッチング素子Ｓ２（第６のスイッチング素子）をノードＮｄ３で直列接続した第３のスイッチングレッグと、スイッチング素子Ｓ３（第７のスイッチング素子）、スイッチング素子Ｓ４（第８のスイッチング素子）をノードＮｄ４で直列接続した第４のスイッチングレッグとを並列接続し、第３のスイッチングレッグの両端間を直流端子間とし、ノードＮｄ３−ノードＮｄ４間を交流端子間としている。
ＭＯＳＦＥＴからなるスイッチング素子Ｓ１〜Ｓ４の制御端子は、制御手段５に接続され、制御される。
スイッチング回路２は、交流端子（Ｎｄ３、Ｎｄ４）間に入力した交流電力を整流し、直流電力に変換して、直流端子間に直流電力を出力する。
なお、スイッチング素子Ｓ１〜Ｓ４には、ダイオードＤＳ１〜ＤＳ４がそれぞれ逆並列に接続されているが、ＭＯＳＦＥＴの場合には、スイッチング回路１と同様の理由により、ダイオードを付加する必要はない。
ＭＯＳＦＥＴからなるスイッチング素子Ｓ１〜Ｓ４の制御端子は、制御手段５に接続され、制御される。
スイッチング回路２は、交流端子（Ｎｄ３、Ｎｄ４）間に入力した交流電力を整流し、直流電力に変換して、直流端子間に直流電力を出力する。
なお、スイッチング素子Ｓ１〜Ｓ４には、ダイオードＤＳ１〜ＤＳ４がそれぞれ逆並列に接続されているが、ＭＯＳＦＥＴの場合には、スイッチング回路１と同様の理由により、ダイオードを付加する必要はない。
スイッチング回路１の直流端子間には平滑コンデンサＣ１が接続され、スイッチング回路２の直流端子間には平滑インダクタＬと平滑コンデンサＣ２とが直列接続されている。
また、これらの平滑コンデンサＣ１、Ｃ２には、それぞれ直流電源Ｖ１、Ｖ２が並列接続されている。
また、スイッチング回路１の交流端子（Ｎｄ１、Ｎｄ２）間には、共振コンデンサＣｒと共振インダクタＬｒとトランスＴの巻線Ｎ１とが直列接続されている。なお、トランスＴの漏れインダクタンス成分が、共振インダクタＬｒと同様の作用をする場合もある。
スイッチング回路２の交流端子（Ｎｄ３、Ｎｄ４）間には、トランスＴの巻線Ｎ２が接続されている。
トランスＴは、巻線Ｎ１、Ｎ２を磁気結合している。
共振コンデンサＣｒには、巻線Ｎ１に流れる電流の直流成分を除去して、トランスＴの偏磁を軽減する効果がある。
また、これらの平滑コンデンサＣ１、Ｃ２には、それぞれ直流電源Ｖ１、Ｖ２が並列接続されている。
また、スイッチング回路１の交流端子（Ｎｄ１、Ｎｄ２）間には、共振コンデンサＣｒと共振インダクタＬｒとトランスＴの巻線Ｎ１とが直列接続されている。なお、トランスＴの漏れインダクタンス成分が、共振インダクタＬｒと同様の作用をする場合もある。
スイッチング回路２の交流端子（Ｎｄ３、Ｎｄ４）間には、トランスＴの巻線Ｎ２が接続されている。
トランスＴは、巻線Ｎ１、Ｎ２を磁気結合している。
共振コンデンサＣｒには、巻線Ｎ１に流れる電流の直流成分を除去して、トランスＴの偏磁を軽減する効果がある。
共振補助回路３は、Ｎ型のＭＯＳＦＥＴからなるスイッチング素子（共振補助スイッチング素子）Ｓｂと共振補助コンデンサＣｂとを、直列接続して構成（直列接続体）されている。
スイッチング素子Ｓｂには、ダイオードＤＳｂが逆並列に接続されている。ただし、ＭＯＳＦＥＴの場合には、前記と同様の理由により、あえて外付けでダイオードを付加する必要はない。
この共振補助回路３は、スイッチング回路２の直流端子間に接続されている。共振補助回路３の動作の詳細については後記する。
スイッチング素子Ｓｂには、ダイオードＤＳｂが逆並列に接続されている。ただし、ＭＯＳＦＥＴの場合には、前記と同様の理由により、あえて外付けでダイオードを付加する必要はない。
この共振補助回路３は、スイッチング回路２の直流端子間に接続されている。共振補助回路３の動作の詳細については後記する。
電圧クランプ回路４は、Ｎ型のＭＯＳＦＥＴからなるスイッチング素子（クランプスイッチング素子）Ｓ０と、クランプコンデンサＣｃとを直列接続して構成されている。
スイッチング素子Ｓ０には、ダイオードＤＳ０が逆並列に接続されている。ただし、ＭＯＳＦＥＴの場合には、前記と同様の理由により、あえて外付けでダイオードを付加する必要はない。
この電圧クランプ回路４は、スイッチング回路２の直流端子間に接続され、この端子間へのサージ電圧の印加を抑制する。
スイッチング素子Ｓ０には、ダイオードＤＳ０が逆並列に接続されている。ただし、ＭＯＳＦＥＴの場合には、前記と同様の理由により、あえて外付けでダイオードを付加する必要はない。
この電圧クランプ回路４は、スイッチング回路２の直流端子間に接続され、この端子間へのサージ電圧の印加を抑制する。
このように図１で示した第１実施形態のＤＣ−ＤＣコンバータ１０１は、平滑コンデンサＣ１とスイッチング素子Ｈ１〜Ｈ４（スイッチング回路１）とで構成された電圧形フルブリッジ回路と、平滑インダクタＬとスイッチング素子Ｓ１〜Ｓ４（スイッチング回路２）とで構成された電流形フルブリッジ回路とが、トランスＴで接続された構成となっている。
また、電流形フルブリッジ回路の直流端子には、スイッチング素子Ｓｂと共振補助コンデンサＣｂとで構成された共振補助回路３と、スイッチング素子Ｓ０とクランプコンデンサＣｃとで構成された電圧クランプ回路４とが接続された構成となっている。
すなわち、以上の構成により、直流電源Ｖ１の直流電力を電圧形フルブリッジ回路である平滑コンデンサＣ１とスイッチング回路１とで交流電力に変換し、トランスＴで交流電圧を変換し、電流形フルブリッジ回路である平滑インダクタＬとスイッチング回路２とで再び直流電力に変換する。そして、共振補助回路３と電圧クランプ回路４によって、ＤＣ−ＤＣコンバータとしての特性を最適化する。
また、電流形フルブリッジ回路の直流端子には、スイッチング素子Ｓｂと共振補助コンデンサＣｂとで構成された共振補助回路３と、スイッチング素子Ｓ０とクランプコンデンサＣｃとで構成された電圧クランプ回路４とが接続された構成となっている。
すなわち、以上の構成により、直流電源Ｖ１の直流電力を電圧形フルブリッジ回路である平滑コンデンサＣ１とスイッチング回路１とで交流電力に変換し、トランスＴで交流電圧を変換し、電流形フルブリッジ回路である平滑インダクタＬとスイッチング回路２とで再び直流電力に変換する。そして、共振補助回路３と電圧クランプ回路４によって、ＤＣ−ＤＣコンバータとしての特性を最適化する。
なお、平滑コンデンサＣ１には、電圧センサ１１が接続され、電圧形フルブリッジ回路の直流入出力電圧を検出している。
また、平滑コンデンサＣ２には、電圧センサ１２が接続され、電流形フルブリッジ回路の直流入出力電圧を検出している。
また、平滑コンデンサＣ２には、電流センサ１０が接続され、平滑インダクタＬの電流すなわち電流形フルブリッジ回路の直流入出力電流を検出している。
これらの電圧センサ１１、１２、電流センサ１０は、制御手段５に接続されている。
制御手段５は、電圧センサ１１、１２、電流センサ１０から得られる回路情報を参照して、スイッチング素子Ｈ１〜Ｈ４、Ｓ１〜Ｓ４の制御、さらにはスイッチング素子Ｓｂ、Ｓ０の制御に反映する。
また、平滑コンデンサＣ２には、電圧センサ１２が接続され、電流形フルブリッジ回路の直流入出力電圧を検出している。
また、平滑コンデンサＣ２には、電流センサ１０が接続され、平滑インダクタＬの電流すなわち電流形フルブリッジ回路の直流入出力電流を検出している。
これらの電圧センサ１１、１２、電流センサ１０は、制御手段５に接続されている。
制御手段５は、電圧センサ１１、１２、電流センサ１０から得られる回路情報を参照して、スイッチング素子Ｈ１〜Ｈ４、Ｓ１〜Ｓ４の制御、さらにはスイッチング素子Ｓｂ、Ｓ０の制御に反映する。
＜回路動作について＞
次に、図１で示した第１実施形態のＤＣ−ＤＣコンバータ１０１の回路動作について説明する。
ＤＣ−ＤＣコンバータ１０１は、共振補助回路３のスイッチング素子（共振補助スイッチング素子）Ｓｂをオン（ＯＮ）して使用する場合と、オフ（ＯＦＦ）して使用する場合とがある。
スイッチング素子Ｓｂをオンして共振補助回路３を機能させた方が、より高い電圧を発生させる。また、多くの電力を直流電源Ｖ１から直流電源Ｖ２へ伝搬できる。
次に、図１で示した第１実施形態のＤＣ−ＤＣコンバータ１０１の回路動作について説明する。
ＤＣ−ＤＣコンバータ１０１は、共振補助回路３のスイッチング素子（共振補助スイッチング素子）Ｓｂをオン（ＯＮ）して使用する場合と、オフ（ＯＦＦ）して使用する場合とがある。
スイッチング素子Ｓｂをオンして共振補助回路３を機能させた方が、より高い電圧を発生させる。また、多くの電力を直流電源Ｖ１から直流電源Ｖ２へ伝搬できる。
しかし、直流負荷６の負荷が軽く、小さな電圧が要求される場合や、消費電力が少ない場合には、高い電圧の発生や、多くの電力を伝搬させる必要がない。このときには、スイッチング素子Ｓｂをオフして共振補助回路３を停止する。
したがって、スイッチング素子Ｓｂをオンオフして共振補助回路３を状況に応じて使いわけることが望ましい。
次に、このスイッチング素子Ｓｂをオフした場合の回路の動作（動作１）を説明する。
また、その後でスイッチング素子Ｓｂをオンした場合の回路の動作（動作２）を説明する。
したがって、スイッチング素子Ｓｂをオンオフして共振補助回路３を状況に応じて使いわけることが望ましい。
次に、このスイッチング素子Ｓｂをオフした場合の回路の動作（動作１）を説明する。
また、その後でスイッチング素子Ｓｂをオンした場合の回路の動作（動作２）を説明する。
＜動作１・（スイッチング素子Ｓｂ：オフ）＞
スイッチング素子Ｓｂがオフ状態の場合において、直流電源Ｖ１から直流電源Ｖ２へ電力供給する動作１を、図２Ａ〜２Ｆ、および図３を参照して説明する。
図２Ａ〜２Ｆは、ＤＣ−ＤＣコンバータ１０１の変化する動作状態を示すモードａ〜ｆにおける回路動作を、それぞれ示す図である。なお、まず図３の動作波形を先に説明し、図２Ａ〜２Ｆの回路動作については、図３の説明の後に順に説明する。
スイッチング素子Ｓｂがオフ状態の場合において、直流電源Ｖ１から直流電源Ｖ２へ電力供給する動作１を、図２Ａ〜２Ｆ、および図３を参照して説明する。
図２Ａ〜２Ｆは、ＤＣ−ＤＣコンバータ１０１の変化する動作状態を示すモードａ〜ｆにおける回路動作を、それぞれ示す図である。なお、まず図３の動作波形を先に説明し、図２Ａ〜２Ｆの回路動作については、図３の説明の後に順に説明する。
《動作１の動作波形》
図３は、動作１の動作波形を示す図である。
図３において、横軸は時間の推移であり、縦方向にはゲート信号、回路に流れる電流、回路要素の電圧などの各項目を示し、時間の推移にともなう状態変化について記載している。
また、図３において、期間ａ〜ｆは、モードａ〜ｆの期間に対応している。
また、ＶｇＨ１〜ＶｇＨ４、ＶｇＳ０は、それぞれスイッチング素子Ｈ１〜Ｈ４、Ｓ０の制御端子に入力するゲート信号を表している。
なお、スイッチング素子Ｓｂは、常にオフであるので、図３において、スイッチング素子Ｓｂのゲート信号の表記は省略している。
図３は、動作１の動作波形を示す図である。
図３において、横軸は時間の推移であり、縦方向にはゲート信号、回路に流れる電流、回路要素の電圧などの各項目を示し、時間の推移にともなう状態変化について記載している。
また、図３において、期間ａ〜ｆは、モードａ〜ｆの期間に対応している。
また、ＶｇＨ１〜ＶｇＨ４、ＶｇＳ０は、それぞれスイッチング素子Ｈ１〜Ｈ４、Ｓ０の制御端子に入力するゲート信号を表している。
なお、スイッチング素子Ｓｂは、常にオフであるので、図３において、スイッチング素子Ｓｂのゲート信号の表記は省略している。
また、電流ＩＬｒは、共振インダクタＬｒに流れる電流を表しており、ノードＮｄ１からノードＮｄ２に流れる向きを正とする。
電流ＩＬは、平滑インダクタＬに流れる電流を表しており、直流電源Ｖ２に流れる向きを正とする。
電流ＩＮ２は、巻線Ｎ２に流れる電流を表しており、ノードＮｄ４からノードＮｄ３に流れる向きを正とする。
電流ＩＣｂ、ＩＣｃは、それぞれ共振補助コンデンサＣｂ、クランプコンデンサＣｃに流れる電流を表しており、どちらも充電する向きを正とする。
また、電圧ＶＬｒは、共振インダクタＬｒの両端の電圧を表している。
電圧ＶＮ２は、巻線Ｎ２の両端の電圧を表している。
電流ＩＬは、平滑インダクタＬに流れる電流を表しており、直流電源Ｖ２に流れる向きを正とする。
電流ＩＮ２は、巻線Ｎ２に流れる電流を表しており、ノードＮｄ４からノードＮｄ３に流れる向きを正とする。
電流ＩＣｂ、ＩＣｃは、それぞれ共振補助コンデンサＣｂ、クランプコンデンサＣｃに流れる電流を表しており、どちらも充電する向きを正とする。
また、電圧ＶＬｒは、共振インダクタＬｒの両端の電圧を表している。
電圧ＶＮ２は、巻線Ｎ２の両端の電圧を表している。
なお、本明細書では、電圧の絶対値において、オン状態のスイッチング素子の両端の電圧や、ダイオードの順方向降下電圧と同等程度かそれ以下の電圧を、ゼロ電圧と呼称することにする。
また、スイッチング素子の両端の電圧がゼロ電圧のときに、このスイッチング素子をターンオンすることを、ゼロ電圧スイッチングと呼称する。ゼロ電圧スイッチングには、スイッチング損失を抑える効果がある。
また、スイッチング素子の両端の電圧がゼロ電圧のときに、このスイッチング素子をターンオンすることを、ゼロ電圧スイッチングと呼称する。ゼロ電圧スイッチングには、スイッチング損失を抑える効果がある。
＜モードａ〜ｆにおける回路動作＞
次にモードａ〜ｆにおける回路動作について、図２Ａ〜２Ｆを参照して、モード毎に説明する。なお、モードａ〜ｆは、それぞれ順に図２Ａ〜２Ｆに対応する。
次にモードａ〜ｆにおける回路動作について、図２Ａ〜２Ｆを参照して、モード毎に説明する。なお、モードａ〜ｆは、それぞれ順に図２Ａ〜２Ｆに対応する。
《モードａ》
図２Ａは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードａにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
モードａ（図３のａ期間）では、スイッチング素子Ｈ２、Ｈ４がオン状態（ＶｇＨ２、ＶｇＨ４がＨｉｇｈ）、スイッチング素子Ｈ１、Ｈ３がオフ状態（ＶｇＨ１、ＶｇＨ３がＬｏｗ）である。
このとき、共振インダクタＬｒ（および共振コンデンサＣｒ）に蓄積された電気エネルギーが電流として、共振コンデンサＣｒ、スイッチング素子Ｈ２、ダイオードＤＨ４（スイッチング素子Ｈ４）、巻線Ｎ１に流れている（ＩＮ２は負の電流）。
図２Ａは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードａにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
モードａ（図３のａ期間）では、スイッチング素子Ｈ２、Ｈ４がオン状態（ＶｇＨ２、ＶｇＨ４がＨｉｇｈ）、スイッチング素子Ｈ１、Ｈ３がオフ状態（ＶｇＨ１、ＶｇＨ３がＬｏｗ）である。
このとき、共振インダクタＬｒ（および共振コンデンサＣｒ）に蓄積された電気エネルギーが電流として、共振コンデンサＣｒ、スイッチング素子Ｈ２、ダイオードＤＨ４（スイッチング素子Ｈ４）、巻線Ｎ１に流れている（ＩＮ２は負の電流）。
このとき、共振インダクタＬｒから流出する電流ＩＬｒは、負の概ね一定値で流れる。
このときの流出する電流は、前記したように概ね一定値で流れるので共振インダクタＬｒの両端の電圧ＶＬｒは０に近い（ＶＬｒ＝Ｌｒ・ｄＩＬｒ／ｄｔ）。
また、スイッチング素子Ｈ２がオンしておりダイオードＤＨ１に直流電源Ｖ１が逆電圧として印加されるので、ダイオードＤＨ１には電流が流れない。また、ダイオードＤＨ４が導通しておりダイオードＤＨ３に直流電源Ｖ１が逆電圧として印加されるのでダイオードＤＨ３には電流が流れない。
このときの流出する電流は、前記したように概ね一定値で流れるので共振インダクタＬｒの両端の電圧ＶＬｒは０に近い（ＶＬｒ＝Ｌｒ・ｄＩＬｒ／ｄｔ）。
また、スイッチング素子Ｈ２がオンしておりダイオードＤＨ１に直流電源Ｖ１が逆電圧として印加されるので、ダイオードＤＨ１には電流が流れない。また、ダイオードＤＨ４が導通しておりダイオードＤＨ３に直流電源Ｖ１が逆電圧として印加されるのでダイオードＤＨ３には電流が流れない。
また、スイッチング素子Ｓ０がオフ状態であり、平滑インダクタＬの電流は、巻線Ｎ２とダイオードＤＳ１〜ＤＳ４を通り、直流電源Ｖ２に供給されている。
なお、このとき電流の流れる経路としては、第１の経路としてダイオードＤＳ２→巻線Ｎ２→ダイオードＤＳ３があり、また、第２の経路としてダイオードＤＳ２→ダイオードＤＳ１があり、また第３の経路としてダイオードＤＳ４→ダイオードＤＳ３とがある。
以上のようにダイオードＤＳ１〜ＤＳ４の構成のみでも全波整流回路の構成をとっているので、電流が流れる経路が確保されている。
なお、このとき電流の流れる経路としては、第１の経路としてダイオードＤＳ２→巻線Ｎ２→ダイオードＤＳ３があり、また、第２の経路としてダイオードＤＳ２→ダイオードＤＳ１があり、また第３の経路としてダイオードＤＳ４→ダイオードＤＳ３とがある。
以上のようにダイオードＤＳ１〜ＤＳ４の構成のみでも全波整流回路の構成をとっているので、電流が流れる経路が確保されている。
しかしながら、このとき、スイッチング素子Ｓ１〜Ｓ４としてＭＯＳＦＥＴを用いている場合は、スイッチング素子Ｓ１〜Ｓ４をオン状態にすれば、ダイオードＤＳ１〜ＤＳ４に流れる電流をスイッチング素子Ｓ１〜Ｓ４へ分流することで損失を低減できる場合がある。
したがって、スイッチング素子Ｓ１〜Ｓ４を活用することが有用である。
このように、ＭＯＳＦＥＴと逆並列接続されたダイオード、またはＭＯＳＦＥＴのボディダイオードに、ダイオードの順方向電流が流れるとき、このＭＯＳＦＥＴをオン状態にして損失を低減することを、以後、同期整流と呼称する。
したがって、スイッチング素子Ｓ１〜Ｓ４を活用することが有用である。
このように、ＭＯＳＦＥＴと逆並列接続されたダイオード、またはＭＯＳＦＥＴのボディダイオードに、ダイオードの順方向電流が流れるとき、このＭＯＳＦＥＴをオン状態にして損失を低減することを、以後、同期整流と呼称する。
《モードｂ》
図２Ｂは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードｂにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
モードｂ（図３のｂ期間）において、スイッチング素子Ｈ２をターンオフ（図３のＶｇＨ２→Ｌｏｗ）すると、スイッチング素子Ｈ２を流れていた電流は、それまでの電流経路が遮断される。すると共振インダクタＬｒは、電流の変化を受けるので高い逆起電力を発生する（ＶＬｒ＝Ｌｒ・ｄＩＬｒ／ｄｔ）。この高い電圧のために、スイッチング素子Ｈ２を流れていた電流に相当する電流が、ダイオードＤＨ１に転流して直流電源Ｖ１に流れ込む。
ダイオードＤＨ１に電流が流れ、ダイオードＤＨ１に並列のスイッチング素子Ｈ１の両端の電圧が小さくなったときに、スイッチング素子Ｈ１をターンオンする（図３のｂ期間のＶｇＨ１→Ｈｉｇｈ、ゼロ電圧スイッチング）。なお、ゼロ電圧スイッチングをすることによって、ノイズの抑制や、電力損失を低減する。
図２Ｂは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードｂにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
モードｂ（図３のｂ期間）において、スイッチング素子Ｈ２をターンオフ（図３のＶｇＨ２→Ｌｏｗ）すると、スイッチング素子Ｈ２を流れていた電流は、それまでの電流経路が遮断される。すると共振インダクタＬｒは、電流の変化を受けるので高い逆起電力を発生する（ＶＬｒ＝Ｌｒ・ｄＩＬｒ／ｄｔ）。この高い電圧のために、スイッチング素子Ｈ２を流れていた電流に相当する電流が、ダイオードＤＨ１に転流して直流電源Ｖ１に流れ込む。
ダイオードＤＨ１に電流が流れ、ダイオードＤＨ１に並列のスイッチング素子Ｈ１の両端の電圧が小さくなったときに、スイッチング素子Ｈ１をターンオンする（図３のｂ期間のＶｇＨ１→Ｈｉｇｈ、ゼロ電圧スイッチング）。なお、ゼロ電圧スイッチングをすることによって、ノイズの抑制や、電力損失を低減する。
共振インダクタＬｒの電流は、ダイオードＤＨ４（スイッチング素子Ｈ４）、巻線Ｎ１、共振インダクタＬｒ、共振コンデンサＣｒ、ダイオードＤＨ１（スイッチング素子Ｈ１）を通り、直流電源Ｖ１へ流れる。
前記の経路に電流が流れることによって、共振インダクタＬｒには、直流電源Ｖ１の電圧が印加され、共振インダクタＬｒの電流ＩＬｒの絶対値は減少していく（図３のｂ期間）。
また、このｂ期間において、スイッチング回路２の同期整流のためにオン状態であったスイッチング素子Ｓ２、Ｓ３は、次のモードｃが終了するまでにターンオフしておく。
なお、巻線Ｎ２とスイッチング回路２に流れる電流の経路は、このｂ期間とａ期間とにおいて概ね同じである。ただし、巻線Ｎ２に流れる電流値や、スイッチング素子Ｓ２、Ｓ３とダイオードＤＳ２、ＤＳ３に流れる電流の割合は、変化している。
前記の経路に電流が流れることによって、共振インダクタＬｒには、直流電源Ｖ１の電圧が印加され、共振インダクタＬｒの電流ＩＬｒの絶対値は減少していく（図３のｂ期間）。
また、このｂ期間において、スイッチング回路２の同期整流のためにオン状態であったスイッチング素子Ｓ２、Ｓ３は、次のモードｃが終了するまでにターンオフしておく。
なお、巻線Ｎ２とスイッチング回路２に流れる電流の経路は、このｂ期間とａ期間とにおいて概ね同じである。ただし、巻線Ｎ２に流れる電流値や、スイッチング素子Ｓ２、Ｓ３とダイオードＤＳ２、ＤＳ３に流れる電流の割合は、変化している。
《モードｃ》
図２Ｃは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードｃにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
前記のモードｂにおいて、共振インダクタＬｒの電流ＩＬｒが減少してゼロに達すると、モードｃの状態になる。
モードｃ（図３のｃ期間）において、スイッチング素子Ｈ１、Ｈ４は、ｂ期間に引き続き、オン状態（ＶｇＨ１、ＶｇＨ４がＨｉｇｈ）であって、共振インダクタＬｒの電流ＩＬｒは逆向きに増加していく。
これに伴い、巻線Ｎ１、Ｎ２を流れる電流の向きも反転（図２Ｃにおいては図２Ｂとは逆方向）して増加していき、ダイオードＤＳ２、ＤＳ３の電流は減少していく。
図２Ｃは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードｃにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
前記のモードｂにおいて、共振インダクタＬｒの電流ＩＬｒが減少してゼロに達すると、モードｃの状態になる。
モードｃ（図３のｃ期間）において、スイッチング素子Ｈ１、Ｈ４は、ｂ期間に引き続き、オン状態（ＶｇＨ１、ＶｇＨ４がＨｉｇｈ）であって、共振インダクタＬｒの電流ＩＬｒは逆向きに増加していく。
これに伴い、巻線Ｎ１、Ｎ２を流れる電流の向きも反転（図２Ｃにおいては図２Ｂとは逆方向）して増加していき、ダイオードＤＳ２、ＤＳ３の電流は減少していく。
《モードｄ》
図２Ｄは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードｄにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
モードｃの最後の状態において、前記したように、ダイオードＤＳ２、ＤＳ３の電流は減少していきゼロに達する。
ただし、少しの時間、ダイオードＤＳ２、ＤＳ３に逆回復電流が流れる。なお、ダイオードには、順方向に電流を流した後の短い時間に逆方向にも電流を流してしまう場合があり、このときの逆方向に流れる電流を逆回復電流と呼ぶ。
そして、ダイオードＤＳ２、ＤＳ３が逆回復（逆方向に電流が流れなくなる現象）すると、もはや、ダイオードＤＳ２、ＤＳ３には電流が流れなくなり、前記の逆回復電流は、ダイオードＤＳ０に転流する。この状態がモードｄの状態である。
このダイオードＤＳ０に電流が流れ出したタイミングを見計らって、スイッチング素子Ｓ０をターンオン（ＶｇＳ０→Ｈｉｇｈ）する（ゼロ電圧スイッチング）。
図２Ｄは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードｄにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
モードｃの最後の状態において、前記したように、ダイオードＤＳ２、ＤＳ３の電流は減少していきゼロに達する。
ただし、少しの時間、ダイオードＤＳ２、ＤＳ３に逆回復電流が流れる。なお、ダイオードには、順方向に電流を流した後の短い時間に逆方向にも電流を流してしまう場合があり、このときの逆方向に流れる電流を逆回復電流と呼ぶ。
そして、ダイオードＤＳ２、ＤＳ３が逆回復（逆方向に電流が流れなくなる現象）すると、もはや、ダイオードＤＳ２、ＤＳ３には電流が流れなくなり、前記の逆回復電流は、ダイオードＤＳ０に転流する。この状態がモードｄの状態である。
このダイオードＤＳ０に電流が流れ出したタイミングを見計らって、スイッチング素子Ｓ０をターンオン（ＶｇＳ０→Ｈｉｇｈ）する（ゼロ電圧スイッチング）。
また、直流電源Ｖ１の電圧が、巻線Ｎ１に印加される。また、巻線Ｎ２に生じた電圧ＶＮ２が、ダイオードＤＳ１、ＤＳ４、平滑インダクタＬを介して直流電源Ｖ２に印加され、直流電源Ｖ２にエネルギーが供給される。また、巻線Ｎ２に生じた電圧ＶＮ２が、ダイオードＤＳ０を介してクランプコンデンサＣｃに印加され、クランプコンデンサＣｃは充電される。また、クランプコンデンサＣｃの作用によって、スイッチング素子Ｓ２、Ｓ３へのサージ電圧の印加が抑制される。
《モードｅ》
図２Ｅは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードｅにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
モードｄの最後の状態において、前記したように、クランプコンデンサＣｃが充電される。そして、モードｄから減少しつづけるクランプコンデンサＣｃの電流ＩＣｃがゼロに達すると、モードｅの最初の状態になる。
スイッチング素子Ｓ０はオン状態であるから、クランプコンデンサＣｃの電流ＩＣｃは、放電に転じて放電電流（絶対値）が増加していく。なお、放電電流であるので−ＩＣｃであって、図３の期間ｅの電流ＩＣｃは負の値を示している。
図２Ｅは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードｅにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
モードｄの最後の状態において、前記したように、クランプコンデンサＣｃが充電される。そして、モードｄから減少しつづけるクランプコンデンサＣｃの電流ＩＣｃがゼロに達すると、モードｅの最初の状態になる。
スイッチング素子Ｓ０はオン状態であるから、クランプコンデンサＣｃの電流ＩＣｃは、放電に転じて放電電流（絶対値）が増加していく。なお、放電電流であるので−ＩＣｃであって、図３の期間ｅの電流ＩＣｃは負の値を示している。
《モードｆ》
図２Ｆは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードｆにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
モードｆ（図３のｆ期間）において、スイッチング素子Ｈ４をターンオフ（ＶｇＨ４→Ｌｏｗ）すると、スイッチング素子Ｈ４を流れていた電流は、ダイオードＤＨ３に転流し、モードｆの最初の状態になる。
このとき、スイッチング素子Ｈ３をターンオン（ＶｇＨ３→Ｈｉｇｈ）する（ゼロ電圧スイッチング）。なお、このスイッチング素子Ｈ３をターンオンすることは、図３のｆ期間において、モードｆの開始から少し遅れてＶｇＨ３が、Ｈｉｇｈとなっていることに対応している。
図２Ｆは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードｆにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
モードｆ（図３のｆ期間）において、スイッチング素子Ｈ４をターンオフ（ＶｇＨ４→Ｌｏｗ）すると、スイッチング素子Ｈ４を流れていた電流は、ダイオードＤＨ３に転流し、モードｆの最初の状態になる。
このとき、スイッチング素子Ｈ３をターンオン（ＶｇＨ３→Ｈｉｇｈ）する（ゼロ電圧スイッチング）。なお、このスイッチング素子Ｈ３をターンオンすることは、図３のｆ期間において、モードｆの開始から少し遅れてＶｇＨ３が、Ｈｉｇｈとなっていることに対応している。
図２Ｆにおいて、前記したようにスイッチング素子Ｈ４をターンオフしたので、共振インダクタＬｒの電流ＩＬｒは、巻線Ｎ１、ダイオードＤＨ３、スイッチング素子Ｈ１、共振コンデンサＣｒの経路を流れる。
また、スイッチング素子Ｓ０をターンオフ（ＶｇＳ０→Ｌｏｗ）する。すると、スイッチング素子Ｓ０を流れていた電流は、ダイオードＤＳ２、ＤＳ３に転流する。このとき、スイッチング素子Ｓ２、Ｓ３をターンオンすれば同期整流となる。
また、スイッチング素子Ｓ０をターンオフ（ＶｇＳ０→Ｌｏｗ）する。すると、スイッチング素子Ｓ０を流れていた電流は、ダイオードＤＳ２、ＤＳ３に転流する。このとき、スイッチング素子Ｓ２、Ｓ３をターンオンすれば同期整流となる。
また、ノードＮｄ３とノードＮｄ４との間の電圧は略ゼロとなって、巻線Ｎ２には、電圧（図３のｆ期間のＶＮ２）が印加されなくなる。それとともに巻線Ｎ１には電圧が印加されなくなる。
また、モードｆにおいては、モードａと同様に、平滑インダクタＬに蓄積された電気エネルギーによる電流ＩＬは、巻線Ｎ２とダイオードＤＳ１〜ＤＳ４を通り、直流電源Ｖ２に供給されている。
このモードｆは、モードａの対称動作である。以降、モードｂ〜ｅの対称動作の後にモードａへ戻る。
また、モードｆにおいては、モードａと同様に、平滑インダクタＬに蓄積された電気エネルギーによる電流ＩＬは、巻線Ｎ２とダイオードＤＳ１〜ＤＳ４を通り、直流電源Ｖ２に供給されている。
このモードｆは、モードａの対称動作である。以降、モードｂ〜ｅの対称動作の後にモードａへ戻る。
このように、スイッチング素子Ｓｂをオフ状態にした動作１の場合には、共振補助コンデンサＣｂの充放電は行われない。なお、一般的にスイッチング素子の両端間には、寄生的にキャパシタンス成分が存在するため、実際には僅かに電流が流れることがある。
＜動作２・（スイッチング素子Ｓｂ：オン）＞
次に、図１で示したＤＣ−ＤＣコンバータ１０１について、スイッチング素子Ｓｂがオン状態の場合において、直流電源Ｖ１から直流電源Ｖ２へ電力供給する動作２を、図４Ａ〜４Ｈ、および図５を参照して説明する。
なお、本発明の第１実施形態の大きな特徴は、共振補助回路３を備えたことである。したがって、スイッチング素子（共振補助スイッチング素子）Ｓｂをオンさせたときの動作２とその作用、効果に大きな特徴がある。
図４Ａ〜４Ｈは、ＤＣ−ＤＣコンバータ１０１の変化する動作状態を示すモードＡ〜Ｈにおける回路の動作をそれぞれ示す図である。
また、図５は、動作２の動作波形を示す図である。図５において、期間Ａ〜Ｈは、モードＡ〜Ｈの動作をする期間に対応している。ただし、図５における電圧、電流の向きの定義は、図３と同様である。
次に、図１で示したＤＣ−ＤＣコンバータ１０１について、スイッチング素子Ｓｂがオン状態の場合において、直流電源Ｖ１から直流電源Ｖ２へ電力供給する動作２を、図４Ａ〜４Ｈ、および図５を参照して説明する。
なお、本発明の第１実施形態の大きな特徴は、共振補助回路３を備えたことである。したがって、スイッチング素子（共振補助スイッチング素子）Ｓｂをオンさせたときの動作２とその作用、効果に大きな特徴がある。
図４Ａ〜４Ｈは、ＤＣ−ＤＣコンバータ１０１の変化する動作状態を示すモードＡ〜Ｈにおける回路の動作をそれぞれ示す図である。
また、図５は、動作２の動作波形を示す図である。図５において、期間Ａ〜Ｈは、モードＡ〜Ｈの動作をする期間に対応している。ただし、図５における電圧、電流の向きの定義は、図３と同様である。
なお、図３においてはモードａ〜ｆ（期間ａ〜ｆ、６期間）に対して、図５においては、前記したようにモードＡ〜Ｈ（期間Ａ〜Ｈ、８期間）となっている。すなわち２モード（２期間）が増えている。この増えたモード（期間）は、図５におけるモードＤ（期間Ｄ）とモードＧ（期間Ｇ）である。
したがって、図３のモードｄ〜ｅ（期間ｄ〜ｅ）は、図５においてモードＥ〜Ｆ（期間Ｅ〜Ｆ）に対応し、図３のモードｆ（期間ｆ）は、図５においてモードＨ（期間Ｈ）に対応している。
また、スイッチング素子Ｓｂは常にオンであるので、図５において、スイッチング素子Ｓｂのゲート信号の表記は省略している。
次に、図４Ａ〜４Ｈについて順に説明する。
したがって、図３のモードｄ〜ｅ（期間ｄ〜ｅ）は、図５においてモードＥ〜Ｆ（期間Ｅ〜Ｆ）に対応し、図３のモードｆ（期間ｆ）は、図５においてモードＨ（期間Ｈ）に対応している。
また、スイッチング素子Ｓｂは常にオンであるので、図５において、スイッチング素子Ｓｂのゲート信号の表記は省略している。
次に、図４Ａ〜４Ｈについて順に説明する。
《モードＡ》
図４Ａは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードＡにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
図４Ａは、スイッチング素子Ｓｂのオンしている点を除けば図２Ａと同じであって、動作２におけるモードＡの動作は、動作１におけるモードａの動作と同様である。
したがって、重複する説明は省略する。
図４Ａは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードＡにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
図４Ａは、スイッチング素子Ｓｂのオンしている点を除けば図２Ａと同じであって、動作２におけるモードＡの動作は、動作１におけるモードａの動作と同様である。
したがって、重複する説明は省略する。
《モードＢ》
図４Ｂは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードＢにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
図４Ｂは、スイッチング素子Ｓｂのオンしている点を除けば図２Ｂと同じであって、動作２におけるモードＢの動作は、動作１におけるモードｂの動作と同様である。
したがって、重複する説明は省略する。
図４Ｂは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードＢにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
図４Ｂは、スイッチング素子Ｓｂのオンしている点を除けば図２Ｂと同じであって、動作２におけるモードＢの動作は、動作１におけるモードｂの動作と同様である。
したがって、重複する説明は省略する。
《モードＣ》
図４Ｃは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードＣにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
図４Ｃは、スイッチング素子Ｓｂのオンしている点を除けば図２Ｃと同じであって、動作２におけるモードＣの動作は、動作１におけるモードｃの動作と同様である。
したがって、重複する説明は省略する。
図４Ｃは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードＣにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
図４Ｃは、スイッチング素子Ｓｂのオンしている点を除けば図２Ｃと同じであって、動作２におけるモードＣの動作は、動作１におけるモードｃの動作と同様である。
したがって、重複する説明は省略する。
《モードＤ》
図４Ｄは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードＤにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
モードＣの最後の状態において、ダイオードＤＳ２、ＤＳ３の電流は減少していきゼロに達する。
ただし、少しの時間、ダイオードＤＳ２、ＤＳ３に逆回復電流が流れる。
図４Ｄは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードＤにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
モードＣの最後の状態において、ダイオードＤＳ２、ＤＳ３の電流は減少していきゼロに達する。
ただし、少しの時間、ダイオードＤＳ２、ＤＳ３に逆回復電流が流れる。
そして、ダイオードＤＳ２、ＤＳ３が逆回復すると、もはやダイオードＤＳ２、ＤＳ３には逆回復電流が流れなくなり、共振補助コンデンサＣｂに転流し（電流ＩＣｂ）、共振補助コンデンサＣｂが充電を開始する。この状態がモードＤの状態である。
なお、共振補助コンデンサＣｂとクランプコンデンサＣｃとの静電容量値の比較において、Ｃｂ≪Ｃｃの関係がある。ただし、モードＤ（期間Ｄ）においては、共振補助コンデンサＣｂの電圧よりもクランプコンデンサＣｃの電圧の方が高いので、クランプコンデンサＣｃに、電流が流れ込むことはない。
また、共振補助コンデンサＣｂは、共振インダクタＬｒと、トランスＴを介して、共振回路を形成する。
なお、共振補助コンデンサＣｂとクランプコンデンサＣｃとの静電容量値の比較において、Ｃｂ≪Ｃｃの関係がある。ただし、モードＤ（期間Ｄ）においては、共振補助コンデンサＣｂの電圧よりもクランプコンデンサＣｃの電圧の方が高いので、クランプコンデンサＣｃに、電流が流れ込むことはない。
また、共振補助コンデンサＣｂは、共振インダクタＬｒと、トランスＴを介して、共振回路を形成する。
なお、共振コンデンサＣｒと共振補助コンデンサＣｂとの静電容量値の比較において、巻線Ｎ１と巻線Ｎ２の巻数比を考慮してＣｂ≪Ｃｒの関係がある。共振コンデンサＣｒと共振補助コンデンサＣｂとは、共振インダクタＬｒとの関係において、直列接続の関係にあるので、共振コンデンサＣｒと共振補助コンデンサＣｂの合成静電容量値は、Ｃｂ≪Ｃｒの関係から、実質的には概ねＣｂとなる。なお、共振コンデンサＣｒは、共振よりも直流成分の遮断（トランスＴの偏磁防止）の役目をしている。
したがって、共振周波数は、実質的に共振補助コンデンサＣｂと共振インダクタＬｒとによって定まる。ただし、トランスＴは、理想的なトランスとしている。
この共振インダクタＬｒと共振補助コンデンサＣｂとの共振電流は、共振補助コンデンサＣｂに流れ込む。
なお、図５の期間Ｄにおいて、共振補助コンデンサＣｂに流れる電流ＩＣｂが、他の期間に比較して、正の電流（充電電流）として大きく流れている。
また、巻線Ｎ１、Ｎ２の電圧は、共振補助コンデンサＣｂの電圧とともに徐々に上昇していく（ＶＮ２、図５の期間Ｄ参照）。共振インダクタＬｒの電流ＩＬｒおよび巻線Ｎ２の電流ＩＮ２は、引き続き増加していく（ＩＮ２、図５の期間Ｄ参照）。
したがって、共振周波数は、実質的に共振補助コンデンサＣｂと共振インダクタＬｒとによって定まる。ただし、トランスＴは、理想的なトランスとしている。
この共振インダクタＬｒと共振補助コンデンサＣｂとの共振電流は、共振補助コンデンサＣｂに流れ込む。
なお、図５の期間Ｄにおいて、共振補助コンデンサＣｂに流れる電流ＩＣｂが、他の期間に比較して、正の電流（充電電流）として大きく流れている。
また、巻線Ｎ１、Ｎ２の電圧は、共振補助コンデンサＣｂの電圧とともに徐々に上昇していく（ＶＮ２、図５の期間Ｄ参照）。共振インダクタＬｒの電流ＩＬｒおよび巻線Ｎ２の電流ＩＮ２は、引き続き増加していく（ＩＮ２、図５の期間Ｄ参照）。
《モードＥ》
図４Ｅは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードＥにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について示した図である。
モードＤの最後の状態において、共振補助コンデンサＣｂの電圧がクランプコンデンサＣｃの電圧に達すると、共振補助コンデンサＣｂを充電していた電流は、ダイオードＤＳ０に転流してクランプコンデンサＣｃを充電するようになる。この状態がモードＥの状態である。
図４Ｅは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードＥにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について示した図である。
モードＤの最後の状態において、共振補助コンデンサＣｂの電圧がクランプコンデンサＣｃの電圧に達すると、共振補助コンデンサＣｂを充電していた電流は、ダイオードＤＳ０に転流してクランプコンデンサＣｃを充電するようになる。この状態がモードＥの状態である。
なお、直前の期間Ｄにおいて、共振補助コンデンサＣｂにより共振インダクタＬｒが大きな電気エネルギーを蓄積したので、クランプコンデンサＣｃには、大きな電流（図３の期間ｄに比較して）が流れて（ＩＣｃの正の電流、図５の期間Ｅ参照）充電される。
なお、ダイオードＤＳ０に電流が流れだしたので、このとき、スイッチング素子Ｓ０をターンオン（ＶｇＳ０→Ｈｉｇｈ）する（ゼロ電圧スイッチング）。このスイッチング素子Ｓ０をオンすることによって、クランプコンデンサＣｃに効率よく電気エネルギーが充電される。
なお、ダイオードＤＳ０に電流が流れだしたので、このとき、スイッチング素子Ｓ０をターンオン（ＶｇＳ０→Ｈｉｇｈ）する（ゼロ電圧スイッチング）。このスイッチング素子Ｓ０をオンすることによって、クランプコンデンサＣｃに効率よく電気エネルギーが充電される。
また、巻線Ｎ２に生じた電圧が、ダイオードＤＳ１、ＤＳ４、平滑インダクタＬを介して直流電源Ｖ２に印加され、直流電源Ｖ２に電気エネルギーが供給される。
また、巻線Ｎ２に生じた電圧が、前記したように、ダイオードＤＳ０を介してクランプコンデンサＣｃに印加されるので、クランプコンデンサＣｃは充電されるが、このクランプコンデンサＣｃを充電する電流ＩＣｃは徐々に減少していき、これに伴い共振インダクタＬｒの電流ＩＬｒも徐々に減少していく。
したがって、共振インダクタＬｒは、ノードＮｄ２側が正になる向きの電圧を発生している。この共振インダクタＬｒが発生した電圧ＶＬｒと、直流電源Ｖ１の電圧とが加算されて、巻線Ｎ１に印加されている。
これにより巻線Ｎ２には図３の期間ｄよりも高い電圧が生じている。
また、巻線Ｎ２に生じた電圧が、前記したように、ダイオードＤＳ０を介してクランプコンデンサＣｃに印加されるので、クランプコンデンサＣｃは充電されるが、このクランプコンデンサＣｃを充電する電流ＩＣｃは徐々に減少していき、これに伴い共振インダクタＬｒの電流ＩＬｒも徐々に減少していく。
したがって、共振インダクタＬｒは、ノードＮｄ２側が正になる向きの電圧を発生している。この共振インダクタＬｒが発生した電圧ＶＬｒと、直流電源Ｖ１の電圧とが加算されて、巻線Ｎ１に印加されている。
これにより巻線Ｎ２には図３の期間ｄよりも高い電圧が生じている。
《モードＦ》
図４Ｆは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードＦにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
モードＥの最後の状態において、クランプコンデンサＣｃの電流ＩＣｃが減少してゼロに達する。この状態がモードＦの最初の状態である。
このとき、スイッチング素子Ｓ０はオン状態であるから、クランプコンデンサＣｃの電流ＩＣｃは、放電（−ＩＣｃ）に転じて、その電流の絶対値を増加していく。
これに伴い共振インダクタＬｒの電流は、継続して徐々に減少していく。したがって、モードＥと同様に、共振インダクタＬｒが発生した電圧ＶＬｒと、直流電源Ｖ１の電圧とが加算されて、巻線Ｎ１に印加されている。
図４Ｆは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードＦにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
モードＥの最後の状態において、クランプコンデンサＣｃの電流ＩＣｃが減少してゼロに達する。この状態がモードＦの最初の状態である。
このとき、スイッチング素子Ｓ０はオン状態であるから、クランプコンデンサＣｃの電流ＩＣｃは、放電（−ＩＣｃ）に転じて、その電流の絶対値を増加していく。
これに伴い共振インダクタＬｒの電流は、継続して徐々に減少していく。したがって、モードＥと同様に、共振インダクタＬｒが発生した電圧ＶＬｒと、直流電源Ｖ１の電圧とが加算されて、巻線Ｎ１に印加されている。
《モードＧ》
図４Ｇは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードＧにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
モードＧにおいて、スイッチング素子Ｈ４をターンオフすると、スイッチング素子Ｈ４を流れていた電流は、ダイオードＤＨ３に転流する。これがモードＧの最初の状態である。そして、ダイオードＤＨ３に電流が流れだしたので、スイッチング素子Ｈ３をターンオンする（ゼロ電圧スイッチング）。
スイッチング素子Ｈ２、Ｈ４がオフであり、スイッチング素子Ｈ１、Ｈ３がオンであるので、共振インダクタＬｒの電流は、巻線Ｎ１、ダイオードＤＨ３、スイッチング素子Ｈ１、共振コンデンサＣｒの経路を流れる。
図４Ｇは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードＧにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
モードＧにおいて、スイッチング素子Ｈ４をターンオフすると、スイッチング素子Ｈ４を流れていた電流は、ダイオードＤＨ３に転流する。これがモードＧの最初の状態である。そして、ダイオードＤＨ３に電流が流れだしたので、スイッチング素子Ｈ３をターンオンする（ゼロ電圧スイッチング）。
スイッチング素子Ｈ２、Ｈ４がオフであり、スイッチング素子Ｈ１、Ｈ３がオンであるので、共振インダクタＬｒの電流は、巻線Ｎ１、ダイオードＤＨ３、スイッチング素子Ｈ１、共振コンデンサＣｒの経路を流れる。
また、スイッチング素子Ｓ０をターンオフすると、スイッチング素子Ｓ０を流れていた電流は、共振補助コンデンサＣｂから流れることになり、共振補助コンデンサＣｂが放電（負の電流）を開始する（電流ＩＣｂ、図５の期間Ｇ参照）。
なお、共振補助コンデンサＣｂは、期間Ｄにおいて、電気エネルギーを充電し、期間Ｇにおいて、蓄積されていた電気エネルギーを放電するが、この際の電流ＩＣｂの値（負の値）は、図３の期間ｅと期間ｆの境界の電流ＩＣｂの値に比較して、絶対値は大きい。
これは、図３の場合には、共振補助コンデンサＣｂにエネルギーが蓄積されていても、スイッチング素子Ｓｂがオフのために放電されないからである。
また、巻線Ｎ２には、共振補助コンデンサＣｂの電圧が印加される。
また、巻線Ｎ１に生じた電圧は、共振インダクタＬｒに印加され、共振インダクタＬｒの電流ＩＬｒは減少していく。巻線Ｎ２の電圧ＶＮ２は、共振補助コンデンサＣｂの放電とともに低下していく（図５の期間ＧのＩＣｂ、ＩＬｒ、ＶＮ２をそれぞれ参照）。
なお、共振補助コンデンサＣｂは、期間Ｄにおいて、電気エネルギーを充電し、期間Ｇにおいて、蓄積されていた電気エネルギーを放電するが、この際の電流ＩＣｂの値（負の値）は、図３の期間ｅと期間ｆの境界の電流ＩＣｂの値に比較して、絶対値は大きい。
これは、図３の場合には、共振補助コンデンサＣｂにエネルギーが蓄積されていても、スイッチング素子Ｓｂがオフのために放電されないからである。
また、巻線Ｎ２には、共振補助コンデンサＣｂの電圧が印加される。
また、巻線Ｎ１に生じた電圧は、共振インダクタＬｒに印加され、共振インダクタＬｒの電流ＩＬｒは減少していく。巻線Ｎ２の電圧ＶＮ２は、共振補助コンデンサＣｂの放電とともに低下していく（図５の期間ＧのＩＣｂ、ＩＬｒ、ＶＮ２をそれぞれ参照）。
《モードＨ》
図４Ｈは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードＨにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
モードＨにおいて、共振補助コンデンサＣｂの電圧がゼロ電圧になり、共振補助コンデンサＣｂの放電が完了（電流ＩＣｂが０、図５のモードＨ）すると、この放電電流に相当する電流がダイオードＤＳ２、ＤＳ３に転流する。これは、平滑インダクタＬに流れる電流ＩＬは急に変化できないためである。
図４Ｈは、本発明の第１実施形態であるＤＣ−ＤＣコンバータ１０１のモードＨにおける各スイッチング素子のオンオフ状態と、各回路に流れる電流の方向について、示した図である。
モードＨにおいて、共振補助コンデンサＣｂの電圧がゼロ電圧になり、共振補助コンデンサＣｂの放電が完了（電流ＩＣｂが０、図５のモードＨ）すると、この放電電流に相当する電流がダイオードＤＳ２、ＤＳ３に転流する。これは、平滑インダクタＬに流れる電流ＩＬは急に変化できないためである。
また、このとき、スイッチング素子Ｓ２、Ｓ３をターンオンすれば同期整流となる。
また、巻線Ｎ２には電圧が印加されなくなるから、巻線Ｎ１にも電圧が生じなくなり、共振インダクタＬｒの電流は維持される。
また、モードＡと同様に、平滑インダクタＬの電流は、巻線Ｎ２とダイオードＤＳ１〜ＤＳ４を通り、直流電源Ｖ２に供給されている。
このモードＨは、モードＡの対称動作である。以降、モードＢ〜Ｇの対称動作の後にモードＡへ戻る。
また、巻線Ｎ２には電圧が印加されなくなるから、巻線Ｎ１にも電圧が生じなくなり、共振インダクタＬｒの電流は維持される。
また、モードＡと同様に、平滑インダクタＬの電流は、巻線Ｎ２とダイオードＤＳ１〜ＤＳ４を通り、直流電源Ｖ２に供給されている。
このモードＨは、モードＡの対称動作である。以降、モードＢ〜Ｇの対称動作の後にモードＡへ戻る。
＜動作２と動作１の比較＞
このように、スイッチング素子Ｓｂをオン状態にした動作２の場合は、スイッチング素子Ｓｂをオフ状態にした動作１の場合よりも、クランプコンデンサＣｃの充放電電流が大きくなる。
これに伴い、モードＥ〜Ｆにおいて共振インダクタＬｒの電流の傾きが負の方向に大きくなり、共振インダクタＬｒが電圧を発生する。この電圧が直流電源Ｖ１の電圧に加算されて巻線Ｎ１に印加されるため、動作１の場合よりも高い電圧が巻線Ｎ１に印加されることになり、巻線Ｎ２にも動作１より高い電圧を生じさせることができる。
このように、スイッチング素子Ｓｂをオン状態にした動作２の場合は、スイッチング素子Ｓｂをオフ状態にした動作１の場合よりも、クランプコンデンサＣｃの充放電電流が大きくなる。
これに伴い、モードＥ〜Ｆにおいて共振インダクタＬｒの電流の傾きが負の方向に大きくなり、共振インダクタＬｒが電圧を発生する。この電圧が直流電源Ｖ１の電圧に加算されて巻線Ｎ１に印加されるため、動作１の場合よりも高い電圧が巻線Ｎ１に印加されることになり、巻線Ｎ２にも動作１より高い電圧を生じさせることができる。
《スイッチング素子のデューティについて》
前記した動作１および動作２では、スイッチング素子Ｈ１（Ｈ２）とスイッチング素子Ｈ４（Ｈ３）とが、ともにオン状態になる期間の時間的割合（以下、デューティ）を変化させることにより、直流電源Ｖ２に供給する電力、すなわち出力電力を調整する。
デューティを増加するほど出力電力が大きくなる。スイッチング素子Ｈ１（Ｈ２）とスイッチング素子Ｈ４（Ｈ３）とを同時にオンオフさせれば、デューティが最大になる。
また、直流電源Ｖ１の電圧すなわち入力電圧が低下した場合には、デューティを増加させることにより、出力電力の低下を抑制することができる。しかしながら、更に入力電圧が低下すると、デューティを最大にしても所望の出力電力を得ることができなくなってしまう。
したがって、このように入力電圧が低下し、デューティを最大にしても所望の出力電力が得られない状況に対処するために、前記した動作２の共振補助スイッチング素子Ｓｂをオンさせて共振補助回路３によって所望の出力電力を確保するのである。
前記した動作１および動作２では、スイッチング素子Ｈ１（Ｈ２）とスイッチング素子Ｈ４（Ｈ３）とが、ともにオン状態になる期間の時間的割合（以下、デューティ）を変化させることにより、直流電源Ｖ２に供給する電力、すなわち出力電力を調整する。
デューティを増加するほど出力電力が大きくなる。スイッチング素子Ｈ１（Ｈ２）とスイッチング素子Ｈ４（Ｈ３）とを同時にオンオフさせれば、デューティが最大になる。
また、直流電源Ｖ１の電圧すなわち入力電圧が低下した場合には、デューティを増加させることにより、出力電力の低下を抑制することができる。しかしながら、更に入力電圧が低下すると、デューティを最大にしても所望の出力電力を得ることができなくなってしまう。
したがって、このように入力電圧が低下し、デューティを最大にしても所望の出力電力が得られない状況に対処するために、前記した動作２の共振補助スイッチング素子Ｓｂをオンさせて共振補助回路３によって所望の出力電力を確保するのである。
《トランスの巻数比について》
入力電圧が低い条件においても所望の出力電力を得られるようにするためには、トランスの巻数比（巻線Ｎ２の巻数／巻線Ｎ１の巻数）を大きくすればよい。巻数比を大きくすれば、入力電圧が低い時にも巻線Ｎ２に高い電圧が生じるようになるため、大きな出力電力を得やすくすることができる。
しかしながら、このように巻数比を大きくすると、入力電圧が高くなった時には、巻線Ｎ２には更に高い電圧が生じてしまう。このため、スイッチング素子Ｓ１〜Ｓ４に印加される電圧も高くなり、スイッチング素子Ｓ１〜Ｓ４として耐圧の高いスイッチング素子が必要になる。一般的に、スイッチング素子は、耐圧が高くなると損失も大きくなるため、ＤＣ−ＤＣコンバータの効率が低下しやすい。
この課題に対処するために、共振補助回路３を備えている。共振補助回路３によって大きな出力電圧が得られるのでトランスの巻数比を特に大きくする必要がない。すなわち、スイッチング素子Ｓｂのオンオフとスイッチング素子Ｈ１〜Ｈ４のデューティの選択により、入力電圧が低い場合でも、高い場合でも、スイッチング素子Ｓ１〜Ｓ４に印加される電圧を抑制しつつ、適切な出力電力が得られる。
入力電圧が低い条件においても所望の出力電力を得られるようにするためには、トランスの巻数比（巻線Ｎ２の巻数／巻線Ｎ１の巻数）を大きくすればよい。巻数比を大きくすれば、入力電圧が低い時にも巻線Ｎ２に高い電圧が生じるようになるため、大きな出力電力を得やすくすることができる。
しかしながら、このように巻数比を大きくすると、入力電圧が高くなった時には、巻線Ｎ２には更に高い電圧が生じてしまう。このため、スイッチング素子Ｓ１〜Ｓ４に印加される電圧も高くなり、スイッチング素子Ｓ１〜Ｓ４として耐圧の高いスイッチング素子が必要になる。一般的に、スイッチング素子は、耐圧が高くなると損失も大きくなるため、ＤＣ−ＤＣコンバータの効率が低下しやすい。
この課題に対処するために、共振補助回路３を備えている。共振補助回路３によって大きな出力電圧が得られるのでトランスの巻数比を特に大きくする必要がない。すなわち、スイッチング素子Ｓｂのオンオフとスイッチング素子Ｈ１〜Ｈ４のデューティの選択により、入力電圧が低い場合でも、高い場合でも、スイッチング素子Ｓ１〜Ｓ４に印加される電圧を抑制しつつ、適切な出力電力が得られる。
つまり、動作１と動作２を同じデューティで動作させた場合には、前述の通り動作２の方が巻線Ｎ２に生じる電圧が高いため、動作２の方が出力電力は大きくなる。
したがって、第１実施形態のＤＣ−ＤＣコンバータ１０１では、入力電圧が比較的低い時には、スイッチング素子Ｓｂをオン状態にして巻線Ｎ２に生じる電圧の低下を抑制し、所望の出力電力を得るようにしている。
一方、入力電圧が比較的高い時には、スイッチング素子Ｓｂをオフ状態にして、巻線Ｎ２に生じる電圧の上昇を抑制し、スイッチング素子Ｓ１〜Ｓ４に印加される電圧の上昇を抑制するようにしている。
これによって、本発明の第１実施形態のＤＣ−ＤＣコンバータ１０１では、広い入力電圧範囲において所望の出力電力を得られるようにする場合にも、スイッチング素子Ｓ１〜Ｓ４として耐圧が比較的低いスイッチング素子を利用することができる。
耐圧が低いスイッチング素子は損失が小さいため、ＤＣ−ＤＣコンバータ１０１は、比較的高い効率を実現できる。
したがって、第１実施形態のＤＣ−ＤＣコンバータ１０１では、入力電圧が比較的低い時には、スイッチング素子Ｓｂをオン状態にして巻線Ｎ２に生じる電圧の低下を抑制し、所望の出力電力を得るようにしている。
一方、入力電圧が比較的高い時には、スイッチング素子Ｓｂをオフ状態にして、巻線Ｎ２に生じる電圧の上昇を抑制し、スイッチング素子Ｓ１〜Ｓ４に印加される電圧の上昇を抑制するようにしている。
これによって、本発明の第１実施形態のＤＣ−ＤＣコンバータ１０１では、広い入力電圧範囲において所望の出力電力を得られるようにする場合にも、スイッチング素子Ｓ１〜Ｓ４として耐圧が比較的低いスイッチング素子を利用することができる。
耐圧が低いスイッチング素子は損失が小さいため、ＤＣ−ＤＣコンバータ１０１は、比較的高い効率を実現できる。
《動作１と動作２の使い分け》
前記の説明では、入力電圧が低い時にスイッチング素子Ｓｂをオン状態にし、入力電圧が高い時にスイッチング素子Ｓｂをオフ状態にするようにしたが、出力電力が大きい時にスイッチング素子Ｓｂをオン状態にし、出力電力が小さい時にスイッチング素子Ｓｂをオフ状態にするようにしてもよい。
または、デューティがある程度より大きくなったらスイッチング素子Ｓｂをオン状態にし、デューティがある程度より小さくなったらスイッチング素子Ｓｂをオフ状態にするようにしてもよい。
また、スイッチング素子Ｓｂのオンオフ状態を切換えるときには、出力の不安定化を抑制するため、スイッチング素子Ｓｂをオン状態に変化させるしきい値と、スイッチング素子Ｓｂをオフ状態に変化させるしきい値との間には、調節感度（ヒステリシス）を設ける方が良い。
前記の説明では、入力電圧が低い時にスイッチング素子Ｓｂをオン状態にし、入力電圧が高い時にスイッチング素子Ｓｂをオフ状態にするようにしたが、出力電力が大きい時にスイッチング素子Ｓｂをオン状態にし、出力電力が小さい時にスイッチング素子Ｓｂをオフ状態にするようにしてもよい。
または、デューティがある程度より大きくなったらスイッチング素子Ｓｂをオン状態にし、デューティがある程度より小さくなったらスイッチング素子Ｓｂをオフ状態にするようにしてもよい。
また、スイッチング素子Ｓｂのオンオフ状態を切換えるときには、出力の不安定化を抑制するため、スイッチング素子Ｓｂをオン状態に変化させるしきい値と、スイッチング素子Ｓｂをオフ状態に変化させるしきい値との間には、調節感度（ヒステリシス）を設ける方が良い。
また、スイッチング素子Ｓｂをオン状態に変化させるとともにデューティを減少させ、スイッチング素子Ｓｂをオフ状態に変化させるとともにデューティを増加させるようにすれば、スイッチング素子Ｓｂの切換えに伴う出力電力の変動を抑制することができる。
また、スイッチング素子Ｓｂをオン状態にすることにより、モードＤにおいて、ダイオードＤＳ２、ＤＳ３が逆回復するときに、ダイオードＤＳ２、ＤＳ３の両端間に印加される電圧の上昇が遅くなるため、ダイオードＤＳ２、ＤＳ３の逆回復に伴う損失を低減することができる。
また、モードＧにおいて、共振インダクタＬｒの電流が減少するため、スイッチング素子Ｈ１（Ｈ２）がターンオフするときの遮断電流が減少し、損失を低減する効果もある。
また、スイッチング素子Ｓｂをオン状態にすることにより、モードＤにおいて、ダイオードＤＳ２、ＤＳ３が逆回復するときに、ダイオードＤＳ２、ＤＳ３の両端間に印加される電圧の上昇が遅くなるため、ダイオードＤＳ２、ＤＳ３の逆回復に伴う損失を低減することができる。
また、モードＧにおいて、共振インダクタＬｒの電流が減少するため、スイッチング素子Ｈ１（Ｈ２）がターンオフするときの遮断電流が減少し、損失を低減する効果もある。
《ＤＣ−ＤＣコンバータ１０１の他の使用方法》
第１実施形態のＤＣ−ＤＣコンバータ１０１において、スイッチング回路２におけるスイッチング素子Ｓ１〜Ｓ４を制御手段５によって適切にスイッチングすることにより、直流電力を交流電力に変換することもできる。また、スイッチング回路１におけるスイッチング素子Ｈ１〜Ｈ４を、制御手段５によって適切にスイッチングすることにより、交流電力を直流電力に変換することもできる。また、トランスＴは、巻線Ｎ２の交流電力を巻線Ｎ１の交流電力へ変換することができる。
したがって、ＤＣ−ＤＣコンバータ１０１を適切に制御すれば、直流電源Ｖ２から直流電源Ｖ１へ電力供給することも可能である。
このときは、直流電源Ｖ２からの入力電流が大きい時には、スイッチング素子Ｓｂをオン状態にすることで、スイッチング素子Ｓ１〜Ｓ４がターンオフするときに、スイッチング素子Ｓ１〜Ｓ４の両端間に印加される電圧の上昇が遅くなるため、損失を低減する効果がある。
第１実施形態のＤＣ−ＤＣコンバータ１０１において、スイッチング回路２におけるスイッチング素子Ｓ１〜Ｓ４を制御手段５によって適切にスイッチングすることにより、直流電力を交流電力に変換することもできる。また、スイッチング回路１におけるスイッチング素子Ｈ１〜Ｈ４を、制御手段５によって適切にスイッチングすることにより、交流電力を直流電力に変換することもできる。また、トランスＴは、巻線Ｎ２の交流電力を巻線Ｎ１の交流電力へ変換することができる。
したがって、ＤＣ−ＤＣコンバータ１０１を適切に制御すれば、直流電源Ｖ２から直流電源Ｖ１へ電力供給することも可能である。
このときは、直流電源Ｖ２からの入力電流が大きい時には、スイッチング素子Ｓｂをオン状態にすることで、スイッチング素子Ｓ１〜Ｓ４がターンオフするときに、スイッチング素子Ｓ１〜Ｓ４の両端間に印加される電圧の上昇が遅くなるため、損失を低減する効果がある。
（第２実施形態）
次に、本発明に係るＤＣ−ＤＣコンバータの第２実施形態について説明する。
図６は、本発明の第２実施形態のＤＣ−ＤＣコンバータ１０２の回路構成を示す図であり、また、ＤＣ−ＤＣコンバータ１０２と直流電源Ｖ１との接続、およびＤＣ−ＤＣコンバータ１０２と直流電源Ｖ２と直流負荷６との接続の構成を示す図である。
図６において、ＤＣ−ＤＣコンバータ１０２は、直流電源Ｖ１と、直流負荷６が接続された直流電源Ｖ２との間に接続され、直流電源Ｖ１から入力した直流電力の直流電圧を異なる直流電圧に変換して、直流電源Ｖ２と直流負荷６に電力供給する。
また、必要に応じて、直流電源Ｖ２から直流電源Ｖ１への直流電力の供給も行う。
次に、本発明に係るＤＣ−ＤＣコンバータの第２実施形態について説明する。
図６は、本発明の第２実施形態のＤＣ−ＤＣコンバータ１０２の回路構成を示す図であり、また、ＤＣ−ＤＣコンバータ１０２と直流電源Ｖ１との接続、およびＤＣ−ＤＣコンバータ１０２と直流電源Ｖ２と直流負荷６との接続の構成を示す図である。
図６において、ＤＣ−ＤＣコンバータ１０２は、直流電源Ｖ１と、直流負荷６が接続された直流電源Ｖ２との間に接続され、直流電源Ｖ１から入力した直流電力の直流電圧を異なる直流電圧に変換して、直流電源Ｖ２と直流負荷６に電力供給する。
また、必要に応じて、直流電源Ｖ２から直流電源Ｖ１への直流電力の供給も行う。
ＤＣ−ＤＣコンバータ１０２は、スイッチング回路１（第１のスイッチング回路）、スイッチング回路２１（第２のスイッチング回路）と、共振補助回路３と、電圧クランプ回路４１とを備えている。
さらに、ＤＣ−ＤＣコンバータ１０２は、平滑コンデンサＣ１、平滑インダクタＬと平滑コンデンサＣ２、共振コンデンサＣｒと共振インダクタＬｒ、巻線Ｎ１（１次巻線）と巻線Ｎ２１（第１の２次巻線）とＮ２２（第２の２次巻線）を有するトランスＴ１とを備えている。なお、巻線Ｎ２１（第１の２次巻線）の一端とＮ２２（第２の２次巻線）の一端は接続され、接続体を構成している。
また、図６において、図１では表記した、スイッチング素子（図６では、Ｈ１〜Ｈ４、Ｓ１１、Ｓ２１、Ｓ３１、Ｓ４１、Ｓｂ）のオンオフ状態を制御する制御手段５、電圧センサ１１、１２、電流センサ１０に相当する回路要素は、備えてはいるが図示は省略している。
さらに、ＤＣ−ＤＣコンバータ１０２は、平滑コンデンサＣ１、平滑インダクタＬと平滑コンデンサＣ２、共振コンデンサＣｒと共振インダクタＬｒ、巻線Ｎ１（１次巻線）と巻線Ｎ２１（第１の２次巻線）とＮ２２（第２の２次巻線）を有するトランスＴ１とを備えている。なお、巻線Ｎ２１（第１の２次巻線）の一端とＮ２２（第２の２次巻線）の一端は接続され、接続体を構成している。
また、図６において、図１では表記した、スイッチング素子（図６では、Ｈ１〜Ｈ４、Ｓ１１、Ｓ２１、Ｓ３１、Ｓ４１、Ｓｂ）のオンオフ状態を制御する制御手段５、電圧センサ１１、１２、電流センサ１０に相当する回路要素は、備えてはいるが図示は省略している。
図６のスイッチング回路１の回路構成は、図１のスイッチング回路１と同じであるので重複する説明は省略する。
スイッチング回路２１は、スイッチング素子Ｓ１１（第８のスイッチング素子）とスイッチング素子Ｓ２１（第６のスイッチング素子）とを備えている。
スイッチング素子Ｓ１１の一端と巻線Ｎ２１の他端とをノードＮｄ４１で接続し、スイッチング素子Ｓ２１の一端と巻線Ｎ２２の他端とをノードＮｄ３１で接続している。
また、スイッチング素子Ｓ１１の他端とスイッチング素子Ｓ２１の他端とを接続している。また、巻線Ｎ２１、Ｎ２２の接続点と、スイッチング素子Ｓ１１、Ｓ２１の接続点との間を直流端子間とし、ノードＮｄ３１−ノードＮｄ４１間を交流端子間としている。
スイッチング素子Ｓ１１の一端と巻線Ｎ２１の他端とをノードＮｄ４１で接続し、スイッチング素子Ｓ２１の一端と巻線Ｎ２２の他端とをノードＮｄ３１で接続している。
また、スイッチング素子Ｓ１１の他端とスイッチング素子Ｓ２１の他端とを接続している。また、巻線Ｎ２１、Ｎ２２の接続点と、スイッチング素子Ｓ１１、Ｓ２１の接続点との間を直流端子間とし、ノードＮｄ３１−ノードＮｄ４１間を交流端子間としている。
スイッチング回路１の直流端子間には平滑コンデンサＣ１が接続され、スイッチング回路２１の直流端子間には平滑インダクタＬと平滑コンデンサＣ２が直列接続されている。
この平滑コンデンサＣ１、Ｃ２には、それぞれ直流電源Ｖ１、Ｖ２が並列接続されている。
また、スイッチング回路１の交流端子（Ｎｄ１、Ｎｄ２）間には、共振コンデンサＣｒと共振インダクタＬｒと巻線Ｎ１が直列接続されている。
スイッチング回路２１の交流端子（Ｎｄ３１、Ｎｄ４１）間には、巻線Ｎ２１、Ｎ２２が接続されている。
この平滑コンデンサＣ１、Ｃ２には、それぞれ直流電源Ｖ１、Ｖ２が並列接続されている。
また、スイッチング回路１の交流端子（Ｎｄ１、Ｎｄ２）間には、共振コンデンサＣｒと共振インダクタＬｒと巻線Ｎ１が直列接続されている。
スイッチング回路２１の交流端子（Ｎｄ３１、Ｎｄ４１）間には、巻線Ｎ２１、Ｎ２２が接続されている。
トランスＴは、巻線Ｎ１、Ｎ２１、Ｎ２２を磁気結合している。
巻線Ｎ２１の一端と巻線Ｎ２２の一端は、互いに接続され、直流端子となっている。
巻線Ｎ２１の他端は、ノードＮｄ４１に接続され、巻線Ｎ２２の他端は、ノードＮｄ３１に接続されている。
トランスＴの巻線Ｎ１の一端に接続された共振コンデンサＣｒには、巻線Ｎ１に流れる電流の直流成分を除去して、トランスＴの偏磁を軽減する効果がある。
巻線Ｎ２１の一端と巻線Ｎ２２の一端は、互いに接続され、直流端子となっている。
巻線Ｎ２１の他端は、ノードＮｄ４１に接続され、巻線Ｎ２２の他端は、ノードＮｄ３１に接続されている。
トランスＴの巻線Ｎ１の一端に接続された共振コンデンサＣｒには、巻線Ｎ１に流れる電流の直流成分を除去して、トランスＴの偏磁を軽減する効果がある。
共振補助回路３は、スイッチング素子（共振補助スイッチング素子）Ｓｂと、共振補助コンデンサＣｂと、を備えて構成されている。この構成は、第１実施形態と同様であり、重複する説明は省略する。
電圧クランプ回路４１は、スイッチング素子（クランプスイッチング素子）Ｓ３１と、スイッチング素子（クランプスイッチング素子）Ｓ４１と、クランプコンデンサＣｃ１と、を備えている。
スイッチング素子Ｓ３１の一端と、スイッチング素子Ｓ４１の一端と、クランプコンデンサＣｃ１の一端とは、互いに接続されている。
また、スイッチング素子Ｓ３１の他端は、ノードＮｄ４１に接続されている。
また、スイッチング素子Ｓ４１の他端は、ノードＮｄ３１に接続されている。
また、クランプコンデンサＣｃ１の他端は、平滑コンデンサＣ２の一端に接続されている。
この電圧クランプ回路４１は、スイッチング回路２１の直流端子とノードＮｄ４１およびノードＮｄ３１との間に接続され、これらの端子間へのサージ電圧の印加を抑制する。
スイッチング素子Ｓ３１の一端と、スイッチング素子Ｓ４１の一端と、クランプコンデンサＣｃ１の一端とは、互いに接続されている。
また、スイッチング素子Ｓ３１の他端は、ノードＮｄ４１に接続されている。
また、スイッチング素子Ｓ４１の他端は、ノードＮｄ３１に接続されている。
また、クランプコンデンサＣｃ１の他端は、平滑コンデンサＣ２の一端に接続されている。
この電圧クランプ回路４１は、スイッチング回路２１の直流端子とノードＮｄ４１およびノードＮｄ３１との間に接続され、これらの端子間へのサージ電圧の印加を抑制する。
以上のように、第２実施形態のＤＣ−ＤＣコンバータは、スイッチング回路２１を２つのスイッチング素子Ｓ１１、Ｓ２１で構成できるため、第１実施形態のスイッチング回路２と比べて、スイッチング素子の数を低減することができる。
なお、回路の動作や発明の効果は、概ね第１実施形態と同様である。
また、第２実施形態のＤＣ−ＤＣコンバータ１０２も第１実施形態と同様に、ＤＣ−ＤＣコンバータ１０２を適切に制御すれば、直流電源Ｖ２から直流電源Ｖ１へ電力供給することも可能である。
なお、回路の動作や発明の効果は、概ね第１実施形態と同様である。
また、第２実施形態のＤＣ−ＤＣコンバータ１０２も第１実施形態と同様に、ＤＣ−ＤＣコンバータ１０２を適切に制御すれば、直流電源Ｖ２から直流電源Ｖ１へ電力供給することも可能である。
（第３実施形態）
次に、本発明に係るＤＣ−ＤＣコンバータの第３実施形態について説明する。
図７は、本発明の第３実施形態のＤＣ−ＤＣコンバータ１０３の回路構成を示す図であり、また、ＤＣ−ＤＣコンバータ１０３と直流電源Ｖ１との接続、およびＤＣ−ＤＣコンバータ１０３と直流電源Ｖ２と直流負荷６との接続の構成を示す図である。
図７において、ＤＣ−ＤＣコンバータ１０３は、直流電源Ｖ１と、直流負荷６が接続された直流電源Ｖ２との間に接続され、直流電源Ｖ１から入力した直流電力の直流電圧を異なる直流電圧に変換して、直流電源Ｖ２と直流負荷６に電力供給する。
また、必要に応じて、直流電源Ｖ２から直流電源Ｖ１への直流電力の供給も行う。
次に、本発明に係るＤＣ−ＤＣコンバータの第３実施形態について説明する。
図７は、本発明の第３実施形態のＤＣ−ＤＣコンバータ１０３の回路構成を示す図であり、また、ＤＣ−ＤＣコンバータ１０３と直流電源Ｖ１との接続、およびＤＣ−ＤＣコンバータ１０３と直流電源Ｖ２と直流負荷６との接続の構成を示す図である。
図７において、ＤＣ−ＤＣコンバータ１０３は、直流電源Ｖ１と、直流負荷６が接続された直流電源Ｖ２との間に接続され、直流電源Ｖ１から入力した直流電力の直流電圧を異なる直流電圧に変換して、直流電源Ｖ２と直流負荷６に電力供給する。
また、必要に応じて、直流電源Ｖ２から直流電源Ｖ１への直流電力の供給も行う。
ＤＣ−ＤＣコンバータ１０３は、スイッチング回路１（第１のスイッチング回路）、スイッチング回路２２（第２のスイッチング回路）と、共振補助回路３１（第１の共振補助回路）と、共振補助回路３２（第２の共振補助回路）と、電圧クランプ回路４１とを備えている。
さらに、ＤＣ−ＤＣコンバータ１０３は、平滑コンデンサＣ１、平滑インダクタＬ１（第１の平滑インダクタ）と平滑インダクタＬ２（第２の平滑インダクタ）と平滑コンデンサＣ２、共振コンデンサＣｒと共振インダクタＬｒ、巻線Ｎ１（１次巻線）と巻線Ｎ２３（２次巻線）を有するトランスＴ２とを備えている。
なお、図７において、図１では表記した、スイッチング素子（図７では、Ｈ１〜Ｈ４、Ｓ１１、Ｓ２１、Ｓ３１、Ｓ４１、Ｓｂ１、Ｓｂ２に対応）のオンオフ状態を制御する制御手段５、電圧センサ１１、１２、電流センサ１０に相当する回路要素は、備えてはいるが図示は省略している。
さらに、ＤＣ−ＤＣコンバータ１０３は、平滑コンデンサＣ１、平滑インダクタＬ１（第１の平滑インダクタ）と平滑インダクタＬ２（第２の平滑インダクタ）と平滑コンデンサＣ２、共振コンデンサＣｒと共振インダクタＬｒ、巻線Ｎ１（１次巻線）と巻線Ｎ２３（２次巻線）を有するトランスＴ２とを備えている。
なお、図７において、図１では表記した、スイッチング素子（図７では、Ｈ１〜Ｈ４、Ｓ１１、Ｓ２１、Ｓ３１、Ｓ４１、Ｓｂ１、Ｓｂ２に対応）のオンオフ状態を制御する制御手段５、電圧センサ１１、１２、電流センサ１０に相当する回路要素は、備えてはいるが図示は省略している。
図７のスイッチング回路１の回路構成は、図１のスイッチング回路１と同じであるので重複する説明は省略する。
スイッチング回路２２は、スイッチング素子Ｓ１１（第８のスイッチング素子）と、スイッチング素子Ｓ２１（第６のスイッチング素子）とを備えている。
スイッチング素子Ｓ１１の一端と巻線Ｎ２３の他端とをノードＮｄ４２で接続し、スイッチング素子Ｓ２１の一端と巻線Ｎ２３の一端とをノードＮｄ３２で接続している。
スイッチング素子Ｓ１１の一端と巻線Ｎ２３の他端とをノードＮｄ４２で接続し、スイッチング素子Ｓ２１の一端と巻線Ｎ２３の一端とをノードＮｄ３２で接続している。
また、ノードＮｄ４２は、平滑インダクタＬ１の一端と接続され、ノードＮｄ３２は、平滑インダクタＬ２の一端と接続されている。
また、平滑インダクタＬ１の他端と、平滑インダクタＬ２の他端とが接続され、接続体を構成している。
また、スイッチング素子Ｓ１１の他端と、スイッチング素子Ｓ２１の他端とを接続している。このスイッチング素子Ｓ１１の両端が直流端子間である。また、スイッチング素子Ｓ２１の両端が直流端子間である。
また、ノードＮｄ３２−Ｎｄ４２間を、交流端子間としている。
また、平滑インダクタＬ１の他端と、平滑インダクタＬ２の他端とが接続され、接続体を構成している。
また、スイッチング素子Ｓ１１の他端と、スイッチング素子Ｓ２１の他端とを接続している。このスイッチング素子Ｓ１１の両端が直流端子間である。また、スイッチング素子Ｓ２１の両端が直流端子間である。
また、ノードＮｄ３２−Ｎｄ４２間を、交流端子間としている。
スイッチング回路１の直流端子間には、平滑コンデンサＣ１が接続されている。
また、前記スイッチング素子Ｓ１１、Ｓ２１の接続点と、前記平滑インダクタＬ１と平滑インダクタＬ２との接続点との間に、平滑コンデンサＣ２が接続されている。
これらの平滑コンデンサＣ１、Ｃ２には、それぞれ直流電源Ｖ１、Ｖ２が並列接続されている。
また、スイッチング回路１の交流端子（Ｎｄ１、Ｎｄ２）間には、共振コンデンサＣｒと共振インダクタＬｒと巻線Ｎ１とが直列接続されている。
スイッチング回路２２の交流端子間（Ｎｄ３２、Ｎｄ４２）には、巻線Ｎ２３が接続されている。
また、前記スイッチング素子Ｓ１１、Ｓ２１の接続点と、前記平滑インダクタＬ１と平滑インダクタＬ２との接続点との間に、平滑コンデンサＣ２が接続されている。
これらの平滑コンデンサＣ１、Ｃ２には、それぞれ直流電源Ｖ１、Ｖ２が並列接続されている。
また、スイッチング回路１の交流端子（Ｎｄ１、Ｎｄ２）間には、共振コンデンサＣｒと共振インダクタＬｒと巻線Ｎ１とが直列接続されている。
スイッチング回路２２の交流端子間（Ｎｄ３２、Ｎｄ４２）には、巻線Ｎ２３が接続されている。
共振補助回路３１は、スイッチング素子（共振補助スイッチング素子）Ｓｂ１と、共振補助コンデンサＣｂ１と、を直列接続して構成されている。
また、共振補助回路３２は、スイッチング素子（共振補助スイッチング素子）Ｓｂ２と、共振補助コンデンサＣｂ２と、を直列接続して構成されている。
スイッチング素子Ｓ１１の両端間に共振補助回路３１が接続され、スイッチング素子Ｓ２１の両端間に共振補助回路３２が接続されている。
また、共振補助回路３２は、スイッチング素子（共振補助スイッチング素子）Ｓｂ２と、共振補助コンデンサＣｂ２と、を直列接続して構成されている。
スイッチング素子Ｓ１１の両端間に共振補助回路３１が接続され、スイッチング素子Ｓ２１の両端間に共振補助回路３２が接続されている。
電圧クランプ回路４１は、スイッチング素子（クランプスイッチング素子）Ｓ３１と、スイッチング素子（クランプスイッチング素子）Ｓ４１と、クランプコンデンサＣｃ１とを備えて構成される。
スイッチング素子Ｓ３１の一端と、スイッチング素子Ｓ４１の一端と、クランプコンデンサＣｃ１の一端とが接続されている。
スイッチング素子Ｓ３１の他端をノードＮｄ４２に接続し、スイッチング素子Ｓ４１の他端をノードＮｄ３２に接続し、クランプコンデンサＣｃ１の他端を平滑コンデンサＣ２の一端に接続している。
電圧クランプ回路４１は、ノードＮｄ４２とノードＮｄ３２の端子へのサージ電圧の印加を抑制する。
スイッチング素子Ｓ３１の一端と、スイッチング素子Ｓ４１の一端と、クランプコンデンサＣｃ１の一端とが接続されている。
スイッチング素子Ｓ３１の他端をノードＮｄ４２に接続し、スイッチング素子Ｓ４１の他端をノードＮｄ３２に接続し、クランプコンデンサＣｃ１の他端を平滑コンデンサＣ２の一端に接続している。
電圧クランプ回路４１は、ノードＮｄ４２とノードＮｄ３２の端子へのサージ電圧の印加を抑制する。
このように第３実施形態のＤＣ−ＤＣコンバータ１０３は、第２実施形態と比べて巻線の数を低減することができる。
なお、回路の動作や、発明の効果は、概ね第１実施形態と同様であるので重複する説明は省略する。
また、第３実施形態のＤＣ−ＤＣコンバータ１０３も、第１実施形態と同様に、ＤＣ−ＤＣコンバータ１０３を適切に制御すれば、直流電源Ｖ２から直流電源Ｖ１へ電力供給することも可能である。
なお、回路の動作や、発明の効果は、概ね第１実施形態と同様であるので重複する説明は省略する。
また、第３実施形態のＤＣ−ＤＣコンバータ１０３も、第１実施形態と同様に、ＤＣ−ＤＣコンバータ１０３を適切に制御すれば、直流電源Ｖ２から直流電源Ｖ１へ電力供給することも可能である。
（その他の実施形態）
以上、本発明の実施形態について図面を参照して詳述したが、本発明はこれら実施形態およびその変形に限定されるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があってもよく、以下にその例をあげる。
以上、本発明の実施形態について図面を参照して詳述したが、本発明はこれら実施形態およびその変形に限定されるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があってもよく、以下にその例をあげる。
第１実施形態においては、共振補助回路３をスイッチング回路２の直流端子間に接続したが、この接続方法に限定されない。共振補助回路３に相当する第１、第２の共振補助回路を備え、スイッチング素子Ｓ１の両端間に第１の共振補助回路を接続し、スイッチング素子Ｓ２の両端間に第２の共振補助回路を接続してもよい。
また、スイッチング素子Ｓｂとして双方向スイッチを用いた共振補助回路を、ノードＮｄ３−Ｎｄ４間に接続しても、前記した本発明の効果が得られる。
また、スイッチング素子Ｓｂとして双方向スイッチを用いた共振補助回路を、ノードＮｄ３−Ｎｄ４間に接続しても、前記した本発明の効果が得られる。
また、第２実施形態においては、共振補助回路３をスイッチング回路２１の直流端子間に接続したが、第１、第２の共振補助回路を備え、スイッチング素子Ｓ１１の両端間に第１の共振補助回路を接続し、スイッチング素子Ｓ２１の両端間に第２の共振補助回路を接続してもよい。
また、スイッチング素子Ｓｂとして双方向スイッチを用いた共振補助回路を、ノードＮｄ３１−Ｎｄ４１間に接続しても、前記した本発明の効果が得られる。
また、スイッチング素子Ｓｂとして双方向スイッチを用いた共振補助回路を、ノードＮｄ３１−Ｎｄ４１間に接続しても、前記した本発明の効果が得られる。
また、第３実施形態においては、共振補助回路３１をスイッチング素子Ｓ１１の両端間に接続し、共振補助回路３２をスイッチング素子Ｓ２１の両端間に接続したが、第１実施形態における共振補助回路３のスイッチング素子Ｓｂとして双方向スイッチを用いた共振補助回路を、ノードＮｄ３２−Ｎｄ４２間に接続してもよい。このときにも前記した本発明の効果が得られる。
また、第１〜第３実施形態におけるスイッチング回路１は、スイッチング素子Ｈ１〜スイッチング素子Ｈ４によるフルブリッジの回路構成で説明したが、スイッチング回路１の機能は、直流電力を交流電力に変換することにあるので、フルブリッジの回路構成に限定されるものではない。
また、図１において、スイッチング素子（Ｈ１〜Ｈ４、Ｓ１〜Ｓ４、Ｓｂ、Ｓ０）は、Ｎ型のＭＯＳＦＥＴの例を示したが、極性を考慮して制御すればＰ型のＭＯＳＦＥＴでもよい。また、スイッチング機能を有すればよいので、ＭＯＳＦＥＴに限定されない。
すなわち、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラトランジスタ（Bipolar junction transistor）、ＢｉＣＭＯＳ（Bipolar Complementary Metal Oxide Semiconductor）などの素子、デバイスが適用できる。
すなわち、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラトランジスタ（Bipolar junction transistor）、ＢｉＣＭＯＳ（Bipolar Complementary Metal Oxide Semiconductor）などの素子、デバイスが適用できる。
また、第１〜第３実施形態で説明した電圧クランプ回路や、共振補助コンデンサとスイッチング素子とを備えた共振補助回路３のスイッチング素子を制御する回路および方法や、それらを組み合わせて用いる回路および方法は、電圧形スイッチング回路と、平滑インダクタを備えた電流形スイッチング回路とを、トランスで接続したＤＣ−ＤＣコンバータに広く適用できる。
１ スイッチング回路（第１のスイッチング回路）
２、２１、２２ スイッチング回路（第２のスイッチング回路）
３ 共振補助回路
３１ 共振補助回路（第１の共振補助回路）
３２ 共振補助回路（第２の共振補助回路）
４、４１ 電圧クランプ回路
５ 制御手段
６ 直流負荷
１０ 電流センサ
１１、１２ 電圧センサ
１０１、１０２、１０３ ＤＣ−ＤＣコンバータ
Ｃ１ 平滑コンデンサ（第１の平滑コンデンサ）
Ｃ２ 平滑コンデンサ（第２の平滑コンデンサ）
Ｃｂ、Ｃｂ１、Ｃｂ２ 共振補助コンデンサ
Ｃｃ、Ｃｃ１ クランプコンデンサ
Ｃｒ 共振コンデンサ、
ＤＨ１〜ＤＨ４、ＤＳ０〜ＤＳ４、ＤＳ１１、ＤＳ１２、ＤＳ３１、ＤＳ４１、ＤＳｂ、ＤＳｂ１、ＤＳｂ２ ダイオード
Ｈ１ スイッチング素子（第１のスイッチング素子）
Ｈ２ スイッチング素子（第２のスイッチング素子）
Ｈ３ スイッチング素子（第３のスイッチング素子）
Ｈ４ スイッチング素子（第４のスイッチング素子）
Ｓ０、Ｓ３１、Ｓ４１ スイッチング素子（クランプスイッチング素子）
Ｓ１ スイッチング素子（第５のスイッチング素子）
Ｓ２、Ｓ２１ スイッチング素子（第６のスイッチング素子）
Ｓ３ スイッチング素子（第７のスイッチング素子）
Ｓ４、Ｓ１１ スイッチング素子（第８のスイッチング素子）
Ｓｂ、Ｓｂ１、Ｓｂ２ スイッチング素子（共振補助スイッチング素子）
Ｌ 平滑インダクタ
Ｌ１ 平滑インダクタ（第１の平滑インダクタ）
Ｌ２ 平滑インダクタ（第２の平滑インダクタ）
Ｌｒ 共振インダクタ
Ｎ１ 巻線（１次巻線）
Ｎ２、Ｎ２３ 巻線（２次巻線）
Ｎ２１ 巻線（第１の２次巻線）
Ｎ２２ 巻線（第２の２次巻線）
Ｎｄ１〜Ｎｄ４、Ｎｄ３１、Ｎｄ３２、Ｎｄ４１、Ｎｄ４２ ノード
Ｔ、Ｔ１、Ｔ２ トランス
Ｖ１ 直流電源（第１の直流電源）
Ｖ２ 直流電源（第２の直流電源）
２、２１、２２ スイッチング回路（第２のスイッチング回路）
３ 共振補助回路
３１ 共振補助回路（第１の共振補助回路）
３２ 共振補助回路（第２の共振補助回路）
４、４１ 電圧クランプ回路
５ 制御手段
６ 直流負荷
１０ 電流センサ
１１、１２ 電圧センサ
１０１、１０２、１０３ ＤＣ−ＤＣコンバータ
Ｃ１ 平滑コンデンサ（第１の平滑コンデンサ）
Ｃ２ 平滑コンデンサ（第２の平滑コンデンサ）
Ｃｂ、Ｃｂ１、Ｃｂ２ 共振補助コンデンサ
Ｃｃ、Ｃｃ１ クランプコンデンサ
Ｃｒ 共振コンデンサ、
ＤＨ１〜ＤＨ４、ＤＳ０〜ＤＳ４、ＤＳ１１、ＤＳ１２、ＤＳ３１、ＤＳ４１、ＤＳｂ、ＤＳｂ１、ＤＳｂ２ ダイオード
Ｈ１ スイッチング素子（第１のスイッチング素子）
Ｈ２ スイッチング素子（第２のスイッチング素子）
Ｈ３ スイッチング素子（第３のスイッチング素子）
Ｈ４ スイッチング素子（第４のスイッチング素子）
Ｓ０、Ｓ３１、Ｓ４１ スイッチング素子（クランプスイッチング素子）
Ｓ１ スイッチング素子（第５のスイッチング素子）
Ｓ２、Ｓ２１ スイッチング素子（第６のスイッチング素子）
Ｓ３ スイッチング素子（第７のスイッチング素子）
Ｓ４、Ｓ１１ スイッチング素子（第８のスイッチング素子）
Ｓｂ、Ｓｂ１、Ｓｂ２ スイッチング素子（共振補助スイッチング素子）
Ｌ 平滑インダクタ
Ｌ１ 平滑インダクタ（第１の平滑インダクタ）
Ｌ２ 平滑インダクタ（第２の平滑インダクタ）
Ｌｒ 共振インダクタ
Ｎ１ 巻線（１次巻線）
Ｎ２、Ｎ２３ 巻線（２次巻線）
Ｎ２１ 巻線（第１の２次巻線）
Ｎ２２ 巻線（第２の２次巻線）
Ｎｄ１〜Ｎｄ４、Ｎｄ３１、Ｎｄ３２、Ｎｄ４１、Ｎｄ４２ ノード
Ｔ、Ｔ１、Ｔ２ トランス
Ｖ１ 直流電源（第１の直流電源）
Ｖ２ 直流電源（第２の直流電源）
Claims (15)
- １次巻線と２次巻線とを有し、前記１次巻線と前記２次巻線とが磁気結合するトランスと、
複数のスイッチング素子を有し、直流端子間に第１の平滑コンデンサが接続され、かつ交流端子間に前記１次巻線が接続され、直流電力を交流電力に変換する第１のスイッチング回路と、
複数のスイッチング素子を有し、交流端子間に前記２次巻線が接続され、直流端子間に第２の平滑コンデンサと平滑インダクタが直列接続され、交流電力を直流電力に変換する第２のスイッチング回路と、
前記１次巻線及び／又は前記２次巻線と直列に接続された共振インダクタと、
前記第２のスイッチング回路の交流端子間、または前記第２のスイッチング回路の直流端子間、または前記第２のスイッチング回路の交流端子と直流端子との間に接続され、かつ共振補助コンデンサと共振補助スイッチング素子とを直列接続した直列接続体を有する共振補助回路と、
を備え、
前記第１の平滑コンデンサに並列接続された第１の直流電源から前記第２の平滑コンデンサに並列接続された直流負荷に電力供給し、
前記共振補助スイッチング素子がオフ状態の場合には前記共振補助コンデンサへの充電を阻止し、スイッチング周期内で前記共振補助スイッチング素子をオフ状態またはオン状態に固定する動作をする、ことを特徴とするＤＣ−ＤＣコンバータ。 - 請求項１において、
前記共振インダクタは、前記トランスの漏れインダクタンスを有することを特徴とするＤＣ−ＤＣコンバータ。 - 請求項１または請求項２において、
前記第１の直流電源の電圧が低下した場合、及び／又は前記直流負荷に供給する電圧が上昇した場合に、
前記共振補助スイッチング素子をオフ状態に固定する動作からオン状態に固定する動作に変化させることを特徴とするＤＣ−ＤＣコンバータ。 - 請求項１乃至請求項３のいずれか一項において、
さらに、前記第２のスイッチング回路の直流端子間、または前記第２のスイッチング回路の交流端子と前記第２の平滑コンデンサの一端との間に接続された電圧クランプ回路を備えることを特徴とするＤＣ−ＤＣコンバータ。 - 請求項４において、
前記電圧クランプ回路は、クランプスイッチング素子とクランプコンデンサとの直列接続体を有することを特徴とするＤＣ−ＤＣコンバータ。 - 請求項１乃至請求項５のいずれか一項において、
複数のスイッチング素子を有して構成される前記第１のスイッチング回路は、
第１、第２のスイッチング素子を直列接続した第１のスイッチングレッグと、
第３、第４のスイッチング素子を直列接続し、かつ前記第１のスイッチングレッグに並列接続した第２のスイッチングレッグと、
を備え、
前記第１のスイッチングレッグの両端間を直流端子間とし、
前記第１、第２のスイッチング素子の接続点と前記第３、第４のスイッチング素子の接続点との間を交流端子間とする
ことを特徴とするＤＣ−ＤＣコンバータ。 - 請求項１乃至請求項６のいずれか一項において、
複数のスイッチング素子を有して構成される前記第２のスイッチング回路は、
第５、第６のスイッチング素子を直列接続した第３のスイッチングレッグと、
第７、第８のスイッチング素子を直列接続し、かつ前記第３のスイッチングレッグに並列接続した第４のスイッチングレッグと、
を備え、
前記第３のスイッチングレッグの両端間を直流端子間とし、
前記第５、第６のスイッチング素子の接続点と前記第７、第８のスイッチング素子の接続点との間を交流端子間とする
ことを特徴とするＤＣ−ＤＣコンバータ。 - 請求項１乃至請求項６のいずれか一項において、
前記２次巻線は、第１の２次巻線の一端と第２の２次巻線の一端とを接続した接続体を備え、
前記第２のスイッチング回路は、第６、第８のスイッチング素子を備え、
前記第１の２次巻線の他端に前記第８のスイッチング素子の一端を接続し、
前記第２の２次巻線の他端に前記第６のスイッチング素子の一端を接続し、
前記第８のスイッチング素子の他端と前記第６のスイッチング素子の他端とを接続し、
前記第８、第６のスイッチング素子の接続点と前記第１、第２の２次巻線の接続点との間を直流端子間とし、
前記第８のスイッチング素子の一端と前記第６のスイッチング素子の一端との間を交流端子間とする
ことを特徴とするＤＣ−ＤＣコンバータ。 - 請求項１乃至請求項６のいずれか一項において、
前記平滑インダクタは、第１の平滑インダクタの一端と第２の平滑インダクタの一端とを接続した接続体を備え、
前記第２のスイッチング回路は、第６、第８のスイッチング素子を備え、
前記第８のスイッチング素子の一端に前記第１の平滑インダクタの他端を接続し、
前記第６のスイッチング素子の一端に前記第２の平滑インダクタの他端を接続し、
前記第８のスイッチング素子の他端と前記第６のスイッチング素子の他端とを接続し、
前記第１、第２の平滑インダクタの接続点と前記第８、第６のスイッチング素子の接続点との間に前記第２の平滑コンデンサを接続し、
前記第８のスイッチング素子の両端間および前記第６のスイッチング素子の両端間を直流端子間とし、
前記第８のスイッチング素子の一端と前記第６のスイッチング素子の一端との間を交流端子間とする
ことを特徴とするＤＣ−ＤＣコンバータ。 - 請求項９のＤＣ−ＤＣコンバータにおいて、
さらに、
前記第８のスイッチング素子に並列接続される第１の共振補助回路と、
前記第６のスイッチング素子に並列接続される第２の共振補助回路と、
を備えることを特徴とするＤＣ−ＤＣコンバータ。 - 請求項１乃至請求項１０のいずれか一項において、
前記第２の平滑コンデンサに並列接続された第２の直流電源から前記第１の直流電源に電力供給することを特徴とするＤＣ−ＤＣコンバータ。 - 請求項１１において、
前記第２の直流電源から前記第１の直流電源に電力供給する際に、前記第１の直流電源に供給する電流が増加したときに、前記共振補助スイッチング素子をオフ状態からオン状態に変化させることを特徴とするＤＣ−ＤＣコンバータ。 - 請求項１乃至請求項１２のいずれか一項において、
さらに、前記１次巻線及び／又は前記２次巻線と直列に共振コンデンサを備えることを特徴とするＤＣ−ＤＣコンバータ。 - 請求項１乃至請求項１３のいずれか一項において、
前記第１のスイッチング回路と前記第２のスイッチング回路を構成する複数の前記スイッチング素子のそれぞれに、もしくはいずれかに逆並列接続されたダイオードを備えることを特徴とするＤＣ−ＤＣコンバータ。 - 請求項５において、
前記クランプスイッチング素子に逆並列接続されたダイオードを備えることを特徴とするＤＣ−ＤＣコンバータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012143748A JP5987496B2 (ja) | 2012-06-27 | 2012-06-27 | Ｄｃ−ｄｃコンバータ |
| TW102121943A TWI472140B (zh) | 2012-06-27 | 2013-06-20 | DC-DC converter |
| CN201310257667.5A CN103580490B (zh) | 2012-06-27 | 2013-06-26 | Dc-dc转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012143748A JP5987496B2 (ja) | 2012-06-27 | 2012-06-27 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014007914A JP2014007914A (ja) | 2014-01-16 |
| JP5987496B2 true JP5987496B2 (ja) | 2016-09-07 |
Family
ID=50051605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012143748A Active JP5987496B2 (ja) | 2012-06-27 | 2012-06-27 | Ｄｃ−ｄｃコンバータ |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5987496B2 (ja) |
| CN (1) | CN103580490B (ja) |
| TW (1) | TWI472140B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104184313B (zh) * | 2014-08-29 | 2017-04-19 | 阳光电源股份有限公司 | 带隔离变压器的升压式dc/dc电路的启动方法及装置 |
| JP6364307B2 (ja) * | 2014-10-14 | 2018-07-25 | 株式会社日立情報通信エンジニアリング | 電源装置およびこれを用いた無停電電源システム |
| JP6349265B2 (ja) * | 2015-01-28 | 2018-06-27 | オムロン株式会社 | 双方向ｄｃ−ｄｃコンバータ、パワーコンディショナ及び分散型電源システム |
| JP6107848B2 (ja) * | 2015-02-16 | 2017-04-05 | Tdk株式会社 | 双方向ｄｃ／ｄｃコンバータ |
| WO2016157963A1 (ja) * | 2015-03-30 | 2016-10-06 | 株式会社村田製作所 | スイッチング電源装置 |
| CN106329934A (zh) * | 2015-07-10 | 2017-01-11 | 艾默生网络能源有限公司 | 一种双向谐振变换器的控制方法及控制装置 |
| WO2017204426A1 (ko) * | 2016-05-23 | 2017-11-30 | 숭실대학교산학협력단 | 능동 클램프 풀브릿지 컨버터 및 그 구동방법 |
| KR101884686B1 (ko) | 2016-05-23 | 2018-08-30 | 숭실대학교산학협력단 | 능동 클램프 풀브릿지 컨버터 및 그 구동방법 |
| JP2020005330A (ja) * | 2018-06-25 | 2020-01-09 | ダイヤモンド電機株式会社 | Ｄｃ−ｄｃコンバータ |
| TWI737013B (zh) * | 2019-10-22 | 2021-08-21 | 國立中山大學 | 電源轉換器之輔助電路的控制方法 |
| DE102022202750A1 (de) * | 2022-03-21 | 2023-09-21 | Siemens Aktiengesellschaft | DC/DC-Wandler hoher Leistung |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6281977A (ja) * | 1985-10-03 | 1987-04-15 | Fuji Electric Co Ltd | 直列接続形ｄｃ−ｄｃコンバ−タの電流平衡装置 |
| JPS6281978A (ja) * | 1985-10-03 | 1987-04-15 | Fuji Electric Co Ltd | 直列接続形ｄｃ−ｄｃコンバ−タの電流平衡装置 |
| JP2514872B2 (ja) * | 1991-06-12 | 1996-07-10 | 山洋電気株式会社 | 直流電源装置 |
| JPH05268767A (ja) * | 1992-03-17 | 1993-10-15 | Toyota Autom Loom Works Ltd | プッシュプルｄｃ−ｄｃコンバータ |
| JPH05268766A (ja) * | 1992-03-17 | 1993-10-15 | Toyota Autom Loom Works Ltd | プッシュプルｄｃ−ｄｃコンバータ |
| US6349044B1 (en) * | 1999-09-09 | 2002-02-19 | Virginia Tech Intellectual Properties, Inc. | Zero voltage zero current three level dc-dc converter |
| JP2007215324A (ja) * | 2006-02-09 | 2007-08-23 | Ebara Densan Ltd | サージ電圧抑制回路 |
| JP4378400B2 (ja) * | 2007-08-28 | 2009-12-02 | 日立コンピュータ機器株式会社 | 双方向ｄｃ−ｄｃコンバータ及び双方向ｄｃ−ｄｃコンバータの制御方法 |
| CN101842971B (zh) * | 2008-12-12 | 2013-04-24 | 株式会社三社电机制作所 | Dc-dc变换电路 |
| JP5564400B2 (ja) * | 2010-03-11 | 2014-07-30 | 株式会社日立製作所 | 直流電源装置，電力変換装置 |
| JP5631675B2 (ja) * | 2010-09-17 | 2014-11-26 | 新電元工業株式会社 | Ｄｃ／ｄｃコンバータ |
| JP5548569B2 (ja) * | 2010-09-28 | 2014-07-16 | 株式会社日立製作所 | 直流電源装置 |
-
2012
- 2012-06-27 JP JP2012143748A patent/JP5987496B2/ja active Active
-
2013
- 2013-06-20 TW TW102121943A patent/TWI472140B/zh active
- 2013-06-26 CN CN201310257667.5A patent/CN103580490B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014007914A (ja) | 2014-01-16 |
| TWI472140B (zh) | 2015-02-01 |
| TW201415782A (zh) | 2014-04-16 |
| CN103580490A (zh) | 2014-02-12 |
| CN103580490B (zh) | 2016-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5987496B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| KR101680893B1 (ko) | 쌍방향 ｄｃ-ｄｃ 컨버터 및 그 제어 방법 | |
| US9595841B2 (en) | DC-DC converter, secondary battery charge and discharge system, and method of controlling DC-DC converter | |
| US9025345B2 (en) | Power supply apparatus | |
| JP5575731B2 (ja) | 電源装置および電源装置の制御方法 | |
| JP2005160217A (ja) | スイッチング電源装置 | |
| JP6559081B2 (ja) | 電力変換装置 | |
| WO2019039487A1 (ja) | コンバータ | |
| JP2015159710A (ja) | エネルギー回収スナバ | |
| JP2013188015A (ja) | 直流電源装置 | |
| TWI723533B (zh) | 零電壓切換返馳式電源轉換裝置及零電壓切換返馳式電源轉換方法 | |
| EP2814165B1 (en) | DC Power Supply | |
| JP4323049B2 (ja) | 電力変換装置 | |
| JP5135418B2 (ja) | 双方向ｄｃ−ｄｃコンバータ | |
| RU2396685C1 (ru) | Преобразователь напряжения с индуктивно связанными рекуперационными цепями | |
| JP5587382B2 (ja) | 双方向ｄｃ−ｄｃコンバータ | |
| JP7380297B2 (ja) | スイッチング電源装置 | |
| JP6455412B2 (ja) | プッシュプル型ｄｃ／ｄｃコンバータ | |
| JP2007037219A (ja) | 分散化電源装置 | |
| JP7024784B2 (ja) | 交直変換回路及び力率改善回路 | |
| JP6485366B2 (ja) | 位相シフト方式フルブリッジ型電源回路 | |
| JP2014003827A (ja) | 充放電システム | |
| KR102537358B1 (ko) | 절연형 스위칭 전원 | |
| KR20160055509A (ko) | 전원장치 및 그의 구동방법 | |
| JP2010016938A (ja) | フライバックコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160725 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5987496 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |