JP5880429B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP5880429B2
JP5880429B2 JP2012504431A JP2012504431A JP5880429B2 JP 5880429 B2 JP5880429 B2 JP 5880429B2 JP 2012504431 A JP2012504431 A JP 2012504431A JP 2012504431 A JP2012504431 A JP 2012504431A JP 5880429 B2 JP5880429 B2 JP 5880429B2
Authority
JP
Japan
Prior art keywords
film
heat treatment
insulating film
silicon carbide
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012504431A
Other languages
English (en)
Other versions
JPWO2011111627A1 (ja
Inventor
透 日吉
透 日吉
増田　健良
健良 増田
和田　圭司
圭司 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012504431A priority Critical patent/JP5880429B2/ja
Publication of JPWO2011111627A1 publication Critical patent/JPWO2011111627A1/ja
Application granted granted Critical
Publication of JP5880429B2 publication Critical patent/JP5880429B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、炭化珪素半導体装置およびその製造方法に関し、より特定的には、優れた電気的特性を示す炭化珪素半導体装置およびその製造方法に関する。
現在、珪素に代わる半導体材料として炭化珪素を用いた半導体装置の研究開発が活発に行われている。炭化珪素半導体装置の中でも、特にＭＯＳＦＥＴが注目されている（たとえば、特開２００９−１５８９３３号公報（以下、特許文献１と呼ぶ）参照）。特許文献１では、炭化珪素基板の表面に炭化珪素からなるエピタキシャル膜を形成した後、当該エピタキシャル膜の表面に酸化膜を形成している。その後、窒素含有雰囲気中でのアニール処理を行ない、さらにアルゴンガスを雰囲気として用いたアニール処理を行なっている。特許文献１では、このような処理を行なうことで、エピタキシャル膜と酸化膜との境界部での界面準位密度を低減でき、結果的にエピタキシャル膜でのキャリア移動度を増大させることができる、としている。
特開２００９−１５８９３３号公報
しかし、特許文献１で開示された方法を用いて形成される半導体装置におけるキャリア移動度などの電気的特性については、炭化珪素の物理特性から考えてさらに向上させることが可能であると考えられる。また、半導体装置の性能向上という観点からも、炭化珪素半導体装置のさらなる電気的特性の改善が望まれている。
この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、チャネル移動度のような電気的特性の優れた炭化珪素半導体装置およびその製造方法を提供することである。
発明者は、炭化珪素からなる半導体膜と酸化膜との界面近傍における界面準位密度の低減を図るため、様々なプロセスについて研究を進め、本発明を完成するに至った。すなわち、炭化珪素からなる半導体装置と酸化膜との界面近傍での界面準位密度を低減する手法として、先行文献１に開示されているように、窒素含有雰囲気中での熱処理を行なった後、さらに不活性ガス中でのポスト熱処理を行なうことで、ある程度の界面準位密度の低減は実現できるが、さらにポスト熱処理の条件を検討した結果、ポスト熱処理での熱処理温度を、窒素含有雰囲気中での熱処理温度より高くすることで、さらに上記界面近傍での界面準位密度を低減できるという新たな知見を見出した。このような知見に基づいて、この発明に従った炭化珪素半導体装置の製造方法は、炭化珪素からなる半導体膜を準備する工程と、半導体膜の表面上に酸化膜を形成する工程と、酸化膜が形成された半導体膜を、窒素を含有する雰囲気中で熱処理する工程と、熱処理する工程の後、酸化膜が形成された半導体膜を、不活性ガスを含む雰囲気中でポスト熱処理する工程とを備える。ポスト熱処理する工程での熱処理温度は、熱処理する工程での熱処理温度越え、酸化膜の融点未満であって、１２００℃以上１４００℃以下である。
また、この発明に従った炭化珪素半導体装置の製造方法は、炭化珪素からなる半導体膜を準備する工程と、半導体膜の表面上に絶縁膜を形成する工程と、絶縁膜が形成された半導体膜を、窒素を含有する雰囲気中で熱処理する工程と、熱処理する工程の後、絶縁膜が形成された半導体膜を、ポスト熱処理する工程とを備える。ポスト熱処理する工程での熱処理温度は、熱処理する工程での熱処理温度越え、絶縁膜の融点未満であって、１２００℃以上１４００℃以下である。
また、この発明に従った炭化珪素半導体装置の製造方法は、炭化珪素からなる半導体膜を準備する工程と、半導体膜の表面上に、堆積法により絶縁膜を形成する工程と、絶縁膜が形成された半導体膜を、ポスト熱処理する工程とを備える。ポスト熱処理する工程での熱処理温度は、絶縁膜を形成する工程での理温度越え、絶縁膜の融点未満であって、１２００℃以上１４００℃以下である。
このようにすれば、ポスト熱処理する工程での熱処理温度が、窒素を含有する雰囲気（窒素含有雰囲気）中での熱処理における熱処理温度以下である場合より、半導体膜と酸化膜（絶縁膜）との界面における界面準位密度を低減することができる。この結果、半導体膜と酸化膜との界面（半導体膜と絶縁膜との界面）におけるキャリアのチャネル移動度を向上させることができるので、電気的特性の優れた炭化珪素半導体装置を得ることができる。なお、このような本発明の効果が得られる技術的な理由は正確には解明されていないが、（窒素含有雰囲気）中での熱処理（第１の熱処理）により半導体膜と酸化膜（絶縁膜）との界面に導入された窒素のうち、未結合手を終端していない窒素がポスト熱処理（第２の熱処理）により再活性化され、未結合手の終端が促進される、といった機構が考えられる。また、上記界面に存在する炭素（Ｃ）原子は、未結合手の起源の１つであると推測されているが、上記第２の熱処理によって当該炭素原子の拡散が促進される、という機構も考えられる。
なお、ポスト熱処理（第２の熱処理）の熱処理温度の下限を上記第１の熱処理の熱処理温度としたのは、当該第１の熱処理の熱処理温度を超えた温度で第２の熱処理を行なうことで、従来の方法と対比して界面準位密度の低減がより明確になるためである。また、ポスト熱処理の熱処理温度の上限を酸化膜（絶縁膜）の融点未満としたのは、当該ポスト熱処理により酸化膜または絶縁膜が溶融することを防止するためである。なお、酸化膜または絶縁膜としてたとえばシリコン酸化膜を用いる場合、当該シリコン酸化膜（ＳｉＯ２）の融点は約１６１０℃（１８８３Ｋ）である（株式会社アルバック編、「新版 真空ハンドブック」、オーム社、平成１４年、ｐ．１１３ 石英ガラス（ＳｉＯ２）の融点を参照）。そして、シリコン酸化膜の溶融を確実に防止するという観点からは、たとえばポスト熱処理の熱処理温度の上限を１５００℃程度（ＳｉＯ2の軟化点は約１５００℃である（株式会社アルバック編、「新版 真空ハンドブック」、オーム社、平成１４年、ｐ．114 石英ガラス（ＳｉＯ2）の軟化温度を参照）とすることが好ましい。
この発明に従った炭化珪素半導体装置は、上記炭化珪素半導体装置の製造方法を用いて製造されたものである。このようにして得られた炭化珪素半導体装置は、半導体膜と酸化膜または絶縁膜との界面近傍における界面準位密度が低減されていることから、たとえば上記酸化膜または絶縁膜をゲート絶縁膜として利用する炭化珪素半導体装置では、デバイス素子オン抵抗におけるチャネル抵抗成分の割合を低減できる。この結果、高耐圧かつ低損失な炭化珪素半導体装置を実現できる。
本発明によれば、界面準位密度の低減された、電気的特性の優れた炭化珪素半導体装置を得ることができる。
本発明による半導体装置の実施の形態１を示す断面模式図である。 図１に示した半導体装置の製造方法を説明するためのフローチャートである。 図２に示した半導体装置の製造方法における窒素アニール工程およびポスト熱処理工程でのヒートパターンを示すグラフである。 図２に示した製造方法の工程を説明するための断面模式図である。 図２に示した製造方法の工程を説明するための断面模式図である。 本発明による半導体装置の実施の形態２を示す断面模式図である。 図６に示した半導体装置の製造方法を説明するための断面模式図である。 図６に示した半導体装置の製造方法を説明するための断面模式図である。 図６に示した半導体装置の実施の形態２の第１の変形例を示す断面模式図である。 図６に示した半導体装置の実施の形態２の第２の変形例を示す断面模式図である。 図６に示した半導体装置の実施の形態２の第３の変形例を示す断面模式図である。 本発明による半導体装置の実施の形態３を示す断面模式図である。 図１２に示した半導体装置の製造方法を説明するためのフローチャートである。 実験のため準備した試料の平面模式図である。 図１４の線分ＸＶ−ＸＶにおける断面模式図である。 試料の製造方法における熱処理のヒートパターンを示すグラフである。 界面準位密度と伝導帯を基準とした場合のエネルギーとの関係を示すグラフである。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
（実施の形態１）
図１を参照して、本発明による半導体装置の実施の形態１を説明する。
図１に示した半導体装置１は、炭化珪素半導体装置としての横型のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であって、炭化珪素（ＳｉＣ）からなる基板２と、この基板２上に形成された炭化珪素からなるエピタキシャル層３と、このエピタキシャル層３上に形成された炭化珪素からなるｐ型層４と、ｐ型層４の表面に間隔を隔てて形成されたｎ+領域５、６と、このｎ+領域５、６の間のチャネル領域上に位置するゲート絶縁膜としての酸化膜８と、この酸化膜８上に形成されたゲート電極１０と、ｎ+領域５、６のそれぞれの上に形成されたソース電極１１およびドレイン電極１２とを備える。基板２は、ＳｉＣからなり任意の面方位およびオフ角を有する基板を用いることができる。たとえば、基板２として、面方位｛０００１｝に対するオフ角が約５３°程度である｛０３−３８｝面を主表面とする基板を用いることができる。基板２はｎ型の導電性不純物を含む。
基板２上に形成された炭化珪素からなるエピタキシャル層３は、アンドープ層である。このエピタキシャル層３上に形成されたｐ型層４には、ｐ型を示す導電性不純物が含有されている。また、ｎ+領域５、６には、ｎ型を示す導電性不純物が注入されている。そして、このｐ型層４およびｎ+領域５、６を覆うように酸化膜７、８が形成されている。この酸化膜７、８にはｎ+領域５、６上に位置する領域に開口部が形成されている。当該開口部の内部において、ｎ+領域５、６のそれぞれに電気的に接続されたソース電極１１およびドレイン電極１２が形成されている。そして、ゲート絶縁膜として作用する酸化膜８上にゲート電極１０が配置されている。ｎ+領域５、６の間の距離であるチャネル長Ｌgは、たとえば１００μｍ程度とすることができる。また、チャネル幅は上記チャネル長Ｌgのたとえば２倍程度（２００μｍ程度）とすることができる。
図１に示した半導体装置においては、後述するように窒素アニール処理の後のポスト熱処理工程での熱処理温度を、窒素アニール処理の熱処理温度より高くすることにより、半導体層としてのｐ型層４と酸化膜８との界面での界面準位密度が十分低減されている。この窒素を含む雰囲気は、たとえば窒素酸化物が用いられ、具体的にはＮＯ（一酸化窒素）ガスまたはＮ2Ｏ（一酸化二窒素）が用いられる。この結果、チャネル長Ｌgを有するチャネル領域（ｐ型層４におけるｎ+領域５、６の間の領域）での移動度（チャネル移動度）を十分大きな値とすることができる。
これは以下のような理由によると考えられる。すなわち、酸化膜８と半導体層であるｐ型層４との界面において、酸化膜８を熱酸化などによって形成した場合に界面準位が多く形成される。そして、そのままではチャネル領域におけるチャネル移動度が理論値に比べて極めて小さくなる。この問題に対し、上述のように当該酸化膜８とｐ型層４との界面領域に後述する窒素アニールによって窒素原子を導入し、さらにポスト熱処理工程を実施することによって、窒素アニールにより導入された窒素原子を再活性化して未結合手の終端を促進する。また、当該界面から、ポスト熱処理によって未結合手の起因となる炭素原子を拡散し、当該炭素原子の界面での密度を低減する。この結果、上述した界面準位の影響を低減してチャネル移動度を向上させることができると考えられる。なお、上述したゲート絶縁膜としての酸化膜８に代えて、シリコン窒化膜などの窒化膜や、シリコン酸窒化膜などの任意の絶縁膜を用いてもよい。
次に、図２〜図５を参照して、本発明による半導体装置の実施の形態１の製造方法を説明する。
まず、図２に示すように、基板準備工程（Ｓ１０）を実施する。この工程においては、たとえば、基板２として４Ｈ−ＳｉＣのｎ型基板を準備する。また、準備する基板の主表面の面方位については任意の面方位を採用できる。たとえば、（０００１）面から所定のオフ角（たとえば８°以下程度）だけ傾斜した面を主表面とした基板を用いてもよいし、また、たとえば面方位｛０３−３８｝面を主表面とする導電型がｎ型の炭化珪素基板を基板２として準備してもよい。このような｛０３−３８｝面を主表面とする基板は、たとえば（０００１）面を主表面とするインゴットから｛０３−３８｝面が主表面として露出するように基板を切出すといった手法により得ることができる。
次に、エピタキシャル層形成工程（Ｓ２０）を実施する。具体的には、基板２上にアンドープの炭化珪素エピタキシャル層３（図１参照）を形成する。
次に、注入工程（Ｓ２５）を実施する。具体的には、まずエピタキシャル層３にｐ型の導電性を示す導電性不純物（たとえばアルミニウム（Ａｌ））を注入することにより、ｐ型層４（図１参照）を形成する。次にｎ型の導電型を示す不純物を注入することにより、ｎ+領域５、６（図１参照）を形成する。このｎ型を示す導電性不純物としては、たとえばリン（Ｐ）を用いることができる。このｎ+領域５、６を形成する場合、従来周知の任意の方法を利用することができる。たとえば、酸化膜をｐ型層４の上部表面を覆うように形成した後、フォトリソグラフィおよびエッチングによってｎ+領域５、６が形成されるべき領域の平面形状パターンと同じ平面形状パターンを有する開口部を当該酸化膜に形成する。さらに、このパターンが形成された酸化膜をマスクとして導電性不純物を注入する。このようにして、上述したｎ+領域５、６を形成することができる。
この後、注入した不純物を活性化するための活性化アニール処理を行なう。この活性化アニール処理としては、たとえば加熱温度を１７００℃、加熱時間を３０分とする条件を用いてもよい。
次に、図２に示すように、ゲート絶縁膜形成工程（Ｓ３０）を実施する。具体的には、ｐ型層４およびｎ+領域５、６の上部表面を犠牲酸化処理した後、ゲート絶縁膜としての酸化膜７を図４に示すように形成する。酸化膜７の厚みとしては、たとえば４０ｎｍという値を用いることができる。酸化膜７の形成方法としては、たとえば熱酸化を用いてもよい。熱酸化処理の条件としては、たとえば酸化温度を１１００℃以上１４００℃以下、雰囲気として酸素含有雰囲気または希釈酸素雰囲気を用いてもよい。熱酸化処理の時間は、形成する酸化膜７の膜厚に応じて任意に決定される。なお、ゲート絶縁膜形成工程（Ｓ３０）を実施する前に、ｐ型層４およびｎ+領域５、６の上部表面を洗浄してもよい（酸化前洗浄工程を実施してもよい）。当該洗浄において用いる洗浄方法は、従来周知の任意の洗浄方法を用いることができる。
また、上記ゲート絶縁膜として、酸化膜７に代えてシリコン窒化膜やシリコン酸窒化膜などを形成してもよい。また、ゲート絶縁膜の形成方法としては、上記のような熱酸化法以外の方法を用いてもよい。たとえば、ゲート絶縁膜となるべき膜（酸化膜や窒化膜、あるいは酸窒化膜など）をＣＶＤ法などの堆積法を用いて形成してもよい。また、堆積法を用いて形成したゲート絶縁膜をアニール処理してもよい。また、当該アニール処理における加熱温度は、上記膜を堆積した工程での処理温度より高くすることが好ましい。また、当該アニール処理における雰囲気としては、不活性ガスを含む雰囲気、あるいは水素（Ｈ２）、水（Ｈ２０）、オキシ塩化リン（ＰＯＣｌ３）、一酸化窒素（ＮＯ）、一酸化二窒素（Ｎ２Ｏ）からなる群から選択される少なくとも１つを含む雰囲気を用いることができる。
次に、図２に示すように窒素アニール工程（Ｓ４０）を実施する。具体的には、雰囲気ガスとして一酸化窒素（ＮＯ）ガスまたは一酸化二窒素（Ｎ2Ｏ）ガスを用い、熱処理を行なう。この熱処理の条件としては、たとえば加熱温度を１１００℃以上１３００℃以下、加熱時間をたとえば１時間程度とする条件を用いることができる。この結果、酸化膜７とｐ型層４およびｎ+領域５、６との界面領域に窒素原子を導入することができる。なお、この窒素アニール工程（Ｓ４０）を実施せずに、後述するポスト熱処理工程（Ｓ５０）を実施してもよい。
次に、図２に示すように、ポスト熱処理工程（Ｓ５０）を実施する。具体的には、雰囲気ガスとして不活性ガスを用い、熱処理を行なう。雰囲気ガスとしては、任意の不活性ガスを用いることができるが、たとえばアルゴン（Ａｒ）ガスや窒素ガス（Ｎ2）を雰囲気ガスとして用いることができる。また、ポスト熱処理（Ｓ５０）における雰囲気は、上記のような不活性ガス雰囲気に代えて、水素（Ｈ２）、水（Ｈ２Ｏ）、オキシ塩化リン（ＰＯＣｌ３）、一酸化窒素（ＮＯ）、一酸化二窒素（Ｎ２Ｏ）からなる群から選択される少なくとも１つを含む雰囲気（たとえば上記いずれか１つを不活性ガスで希釈したガス雰囲気）を用いてもよい。上記雰囲気ガスは、酸化膜７と炭化珪素との界面における未結合手を終端する効果を有する。また、ゲート絶縁膜形成工程（Ｓ３０）において、ゲート絶縁膜として堆積法を用いて酸化膜７や他の絶縁膜を形成した場合、ポスト熱処理工程（Ｓ５０）を実施する前に、酸素雰囲気中に当該ゲート絶縁膜となるべき膜が形成された基板を配置して熱処理してもよい。この熱処理では、ゲート絶縁膜となるべき膜下に位置する炭化珪素の少なくとも一部を酸化する。
ここで、ポスト熱処理工程（Ｓ５０）の熱処理温度は、図３に示すように、窒素アニール工程（Ｓ４０）での熱処理温度より高くする。図３に示したグラフにおいて、横軸は処理時間（単位：分）を示し、縦軸は温度（熱処理温度、単位：℃）を示す。図３に示すように、本発明による半導体装置の製造方法では、ポスト熱処理工程（加熱時間：ｂ）での熱処理温度（Ｔ２）が、窒素アニール工程（加熱時間：ａ）での熱処理温度（Ｔ１）より高くなっている。たとえば、窒素アニール工程での熱処理温度（Ｔ１）が１１００℃である場合、ポスト熱処理工程での熱処理温度（Ｔ２）を１１００℃越え１５００℃以下、より好ましくは１２００℃以上１４００℃以下にすることができる。また、ゲート絶縁膜形成工程（Ｓ３０）において、ゲート絶縁膜として堆積法を用いて酸化膜７や他の絶縁膜を形成した場合、ポスト熱処理工程（Ｓ５０）における熱処理温度は上記堆積法における処理温度より高くし、かつ、形成されたゲート絶縁膜の融点未満であることが好ましい。
なお、上記工程（Ｓ３０）〜工程（Ｓ５０）は連続して実施してもよいが、これらの工程を不連続に実施してもよい（各工程の間にインターバル時間を置いてもよい）。また、上記酸化膜７上に、上部絶縁膜としての第２の絶縁膜を形成してもよい。たとえば、堆積法を用いて酸化膜や窒化膜などを形成してもよい。たとえば、第２の絶縁膜として、ＳｉＮ、ＳｉＯＮ、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ３、Ｌａ２Ｏ３、シリケイト（ＺｒＡｌｘＯｙ）、アルミネート（ＨｆＡｌｘＯｙ）、ＨｆＡｌＯｘ、ＴｉＯ３、Ａｌ２Ｏ３、ＡｌＯＮ、ＡｌＮ、ＳｉｘＮｙなどを含む膜を形成してもよい。また、上記第２の絶縁膜上に、さらに酸化膜や窒化膜などの第３の絶縁膜を形成してもよい。これらの第２および／または第３絶縁膜は、工程（Ｓ３０）において形成してもよいが、工程（Ｓ４０）、あるいは工程（Ｓ５０）の後に形成してもよい。また、工程（Ｓ３０）において、酸化膜７に代えて、積層構造の絶縁膜を形成してもよい。たとえば、基板側から酸化膜／窒化膜／酸化膜というように積層されたＯＮＯ膜を形成してもよい。
次に、図２に示すように電極形成工程（Ｓ６０）を実施する。具体的には、フォトリソグラフィ法により酸化膜７上にパターンを有するレジスト膜を形成する。このレジスト膜をマスクとして用いて、酸化膜７を部分的に除去することにより、ｎ+領域５、６の上に位置する領域に開口部１５を形成する。この開口部１５の内部に、図５に示すようにソース電極１１およびドレイン電極１２となるべき導電体膜を形成する。この導電体膜は、上述したレジスト膜を残存させたまま形成する。その後、上述したレジスト膜を除去し、酸化膜７上に位置する導電体膜をレジスト膜とともに除去（リフトオフ）することにより、図５に示すようにソース電極１１およびドレイン電極１２を形成することができる。なお、このときソース電極１１およびドレイン電極１２の間に位置する酸化膜８（図４に示した酸化膜７の一部）は形成される半導体装置のゲート絶縁膜となる。
この後、さらにゲート絶縁膜として作用する酸化膜８上にゲート電極１０（図１参照）を形成する。このゲート電極１０の形成方法としては、以下のような方法を用いることができる。たとえば、予め酸化膜８上の領域に位置する開口パターンを有するレジスト膜を形成し、当該レジスト膜の全面を覆うようにゲート電極を構成する導電体膜を形成する。そして、レジスト膜を除去することによって、ゲート電極となるべき導電体膜の部分以外の導電体膜を除去(リフトオフ）する。この結果、図１に示すようにゲート電極１０が形成される。このようにして、図１に示すような半導体装置を得ることができる。
（実施の形態２）
図６を参照して、本発明による半導体装置の実施の形態２を説明する。
図６を参照して、本発明による半導体装置１は、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ ＭＯＳＦＥＴ）であって、基板２、バッファ層２１、耐圧保持層２２、ｐ領域２３、ｎ+領域２４、ｐ+領域２５、酸化膜２６、ソース電極１１および上部ソース電極２７、ゲート電極１０および基板２の裏面側に形成されたドレイン電極１２を備える。具体的には、導電型がｎの炭化珪素からなる基板２の表面上に、炭化珪素からなるバッファ層２１が形成されている。このバッファ層２１は導電型がｎ型であり、その厚みはたとえば０．５μｍである。また、バッファ層におけるｎ型の導電性不純物の濃度はたとえば５×１０17ｃｍ-3とすることができる。このバッファ層２１上には耐圧保持層２２が形成されている。この耐圧保持層２２は、導電型がｎ型の炭化珪素からなり、たとえばその厚みは１０μｍである。また、耐圧保持層２２におけるｎ型の導電性不純物の濃度としては、５×１０15ｃｍ-3という値を用いることができる。
この耐圧保持層２２の表面には、導電型がｐ型であるｐ領域２３が互いに間隔を隔てて形成されている。ｐ領域２３の内部においては、ｐ領域２３の表面層にｎ+領域２４が形成されている。また、このｎ+領域２４に隣接する位置には、ｐ+領域２５が形成されている。一方のｐ領域２３におけるｎ+領域２４上から、ｐ領域２３、２つのｐ領域２３の間において露出する耐圧保持層２２、他方のｐ領域２３および当該他方のｐ領域２３におけるｎ+領域２４上にまで延在するように、酸化膜２６が形成されている。酸化膜２６上にはゲート電極１０が形成されている。また、ｎ+領域２４およびｐ+領域２５上にはソース電極１１が形成されている。このソース電極１１上には上部ソース電極２７が形成されている。そして、基板２において、バッファ層２１が形成された側の表面とは反対側の裏面にドレイン電極１２が形成されている。
酸化膜２６と、半導体層としてのｎ+領域２４、ｐ+領域２５、ｐ領域２３および耐圧保持層２２との界面領域（たとえば当該界面から１０ｎｍ以内の領域）においては、後述する窒素アニール工程により窒素原子が導入され、またポスト熱処理工程によって当該窒素原子により未結合手の終端が促進されるとともに、炭素原子の当該界面領域外への拡散が促進されることから、界面準位密度が十分に低減されている。このようにすれば、特に酸化膜２６下のチャネル領域（酸化膜２６に接する部分であって、ｎ+領域２４と耐圧保持層２２との間のｐ領域２３の部分）の移動度を図１に示した半導体装置の場合と同様に向上させることができる。
次に、図２、図７および図８を参照して、図６に示した半導体装置の製造方法を説明する。
まず、図２に示した半導体装置の製造方法と同様に、基板準備工程（Ｓ１０）を実施する。ここでは、本発明の実施の形態１における半導体装置の製造方法と同様に任意の面方位の炭化珪素基板を準備できるが、たとえば基板として、｛０３−３８｝面が主表面となった炭化珪素からなる基板２（図６参照）を準備する。また、この基板２としては、たとえば導電型がｎ型であり、基板抵抗が０．０２Ωｃｍといった基板を用いてもよい。
次に、エピタキシャル層形成工程（Ｓ２０）を実施する。具体的には、基板２の表面上にバッファ層２１（図６参照）を形成する。バッファ層としては、導電型がｎ型の炭化珪素からなり、たとえばその厚みが０．５μｍのエピタキシャル層を形成する。バッファ層２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3といった値を用いることができる。そして、このバッファ層２１上に耐圧保持層２２（図６参照）を形成する。この耐圧保持層２２としては、導電型がｎ型の炭化珪素からなる層をエピタキシャル成長法によって形成する。この耐圧保持層２２の厚みとしては、たとえば１０μｍといった値を用いることができる。また、この耐圧保持層２２におけるｎ型の導電性不純物の濃度としては、たとえば５×１０15ｃｍ-3といった値を用いることができる。
次に、図２に示した工程と同様に注入工程（Ｓ２５）を実施する。具体的には、フォトリソグラフィおよびエッチングを用いて形成した酸化膜をマスクとして用いて、導電型がｐ型の不純物を耐圧保持層２２に注入することにより、ｐ領域２３（図６参照）を形成する。また、用いた酸化膜を除去した後、再度新たなパターンを有する酸化膜を、フォトリソグラフィおよびエッチングを用いて形成する。そして、当該酸化膜をマスクとして、ｎ型の導電性不純物を所定の領域に注入することにより、ｎ+領域２４（図６参照）を形成する。また、同様の手法を用いて、導電型がｐ型の導電性不純物を注入することにより、ｐ+領域２５（図６参照）を形成する。
このような注入工程の後、活性化アニール処理を行なう。この活性化アニール処理としては、たとえばアルゴンガスを雰囲気ガスとして用いて、加熱温度１７００℃、加熱時間３０分といった条件を用いることができる。
次に、図２に示した工程と同様にゲート絶縁膜形成工程（Ｓ３０）を実施する。具体的には、図７に示すように、耐圧保持層２２、ｐ領域２３、ｎ+領域２４、ｐ+領域２５上を覆うように酸化膜２６を形成する。この酸化膜２６を形成するための条件としては、たとえばドライ酸化（熱酸化）を行なってもよい。このドライ酸化の条件としては、加熱温度を１２００℃、加熱時間を３０分といった条件を用いることができる。なお、上述した本実施の形態２および先に説明した実施の形態１のいずれにおいても、ゲート絶縁膜形成工程（Ｓ３０）での酸化膜の形成方法としては、すでに述べたように熱酸化に限らず任意の方法（たとえばＣＶＤ法など）を用いてもよい。
その後、図２に示した工程と同様に窒素アニール工程（Ｓ４０）を実施する。具体的には、雰囲気ガスを一酸化窒素（ＮＯ）として、アニール処理を行なう。アニール処理の温度条件としては、たとえば加熱温度を１１００℃、加熱時間を１２０分とする。この結果、酸化膜２６と下層の耐圧保持層２２、ｐ領域２３、ｎ+領域２４、ｐ+領域２５との間の界面近傍に窒素原子が導入される。
その後、図２に示した工程と同様にポスト熱処理工程（Ｓ５０）を実施する。具体的には、不活性ガス（たとえばアルゴン（Ａｒ）ガス）を雰囲気ガスとして用いたアニール処理を行なう。たとえば、アルゴンガスを雰囲気ガスとして用いて、加熱温度を１１００℃超え１５００℃以下、より好ましくは１２００℃以上１４００℃以下、加熱時間を６０分といった条件を用いてもよい。このポスト熱処理工程（Ｓ５０）では、熱処理温度を窒素アニール工程（Ｓ４０）での熱処理温度より高くする。
次に、図２に示した工程と同様に電極形成工程（Ｓ６０）を実施する。具体的には、酸化膜２６上にフォトリソグラフィ法を用いてパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、ｎ+領域２４およびｐ+領域２５上に位置する酸化膜の部分をエッチングにより除去する。この後、レジスト膜上および当該酸化膜２６において形成された開口部内部においてｎ+領域２４およびｐ+領域２５と接触するように金属などの導電体膜を形成する。その後、レジスト膜を除去することにより、当該レジスト膜上に位置していた導電体膜を除去（リフトオフ）する。ここで、導電体としては、たとえばニッケル（Ｎｉ）を用いることができる。この結果、図６に示すように、ソース電極１１およびドレイン電極１２を得ることができる。なお、ここでアロイ化のための熱処理を行なうことが好ましい。具体的には、たとえば雰囲気ガスとして不活性ガスであるアルゴン（Ａｒ）ガスを用い、加熱温度を９５０℃、加熱時間を２分といった熱処理（アロイ化処理）を行なう。
その後、ソース電極１１上に上部ソース電極２７（図６参照）を形成する。また、基板２の裏面上にドレイン電極１２（図８参照）を形成する。このようにして、図６に示す半導体装置を得ることができる。
次に、図９〜図１１を参照して、図６に示した半導体装置の変形例を説明する。
図９を参照して、本発明による半導体装置の実施の形態２の第１の変形例は、基本的には図６に示した半導体装置と同様の構成を備えるが、ゲート絶縁膜の構成が図６に示した半導体装置とは異なる。すなわち、図９に示した半導体装置では、ゲート絶縁膜が熱酸化により形成された絶縁膜ではなく、ＣＶＤ法などの堆積法を用いて形成された絶縁膜３６となっている。この堆積法により形成された絶縁膜３６としては、酸化膜（たとえばシリコン酸化膜など）や窒化膜（たとえばシリコン窒化膜など）、あるいは酸窒化膜（たとえばシリコン酸窒化膜など）を用いてもよい。なお、図９においては、ソース電極１１の膜厚は絶縁膜３６の膜厚とほぼ同じになっているが、ソース電極１１の膜厚は絶縁膜３６の膜厚より厚くなっていてもよく、また絶縁膜３６の膜厚より薄くなっていてもよい。このような構成によっても、図６に示した半導体装置と同様の効果を得ることができる。
また、図９に示した半導体装置の製造方法は、基本的には図６に示した半導体装置の製造方法と同様であるが、図７に示したゲート絶縁膜形成工程（Ｓ３０）における成膜方法が異なっている。すなわち、図６に示した半導体装置の製造方法と同様に、図２の工程（Ｓ１０）〜（Ｓ２５）を実施した後、ゲート絶縁膜形成工程（Ｓ３０）として堆積法を用いて絶縁膜３６を形成する。その後、図２の工程（Ｓ４０）〜工程（Ｓ６０）を実施することにより、図９に示した半導体装置を得ることができる。
図１０に示した半導体装置は、本発明による半導体装置の実施の形態２の第２の変形例であって、基本的には図６に示した半導体装置と同様の構成を備える。ただし、図１０に示した半導体装置は、ゲート絶縁膜の構成が図６に示した半導体装置とは異なる。すなわち、図１０に示した半導体装置では、ゲート絶縁膜が積層構造を有している。具体的には、図１０に示した半導体装置におけるゲート絶縁膜は、第１の絶縁膜４６と、当該第１の絶縁膜４６上に形成された第２の絶縁膜５６とからなる。
第１の絶縁膜４６としては、図６に示した半導体装置における酸化膜２６と同様に熱酸化により形成された酸化膜や、堆積法により形成された酸化膜あるいは窒化膜など、任意の絶縁膜を用いることができる。また、第２の絶縁膜５６としては、任意の絶縁膜を用いることができるが、堆積法を用いて形成された絶縁膜を用いることが好ましい。たとえば、第２の絶縁膜５６として、堆積法により形成された酸化膜（たとえばシリコン酸化膜など）や窒化膜（たとえばシリコン窒化膜など）、あるいは酸窒化膜（たとえばシリコン酸窒化膜など）を用いることが好ましい。なお、図１０においては、ソース電極１１の膜厚は第１の絶縁膜４６の膜厚とほぼ同じになっているが、ソース電極１１の膜厚は第１の絶縁膜４６の膜厚より厚くなっていてもよく、また第１の絶縁膜４６の膜厚より薄くなっていてもよい。このような構成によっても、図６に示した半導体装置と同様の効果を得ることができる。
また、図１０に示した半導体装置の製造方法は、基本的には図６に示した半導体装置の製造方法と同様であるが、図７に示したゲート絶縁膜形成工程（Ｓ３０）の内容が異なっている。すなわち、図６に示した半導体装置の製造方法と同様に、図２の工程（Ｓ１０）〜（Ｓ２５）を実施した後、ゲート絶縁膜形成工程（Ｓ３０）として第１の絶縁膜４６を形成し、その後第１の絶縁膜４６上に第２の絶縁膜５６を形成する。第１の絶縁膜４６の形成方法としては、熱酸化法や堆積法など、任意の方法を用いることができる。また、第２の絶縁膜５６の形成方法としては、たとえば堆積法を用いることができる。その後、図２の工程（Ｓ４０）〜工程（Ｓ６０）を実施することにより、図１０に示した半導体装置を得ることができる。
図１１に示した半導体装置は、本発明による半導体装置の実施の形態２の第３の変形例であって、基本的には図６に示した半導体装置と同様の構成を備える。ただし、図１１に示した半導体装置は、ゲート絶縁膜の構成が図６に示した半導体装置とは異なる。すなわち、図１１に示した半導体装置では、ゲート絶縁膜が３層構造からなる積層構造を有している。具体的には、図１１に示した半導体装置におけるゲート絶縁膜は、第１の絶縁膜４６と、当該第１の絶縁膜４６上に形成された第２の絶縁膜５６と、第２の絶縁膜５６上に形成された第３の絶縁膜６６とからなる。
第１の絶縁膜４６としては、図６に示した半導体装置における酸化膜２６と同様に熱酸化により形成された酸化膜や、堆積法により形成された酸化膜あるいは窒化膜など、任意の絶縁膜を用いることができる。また、第２の絶縁膜５６としては、任意の絶縁膜を用いることができるが、堆積法を用いて形成された絶縁膜を用いることが好ましい。たとえば、第２の絶縁膜５６として、堆積法により形成された酸化膜（たとえばシリコン酸化膜など）や窒化膜（たとえばシリコン窒化膜など）、あるいは酸窒化膜（たとえばシリコン酸窒化膜など）を用いることが好ましい。また、第２の絶縁膜５６としては、シリコン酸化膜以外の絶縁膜（たとえばシリコン窒化膜など）を用いることがより好ましい。さらに、第３の絶縁膜６６として、堆積法により形成された絶縁膜を用いてもよい。たとえば、第３の絶縁膜６６として、堆積法により形成された酸化膜（たとえばシリコン酸化膜）を用いることが好ましい。また、図１１では３層構造からなるゲート絶縁膜を開示しているが、ゲート絶縁膜として４層以上の積層構造を有する絶縁膜を用いてもよい。なお、図１１においては、ソース電極１１の膜厚は第１の絶縁膜４６および第２の絶縁膜５６の合計膜厚より薄く、かつ第１の絶縁膜４６の膜厚より厚くなっているが、ソース電極１１の膜厚は第１の絶縁膜４６の膜厚以下となっていてもいし、また第１の絶縁膜４６および第２の絶縁膜５６の合計膜厚より厚くなっていてもよい。このような構成によっても、図６に示した半導体装置と同様の効果を得ることができる。
また、図１１に示した半導体装置の製造方法は、基本的には図６に示した半導体装置の製造方法と同様であるが、図７に示したゲート絶縁膜形成工程（Ｓ３０）の内容が異なっている。すなわち、図６に示した半導体装置の製造方法と同様に、図２の工程（Ｓ１０）〜（Ｓ２５）を実施した後、ゲート絶縁膜形成工程（Ｓ３０）として第１の絶縁膜４６を形成し、その後第１の絶縁膜４６上に第２の絶縁膜５６を形成し、さらに第２の絶縁膜５６上に第３の絶縁膜６６を形成する。第１の絶縁膜４６の形成方法としては、熱酸化法や堆積法など、任意の方法を用いることができる。また、第２の絶縁膜５６の形成方法としては、たとえば堆積法を用いることができる。また、第３の絶縁膜６６の形成方法としては、たとえば熱酸化法や堆積法を用いることができる。その後、図２の工程（Ｓ４０）〜工程（Ｓ６０）を実施することにより、図１１に示した半導体装置を得ることができる。
なお、上述した図９〜図１１に示した半導体装置１におけるゲート絶縁膜の構成は、図１に示した半導体装置１に適用できる。具体的には、図１に示した酸化膜８に代えて、図９〜図１１に示した絶縁膜３６または第１〜第３の絶縁膜４６、５６、６６のいずれかを適用することができる。
（実施の形態３）
図１２を参照して、本発明による半導体装置の実施の形態３を説明する。
図１２を参照して、半導体装置１はＭＯＳキャパシタであって、炭化珪素（ＳｉＣ）からなる基板２と、この基板２上に形成された炭化珪素からなるエピタキシャル層３と、エピタキシャル層３の表面に形成された酸化膜７と、酸化膜７上に形成された電極９とを備える。基板２の裏面（エピタキシャル層３が形成された表面とは反対側に位置する裏面）には、図示しない他の電極が形成されてもよい。酸化膜７としては、たとえばＳｉＯ２などのシリコン酸化膜を用いることができる。また、電極９の材料としては任意の導電体を用いることができるが、たとえばアルミニウムなどの金属を用いることができる。このようなＭＯＳキャパシタを用いて、酸化膜７とエピタキシャル層３との界面近傍における界面準位密度をたとえばｈｉｇｈ−ｌｏｗ法などを用いて測定することができる。
そして、図１２に示した半導体装置１は、後述するように本発明による製造方法を適用して製造されているため、エピタキシャル層３と酸化膜７との界面近傍における界面準位密度が十分低減されている。なお、図１２に示した半導体装置１における酸化膜７に代えて、図９〜図１１に示した絶縁膜３６または第１〜第３の絶縁膜４６、５６、６６のいずれかを適用してもよい。
次に、図１３を参照して、図１２に示した半導体装置１の製造方法を説明する。
まず、図１３に示すように、基板準備工程（Ｓ１０）を実施する。この工程においては、図２に示した基板準備工程（Ｓ１０）と同様に、任意の面方位の炭化珪素からなる基板を準備する。
次に、図１３に示すように、エピタキシャル層形成工程（Ｓ２０）を実施する。具体的には、基板２上にアンドープの炭化珪素エピタキシャル層３（図１２参照）を形成する。
次に、図１３に示すように、絶縁膜形成工程（Ｓ３５）を実施する。具体的には、エピタキシャル層３の上部表面を犠牲酸化処理した後、酸化膜７（図１２参照）を形成する。酸化膜７の形成方法としては、たとえば熱酸化を用いてもよい。熱酸化処理の条件としては、たとえば酸化温度を１１００℃以上１４００℃以下、雰囲気として酸素含有雰囲気または希釈酸素雰囲気を用いてもよい。熱酸化処理の時間は、形成する酸化膜７の膜厚に応じて任意に決定される。なお、絶縁膜形成工程（Ｓ３５）を実施する前に、エピタキシャル層３の上部表面を洗浄してもよい（酸化前洗浄工程を実施してもよい）。当該洗浄において用いる洗浄方法は、従来周知の任意の洗浄方法を用いることができる。また、絶縁膜形成工程（Ｓ３５）において堆積法など任意の成膜方法を用いてもよい。さらに、酸化膜７に代えて図９〜図１１に示した絶縁膜３６または第１〜第３の絶縁膜４６、５６、６６のいずれかを形成する場合には、図９〜図１１において説明した成膜方法を用いることができる。
次に、図１３に示すように窒素アニール工程（Ｓ４０）を実施する。具体的には、雰囲気ガスとして一酸化窒素（ＮＯ）ガスを用い、熱処理を行なう。この熱処理の条件としては、たとえば加熱温度を１１００℃以上１３００℃以下、加熱時間をたとえば１時間程度とする条件を用いることができる。この結果、酸化膜７とエピタキシャル層３との界面領域に窒素原子を導入することができる。
次に、図１３に示すように、ポスト熱処理工程（Ｓ５０）を実施する。具体的には、雰囲気ガスとして不活性ガスを用い、熱処理を行なう。雰囲気ガスとしては、図２に示したポスト熱処理工程（Ｓ５０）と同様に、任意の不活性ガスを用いることができるが、たとえばアルゴン（Ａｒ）ガスを雰囲気ガスとして用いることができる。
ここで、ポスト熱処理工程（Ｓ５０）の熱処理温度は、窒素アニール工程（Ｓ４０）での熱処理温度より高くする。たとえば、窒素アニール工程（Ｓ４０）での熱処理温度が１１００℃である場合、ポスト熱処理工程（Ｓ５０）での熱処理温度を１１００℃越え１５００℃以下、より好ましくは１２００℃以上１４００℃以下にすることができる。
次に、図１３に示すように電極形成工程（Ｓ６０）を実施する。具体的には、酸化膜７上に電極９（図１２参照）を形成する。この電極９の形成方法としては、以下のような方法を用いることができる。たとえば、予め酸化膜７上の領域に位置する開口パターンを有するレジスト膜を形成し、当該レジスト膜の全面を覆うように電極９を構成する導電体膜を形成する。そして、レジスト膜を除去することによって、電極９となるべき導電体膜の部分以外の導電体膜を除去(リフトオフ）する。この結果、図１２に示すように電極９が形成される。このようにして、図１２に示すような半導体装置を得ることができる。
ここで、上述した実施の形態と一部重複する部分もあるが、本発明の特徴的な構成を列挙する。
この発明に従った炭化珪素半導体装置の製造方法は、炭化珪素からなる半導体膜（図１のｐ型層４、図６、図９〜図１１のｐ領域２３、図１２および図１５のエピタキシャル層３）を準備する工程（エピタキシャル層形成工程（Ｓ２０））と、半導体膜の表面上に酸化膜７、８または絶縁膜３６または第１〜第３の絶縁膜４６、５６、６６を形成する工程（図２のゲート絶縁膜形成工程（Ｓ３０）または図１３の絶縁膜形成工程（Ｓ３５））と、酸化膜または絶縁膜が形成された半導体膜を、窒素を含有する雰囲気中で熱処理する工程（窒素アニール工程（Ｓ４０））と、熱処理する工程の後、酸化膜が形成された半導体膜を、不活性ガスを含む雰囲気中でポスト熱処理する工程（ポスト熱処理工程（Ｓ５０））とを備える。ポスト熱処理する工程（Ｓ５０）での熱処理温度（図３の温度Ｔ２）は、熱処理する工程（窒素アニール工程（Ｓ４０））での熱処理温度（図３の温度Ｔ１）越え、酸化膜７、８の融点未満である。
この発明に従った炭化珪素半導体装置の製造方法は、炭化珪素からなる半導体膜（図１のｐ型層４、図６のｐ領域２３、図１２および図１５のエピタキシャル層３）を準備する工程（エピタキシャル層形成工程（Ｓ２０））と、半導体膜の表面上に絶縁膜（酸化膜７、８または絶縁膜３６または第１〜第３の絶縁膜４６、５６、６６）を形成する工程（図２のゲート絶縁膜形成工程（Ｓ３０）または図１３の絶縁膜形成工程（Ｓ３５））と、絶縁膜が形成された半導体膜を、窒素を含有する雰囲気中で熱処理する工程（窒素アニール工程（Ｓ４０））と、熱処理する工程の後、絶縁膜が形成された半導体膜を、ポスト熱処理する工程（ポスト熱処理工程（Ｓ５０））とを備える。ポスト熱処理工程（Ｓ５０）での熱処理温度（図３の温度Ｔ２）は、熱処理する工程での熱処理温度（図３の温度Ｔ１）越え、絶縁膜の融点未満である。
また、この発明に従った炭化珪素半導体装置の製造方法は、炭化珪素からなる半導体膜（図１のｐ型層４、図６のｐ領域２３、図１２および図１５のエピタキシャル層３）を準備する工程（エピタキシャル層形成工程（Ｓ２０））と、半導体膜の表面上に、堆積法により絶縁膜（酸化膜７、８または絶縁膜３６または第１〜第３の絶縁膜４６、５６、６６）を形成する工程（図２のゲート絶縁膜形成工程（Ｓ３０）または図１３の絶縁膜形成工程（Ｓ３５））と、絶縁膜が形成された半導体膜を、ポスト熱処理する工程（ポスト熱処理工程（Ｓ５０））とを備える。ポスト熱処理する工程での熱処理温度は、絶縁膜を形成する工程（Ｓ３０）での処理温度越え、絶縁膜の融点未満である。
上記炭化珪素半導体装置の製造方法において、ポスト熱処理工程（Ｓ５０）を実施する雰囲気は、不活性ガス雰囲気、および、水素（Ｈ２）、水（Ｈ２Ｏ）、オキシ塩化リン（ＰＯＣｌ３）、一酸化窒素（ＮＯ）、一酸化二窒素（Ｎ２Ｏ）からなる群から選択される少なくとも１つを含む雰囲気のいずれかであってもよい。
このようにすれば、ポスト熱処理工程（Ｓ５０）での熱処理温度が、窒素を含有する雰囲気（窒素含有雰囲気）中での窒素アニール工程（Ｓ４０）における熱処理温度以下である場合より、半導体膜（図１のｐ型層４、図６のｐ領域２３、図１２および図１５のエピタキシャル層３）と酸化膜７、８または絶縁膜３６または第１の絶縁膜４６との界面における界面準位密度を低減することができる。この結果、半導体膜でのキャリア移動度を向上させることができるので、キャリア移動度などの電気的特性の優れた炭化珪素半導体装置（半導体装置１）を得ることができる。
上記炭化珪素半導体装置の製造方法において、ポスト熱処理工程（Ｓ５０）での熱処理温度は、１１００℃以上１５００℃以下であってもよい。また、酸化膜７、８または絶縁膜３６または第１の絶縁膜４６はシリコン酸化膜であることが好ましい。この場合、界面準位密度の低減効果をより確実に得ることができる。なお、ポスト熱処理工程（Ｓ５０）での熱処理温度（第２熱処理での熱処理温度）の下限を１１００℃としたのは、第２熱処理での熱処理温度を当該温度以上にすることで、第１熱処理としての窒素アニール工程（Ｓ４０）によって上記界面に導入された窒素が未結合手を終端することや、上記界面において未結合手の起源となっている原子（たとえば炭素原子）を当該界面から拡散させることを十分に促進できるためである。また、第２熱処理での熱処理温度（図３の温度Ｔ２）の上限を１５００℃としたのは、当該温度以下であれば、一般的な酸化膜の軟化を抑制できるので、半導体装置１の破損といった問題の発生を抑制できるからである。なお、酸化膜７、８としてシリコン酸化膜を用いる場合、当該シリコン酸化膜の軟化点はほぼ１５００℃程度である。
上記炭化珪素半導体装置の製造方法において、絶縁膜形成工程（Ｓ３０）と、窒素アニール工程（Ｓ４０）と、ポスト熱処理工程（Ｓ５０）とは図１６などに示すように連続して実施されてもよい。また、ゲート絶縁膜形成工程（Ｓ３０）とポスト熱処理工程（Ｓ５０）とを連続して実施してもよい。ここで、窒素アニール工程（Ｓ４０）の後に一旦半導体膜および絶縁膜（酸化膜７、８または絶縁膜３６または第１〜第３の絶縁膜４６、５６、６６）の温度を低下させて、その後ポスト熱処理工程（Ｓ５０）を実施するために半導体膜および絶縁膜を昇温すると、サーマルショックによって絶縁膜に亀裂などの不良が発生する可能性がある。そこで、上述のように窒素アニール工程（Ｓ４０）とポスト熱処理工程（Ｓ５０）とを連続して実施すると、そのようなサーマルショックの発生を抑制できる。この結果、絶縁膜（酸化膜７、８または絶縁膜３６または第１〜第３の絶縁膜４６、５６、６６）での亀裂の発生といった不良の発生を抑制できる。
上記炭化珪素半導体装置の製造方法において、酸化膜を形成する工程または絶縁膜（酸化膜７、８または絶縁膜３６または第１〜第３の絶縁膜４６、５６、６６）を形成する工程（ゲート絶縁膜形成工程（Ｓ３０））では、熱酸化法により酸化膜を形成してもよい。この場合、ゲート絶縁膜として膜質のすぐれた酸化膜を形成できる。
上記炭化珪素半導体装置の製造方法において、酸化膜を形成する工程または絶縁膜を形成する工程（ゲート絶縁膜形成工程（Ｓ３０））は、半導体膜の表面上に酸化膜または絶縁膜（酸化膜７、８または絶縁膜３６または第１〜第３の絶縁膜４６、５６、６６）となるべき膜を堆積法により形成する工程を含んでいてもよい。このような堆積法によりゲート絶縁膜となるべき膜を形成すれば、当該ゲート絶縁膜の材質の選択の自由度を大きくできる。
上記炭化珪素半導体装置の製造方法は、酸化膜または絶縁膜（酸化膜７、８または絶縁膜３６または第１〜第３の絶縁膜４６、５６、６６）となるべき膜を堆積法により形成する工程（ゲート絶縁膜形成工程（Ｓ３０））の後であって、ポスト熱処理する工程（ポスト熱処理工程（Ｓ５０））の前に、酸化膜または絶縁膜となるべき膜が形成された半導体膜を酸素含有雰囲気中において加熱する工程をさらに備えていてもよい。この結果、酸化膜が形成された炭化珪素からなる半導体膜において酸化膜または絶縁膜となるべき膜が形成された表面側を酸化することができる。したがって、酸素含有雰囲気が堆積絶縁膜（たとえば堆積酸化膜）中を拡散し、炭化珪素表面に到着することで炭化珪素表面は酸化され、より良質な絶縁膜（たとえば堆積酸化膜）と炭化珪素との界面を得ることができる。また、窒素含有雰囲気（たとえばＮＯやＮ２Ｏ）や水素含有雰囲気を用いることで、堆積絶縁膜（たとえば堆積酸化膜）と炭化珪素との界面に窒素または水素を導入し、未結合手を終端する効果も期待できる。これらの効果により、界面準位密度を低減することができる。
上記炭化珪素半導体装置の製造方法は、酸化膜上または絶縁膜（酸化膜７、８または絶縁膜３６または第１の絶縁膜４６）上に上部絶縁膜（第２の絶縁膜５６および３の絶縁膜６６）を形成する工程をさらに備えていてもよい。このような構成の炭化珪素半導体装置においても、本発明の上述した効果を得る事ができる。
この発明に従った炭化珪素半導体装置（図１、図６、図９〜図１２、図１５に示す半導体装置１）は、上記炭化珪素半導体装置の製造方法を用いて製造されたものである。このようにして得られた半導体装置１は、半導体膜（図１のｐ型層４、図６、図９〜図１１のｐ領域２３、図１２および図１５のエピタキシャル層３）と絶縁膜（酸化膜７、８または絶縁膜３６または第１の絶縁膜４６）との界面近傍における界面準位密度が低減されていることから、半導体と絶縁膜（たとえば酸化膜）との界面において従来より高いチャネル移動度を実現できる。そのため、たとえば上記酸化膜７、８または絶縁膜３６または第１〜第３の絶縁膜４６、５６、６６をゲート絶縁膜として利用する半導体装置１では、デバイス素子オン抵抗におけるチャネル抵抗成分の割合を低減できる。この結果、高耐圧かつ低損失な半導体装置１を実現できる。なお、酸化膜としては酸窒化層を用いてもよい。
（実施例）
本発明の効果を確認するため、以下のような実験を行なった。
（試料の準備）
試料の形状：
図１４および図１５を参照して、準備した試料を説明する。
図１４を参照して、試料の平面形状は四角形状であり、縦方向の長さＬ１および横方向の長さＬ２ともに１５ｍｍ〜２０ｍｍとした。また、図１４に示すように、試料の断面構造は、基本的に図１２に示した半導体装置に類似する。具体的には、基板２として導電型がｎ型であり、主表面の面方位が｛０３−３８｝面である炭化珪素基板を用い、当該基板２の主表面上に炭化珪素からなる導電型がｎ型のエピタキシャル層３を形成している。基板２の厚みは４００μｍとし、導電型がｎ型のドーパントの濃度は１×１０19ｃｍ-3である。ドーパントとしては窒素（Ｎ）を用いた。また、エピタキシャル層３の厚みは１０μｍとした。エピタキシャル層３でのドーパントとしては窒素を用い、当該ドーパント濃度は１×１０16ｃｍ-3である。
そして、エピタキシャル層３上に酸化膜７としてシリコン酸化膜（ＳｉＯ2）を形成した。酸化膜７の厚みは４５ｎｍ〜５０ｎｍである。当該酸化膜７の上に、図１４に示すように複数の電極９をマトリックス状に配置した。電極９の平面形状は円形状であり、その直径は４００μｍ、隣接する電極９間の距離Ｐは３００μｍとした。また、電極９の材料としてはアルミニウム（Ａｌ）を用い、その厚みは３００ｎｍとした。そして、基板２の裏面には電極として銀ペースト３０を配置した。
試料の製造方法：
基本的に、図１３に示した半導体装置の製造方法と同様の方法により試料を作製した。なお、試料は後述する３種類の実験条件それぞれに２個（つまり合計６個）準備した。具体的には、基板準備工程（Ｓ１０）では主表面が｛０３−３８｝面の炭化珪素基板を準備した。エピタキシャル層形成工程（Ｓ２０）では、エピタキシャル成長法を用いて、ドーパントとして窒素を含有する炭化珪素からなるエピタキシャル層３を形成した。そして、絶縁膜形成工程（Ｓ３５）では、エピタキシャル層３の表面を洗浄（酸化前洗浄）してから、熱酸化処理を行なった。熱酸化処理の条件としては、図１６に示すように、加熱温度１２００℃、熱処理時間（図１６の時点ｔ１から時点ｔ２までの時間）を５０分とした。ここで、図１６の横軸は時間（ｔ）（単位：分）を、また縦軸は温度（Ｔ）（加熱温度、単位：℃）を示す。図１６から分かるように、熱酸化処理での加熱温度まで、昇温速度を５℃／分（ｍｉｎ）という条件で加熱している（ただし、この昇温速度はさらに下げても上げても良い）。また、図１６の上部には、各時間帯での雰囲気ガスの種類を記載している。たとえば、時点ｔ１までの熱処理時の雰囲気ガスは窒素ガス（Ｎ２ガス）であり、時点ｔ１から時点ｔ２までの熱処理時の雰囲気ガスは酸素ガス（Ｏ２ガス）であり、時点ｔ２から時点ｔ３までの雰囲気ガスはアルゴンガス（Ａｒガス）である。また、時点ｔ３から時点ｔ４までの熱処理時の雰囲気ガスは一酸化窒素ガス（ＮＯガス）であり、時点ｔ４以降の熱処理時の雰囲気ガスはアルゴンガスである。
次に、窒素アニール工程（Ｓ４０）では、上述した熱酸化処理の直後に一酸化窒素（ＮＯ）ガスを雰囲気ガスとして用い、熱処理温度を１１００℃、加熱時間（図１６での時点ｔ３から時点ｔ４までの時間）を１２０分として熱処理を行なった。
そして、上述の窒素アニール工程（Ｓ４０）までは、すべての試料について共通した条件を用いる一方、以下に説明するポスト熱処理工程（Ｓ５０）については、３つの条件（条件Ａ〜条件Ｃ）で試料の製造を行なった。なお、各条件ごとに試料は２つづつ処理している。
まず、条件Ａ（比較例）として、図１６のグラフＡで示すように、ポスト熱処理工程（Ｓ５０）ではアルゴンガスを雰囲気ガスとして用いて、熱処理温度を１１００℃（窒素アニール工程（Ｓ４０）と同様の熱処理温度）として熱処理を行なった。このときの熱処理時間（図１６の時点ｔ４から時点ｔ５までの時間）は６０分とした。
また、条件Ｂ（実施例１）として、図１６のグラフＢで示すように、ポスト熱処理工程（Ｓ５０）ではアルゴンガスを雰囲気ガスとして用いて、熱処理温度を１２００℃（窒素アニール工程（Ｓ４０）の熱処理温度より高い温度）として熱処理を行なった。このときの熱処理時間（図１６の時点ｔ６から時点ｔ７までの時間）は６０分とした。
また、条件Ｃ（実施例２）として、図１６のグラフＣで示すように、ポスト熱処理工程（Ｓ５０）ではアルゴンガスを雰囲気ガスとして用いて、熱処理温度を１３００℃（窒素アニール工程（Ｓ４０）の熱処理温度より高い温度）として熱処理を行なった。このときの熱処理時間（図１６の時点ｔ８から時点ｔ９までの時間）は６０分とした。その後、各試料とも毎分５℃という降温速度で冷却した。
次に、すべての試料について、電極形成工程（Ｓ６０）を実施した。具体的には、リフトオフ法を用いて、アルミニウムからなる複数の電極９を酸化膜７上に形成した。また、基板２の裏面には図１５に示すように銀ペースト３０を配置した。このようにして、図１４および図１５に示した試料（ＭＯＳキャパシタ）を得た。
（実験方法）
各試料について、エピタキシャル層３と酸化膜７との界面（ＭＯＳ界面）の界面準位を評価した。具体的には、容量−電圧特性（ＣＶ特性）を測定した。なお、高周波ＣＶ測定は測定周波数を１ＭＨｚとした。また、低周波ＣＶ測定は、ＱｕａｓｉｓｔａｔｉｃＣＶ測定法により行なった。なお、ＭＯＳ界面の半導体側（エピタキシャル層３側）に形成される空乏層による容量Ｃｓについては、ポアソン方程式を解くことにより求めた。このとき、反転状態は考慮せず、深い空乏状態を仮定した。
また、上記実施例および比較例の試料について、特許文献１に開示されている方法と同様のＨｉｇｈ−Ｌｏｗ法を用いて界面準位密度を算出した。
（結果）
図１７を参照して、上記実験の結果を説明する。
図１７では、縦軸が界面準位密度Ｄit（単位：ｃｍ-2ｅＶ-1）を示し、横軸が伝導帯を基準としたエネルギーの値（Ｅｃ−Ｅ（単位：ｅＶ））を示している。また、上述したポスト熱処理工程（Ｓ５０）での条件Ａ、条件Ｂ、条件Ｃごとに結果が示されている。
図１７から分かるように、ポスト熱処理工程（Ｓ５０）での熱処理温度が、窒素アニール工程（Ｓ４０）での熱処理温度より高くなっている条件Ｂおよび条件Ｃ（実施例１および実施例２）の方が、ポスト熱処理工程（Ｓ５０）での熱処理温度と窒素アニール工程（Ｓ４０）での熱処理温度とが同じである条件Ａ（比較例）より界面準位密度が低下していることがわかる。また、条件Ｂと条件Ｃとを比較すると、ポスト熱処理工程（Ｓ５０）での熱処理温度がより高い方が、界面準位密度が低下していることもわかる。実施例の試料では、ほぼすべてのエネルギー領域で、界面準位密度が１×１０12（単位：ｃｍ-2ｅＶ-1）未満となっている。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、ＭＯＳＦＥＴやＤｉＭＯＳＦＥＴなど、炭化珪素からなる半導体層に絶縁膜が接触して形成さる炭化珪素半導体装置に有利に適用される。
１ 半導体装置、２ 基板、３ エピタキシャル層、４ ｐ型層、５，６，２４ ｎ+領域、７，８，２６ 酸化膜、９ 電極、１０ ゲート電極、１１ ソース電極、１２ ドレイン電極、１５ 開口部、２１ バッファ層、２２ 耐圧保持層、２３ ｐ領域、２５ ｐ+領域、２７ 上部ソース電極、３０ 銀ペースト、３６ 絶縁膜、４６ 第１の絶縁膜、５６ 第２の絶縁膜、６６ 第３の絶縁膜。

Claims (18)

  1. 炭化珪素からなる半導体膜（３、４、２３）を準備する工程（Ｓ２０）と、
    前記半導体膜（３、４、２３）の表面上に酸化膜（７、８）を形成する工程（Ｓ３０、Ｓ３５）と、
    前記酸化膜（７、８）が形成された前記半導体膜（３、４、２３）を、窒素を含有する雰囲気中で熱処理する工程（Ｓ４０）と、
    前記熱処理する工程の後、前記酸化膜が形成された前記半導体膜を、不活性ガスを含む雰囲気中でポスト熱処理する工程（Ｓ５０）とを備え、
    前記熱処理する工程（Ｓ４０）での熱処理温度（Ｔ１）は、１１００℃以上１３００℃以下であり、
    前記ポスト熱処理する工程（Ｓ５０）での熱処理温度（Ｔ２）は、前記熱処理する工程（Ｓ４０）での熱処理温度（Ｔ１）越え、前記酸化膜（７、８）の融点未満であって、１２００℃以上１４００℃以下である、炭化珪素半導体装置の製造方法。
  2. 前記熱処理する工程（Ｓ４０）と、前記ポスト熱処理する工程（Ｓ５０）とは連続して実施される、請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記酸化膜（７、８）を形成する工程（Ｓ３０）では、熱酸化法により前記酸化膜（７、８）を形成する、請求項１に記載の炭化珪素半導体装置の製造方法。
  4. 前記酸化膜（７、８）を形成する工程（Ｓ３０）は、前記半導体膜（３、４、２３）の表面上に前記酸化膜（７、８）となるべき膜を堆積法により形成する工程を含む、請求項１に記載の炭化珪素半導体装置の製造方法。
  5. 前記酸化膜（７、８）となるべき膜を堆積法により形成する工程の後であって、前記ポスト熱処理する工程（Ｓ５０）の前に、前記酸化膜（７、８）となるべき膜が形成された前記半導体膜（３、４、２３）を酸素含有雰囲気中において加熱する工程をさらに備える、請求項４に記載の炭化珪素半導体装置の製造方法。
  6. 前記酸化膜（７、８）上に上部絶縁膜を形成する工程をさらに備える、請求項１に記載の炭化珪素半導体装置の製造方法。
  7. 炭化珪素からなる半導体膜（３、４、２３）を準備する工程（Ｓ２０）と、
    前記半導体膜（３、４、２３）の表面上に絶縁膜（７、８、３６、４６、５６、６６）を形成する工程（Ｓ３０）と、
    前記絶縁膜（７、８、３６、４６、５６、６６）が形成された前記半導体膜（３、４、２３）を、窒素を含有する雰囲気中で熱処理する工程（Ｓ４０）と、
    前記熱処理する工程（Ｓ４０）の後、前記絶縁膜（７、８、３６、４６、５６、６６）が形成された前記半導体膜（３、４、２３）を、ポスト熱処理する工程（Ｓ５０）とを備え、
    前記熱処理する工程（Ｓ４０）での熱処理温度（Ｔ１）は、１１００℃以上１３００℃以下であり、
    前記ポスト熱処理する工程（Ｓ５０）での熱処理温度（Ｔ２）は、前記熱処理する工程（Ｓ４０）での熱処理温度（Ｔ１）越え、前記絶縁膜（７、８、３６、４６、５６、６６）の融点未満であって、１２００℃以上１４００℃以下である、炭化珪素半導体装置の製造方法。
  8. 前記ポスト熱処理する工程（Ｓ５０）を実施する雰囲気は、不活性ガス雰囲気、および、水素、水、オキシ塩化リン、一酸化窒素、一酸化二窒素からなる群から選択される少なくとも１つを含む雰囲気のいずれかである、請求項７に記載の炭化珪素半導体装置の製造方法。
  9. 前記絶縁膜（７、８、３６、４６、５６、６６）を形成する工程（Ｓ３０）から前記ポスト熱処理する工程（Ｓ５０）までは連続して実施される、請求項７に記載の炭化珪素半導体装置の製造方法。
  10. 前記絶縁膜（７、８、３６、４６、５６、６６）を形成する工程（Ｓ３０）では、熱酸化法により前記絶縁膜（７、８、３６、４６、５６、６６）を形成する、請求項７に記載の炭化珪素半導体装置の製造方法。
  11. 前記半導体膜（３、４、２３）の表面上に絶縁膜（７、８、３６、４６、５６、６６）を形成する工程（Ｓ３０）は、前記半導体膜（３、４、２３）の表面上に絶縁膜（７、８、３６、４６、５６、６６）となるべき膜を堆積法により形成する工程を含む、請求項７に記載の炭化珪素半導体装置の製造方法。
  12. 前記絶縁膜（７、８、３６、４６、５６、６６）となるべき膜を堆積法により形成する工程の後であって、前記ポスト熱処理する工程（Ｓ５０）の前に、前記絶縁膜（７、８、３６、４６、５６、６６）となるべき膜が形成された前記半導体膜（３、４、２３）を酸素含有雰囲気中において加熱する工程をさらに備える、請求項１１に記載の炭化珪素半導体装置の製造方法。
  13. 前記絶縁膜（７、８、３６、４６）上に上部絶縁膜（５６、６６）を形成する工程をさらに備える、請求項７に記載の炭化珪素半導体装置の製造方法。
  14. 炭化珪素からなる半導体膜（３、４、２３）を準備する工程と（Ｓ２０）、
    前記半導体膜（３、４、２３）の表面上に、堆積法により絶縁膜（７、８、３６、４６、５６、６６）を形成する工程（Ｓ３０）と、
    前記絶縁膜（７、８、３６、４６、５６、６６）が形成された前記半導体膜（３、４、２３）を、窒素を含有する雰囲気中で熱処理する工程（Ｓ４０）と、
    前記熱処理する工程（Ｓ４０）の後、前記絶縁膜（７、８、３６、４６、５６、６６）が形成された前記半導体膜（３、４、２３）を、ポスト熱処理する工程（Ｓ５０）とを備え、
    前記熱処理する工程（Ｓ４０）での熱処理温度（Ｔ１）は、１１００℃以上１３００℃以下であり、
    前記ポスト熱処理する工程（Ｓ５０）での熱処理温度（Ｔ２）は、前記絶縁膜（７、８、３６、４６、５６、６６）を形成する工程（Ｓ３０）での処理温度越え、前記絶縁膜（７、８、３６、４６、５６、６６）の融点未満であって、１２００℃以上１４００℃以下である、炭化珪素半導体装置の製造方法。
  15. 前記ポスト熱処理する工程（Ｓ５０）を実施する雰囲気は、不活性ガス雰囲気、および、水素、水、オキシ塩化リン、一酸化窒素、一酸化二窒素からなる群から選択される少なくとも１つを含む雰囲気のいずれかである、請求項１４に記載の炭化珪素半導体装置の製造方法。
  16. 前記絶縁膜（７、８、３６、４６、５６、６６）を形成する工程（Ｓ３０）から前記ポスト熱処理する工程（Ｓ５０）までは連続して実施される、請求項１４に記載の炭化珪素半導体装置の製造方法。
  17. 前記絶縁膜（７、８、３６、４６、５６、６６）を形成する工程（Ｓ３０）の後であって、前記ポスト熱処理する工程（Ｓ５０）の前に、前記絶縁膜（７、８、３６、４６、５６、６６）となるべき膜が形成された前記半導体膜（３、４、２３）を酸素含有雰囲気中において加熱する工程をさらに備える、請求項１４に記載の炭化珪素半導体装置の製造方法。
  18. 前記絶縁膜（７、８、３６、４６）上に上部絶縁膜（５６、６６）を形成する工程をさらに備える、請求項１４に記載の炭化珪素半導体装置の製造方法。
JP2012504431A 2010-03-12 2011-03-04 炭化珪素半導体装置の製造方法 Expired - Fee Related JP5880429B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012504431A JP5880429B2 (ja) 2010-03-12 2011-03-04 炭化珪素半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010055910 2010-03-12
JP2010055910 2010-03-12
JP2012504431A JP5880429B2 (ja) 2010-03-12 2011-03-04 炭化珪素半導体装置の製造方法
PCT/JP2011/055093 WO2011111627A1 (ja) 2010-03-12 2011-03-04 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2011111627A1 JPWO2011111627A1 (ja) 2013-06-27
JP5880429B2 true JP5880429B2 (ja) 2016-03-09

Family

ID=44563430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012504431A Expired - Fee Related JP5880429B2 (ja) 2010-03-12 2011-03-04 炭化珪素半導体装置の製造方法

Country Status (8)

Country Link
US (1) US9012335B2 (ja)
EP (2) EP2546867A4 (ja)
JP (1) JP5880429B2 (ja)
KR (1) KR20130045834A (ja)
CN (1) CN102804349B (ja)
CA (1) CA2786238A1 (ja)
TW (1) TW201145400A (ja)
WO (1) WO2011111627A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10749001B2 (en) 2017-12-06 2020-08-18 Fuji Electric Co., Ltd. Method of evaluating insulated-gate semiconductor device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038919A (ja) * 2010-08-06 2012-02-23 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP5687220B2 (ja) * 2012-01-20 2015-03-18 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP6068042B2 (ja) * 2012-08-07 2017-01-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP5811969B2 (ja) * 2012-08-27 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9570570B2 (en) 2013-07-17 2017-02-14 Cree, Inc. Enhanced gate dielectric for a field effect device with a trenched gate
JP6300262B2 (ja) * 2013-09-18 2018-03-28 株式会社東芝 半導体装置及びその製造方法
JP6270667B2 (ja) * 2014-08-28 2018-01-31 三菱電機株式会社 半導体装置及びその製造方法
WO2016071990A1 (ja) 2014-11-06 2016-05-12 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
CN106611700B (zh) * 2015-10-21 2019-07-12 国网智能电网研究院 一种碳化硅表面氧化膜的制备方法
CN106611705B (zh) * 2015-10-21 2019-07-12 国网智能电网研究院 一种碳化硅表面低界面态氧化层的制备方法
CN106611696B (zh) * 2015-10-21 2019-07-12 国网智能电网研究院 一种碳化硅表面氧化膜的制备方法
CN105405749B (zh) * 2015-11-02 2019-05-10 株洲南车时代电气股份有限公司 一种刻蚀碳化硅的方法
GB201613051D0 (en) 2016-07-28 2016-09-14 Landa Labs (2012) Ltd Applying an electrical conductor to a substrate
CN106057683B (zh) * 2016-08-16 2019-10-11 上海华虹宏力半导体制造有限公司 改善rfldmos击穿电压的工艺方法
JP6844176B2 (ja) * 2016-09-29 2021-03-17 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20180233574A1 (en) * 2017-02-10 2018-08-16 Purdue Research Foundation Silicon carbide power transistor apparatus and method of producing same
JP6805074B2 (ja) * 2017-05-12 2020-12-23 株式会社東芝 半導体装置の製造方法
JP6896672B2 (ja) * 2018-03-21 2021-06-30 株式会社東芝 半導体装置及びその製造方法
CN111326573A (zh) * 2018-12-14 2020-06-23 深圳比亚迪微电子有限公司 场效应晶体管及制备方法、电子设备
CN113035691B (zh) * 2021-02-28 2024-06-04 大连理工大学 提高碳化硅mosfet器件稳定性和可靠性的两步氧化后退火工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
JP2008147365A (ja) * 2006-12-08 2008-06-26 Tohoku Univ 半導体装置および半導体装置の製造方法
JP2008244455A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911707B2 (en) * 1998-12-09 2005-06-28 Advanced Micro Devices, Inc. Ultrathin high-K gate dielectric with favorable interface properties for improved semiconductor device performance
JP3551909B2 (ja) * 1999-11-18 2004-08-11 株式会社デンソー 炭化珪素半導体装置の製造方法
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
CN1599961A (zh) * 2001-11-30 2005-03-23 松下电器产业株式会社 半导体装置及其制造方法
US7402472B2 (en) * 2005-02-25 2008-07-22 Freescale Semiconductor, Inc. Method of making a nitrided gate dielectric
JP5524443B2 (ja) * 2006-03-24 2014-06-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP5307381B2 (ja) 2007-11-12 2013-10-02 Ｈｏｙａ株式会社 半導体素子ならびに半導体素子製造法
JP5157843B2 (ja) 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
JP2008147365A (ja) * 2006-12-08 2008-06-26 Tohoku Univ 半導体装置および半導体装置の製造方法
JP2008244455A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10749001B2 (en) 2017-12-06 2020-08-18 Fuji Electric Co., Ltd. Method of evaluating insulated-gate semiconductor device

Also Published As

Publication number Publication date
EP2546867A4 (en) 2014-07-09
KR20130045834A (ko) 2013-05-06
CN102804349A (zh) 2012-11-28
CA2786238A1 (en) 2011-09-15
TW201145400A (en) 2011-12-16
EP2546867A1 (en) 2013-01-16
JPWO2011111627A1 (ja) 2013-06-27
US9012335B2 (en) 2015-04-21
EP3223300A1 (en) 2017-09-27
US20120286291A1 (en) 2012-11-15
CN102804349B (zh) 2015-07-29
WO2011111627A1 (ja) 2011-09-15

Similar Documents

Publication Publication Date Title
JP5880429B2 (ja) 炭化珪素半導体装置の製造方法
JP4647211B2 (ja) 半導体装置及びその製造方法
JP4935741B2 (ja) 炭化珪素半導体装置の製造方法
CN105940498B (zh) 碳化硅半导体装置的制造方法及碳化硅半导体装置
JP5811969B2 (ja) 炭化珪素半導体装置の製造方法
KR20100100585A (ko) 반도체 장치의 제조 방법 및 반도체 장치
WO2014046073A1 (ja) 炭化珪素半導体装置およびその製造方法
JPWO2012131898A1 (ja) 炭化珪素半導体装置
US8524585B2 (en) Method of manufacturing semiconductor device
JPWO2011089687A1 (ja) 炭化ケイ素半導体装置およびその製造方法
JP2005136386A5 (ja)
WO2015045628A1 (ja) 炭化珪素半導体装置の製造方法
JP2009043880A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US20120231618A1 (en) Method of manufacturing semiconductor device
JP5564781B2 (ja) 炭化ケイ素半導体装置およびその製造方法
US8802552B2 (en) Method for manufacturing semiconductor device
JP2016012677A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2003100657A (ja) 半導体装置の製造方法
JP5439856B2 (ja) 絶縁ゲート型電界効果トランジスタ
JP2023013100A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP5825418B2 (ja) 炭化珪素半導体装置の製造方法
JP2021044355A (ja) 半導体装置および半導体装置の製造方法
JP2017168603A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2010027638A (ja) 半導体装置の製造方法および半導体装置
JP2013232563A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160118

R150 Certificate of patent or registration of utility model

Ref document number: 5880429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees