JP5836796B2 - セラミックパッケージ - Google Patents

セラミックパッケージ Download PDF

Info

Publication number
JP5836796B2
JP5836796B2 JP2011287655A JP2011287655A JP5836796B2 JP 5836796 B2 JP5836796 B2 JP 5836796B2 JP 2011287655 A JP2011287655 A JP 2011287655A JP 2011287655 A JP2011287655 A JP 2011287655A JP 5836796 B2 JP5836796 B2 JP 5836796B2
Authority
JP
Japan
Prior art keywords
metallized layer
view
layer
plan
metallized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011287655A
Other languages
English (en)
Other versions
JP2013138070A (ja
Inventor
宏明 山本
宏明 山本
吉田　美隆
美隆 吉田
孝俊 東條
孝俊 東條
鬼頭　直樹
直樹 鬼頭
和重 秋田
和重 秋田
鈴木　淳
淳 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2011287655A priority Critical patent/JP5836796B2/ja
Priority to US14/360,143 priority patent/US9412676B2/en
Priority to KR1020147016450A priority patent/KR101630547B1/ko
Priority to PCT/JP2012/008151 priority patent/WO2013099167A1/ja
Priority to CN201280056761.8A priority patent/CN103959461B/zh
Priority to TW101149965A priority patent/TWI523288B/zh
Publication of JP2013138070A publication Critical patent/JP2013138070A/ja
Application granted granted Critical
Publication of JP5836796B2 publication Critical patent/JP5836796B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10075—Non-printed oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、例えば、水晶振動子、半導体素子、あるいは圧電素子などの電子部品が実装され且つ開口部の封止が確実に行えるキャビティを有するセラミックパッケージに関する。
例えば、セラミックパッケージのキャビティの開口部を封止するために該開口部にロウ付けされる金属製シールリングのロウ付け強度を高めるため、キャビティの外周囲に層状に第１段目のメタライズパターンを印刷し、該パターンの表面で且つ内外方向の中間に沿って高融点金属を一定の幅で印刷してロウ材溜まり用となる第２段目の厚膜パターンを形成し、該２つのパターンの上方に沿って内外方向の断面がハット形状となる薄い第３段目のメタライズパターンを形成すると共に、該第３段目のパターンの上方に、ロウ材を介して上記シールリング（金属枠）をロウ付けした後、該リングの上にキャップ（金属製の蓋）を溶着してなるセラミックパッケージの封止構造が提案されている（例えば、特許文献１参照）。
一方、平面視が四角形状を呈し且つ電子部品が収納される凹部（キャビティ）の開口部を囲む絶縁基体の表面のほぼ全面に第１段目のメタライズ層を枠状に形成し、更に上記表面のコーナ部を除いた第１段目のメタライズ層における四辺の辺部分ごとにのみ帯状で且つ第１段目のメタライズ層よりも幅の狭い第２段目のメタライズ層を形成して、第１段目と第２段目とのメタライズ層全体の厚みを辺部分とコーナ部との間でも均一化することで、上記第１段目と第２段目とのメタライズ層の上方にロウ材を介してロウ付けされる金属枠体の変形を抑制するようにした電子部品収納用パッケージも提案されている（例えば、特許文献２参照）。
しかし、前記特許文献１のように、前記第２段目の厚膜パターンを一定の幅でキャビティの開口部を囲む全周囲に沿って形成すると、四辺の辺部での厚みよりも四隅のコーナ部での厚みが厚くなるため、第３段目の薄いメタライズパターンを介してシールリングをロウ付けした際に、該リングの表面が不均一な高さとなる。その結果、該リングの表面上に金属蓋を溶接しても、キャビティの封止ができなくなる場合があった。しかも、コーナ部では上記ロウ材が比較的厚いため、上記リングのロウ付け時における当該ロウ材の冷却に伴う熱応力や、上記溶接により接合された金属蓋の熱収縮に起因して、コーナ部の表面付近におけるセラミックが剥離する場合があった。
一方、前記特許文献２のように、キャビティの開口部を囲む四辺の辺部にのみ第２段目のメタライズ層を帯状に形成すると、直線の辺部とコーナ部との間で段差が生じる。その結果、第１段目および第２段目のメタライズ層の上に沿って金属枠をロウ付けした際に、該金属枠に傾きが生じることにより、その上に溶接される金属蓋によるキャビティの封止が不可能になる場合があった。
特開平９−１３９４３９号公報（第１〜６頁、図１〜６） 特開２０１０−１３５７１１号公報(第１〜１５頁、図１〜４)
本発明は、背景技術において説明した問題点を解決し、水晶振動子などの電子部品が実装され、開口部の周囲に金属枠を平坦に接合でき、且つ封止が確実に行えるキャビティを有するセラミックパッケージを提供する、ことを課題とする。
課題を解決するための手段および発明の効果
本発明は、前記課題を解決するため、キャビティの開口部を囲むパッケージ本体の表面において、該表面のほぼ全面に形成した第１メタライズ層の表面上に、該第１メタライズ層よりも幅の狭い第２メタライズ層を直線の辺部とコーナ部との間で幅を相違させるなどして形成する、ことに着想して成されたものである。
即ち、本発明による第１のセラミックパッケージ（請求項１）は、表面および裏面を有し、該表面に開口するキャビティを有するセラミック製のパッケージ本体と、平面視が枠状の上記表面に形成された第１メタライズ層、および該第１メタライズ層の表面に枠状に形成され且つパッケージ本体の内外方向に沿った幅が該第１メタライズ層の幅より狭い第２メタライズ層と、を備えたセラミックパッケージであって、平面視で上記表面のコーナ部における上記第２メタライズ層の上記内外方向に沿った幅は、平面視で上記コーナ部を除いた領域における上記第２メタライズ層の上記内外方向に沿った幅よりも狭い、ことを特徴とする。
これによれば、前記第２メタライズ層は、平面視で前記枠状の表面のコーナ部における内外方向に沿った幅は、該平面視で上記コーナ部を除いた領域（直線状の辺部）での内外方向に沿った幅よりも狭く形成されている。そのため、コーナ部とこれを除いた辺部とにおける第２メタライズ層の厚みが、特許文献１のように、表面の全周に沿って同じ幅で形成した場合に比べて比較的均一化されている。従って、第１および第２メタライズ層の上方に追ってロウ付けされる金属枠を、パッケージ本体の表面と平行となるように平坦に接合することが容易となる。
更に、コーナ部に位置する第２メタライズ層の厚みが、前述した従来の幅を表面全体で一定とした形態での厚みに比べて薄くなることで、該コーナ部と辺部との厚みの差が抑えられ、第２メタライズ層の厚みが全てのコーナ部と辺部との双方で均一化されている。そのため、製造時において複数のグリーンシートを積層した焼成前（未焼成）のパッケージ本体を焼成する際に、コーナ部の表面が反り上がる事態が抑制されている。
しかも、前記コーナ部では、第１メタライズ層の上側で且つ第２メタライズ層の外側の位置では、追って金属枠をロウ付けするために用いるロウ材が配設される空間（スペース）の断面形状が、従来に比べて厚みが薄くなり且つ内外方向で広くなった形状になっている。その結果、上記空間に金属枠を接合するためのロウ材を従来とほぼ同量で配設した場合でも、金属枠を高いロウ付け強度で且つ該ロウ材の隙間ない接合により金属枠を接合できると共に、上記ロウ付けに伴って生じる熱応力による表面付近のセラミックの剥離を低減することも可能となる。
尚、前記セラミックには、アルミナなどの高温焼成セラミック、あるいは低温焼成セラミックの一種であるガラス−セラミックなどが含まれる。
また、前記表面のコーナ部とは、平面視が矩形状を呈するキャビティの側面における内隅ごと位置する平面視でアール面の両端と交差し且つ互いに直交する２本の内外方向に沿った一対の仮想線に挟まれた領域を指す。換言すると、コーナ部を除いた領域とは、コーナ部を含まないパッケージ本体の表面（辺部）を指す。
あるいは、前記パッケージ本体およびキャビティが平面視で長円形状を呈する形態におけるコーナ部は、対抗する一対の直線状の辺部を除いた一対の半円形部分における平面視で円形の４分の１である扇形状の領域を指す。
更に、前記内外方向とは、前記パッケージ本体の平面視において、キャビティの中央部と該キャビティの開口部を囲む前記枠状の表面とを結ぶ放射方向である。
また、前記第１メタライズ層および第２メタライズ層は、前記セラミックが高温焼成セラミックの場合には、ＷまたはＭｏおよびそれらの合金が適用され、上記セラミックが低温焼成セラミックの場合には、ＡｇまたはＣｕなどが適用される。
更に、前記第１のセラミックパッケージにおいて、コーナ部における第２メタライズ層の幅は、辺部における第２メタライズ層の幅の２０〜８０％である。
また、前記第１および第２メタライズ層の表面（露出面）には、Ｎｉメッキ膜ないしＡｕメッキ膜が被覆されている。
加えて、前記第１のセラミックパッケージは、複数の該パッケージを平面視で縦横に隣接して併設された多数個取りの形態としても良い。
また、本発明による第２のセラミックパッケージ（請求項２）は、表面および裏面を有し、該表面に開口するキャビティを有するセラミック製のパッケージ本体と、平面視が枠状の上記表面に形成された第１メタライズ層、該第１メタライズ層の表面における各コーナ部を除く領域に形成され且つパッケージ本体の内外方向に沿った幅が該第１メタライズ層の幅より狭い帯状の第２メタライズ層、および各コーナ部に形成され且つ隣接する上記帯状の第２メタライズ層と離隔した平面視が円形の第３メタライズ層と、を備えたセラミックパッケージであって、平面視における上記円形の第３メタライズ層の直径は、上記帯状の第２メタライズ層の内外方向に沿った幅よりも小さい、ことを特徴とする。
これによれば、前記帯状の第２メタライズ層は、平面視で前記枠状の表面のコーナ部を除いた領域（辺部）における第１メタライズ層の表面に沿って形成され、且つコーナ部では、平面視が円形で且つその直径が帯状の第２メタライズ層の幅よりも小さい円形の第３メタライズ層が隣接する帯状の第２メタライズ層と離隔して形成されている。その結果、コーナ部ごとに位置する円形の第３メタライズ層と辺部に位置する帯状の第２メタライズ層との厚みが比較的均一化されている。従って、第１および第２メタライズ層の上方に追ってロウ付けされる金属枠を、パッケージ本体の表面と平行となるように平坦に接合することが容易となる。
更に、コーナ部に位置する円形の第３メタライズ層の厚みが、従来の幅を表面全体で一定とした形態での厚みに比べて薄くなることで、該コーナ部と辺部との厚みの差が抑えられ、第２および第３メタライズ層の厚みが全てのコーナ部と辺部との双方において均一化にされている。そのため、製造時において複数のグリーンシートを積層した未焼成のパッケージ本体を焼成する際に、コーナ部が反り上がる事態を抑制することも可能となる。
しかも、前記コーナ部では、第１メタライズ層の上側で且つ円形の第３メタライズ層の外側の位置では、追って金属枠をロウ付けするために用いるロウ材が配設される空間（スペース）の断面形状が、従来に比べ厚みが薄くなり且つ内外方向では広くなった形状になっている。その結果、上記空間に金属枠を接合するためのロウ材を従来と同量で配設した場合でも、金属枠を高いロウ付け強度で且つ隙間のないロウ材で接合によって該金属枠を接合できると共に、該金属枠のロウ付けにより生じる熱応力による表面付近のセラミックの剥離を低減することも可能となる。
尚、前記第２のセラミックパッケージのパッケージ本体における前記表面および裏面は、平面視で主に矩形（正方形または長方形）を呈するが、該矩形に限定されるものではない。また、前記第２のセラミックパッケージにおいて、コーナ部における円形の第３メタライズ層の直径は、辺部における帯状の第２メタライズ層の幅よりも狭く、具体的には該第２メタライズ層の２０〜８０％である。更に、前記円形の第３メタライズ層とこれに隣接する帯状の第２メタライズ層との間に位置する前記第１メタライズ層のみからなる間隙は、上記第３メタライズ層の直径の３倍以下とするのが後述するロウ材の流動性を確保する点から望ましい。
加えて、前記第２のセラミックパッケージも、複数の該パッケージを平面視で縦横に隣接して併設された多数個取りの形態としても良い。
更に、本発明による第３のセラミックパッケージ（請求項３）は、表面および裏面を有し、該表面に開口するキャビティを有するセラミック製のパッケージ本体と、平面視が枠状の上記表面に形成された第１メタライズ層、および該第１メタライズ層の表面に枠状に形成され且つパッケージ本体の内外方向に沿った幅が該第１メタライズ層の幅より狭い第２メタライズと、上記第１メタライズ層および第２メタライズ層の上方にロウ材を介して接合された金属枠と、を備えたセラミックパッケージであって、平面視で上記表面のコーナ部における上記第１メタライズ層の上側で且つ第２メタライズ層の外側に位置する上記ロウ材の外側面と上記第１メタライズ層の表面との間でなす傾斜角度は、平面視で上記コーナ部を除いた表面における上記第１メタライズ層の上側で且つ第２メタライズ層の外側に位置する上記ロウ材の外側面と上記第１メタライズ層の表面との間でなす傾斜角度よりも低い、ことを特徴とする。
これによれば、前記表面のコーナ部における第１メタライズ層の上側で且つ第２メタライズ層の外側に位置する上記ロウ材の外側面と第１メタライズ層の表面との間でなす傾斜角度が、平面視でコーナ部を除いた辺部の表面における第１メタライズ層の上側で且つ第２メタライズ層の外側に位置する上記ロウ材の外側面と第１メタライズ層の表面との間でなす傾斜角度よりも低くされている。換言すれば、コーナ部で第２メタライズ層の外側に位置するロウ材は、辺部の同様な位置におけるロウ材よりも薄肉で且つ内外方向に沿って長くなり、第１メタライズ層と金属枠とを、比較的高いロウ付け強度を伴って接合している。従って、金属枠を平坦にして強固にパッケージ本体の表面に接合できると共に、該金属枠に対して金属蓋の溶着などによる封止を確実に施すことも可能となる。更に、コーナ部に対する溶融されたロウ材の流れ不足を抑制できるので、パッケージ本体における表面の全周において、ロウ材不足による隙間の欠陥を防ぐことも可能となる。
尚、前記第３のセラミックパッケージは、前記第１のセラミックパッケージに対し、更に前記第１メタライズ層および第２メタライズ層の上方にロウ材を介して金属枠を接合して得られたものでもある。
また、前記第３のセラミックパッケージにおいて、各コーナ部における前記ロウ材の外側面は、側面視で下向きに凸の湾曲面（通称フィレット）である。これに対し、辺部における前記ロウ材の外側面は、側面視で上向きに凸あるいは下向きに凸の湾曲面の何れかとなる。該外側面は、その上端部が前第２メタライズ層の外側面にまで達していたり、垂直断面の中間で屈曲した形態であっても良い。
更に、前記金属枠（リング型金具）は、例えば、コバール（Ｆｅ−２９ｗｔ％Ｎｉ−１７ｗｔ％Ｃｏ）、４２アロイ（Ｆｅ−４２ｗｔ％Ｎｉ）、あるいは１９４合金（Ｃｕ−２．３ｗｔ％Ｆｅ−０．０３ｗｔ％Ｐ）が適用される。更に、前記ロウ材には、例えば、Ａｇロウ（Ａｇ−１５ｗｔ％Ｃｕ）が用いられる。
加えて、前記第１メタライズ層の表面は、前記傾斜角度を決定するための架空の水平面であり、且つ第２メタライズ層の外側に位置する前記ロウ材の外側面は、該外側面の外端縁から内外方向で且つ斜め上向きに沿った架空の接線である。
また、本発明には、前記第２メタライズ層は、前記第１メタライズ層の表面において、前記パッケージ本体の内外方向で、該パッケージ本体における第１メタライズ層の外側面側の端部よりも前記キャビティ側の端部に寄った位置に形成されていると共に、上記第２メタライズ層のコーナ部における上記内外方向の位置は、上記表面のコーナ部を除いた領域における上記第２メタライズ層の上記内外方向の位置よりも上記キャビティ側の端部に寄った位置に形成されている、セラミックパッケージ（請求項４）も含まれる。
これによれば、第２メタライズ層は、平面視で第１メタライズ層の表面において前記キャビティ側の端部に寄った位置に形成されていると共に、コーナ部では該コーナ部を除いた領域よりも更にキャビティ側の端部に寄った位置に形成されている。その結果、前記コーナ部での幅の狭さと相まって、第１メタライズ層の上側で且つ第２メタライズ層の外側の位置では、追って金属枠をロウ付けするために用いるロウ材の配設される空間の断面形状が、従来に比べ薄くなり且つ内外方向では広い形状になっている。従って、上記空間に金属枠を接合するためのロウ材を従来とほぼ同量で配設した場合でも、金属枠を高いロウ付け強度で該ロウ材の隙間のない接合により該金属枠を接合できると共に、該金属枠のロウ付けにより生じる熱応力による表面付近のセラミックの剥離を確実に防ぐことができる。
尚、前記領域とは、前記第１メタライズ層の表面において、各コーナ部を除いた辺部のことである。
更に、本発明には、前記パッケージ本体は、前記裏面にも前記同様のキャビティを前記表面に開口する前記キャビティと対称に有している、セラミックパッケージ（請求項５）も含まれる。
これによれば、パッケージ本体の表面側と裏面側との双方にキャビティが形成されるので、該裏面に開口するキャビティの底面（天井面）には、表面に開口するキャビティに実装される水晶振動子のように封止を必要としないＩＣチップなどの電子部品を実装することができる。
尚、パッケージ本体の表面側にキャビティ、第１、第２メタライズ層、ロウ材、およびロウ付けされた金属枠を有すると共に、該パッケージ本体の裏面に開口するキャビティを有するセラミックパッケージを多数個取りの形態としても良い。
本発明による第１のセラミックパッケージを示す平面図。 図１中のＸ−Ｘ線の矢視に沿った辺部分の部分拡大断面図および同部分における第３のセラミックパッケージを示す部分断面図。 図１中のＹ−Ｙ線の矢視に沿ったコーナ部の部分拡大断面図および同部分における第３のセラミックパッケージを示す部分断面図。 異なる形態の第１のセラミックパッケージにおける図２と同様な部分拡大断面図と、同部分における第３のセラミックパッケージを示す部分断面図。 異なる形態の第１のセラミックパッケージにおける図３と同様な部分拡大断面図と、同部分における第３のセラミックパッケージを示す部分断面図。 コーナ部における異なる形態の第２メタライズ層を示す部分平面図。 コーナ部における別個な形態の第２メタライズ層を示す部分平面図。 コーナ部における別異な形態の第２メタライズ層を示す部分平面図。 本発明による第２のセラミックパッケージを示す平面図。 別異な形態の第１のセラミックパッケージを示す平面図。 第１のセラミックパッケージの応用形態を示す垂直断面図。
以下において、本発明を実施するための形態について説明する。
図１は、本発明による第１のセラミックパッケージ１を示す平面図、図２の左側は、図１中のＸ−Ｘ線の矢視に沿った辺部分の部分拡大断面図、図３の左側は、図１中のＹ−Ｙ線の矢視に沿ったコーナ部の部分拡大断面図である。
第１のセラミックパッケージ１は、図１〜図３に示すように、平面視が枠状の表面３および平面視が長方形（矩形）の裏面４を有し、該表面３に開口するキャビティ６を有するパッケージ本体２と、上記表面３に沿って形成された第１メタライズ層１１および第２メタライズ層１２とを備えている。
上記パッケージ本体２は、四辺の外側面５を含み、例えば、アルミナなどのセラミックＳからなる複数のセラミック層を積層した箱状体である。また、前記キャビティ６は、平面視が長方形状で四隅のアール辺を挟んだ底面７と、四隅のアール面を挟んだ４つの側面８と、図１の左側に位置する短辺の側面８に隣接して突出する一対の台座９とから構成されている。該一対の台座９の上面ごとには、追って実装される水晶振動子などの電子部品の外部端子と接続される電極（何れも図示せず）が形成されている。該電極は、例えば、ＷまたはＭｏなどからなる。
図１、および図２の左側、図３の左側に示すように、第１メタライズ層１１は、前記表面３のほぼ全面にわたって比較的均一な厚みで形成されている。
一方、表面３における４箇所のコーナ部Ｃを除いた領域（以下、辺部とする）に形成された第２メタライズ層１２は、パッケージ本体２の内外方向に沿った幅ｗ１が第１メタライズ層１１よりも狭く、且つコーナ部Ｃごとに位置する第２メタライズ層１２ａの内外方向に沿った幅ｗ２は、上記幅ｗ１よりも狭くなっている。具体的には、コーナ部Ｃにおける第２メタライズ層１２ａの幅ｗ２は、辺部における第２メタライズ層の幅ｗ１の２０〜８０％である。平面視でコーナ部Ｃの第２メタライズ層１２ａは、辺部の第２メタライズ層１２に比べ、平面視で内側の曲線に対し、外側の曲面が一層接近するようなパターンで形成されている。
しかも、図２の左側に示すように、表面３の辺部に位置する第２メタライズ層１２は、パッケージ本体２の内外方向に沿った第１メタライズ層１１の内外方向において、パッケージ本体２の外側面５側の端部までの距離Ｌ２よりも、短い距離Ｌ１を置いたキャビティ６側の端部に寄った位置に形成されている。
また、図３の左側に示すように、表面３のコーナ部Ｃに位置する第２メタライズ層１２ａは、パッケージ本体２の内外方向に沿った第１メタライズ層１１の内外方向において、キャビティ６側の端部からの距離Ｌ１よりも、パッケージ本体２の外側面５側の端部までの距離Ｌ３が大きくなるように、パッケージ本体２の外側面５よりもキャビティ６側の端部に寄った位置に形成されている。
尚、前記第１および第２メタライズ層１１，１２，１２ａもＷまたはＭｏなどからなり、これらの表面（露出面）には、Ｎｉメッキ膜のみ、あるいはＮｉメッキ膜とＡｕメッキ膜との双方が被覆されている。また、前記コーナ部Ｃは、図１中の右上側で例示するように、キャビティ６の側面８，８間における内隅ごと位置する平面視でアール面の両端と交差し且つ互いに直交する２本の内外方向に沿った仮想の一対の一点鎖線に挟まれた領域を指している。
更に、第１メタライズ層１１には、パッケージ本体２のうち、キャビティ６を囲む側壁の少なくとも１つを垂直方向に沿って貫通するビア導体の一端が接続され、該ビア導体は、前記台座９の各端子とも導通している裏面４側の外部端子（何れも図示せず）と電気的に接続されている。
加えて、前記枠状の表面３において、第１メタライズ層１１をパッケージ本体２における四辺の外側面５から若干離した位置に形成したのは、複数のセラミックパッケージ１を平面視で縦横に隣接して配置する多数個取りの形態とした場合において、隣接するセラミックパッケージ１，１の第１および第２メタライズ層１１，１２の上方に配設する次述するロウ材を、それらの上に金属枠を接合すべく溶融した際に、該ロウ材が架橋状に互いに連なる不具合を予防するためである。
前記のような第１のセラミックパッケージ１に対し、図２および図３の右側に示すように、枠状の表面３に形成され且つ表面にＮｉメッキが施された第１および第２メタライズ１１，１２，１２ａの上方に跨って、予めシート枠形状にプリフォームされたロウ材を配置し、該ロウ材の上に金属枠２０を載置した後、上記ロウ材を加熱して溶融した。尚、上記ロウ材は、例えば、Ａｇ−１５ｗｔ％ＣｕのＡｇロウからなり、上記金属枠２０は、例えば、コバールからなり、平面視で矩形枠状を呈する。
その結果、図示のように、第１メタライズ層１１の上側で且つ第２メタライズ層１２，１２ａの外側および内側のロウ材１４，１６を介して、平面視が矩形枠状の金属枠（リング）２０を接合した第３のセラミックパッケージ１ｂを得ることができた。そのうち、表面３の辺部およびコーナ部Ｃにおける第２メタライズ層１２，１２ａの内側には、それぞれ同様な断面を備え且つキャビティ６側に面した縦長の湾曲面１７を有するロウ材１６が、第１および第２メタライズ層１１，１２，１２ａと金属枠２０と囲まれた空間で凝固していた。
一方、図２の右側と図３の右側に示すように、表面３の辺部およびコーナ部Ｃにおける第２メタライズ層１２，１２ａの外周側には、該第２メタライズ層１２，１２ａと第１メタライズ層１１の表面１０と金属枠２０とに囲まれ、第１メタライズ層１１の最外部と金属枠２０の最外部との間に下向きに凸の湾曲した外側面１５を有するロウ材１４が凝固していた。
そして、図示のように、コーナ部Ｃのロウ材１４における第１メタライズ層１１の表面１０と外側面１５の最外縁部にて接する接線ｓとの間でなす傾斜角度θ２は、辺部のロウ材１４における第１メタライズ層１１の表面１０と外側面１５の最外縁部にて接する接線ｓとの間でなす傾斜角度θ１よりも低くなっていた。
前記傾斜角度θ２が傾斜角度θ１よりも低くなったのは、コーナ部Ｃの第２メタライズ層１２ａの幅ｗ２が辺部の第２メタライズ層１２の幅ｗ１よりも狭く、且つコーナ部Ｃの第２メタライズ層１２ａが辺部の第２メタライズ層１２よりも表面３の内外方向において、キャビティ６側に寄って形成され、コーナ部Ｃの第２メタライズ層１２ａの外側には、比較的広い空間が形成されていたことによる。しかも、コーナ部Ｃの第２メタライズ層１２ａの外側では、金属枠２０の外側面よりも第１メタライズ層１１が内外方向に沿って辺部よりも長く外側に飛び出ししていたので、該第１メタライズ層１１の表面１０には、比較的薄いロウ材１４が低く傾斜した外側面１５を伴って形成されていた。
その結果、コーナ部Ｃにおけるロウ材１４による第１メタライズ層１１と金属枠２０との接合強度を高くできると共に、表面３の全周において、外側のロウ材１４を隙間なく連続して形成することもできた。
尚、第１メタライズ層１１の前記表面１０は、パッケージ本体２の表面３と平行な仮想線である。また、外側面１５を含むロウ材１４の最外側の薄肉部分は、いわゆるフィレットと称されている。
前記のような第１のセラミックパッケージ１によれば、第２メタライズ層１２，１２ａは、平面視で枠状の表面３のコーナ部Ｃにおける内外方向に沿った幅ｗ２が、辺部での内外方向に沿った幅ｗ１よりも狭いため、コーナ部Ｃと辺部とにおける第２メタライズ層１２，１２ａの厚みが、比較的均一化されている。その結果、第１および第２メタライズ層１１，１２の上方に追ってロウ付けされる金属枠２０を、パッケージ本体２の表面３と平行となるように接合することができる。
更に、コーナ部Ｃの第２メタライズ層１２ａの厚みが従来の幅を表面全体で一定とした形態に比べて薄くなり、コーナ部Ｃと辺部との厚みの差が抑えられるので、第２メタライス層１２，１２ａの厚みが表面３の全体で均一化されている。そのため、製造時において複数のグリーンシートを積層した未焼成のパッケージ本体を焼成する際に、コーナ部Ｃの表面３付近が反り上がる事態も抑制されている。
しかも、前記コーナ部Ｃにおける第２メタライズ層１２ａの外側の位置では、追って金属枠２０をロウ付けするためのロウ材１４を配設する空間の形状が、従来に比べ薄くなり且つ内外方向で若干広くなるので、上記空間に金属枠２０を接合するためのロウ材１４を従来とほぼ同量で配設した場合でも、金属枠２０を高いロウ付け強度によりロウ材１４の隙間なく接合できると共に、該ロウ付けに伴う熱応力による表面３付近のセラミックＳの剥離を低減することも可能となる。
一方、第１のセラミックパッケージ１に金属枠２０をロウ付けした前記のような第３のセラミックパッケージ１ｂによれば、コーナ部Ｃでの第２メタライズ層１２ａの外側に位置するロウ材１４は、前記傾斜角度の関係（θ２＜θ１）で示すように、辺部の同様な位置のロウ材１４よりも薄肉で且つ内外方向に沿って長いので、第１メタライズ層１１と金属枠２０とを、比較的高いロウ付け強度によって接合している。そのため、金属枠２０を平坦にしてパッケージ本体２の表面３に接合していると共に、該金属枠２０に対して金属蓋を溶着するなどの封止を確実に施すことも可能となる。しかも、コーナ部Ｃにおける第２メタライズ層１２ａの外側では、ロウ材１４の溶融に伴う流れ不足を抑制できるので、パッケージ本体２における表面３の全周に沿って、ロウ材不足による充填不足を防げる。
図４，図５は、前記パッケージ１と異なる形態である第１のセラミックパッケージ１ａ、および該パッケージ１ａに前記金属枠２０を前記同様にロウ付けして接合した異なる形態の第３のセラミックパッケージ１ｃに関する。
図４の左側に示すように、第１のセラミックパッケージ１ａは、パッケージ本体２の表面３における辺部の全面に第１メタライズ層１１が形成され、該辺部の第１メタライズ層１１の表面１０上には、前記と同じ幅ｗ１である第２メタライズ層１２がキャビティ６側の端部と前記と同じ短い距離Ｌ１を置くと共に、パッケージ本体２の外側面５の端部までの長い距離Ｌ４を置いて形成されている。
また、図５の左側に示すように、第１のセラミックパッケージ１ａは、パッケージ本体２の表面３におけるコーナ部Ｃの全面にも第１メタライズ層１１が形成され、該コーナ部Ｃの第１メタライズ層１１の表面１０上には、前記と同じ幅ｗ１である第２メタライズ層１２ａがキャビティ６側の端部と短い距離Ｌ１を置くと共に、パッケージ本体２の外側面５の端部までの更に長い距離Ｌ５を置いて形成されている。以上のような第１セラミックパッケージ１ａによっても、前記パッケージ１と同様の効果を奏することが可能である。
前記セラミックパッケージ１ａに対し、図４および図５の右側に示すように、枠状の表面３に形成され且つ表面にＮｉメッキが施された第１および第２メタライズ１１，１２，１２ａの上方に跨って、予めプリフォームされたロウ材を配置し、該ロウ材の上に金属枠２０を載置した後、上記ロウ材を加熱して溶融した。
その結果、図４，図５の右側に示すように、第１メタライズ層１１の上側で且つ第２メタライズ層１２，１２ａの外側および内側のロウ材１４，１６を介して、平面視が矩形枠状の金属枠２０を接合した異なる形態の第３のセラミックパッケージ１ｃを得ることができた。即ち、図４，図５の右側に示すように、表面３の辺部およびコーナ部Ｃにおける第２メタライズ層１２，１２ａの外周側には、該第２メタライズ層１２，１２ａと第１メタライズ層１１の表面１０と金属枠２０とに囲まれ、第１メタライズ層１１の最外部と金属枠２０の最外部との間に下向きに凸の湾曲した外側面１５ａ、あるいは中間で屈曲した外側面１５ｂを有するロウ材１４が凝固していた。
更に、コーナ部Ｃのロウ材１４における第１メタライズ層１１の表面１０と外側面１５の最外縁部において接する接線ｓとの間でなす傾斜角度θ４は、辺部のロウ材１４における第１メタライズ層１１の表面１０と外側面１５の最外縁部において接する接線ｓとの間でなす傾斜角度θ３よりも低くなって（θ３＞θ４）おり、その理由は前記と同様であった。以上のような第３セラミックパッケージ１ｃによっても、前記パッケージ１ｂと同様の効果を奏することが可能である。
図６は、前記第１のセラミックパッケージ１のコーナ部Ｃにおける異なる形態の第２メタライズ層１２ｂを示す部分平面図である。即ち、図６に示すように、パッケージ本体２における枠状の表面３のほぼ全面に形成された第１メタライズ層１１の上で且つ表面３の内外方向でキャビティ６側の端部に寄った位置に沿って辺部ごとに帯状の第２メタライズ層１２が形成されていると共に、コーナ部Ｃの第２メタライズ層１２ｂには、隣接する２つの第２メタライズ層１２が直角に接続されると共に、該接続部分の外側に平面視で円弧形の凹み部１８が形成されている。
また、図７は、前記第１のセラミックパッケージ１のコーナ部Ｃにおける更に異なる形態の第２メタライズ層１２ｃを示す部分平面図である。
即ち、図７に示すように、表面３に前記同様に形成された第１メタライズ層１１の上で且つ内外方向でキャビティ６側の端部に寄った位置に沿って辺部ごとに帯状の第２メタライズ層１２が形成され、且つコーナ部Ｃの第２メタライズ層１２ｃには、平面視で隣接する２つの第２メタライズ層１２が直角に接続されると共に、該接続部分の外側には平面視で斜め約４５度で交差する面取り１９が形成されている。
更に、図８は、前記第１のセラミックパッケージ１のコーナ部Ｃにおける別異な形態の第２メタライズ層１２ｄを示す部分平面図である。
即ち、図８に示すように、表面３に前記同様に形成された第１メタライズ層１１の上で且つ内外方向でキャビティ６側の端部に寄った位置に沿って辺ごとに帯状の第２メタライズ層１２が形成され、且つコーナ部Ｃの第２メタライズ層１２ｄには、平面視で隣接する２つの第２メタライズ層１２が直角に接続され、かかる接続部分の外側に前記同様の面取り１９とその中間から外側に円弧形で小さく突出し且つ内周側と平行に湾曲する凸部２２が形成されている。
以上のようなコーナ部Ｃの第２メタライズ層１２ｂ，１２ｃ，１２ｄも、辺部の第２メタライズ層１２の内外方向における幅ｗ１よりも、表面３の内外方向における幅が狭いため、表面３の全周に沿って第２メタライズ層１２，１２ｂ〜１２ｄの厚みが、全周を同じ幅で形成した場合に比べて比較的均一化されている。
その結果、コーナＣに前記第２メタライズ層１２ａを形成した前記第１のセラミックパッケージ１と同様な効果を奏することが可能であると共に、前記金属枠２０を前記ロウ材１４，１６を介して各メタライズ層１，１２上に接合することで、前記第３のセラミックパッケージ１ｂ，１ｃと同様な効果を奏し得る。
図９は、本発明による第２のセラミックパッケージ１ｄを示す平面図である。
該第２のセラミックパッケージ１ｄは、図９に示すように、前記同様のパッケージ本体２と、平面視が枠状の表面３に前記同様に形成された第１メタライズ層１１と、表面３のコーナ部Ｃを除く辺部ごとの第１メタライズ層１１上の長手方向で且つ内外方向でキャビティ６側の端部に寄って平行に形成された帯状の第２メタライズ層１２と、表面３の各コーナ部Ｃごとの第１メタライズ層１１の上に形成され且つ隣接する各帯状の第２メタライズ層１２と離隔した平面視が円形の第３メタライズ層２４と、を備えている。
上記円形の第３メタライズ層２４の直径ｄは、帯状の第２メタライズ層１２の内外方向に沿った幅ｗ１よりも小さく設定されている。具体的には、コーナ部Ｃにおける円形の第３メタライズ層２４の直径ｄは、辺部における第２メタライズ層１２の幅ｗ１の２０〜８０％である。
尚、前記円形の第３メタライズ層２４と隣接する各帯状の第２メタライズ層１２との間隙は、少なくとも上記直径ｄ以上で且つ該直径ｄの３倍以下の範囲が、コーナ部Ｃにおける適量の前記ロウ材の内外方向に沿った流動性を確保する点で望ましい。また、円形の第３メタライズ層２４の中心は、直交状に隣接する一対の帯状の第２メタライズ層１２の内側面を延ばした仮想の延長線同士が交差する位置付近とするのが、上記の観点と外側に用いるロウ材１６の広さから望ましい。
前記のような第２のセラミックパッケージ１ｄに対して、枠状の表面３における第１メタライズ層１１、帯状の第２メタライズ層１２、および円形の第３メタライズ層２４の上方に載置した前記同様のロウ材を介して前記同様の金属枠２０を配置し、且つ該ロウ材を溶融および凝固させた。
その結果、前記図２〜図５の各右側に示したのと同様に、辺部あるいはコーナ部Ｃにおける前記第２、第３メタライズ層１２，２４の外側に個別に位置し、且つ前記同様の傾斜角度θ１〜θ４の外側面１５，１５ａ，１５ｂを有するロウ材１４を含む前記同様の第３のセラミックパッケージを得ることができた。
前記のような第２のセラミックパッケージ１ｄにおいても、コーナ部Ｃにおける円形の第３メタライズ層２４と辺部における帯状の第２メタライズ層１２との厚みが比較的均一化されているので、第１、第２、および第３メタライズ層１１，１２，２４の上方に追ってロウ付けされる金属枠２０を、パッケージ本体２の表面３と平行となるように確実に接合できる。
更に、コーナ部Ｃに位置する円形の第３メタライズ層２４の厚みが、従来の幅を表面全体で一定とした形態に比べて薄くなり、コーナ部Ｃと辺部との厚みの差が抑えられるので、パッケージ本体２の表面３全体で第２および第３メタライズ層１２，２４の厚みが均一化されている。そのため、製造時において複数のグリーンシートを積層した未焼成のパッケージ本体を焼成する際に、コーナ部Ｃが反り上がる事態を抑制することも可能となる。
しかも、コーナ部Ｃの第２メタライズ層の外側では、追って金属枠２０を接合するロウ材１４の配設空間の形状が、内外方向において広くなるため、該空間に金属枠２０を接合するためのロウ材１４を従来とほぼ同量で薄くして配設した場合でも、金属枠２０を高いロウ付け強度を持つロウ材１４により隙間なく接合できると共に、該ロウ付けに伴う熱応力による表面３付近のセラミックＳの剥離を低減することも可能となる。
尚、前記円形の第３メタライズ層２４は、同じコーナ部Ｃに２個以上を互いに離隔して併設しても良い。また、第３メタライズ層２４は、長径が隣接する一対の第２メタライズ層１２，１２の端部間の最短距離に沿っており且つ短径が内外方向に沿っている平面視が長円形状あるいは楕円形状の形態としても良い。
図１０は、前記第１のセラミックパッケージ１の応用形態であるセラミックパッケージ３０を示す平面図である。該セラミックパッケージ３０は、図１０に示すように、前記同様のセラミックからなり、平面視が長円形状の表面３３および裏面３４を有するパッケージ本体３２と、平面視で長円枠形状の表面３３に開口する平面視が長円形状のキャビティ３６と、上記表面３３のほぼ全面に形成された第１メタライズ層４１と、該第１メタライズ層４１の上で且つ上記キャビティ３６側に沿って形成された幅の狭い第２メタライズ層４２，４２ａとを備えている。
上記キャビティ３６は、平面視が長円形状の底面３７と、該底面３７の周辺から立設する長円筒形状の側面３８，３９とからなる。図１０で上下一対の平坦な側面３８，３８間には、平面視が半円形状を呈する左右一対の側面３９が位置しており、該側面３９を含む内外方向に沿って２箇所のコーナ部Ｃが連続している。上記底面３７の中央部には、例えば、発光素子の搭載部４０が位置している。
尚、前記パッケージ本体３２は、一対の平坦な外側面３５と一対の半円筒形状の外側面３５ｒも有している。
図１０に示すように、平面視で長円枠形状の表面３３上に形成された第１メタライズ層４１上の辺部には、外側面３５よりもキャビティ３６側の端部に寄って帯状で且つ比較的幅の広い第２メタライズ層４２が形成され、左右のコーナ部Ｃ，Ｃには、外側面３５ｒよりもキャビティ３６の側面３９側に寄って半円形状で且つ上記第２メタライズ層４２よりも幅の狭い第２メタライズ層４２ａが形成されている。該第２メタライズ層４２，４２ａ間の外側には、上記２つの幅間の差に応じた斜辺４３が位置している。尚、第１メタライズ層４１や第２メタライズ層４２，４２ａも前記同様のＷまたはＭｏからなる。
以上のような第１のセラミックパッケージ３０によっても、前記第１のセラミックパッケージ１，１ａと同様な効果を奏することができ、追ってキャビティ３６に発光ダイオードなどの発光素子を搭載した際には、該発光素子の上方に光を透過する封止樹脂を形成して確実に封止することも可能となる。
尚、前記第１および第２メタライズ層４１，４２，４２ａの表面（露出面）には、前記同様にＮｉメッキ膜のみ、あるいはＮｉメッキ膜とＡｕメッキ膜との双方が被覆されている。また、該第１および第２メタライズ層４１，４２，４２ａの上方には、前記同様のロウ材を介して、平面視で長円形状の枠体を呈する金属枠が追って接合される。
図１１は、前記第１のセラミックパッケージ１の異なる応用形態であるセラミックパッケージ１ｅを示す垂直断面図である。該パッケージ１ｅは、図１１に示すように、前記同様の表面３に開口するキャビティ６に加えて、裏面４にも対称に開口するキャビティ６を更に設けたパッケージ本体２ａを備えている。
尚、一対のキャビティ６，６の底面７，７間には、セラミックの仕切版４ａが位置し、且つ図示しないビア導体が貫通している。
以上のようなセラミックパッケージ１ｃによれば、裏面４側に開口するキャビティ６の底面７に封止を必要としないＩＣチップなどの電子部品を更に実装することが可能となる。
尚、前記セラミックパッケージ３０の裏面３４にも、表面３３に開口するキャビティ３６と同じキャビティ３６を対称に形成した形態としても良い。
本発明は、以上において説明した各形態に限定されるものではない。
例えば、前記パッケージ本体を構成するセラミックは、前記アルミナのほか、ムライトや窒化アルミニウムなどの高温焼成セラミックとしたり、低温焼成セラミックの一種であるガラス−セラミックとしても良い。
また、前記セラミックが低温焼成セラミックからなる場合、前記第１および第２メタライズ層などの導体には、ＡｇあるいはＣｕが適用される。
更に、平面視が長円形状の表面３３および裏面３４を含むパッケージ本体３２を有する前記セラミックパッケージ３０において、平面視が半円形を呈する２つの連続するコーナ部Ｃの第１メタライズ層４１の上に、平面視が円形、長円形、あるいは楕円形を呈し且つ互いに離隔する複数の第２メタライズ層を配設した形態としても良い。
加えて、前記セラミックパッケージ１，１ａ〜１ｄは、平面視で縦横に複数個が併設されている多数個取りの形態とされていても良い。
本発明によれば、圧電素子などの電子部品が実装され、開口部の周囲に金属枠を平坦に接合でき、且つ開口部の封止が確実に行えるキャビティを有するセラミックパッケージを確実に提供できる。
１，１ａ，１ｅ，３０……第１のセラミックパッケージ
１ｂ，１ｃ…………………第３のセラミックパッケージ
１ｄ…………………………第２のセラミックパッケージ
２，２ａ，３２……………パッケージ本体
３，３３……………………表面
４，３４……………………裏面
５，３５……………………外側面
６，３６……………………キャビティ
１０…………………………第１メタライズ層の表面
１１，４１…………………第１メタライズ層
１２，４２…………………辺部の第２メタライズ層
１２ａ〜１２ｃ，４２ａ…コーナ部の第２メタライズ層
１４…………………………ロウ材
１５，１５ａ，１５ｂ……ロウ材の外側面
２０…………………………金属枠
２４…………………………コーナ部の第３メタライズ層
Ｓ……………………………セラミック
Ｃ……………………………コーナ部
ｗ１，ｗ２…………………幅
θ１，θ２…………………傾斜角度
ｄ……………………………直径

Claims (5)

  1. 表面および裏面を有し、該表面に開口するキャビティを有するセラミック製のパッケージ本体と、
    平面視が枠状の上記表面に形成された第１メタライズ層、および該第１メタライズ層の表面に枠状に形成され且つパッケージ本体の内外方向に沿った幅が該第１メタライズ層の幅より狭い第２メタライズ層と、を備えたセラミックパッケージであって、
    平面視で上記表面のコーナ部における上記第２メタライズ層の上記内外方向に沿った幅は、平面視で上記コーナ部を除いた領域における上記第２メタライズ層の上記内外方向に沿った幅よりも狭い、
    ことを特徴とするセラミックパッケージ。
  2. 表面および裏面を有し、該表面に開口するキャビティを有するセラミック製のパッケージ本体と、
    平面視が枠状の上記表面に形成された第１メタライズ層、該第１メタライズ層の表面における各コーナ部を除く領域に帯状に形成され且つパッケージ本体の内外方向に沿った幅が該第１メタライズ層の幅より狭い帯状の第２メタライズ層、および各コーナ部に形成され且つ隣接する上記帯状の第２メタライズ層と離隔した平面視が円形の第３メタライズ層と、を備えたセラミックパッケージであって、
    平面視における上記円形の第３メタライズ層の直径は、上記帯状の第２メタライズ層の内外方向に沿った幅よりも小さい、
    ことを特徴とするセラミックパッケージ。
  3. 表面および裏面を有し、該表面に開口するキャビティを有するセラミック製のパッケージ本体と、
    平面視が枠状の上記表面に形成された第１メタライズ層、および該第１メタライズ層の表面に枠状に形成され且つパッケージ本体の内外方向に沿った幅が該第１メタライズ層の幅より狭い第２メタライズと、
    上記第１メタライズ層および第２メタライズ層の上方にロウ材を介して接合された金属枠と、を備えたセラミックパッケージであって、
    平面視で上記表面のコーナ部における上記第１メタライズ層の上側で且つ第２メタライズ層の外側に位置する上記ロウ材の外側面と上記第１メタライズ層の表面との間でなす傾斜角度は、平面視で上記コーナ部を除いた表面における上記第１メタライズ層の上側で且つ第２メタライズ層の外側に位置する上記ロウ材の外側面と上記第１メタライズ層の表面との間でなす傾斜角度よりも低い、
    ことを特徴とするセラミックパッケージ。
  4. 前記第２メタライズ層は、前記第１メタライズ層の表面において、前記パッケージ本体の内外方向で、該パッケージ本体における第１メタライズ層の外側面側の端部よりも前記キャビティ側の端部に寄った位置に形成されていると共に、
    上記第２メタライズ層のコーナ部における上記内外方向の位置は、上記表面のコーナ部を除いた領域における上記第２メタライズ層の上記内外方向の位置よりも上記キャビティ側の端部に寄った位置に形成されている、
    ことを特徴とする請求項１乃至３の何れか一項に記載のセラミックパッケージ。
  5. 前記パッケージ本体は、前記裏面にも前記同様のキャビティを前記表面に開口する前記キャビティと対称に有している、
    ことを特徴とする請求項１乃至４の何れか一項に記載のセラミックパッケージ。
JP2011287655A 2011-12-28 2011-12-28 セラミックパッケージ Expired - Fee Related JP5836796B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011287655A JP5836796B2 (ja) 2011-12-28 2011-12-28 セラミックパッケージ
US14/360,143 US9412676B2 (en) 2011-12-28 2012-12-20 Ceramic package
KR1020147016450A KR101630547B1 (ko) 2011-12-28 2012-12-20 세라믹 패키지
PCT/JP2012/008151 WO2013099167A1 (ja) 2011-12-28 2012-12-20 セラミックパッケージ
CN201280056761.8A CN103959461B (zh) 2011-12-28 2012-12-20 陶瓷封装
TW101149965A TWI523288B (zh) 2011-12-28 2012-12-26 陶瓷封裝

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011287655A JP5836796B2 (ja) 2011-12-28 2011-12-28 セラミックパッケージ

Publications (2)

Publication Number Publication Date
JP2013138070A JP2013138070A (ja) 2013-07-11
JP5836796B2 true JP5836796B2 (ja) 2015-12-24

Family

ID=48696713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011287655A Expired - Fee Related JP5836796B2 (ja) 2011-12-28 2011-12-28 セラミックパッケージ

Country Status (6)

Country Link
US (1) US9412676B2 (ja)
JP (1) JP5836796B2 (ja)
KR (1) KR101630547B1 (ja)
CN (1) CN103959461B (ja)
TW (1) TWI523288B (ja)
WO (1) WO2013099167A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6305713B2 (ja) * 2013-09-24 2018-04-04 Ｎｇｋエレクトロデバイス株式会社 電子部品収納用パッケージの製造方法
JP2015159204A (ja) * 2014-02-25 2015-09-03 日本特殊陶業株式会社 セラミックパッケージ
FR3019375B1 (fr) * 2014-03-31 2016-05-06 Commissariat Energie Atomique Procede de realisation d'un boitier hermetique destine a l'encapsulation d'un dispositif implantable et boitier correspondant
JP6499886B2 (ja) * 2015-03-11 2019-04-10 田中貴金属工業株式会社 電子部品封止用キャップ
JP6450612B2 (ja) * 2015-03-11 2019-01-09 日本特殊陶業株式会社 電子部品装置およびその製造方法
JP2017022334A (ja) * 2015-07-15 2017-01-26 Ｎｇｋエレクトロデバイス株式会社 多数個取り配線基板及びその製造方法
JP7298609B2 (ja) * 2018-06-25 2023-06-27 日本電気硝子株式会社 蓋部材の製造方法、蓋部材、及び電子部品パッケージの製造方法
JP6784317B2 (ja) * 2018-10-15 2020-11-11 三菱マテリアル株式会社 パッケージ用蓋材及びパッケージの製造方法
CN114864785A (zh) * 2018-10-15 2022-08-05 三菱综合材料株式会社 封装用盖部件及封装体的制造方法
CN109698135B (zh) * 2018-12-21 2020-06-02 中国电子科技集团公司第四十七研究所 带金锡合金焊料环的集成电路密封结构的密封方法
JP2022169064A (ja) * 2021-04-27 2022-11-09 Ｎｇｋエレクトロデバイス株式会社 パッケージおよび電子装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3417608B2 (ja) * 1993-08-03 2003-06-16 日本特殊陶業株式会社 半導体パッケージ用のセラミック製リッド基板
JPH08213499A (ja) * 1995-02-07 1996-08-20 Sumitomo Kinzoku Electro Device:Kk セラミック製パッケージ基体、セラミック製パッケージ及び前記パッケージ基体を用いた封着方法
JP2889519B2 (ja) 1995-11-13 1999-05-10 株式会社住友金属エレクトロデバイス セラミックパッケージの封止構造
JPH11260949A (ja) * 1998-03-12 1999-09-24 Sumitomo Metal Electronics Devices Inc セラミックパッケージ及びその製造方法
US6229404B1 (en) * 1998-08-31 2001-05-08 Kyocera Corporation Crystal oscillator
JP2001148436A (ja) * 1999-11-22 2001-05-29 Ngk Spark Plug Co Ltd セラミックパッケージ及びセラミックパッケージの製造方法
JP2002158305A (ja) * 2000-11-21 2002-05-31 Kyocera Corp 電子部品収納用パッケージ
US20040070462A1 (en) * 2002-10-10 2004-04-15 Iyad Alhayek Oscillator package
KR100476564B1 (ko) * 2003-01-21 2005-03-18 삼성전기주식회사 수정진동자 세라믹 패키지
JP2005093675A (ja) * 2003-09-17 2005-04-07 Kyocera Corp 蓋体およびこれを用いた光半導体素子収納用パッケージ
JP2005286273A (ja) * 2004-03-31 2005-10-13 Sohki:Kk 回路基板、回路基板の製造方法、電子デバイス、電子デバイスの製造方法
JP4144036B2 (ja) * 2004-05-21 2008-09-03 株式会社大真空 電子部品用パッケージ及び当該電子部品用パッケージを用いた圧電振動デバイス
JP2008028050A (ja) * 2006-07-19 2008-02-07 Soode Nagano Co Ltd パッケージ用蓋体の製造方法
JP2008192700A (ja) * 2007-02-01 2008-08-21 Alps Electric Co Ltd 電子部品
JP2009088024A (ja) * 2007-09-27 2009-04-23 Citizen Finetech Miyota Co Ltd 電子部品封止体の蓋体、及びそれを用いた電子部品封止体
JP5175078B2 (ja) * 2007-11-05 2013-04-03 日本特殊陶業株式会社 パッケージ
JP5554473B2 (ja) * 2008-03-14 2014-07-23 株式会社大真空 電子部品用パッケージおよび圧電振動デバイス
JP4668291B2 (ja) * 2008-04-16 2011-04-13 日本電波工業株式会社 表面実装用の水晶デバイス
JP5388601B2 (ja) * 2008-10-28 2014-01-15 京セラ株式会社 電子部品収納用パッケージ
JP2010161100A (ja) * 2009-01-06 2010-07-22 Sumitomo Metal Electronics Devices Inc 電子部品収納用セラミックパッケージ
TW201143152A (en) 2010-03-31 2011-12-01 Asahi Glass Co Ltd Substrate for light-emitting element and light-emitting device employing it
TWM403601U (en) 2010-10-14 2011-05-11 Optromax Corp Light emitting diode device
JP2013016660A (ja) * 2011-07-04 2013-01-24 Seiko Epson Corp 電子デバイス用パッケージの製造方法、電子デバイスおよび電子機器

Also Published As

Publication number Publication date
WO2013099167A1 (ja) 2013-07-04
TW201340430A (zh) 2013-10-01
TWI523288B (zh) 2016-02-21
JP2013138070A (ja) 2013-07-11
CN103959461B (zh) 2016-08-17
US20140319982A1 (en) 2014-10-30
KR20140112013A (ko) 2014-09-22
CN103959461A (zh) 2014-07-30
US9412676B2 (en) 2016-08-09
KR101630547B1 (ko) 2016-06-14

Similar Documents

Publication Publication Date Title
JP5836796B2 (ja) セラミックパッケージ
US9215802B2 (en) Wiring substrate and multi-piece wiring substrate
US8212453B2 (en) Piezoelectric resonator device and method for manufacturing piezoelectric resonator device
TWI604572B (zh) 陶瓷封裝體、電子零件裝置及其製造方法
WO2012057286A1 (ja) 配線基板
JP5853702B2 (ja) 圧電振動デバイス
JP2017011045A (ja) セラミックパッケージ、その製造方法、および電子部品装置の製造方法
US8618722B2 (en) Piezoelectric resonator plate and manufacturing method for piezoelectric resonator plate
JP5791283B2 (ja) 電子部品収納用パッケージ、およびそれを備えた電子装置
JP5388601B2 (ja) 電子部品収納用パッケージ
JP2020113722A (ja) パッケージ
JP2008252442A (ja) 圧電振動デバイスの製造方法
JP6993220B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP5925057B2 (ja) セラミックパッケージ
JP2013243232A (ja) セラミックパッケージ用金属枠体およびセラミックパッケージ
JP2001024079A (ja) 電子部品の封止構造
WO2019208577A1 (ja) 放熱基板および電子装置
TWI806265B (zh) 封裝體及其製造方法
JP3783605B2 (ja) 気密封止パッケージおよびこれを用いたデバイス
JP6305713B2 (ja) 電子部品収納用パッケージの製造方法
JP2006066648A (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP2018018939A (ja) 半導体パッケージ、および半導体装置
JP2013157492A (ja) 素子収納用パッケージ、および実装構造体
JP2018200968A (ja) セラミック配線基板
JP2006185953A (ja) 電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151104

R150 Certificate of patent or registration of utility model

Ref document number: 5836796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees