JP5797286B2 - 多層構成素子 - Google Patents

多層構成素子 Download PDF

Info

Publication number
JP5797286B2
JP5797286B2 JP2014010362A JP2014010362A JP5797286B2 JP 5797286 B2 JP5797286 B2 JP 5797286B2 JP 2014010362 A JP2014010362 A JP 2014010362A JP 2014010362 A JP2014010362 A JP 2014010362A JP 5797286 B2 JP5797286 B2 JP 5797286B2
Authority
JP
Japan
Prior art keywords
multilayer
segments
layer
component
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014010362A
Other languages
English (en)
Other versions
JP2014112701A (ja
Inventor
クーガール、ゲオルグ
バウアー、ヴォルフガング
ライニッシュ、マンフレド
アルドリアン、フランツ
オットリンガー、マリオン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2014112701A publication Critical patent/JP2014112701A/ja
Application granted granted Critical
Publication of JP5797286B2 publication Critical patent/JP5797286B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00Layered products essentially comprising ceramics, e.g. refractory products
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/508Piezoelectric or electrostrictive devices having a stacked or multilayer structure adapted for alleviating internal stress, e.g. cracking control layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481Insulating layers on insulating parts, with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/057Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by stacking bulk piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/503Piezoelectric or electrostrictive devices having a stacked or multilayer structure having a non-rectangular cross-section in a plane orthogonal to the stacking direction, e.g. polygonal or circular in top view
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/60Aspects relating to the preparation, properties or mechanical treatment of green bodies or pre-forms
    • C04B2235/604Pressing at temperatures other than sintering temperatures
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/34Oxidic
    • C04B2237/345Refractory metal oxides
    • C04B2237/348Zirconia, hafnia, zirconates or hafnates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/68Forming laminates or joining articles wherein at least one substrate contains at least two different parts of macro-size, e.g. one ceramic substrate layer containing an embedded conductor or electrode
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/704Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the ceramic layers or articles
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/63Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B using additives specially adapted for forming the products, e.g.. binder binders
    • C04B35/632Organic additives
    • C04B35/634Polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Press-Shaping Or Shaping Using Conveyers (AREA)

Description

多層構成素子を製造する方法が記載され、特に複数の多層セグメントが圧着される方法が記載される。また、設定破壊領域を有する多層構成素子についても記載される。
多層アクチュエータを製造する方法は、特許文献1から公知である。微小な歪みが、アクチュエータ構造において意図的に形成されるが、その歪みは、アクチュエータの分極処理の際に、内側に向かって増大する。
長手方向の軸に沿って配置されたセラミック層を有し、少なくとも一つの設定破壊層がセラミック層の間の長手方向の軸の位置に配置される、電気的多層構成素子は、特許文献2から公知である。それは、セラミック層よりも長手方向における抗張力に対して安定性が低い。
独国特許第10234787号明細書 国際公開第2004/077583号
解決すべき課題は、繰り返される機械的応力下で機能性を維持する電気的な多層構成素子を明確にすることである。
複数のセラミック多層セグメントが圧着された、セラミック多層構成素子の製造方法が明示される。セラミック多層セグメントはそれぞれ、圧着された多数のセラミック層を有する。
多層セグメントは、いずれの外形をも有する、少なくとも2つのセラミック層積層体を意味するものと理解される。多層構成素子は、交互に積層され、圧着された複数の多層セグメントの積層体からなる。
例えば切断ツールによって、多層セグメントに損傷を与えずに外側の造形が可能となる、薄い多層セグメントが提供され、任意にはより低いエネルギーまたはより低い動力で駆動される切断ツールの使用が、一定の少数の圧着されたセラミック層の選択によって可能となり得る。このように形成された多数の多層セグメントは圧着され、完全な多層構成素子、例えば多層圧電素子が、所望の外形と厚みで作製され得る。ここでは、外形は、少なくとも一部が曲線的か、円形または楕円形である。
従って、最終的な厚みに達した後にのみ、先ず、所定の形に切断され、このために使用される切断ツールは、多数の材料を一度に切断する非常に大きな力で駆動されなければならないので、損傷を受ける危険にさらされる多層構成素子に比べて、決定的な利点がある。
また、すでに適切な寸法に切断された個々のセラミック層が交互に積層された多層構成素子に比べて、すでに切断された個々のセラミック層を他のセラミック層と積層する前述の工程を除く利点がある。
また、多層セグメントの取り扱いは、例えば輸送の際に、個々のセラミック層よりも容易である。セラミック層のそれぞれの分離で蓄積され得る処理エラーの可能性は、最小化され得る。
個々のセラミック層それぞれが、他のセラミック層の上に置かれる必要がないので、多層構成素子の製造時間は、有利に、著しく短縮される。
製造工程は、多層構成素子が、どのような高さにでも作製され得るという利点を有する。これは、多層構成素子を使用する装置に搭載する際の厳密な位置条件の場合に適用される一定の基準を満たす構成素子を設計することを可能にする。
他の利点は、多層構成素子が、すでに、所望の外形を有する、未焼成の、即ちグリーンの状態で作製され得ることである。これにより、例えば、焼成された構成素子を、費用と時間のかかる研磨処理によって所望の形状にする必要性がなくなる。この工程が除外されると、例えば、外部コンタクトをすぐに或いは直接、焼成された構成素子に適用することが可能となる。従って、これは、追加の有利な効果を生じる。
膜の押圧または取り扱いが、例えば輸送の際により容易となるように、多数のセラミック膜が半製品として膜積層体へと圧着され、そのセラミック膜が特に有機バインダを含有することが好ましい。
セラミック膜積層体または積層されたセラミック膜は、後に切り離されるべきセラミック多層セグメントの横断面と比べて大きな平面を有する。従って、セラミック膜積層体は、半製品として、副産物と呼ばれる、後に切り離されるべき多層セグメントの多数の領域を包含することが好ましい。
セラミック膜が圧着される温度が、多層セグメントが圧着される温度よりも低いことが、特に好ましい。これは、少なくとも最終的に焼成された構成素子において、多層セグメント間の境界領域が、抗張力に対しより低い耐性を有するように、多層セグメントの相互結合を達成するだろう。相対的に、個々の多層セグメントのセラミック層は、互いに堅固に結合される。
製造工程の好ましい実施形態によると、多層セグメントを押圧する際の有機バインダ結合効果は、セラミック膜を押圧する際の結合効果と異なるように設定される。ここでは、バインダは、その活性が多数の処理パラメータ、例えば、温度、多層セグメントが圧着される力、その圧力をかける時間、および膜および/または多層セグメントが圧着される雰囲気または雰囲気の組成に応じて選択されることが好ましい。バインダの活性の制御された変更は、多層セグメントの相互の結合または接合が制御され得るという利点を有する。
1つの実施形態によると、多層セグメントに包含されるセラミック層は、押圧処理の際、グリーン(未焼成)の状態にある。これは、多層セグメントが、先ず、個別に焼成される必要がないことを意味する。
セラミック膜が圧着される温度は、室温から最大25%で変更されることが好ましい。多層セグメントが圧着される温度は、とりわけ75℃から95℃の間にあることが好ましい。
多層セグメント間の境界領域の引っ張り強さは、多層セグメントが圧着される温度を調節することによって決定されることが好ましい。
多層セグメント間の境界領域の引っ張り強さはまた、多層セグメントを押圧する際に適用される圧力を調節することで決定され得る。
加えてまたは代替として、多層セグメント間の境界領域の引っ張り強さは、多層セグメントの押圧の時間を調節することで決定され得る。
温度、圧力および/または押圧時間といった、これらの処理パラメータを調節することで、これらのセグメントに設定破壊領域の機能を与える、2つの多層セグメント間の境界領域のための引っ張り強さが決定される。従って、多層構成素子の使用に応じて、一定の機械的応力に応じるないし亀裂を形成する設定破壊領域を設計することが可能である。設定破壊領域は、それによって、多層構成素子において、目的に適った機械的に弱い箇所を形成する。
この明細書に記載される製造工程によって、多層構成素子の2つの多層セグメント間に生じる設定破壊領域は、一定の抗張力下で、多層構成素子の内部に制御された亀裂を生じさせる。従って、亀裂の形成は、本質的に、セラミック層の平面と平行に生じる。
多層セグメントは、切断ツールによって半製品の膜積層体から切断されることが好ましい。それらは、どのような所望の外形にでも切断され得る。従って、多層セグメントは、特に、円形または楕円形の形状、または少なくともほぼ円形または楕円形の形状で切断されるので、そのような外形を有する多層構成素子が、高品質または安定性の要求に応えるように作製され得る。
プロセス工学の観点から、切断ツールが、切り離された多層セグメントを更なる処理のために直接、例えば更にその他の製造ユニットへと輸送することが特に有利である。
1つの実施形態によると、多層セグメントは、押圧のために空洞部へと更に輸送される。そのような方法によって、輸送のためだけに使用される輸送装置、例えばコンベヤベルトまたはグリッパの必要性がなくなる。
型抜きツール(stamping tool)が切断ツールとして使用される場合、多層セグメントは、特に迅速に、膜積層体から切断され得る。膜積層体が比較的薄いので、型抜きツールは、どのような横断面をも有する、同様に比較的薄い多層セグメントを、損傷を与えることなく打ち抜くことができる。
2つの隣接する多層セグメントは、繰り返し工程の度に、圧着されることが好ましい。例えば、50の多層セグメントを有する多層構成素子に対しては、一組の隣接する多層セグメントそれぞれに対して1つ、つまり、49の押圧工程が実行される。押圧工程の数は、従って、最終的な多層構成素子における多層セグメントの数より1つ少ない。
その方法の1つの実施形態によると、多層セグメントは、空洞部に挿入された多層セグメントの表面に型抜きツールを押しつけることによって圧着される。型抜きツールが押圧する多層セグメントは、常に、空洞部において最上部の位置にある。
製造工程の他の実施形態によると、空洞部において最下部にある多層セグメントに対して、型抜きツールの方向に押しつけるプレスピンの追加的使用で、多層セグメントが圧着される。
印刷された金属塗布膜を有するセラミック膜は、多層セグメントを製造するのに使用され得る。これらの金属塗布膜は、後に、最終産物の多層構成素子の電極または電極層として働き得る。
その製造工程によって、より厚い多層構成素子全体ではなく、個々の多層セグメントが圧着されるので、少なくとも多層構成素子の末端部において、存在し得る内部電極の湾曲をもたらし得る押圧時の反りが非常に小さくなる。これによって、内部電極の凸状または凹状の湾曲が(多層構成素子を垂直方向に通過する軸に関して)最小化される。全体として、高い対称性を有する多層構成素子が作製される。
多層圧電素子は前記製造工程によって作製され得る。このため、セラミック層はPZT(チタン酸ジルコン酸鉛)セラミックを含有することが好ましい。これらのセラミック膜は、多層構成素子が焼成処理にさらされる前の脱バインダ工程の際に、燃え尽きるバインダを含有し得る。
さらに、交互に積層されたセラミック層と電極層との積層体を有し、そのセラミック層に平行に延びる、低減された引っ張り強さを有する設定破壊領域が隣接するセラミック層の間に局在し、部分的にそれらに入り込んだ多層構成素子が明示される。隣接するセラミック層は、従って、設定破壊領域の一部を有する。
多層構成素子は、圧着された個々のセラミック層を有する多数の多層セグメントを有し、これらのセグメントは同時に焼成される。これにより、設定破壊領域は、隣接するセラミック層の間に延在し、部分的にそれらの中まで入り込み、または部分的にセラミック層に包含される。異なる多層セグメントに属する隣接するセラミック層は、設定破壊領域の一部分を形成する。
多層構成素子またはそれに包含される多層セグメントは、その可能な実施形態の全てにおいて、この明細書に記載される製造工程の生産物であることが好ましい。
1つの実施形態に係る設定破壊領域は、多層構成素子全体におけるセラミック層の平均多孔性よりも高い多孔性を有する。
隣接する多層セグメントのエッジ側または表面側のセラミック層は、互いに接しまたは互いに入り込み、多層セグメント間の境界から離れたセラミック層よりも小さい引っ張り強さを有し得るか、またはより多孔性の高い領域を有し得る。多孔性がより増すことはまた、対応する領域におけるセラミック粒子の重量密度がより低くなることとしても理解され得る。
多層セグメント間の設定破壊領域は、多層構成素子が、一定の機械的応力を受けた際に、多層構成素子の内部へと走る亀裂を形成する。電極層または平らな金属塗布膜が、多層セグメント間に配置される場合、亀裂は電極に沿ってまたは平行にまたは電極層を通って延びる。そのため、交互に配置(積層)された2つの電極層を接続することはないだろう。従って、多層構成素子の損傷をもたらすであろう電気的短絡は回避され得る。
多層構成素子は、一定の間隔で多層構成素子の高さ全体に分布する、多数の設定破壊領域を有することが好ましい。その間隔、すなわち2つの隣接する設定破壊領域間の空間は、その間には設定破壊領域がない、多数のセラミック層および電極層から構成される。
第1の配置における、設定破壊部を有する多層構成素子を示す図である。 第2の配置における、設定破壊部を有する多層構成素子を示す図である。 多層構成素子の断面図である。 部分的に挿入された型抜きツールを有し、空洞部の一部分を備える、基本的に大型のブロックの一部の斜視図である。 空洞部を備える、基本的に大型のブロックの上面図である。 部分的に挿入された型抜きツールを有する、空洞部の一部分を備える、基本的に大型のブロックの側面図である。
記載される対象は、以下の実施例によって、より詳細に説明される。
図1aは、交互に配置(積層)された、セラミック層2と電極層3とを有する多層構成素子1を示す。図1bは、図1aの拡大した一部分を示す。多層構成素子は、それぞれが多数のセラミック層と電極層とを含む、多数の多層セグメント4を有する。2つの隣接する多層セグメント4それぞれの間には、各多層セグメント4の内部のより深部にある他のセラミック層の間の表面領域に比べて、低減された強度を有する領域として設計される、設定破壊領域5が存在する。設定破壊領域5は、2つの隣接する多層セグメント間の境界領域に包含され、低減された機械的強度で、隣接する多層セグメントの最下部および最上部のセラミック層に入り込む。
設定破壊領域5は、多層構成素子を製造する方法によって、各多層セグメント4の内部の他のセラミック層の多孔性と比較して低い多孔性を有する領域として実現される。2つの多層セグメント4の間の境界領域における増加した多孔性は、以下のパラメータの組み合わせを調節することによって決定され得る。
−半製品の膜積層体を形成するためにセラミック膜が圧着される際に適用される、温度および/または圧力および圧力をかける時間
−上述のパラメータに依存する結合効果と関連した、セラミック膜に使用されるバインダの選択
−多層セグメントが圧着される際に適用される、温度および/または圧力および圧力をかける時間
図1は、特に2つの多層セグメント4の間の境界領域がどのように設計され得るかについて示す。1つの実施形態によると、低減された引っ張り強さを有する境界領域は、隣接する多層セグメント4の2つのエッジ側または表面側のセラミック層2の間に延在し、そのセラミック層の1つには、印刷された内部電極層3が設置される。これは、設定破壊領域5が、内部電極層2を貫通し、または一定の抗張力によって生じた亀裂が内部電極層を貫通することを意味する。
図2aは、交互に配置(積層)された、セラミック層2と電極層3とを有する多層構成素子1を示す。図2bは、図1aの拡大した一部分を示す。組成において、多層構成素子のこの実施形態は、図1のものに対応する。2つの隣接する多層セグメント上の設定破壊領域5は、しかしながら、ここでは異なるやり方で設計される。設定破壊領域は、隣接する多層セグメント4の2つのエッジ側または表面側の隣接するセラミック層2へと入り込み、これらセラミック層の間には電極層3は存在しない。この種の構造は、例えば、膜積層体から打ち抜かれた多層セグメントが、圧着とは異なる向きで積層されることによって達成され得る。これは、例えば、隣接する2つの圧着された多層セグメント4が、内部電極層3を有さない、互いに面した表面を有し得ることを意味する。
図3は、好ましい外形を有する多層構成素子1の上面図を示す。この場合における多層構成素子、または多層構成素子のそれぞれの多層セグメント4は、断面が円形で、平らな側面を有する。特に好ましいやり方では、外部電極6が、平らな側面部に適用され又は配置され得、その電極は、交互に配置(積層)された、同一の電気極性を有する一連の内部電極3とそれぞれ接触する。
多層構成素子またはその多層セグメントは8〜10mmの直径を有し、平らな側面のそれぞれは2〜4mmの長さを有することが好ましい。
後続の工程が、多層構成素子を製造するために選択されることが好ましい。
1つの実施形態によると、多層構成素子の製造において、懸濁液状の適切なバインダおよびディスパーサ系の添加後に、圧電特性を有するセラミック粉末が膜へと加工される。
その膜は、所望の構造に基づいて、特にスクリーン印刷によって、電極ペーストを印刷されるので、多層構成素子の平らな側面部に絶縁帯が得られる。その絶縁帯は、隣接する内部電極が重なり合わない、ほぼフィールドフリーの領域からなる。それぞれの膜が再度印刷され、その際、膜積層体の隣接する膜の印刷は、オフセットで行われる。
これに続いて、25〜50の膜が被膜または積層されることが好ましい。それらは、105×105mmの領域に関して、100メートルトンの重量下、ほぼ室温での押圧処理によって、1〜2mmの厚みになるように圧着される。各セラミック層の誘電体厚は、その後、約100〜120μmになる。膜積層体の厚さが薄いことで、膜積層体から、任意の種類の多層セグメント、好ましくは円形、楕円形または八角形の横断面を有するものの切断が可能になる。
所望の横断面形状を有する多層セグメントが、圧着された膜積層体から型抜き機で打ち抜かれる。型抜き機または型抜きツールは、多層の連続体を打ち抜くために鋭く突出したエッジを備え、さらに内側に、多層セグメントの表面を圧して、それを膜積層体から分離するよう、平坦な領域を有する。
打ち抜かれた多層セグメントは、(それぞれが単一のセラミック膜によってもたらされる)個々のセラミック層と比較して、多層構成素子を製造する工程において、取り扱いが非常に容易である点で有利である。例えば、それらは、より良好に掴まれることが出来、且つ輸送され得る。この場合、これらの多層セグメントの損傷のリスクもまた低減される。これらの利点の有効性は、打ち抜かれた多層セグメントの横断面の領域が、20mmまたはそれより小さい場合に特に明確である。
膜積層体または積層体から打ち抜かれた高さの低い多層セグメントは、型抜きツールによって、空洞部において積層されることが好ましい。1つの多層セグメントは、約85℃で1500Nの力で、すでに空洞部中にある多層セグメントまたは一部の多層構成素子上に押しつけられる。この処理は、任意の所望の高さ、好ましくは70から100mmの間の高さを有する多層圧電素子が作製されるまで繰り返される。
この場合、小さい領域に関する圧力の分散は比較的小さいので、小さい体積を押圧することの利点が明確となる。空洞部の内壁に発生する摩擦力は、より大きい多層構成素子、例えば、10〜1000mmの高さを有するものの場合よりも小さい。従って、非常に高い対称性を有する多層構成素子が形成され得、押圧の反りは、もはや完成した多層構成素子において検出され得ない。さらに、その製造工程によって、多層構成素子中に存在し得る内部電極は、反りまたは湾曲によって全く影響されないか、または最小限の影響のみを受けるようになる。上述した押圧による反りがない場合、内側に湾曲された、または多層構成素子のエッジで折り曲げられた内部電極部は、もはや認められない。
多層セグメントの間の接合部での絶対的な破壊力を設定するために使用される、好ましい基準は、押圧処理において適用される圧力、温度または保持時間である。
多層セグメントを押圧することによって製造された未焼成の多層構成素子は、その後、脱バインダ処理され、焼成される。その後、外部コンタクトが多層構成素子の側面部に適用され得る。
多層セグメントを押圧することによって形成された多層構成素子の測定は、2つの隣接する多層セグメント間の接合領域が、多層セグメント中にある個々のセラミック層の間の結合よりも小さい強度を有することを示す。多層構成素子が、より弱い接合領域のために、多層構成素子の安定した損傷または制御された損傷に有利に働く1つまたは複数の設定破壊部を包含することが、この効果の利点であると認識される。設定破壊部を素子に導入するための追加の工程または製造工程は、従って、省略され得る。製造技術の観点から、多層構成素子のある一定の高さは、多層セグメントの境界面の数、ひいては設定破壊領域の数を意味するので、設定破壊部の数は、単に多層構成素子の高さによって、すでに決定されている。
設定破壊領域は、一定の抗張力に応じて、セラミック層または電極層に平行に延びる亀裂を形成する。亀裂によって、誘電体が2つの内部電極間の方向に完全に突き破られることはないので、所定の抗張力によって引き起こされる、交互に配置(積層)された内部電極を通してもたらされる、多層構成素子の2つの電極の間の短絡が回避され得る。
図4〜6は、その空洞部8において、多層セグメントが型抜きツール9によって多層構成素子1を形成するように圧着される、好ましくは大型である金属製ブロック7の異なる斜視図を示す。
説明のため、図4は、好ましくは大型である金属製ブロック7の一部の斜視図を示す。
ブロックは、以下の寸法、幅=130〜170mm、高さ=115〜155mm、深さ=30〜70mmを有する。孔部(drilling)として実装された空洞部8は、ブロック7の中央を垂直に貫通する。空洞部は、その空洞部に挿入され示される型抜きツール9を押す、プレスピン(図示せず)の挿入を可能にする開口部10を底部に有する。空洞部は、多層セグメントを囲み輸送する輸送手段または型抜きツールとともに多層セグメントが空洞部に挿入され得るように定められた、内側の内法直径を有する。
下から押すプレスピンと、上から挿入された型抜きツールと、の間に配置された多層セグメントは、圧着される。
1つの実施形態によると、プレスブロック7は、位置決めピンの上に設置され且つネジで固定された多数の部品を有する。しかしながら、プレスブロックはまた、1つの構成要素で、即ち1つの鋳型から形成され得る。
プレスブロックは、鋼鉄製であることが好ましく、セラミック、焼結金属または他の超硬合金といった他の金属が使用され得る。
プレスブロック7は、1つの実施形態によると、ネジまたは他の固定手段による、他の対象物、例えば他のハウジングへブロック7を固定するのに役立つ多数の垂直方向に延びる孔部11を有する。水平方向の固定用孔部12もまた図示される。ネジといった適切な留め具によって、水平方向の固定用孔部12は、(この図では一部のみ示された)複数であり得るブロック部品を1つのブロックユニットへと組立てるのに役立つ。
有利な実施形態によると、発熱体は、プレスブロックを加熱するため垂直方向に延びる孔部11へと挿入される。発熱体は、耐熱性配線として実装され得る。孔部11がまたプレスブロックを固定するために使用される場合、発熱体は、固定用構成要素とともに孔部11に包含され得る。
図5は、図4の斜視図において、一部のみが示されるブロック7の上面図を示す。ブロックの上側中央部に配置される空洞部8の開口部13が示される。切断線A−Aも示され、この切断線を通る全ブロックの部分が前図に示されたものである。水平方向の固定用孔部12の側路および垂直方向の孔部11の開口部が示される。
図6は、ブロック7の側面図である。部分的に挿入された型抜きツール9が上部に示される。固定用孔部12の側路が、底部に示される。
1 多層構成素子
2 セラミック層
3 電極層
4 多層セグメント
5 設定破壊部
6 外部コンタクト
7 大型ブロック
8 空洞部
9 型抜きツール(穴あけ具)
10 空洞部の底側の開口部
11 垂直方向の固定用孔部
12 水平方向の孔部
13 空洞部の上側の開口部
A−A 切断線

Claims (7)

  1. それぞれが交互に積層されたセラミック層(2)と電極層(3)とを含む複数の多層セグメント(4)と、
    前記多層セグメント(4)において、前記セラミック層(2)と平行に延在し、2つの隣接する前記多層セグメント(4)の間に位置する境界領域に設けられ、低減された引っ張り強さを有する設定破壊領域(5)と、を備え、
    前記設定破壊領域(5)は、2つの隣接する前記多層セグメント(4)のエッジ側へと入り込み、更に隣接する前記セラミック層(2)内へと延在する、ことを特徴とする多層構成素子(1)。
  2. 前記電極層(3)が隣接する前記セラミック層(2)の間に配置され、前記設定破壊領域(5)が隣接する前記セラミック層に部分的に含まれる、ことを特徴とする請求項1に記載の多層構成素子(1)。
  3. 前記電極層(3)は、2つの隣接する前記多層セグメント(4)の2つの隣接する前記セラミック層(2)の間に配置されていない、ことを特徴とする請求項1に記載の多層構成素子(1)。
  4. 複数の設定破壊領域(5)が、それぞれ一定の距離で前記多層構成素子(1)の高さ全体に分布しており、前記距離はそれぞれ、複数のセラミック層(2)と電極層(3)とを有する、ことを特徴とする請求項1乃至のいずれか1項に記載の多層構成素子(1)。
  5. それぞれが複数のセラミック層(2)と電極層(3)とを有する、交互に積層された複数の多層セグメント(4)を有し、前記設定破壊領域(5)が隣接する前記多層セグメント(4)の間に延在し、且つ前記多層セグメント(4)に部分的に含まれる、ことを特徴とする請求項1乃至のいずれか1項に記載の多層構成素子(1)。
  6. 前記多層セグメント(4)の間に位置する前記設定破壊領域(5)によって、前記多層セグメント(4)に負荷される機械的応力が前記多層セグメント(4)の内部に入り込む亀裂を生じさせる、ことを特徴とする請求項に記載の多層構成素子(1)。
  7. 前記設定破壊領域(5)が、前記多層構成素子(1)全体における前記セラミック層(2)の平均多孔性よりも高い多孔性を有する、ことを特徴とする請求項1乃至のいずれか1項に記載の多層構成素子(1)。
JP2014010362A 2007-02-02 2014-01-23 多層構成素子 Expired - Fee Related JP5797286B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007005341A DE102007005341A1 (de) 2007-02-02 2007-02-02 Vielschichtbauelement sowie Verfahren zur Herstellung eines Vielschichtbauelements
DE102007005341.1 2007-02-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009547697A Division JP5507261B2 (ja) 2007-02-02 2008-01-31 多層構成素子の製造方法

Publications (2)

Publication Number Publication Date
JP2014112701A JP2014112701A (ja) 2014-06-19
JP5797286B2 true JP5797286B2 (ja) 2015-10-21

Family

ID=39462101

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009547697A Active JP5507261B2 (ja) 2007-02-02 2008-01-31 多層構成素子の製造方法
JP2014010362A Expired - Fee Related JP5797286B2 (ja) 2007-02-02 2014-01-23 多層構成素子

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009547697A Active JP5507261B2 (ja) 2007-02-02 2008-01-31 多層構成素子の製造方法

Country Status (5)

Country Link
US (2) US20100019625A1 (ja)
EP (1) EP2122701B1 (ja)
JP (2) JP5507261B2 (ja)
DE (1) DE102007005341A1 (ja)
WO (1) WO2008092932A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010063217A1 (de) * 2010-12-16 2012-06-21 Robert Bosch Gmbh Elektroden-Trägerfolie, insbesondere zur Herstellung von piezoelektrischen Bauelementen, und Verfahren zur Herstellung eines piezoelektrischen Bauelements
DE102011079658A1 (de) * 2011-07-22 2013-01-24 Robert Bosch Gmbh Verfahren zur Herstellung eines keramischen Mehrlagenbauelements und keramisches Mehrlagenbauelement
CN102820543B (zh) * 2012-06-29 2015-04-29 深圳光启高等理工研究院 大型超材料板材的制造方法及大口径超材料天线罩的制造方法
DE102016101247A1 (de) * 2015-11-02 2017-05-04 Epcos Ag Sensorelement und Verfahren zur Herstellung eines Sensorelements

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60231460A (ja) * 1984-04-14 1985-11-18 日石三菱株式会社 セラミツクス製品の製造方法
JPH0732273B2 (ja) * 1986-05-22 1995-04-10 日本電気株式会社 電歪効果素子
US4932119A (en) * 1989-03-28 1990-06-12 Litton Systems, Inc. Method of making standard electrodisplacive transducers for deformable mirrors
JP2504277B2 (ja) * 1990-04-19 1996-06-05 株式会社村田製作所 積層型セラミック電子部品用セラミックグリ―ンシ―トの製造方法および装置
JP3241129B2 (ja) 1992-11-20 2001-12-25 太平洋セメント株式会社 振動波モータ用の積層型圧電素子及びその製造方法
JPH08306979A (ja) * 1995-05-11 1996-11-22 Tdk Corp 積層型圧電体装置
DE19615694C1 (de) * 1996-04-19 1997-07-03 Siemens Ag Monolithischer Vielschicht-Piezoaktor und Verfahren zur Herstellung
US6261927B1 (en) * 1999-04-30 2001-07-17 International Business Machines Corporation Method of forming defect-free ceramic structures using thermally depolymerizable surface layer
JP4042431B2 (ja) * 2001-04-27 2008-02-06 株式会社デンソー セラミック積層体の製造方法
US7468112B2 (en) * 2001-04-18 2008-12-23 Denso Corporation Method of producing a ceramic laminate
JP4035988B2 (ja) 2001-12-06 2008-01-23 株式会社デンソー セラミック積層体及びその製造方法
JP3891009B2 (ja) 2002-03-06 2007-03-07 株式会社デンソー セラミック積層体の製造方法
DE10234787C1 (de) 2002-06-07 2003-10-30 Pi Ceramic Gmbh Keramische Tec Verfahren zur Herstellung eines monolithischen Vielschichtaktors, monolithischer Vielschichtaktor aus einem piezokeramischen oder elektrostriktiven Material
DE10351377A1 (de) 2002-11-05 2004-10-28 Nippon Soken, Inc., Nishio Laminiertes dielektrisches Element und Verfahren zu seiner Herstellung
JP4393841B2 (ja) * 2002-11-05 2010-01-06 株式会社デンソー 積層型誘電素子及びその製造方法
JP2004274029A (ja) * 2003-02-19 2004-09-30 Denso Corp 圧電アクチュエータ
DE10307825A1 (de) * 2003-02-24 2004-09-09 Epcos Ag Elektrisches Vielschichtbauelement und Schichtstapel
DE102004031402A1 (de) * 2004-06-29 2006-02-09 Siemens Ag Piezoelektrisches Bauteil mit Sollbruchstelle, Verfahren zum Herstellen des Bauteils und Verwendung des Bauteils
DE102004050803A1 (de) * 2004-10-19 2006-04-20 Robert Bosch Gmbh Piezoaktor
DE102005015112B4 (de) * 2005-04-01 2007-05-24 Siemens Ag Monolithisches piezoelektrisches Bauteil mit mechanischer Entkopplungsschicht, Verfahren zum Herstellen des Bauteils und Verwendung des Bauteils
DE102005026717B4 (de) * 2005-06-09 2016-09-15 Epcos Ag Piezoelektrisches Vielschichtbauelement
JP2007019420A (ja) * 2005-07-11 2007-01-25 Tdk Corp 積層型圧電素子
WO2007012485A1 (de) * 2005-07-26 2007-02-01 Siemens Aktiengesellschaft Monolithischer piezoaktor mit änderung der elektrodenstruktur im übergangsbereich sowie verwendung des piezoaktors
DE102005050340A1 (de) * 2005-07-26 2007-02-22 Siemens Ag Piezoaktor und Verfahren zur Herstellung desselben
DE602005011970D1 (de) * 2005-09-16 2009-02-05 Delphi Tech Inc Piezoelektrischer Aktor

Also Published As

Publication number Publication date
US20100019625A1 (en) 2010-01-28
EP2122701B1 (de) 2012-10-10
DE102007005341A1 (de) 2008-08-07
JP2010518596A (ja) 2010-05-27
WO2008092932A1 (de) 2008-08-07
EP2122701A1 (de) 2009-11-25
US9728706B2 (en) 2017-08-08
US20110277913A1 (en) 2011-11-17
JP5507261B2 (ja) 2014-05-28
JP2014112701A (ja) 2014-06-19

Similar Documents

Publication Publication Date Title
KR101551783B1 (ko) 적층 세라믹 전자부품의 제조방법
JP5797286B2 (ja) 多層構成素子
US6721163B2 (en) Stacked ceramic body and production method thereof
JP5590055B2 (ja) 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP5971447B2 (ja) セラミック基板およびモジュール部品の製造方法
JP5131349B2 (ja) 積層型圧電セラミック素子の製造方法
JP5126477B2 (ja) 電子部品、及び、電子部品の製造方法
JP2016219691A (ja) 積層セラミック電子部品の製造方法
JP6536171B2 (ja) 転動装置、転動治具および電子部品の製造方法
JP2002015942A (ja) 積層型電子部品
JP2015023262A (ja) 積層セラミック電子部品の製造方法
JPH08316093A (ja) 積層セラミック電子部品の製造方法
JP4419372B2 (ja) 薄肉セラミック板の製造方法
JP2003037021A (ja) 積層型電子部品の製造方法
JPH11340088A (ja) コンデンサアレイの製造方法
JP2006245042A (ja) セラミック素子
JP2011258681A (ja) 積層型圧電アクチュエータおよびその製造方法
JP4872991B2 (ja) 積層セラミック電子部品の製造方法および集合電子部品
JP5012649B2 (ja) 積層電子部品の製造方法
JPH04206808A (ja) セラミックス積層体の製造方法
JP3324461B2 (ja) 積層セラミックコンデンサアレイの製造方法
JP2006229016A (ja) 積層型電子部品の製造方法
JP2004079617A (ja) 積層セラミックコンデンサの製造方法
JP2004055678A (ja) 積層セラミック電子部品の製造方法
JP2006093286A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141029

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141219

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150818

R150 Certificate of patent or registration of utility model

Ref document number: 5797286

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees