JP5131349B2 - 積層型圧電セラミック素子の製造方法 - Google Patents

積層型圧電セラミック素子の製造方法 Download PDF

Info

Publication number
JP5131349B2
JP5131349B2 JP2010508092A JP2010508092A JP5131349B2 JP 5131349 B2 JP5131349 B2 JP 5131349B2 JP 2010508092 A JP2010508092 A JP 2010508092A JP 2010508092 A JP2010508092 A JP 2010508092A JP 5131349 B2 JP5131349 B2 JP 5131349B2
Authority
JP
Japan
Prior art keywords
laminated
cutting
manufacturing
piezoelectric
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010508092A
Other languages
English (en)
Other versions
JPWO2009128196A1 (ja
Inventor
敬史 浅野
勝弘 堀川
雅親 高田
正紀 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010508092A priority Critical patent/JP5131349B2/ja
Publication of JPWO2009128196A1 publication Critical patent/JPWO2009128196A1/ja
Application granted granted Critical
Publication of JP5131349B2 publication Critical patent/JP5131349B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/178Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator of a laminated structure of multiple piezoelectric layers with inner electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/088Shaping or machining of piezoelectric or electrostrictive bodies by machining by cutting or dicing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062Prior to assembly
    • Y10T156/1075Prior to assembly of plural laminae from single stock and assembling to each other or to additional lamina
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/12Surface bonding means and/or assembly means with cutting, punching, piercing, severing or tearing
    • Y10T156/13Severing followed by associating with part from same source
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Description

本発明は、積層型圧電共振子や積層型圧電フィルタなどに用いられる積層型圧電セラミック素子の製造方法に関し、より詳細には、マザーの積層体を切断工程し、個々の積層型圧電セラミック素子用積層型圧電体を得る工程を備えた積層型圧電セラミック素子の製造方法に関する。
従来、ハードディスクドライブのヘッドやプリンタのヘッドなどを駆動するのに、積層型圧電アクチュエータが用いられている。
積層型圧電アクチュエータでは、より大きな変位量を得るために、内部電極の積層数が増大してきている。また、小型化を進めるために、内部電極間の圧電体層の厚みが薄くされてきている。このように、内部電極間の圧電体層の厚みを薄くし、かつ、内部電極積層数を増大した場合、焼成前に積層型圧電体を積層方向に圧着したとしても、従来の内部電極と圧電体層との密着性を高めることが困難となりがちであった。
そこで、特許文献1では、下記の積層型圧電体の製造方法が提案されている。
図13(a)〜(f)に示すように、特許文献1に記載の製造方法では、先ず、矩形のマザーのセラミックグリーンシート101を用意する。マザーのセラミックグリーンシート101上に、マザーの内部電極パターン102を形成する。内部電極パターン102が形成されたマザーのセラミックグリーンシート101と、内部電極パターン102とは位置がずらされた内部電極パターン104が上面に形成されたマザーのセラミックグリーンシート103とを図13(b)に示すように交互に積層する。図13(b)では、1枚のマザーのセラミックグリーンシート101と、1枚のマザーのセラミックグリーンシート103とが積層されているが、実際には、より多くのセラミックグリーンシート101,103が交互に積層される。
さらに、無地のマザーのセラミックグリーンシート105が積層される。これらのマザーのセラミックグリーンシート101,103,105を積層し、厚み方向に加圧することにより、図13(c)に示す第1次圧着体106が得られる。
次に第1次圧着体106を個々の積層型圧電体の平面形状を有するように厚み方向に切断する。このようにして、図13(d)に示すチップ107を得る。チップ107は、最終的に製造される積層型圧電体と同じ平面形状を有するが、内部電極積層数は、最終的に製造される積層型圧電体の積層数よりもかなり少ない。従って、チップ107では、内部電極102,104と圧着体層とが強固に密着される。
しかる後、図13(e)に示すように、複数個のチップ107を積層方向に積層し、加熱し、加圧することにより、図13(f)に示す積層体生チップ108を得ることができる。積層体生チップ108を得るにあたっては、積層体生チップ108における内部電極の積層数が最終的に製造すべき積層型圧電体における内部電極積層数と等しくなるように、複数のチップ107の数が選ばれている。
このようにして得られた積層体生チップ108を加熱し、バインダーを分解した後、焼成することにより、積層型圧電体を得ることができる。得られた積層型圧電体では、上記チップ107の段階で内部電極とセラミックグリーンシートとが強固に密着されているので、内部電極と圧電体層との剥離が生じ難い。
特開2002−314161号公報
しかしながら、特許文献1に記載の製造方法では、製造工程が非常に煩雑であった。すなわち、第1次圧電体106を得た後、チップ107を切り出すために、厚み方向において二方向に切断しなければならなかった。また、第1次圧着体106を得るための積層工程を実施し、さらに複数のチップ107を積層し、積層体生チップ108を得なければならなかった。さらに、複数のチップ107を積層するに際しては、チップ107が小さいため、その位置決めが非常に煩雑であった。
通常、チップ107の積層数を減らすために、すなわち、複数のチップ107の積層工程における作業を容易とするために、チップ107では、厚み方向すなわち高さ方向の寸法に比べて、幅及び奥行きのほうがかなり小さくなっている。しかしながら、上記のように、第1次圧着体106の切断に際しては、チップ107の厚み方向に第1次圧着体106を切断しなければならなかった。従って、第1次圧着体106からチップ107を高精度に切断することが困難であった。
また、かなり厚い第1次圧着体106を切断しなければならないため、切断に際して用いる切断刃の厚みを薄くすることが困難であった。そのため、第1次圧着体106から得られるチップ107の個数を増大させることが困難であった。
本発明の目的は、上述した従来技術の欠点を解消し、内部電極積層数を増加させた場合であっても、切断工程及び積層工程を簡略化することができ、しかも従来よりも薄い切断刃を用いて高精度に切断することが可能である積層型圧電セラミック素子の製造方法を提供することにある。
本発明によれば、圧電セラミックスを主体とする複数の圧電体層と、複数の圧電体層において隣り合う圧電体層間の少なくとも1つの界面に配置されたストライプ状の内部電極とを有する第1次積層体を用意する工程と、前記第1次積層体を切断後に最終的に得られる積層型圧電体の幅寸法に応じた幅方向寸法を有するように積層方向に切断し、該幅方向寸法を有する複数の第2次積層体を得る工程と、前記複数の第2次積層体の内の2以上の第2次積層体を前記圧電体層の積層方向に積層し、第3次積層体を得る工程と、前記第3次積層体において、積層されている第2次積層体同士を仮着するために、隣り合う第2次積層体間に跨がるように接合材を付与する工程と、第3次積層体を積層方向かつ前記第2次積層体の前記幅方向と平行な方向に切断し、積層型圧電体を得る工程と前記積層型圧電体を焼成する工程とを備えることを特徴とする、積層型圧電セラミック素子の製造方法が提供される。
本発明に係る積層型圧電セラミック素子の製造方法のある特定の局面では、前記第1次積層体を切断して前記複数の第2次積層体を得るにあたり、前記第1次積層体において形成されているストライプ状の内部電極の長さ方向と平行な方向にかつ対向する一対の辺が前記幅方向寸法を有する矩形形状の平面形状を有するように前記第1次積層体を切断する。この場合には、3次積層体の切断時に内部電極の位置を気にせずに切断することができる。
また、本発明に係る積層型圧電セラミック素子の製造方法の他の特定の局面では、前記第1次積層体を切断して前記複数の第2次積層体を得るにあたり、前記第1次積層体において形成されているストライプ状の内部電極の長さ方向と直交する方向にかつ対向する一対の辺が前記幅方向寸法を有する矩形形状の平面形状を有するように前記第1次積層体を切断する。この場合には、3次積層体の切断時に内部電極の位置を視認しながら切断することができる。そのため、電極の位置精度の高い積層体を得ることができる。
本発明に係る積層型圧電セラミック素子の製造方法のさらに別の特定の局面では、上記接合材として、接着剤が用いられ、その場合には、第3次積層体の外表面に接着剤を塗布するだけで、複数の第2次積層体を容易に仮接着することができる。
本発明に係る積層型圧電セラミック素子の製造方法の他の特定の局面によれば、上記接合材として、粘着もしくは接着シートが用いられる。この場合には、第3次積層体を得た後に、粘着もしくは接着シートを第3次積層体の外表面に貼付するだけで、複数の第2次積層体を容易に仮接着することができる。
(発明の効果)
本発明に係る積層型圧電セラミック素子の製造方法によれば、上記幅方向寸法を有する複数の第2次積層体を得るように第1次積層体を切断し、さらに第2次積層体を複数個積層して第3次積層体を得て、第3次積層体を積層方向にかつ上記幅方向寸法と平行に切断することにより積層型圧電体が得られるため、積層工程及び切断工程の簡略化を図ることができる。
特許文献1に記載の製造方法では、小さな複数のチップを積層方向に積層しなければならず、積層工程が煩雑であり、特に積層に際しての位置決めが煩雑であった。これに対して、本発明によれば、複数のチップを内部電極同士の位置関係を考慮して積層するという煩雑な作業を省略することができる。
しかも、全ての内部電極が積層された後の切断工程では、該第3次積層体を上記幅方向と平行な方向に切断すればよいため、すなわち切断長が上記幅方向寸法と等しくなるため、特許文献1に記載の製造方法の場合に比べて、切断長を短くすることができる。よって、切断精度を高めることができる。しかも、切断長を短くすることができるので、厚みの薄い切断刃を用いることができる。よって、切断により除去される材料を少なくすることができ、積層型圧電セラミック素子の量産性を高めることができる。
図1は、本発明の一実施形態に係る製造方法において、第1次積層体を得る工程を説明するための斜視図である。 図2(a)は、本発明の一実施形態で得られる第1次積層体の斜視図であり、(b)は、第2次積層体における内部電極積層状態を説明するための略図的分解斜視図である。 図3は、本発明の一実施形態で得られる第2次積層体を示す斜視図である。 図4は、本発明の一実施形態の製造方法で得られる第3次積層体を示す斜視図である。 図5は、第3次積層体を圧着した後に切断する工程を説明するための斜視図である。 図6は、本発明の一実施形態の製造方法において、第3次積層体を切断する工程を説明するための模式的正面図である。 図7(a)は、第3次積層体から切り出された積層型圧電体を示す斜視図であり、(b)は、該積層型圧電体における第1,2の内部電極の積層状態を説明するための略図的斜視図である。 図8は、本発明の一実施形態の製造方法で得られる積層型圧電セラミック素子を示す斜視図である。 図9は、本発明の一実施形態の変形例に係る製造方法において第1次積層体を切断する工程を説明するための斜視図である。 図10は、図9に示した切断方向に沿って切断して得られた第2次積層体における内部電極積層状態を説明するための模式的分解斜視図である。 図11は、本発明の一実施形態の製造方法の変形例において、第3次積層体を切断するに際しての切断方向を説明するための模式的平面図である。 図12は、本発明の製造方法の他の変形例において、第3次積層体に粘着シートが貼付されている構造を示す斜視図である。 図13(a)〜(f)は、従来の積層型圧電体の製造方法の一例を示す各斜視図である。
符号の説明
1,3…セラミックグリーンシート
2,4…内部電極
2a,4a…内部電極
2b,4b…内部電極
2c,4c…内部電極
5…セラミックグリーンシート
6…第1次積層体
7…第2次積層体
8…第3次積層体
8a,8b…側面
9,10…接着剤
11…圧着体
12,13…積層型圧電体
13a,13b…側面
14,15…外部電極
16…積層型圧電セラミック素子
21,22…粘着シート
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
図1〜図8を参照して、本発明の一実施形態に係る積層型圧電セラミック素子の製造方法を説明する。
本実施形態では、先ず、圧電セラミックス粉末としてチタン酸ジルコン酸鉛(PZT)系粉末と、樹脂バインダーと、分散剤とを含むセラミックスラリーをシート成形し、セラミックグリーンシートを得る。このセラミックグリーンシート上にストライプ状すなわち長手方向を有する矩形形状の複数の内部電極を含む内部電極パターンを印刷する。内部電極パターンの印刷に際しては、Ag−Pd粉末などの金属粉末を含む導電ペーストをスクリーン印刷等によりセラミックグリーンシート上に印刷する方法が用いられる。もっとも、内部電極の印刷は、この方法に限定されるものではない。
次に、上記内部電極パターンが印刷されたセラミックグリーンシートを打ち抜き、第1次圧着用金型内において積層する。なお、打ち抜かれたセラミックグリーンシートの寸法は、本実施形態では、160mm×160mm×厚さ120μmとした。
図1に示すように、上記マザーのセラミックグリーンシートとして、第1,第2のマザーのセラミックグリーンシート1,3を用意した。第1のマザーのセラミックグリーンシート1では、上面にストライプ状の複数の内部電極2を有する内部電極パターンが印刷されている。第2のマザーのセラミックグリーンシート3上には、複数のストライプ状の内部電極4を有する内部電極パターンが印刷されている。内部電極2と内部電極4とは、その形成位置が図1の矢印A方向によりずらされている。内部電極2及び内部電極4は、最終的に得られる積層型圧電セラミック素子において異なる電位に接続される内部電極を形成するために、異なる外表面部分に引き出されることによる。
図1では、第1のマザーのセラミックグリーンシート1と、第2のマザーのセラミックグリーンシート3とが交互に2層積層されている部分が図示されているが、実際には、本実施形態では、第1のマザーのセラミックグリーンシート1を40枚と第2のマザーのセラミックグリーンシート2を40枚積層し、積層数を80層とした。また、第1,2のマザーのセラミックグリーンシート1,3が積層されている部分の上方に1枚の無地のマザーのセラミックグリーンシート5を積層した。このようにして得られた第1次積層体を剛体プレスを用いて50℃の温度で100MPaの圧力を加え、圧着した。このようにして得られた第1次積層体を図2(a)に斜視図で示す。第1次積層体の上記圧着後の寸法は、160mm×160mm×厚み8mmである。
第1次積層体6は、上記のように160mm×160mm×厚み8mmを有する正方形板状の形状を有する。もっとも、第1次積層体6は、正方形の平面形状ではなく、長方形の平面形状を有していてもよい。
次に、図2(b)に一点鎖線Bで示すように、第1次積層体6を切断した。この切断により、図3に示す第2次積層体7を得る。
第2次積層体7は、矩形板状の形状を有する。第2次積層体7の上面の長い方向の寸法を長さ方向寸法L、長さ方向寸法と直交する方向を幅方向とし、幅方向寸法をW、厚み方向寸法をTとする。この幅方向寸法Wは、最終的に得られる積層型圧電体の幅寸法と等しくされている。
上記第2次積層体7を得る切断工程では、第1次積層体6を積層方向に、かつ上記のように、幅方向寸法Wを有する第2次積層体7が得られるように切断が行われる。この切断に際しての切断深さ、すなわち切断長は、第1次積層体6の厚みに相当する上記厚み方向寸法Tである。従って、切断長は8mmであるため、厚みの薄い切断刃を用いて、高精度に切断を行うことができる。また、第1次積層体6から第2次積層体7を得るに際し、切断により除去される部分が少なくなるため、得られる第2次積層体7の数を増やすことができる。
また、上記一点鎖線Bに沿う切断は、前述した第1,2の内部電極2,4のストライプ状の形状の長さ方向と平行な方向に行われる。すなわち、図2(b)に、第2次積層体7において積層されている切断後の内部電極2a,4aを略図的に示すように、上記切断は、最初の内部電極2,4の長さ方向と平行な方向に行われる。
上記のようにして、L=160mm×W=10mm及びT=8mmの第2次積層体7が得られる。
次に、複数の第2次積層体7を図4に示すように、第2次積層体7における積層方向に積層し、第3次積層体8を得る。
図4では略図的に示したが、実際には、上記第2次積層体7を13枚積層し、第3次積層体8を得た。従って、第3次積層体8では、長さLが160mmであり、幅Wが10mmであり、積層方向寸法が8×13=104mmである。
上記第3次積層体8において、隣り合う第2次積層体7同士を仮着するために、第3次積層体8の対向し合う一対の側面8a,8bに、それぞれ、接合材として接着剤9,10を塗布した。接着剤9,10には、隣り合う第2次積層体7,7間にまたがって付与されている。
接着剤9,10は、後述の脱脂焼成に先立って除去されるが、後述する脱脂工程または焼成工程において分解する適宜の接着剤を用いてもよい。接着剤9,10としては、例えば、エポキシ系接着剤を挙げることができる。
しかる後、第3次積層体8を静水圧プレスにより60℃の温度で120MPaの圧力を加えて圧着した。それによって、図5に示す圧着体11を得た。この圧着体11では、長さLは160mmであり、幅Wは10mmであるが、積層方向寸法は100mmであった。
次に、上記圧着体11を図5の一点鎖線Cで示す位置にて、ダイシングソーにより切断した。ダイシングソーによる切断に際しては、厚み0.3mmの切断刃を用い、外形を基準に、一点鎖線C−C間の距離が10mmとなるように切断を行った。上記切断に際しては、図6に模式的に示すように内部電極2a,4aの延びる方向を基準とし、該方向に直交する方向に切断を行った。この一点鎖線Cに沿う切断方向は、上記幅方向寸法Wにおける幅方向と平行な方向であり、かつ上記積層方向と直交する方向である。このようにして、幅方向寸法Wが10mm、積層方向寸法が100mm、幅方向及び積層方向と直交する方向に沿う寸法すなわち一点鎖線C−C間の寸法が10mmである、図7(a)に示す積層型圧電体12を得た。
図7(b)に模式的に示すように、積層型圧電体12においては、上記切断により得られた第1の内部電極2bと第2の内部電極4bとが圧電体層を介して交互に積層されている。
上記のようにして得られた積層型圧電体12を加熱し、セラミックグリーンシート中のバインダーを除去する脱脂工程を行い、次にさらに積層型圧電体を加熱し、焼成を行った。このようにして、図8に示す焼成後の積層型圧電体13を得た。この積層型圧電体13の一対の側面13a,13bに第1,2の外部電極14,15を形成し、積層型圧電セラミック素子16を得た。第1,2の外部電極14,15の形成は、導電ペーストの塗布・焼付、蒸着もしくはスパッタリング等の薄膜形成法、あるいは導伝性接着剤の塗布・硬化などの適宜の方法により行い得る。
上記のように、本実施形態の製造方法では、第1次積層体6を切断して第2次積層体7を得る工程、第3次積層体8を切断して積層型圧電体を得る工程のいずれの切断工程においても、切断長は、最終的な積層型圧電体の幅方向寸法Wと以下とされている。従って、切断長を長くする必要がないため、容易にかつ高精度に切断することができる。
しかも、切断長を短くし得るので、厚みの薄い切断刃を用いて切断工程を実施することができる。よって、切断に際しての切断代を小さくすることができるので、積層型圧電体の量産性を高めることができる。
本願発明者の実験によれば、上記切断長を特許文献1に記載の製造方法における切断長に比べて1/5〜1/4と非常に短くでき、従って切断に際しての精度を大幅に高め得ることが確認された。また、切断刃の厚みについても、特許文献1に記載の製造方法の場合に比べても、1/3〜1/2とすることができ、それによって、切断代を大幅に小さくすることが可能であることも確かめられた。
加えて、最初の切断工程後は、最終的な幅方向寸法Wを有する積層体のまま積層及び切断工程を実施することができるので、積層工程及び切断工程の簡略化を図ることができる。また、煩雑な位置決め工程を実施する必要もない。従って、内部電極積層数を増加させた場合であっても、信頼性に優れた積層型圧電セラミック素子を、容易にかつ高精度に得ることが可能となる。
上記実施形態では、第1次積層体6を切断して第2次積層体7を得るにあたり、ストライプ状の内部電極2,4の長さ方向Lと平行に第1次積層体6が切断されていた。
しかしながら、図9に破線Dで示すように、第1次積層体6は、図2(a)の場合とは異なり、内部電極2,4の長さ方向と直交する方向に切断してもよい。この場合には、得られた第2次積層体7において、図10に分解斜視図で示すように、複数の内部電極2,4が切断された複数の内部電極2c,4cがそれぞれ、各高さ位置において複数形成されることになる。この場合、上下の内部電極2c,4cは、第2次積層体7の長さ方向においてずらされて配置されることになる。
従って、本変形例では、上記実施形態において、第3次積層体8を切断するに際し、内部電極2a,4aの延びる方向と直交する方向に一点鎖線Cに沿って切断されていたが、本変形例では、図11に示すように、上記内部電極2c,4cの端部部分を目標に矢印Eで示すように第3次積層体8の切断を行えばよい。本変形例では、上記のように、第2次積層体7を得る場合の切断方向が異なること、第3次積層体8の切断に際し、上記のように切断が行われることを除いては、上記実施形態と同様にして行われる。従って、本変形例においても、上記実施形態と同様に第2次積層体7を得るための切断工程及び第3次積層体8を切断する際の切断工程における切断長は、やはりW以下の寸法となる。よって、上記実施形態と同様に切断長を短くすることができるので、切断精度を高めることができる。従って、切断作業を容易に行うことができる。さらに、厚みの薄い切断刃を用いることができるので、切断代を小さくすることができる。
また、本変形例においても、上記実施形態と同様に、積層に際しての煩雑な位置決めを必要としないため、積層工程の簡略化をも図ることができる。
なお、図4では、複数の第2次積層体7を仮着するために接着剤9,10を塗布したが、接合剤として、図12に示すように粘着シート21,22を貼付してもよい。すなわち粘着シート21,22は、隣り合う第2次積層体7に跨がるように貼付し、隣り合う第2次積層体7同士を仮着してもよい。粘着シート21,22に変えて、接着シートを用いてもよい。
なお、接着剤9,10や粘着シート21,22は、後の焼成工程において分解し、除去されるものであることが望ましい。その場合には、接着剤や粘着シートなどを除去する工程を省略することができる。もっとも、焼成後にこれらを除去してもよい。また、第3次積層体8から積層型圧電体を切り出すに際し、第3次積層体8の側面の接着剤9,10や粘着シート21,22が貼付されている積層体部分を除去してもよい。
また、上述した実施形態では、積層型圧電体を焼成した第1,2の外部電極が形成されていたが、第1,2の外部電極は焼成前に積層型圧電体に付与されていてもよい。
また、上記実施形態の製造方法で得られる積層型圧電セラミック素子16は、積層型圧電アクチュエータに好適に用いられるが、圧電共振子等の他の積層型圧電セラミック素子に用いてもよい。

Claims (5)

  1. 圧電セラミックスを主体とする複数の圧電体層と、複数の圧電体層において隣り合う圧電体層間の少なくとも1つの界面に配置されたストライプ状の内部電極とを有する第1次積層体を用意する工程と、
    前記第1次積層体を切断後に最終的に得られる積層型圧電体の幅寸法に応じた幅方向寸法を有するように積層方向に切断し、該幅方向寸法を有する複数の第2次積層体を得る工程と、
    前記複数の第2次積層体の内の2以上の第2次積層体を前記圧電体層の積層方向に積層し、第3次積層体を得る工程と、
    前記第3次積層体において、積層されている第2次積層体同士を仮着するために、隣り合う第2次積層体間に跨がるように接合材を付与する工程と、
    第3次積層体を積層方向かつ前記第2次積層体の前記幅方向と平行な方向に切断し、積層型圧電体を得る工程と前記積層型圧電体を焼成する工程とを備えることを特徴とする、積層型圧電セラミック素子の製造方法。
  2. 前記第1次積層体を切断して前記複数の第2次積層体を得るにあたり、前記第1次積層体において形成されているストライプ状の内部電極の長さ方向と平行な方向に、かつ対向する一対の辺が前記幅方向寸法を有する矩形形状の平面形状を有するように前記第1次積層体を切断する、請求項1に記載の積層型圧電セラミック素子の製造方法。
  3. 前記第1次積層体を切断して前記複数の第2次積層体を得るにあたり、前記第1次積層体において形成されているストライプ状の内部電極の長さ方向と直交する方向にかつ対向する一対の辺が前記幅方向寸法を有する矩形形状の平面形状を有するように前記第1次積層体を切断する、請求項1に記載の積層型圧電セラミック素子の製造方法。
  4. 前記接合材が、接着剤である、請求項1〜3のいずれか1項に記載の積層型圧電セラミック素子の製造方法。
  5. 前記接合材が、粘着もしくは接着シートである、請求項1〜3のいずれか1項に記載の積層型圧電セラミック素子の製造方法。
JP2010508092A 2008-04-18 2009-03-03 積層型圧電セラミック素子の製造方法 Expired - Fee Related JP5131349B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010508092A JP5131349B2 (ja) 2008-04-18 2009-03-03 積層型圧電セラミック素子の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008109310 2008-04-18
JP2008109310 2008-04-18
JP2010508092A JP5131349B2 (ja) 2008-04-18 2009-03-03 積層型圧電セラミック素子の製造方法
PCT/JP2009/000952 WO2009128196A1 (ja) 2008-04-18 2009-03-03 積層型圧電セラミック素子の製造方法

Publications (2)

Publication Number Publication Date
JPWO2009128196A1 JPWO2009128196A1 (ja) 2011-08-04
JP5131349B2 true JP5131349B2 (ja) 2013-01-30

Family

ID=41198907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010508092A Expired - Fee Related JP5131349B2 (ja) 2008-04-18 2009-03-03 積層型圧電セラミック素子の製造方法

Country Status (4)

Country Link
US (1) US8062460B2 (ja)
EP (1) EP2267810A4 (ja)
JP (1) JP5131349B2 (ja)
WO (1) WO2009128196A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011079658A1 (de) * 2011-07-22 2013-01-24 Robert Bosch Gmbh Verfahren zur Herstellung eines keramischen Mehrlagenbauelements und keramisches Mehrlagenbauelement
JP5590054B2 (ja) * 2012-02-07 2014-09-17 株式会社村田製作所 積層セラミック電子部品の製造方法
US20150171788A1 (en) * 2013-12-16 2015-06-18 Gabriela Elena Bunea Solar module junction box bypass diode
KR20170078136A (ko) 2015-12-29 2017-07-07 삼성전기주식회사 적층 전자 부품 및 그 제조 방법
EP3601593B1 (en) * 2017-03-24 2021-12-22 Bio-Rad Laboratories, Inc. Universal hairpin primers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142780A (ja) * 1993-11-18 1995-06-02 Brother Ind Ltd 積層型圧電素子の製造方法
JP2001230463A (ja) * 1999-12-06 2001-08-24 Matsushita Electric Ind Co Ltd 積層圧電アクチュエータ
JP2002314161A (ja) * 2001-04-18 2002-10-25 Denso Corp セラミック積層体の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6355986A (ja) * 1986-08-26 1988-03-10 Nec Corp 電歪効果素子の製造方法
JPH01289234A (ja) * 1988-05-17 1989-11-21 Hitachi Condenser Co Ltd 積層セラミックチップコンデンサの製造方法
JPH03191322A (ja) * 1989-12-20 1991-08-21 Fujitsu General Ltd ライトバルブの製造方法
JPH0794359A (ja) 1993-09-20 1995-04-07 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP4000835B2 (ja) * 2001-11-22 2007-10-31 株式会社デンソー セラミック積層体の製造方法
JP2006108351A (ja) 2004-10-05 2006-04-20 Sanyo Electric Co Ltd 積層セラミック電子部品の製造方法
JP4561471B2 (ja) 2005-05-20 2010-10-13 株式会社村田製作所 積層型電子部品の製造方法および積層型電子部品の内部電極形成用スクリーン印刷版

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142780A (ja) * 1993-11-18 1995-06-02 Brother Ind Ltd 積層型圧電素子の製造方法
JP2001230463A (ja) * 1999-12-06 2001-08-24 Matsushita Electric Ind Co Ltd 積層圧電アクチュエータ
JP2002314161A (ja) * 2001-04-18 2002-10-25 Denso Corp セラミック積層体の製造方法

Also Published As

Publication number Publication date
EP2267810A1 (en) 2010-12-29
WO2009128196A1 (ja) 2009-10-22
EP2267810A4 (en) 2014-03-05
US20110024033A1 (en) 2011-02-03
JPWO2009128196A1 (ja) 2011-08-04
US8062460B2 (en) 2011-11-22

Similar Documents

Publication Publication Date Title
JP3852308B2 (ja) 積層型圧電体素子及びその製造方法、並びに、圧電アクチュエータ
JP5131349B2 (ja) 積層型圧電セラミック素子の製造方法
JP2003174210A (ja) セラミック積層体及びその製造方法
JP5971447B2 (ja) セラミック基板およびモジュール部品の製造方法
JP4655493B2 (ja) 圧電素子、圧電アクチュエータ並びに圧電素子及び圧電アクチュエータの製造方法
JP2018056464A (ja) 積層セラミック電子部品の製造方法
US7211930B2 (en) Multilayer piezoelectric element
JP2008192696A (ja) 積層型電子部品の製造方法
JP5319195B2 (ja) 振動体
JP4502130B2 (ja) 積層電子部品の製造方法
JP4466610B2 (ja) 加速度センサおよび加速度センサの製造方法
JP2016219691A (ja) 積層セラミック電子部品の製造方法
JP2005223014A (ja) 積層型圧電素子及びその製造方法
JP2007019420A (ja) 積層型圧電素子
JP2015076452A (ja) コンデンサ素子の製造方法
JP6536171B2 (ja) 転動装置、転動治具および電子部品の製造方法
JP5444593B2 (ja) 積層型圧電素子
JP2539106B2 (ja) 圧電アクチュエ―タおよびその製造方法
JPH0257353B2 (ja)
JP2003133161A (ja) 積層セラミック電子部品の製造方法
JPH06151999A (ja) 積層型圧電/電歪アクチュエータ素子の製造方法
JP2015023262A (ja) 積層セラミック電子部品の製造方法
JP6035773B2 (ja) 積層型圧電アクチュエータおよびその製造方法
JP2008300430A (ja) 積層型圧電素子ならびにその製造方法
JPS59100510A (ja) 積層セラミツクコンデンサの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees