JP5778240B2 - バイアス電流モニタおよびアンプのための制御機構 - Google Patents

Description

米国特許法第１１９条に基づく優先権の主張

特許のための本願は、２００９年７月３０日に出願され、この譲受人に譲受され、ここで参照されることによって明らかに組み込まれる、「パワーアンプバイアス電流モニタおよび制御機構」と題名を付けられた仮出願番号第６１／２３０，０８９号に対する優先権を主張する。

背景

Ｉ．分野
本開示は、一般的に、エレクトロニクス、より詳細には、アンプのためのバイアス回路に関する。

ＩＩ．背景
アンプは、信号増幅を提供するために様々な電子デバイスで一般的に使用される。異なるタイプのアンプは、異なる用途に利用可能である。例えば、セルラー電話のようなワイヤレス通信デバイスは、双方向通信のためのトランスミッタおよびレシーバを含むことができる。トランスミッタは、ドライバアンプ（ＤＡ）およびパワーアンプ（ＰＡ）を含むとしてもよく、レシーバは、低ノイズアンプ（ＬＮＡ）を含むとしてもよく、トランスミッタとレシーバとは、可変ゲインアンプ（ＶＧＡ）を含むとしてもよい。

アンプは、アンプの所望の性能に基づいて選択され得るターゲットバイアス電流を用いて作動するように設計されてもよい。ターゲットバイアス電流は、アンプに適切なバイアス電圧を印加することにより得られてもよい。このバイアス電圧は、固定されてもよく、その後に、アンプの老化、温度、および他の現象により変わる場合があるバイアス電流を結果として生じる場合がある。このように、バイアス電流は、ターゲットバイアス電流からずれる場合があり、ずれはアンプの性能に悪い影響を与える場合がある。例えば、より低いまたはより高いバイアス電流が、アンプの出力電力をシフトさせる場合があるが、それは不適当な場合がある。

図１は、ワイヤレス通信デバイスのブロック図を示す。 図２は、カレントミラーを使用するパワーアンプのためのバイアス調節の典型的な設計を示す。 図３は、パワーアンプにおけるインダクタを渡る電圧に基づくバイアス調節の典型的な設計を示す。 図４は、パワーアンプにおけるトランジスタのゲート−ソース間電圧に基づくバイアス調節の典型的な設計を示す。 図５は、パワーアンプおよびレプリカ回路におけるトランジスタのゲート−ソース間電圧に基づくバイアス調節の典型的な設計を示す。 図６は、フィードバックループを備えたバイアス調節の典型的な設計を示す。 図７は、電源電圧を絶縁するためにスイッチモード電源を使用するバイアス調節の典型的な設計を示す。 図８は、電源電圧を絶縁するためにスイッチモード電源を使用するバイアス調節の典型的なデザインを示す。 図９は、ドレイン電流対ドレイン−ソース間電圧の曲線のファミリーを示す。 図１０は、バイアス電流を調節するプロセスの典型的なデザインを示す。

詳細な説明

後述される詳細な説明は、本開示の典型的な実施形態の説明として意図され、本開示が実行できるただ一つの設計を表すように意図されない。「典型的」の用語は、「例、実例、例証として供給すること」を意味するとしてここで使用される。「典型的」としてここで説明されたいずれかの設計は、他の実施形態を超えてより好ましいまたは有益であるとして解釈される必要はない。詳細な説明は、本開示の典型的な実施形態の完全な理解を提供する目的で特定の詳細を含む。ここで説明される典型的な設計がこれらの特定の詳細なしに実行されてもよいことは、当業者に明白だろう。いくつかの実例において、よく知られた構成およびデバイスは、ここに示された典型的な設計の新しさを不明瞭にしないためにブロック図の形式で示される。

アンプのバイアス電流をモニタリングおよび制御するための技術がここに記述される。

この技術は、ワイヤレス通信デバイス、セルラー電話、携帯情報端末（ＰＤＡ）、ハンドヘルド装置、ワイヤレスモデム、ラップトップ・コンピュータ、コードレス電話機、ブルートゥースデバイス、消費者電子デバイスなどのような様々な電子デバイスに使用されることができる。明瞭性のために、ワイヤレス通信デバイスのための技術の使用が後述される。

図１は、ワイヤレス通信デバイス１００の典型的な設計のブロック図を示す。この典型的な設計において、ワイヤレスデバイス１００は、データプロセッサ１１０およびトランシーバ１２０を含む。トランシーバ１２０は、双方向のワイヤレス通信をサポートするトランスミッタ１３０とレシーバ１５０とを含む。一般に、ワイヤレスデバイス１００は、任意の数の通信システムおよび任意の数の周波数帯域のために、任意の数のトランスミッタおよび任意の数のレシーバを含むとしてもよい。

送信パスでは、データプロセッサ１１０は、送信すべきデータ処理し、トランスミッタ１３０へアナログ出力信号を提供する。トランスミッタ１３０内では、アナログ出力信号は、アンプ（Ａｍｐ）１３２によって増幅され、デジタル／アナログ変換によって引き起こされたイメージを削除するためにローパスフィルタ１３４によってフィルタされ、ＶＧＡ１３６によって増幅され、ミキサ１３８によってベースバンドから無線周波数（ＲＦ）へアップコンバートされる。アップコンバートされた信号は、フィルタ１４０でフィルタされ、さらにドライバアンプ（ＤＡ）１４２およびパワーアンプ（ＰＡ）１４４で増幅され、スイッチ/デュプレクサ１４６を通り抜けて進み、アンテナ１４８によって送信される。

受信パスでは、アンテナ１４８は、基地局および／または他の送信局から信号を受信し、受信信号を提供し、それはスイッチ/デュプレクサ１４６を通り抜けて進み、レシーバ１５０に提供される。レシーバ１５０内で、受信信号はＬＮＡ１５２によって増幅され、バンドパスフィルタ１５４によってフィルタされ、ミキサ１５６によってＲＦからベースバンドへダウンコンバートされる。ダウンコンバートされた信号は、ＶＧＡ１５８によって増幅され、ローパスフィルタ１６０によってフィルタされ、アナログ入力信号を得るためにアンプ１６２によって増幅され、それはデータプロセッサ１１０に提供される。

図１は、周波数が一つのステージでＲＦとベースバンドとの間で信号に変換する直接変換アーキテクチャを実装するトランスミッタ１３０およびレシーバ１５０を示す。トランスミッタ１３０および／またはレシーバ１５０は、さらに、周波数が複数のステージでＲＦとベースバンドとの間で信号に変換するスーパー・ヘテロダイン・アーキテクチャを実装してもよい。局所発振器（ＬＯ）ジェネレータ１７０は、送信および受信ＬＯ信号をそれぞれミキサ１３８および１５６を生成および提供する。位相ロックループ（ＰＬＬ）１７２は、データプロセッサ１１０から制御情報を受け、適切な周波数で送信および受信ＬＯ信号を生成するために制御情報をＬＯジェネレータ１７０に提供する。

図１は、典型低なトランシーバ設計を示す。一般的に、トランスミッタ１３０およびレシーバ１５０における信号の条件付けは、アンプ、フィルタ、ミキサなどのうちの１以上のステージによって実行されてもよい。これらの回路は、図１に示される配置と異なるように配置されてもよい。図１に示されない他の回路もまた、トランスミッタおよびレシーバにおける信号の条件に使用されてもよい。図１のいくつかの回路は、また、省略されてもよい。トランシーバ１２０のすべてまたは部分は、１以上のアナログ集積回路（ＩＣ）、無線周波数ＩＣ（ＲＦＩＣ）、ミックス信号ＩＣなどに実装されてもよい。例えば、トランスミッタ１３０におけるアンプ１３２からパワーアンプ１４４までは、ＲＦＩＣに実装されてもよい。ドライバアンプ１４２およびパワーアンプ１４４は、また、ＲＦＩＣの外部の他のＩＣに実装されてもよい。

データプロセッサ１１０は、例えば、送信および受信信号に対する処理のような、ワイヤレスデバイス１００に対する各種の機能を実行することができる。メモリ１１２は、データプロセッサ１１０のためのプログラムコードとデータとを格納することができる。データプロセッサ１１０は、１以上の特定用途向けＩＣ（ＡＳＩＣ）および／または他のＩＣに実装されてもよい。

ここに記述されたバイアス電流のモニタリングおよび制御のための技術は、図１に示されるアンプのような、様々なタイプのアンプに使用されてもよい。明瞭さのために、後述の多くは、図１のパワーアンプ１４４のような、パワーアンプのバイアス電流のモニタリングおよび制御をカバーする。この技術は、パワーアンプのバイアス電流を測定することができ、老化、およびＩＣプロセス、電源電圧、温度および／または他の現象の変化によるバイアス変化を補正するためにバイアス電流を調節することができる。

図２は、カレントミラーを使用するバイアス調節の典型的な設計の概略図を示す。図２に示される典型的な設計では、パワーアンプ２１０は、インダクタ２１４と連結されたＮチャネル金属酸化膜半導体（ＮＭＯＳ）トランジスタ２１２で実装される。ＮＭＯＳトランジスタ２１２は、入力ＲＦ（ＲＦｉｎ）信号を受けるゲート、回路グラウンドと連結されたソース、出力ＲＦ（ＲＦｏｕｔ）信号を提供するドレインを持つ。インダクタ２１４は、上部電源Ｖｄｄと連結される一端、およびＮＭＯＳトランジスタ２１２のドレインと連結される他端を持つ。抵抗２１６は、ＮＭＯＳトランジスタ２１２のゲートと連結された一端およびバイアス回路２２０からのバイアス電圧Ｖｂｉａｓを受ける他端を持つ。

ＮＭＯＳトランジスタ２１２は、ＲＦｉｎ信号に対する信号増幅を提供する。インダクタ２１４は、ＮＭＯＳトランジスタ２１２に対するパッシブ負荷として作用する。インダクタ２１４は、また、Ｖｄｄ電源からＲＦｏｕｔ信号までのカップリングのノイズを低減するＲＦチョークとして作用する。インダクタ２１４は、さらにパワーアンプ２１０のための出力整合回路の一部でもよい。抵抗２１６は、Ｖｂｉａｓ電圧をＮＭＯＳトランジスタ２１２へ伝えることができるＲＦチョークとして作用するとともに、ＲＦｉｎ信号に対して高インピーダンスパスを提供する。

バイアス回路２２０内では、ＮＭＯＳトランジスタ２２２は、回路グラウンドに連結されたソースと、抵抗２１６に連結されたゲートとを持つ。電流源２３０は、ＮＭＯＳトランジスタ２２２のドレインと連結された一端、およびＶｄｄに連結された他端を持つ。電流源２３０は、可変電流Ｉｃｓを提供することができるプログラム可能電流源としてもよい。ＮＭＯＳトランジスタ２２４は、ＮＭＯＳトランジスタ２２２のゲートに連結されるソースと、ＮＭＯＳトランジスタ２２２のドレインに連結されるゲートと、Ｖｄｄに連結されるドレインとを持つ。抵抗２２６は、ＮＭＯＳトランジスタ２２２のゲートと回路グラウンドとの間に連結される。

パワーアンプ２１０は、インダクタ２１４とＮＭＯＳトランジスタ２１２とを通って流れるＩｂｉａｓのバイアス電流を持つ。Ｉｂｉａｓ電流は、パワーアンプ２１０に対して所望の性能を提供するために選択されるとしてもよい。Ｉｂｉａｓ電流は、ＮＭＯＳトランジスタ２１２のゲートに提供されるＶｂｉａｓ電圧に依存する。所望／ターゲットのＩｂｉａｓ電流は、適切な値にＶｂｉａｓ電圧をセットすることによって得られる。しかしながら、異なるＶｂｉａｓ電圧は、ＮＭＯＳトランジスタ２１２の老化、温度、電源電圧、およびＩＣプロセスの老化などのような様々な要因より、ターゲットのＩｂｉａｓ電流を得るために必要としてもよい。

バイアス回路２２０およパワーアンプ２１０はカレントミラーとして連結される。同じＶｂｉａｓ電圧はＮＭＯＳトランジスタ２１２および２２２の双方のゲートに印加される。ＮＭＯＳトランジスタ２１２を通るＩｂｉａｓ電流は、このように、ＮＭＯＳトランジスタ２２２を通ってＩｃｓ電流と関係があり、次のように表現されてもよい:
Ｉｂｉａｓ＝Ｋ＊Ｉｃｓ 式（１）
ここで、Ｋは、ＮＭＯＳトランジスタ２２２のサイズに対するＮＭＯＳトランジスタ２１２のサイズの比率である。Ｉｂｉａｓ電流の少しだけがバイアス回路２２０に使用されるように、Ｋは１より大きとしてもよく、これにより電力消費を削減できる。

図２に示される典型的な設計は、パワーアンプ２１０におけるＮＭＯＳトランジスタ２１２とバイアス回路２２０におけるＮＭＯＳトランジスタ２２２との間の整合に依存し、式（１）の示されるＩｂｉａｓとＩｃｓとの間の関係を得る。ターゲットのＩｂｉａｓ電流を得るために、対応するターゲットのＩｃｓ電流は、Ｉｃｓ＝Ｉｂｉａｓ／Ｋとして計算されることができる。電流源２３０は、その後、ターゲットのＩｃｓ電流を提供するように調節されることができる。

図２に示されていないが、Ｉｃｓ電流は、また、測定され、電流源２３０は、ターゲットのＩｃｓ電流を得るために制御されてもよい。これは、ターゲットのＩｂｉａｓ電流がパワーアンプ２１０に提供されることを保証することができる。Ｉｂｉａｓ電流はＩｃｓ電流の調節されたバージョンであるので、Ｉｂｉａｓ電流はカレントミラーによって有効に測定されることができる。これは、Ｉｂｉａｓ電流を測定するためにインダクタ２１４と並列な抵抗器を加える必要を回避し、それは、その上で、ＶｄｄとＮＭＯＳトランジスタ２１２との間の電圧降下を回避するだろう。

ある典型的な設計において、バイアス調節は、Ｖｉａｓ電圧対測定されたＩｃｓ電流のルックアップテーブルに基づいて行なわれるとしてもよい。このルックアップテーブルは、コンピュータシミュレーション、経験的な測定などによってパワーアンプ２１０を特徴づけることにより決定されてもよい。測定されたＩｃｓ電流は、ルックアップテーブルに提供されてもよく、その後、ＮＭＯＳトランジスタ２１２のためにＶｂｉａｓ電圧を提供してもよい。他の典型的な設計において、バイアス調節は反復して実行されてもよい。各反復について、測定されたＩｃｓ電流は、ターゲットのＩｃｓ電流と比較されてもよい。もし、測定されたＩｃｓ電流がターゲットのＩｃｓ電流の許容域内にない場合、Ｖｂｉａｓ電圧がターゲットのＩｃｓ電流へ向けて近づくように動くように、調節されてもよい。測定されたＩｃｓ電流がターゲットのＩｃｓ電流の許容域内にある場合、バイアス調節は終了してもよい。

図３は、インダクタ２１４を渡る電圧を測定することによるバイアス調節の典型的な設計の概略図を示す。図３に示される典型的な設計において、バイアス調節回路２４０は、オペレーショナルアンプ(ｏｐ−ａｍｐ)２５２、アナルグ−デジタル変換器（ＡＤＣ）２５８、プロセッサ２６０およびバイアス回路２７０を含む。ｏｐ−ａｍｐ２５２は、インダクタ２１４の２つの端子と連結される２つの入力と、ＡＤＣ２５８と連結される出力とを持つ。プロセッサ２６０は、ＡＤＣ２５８からデジタル出力を受け、バイアス回路２７０を制御し、抵抗２１６に提供される所望のバイアス電圧Ｖｂｉａｓを生成する。プロセッサ２６０は、図１のプロセッサ１１０によって実装されてもよい。バイアス回路２７０は、図２のバイアス回路２２０で実装されてもよく、電流源２３０はプロセッサ２６０によって制御可能としてもよい。バイアス回路２７０は、さらに、プロセッサ２６０からデジタル値を受けて対応するＤＣ電圧を生成することができるデジタル−アナログ変換器（ＤＡＣ）で実装されるとしてもよい。

ｏｐ−ａｍｐ２５２は、インダクタ２１４を渡る電圧を感知／測定する。理想的なインダクタは、純粋に反応的であり、インダクタを渡る電圧降下がない。しかしながら、実際的なインダクタは、いくらかの抵抗を持ち、電圧はこの寄生する抵抗の両端に現われ、次のように表現される：
Ｖｉｎｄ＝Ｒｉｎｄ＊Ｉｂｉａｓ 式（２）
ここで、Ｒｉｎｄはインダクタ２１４の抵抗値であり、Ｖｉｎｄはインダクタ２１４の両端の電圧である。

ｏｐ−ａｍｐ２５２は、ＡＤＣ２５８へ測定されたＶｉｎｄ電圧を提供し、ＡＤＣ２５８は、測定されたＶｉｎｄ電圧を量子化し、プロセッサ２６０にデジタル化されたＶｉｎｄ電圧を提供する。プロセッサ２６０は、ＡＤＣ２５８からのデジタル化されたＶｉｎｄ電圧および知られているＲｉｎｄ抵抗、またはＩｂｉａｓ＝Ｖｉｎｄ／Ｒｉｎｄに基づいて、インダクタ２１４を通過するＩｂｉａｓを計算する。プロセッサ２６０は、計算／測定されたＩｂｉａｓ電流とターゲットのＩｂｉａｓ電流とを比較し、測定されたＩｂｉａｓ電流がターゲットのＩｂｉａｓ電流と整合するようにＶｂｉａｓ電圧を生成するために、バイアス回路２７０を制御する。例えば、もし、測定されたＩｂｉａｓ電流がターゲットのＩｂｉａｓ電流より小さい場合、プロセッサ２６０は、次に、Ｖｉａｓ電圧を増加させるようにバイアス回路２７０を制御させてもよく、Ｖｉａｓ電圧は、その上で、Ｉｂｉａｓ電流を増加させることができる。もし、測定されたＩｂｉａｓ電流がターゲットのＩｂｉａｓ電流より大きければ、その逆が適当だろう。

式（２）に示されるように、Ｉｂｉａｓ電流は、測定されたＶｉｎｄ電圧および既知のＲｉｎｄ抵抗に基づいて決定されてもよい。Ｒｉｎｄ抵抗は、様々な方法で決定されることができる。ある典型的な設計において、Ｒｉｎｄ抵抗は、パワーアンプ２１０が作動可能でない場合に、例えば製造時または現場で、較正によって決定されてもよい。較正のために、既知のＩｂｉａｓ電流は、インダクタ２１４を通じて適用されてもよく、インダクタ２１４を横切ったＶｉｎｄ電圧が測定されてもよい。Ｒｉｎｄ抵抗は、その上で、既知のＩｂｉａｓ電流および測定されたＶｉｎｄ電圧、または、Ｒｉｎｄ＝Ｖｉｎｄ／Ｉｂｉａｓに基づいて、決定されてもよい。

他の典型的な設計において、与えられたＩＣチップ上のＲｉｎｄ抵抗は、ＩＣチップによって観測されたＩＣプロセス状態に基づいて、決定されてもよい。例えば、Ｒｉｎｄ抵抗は、たくさんのＩＣチップに対して、および、コンピュータシミュレーションを用いた異なるＩＣプロセス状態、経験的な測定などによって、特徴づけられてもよい。Ｒｉｎｄ対ＩＣプロセス状態のルックアップテーブルは、その特徴から得られてもよい。それぞれのＩＣチップは、そのＩＣチップによって観測されたＩＣプロセス状態を決定することができるＩＣプロセスモニタを含むとしてもよい。ＩＣチップによって観察されたＩＣプロセス状態は、ルックアップテーブルに提供されてもよく、ルックアップテーブルは観察されたＩＣプロセス状態に対応するＲｉｎｄ抵抗を提供してもよい。

インダクタ２１２の抵抗は、さらに、他の方法で決定されてもよい。その抵抗は、Ｉｂｉａｓ電流を計算するために、一度決定され、後の使用のために格納されてもよい。

図３は、パワーアンプ２１０のバイアス電流を測定するためのインダクタ２１４の使用を示す。図３は、インダクタを横切る電圧を測定するためにインダクタ２１４の固有の抵抗を利用する。外部抵抗は、ＮＭＯＳトランジスタ２１２のドレインとｄｄとの間に並列に加えられない。外部抵抗は電力を消費し、他の有害な影響がある場合があるため、このことは望ましい。

図４は、パワーアンプ４１０内のＮＭＯＳトランジスタのゲート−ソース電圧Ｖｇｓを測定することによるバイアス調節の典型的な設計の概略図を示す。図４に示される典型的な設計において、パワーアンプ４１０は、互いに積み重ねられ、インダクタ４１６と連結された２つのＮＭＯＳトランジスタ４１２および４１４を用いて実装される。ＮＭＯＳトランジスタ４１２は、ＲＦｉｎ信号を受けるゲートと回路グラウンドと連結されるソースとを持つ。ＮＭＯＳトランジスタ４１４は、ＮＭＯＳトランジスタ４１２のドレインと連結されるソースとＲＦｏｕｔに提供するドレインとを持つ。インダクタ４１６は、Ｖｄｄと連結された一端と、ＮＭＯＳトランジスタ４１４のドレインと連結された他端とを持つ。ＮＭＯＳトランジスタ４１２は、パワーアンプ４１０に対して信号増幅を提供する。ＮＭＯＳトランジスタ４１４は、パワーアンプ４１０に対してバッファリングを提供する。ＲＦｏｕｔ信号の電圧振幅は、大きくてもよく、ＮＭＯＳトランジスタ４１２および４１４の間で分離されてもよい。それぞれのＮＭＯＳトランジスタは、その上で、より小さな電圧振幅（例えば、電圧振幅の半分)を観察するだろう。より小さな電圧振幅は、その上で、ＮＭＯＳトランジスタの信頼性を改善することができる。インダクタ４１６は、パッシブ負荷およびＲＦチョークとして作用することができ、さらに、パワーアンプ４１０に対する出力整合回路の部分とすることができる。

抵抗４２２は、ＮＭＯＳトランジスタ４１２のゲートと連結される一端と、バイアス回路４７０からの第１のバイアス電圧Ｖｂｉａｓ１を受ける他端とを持つ。抵抗４２４は、ＮＭＯＳトランジスタ４１４のゲートと連結される一端と、バイアス回路４７０からの第２のバイアス電圧Ｖｂｉａｓ２を受ける他端とを持つ。

図４に示される典型的な設計において、バイアス調節回路４４０は、ｏｐ−ａｍｐ４５２、ＡＤＣ４５８、プロセッサ４６０、ルックアップテーブル４６２、およびバイアス回路４７０を含む。プロセッサ４６０は、図１のプロセッサ１１０によって実装されてもよい。バイアス回路４７０は、図２のバイアス回路２２０を用いて実装されてもよく、電流源２３０は、プロセッサ４６０によって制御可能としてもよい。ｏｐ−ａｍｐ４５２は、ＮＭＯＳトランジスタ４１４のソースと連結される一方の入力と、ＮＭＯＳトランジスタ４１４のゲートと連結される他方の入力とを持つ。ｏｐ−ａｍｐ４５２は、ＮＭＯＳトランジスタ４１４のＶｇｓ電圧を感知／測定し、ＡＤＣ４５８に対して測定されたＶｇｓ電圧を提供する。ＡＤＣ４５８は、測定されたＶｇｓ電圧を量子化し、プロセッサ４６０にデジタル化されたＶｇｓ電圧を提供する。プロセッサ４６０は、ＡＤＣ４５８からのデジタル化されたＶｇｓ電圧に基づいて、ＮＭＯＳトランジスタ４１４を通過するＩｂｉａｓ電流を推定する。プロセッサ４６０は、プロセッサ４６０は、測定されたＩｂｉａｓ電流がターゲットのＩｂｉａｓ電流と整合するようにＶｂｉａｓ１および／またはＶｂｉａｓ２電圧を生成するために、推定／測定されたＩｂｉａｓ電流と、ターゲットのＩｂｉａｓ電流とを比較し、バイアス回路４７０を制御する。例えば、測定されたＩｂｉａｓ電流がターゲットのＩｂｉａｓ電流より小さい場合、その上で、プロセッサ４６０は、Ｖｂｉａｓ１および／またはＶｂｉａｓ２電圧を増加するように、バイアス回路４７０を制御するとしてもよく、Ｖｂｉａｓ１および／またはＶｂｉａｓ２電圧は、Ｉｂｉａｓ電流を増加させることができる。もし、測定されたＩｂｉａｓ電流がターゲットのＩｂｉａｓ電流より大きければ、その逆が適当だろう。

図９は、ＮＭＯＳトランジスタのドレイン電流Ｉｄ対ドレイン−ソース間電圧Ｖｄｓに対する曲線のファミリーを示す。Ｉｄ対Ｖｄｓは、与えられたＶｇｓ電圧に対して描かれてもよい。この曲線は、曲線の折れ曲がりが到達するまで、Ｖｄｓ電圧とともに増加するＩｄ電流を示す。折れ曲がりの後、Ｉｄ電流は、（理想的に）最終値に平らになり、Ｖｄｓが増加した場合に増加しない。図９は、３つの異なるＶｇｓ電圧Ｖｇｓ１，Ｖｇｓ２およｂひＶｇｓ３に対する３つの曲線を示す。図９に示すように、段々に高くなるＶｇｓ電圧に対する曲線は、段々に、Ｉｄ電流のより大きい最終値を持つ。

図４を戻って参照すると、パワーアンプ４１０のＮＭＯＳトランジスタ４１４は、折れ曲がりの上の飽和領域で作動されてもよい。したがって、ＮＭＯＳトランジスタ４１４のＶｇｓ電圧は、対応するＩｄ電流に対してマップされてもよい。ルックアップテーブル４６２は、Ｉｄ対ＮＭＯＳトランジスタ４１４についてのＶｇｓ、を記憶することができる。Ｉｄ対ＮＭＯＳトランジスタ４１４についてのＶｇｓは、測定、コンピュータシミュレーションなどによってＮＭＯＳトランジスタの特徴に基づいて決定されてもよい。ＮＭＯＳトランジスタ４１４のＶｇｓ電圧は、測定されてもよい。測定されたＶｇｓ電圧は、ルックアップテーブル４６２に提供されてもよく、ルックアップテーブル４６２は、対応するＩｄ電流を提供してもよい。プロセッサ４６０は、測定されたＶｇｓ電圧に対するＩｄ電流を受けることができ、バイアス回路４７０へ指示することができ、ターゲットのＩｄ電流を得るためにＶｂｉａｓ１および／またはＶｂｉａｓ２電圧を調節する。

図４は、２つのＮＭＯＳトランジスタ４１２および４１４が互いに積み重ねられた典型的な設計を示す。積み重ねるＮＭＯＳトランジスタの数は、ＲＦｏｕｔ信号の最大の電圧振幅、各ＮＭＯＳトランジスタなどの破壊電圧などに依存してもよい。その積み重ねにおける１以上のＮＭＯＳトランジスタのＶｇｓ電圧は、測定されることができ、１以上のバイアス電圧を調節するために使用されることができ、これによりパワーアンプに対するターゲットのＩｂｉａｓ電流を得る。

図５は、パワーアンプ４１０およびレプリカ回路４３０に備えられるＮＭＯＳトランジスタのＶｇｓを測定することによるバイアス調節の典型的な設計の概略図を示す。レプリカ回路４３０は、積み重ね構成で連結されたＮＭＯＳトランジスタ４３２および４３４を含む。ＮＭＯＳトランジスタ４３２は、ＮＭＯＳトランジスタ４１２のゲートと連結されたゲート、回路グラウンドと連結されたソースを持つ。ＮＭＯＳトランジスタ４３４は、ＮＭＯＳトランジスタ４３２のドレインと連結されたソース、ＮＭＯＳトランジスタ４１４のゲートと連結されたゲート、Ｖｄｄと連結されたドレインを持つ。

図５に示される典型的な設計において、バイアス調節回路４４２は、ｏｐ−ａｍｐ４５２および４５４、マルチプレクサ（Ｍｕｘ）４５６、ＡＤＣ４５８、プロセッサ４６０、ルックアップテーブル４６２、およびバイアス回路４７０を含む。ｏｐ−ａｍｐ４５２は、ＮＭＯＳトランジスタ４１４のソースと連結される一方の入力と、ＮＭＯＳトランジスタ４１４のゲートと連結される他方の入力とを持つ。ｏｐ−ａｍｐ４５２は、ＮＭＯＳトランジスタ４１４のＶｇｓ電圧を感知／測定し、この測定されたＶｇｓをマルチプレクサ４５６の第１の入力に提供する。同様に、ｏｐ−ａｍｐ４５４は、ＮＭＯＳトランジスタ４３４のソースと連結される一方の入力と、ＮＭＯＳトランジスタ４３４のゲートと連結される他方の入力とを持つ。ｏｐ−ａｍｐ４５４は、ＮＭＯＳトランジスタ４３４のＶｇｓ電圧を感知／測定し、この測定されたＶｇｓをマルチプレクサ４５６の第２の入力に提供する。マルチプレクサ４５６は、ｏｐ−ａｍｐ４５２からの測定されたＶｇｓ電圧またはｏｐ−ａｍｐ４５４からの測定されたＶｇｓ電圧をＡＤＣ４５８へ提供する。ＡＤＣ４５８は、マルチプレクサ４５６からの測定されたＶｇｓ電圧を量子化し、デジタル化されたＶｇｓ電圧をプロセッサ４６０へ提供する。プロセッサ４６０は、ＮＭＯＳトランジスタ４１４および４３４に対するデジタル化されたＶｇｓ電圧を受け、後述されるように、ターゲットのＩｂｉａｓ電流がパワーアンプ４１０のために得られるように、Ｖｂｉａｓ１および／またはＶｂｉａｓ２電圧を生成するためにバイアス回路４７０を制御する。

レプリカ回路４３０は、パワーアンプ４１０におけるＮＭＯＳトランジスタ４１２および４１４のレプリカである。しかしながら、レプリカ回路４３０のＮＭＯＳトランジスタ４４３２および４３４は、電力消費を低減するために、パワーアンプ４１０のＮＭＯＳトランジスタ４１２および４１４より小さいサイズとしてもよい。さらに、レプリカ回路４３０のＮＭＯＳトランジスタ４３２および４３４は、パワーアンプ４１０のＮＭＯＳトランジスタ４１２および４１４によって観測される大きな電圧振幅および高バイアス電流にさらされない。したがって、ＮＭＯＳトランジスタ４３２および４３４は、ＮＭＯＳトランジスタ４１２および４１４より老化しない経験を持つ。この区別は、パワーアンプ４１０に対してターゲットのＩｂｉａｓ電流をセットするために使用されてもよい。

パワーアンプ４１０用のターゲットのＩｂｉａｓ電流は、以下のように得られてもよい。まず、レプリカ回路４３０のＮＭＯＳトランジスタ４３４のＶｇｓ電圧は、それぞれＮＭＯＳトランジスタ４３２および４３４のゲートに印加された名目上のＶｂｉａｓ１およびＶｂｉａｓ２電圧を用いて測定されることができる。名目上のＶｂｉａｓ１およびＶｂｉａｓ２電圧は、ＮＭＯＳトランジスタ４３２および４３４を通るターゲットのＩｄ電流を提供すべきであり、レプリカ回路４３０の過去の特徴によって決定されることができる。パワーアンプ４１０のＮＭＯＳトランジスタ４１４のＶｇｓ電圧は、次に、それぞれＮＭＯＳトランジスタ４１２および４１４のゲートに印加された名目上のＶｂｉａｓ１およびＶｂｉａｓ２電圧を用いて測定されることができる。ＮＭＯＳトランジスタ４１４の測定されたＶｇｓ電圧は、ＮＭＯＳトランジスタ４３４のＶｇｓ電圧と比較されることができる。次に、Ｖｂｉａｓ１および／またはＶｂｉａｓ２電圧は、ＮＭＯＳトランジスタ４１４の測定されたＶｇｓ電圧がＮＭＯＳトランジスタ４３４の測定されたＶｇｓ電圧と整合するように、調整されるとしてもよい。ＮＭＯＳトランジスタ４１４のＶｇｓ電圧をＮＭＯＳトランジスタ４３４のＶｇｓ電圧に整合することにより、ＮＭＯＳトランジスタ４１４を通るターゲットのＩｄ電流（したがって、パワーアンプ４１０のためのターゲットＩｂｉａｓ電流）が得られてもよい。

図５に示されていないが、ＮＭＯＳトランジスタ４３４を通るＩｄ電流は、測定されるとしてもよく、Ｖｂｉａｓ１および／またはＶｂｉａｓ２電圧は、ターゲットのＩｄ電流が得られるように、変化されるとしてもよい。ＮＭＯＳトランジスタ４３４を通るターゲットのＩｄ電流を提供可能なＶｂｉａｓ１およびＶｂｉａｓ２は、名目上のＶｂｉａｓ１およびＶｂｉａｓ２電圧として保存されてもよい。

図６は、フィードバックループを使用するバイアス調節の典型的な設計の概略図を示す。パワーアンプ４１０およびレプリカ回路４３０は、それぞれ図４および５に対して上述されたように連結される。図６に示される典型的な設計において、バイアス調節回路４４４は、ローパスフィルタ４６２、ｏｐ−ａｍｐ４６４、プロセッサ４６０、およびバイアス回路４７０を含む。ローパスフィルタ４６２とｏｐ−ａｍｐ４６４とは、フィードバック回路を形成する。ローパスフィルタ４６２は、パワーアンプ４１０のＮＭＯＳトランジスタ４１２のドレインと連結される入力を持ち、入力信号におけるＲＦ成分を除去するためのフィルタリングを実行し、感知された電圧Ｖｓｅｎｓｅを提供する。Ｖｓｅｎｓｅ電圧は、ＮＭＯＳトランジスタ４１２のドレインの直流（ＤＣ）電圧を示す。ｏｐ−ａｍｐ４６４は、ローパスフィルタ４６２の出力と連結された非反転入力と、ＮＭＯＳトランジスタ４３２のドレインと連結された反転入力とを持つ。ｏｐ−ａｍｐ４６４の出力は、抵抗４２２の一端と連結され、抵抗４２２の他端は、ＮＭＯＳトランジスタ４１２のゲートと連結される。ｏｐ−ａｍｐ４６４は、ＮＭＯＳトランジスタ４１２のゲートに対してＶｂｉａｓ１電圧を提供する。バイアス回路４７０は、抵抗４２４の一端にＶｂｉａｓ２電圧を提供し、抵抗４２４の他端は、ＮＭＯＳトランジスタ４１４および４３４の双方のゲートに連結される。バイアス回路４７０は、さらに、抵抗４２６の一端にＶｂｉａｓ３電圧を提供し、抵抗４２６の他端は、レプリカ回路４３０のＮＭＯＳトランジスタ４３２のゲートに連結される。

フィードバックループ４８０は、ローパスフィルタ４６２、ｏｐ−ａｍｐ４６４、抵抗４２２、およびＮＭＯＳトランジスタ４１２によって形成される。レプリカ４３０は、フィードバックループのために、基準電圧（Ｖｒｅｆ）を生成する。バイアス回路４７０は、ターゲットのＩｄ電流がこれらのＮＭＯＳトランジスタを通過して流れるように、それぞれ、ＮＭＯＳトランジスタ４３４および４３２のための名目上のＶｂｉａｓ２およびＶｂｉａｓ３電圧を生成する。ＮＭＯＳトランジスタ４３２のドレインの電圧は、Ｖｒｅｆ電圧としてフィードバックループに使用される。ｏｐ−ａｍｐ４６４は、Ｖｓｅｎｓｅ電圧とＶｒｅｆ電圧とを比較し、Ｖｓｅｎｓｅ電圧がＶｒｅｆ電圧と整合するようにＶｂｉａｓ１電圧を生成する。例えば、もし、Ｖｓｅｎｓｅ電圧がＶｒｅｆ電圧より高い場合、次に、ｏｐ−ａｍｐ４６４は、より高いＶｂｉａｓ１電圧を提供し、より高いＶｂｉａｓ１電圧は、次に、ＮＭＯＳトランジスタ４１２のターンオンを困難にし、ＮＭＯＳトランジスタ４１２のドレインの電圧を縮小する。もし、Ｖｓｅｎｓｅ電圧がＶｒｅｆ電圧より低い場合その逆が適当である。

図６に示される典型的な設計において、ＮＭＯＳトランジスタ４１２のドレインのＤＣ電圧が、ＮＭＯＳトランジスタ４３２のドレインのＤＣ電圧と整合するように、フィードバックループは、ＮＭＯＳトランジスタ４１２に対するＶｂｉａｓ１を調節する。同じＶｂｉａｓ２電圧がＮＭＯＳトランジスタ４１４および４３４のゲートに印加されるので、フィードバックループは、本質的にＮＭＯＳトランジスタ４３４のＶｇｓ電圧にＮＭＯＳトランジスタ４１４のＶｇｓ電圧を整合させる。このことは、次に、ＮＭＯＳトランジスタ４１４に対して得られるターゲットのＩｄ電流を結果として生じる。

ターゲットのＩｄ電流を提供できる名目上のＶｂｉａｓ１および／またはＶｂｉａｓ２電圧は、レプリカ回路４３０の先の特徴によって決定されてもよい。あるいは、ＮＭＯＳトランジスタ４３４を通るＩｄ電流は、測定されてもよく、Ｖｂｉａｓ１および／またはＶｂｉａｓ２電圧は、ターゲットのＩｄ電流が得られるように、変えられてもよい。

図６のフィードバックループは、パワーアンプ４１０が作動可能であっても、連続的に作動できる。あるいは、フィードバックループは、ＡＤＣを用いて計測されることができるＶｂｉａｓ１電圧をセットするために作動されてもよい。フィードバックループは、次に、分離されてもよく、測定されたＶｂｉａｓ１電圧は、生成され(例えばバイアス回路４７０によって)、抵抗４２２に印加されてもよい。

図７は、パワーアンプ７１０から供給電圧を絶縁するためにスイッチモード電源（ＳＭＰＳ）７２０を使用するバイアス調節の典型的なデザインの概略図を示す。パワーアンプ７１０は、ある例外を除き、図２のパワーアンプ２１０のＮＭＯＳトランジスタ２１２、インダクタ２１４、抵抗２１６と類似の方法で連結されるＮＭＯＳトランジスタ７１２、インダクタ７１４、抵抗７１６、インダクタを含む。インダクタ７１４は、Ｖｄｄに代えて、ＳＭＰＳ７２０によって提供されるＶｓｍｐｓ供給電圧と連結される。

ＳＭＰＳ７２０では、Ｐチャネル金属酸化膜半導体（ＰＭＯＳ）トランジスタ７２２は、バッテリ電源Ｖｂａｔと連結されるソースと、ノードＸと連結されるドレインと、ＳＭＰＳ制御部７２６と連結されるゲートとを持つ。ＮＭＯＳトランジスタ７２４は、回路グラウンドと連結されるソース、ノードＸと連結されるドレイン、ＳＭＰＳ制御部７２６と連結されるゲートを持つ。ＳＭＰＳ制御部７２６は、ノードＹの電圧とともに（単純化のため図７では示されない）、プロセッサ７６０からの出力を受け、ＰＭＯＳトランジスタ７２２のための第１の制御電圧と、ＮＭＯＳトランジスタ７２４のための第２の制御電圧とを生成する。インダクタ７３２は、ノードＸおよびノードＹの間に連結される。キャパシタ７３４は、ノードＹと回路グラウンドとの間に連結される。パワーアンプ７１０におけるインダクタ７１４は、Ｖｓｍｐｓ電圧を提供するノードＹと連結される。

バイアス調節回路７４０は、ターゲットのＩｂｉａｓ電流がパワーアンプ７１０に提供されるように、パワーアンプ７１０におけるＮＭＯＳトランジスタ７１２のためのＶｂｉａｓ電圧を生成する。回路７４０で、ＮＭＯＳトランジスタ７５２は、Ｖｄｄと連結されるドレイン、制御回路７６２と連結されるゲート、抵抗７５４の一端と連結されるソースとを持つ。抵抗７５４の他端は、ノードＸと連結される。ｏｐ−ａｍｐ７５６は、抵抗７５４の２つの端子と連結される２つの入力と、ＡＤＣ７５８と連結される出力とを持つ。プロセッサ７６０は、ＡＤＣ７５８からデジタル出力を受け、所望のＩｂｉａｓ電流を生成するように制御回路７６２に命令し、ＮＭＯＳトランジスタ７１２のための所望のＶｂｉａｓ電圧を生成するようにバイアス回路７７０を制御する。プロセッサ７６０は、図１のプロセッサ１１０によって実装されてもよい。バイアス回路７７０は、図２のバイアス回路２２０を用いて実装されてもよい。バイアス回路７７０は、図２のバイアス回路２２０を用いて実装されてもよい。

通常動作モードにおいて、ＮＭＯＳトランジスタ７５２は、ターンオフされ、ＳＭＰＳ７２０は、ターンオンされ、Ｖｂａｔ電圧に基づいてパワーアンプ７１０のためのＶｓｍｐｓ電圧を生成する。ＳＭＰＳ制御部７２６は、パルス幅変調器（ＰＷＭ）ジェネレータとして作動し、交互に、ＰＭＯＳトランジスタ７２２をターンオンおよびオフしてもよい。オン状態において、ＰＭＯＳトランジスタ７２２はターンオンされ、ＮＭＯＳトランジスタ７２４はターンオフされる。Ｖｂａｔ電圧は、ＰＭＯＳトランジスタ７２２を経由して、Ｖｂａｔ電圧からのエネルギーを保存するインダクタ７２２と連結される。Ｖｂａｔ電圧は、インダクタ７３２にＰＭＯＳトランジスタ７２２経由で連結される。インダクタ７３２は、Ｖｂａｔ電圧からのエネルギーを格納する。Ｖｂａｔ電圧は、オン状態の場合に、キャパシタ７３４とパワーアンプ７１０に電流を提供する。オフ状態の場合に、ＰＭＯＳトランジスタ７２２は、ターンオフされ、ＮＭＯＳトランジスタ７２４は、ターンオンされる。Ｖｂａｔ電圧は、ＰＭＯＳトランジスタ７２２によってインダクタ７３２から分離される。インダクタ７３２は、ＮＭＯＳトランジスタ７２４により回路グラウンドに連結され、その保存されたエネルギーをキャパシタ７３４およびパワーアンプ７１０に提供する。キャパシタ７３４は、オフ状態において、Ｖｓｍｐｓ電圧をほぼ一定に維持し、さらにパワーアンプ７１０にそのチャージを提供する。インダクタ７３２とキャパシタ７３４は、さらに、ＭＯＳトランジスタ７２２および７２４のスイッチングにより、Ｖｓｍｐｓ電圧におけるリプルを抑えるローパスフィルタを形成する。

バイアス調節モードにおいて、ＳＭＰＳ７２０は、ＭＯＳトランジスタ７２２および７２４の双方をターンオフすることによりターンオフされる。ＮＭＯＳトランジスタ７５２は、ターンオンされ、抵抗７５４を通り抜けてパワーアンプ７１０にＩｂｉａｓ電流を流す。ｏｐ−ａｍｐ７５６は、抵抗７５４を渡る電圧Ｖｒｅｓを感知／測定する。ＡＤＣ７５８は、測定されたＶｒｅｓ電圧を量子化し、プロセッサ７６０にデジタル化されたＶｒｅｓ電圧を提供する。プロセッサ７６０は、ＡＤＣ７５８からのデジタル化されたＶｒｅｓ電圧および既知の抵抗７５４の抵抗Ｒｒｅｓ、または、Ｉｂｉａｓ＝Ｖｒｅｓ／Ｒｒｅｓとに基づいて、抵抗７５４を通り抜けるＩｂｉａｓ電流を計算する。プロセッサ７６０は、計算／測定されたＩｂｉａｓ電流をターゲットのＩｂｉａｓ電流と比較し、測定されたＩｂｉａｓ電流がターゲットのＩｂｉａｓ電流と整合するようにＶｂｉａｓ電圧を生成するために、バイアス回路７７０を制御する。もし、測定されたＩｂｉａｓ電流がターゲットのＩｂｉａｓ電流より小さい場合、プロセッサ７６０は、Ｖｂｉａｓ電圧を増加させるようにバイアス回路７７０を制御することができ、Ｖｂｉａｓ電圧はＩｂｉａｓ電流を増加させるだろうもし、測定されたＩｂｉａｓ電流がターゲットのＩｂｉａｓ電流より大きい場合には、その逆が適切だろう。プロセッサ７６０は、通常動作モードにおいてＮＭＯＳトランジスタ７５２をターンオフするように、または、バイアス調節モードにおいてＮＭＯＳトランジスタ７５２をターンオンするように、制御回路７６２に命令するとしてもよい。プロセッサ７６０は、さらに、バイアス調節モードのＶｓｍｐｓ電圧が通常動作モードのＶｓｍｐｓ電圧と同じになるように、ＮＭＯＳトランジスタ７５２のための制御電圧を生成するように、制御回路７６２を導くことができる。

ＳＭＰＳ７２０は、通常、バッテリ電圧または外部電圧を、パワーアンプ７１０のためのより低い供給電圧に調節するために使用され、パワーアンプ７１０は、次に、電力消費の削減および電力付加効率（ＰＡＥ）を改善する。図７に示される典型的な設計は、ノードＸからＶｂａｔ電圧を絶縁するためにＳＭＰＳ７２０を利用し、ＭＯＳトランジスタ７２２および７２４の双方をターンオフすることにより達成される。Ｖｂａｔ電圧から絶縁されたノードＸにより、外部電流は、ＮＭＯＳトランジスタ７５２および抵抗７５４を経由してパワーアンプ７１０に適用されることができる。外部電流は、測定されることができ、ＮＭＯＳトランジスタ７１２に対する適切なＶｂｉａｓ電圧を生成するために使用され、パワーアンプ７１０に対するターゲットのＩｂｉａｓ電流を得る。通常動作モード中に、ＮＭＯＳトランジスタ７５２は、ターンオフされ、パワーアンプ７１０のオペレーションに影響しない。

図８は、ＳＭＰＳ７２０を使用するバイアス調節の他の典型的な設計の概略図を示す。パワーアンプ７１０およびＳＭＰＳ７２０は、図７について上述されたように連結される。バイアス調節回路７４２は、ターゲットのＩｂｉａｓ電流がパワーアンプに提供されるように、パワーアンプ７１０のＮＭＯＳトランジスタ７１２に対するＶｂｉａｓ電圧を生成する。回路７４２で、ＮＭＯＳトランジスタ７５２、制御回路７６２、プロセッサ７６０は、図７に対して上述されたように連結される。図７の抵抗７５４は、パワーアンプ７１０に既知の電流Ｉｂｉａｓを提供可能な電流源７６４に置き換えられる。ＮＭＯＳトランジスタ７５２と電流源７６４は、さらに、制御回路７６２によって制御されるＰＭＯＳ電流源トランジスタ（または理想調節電流源）に置き換えられてもよい。スイッチ７７２は、ＮＭＯＳトランジスタ７１２のゲートに連結される一端、ＮＭＯＳトランジスタ７１２のドレインに連結される他端を持つ。スイッチ７７４は、ＮＭＯＳトランジスタ７１２のゲートに連結される一端と、ＮＭＯＳトランジスタ７８２のゲートに連結される他端とを持つ。スイッチ７７２および７７４は、Ｖｃｔｒｌ制御信号を受ける。スイッチ７７６は、バイアス回路７７０の出力と抵抗７１６との間に連結され、Ｖｃｔｒｌ￣制御信号を受ける。ＮＭＯＳトランジスタ７８２は、回路グラウンドに連結されるソースと、ｏｐ−ａｍｐの一方の入力に連結されるドレインとを持つ。ＰＭＯＳ７８４は、ＮＭＯＳトランジスタ７８２のドレインに連結されるドレインおよびゲートと、Ｖｄｄに連結されるソースを持つ。ＰＭＯＳトランジスタ７８４は、また、既知の値を持つ抵抗に置き換えられてもよい。ｏｐ−ａｍｐ７８６は、Ｖｄｄと連結される他方の入力と、ＡＤＣ７５８と連結される出力とを持つ。プロセッサ７６０は、ＡＤＣ７５８からのデジタル出力を受け、所望のＩｂｉａｓ電流を提供するために制御回路７６２を導き、ＮＭＯＳトランジスタ７１２に対する所望のＶｂｉａｓ電圧を生成するために、バイアス回路７７０を制御する。

通常動作モードにおいて、ＮＭＯＳトランジスタ７５２は、ターンオフされ、スイッチ７７２および７７４は開かれ、スイッチ７７６は閉じられ、ＳＭＰＳ７２０は、パワーアンプ７１０に対するＶｓｍｐｓ電圧を生成するために、ターンオンされる。バイアス調節モードにおいて、ＳＭＰＳ７２０は、ＭＯＳトランジスタ７２２および７２４の双方をターンオフすることにより、ターンオフされる。ＮＭＯＳトランジスタ７５２は、ターンオンされ、既知の電流Ｉｂｉａｓをパワーアンプ７１０に流す。スイッチ７７２および７７４は、閉じられ、ＮＭＯＳトランジスタ７１２および７８２は、カレントミラーとして動作する。同じＤＣ電圧がＮＭＯＳトランジスタ７１２および７８２のゲートに印加されるので、ＮＭＯＳトランジスタ７８２を通過するＩｃｍ電流は、ＮＭＯＳトランジスタ７１２を通るＩｂｉａｓ電流、または、Ｉｃｍ＝Ｉｂｉａｓ／Ｋと関係があり、Ｋは、ＮＭＯＳトランジスタ７８２のサイズに対するＮＭＯＳトランジスタ７１２のサイズの比率である。ターゲットのＩｂｉａｓ電流は、対応するターゲットのＩｃｍ電流に変換される。

ｏｐ−ａｍｐ７８６は、閉じられたスイッチ７７２および７７４、開かれたスイッチ７７６、非接続にされたＶｂｉａｓ電圧の状態で、ＰＭＯＳトランジスタ７８４のＶｇｓ電圧を感知／測定する。ＡＤＣ７５８は、測定されたＶｇｓ電圧を量子化し、プロセッサ７６０にデジタル化されたＶｇｓ電圧を提供する。プロセッサ７６０は、ＡＤＣ７５８からのデジタル化されたＶｇｓ電圧およびＰＭＯＳトランジスタ７８４の既知のドレイン−ソース間抵抗Ｒｄｓ、または、Ｉｃｍ＝Ｖｇｓ／Ｒｄｓに基づいて、ＮＭＯＳトランジスタ７８２を通過するＩｃｍ電流を計算する。Ｒｄｓは、ＰＭＯＳトランジスタ７８４を特徴づけることにより決定されてもよい。プロセッサ７６０は、計算／測定されたＩｃｍ電流をターゲットのＩｃｍ電流と比較し、測定されたＩｃｍ電流がターゲットのＩｃｍ電流と整合するように、Ｖｂｉａｓ電圧を決定する。例えば、もし、測定されたＩｃｍ電流がターゲットのＩｃｍ電流より少ない場合、プロセッサ７６０は、Ｖｂｉａｓ電圧を増加させるとしてもよく、Ｉｂｉａｓ電流とＩｃｍ電流の双方を増加させるだろう。もし、測定されたＩｃｍ電流がターゲットのＩｃｍ電流より大きい場合、この逆が適当になるだろう。バイアス回路７７０は、プロセッサ７６０によって示されるようなＶｂｉａｓ電圧を生成し、開かれたスイッチ７７２および７７４の状態で、スイッチ７７６経由でＶｂｉａｓ電圧を印加する。Ｉｃｍ電流の測定とＶｂｉａｓ電圧の印加とは、連続してあるいは反復して行われてもよい。例えば、Ｉｃｍ電流は、スイッチ７７６を開くことによって分離されているＶｂｉａｓ電圧の状態で、測定されるとしてもよく、次に、Ｖｂｉａｓ電圧は、閉じられたスイッチ７７２および７７４の状態で印加されてもよい。スイッチ７７２および７７４が閉じられており、Ｉｃｍ電流が測定されている場合、スイッチ７７６は、バイアス回路７７０を分離する。Ｖｂｉａｓ電圧が接続されると、スイッチ７７２および７７４は開かれる。

図２から８は、直接または間接的にパワーアンプを通るバイアス電流を測定し、ターゲットのバイアス電流を得るためのバイアス電圧をセット可能なバイアス調節回路の様々な典型的な設計を示す。バイアス調節回路の他の設計は、ここでの説明に基づいて、実装されるとしてもよい。バイアス調節回路は、（上述のように）他のタイプのアンプとともに、パワーアンプに使用されることができる。

ここで説明された技術は、アンプのバイアス電流を測定および調節可能である。アンプからのフィードバックによってダイナミックにバイアス電流を調節することによって、老化の影響は補われることができる。このことは、より一貫したアンプ性能、改善された生産歩留まり、信頼性問題の緩和などのような様々な利点を提供することができる。さらに、ＩＣプロセス、温度、電源電圧などのような他の影響によるバイアスのシフトも、補われてることができる。この技術は、信頼性問題に関連する老化がある、より低コストのＩＣプロセス技術(例えばシリコン・オン・インシュレータ（ＳＯＩ）またはバルクシリコン（Ｓｉ）)の使用を可能にする。

一般に、適切な場合に、アンプのバイアス電流は１回以上調節される場合がある。典型的な設計において、バイアス電流は、例えば、ＲＦ送信が始まる前のような、コールのスタートで調節されてもよい。例えば、バイアス電流は、ターゲット値へパワーアンプのバイアス電流を戻すために調節されてもよく、ターゲット値は所望のパフォーマンスを得るために選択されてもよい。ここに記述される技術は、老化、ＩＣプロセスの変動、電源電圧、温度などのような様々な要因によるバイアスシフトを補うために使用されてもよい。

典型的な設計において、装置(例えば集積回路、ワイヤレスデバイスなど)は、例えば図２に示されるような、アンプとバイアス回路とを含むとしてもよい。アンプは、第１のトランジスタ(例えばＮＭＯＳトランジスタ２１２)を含むとしてもよい。バイアス回路は、アンプ内で第１のトランジスタに連結された第２のトランジスタ(例えばＮＭＯＳトランジスタ２２２)を含むとしてもよい。第１および第２のトランジスタは、カレントミラーを形成してもよい。バイアス回路は、第１のトランジスタのためのターゲットのバイアス電流を得るために、第１および第２のトランジスタのためのバイアス電圧を生成してもよい。バイアス回路は、さらに、第２のトランジスタと連結された電流源(例えば電流源２３０)を含むとしてもよい。バイアス回路は、電流源からターゲットの電流を得るために、バイアス電圧を生成してもよい。ターゲットの電流は、第１のトランジスタのためのターゲットのバイアス電流に基づいて決定されてもよい。アンプは、パワーアンプまたは他のあるタイプのアンプでもよい。

他の典型的な設計において、装置は、例えば図３に示されるような、アンプ、感知回路およびバイアス回路を含むとしてもよい。アンプは、インダクタ(例えばインダクタ２１４)に連結されたトランジスタ(例えばＮＭＯＳトランジスタ２１２)を含むとしてもよい。感知回路（例えばｏｐ−ａｍｐ２５２）は、インダクタに連結されてもよく、インダクタを横切る電圧を測定してもよい。バイアス回路は、トランジスタに連結されてもよく、トランジスタのためのターゲットのバイアス電流を得るために、インダクタを横切る測定された電圧に基づいて、トランジスタのためのバイアス電圧を生成するとしてもよい。

装置は、さらに、ＡＤＣとプロセッサとを具備するとしてもよい。ＡＤＣは、測定された電圧をデジタル化してもよく、デジタル化された電圧を提供してもよい。プロセッサは、デジタル化された電圧に基づいて、バイアス回路に対する制御を生成するとしてもよい。プロセッサは、デジタル化された電圧とインダクタに対する既知のレジスタ値とに基づいて、トランジスタのための測定されたバイアス電流を決定してもよい。プロセッサは、測定されたバイアス電流とターゲットのバイアス電流とに基づいて、バイアス回路に対する制御を生成するとしてもよい。インダクタに対する抵抗の値は、例えば、コールに先立って工場または現場における較正中に、インダクタを通る既知の電流を適用し、インダクタを横切る電圧を測定することによって決定されるとしてもよい。インダクタに対する抵抗の値は、また、アンプによって観測されたＩＣ状態に基づいて決定されてもよく、ＩＣ状態はＩＣプロセスモニタによって決定されてもよい。

さらに他の典型的な設計において、装置は、例えば、図４または５に示されるように、
アンプ、感知回路、およびバイアス回路を含むとしてもよい。アンプは、積み重ねで連結された第１および第２のトランジスタを含むとしてもよい。第１のトランジスタ（例えばＮＭＯＳトランジスタ４１２)は、積み重ねにおける下側のトランジスタとしてもよく、回路グラウンドに連結されてもよい。第２のトランジスタ(例えばＮＭＯＳトランジスタ４１４)は、積み重ねにおける上側のトランジスタとしてもよい。感知回路（例えばｏｐ−ａｍｐ４５２）は、第２のトランジスタに連結されてもよく、第２のトランジスタのＶｇｓ電圧を測定してもよい。バイアス回路は、第１および第２のトランジスタのうちの少なくとも一つのトランジスタに連結されてもよい。バイアス回路は、第１および第２のトランジスタのためのターゲットのバイアス電流を得るために、第２のトランジスタの測定されたＶｇｓ電圧に基づいて、少なくとも一つのトランジスタに対する少なくとも一つのバイアス電圧を生成するとしてもよい。装置は、さらに、例えば図４に示されるように、ＡＤＣとプロセッサとを備えるとしてもよい。ＡＤＣは、測定されたＶｇｓ電圧をデジタル化し、デジタル化された電圧を提供する。プロセッサは、デジタル化された電圧に基づいて、バイアス回路に対する制御を生成してもよい。典型的な設計において、プロセッサは、ターゲットのバイアス電流に対応するターゲットのＶｇｓ電圧を決定するとしてもよく、測定されたＶｇｓ電圧およびターゲットのＶｇｓ電圧に基づいて、バイアス回路に対する制御を生成してもよい。他の典型的な設計において、ルックアップテーブルは、第２のトランジスタ用にバイアス電流対Ｖｇｓ電圧を格納してもよい。プロセッサは、ルックアップテーブルから測定されたＶｇｓ電圧に対する測定されたバイアス電流を求めてもよく、測定されたバイアス電流とターゲットのバイアス電流とに基づいて、バイアス回路のための制御を生成する。

装置は、例えば図５に示されるように、レプリカ回路と第２の感知回路をさらに含むとしてもよい。レプリカ回路は、積み重ねて連結され、アンプの第１および第２のトランジスタを模倣する、第３および第４のトランジスタ（例えばＮＭＯＳトランジスタ４３２および４３４）を備えてもよい。第１および第３のトランジスタは、第１のバイアス電圧（Ｖｂｉａｓ１）を受けてもよく、第２および第４のトランジスタは、第２のバイアス電圧（Ｖｂｉａｓ２）を受けてもよい。第２の感知回路（例えばｏｐ−ａｍｐ４５４)は、レプリカ回路における第４のトランジスタに連結されてもよく、第４のトランジスタのＶｇｓ電圧を測定してもよい。バイアス回路は、第２および第４のトランジスタの測定されたＶｇｓ電圧に基づいて、アンプの少なくとも一つのトランジスタのための少なくとも一つのバイアス電圧を生成してもよい。ＡＤＣは、第２のトランジスタの測定されたＶｇｓ電圧をデジタル化してもよく、第１のデジタル化された電圧を提供してもよい。ＡＤＣは、また、第４のトランジスタの測定されたＶｇｓ電圧をデジタル化してもよく、第２のデジタル化された電圧を提供してもよい。プロセッサは、第１および第２のデジタル化された電圧に基づいて、バイアス回路のための制御を生成する。プロセッサは、名目の値を持つ第１および第２のバイアス電圧を用いて第４のトランジスタの測定されたＶｇｓ電圧に対する第２のデジタル化された電圧を求めるとしてもよい。プロセッサは、第２のトランジスタの測定されたＶｇｓ電圧と第４のトランジスタの測定されたＶｇｓ電圧とを整合させるために、バイアス回路のための制御を生成してもよい。

さらに他の典型的な設計において、装置は、例えば図６に示されるように、アンプ、レプリカ回路、およびフィードバック回路を含むとしてもよい。アンプは、少なくとも一つのトランジスタを含むとしてもよい。レプリカ回路は、アンプの少なくとも一つのトランジスタを模写する少なくとも一つのトランジスタを含むとしてもよい。フィードバック回路は、アンプとレプリカ回路とに連結されてもよい。フィードバック回路は、アンプの第１の電圧を感知し、レプリカ回路の第２の電圧を感知し、第１および第２の電圧に基づいて、アンプのためのバイアス電圧を生成してもよい。フィードバック回路は、例えば図６のフィルタ４６２およびｏｐ−ａｍｐ４６４のように、フィルタおよび感知回路を含むとしてもよい。フィルタは、第１の電圧を受けてフィルタし、第３の電圧を提供する。感知回路は、第２および第３の電圧を受け、第１のトランジスタのゲートに対するバイアス電圧を生成してもよい。

アンプは、積み重ねて連結された第１および第２のトランジスタを含むとしてもよく、レプリカ回路は、例えば図６に示されるように、積み重ねて連結された第３および第４のトランジスタを含むとしてもよい。第１の電圧は、第１のトランジスタのドレイン電圧としてもよく、第２の電圧は、第３のトランジスタのドレイン電圧としてもよく、バイアス電圧は、第１のトランジスタのゲートに印加されてもよい。第２および第４のトランジスタは、第２のバイアス電圧（Ｖｂｉａｓ２）を受けてもよく、第３のトランジスタは、第３のバイアス電圧（Ｖｂｉａｓ３）を受けてもよい。第２および第３のバイアス電圧は、レプリカ回路の第３および第４のトランジスタにターゲットのバイアス電流を供給してもよい。

さらに他の典型的な設計において、装置は、図７または図８に示されるように、アンプ、ＳＭＰＳ、およびバイアス回路を含むとしてもよい。アンプは、入力信号を増幅し、出力信号を提供してもよい。ＳＭＰＳは、アンプと連結されてもよく、第１の供給電圧を受けてもよく、アンプに対して第２の供給電圧を提供してもよい。バイアス回路は、アンプと連結されてもよく、アンプのためのターゲットのバイアス電流を得るために、アンプのためのバイアス回路を生成するとしてもよい。バイアス回路は、無効化されたＳＭＰＳを用いて、アンプに対する測定されたバイアス電流に基づいて決定された制御を受け、この制御に基づいて、アンプに対するバイアス電圧を生成してもよい。

装置は、さらに、図７に示されるように、抵抗および感知回路を含むとしてもよい。抵抗は、アンプ（例えばＳＭＰＳ経由で）に連結されてもよく、ＳＭＰＳが無効化された場合に、アンプに対してバイアス電流を供給してもよい。感知回路（例えばｏｐ−ａｍｐ７５６）は、抵抗に連結されるとしてもよく、抵抗を横切る電圧を測定してもよい。バイアス回路は、抵抗を横切る測定された電圧に基づいて決定された制御を受けるとしてもよく、この制御に基づいてアンプに対するバイアス電圧を生成してもよい。装置は、さらに、ＡＤＣとプロセッサとを含むとしてもよい。ＡＤＣは、抵抗を横切る測定された電圧をデジタル化し、デジタル化された電圧を提供する。プロセッサは、デジタル化された電圧に基づいて、バイアス回路のための制御を生成してもよい。プロセッサは、デジタル化された電圧と抵抗の既知の値とに基づいて、アンプに対する測定されたバイアス電流を決定してもよい。プロセッサは、その後、測定されたバイアス電流およびターゲットのバイアス電流に基づいて、バイアス回路のための制御を生成してもよい。

アンプは、第１のトランジスタ（例えば図８のＮＭＯＳトランジスタ７１２）を含むとしてもよい。装置は、さらに、第２のトランジスタおよび感知回路を含むとしてもよい。第２のトランジスタ（例えばＮＭＯＳトランジスタ７８２）は、少なくとも一つのスイッチを経由してアンプの第１のトランジスタに連結されてもよい。第１および第２のトランジスタは、少なくとも一つのスイッチが閉じられた場合に、カレントミラーを形成するとしてもよい。感知回路（例えばＰＭＯＳトランジス７８４およびｏｐ−ａｍｐ７８６）は、第2のトランジスタに連結され、第２のトランジスタを通る電流を測定してもよい。ＡＤＣは、感知回路からの感知された電圧をデジタル化してもよく、この感知された電圧は、第２のトランジスタを通る測定された電流を示してもよい。プロセッサは、デジタル化された電圧に基づいて、バイアス回路のための制御を生成してもよい。例えば、プロセッサは、デジタル化された電圧に基づいて、アンプに対する測定されたバイアス電流を決定してもよく、測定されたバイアス電流およびターゲットのバイアス電流に基づいて、バイアス回路のための制御を生成してもよい。

図１０は、バイアス電流を調節するプロセス１００の典型的な設計を示す。アンプの少なくとも一つのトランジスタと連結されるインダクタを横切る電圧（例えば図３に示されるように）、または、アンプの少なくとも一つのトランジスタのうちの一つを用いて形成されるカレントミラーによる電流（例えば図２に示されるように）、または、アンプの少なくとも一つのトランジスタのうちの一つのＶｇｓ電圧（例えば図４または５に示されるように）、アンプを模倣するレプリカ回路の電圧（例えば図６に示されるように）、または、無効化されているＳＭＰＳを用いてアンプに適用される電流（例えば図７または８にしめされるように）、の測定が得られる（ブロック１０１２）。アンプの少なくとも一つのトランジスタのための少なくとも一つのバイアス電圧は、アンプに対するターゲットのバイアス電流を得るために、その測定に基づいて生成されてもよい（ブロック１０１４）。

図２に示されるブロック１０１４の典型的な設計において、アンプに対する測定されたバイアス電流は、アンプの少なくとも一つのトランジスタのうちの一つで形成されたカレントミラーを通る電流に基づいて決定されてもよい。少なくとも一つのバイアス電圧は、測定されたバイアス電流およびアンプに対するターゲットのバイアス電流に基づいて生成されてもよい。

図３に示されるブロック１０１４の他の典型的な設計において、インダクタを横切る電圧は、デジタル化され、デジタル化された電圧を得るとしてもよい。アンプに対する測定されたバイアス電流は、デジタル化された電圧およびインダクタのための抵抗器の値に基づいて決定されてもよい。少なくとも一つのバイアス電圧は、測定されたバイアス電流およびアンプに対するターゲットのバイアス電流に基づいて生成されてもよい。

図４に示されるブロック１０１４のさらに他の典型的な設計において、アンプに対する測定されたバイアス電流は、アンプ中の少なくとも1つのトランジスタのうちの一つのＶｇｓ電圧に基づいて決定されてもよい。少なくとも一つのバイアス電圧は、測定されたバイアス電流およびアンプに対するターゲットのバイアス電流に基づいて生成されてもよい。あるいは、少なくとも一つのバイアス電圧は、アンプ中の少なくとも一つのトランジスタのうちの一つのＶｇｓ電圧およびターゲットのＶｇｓ電圧に基づいて生成されてもよい。

図５に示されるブロック１０１４のさらに他の典型的な設計において、レプリカ回路中の少なくとも一つのトランジスタのうちの一つのＶｇｓ電圧の第１の測定が得られてもよい。アンプの少なくとも一つのトランジスタに対する少なくとも一つのバイアス電圧は、アンプに対するターゲットのバイアス電流を得るために、さらに第２の測定に基づいて生成されてもよい。

図６に示されるブロック１０１４のさらに他の典型的な設計において、アンプの電圧が感知されてもよい。アンプに対するバイアス電圧は、フィードバックループを使用して、レプリカ回路の電圧とアンプの電圧とに基づいて、生成されてもよい。

図７に示されるブロック１０１２の典型的な設計において、アンプと連結された抵抗を横切る電圧は、無効化されたＳＭＰＳを用いて測定されるとしてもよい。アンプに適用された電流は、測定された電圧に基づいて決定されてもよい。

図８に示されるブロック１０１２の他の典型的な設計において、アンプ中の少なくとも一つのトランジスタのうちの一つを用いて形成されるカレントミラーによる電流が、測定されてもよい。アンプに適用される電流は、カレントミラーによって測定された電流に基づいて決定されてもよい。

ここで説明されたアンプおよび回路は、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、プリント回路基板（ＰＣＢ）、電子デバイスなどで実装されてもよい。アンプと回路は、また、相補型金属酸化膜半導体（ＣＭＯＳ）、ＮＭＯＳ、ＰＭＯＳ、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、砒化ガリウム（ＧａＡｓ）などのような様々なＩＣプロセス技術で製造されてもよい。

ここに記述されたアンプおよび回路を実装する装置は、スタンド−アロン・デバイスでもよく、あるいは大型装置の一部でもよい。デバイスは、（ｉ）スタンド−アロンＩＣ、（ｉｉ）データおよび／または命令を記憶するためのメモリＩＣを含んでもよい１以上のＩＣのセット、（ｉｉｉ）ＲＦレシーバ（ＲＦＲ）またはＲＦトランスミッタ／レシーバ（ＲＴＲ）のようなＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）のようなＡＳＩＣ、（ｖ）他のデバイス内に埋め込まれることができるモジュール、（ｖｉ）レシーバ、セルラー電話、ワイヤレスデバイス、ハンドセット、またはモバイルユニット装置、（Ｖｉｉ）など、でもよい。

１以上の典型的な設計において、記述された機能は、ハードウェア、ソフトウェア、ファームウェア、またはその任意の組み合わせで実装されてもよい。もしソフトウェアで実装されると、機能は、コンピュータ可読媒体に１以上の命令またはコードとして格納されるか、または、送信されるとしてもよい。コンピュータ可読媒体は、コンピュータ記録媒体と、ある場所から別の場所へのコンピュータ・プログラムの転送を促進する任意の媒体を含む通信媒体との双方を含む。記憶媒体は、コンピュータによってアクセス可能な任意の利用可能媒体としてもよい。制限ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光学ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージ装置、命令またはデータ構造の形式で所望のプログラムコードを運びまたは記憶するために使用可能であり、コンピュータによってアクセス可能な任意の他の媒体を含むことができる。さらに、任意の接続が適切にコンピュータ可読媒体と呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。ここで使用されるようなディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザディスク（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびブルーレイディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含めるべきである。

開示された典型的な実施形態の前述の説明は、いかなる当業者でも、本発明を作成または使用することができるように提供される。本開示の様々な変更は、当業者に直ちに明確であろう。ここで定義される総称的な原理は、本開示範囲から逸脱することなく他の変形に適用されてもよい。したがって、本開示は、ここで説明された例および設計に制限されることを意図されず、ここに開示された原理および新しい特徴と共通する最も広い範囲に与えられる。

以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］ 第１のトランジスタを具備するアンプと、 前記アンプの前記第１のトランジスタと連結される第２のトランジスタを具備するバイアス回路とを具備し、 前記第１および第２のトランジスタはカレントミラーを形成し、前記バイアス回路は、前記第１のトランジスタに対するターゲットバイアス電流を得るために、前記第１および第２のトランジスタに対するバイアス電圧を生成する、装置。
［２］ 前記バイアス回路は、前記第２のトランジスタと連結される電流源をさらに具備し、前記バイアス回路は、前記電流源からのターゲット電流を得るために前記バイアス電圧を生成し、前記電流源からの前記ターゲット電流は、前記第１のトランジスタに対する前記ターゲットバイアス電流に基づいて決定される、［１］の装置。
［３］ 前記アンプは、パワーアンプであり、前記第１のトランジスタは、Ｎチャネル金属酸化膜半導体（ＮＭＯＳ）トランジスタである、［１］の装置。
［４］ インダクタと連結されるトランジスタを具備するアンプと、 前記インダクタと連結され、前記インダクタを渡る電圧を測定する感知回路と、 前記トランジスタと連結され、前記トランジスタに対するターゲットバイアス電流を得るために、前記インダクタを渡る測定された電圧に基づいて、前記トランジスタに対するバイアス電圧を生成するバイアス回路とを具備する装置。
［５］ 前記測定された電圧をデジタル化し、デジタル化された電圧を提供するアナログ−デジタル変換器（ＡＤＣ）と、 前記デジタル化された電圧を受け、前記デジタル化された電圧に基づいて前記バイアス回路に対する制御を生成するプロセッサとをさらに具備する、［４］の装置。
［６］ 前記プロセッサは、前記デジタル化された電圧と前記インダクタに対する抵抗値とに基づいて、前記トランジスタに対する測定されたバイアス電流を決定し、前記測定されたバイアス電流と前記ターゲットバイアス電流とに基づいて、前記バイアス回路に対する前記制御を生成する、［５］の装置。
［７］ 前記インダクタに対する前記抵抗値は、前記インダクタを通る既知の電流を適用することと、前記インダクタを渡る前記電圧を測定することとによって決定される、［６］の装置。
［８］ 前記インダクタに対する前記抵抗値は、前記アンプによって観測される集積回路（ＩＣ）の状態に基づいて決定される、［６］の装置。
［９］ 積み重ねて連結された第１および第２のトランジスタを具備するアンプと、 前記アンプの前記第２のトランジスタと連結され、前記第２のトランジスタのゲート−ソース間電圧Ｖｇｓを測定する感知回路と、 前記第１および第２のトランジスタのうちの少なくとも一つのトランジスタと連結され、前記第２のトランジスタの前記測定されたＶｇｓ電圧に基づいて前記少なくとも一つのトランジスタに対する少なくとも一つのバイアス電圧を生成し、前記第１および第２のトランジスタに対するターゲットバイアス電流を得るバイアス回路とを具備する装置。
［１０］ 前記第１のトランジスタは、前記積み重ねの下側のトランジスタであり、回路グラウンドと連結され、前記第２のトランジスタは、前記積み重ねの上側のトランジスタである、［９］の装置。
［１１］ 前記測定されたＶｇｓ電圧をデジタル化し、デジタル化された電圧を提供するアナログ−デジタル変換器（ＡＤＣ）と、 前記デジタル化された電圧を受け、前記デジタル化された電圧に基づいて前記バイアス回路に対する制御を生成するプロセッサとをさらに具備する、［９］の装置。
［１２］ 前記プロセッサは、前記ターゲットバイアス電流に対応するターゲットＶｇｓ電圧を決定し、前記測定されたＶｇｓ電圧および前記ターゲットＶｇｓ電圧に基づいて、前記バイアス回路に対する前記制御を生成する、［１１］の装置。
［１３］ バイアス電流対前記第２のトランジスタに対するＶｇｓ電圧を記憶するルックアップテーブルをさらに具備し、前記プロセッサは、前記ルックアップテーブルから前記測定されたＶｇｓ電圧に対する測定されたバイアス電流を求め、前記測定されたバイアス電流と前記ターゲットバイアス電流とに基づいて前記バイアス回路に対する前記制御を生成する、［１１］の装置。
［１４］ 積み重ねて連結された第３および第４のトランジスタを具備し、前記アンプの前記第１および第２のトランジスタを模倣するレプリカ回路と、
前記レプリカ回路の前記第４のトランジスタと連結され、前記第４のトランジスタのＶｇｓを測定する第２の感知回路とをさらに具備し、 前記バイアス回路は、前記第２のトランジスタの前記測定されたＶｇｓ電圧と前記第４のトランジスタの前記測定されたＶｇｓ電圧とに基づいて、前記アンプの前記少なくとも一つのトランジスタに対する前記少なくとも一つのバイアス電圧を生成する、［９］の装置。
［１５］ 前記第１および第３のトランジスタは、第１のバイアス電圧を受け、前記第２および第４のトランジスタは、第２のバイアス電圧を受ける、［１４］の装置。
［１６］ 前記第２のトランジスタの前記測定されたＶｇｓ電圧をデジタル化し、第１のデジタル化された電圧を提供し、前記第４のトランジスタの前記測定されたＶｇｓ電圧をデジタル化し、第２のデジタル化された電圧を提供するアナログ−デジタル変換器（ＡＤＣ）と、 前記第１のおよび第２のデジタル化電圧を受け、前記第１および第２のデジタル化された電圧に基づいて前記バイアス回路に対する制御を生成するプロセッサとをさらに具備する、［１５］の装置。
［１７］ 前記プロセッサは、名目の値を持つ前記第１および第２のバイアス電圧を用いて前記第４のトランジスタの前記測定されたＶｇｓ電圧に対する前記第２のデジタル化された電圧を求め、前記第２のトランジスタの前記測定されたＶｇｓ電圧と前記第４のトランジスタの前記測定されたＶｇｓ電圧とを整合させるために、前記バイアス回路に対する前記制御を生成する、［１６］の装置。
［１８］ 少なくとも一つのトランジスタを具備するアンプと、 前記アンプの前記少なくとも一つのトランジスタを模倣する少なくとも一つのトランジスタを具備するレプリカ回路と、 前記アンプおよび前記レプリカ回路と連結され、前記アンプの第１の電圧を感知し、前記レプリカ回路の第２の電圧を感知し、前記第１および第２の電圧に基づいて前記アンプに対するバイアス電圧を生成するフィードバック回路とを具備する装置。
［１９］ 前記フィードバック回路は、 前記第１の電圧を受けおよびフィルタし、第３の電圧を提供するフィルタと、 前記第２および第３の電圧を受け、前記第１のトランジスタのゲートに対する前記バイアス電圧を生成する感知回路を具備する、［１８］の装置。
［２０］ 前記アンプは、積み重ねて連結された第１および第２のトランジスタを具備し、前記レプリカ回路は、積み重ねて連結された第３および第４のトランジスタを具備し、前記第１の電圧は、前記第１のトランジスタのトレイン電圧であり、前記第２の電圧は、前記第３のトランジスタのドレイン電圧であり、前記バイアス電圧は、前記第１のトランジスタのゲートに印加される、［１８］の装置。
［２１］ 前記第２および第４のトランジスタは、第２のバイアス電圧を受け、前記第３のトランジスタは、第３のバイアス電圧を受け、前記第２および第３のバイアス電圧は、前記レプリカ回路の前記第３および第４のトランジスタに対するターゲットバイアス電流を提供する、［２０］の装置。
［２２］ 入力信号を増幅し、出力信号を提供するアンプと、 前記アンプと連結され、第１の供給電圧を受け、前記アンプに第２の供給電圧を提供するスイッチモード電源（ＳＭＰＳ）と、 前記アンプと連結され、前記アンプに対するターゲットバイアス電流を得るために、前記アンプに対するバイアス電圧を生成するバイアス回路とを具備する装置。
［２３］ 前記バイアス回路は、無効化された前記ＳＭＰＳを用いて、前記アンプに対する測定されたバイアス電流に基づいて決定された制御を受け、前記制御に基づいて、前記アンプに対する前記バイアス電圧を生成する、［２２］の装置。
［２４］ 前記アンプに作用するように連結され、前記ＳＭＰＳが無効化されている場合に、前記アンプに対するバイアス電流を提供する抵抗と、 前記抵抗に連結され、前記抵抗を渡る電圧を測定する感知回路とをさらに具備し、 前記バイアス回路は、前記抵抗を渡る前記測定された電圧に基づいて決定された制御を受け、前記制御に基づいて前記アンプに対する前記バイアス電圧を生成する、［２２］の装置。
［２５］ 前記抵抗を渡る前記測定された電圧をデジタル化し、デジタル化された電圧を提供するアナログ−デジタル変換器（ＡＤＣ）と、 前記デジタル化された電圧を受け、前記デジタル化された電圧に基づいて前記バイアス回路に対する前記制御を生成するプロセッサとをさらに具備する、［２４］の装置。
［２６］ 前記プロセッサは、前記デジタル化された電圧および前記抵抗の既知の値に基づいて前記アンプに対する測定されたバイアス電流を決定し、前記測定されたバイアス電流および前記ターゲットバイアス電流とに基づいて前記バイアス回路に対する前記制御を生成する、［２５］の装置。
［２７］ 前記アンプは第１のトランジスタを具備し、 前記装置は、 少なくとも一つのスイッチを経由して、前記アンプの前記第１のトランジスタと連結される第２のトランジスタと、 前記第２のトランジスタと連結され、前記第２のトランジスタを通過する電流を測定する感知回路とをさらに具備し、前記第１および第２のトランジスタは、前記少なくとも一つのスイッチが閉じられた場合に、カレントミラーを形成し、 前記バイアス回路は、前記第２のトランジスタを通過する前記測定された電流および前記アンプに対する前記ターゲットバイアス電流に基づいて決定された制御を受ける、［２２］の装置。
［２８］ 前記第２のトランジスタを通過する前記測定された電流を示す前記感知回路からの感知された電圧をデジタル化するアナログ−デジタル変換器（ＡＤＣ）と、 前記ＡＤＣからの前記デジタル化された電圧を受け、前記デジタル化された電圧に基づいて前記バイアス回路に対する前記制御を生成するプロセッサとをさらに具備する、［２７］の装置。
［２９］ 前記プロセッサは、前記デジタル化された電圧に基づいて前記アンプに対する測定されたバイアス電流を決定し、前記測定されたバイアス電流および前記ターゲットバイアス電流に基づいて前記バイアス回路に対する前記制御を生成する、［２８］の装置。
［３０］ バイアス電流を調節する方法において、 アンプの少なくとも一つのトランジスタと連結されるインダクタを渡る電圧、または、前記アンプの前記少なくとも一つのトランジスタのうちの一つを用いて形成されるカレントミラーによる電流、または、前記アンプの前記少なくとも一つのトランジスタのうちの一つのゲート−ソース電圧Ｖｇｓ、または、前記アンプを模倣するレプリカ回路における電圧、または、無効化されたスイッチモード電源（ＳＭＰＳ）を用いて前記アンプに適用される電流、の測定を得ることと、 前記アンプに対するターゲットバイアス電流を得るために、前記測定に基づいて、前記アンプにおける前記少なくとも一つのトランジスタに対する少なくとも一つのバイアス電圧を生成することとを具備する方法。
［３１］ 前記少なくとも一つのバイアス電圧を生成することは、 前記アンプにおける前記少なくとも一つのトランジスタのうちの一つを用いて形成される前記カレントミラーによる前記電流に基づいて、前記アンプに対する測定されたバイアス電流を決定することと、 前記測定されたバイアス電流および前記アンプに対する前記ターゲットバイアス電流に基づいて、前記少なくとも一つのバイアス電圧を生成することとを具備する、［３０］の方法。
［３２］ 前記少なくとも一つのバイアス電圧を生成することは、 デジタル化された電圧を得るために、前記インダクタを渡る電圧をデジタル化することと、 前記デジタル化された電圧および前記インダクタに対する抵抗値に基づいて、前記アンプに対する測定されたデジタル電流を決定することと、 前記測定されたバイアス電流および前記アンプに対する前記ターゲットバイアス電流に基づいて、前記少なくとも一つのバイアス電圧を生成することと
を具備する、［３０］の方法。
［３３］ 前記少なくとも一つのバイアス電圧を生成することは、 前記アンプにおける前記少なくとも一つのトランジスタのうちの一つのＶｇｓ電圧に基
づいて、前記アンプに対する測定されたバイアス電流を決定することと、 前記測定されたバイアス電流および前記アンプに対する前記ターゲットバイアス電流に基づいて、前記少なくとも一つのバイアス電圧を生成することと
を具備する、［３０］の方法。
［３４］ 前記少なくとも一つのバイアス電圧を生成することは、 前記アンプにおける前記少なくとも一つのトランジスタのうちの一つの前記Ｖｇｓ電圧
およびターゲットＶｇｓ電圧に基づいて、前記少なくとも一つのバイアス電圧を生成する、［３０］の方法。
［３５］ 前記少なくとも一つのバイアス電圧を生成することは、 前記レプリカ回路における少なくとも一つのトランジスタのうちの一つのＶｇｓ電圧の
第２の測定を得ることと、 前記アンプに対する前記ターゲットバイアス電流を得るために、さらに前記第２の測定に基づいて、前記アンプにおける前記少なくとも一つのトランジスタに対する前記少なくとも一つのバイアス電圧を生成することとを具備する、［３０］の方法。
［３６］ 前記少なくとも一つのバイアス電圧を生成することは、 前記アンプにおける電圧を感知することと、 フィードバックループを使用して、前記レプリカ回路における前記電圧および前記アンプにおける前記電圧に基づいて、前記アンプに対するバイアス電圧を生成することとを具備する、［３０］の方法。
［３７］ 前記測定を得ることは、 無効化されたＳＭＰＳを用いて前記アンプと連結されるレジスタを渡る電圧を測定することと、 前記測定された電圧に基づいて、前記アンプに適用される前記電流を決定することとを具備する、［３０］の方法。
［３８］ 前記測定を得ることは、 前記アンプにおける前記少なくとも一つのトランジスタのうちの一つを用いて形成されるカレントミラーによる電流を測定することと、 前記カレントミラーによる前記測定された電流に基づいて前記アンプに適用される前記電流を決定することと
を具備する、［３０］の方法。
［３９］ バイアス調節のための装置において、 アンプの少なくとも一つのトランジスタと連結されるインダクタを渡る電圧、または、前記アンプの前記少なくとも一つのトランジスタのうちの一つを用いて形成されるカレントミラーによる電流、または、前記アンプの前記少なくとも一つのトランジスタのうちの一つのゲート−ソース電圧Ｖｇｓ、または、前記アンプを模倣するレプリカ回路における電圧、または、無効化されたスイッチモード電源（ＳＭＰＳ）を用いて前記アンプに適用される電流、の測定を得るための手段と、 前記アンプに対するターゲットバイアス電流を得るために、前記測定に基づいて、前記アンプにおける前記少なくとも一つのトランジスタに対する少なくとも一つのバイアス電圧を生成するための手段とを具備する、装置。

Claims (4)

1. インダクタおよび出力のそれぞれと連結されるドレインと入力信号を受けるように構成されたゲートとを備えるトランジスタを具備するアンプ、ここにおいて、前記インダクタは電源に接続された一端と前記トランジスタの前記ドレインに接続された他端を有し、バイアス電流は、前記インダクタと前記トランジスタを介して流れる、と、
   前記インダクタと連結され、バイアス電流が前記インダクタを介して流れるときに前記インダクタの寄生抵抗によって現れる電圧降下を測定する感知回路と、
   前記トランジスタと連結され、前記トランジスタに対するターゲットバイアス電流を得るために、前記インダクタを渡る測定された電圧降下に基づいて、前記トランジスタに対する調節可能バイアス電圧を生成するバイアス回路と
   を具備する装置。
2. 前記測定された電圧降下をデジタル化し、デジタル化された電圧を提供するアナログ−デジタル変換器（ＡＤＣ）と、
   前記デジタル化された電圧を受け、前記デジタル化された電圧に基づいて前記バイアス回路に対する制御を生成するプロセッサと
   をさらに具備する、請求項１の装置。
3. 前記プロセッサは、前記デジタル化された電圧降下と前記インダクタの前記寄生抵抗の抵抗値とに基づいて、前記トランジスタに対する測定されたバイアス電流を決定し、前記測定されたバイアス電流と前記ターゲットバイアス電流とに基づいて、前記バイアス回路に対する前記制御を生成する、請求項２の装置。
4. 前記インダクタの前記寄生抵抗の前記抵抗値は、前記インダクタを通る既知の電流を適用することと、前記インダクタを渡る前記電圧を測定することとによって決定される、請求項３の装置。

Images