JP5675529B2 - 低雑音高効率バイアス生成回路及び方法 - Google Patents

Description

ここで記載される様々な実施形態は、概して、バイアスレギュレータで用いられる方法及びシステムを含むレギュレータ並びにバイアス信号発生器に関する。

可変負荷デバイスへ安定した電圧及び電流信号を提供することが望ましい。

本発明は、上記のような信号を供給する装置及び方法を提供する。

上記の課題を解消するよう、本発明は、無線周波数信号を変調するよう構成されるスイッチングモジュールに対して、略定常状態の正電圧信号と、略定常状態の負電圧信号とを生成する装置であって、前記正電圧信号及び前記負電圧信号は、前記スイッチングモジュールのスイッチングイベントの間略安定なままである装置において、前記正電圧信号よりも低い電圧レベルを有する略定常状態の基準電圧信号を生成するバイアス信号生成モジュールと、前記正電圧信号を生成する正信号生成モジュールであって、第１のキャパシタを有し、該第１のキャパシタを用いて前記基準電圧信号に基づき前記正電圧信号の一部を生成する前記正信号生成モジュールと、前記負電圧信号を生成する負信号生成モジュールであって、第２のキャパシタを有し、該第２のキャパシタを用いて前記基準電圧信号に基づき前記負電圧信号の一部を生成する前記負信号生成モジュールとを有する装置を提供する。

また、上記の課題を解消するよう、本発明は、無線周波数信号を変調するよう構成されるスイッチングモジュールに対して、略定常状態の正電圧信号と、略定常状態の負電圧信号とを生成する方法であって、前記正電圧信号及び前記負電圧信号は、前記スイッチングモジュールのスイッチングイベントの間略安定なままである方法において、前記正電圧信号よりも低い電圧レベルを有する略定常状態の基準電圧信号を生成するステップと、第１のキャパシタを用いて前記基準電圧信号に基づき前記正電圧信号の一部を生成するステップと、第２のキャパシタを用いて前記基準電圧信号に基づき前記負電圧信号の一部を生成するステップとを有する方法を提供する。

本発明の実施形態によれば、可変負荷デバイスへ安定した電圧及び電流信号を提供することが可能となる。

様々な実施形態に従うバイアス信号生成アーキテクチャの略ブロック図である。 様々な実施形態に従うベースバイアス信号生成モジュールの略ブロック図である。 様々な実施形態に従う電流ソースモジュールの簡略図である。 様々な実施形態に従う電流シンクモジュールの簡略図である。 様々な実施形態に従う正電圧信号生成モジュールのブロック図である。 様々な実施形態に従う負電圧信号生成モジュールのブロック図である。 様々な実施形態に従う電圧調整モジュール（ＶＲＭ）のブロック図である。 様々な実施形態に従う電圧調整モジュール（ＶＲＭ）の簡略図である。 様々な実施形態に従うバンドギャップ基準モジュール（ＢＲＭ）のブロック図である。 様々な実施形態に従うバンドギャップ基準モジュール（ＢＲＭ）の簡略図である。 様々な実施形態に従う基準電圧及び電流発生器モジュール（ＲＶＣＧＭ）のブロック図である。 様々な実施形態に従う基準電圧及び電流発生器モジュール（ＲＶＣＧＭ）の簡略図である。 様々な実施形態に従う起動アルゴリズムの簡略図である。 様々な実施形態に従う差動発振器アーキテクチャの簡略図である。 様々な実施形態に従う差動発振器の簡略図である。 様々な実施形態に従う差動発振器バッファの簡略図である。 様々な実施形態に従う対称形アクティブ抵抗の簡略図である。 様々な実施形態に従うＰバイアス電圧トラッカの簡略図である。 様々な実施形態に従うＮバイアス電圧トラッカの簡略図である。 様々な実施形態に従う正電圧制御信号生成モジュール（ＶＣＳＧＭ）の簡略図である。 様々な実施形態に従う正電圧電荷ポンプ生成モジュール（ＰＶＣＰＧＭ）の簡略図である。 様々な実施形態に従う負電圧制御信号生成モジュール（ＮＣＳＧＭ）４１０及び様々な構成要素の簡略図である。 様々な実施形態に従う負電圧制御信号生成モジュール（ＮＣＳＧＭ）４１０及び様々な構成要素の簡略図である。 様々な実施形態に従う負電圧制御信号生成モジュール（ＮＣＳＧＭ）４１０及び様々な構成要素の簡略図である。 様々な実施形態に従う負電圧制御信号生成モジュール（ＮＣＳＧＭ）４１０及び様々な構成要素の簡略図である。 様々な実施形態に従う負電圧電荷ポンプ生成モジュール（ＮＶＣＰＧＭ）４４０の簡略図である。

図１は、様々な実施形態に従うバイアス信号生成アーキテクチャ（ＢＳＧＡ）１０の略ブロック図である。ＢＳＧＡ１０は、ベースバイアス信号生成モジュール（ＢＢＳＧＭ）１００と、差動発振器モジュール（ＤＯＭ）２００と、正電圧電荷ポンプモジュール（ＰＶＣＰＭ）３００と、負電圧電荷ポンプモジュール（ＮＶＣＰＭ）４００と、正電圧クランピングモジュール（ＰＶＣＭ）１５と、負電圧クランピングモジュール（ＮＶＣＭ）１７と、電源モジュール１８と、スイッチングモジュール２２とを有する。電源モジュール１８は、可変電源信号ＶＤＤを供給してよく、モジュール１８は、１又はそれ以上のバッテリ、キャパシタ又は他の電気エネルギ生成素子を有してよい。ＰＣＭ１８は、所定の電圧又は電流レベルを有するＶＤＤ信号を供給するよう設計されてよい。エネルギ生成素子の性能は、温度、負荷、経年劣化、及び枯渇レベルの関数として変化しうる。例えば、単一のセルバッテリは、最初は約４ボルトの電圧レベルを有する信号を供給するが、バッテリが消耗し且つ温度又は負荷が変動するにつれて２ボルト以下にまで低下しうる。

ＢＳＧＡ１０は、スイッチングモジュール２２のために１又はそれ以上のＶＤＤ＿ＬＳ、ＶＳＳを生成する。ＶＤＤ＿ＬＳは、正レール供給信号であってよく、ＶＳＳは、負レール供給信号であってよい。スイッチングモジュール２２からの負荷は、概して、当該モジュールが１又はそれ以上のスイッチングイベントを行う場合に有意に変化する。例えば、無線周波数（ＲＦ）スイッチを有するスイッチングモジュール２２は、スイッチングイベント間の公称負荷及びその場合に負荷ごとの高速な立ち上がり時間を有する有意な負荷ＩＮ＿ＳＩＧＮＡＬを有してよい。ＢＳＧＡ１０は、１又はそれ以上の電源モジュール１８から可変供給信号ＶＤＤを受信する一方で、スイッチングモジュール２２の負荷要求を満足することができなければならない。更に、ＢＳＧＡ１０は、最小限のエネルギ（効率的な電力消費）によりそれらの機能を実行するとともに、負荷信号ＶＤＤ＿ＬＳ及びＶＳＳに対してほとんど又は全く不要なノイズを与えないようにしなければならない。

一実施形態において、ベースバイアス信号生成モジュール（ＢＢＳＧＭ）１００、差動発振器モジュール（ＤＯＭ）２００、正電圧電荷ポンプモジュール（ＰＶＣＰＭ）３００、負電圧電荷ポンプモジュール（ＮＶＣＰＭ）４００、正電圧クランピングモジュール（ＰＶＣＭ）１５、及び負電圧クランピングモジュール（ＮＶＣＭ）１７は、全体的に又は部分的に、ＰＳＭ１８からＶＤＤ信号を受け取って、信号ＶＤＤ＿ＬＳ及びＶＳＳを有効に生成するよう動作する。ＢＢＳＧＭ１００は、ＰＳＭ１８から可変電圧信号を受け取って、複数の安定したバイアス信号ＢＩＡＳＰ１、ＢＩＡＳＰ２、ＢＩＡＳＮ１、ＢＩＡＳＮ２及び内部の正レール供給ＶＤＤ＿ＩＮＴを生成してよい。一実施形態で、ＢＢＳＧＭ１００は、２．３ボルトから５．５ボルトの電圧レベルを有する受信ＶＤＤ信号により機能してよい。然るに、ＢＢＳＧＭ１００は、電源モジュール１８からの外部供給信号ＶＤＤを有効にレギュレートしてよい。

図１に示されるように、ＰＶＣＭ１５は、Ｐ形ダイオード１１Ａ、１１Ｂと、抵抗１２Ａ、１２Ｂ、１２Ｃとを有してよい。一実施形態で、信号ＶＤＤ＿ＬＳは、約＋３．４ボルトであるよう目標とされる。ダイオード１１Ａは、スイッチングイベントの間、ノードＶＤＤ＿ＬＳをノードＶＰＯＳ（正電圧電荷ポンプモジュール３００の出力）に密に結合する。ダイオード１１Ａは、スイッチングイベントの間、抵抗１２Ａ、１２Ｂ、１２Ｃ及びあらゆるキャパシタを有効にバイパスすることができる。一実施形態で、ダイオード１１Ａは、定常状態の間は電圧降下を有さない（ダイオード１１Ａにかかる電圧は０である。）。ＶＰＯＳは、正電圧信号をＰＶＣＭ１５へ供給する。抵抗１２Ａ、１２Ｂ、１２Ｃは、フィルタをかけてＶＰＯＳからの電流引き込みをＶＤＤ＿ＬＳに制限する。

ダイオード１１Ａは、ＶＰＯＳの電圧レベルがＶＤＤ＿ＬＳの電圧レベルよりも大きい場合に順方向バイアスをかけられる。ダイオード１１Ｂは、信号ＶＤＤ＿ＩＮＴの電圧レベルがＶＤＤ＿ＬＳの電圧レベルよりも大きい場合に順方向バイアスをかけられる。ダイオード１１Ｂは、ＶＤＤ＿ＩＮＴの電圧レベルが公称上２．３ボルトであるならば、ＶＤＤ＿ＬＳを有効にクランプし又はＶＤＤ＿ＬＳにフロア値を与える。一実施形態で、ダイオード１１Ａ、１１Ｂは、ＣＭＯＳ電界効果トランジスタ（ＦＥＴ）であってよい。ダイオード１１Ａは、幅が約１０ミクロン、長さが約０．４ミクロン、チャネル数（ｍｔ）が１０であってよく、１０／０．４／ｍｔ＝１０と表される。この用語を用いると、ダイオード１１Ｂは、一実施形態において１０／０．４／ｍｔ＝５であってよい。抵抗１２Ａ、１２Ｂ、１２Ｃは、長さ及び幅がミクロンであり且つ抵抗がキロオームである場合に、幅／長さ／合成抵抗を有してよい。一実施形態においてこの用語を用いると、抵抗１２Ａ、１２Ｂ、１２Ｃは、夫々、約１０．７／１．４／１９．９８、５．３／１．４／９．９８２、２．８／１．４／５．３５３であってよい。

図２Ａを参照して後述されるように、ＢＢＳＧＭ１００は、電圧レギュレータモジュール（ＶＲＭ）１１０と、バンドギャップ基準モジュール（ＢＲＭ）１４０と、基準電圧及び電流発生器モジュール（ＲＶＣＧＭ）１７０と、起動及びスタンバイモジュール（ＳＳＭ）１９０とを有してよい。ＶＲＭ１１０は、可変電圧外部信号ＶＤＤを受け取って、安定した内部電圧信号ＶＤＤ＿ＩＮＴ＿ＳＢを生成してよい。ＢＲＭ１４０は、内部信号ＶＤＤ＿ＩＮＴ＿ＳＢを受け取って、安定した基準信号（ＶＢＧ）を生成してよい。基準電圧及び電流発生器モジュール（ＲＶＣＧＭ）１７０は、ＶＢＧ及びＶＤＤ＿ＩＮＴ＿ＳＢを受け取って、Ｐ形デバイス（ＢＩＡＳＰ１、ＢＩＡＳＰ２）のための第１及び第２のバイアス信号と、Ｎ形デバイス（ＢＩＡＳＮ１、ＢＩＡＳＮ２）のための第１及び第２のバイス信号とを生成してよい。

ＤＯＭ２００は、ＢＢＳＧＭ１００によって生成される安定したバイアス信号ＢＩＡＳＰ１、ＢＩＡＳＰ２、ＢＩＡＳＮ１、ＢＩＡＳＮ２及び内部正レール供給ＶＤＤ＿ＩＮＴを受け取って、１又はそれ以上の発振又はクロック信号ＯＳＣ１、ＯＳＣ２を生成する。一実施形態で、ＤＯＭ２００は、図９Ａに示されるような三段式差動インバータを容量結合されてよい。一実施形態で、各段２０３Ａは、Ｐ−ＭＯＳデバイス２０４Ａ及びＮ−ＭＯＳデバイス２０４Ｆ（図９Ｂを参照）を別個に駆動するようカップリングキャパシタを使用してよい。差動インバータなしで、出力段で差動変換に対してシングルエンドとすることで、他の実施形態も可能である。

ＰＶＣＰＭ３００は、ＢＢＳＧＭ１００によって生成される安定したバイアス信号ＢＩＡＳＰ１、ＢＩＡＳＰ２、ＢＩＡＳＮ１、ＢＩＡＳＮ２及び内部正レール供給ＶＤＤ＿ＩＮＴと、ＤＯＭ２００からのＯＳＣ１、ＯＳＣ２とを受け取ってよい。ＰＶＣＰＭ３００は、正電圧信号出力ＶＰＯＳを供給する。一実施形態で、スイッチングモジュール２２は、３つの電圧信号、すなわち、接地ＧＮＤ、正電圧信号ＶＤＤ＿ＬＳ、及び負電圧信号ＶＳＳを受け取ってよい。ＰＶＣＰＭ３００のＶＰＯＳ信号は、レギュレートされた正レール電圧ＶＤＤ＿ＬＳを与える。一実施形態で、信号ＶＤＤ＿ＬＳは、約３．４ボルトであるよう目標とされる。スイッチングモジュール２２は、一般に、正確な時間フレーム範囲内（一実施形態では、５マイクロ秒（μｓ）内）で駆動されるべき大きなキャパシタンスを含む。

一実施形態で、（スイッチングイベント後の）ＶＳＳ信号回復時間は、ＯＵＴ＿ＳＩＧＮＡＬを生成するようスイッチングモジュール２２によってスイッチングされる信号ＩＮ＿ＳＩＧＮＡＬの高調波ニーポイント（ＨＫＰ）に影響を及ぼしうる。一実施形態で、スイッチングイベント後のＶＤＤ＿ＬＳ信号回復時間は、ＯＵＴ＿ＳＩＧＮＡＬを生成するようスイッチングモジュール２２によってスイッチングされる信号ＩＮ＿ＳＩＧＮＡＬの挿入損失に影響を及ぼしうる。ＶＤＤ＿ＬＳ信号の高速な整定時間は、スイッチングモジュール２２によってスイッチングされる信号ＩＮ＿ＳＩＧＮＡＬの挿入損失を減らしうる。ＮＶＣＰＭ４００は、負電圧信号ＶＮＥＧを生成する。知られているように、ＮＶＣＰＭ４００は、理想的には、負荷イベント（一実施形態では、スイッチングイベント）後に直ちに落ち着く（ＶＮＥＧ電圧レベルは所望レベルに戻る。）。知られているように、信号整定時間は、スイッチングモジュール２２のＨＫＰに影響を及ぼしうる。

図１に示されるように、ＮＶＣＭ１７は、Ｐ形ダイオード１１Ｃと、抵抗１２Ｄ、１２Ｅ、１２Ｆとを有してよい。一実施形態で、信号ＶＳＳは、約−３．４ボルトであるよう目標とされる。ダイオード１１Ｃは、スイッチングイベントの間、ノードＶＳＳをノードＶＮＥＧ（負電圧電荷ポンプモジュール４００の出力）に密に結合してよい。ダイオード１１Ｃは、抵抗１２Ｄ、１２Ｅ、１２Ｆと、スイッチングイベントの間に生成されるあらゆるキャパシタンスとを有効にバイパスすることができる。一実施形態で、ダイオード１１Ｃは、定常状態の間は電圧降下を有さない（ダイオード１１Ｃにかかる電圧は０ボルトである。）。ＶＮＥＧは、負電圧信号をＶＳＳに提供する。ダイオード１１Ｃは、ＶＮＥＧの電圧がＶＳＳの電圧レベルよりも小さい場合に順方向バイアスをかけられる。一実施形態で、ダイオード１１Ｃは、ＣＭＯＳ電界効果トランジスタ（ＦＥＴ）であってよい。ダイオード１１Ｃは、約１０／０．４／ｍｔ＝１０であってよい。抵抗１２Ｄ、１２Ｅ、１２Ｆは、夫々、約１０．７／１．４／１９．９８、５．３／１．４／９．９８２、及び２．８／１．４／５．３５３の幅／長さ／合成抵抗を有してよい。

図２Ａは、様々な実施形態に従うベースバイアス信号生成モジュール１００の略ブロック図である。知られているように、ＢＢＳＧＭ１００は、電圧レギュレータモジュール（ＶＲＭ）１１０と、バンドギャップ基準モジュール（ＢＲＭ）１４０と、基準電圧及び電流発生器モジュール（ＲＶＣＧＭ）１７０と、起動及びスタンバイモジュール（ＳＳＭ）１９０とを有してよい。ＶＲＭ１１０は、外部の可変電圧信号ＶＤＤを受け取って、その電圧レベルを一実施形態では約２．３ボルトにレギュレートしてよい。ＶＲＭ１１０は、レギュレートされた電圧ＶＤＤ＿ＩＮＴ＿ＳＢをＢＲＭ１４０及びＲＶＣＧＭ１７０へ供給する。

ＢＲＭ１４０は、基準電圧ＶＤＤ＿ＩＮＴ＿ＳＢ信号を受け取って、（一実施形態において）約１．１６ボルトのＶＢＧ（バンドギャップ電圧）信号を生成し、基準信号ＶＢＧをＲＶＣＧＭ１７０及びＶＲＭ１１０へ送る。ＶＲＭ１１０は、ＶＤＤ＿ＩＮＴ＿ＳＢのレベルを決定し設定するためにＶＢＧ信号を使用してよい。一実施形態で、ＶＢＧ信号レベルは、ＢＲＭ１４０を含む抵抗結合及び物理的なダイオード素子構造の関数であってよい。

ＲＶＣＧＭ１７０は、ＶＢＧ信号及びＶＤＤ＿ＩＮＴ＿ＳＢ信号を受け取って、（一実施形態において）約１．２マイクロアンペア（μＡ）の基準電流と、ゲートバイアス基準電圧ＢＩＡＳＰ１、ＢＩＡＳＰ２、ＢＩＡＳＮ１及びＢＩＡＳＮ２とを生成する。図２Ｂは、様々な実施形態に従う電流ソースモジュール１４２の簡略図である。電流ソースＣＳ−Ｐ１４２は、複数のカスケード接続されたＰ形電界効果トランジスタ（ＦＥＴ）１４１Ａ、１４１Ｂを有する。バイアス信号ＢＩＡＳＰ１及びＢＩＡＳＰ２が安定している場合に、カスケード接続されたＦＥＴ１４１Ａ、１４１Ｂによって生成される電流も安定しており、一実施形態では約１．２μＡで一定である。一実施形態で、バイアスゲート信号ＢＩＡＳＰ１は基本電流のレベルを設定する。ＢＩＡＳＰ２は、より高い出力インピーダンスをＣＳ−Ｐ１４２へ提供する。一実施形態で、Ｐ−ＦＥＴ１４１Ａ、１４１Ｂは、夫々、約４／２／ｍｔ＝１、４／２／ｍｔ＝１であってよい。

図２Ｃは、様々な実施形態に従う電流シンクモジュールＣＳ−Ｎ１７２の簡略図である。電流ソースＣＳ−Ｎ１７２は、複数のカスケード接続されたＮ形電界効果トランジスタ（ＦＥＴ）１７１Ａ、１７１Ｂを有する。バイアス信号ＢＩＡＳＮ１及びＢＩＡＳＮ２が安定している場合に、カスケード接続されたＦＥＴ１７１Ａ、１７１Ｂによって引き込まれる電流も安定しており、約１．２μＡで一定である。一実施形態で、Ｎ−ＦＥＴ１７１Ａ、１７１Ｂは、夫々、約４／２／ｍｔ＝１であってよい。ＣＳ−Ｐ及びＣＳ−Ｎ及び夫々のゲートバイアス信号ＢＩＡＳＰ１、ＢＩＡＳＰ２、ＢＩＡＳＮ１及びＢＩＡＳＮ２の使用は、電流ソース及びシンクレベルを制御するための抵抗及びトランジスタの使用を減らしうる。

一実施形態で、ＣＳ−Ｐ１４２及びＣＳ−Ｎ１７２は、ＶＲＭ１１０、ＢＲＭ１４０、ＤＯＭ２００、ＰＶＣＰＭ３００、及びＮＶＣＰＭ４００における演算増幅器（ＯＰＡＭＰ）及び演算相互コンダクタンス増幅器（ＯＴＡ）で使用される。ＲＶＣＧＭ１７０は、ＶＢＧ信号を受け取り、既知の抵抗を用いて既知の電流ＩＲＥＦにより信号を生成してよい。また、ＲＶＣＧＭ１７０は、ゲートバイアス信号ＢＩＡＳＰ１、ＢＩＡＳＰ２、ＢＩＡＳＮ１及びＢＩＡＳＮ２を生成する。

一実施形態で、ＢＢＳＧＭ１００は、起動及びスタンバイ構成要素１９０、１２０、１５０、１８０を更に有してよい。知られているように、一実施形態で、ＶＲＭ１１０、ＢＲＭ１４０、及びＲＶＣＧＭ１７０は、基準信号を他のモジュールＤＯＭ２００、ＰＶＣＰＭ３００、ＮＶＣＰＭ４００に供給してよい。同様に、ＢＲＭ１４０は、基準信号をＶＲＭ１１０及びＲＶＣＧＭ１７０に供給する。スタンバイ状態及び起動の間、ＳＳＭ１９０は、ＤＯＭ２００、ＰＶＣＰＭ３００、ＮＶＣＰＭ４００の各モジュールの動作を停止するようＶＤＤ＿ＩＮＴ信号を抑制してよい。ＶＤＤ＿ＩＮＴ信号のそのような中断は、アーキテクチャ１０の電力消費を低減しうる。ＢＢＳＧＭ１００は、スタンバイ及びウェイク信号を受け取って処理するために依然として動作してよい。

図３は、様々な実施形態に従うＰＶＣＰＭ３００のブロック図である。ＰＶＣＰＭ３００は、制御モジュール３１０及び電荷ポンプモジュール３４０を有してよい。制御モジュール３１０は、ゲートバイアス信号ＢＩＡＳＰ１、ＢＩＡＳＰ２、ＢＩＡＳＮ１、ＢＩＡＳＮ２、内部電圧信号ＶＤＤ＿ＩＮＴ、ＶＢＧ及びＶＤＤ＿ＬＳを受け取って、所望の電圧信号レベルを表す制御信号ＰＯＳ＿ＣＰ＿ＶＤＤを生成してよい。電荷ポンプモジュール３４０は、ＰＯＳ＿ＣＰ＿ＶＤＤ信号及びクロック信号ＯＳＣ１、ＰＳＣ２を受け取って、正電圧信号ＶＰＯＳを生成してよい。

図４は、様々な実施形態に従うＮＶＣＰＭ４００のブロック図である。ＮＶＣＰＭ４００は、制御モジュール４１０及び電荷ポンプモジュール４４０を有してよい。制御モジュール４１０は、ゲートバイアス信号ＢＩＡＳＰ１、ＢＩＡＳＮ１、ＢＩＡＳＮ２、内部電圧信号ＶＤＤ＿ＩＮＴ、ＶＢＧ及びＶＳＳを受け取って、所望の電圧信号レベルを表す制御信号ＮＥＧ＿ＣＰ＿ＶＤＤを生成してよい。電荷ポンプモジュール４４０は、ＮＥＧ＿ＣＰ＿ＶＤＤ信号及びクロック信号ＯＳＣ１、ＯＳＣ２を受け取って、負電圧信号ＶＮＥＧを生成してよい。

図５Ａは、様々な実施形態に従う電圧及び電流調整モジュール（ＶＲＭ）１１０のブロック図である。図５Ａに示されるように、ＶＲＭ１１０は、ＯＴＡ１１４と、ＬＤＯ１２４と、分圧器１２１と、シュミットトリガ１１２と、スタンバイ−起動モジュール１３０とを有してよい。分圧器１２１は、フィードバック信号として内部電圧信号ＶＤＤ＿ＩＮＴ＿ＳＢを受け取って、一実施形態において、内部電圧信号ＶＤＤ＿ＩＮＴ＿ＳＢの約２分の１の電圧信号（１／２ＶＤＤ＿ＩＮＴ）を生成してよい。ＯＴＡ１１４は、外部電圧信号ＶＤＤと、内部バンドギャップ基準信号ＶＢＧと、内部電圧ＶＤＤ＿ＩＮＴ＿ＳＢの２分の１に等しい電圧基準（１／２ＶＤＤ＿ＩＮＴ）とを受け取ってよい。ＯＴＡ１１４は、信号ＶＢＧと１／２ＶＤＤ＿ＩＮＴ＿ＳＢとの間の差を決定する。一実施形態で、ＶＢＧ信号電圧レベルは、信号ＶＤＤ＿ＩＮＴ＿ＳＢの所望内部電圧の約２分の１である。然るに、ＯＴＡ差分信号は、ＶＤＤ＿ＩＮＴ＿ＳＢ信号の現在の電圧レベルと所望の電圧レベルとの間の差を表す。

ＯＴＡ１１４は、決定された電圧レベル差分信号の関数として信号が変化する場合にＬＤＯ制御信号を生成する。一実施形態で、低ドロップ出力（ＬＤＯ）モジュール１２４は、ＶＤＤ信号を受け取って、ＯＴＡ１１４によって生成されるＬＤＯ制御信号に基づいて内部電圧信号ＶＤＤ＿ＩＮＴ＿ＳＢを生成する。シュミットトリガ１１２は、ＢＩＡＳＰ１が所望の電圧レベルに達する場合に作動するよう設定されてよい。ＢＩＡＳＰ１の所望の所定電圧レベルは、ＢＢＳＧＭ１００が起動又はスタンバイイベントの後に完全に動作していることを示すことができる。スタンバイ−起動モジュール１３０は、再起動又はスタンバイイベントの後にＶＲＭ１１０の動作ステータスを決定するためにトリガ１１２の信号を使用してよい。

図５Ｂは、様々な実施形態に従う電圧及び電流調整モジュール（ＶＲＭ）１１０の簡略図である。図５Ｂに示されるように、ＶＲＭ１１０は、ＯＴＡ１１４と、低ドロップ出力ＦＥＴ（ＬＤＯ）１２４と、分圧器１２１と、抵抗１２２とを有してよい。ＯＴＡ１１４は、一実施形態で、約１．２μＡの電流シンクを生成するようＣＳ−Ｎ１７２を有してよい。また、ＯＴＡ１１４は、カスケード接続された内在するＮ形ＦＥＴ１１７Ａ、厚膜標準タイプのＰ形ＦＥＴ（ＴＲＰ）１１８Ａ、及び標準タイプのＮ形ＦＥＴ（ＲＮ）１１６Ａと、カスケード接続された内在するＮ形ＦＥＴ１１７Ｂ、標準タイプの薄膜Ｐ形ＦＥＴ（ＴＲＰ）１１８Ｖ、及び標準タイプのＮ形ＦＥＴ（ＲＮ）１１６Ｂとを有する。ＦＥＴ１１８Ａ、１１８Ｂ、１１６Ａ、１１６Ｂは、１１６Ａ、１１６Ｂのゲートにおける入力間の差を決定する相互インピーダンス増幅器を形成する。

ＴＩＮ１１７Ａ、１１７Ｂは、それら各自のゲートにおいて結合されてよい。基準信号ＶＢＧ（一実施形態では、約１．１６ボルト）は、ＦＥＴ１１６Ｂのゲートで受信されてよい。他のトランジスタ１１６Ａのゲートは、分圧器１２１によって分割された電圧信号１／２ＶＤＤ＿ＩＮＴ（一実施形態では、内部電圧信号ＶＤＤ＿ＩＮＴ＿ＳＢの２分の１）を受け取る。一実施形態で、ＴＲＰ−ＦＥＴ１１８Ａ、１１８Ｂは、夫々、約４／２／ｍｔ＝１、４／２／ｍｔ＝１であってよい。ＴＩＮ−ＦＥＴ１１７Ａ、１１７Ｂは、夫々、約４／１／ｍｔ＝１、４／１／ｍｔ＝１であってよい。ＲＮ−ＦＥＴ１１６Ａ、１１６Ｂは、夫々、約４／２／ｍｔ＝１、４／２／ｍｔ＝１であってよい。カスケード接続された電流シンクＮ−ＦＥＴ１１５Ａ、１１５Ｂは、上述されたように、夫々、約４／２／ｍｔ＝１、４／２／ｍｔ＝１であってよい。

分圧器１２１は、複数の抵抗１２３Ａ、１２３Ｂを有してよい。抵抗１２３Ａ、１２３Ｂの抵抗が略等しい場合、ＦＥＴ１１６Ａのゲートは、内部電圧信号ＶＤＤ＿ＩＮＴ＿ＳＢの約２分の１である。一実施形態で、抵抗１２３Ａは、約６０４キロオームの抵抗を有してよく、夫々約１３．５／１．４／５０．３４／ｍｓ＝２及び１３．５／１．４／５５３．７／ｍｓ＝２２である抵抗を含む複数の結合された抵抗を有してよい。抵抗１２３Ｂは、約６０４キロオームの抵抗を有してよく、夫々約１３．５／１．４／２５．１７／ｍｓ＝１、１３．５／１．４／７５．５１／ｍｓ＝３、１３．５／１．４／３０２／ｍｓ＝１２及び１３．５／１．４／２０１．４／ｍｓ＝８である抵抗を含む複数の結合された抵抗を有してよい。

ＬＤＯ１２４は、ＯＴＡ１１４からそのゲート信号を受信するＴＲＰである。ＬＤＯ１２４は、ゲート信号に基づいて内部電圧信号ＶＤＤ＿ＩＮＴ＿ＳＢを生成又はレギュレートする。一実施形態で、ＬＤＯ１２４のＴＲＰは、約１０／０．５／ｍｔ＝８であってよい。然るに、ＶＲＭ１１０は、２．３から５．５ボルトの電圧範囲を有する外部信号ＶＤＤを受け取って、一実施形態において約２．３ボルトである内部電圧信号を供給してよい。カスケード接続されたＴＩＮ１１７Ａ、１１７Ｂは、ＯＴＡ１１４での出力電圧を生成するよう差動負荷１１８Ａ、１１８Ｂから差動対１１６Ａ、１１６Ｂのドレイン電圧を中断してよい。ＴＲＰ対１１８Ａ、１１８Ｂは、電流ミラー型差動負荷を形成してよい。一実施形態で、ＯＴＡ１１４は、実際上、ＶＤＤが変動しうる場合に、より高い電圧を扱うことができる能動負荷を有する差動対であってよい。抵抗１２１Ａ、１２１Ｂは、夫々、約９．５／１．４／３５．５２／ｍｓ＝２及び５０．９／１．４／３７７．７／ｍｓ＝４であってよい。

図６Ａは、バンドギャップ基準モジュール（ＢＲＭ）１４０のブロック図であり、図６Ｂは、様々な実施形態に従うＢＲＭ１４０の簡略図である。図６Ａ及び図６Ｂに示されるように、ＢＲＭ１４０は、ＯＴＡモジュール１５０と、バンドギャップモジュール１６０と、スタンバイ−起動モジュール１６４とを有してよい。バンドギャップモジュール１６０は、ＯＴＡ１５０によって測定される電圧差を生成するよう異なったチャネル幅を有するダイオード１６２Ａ、１６２Ｂ、１６２Ｃ及び抵抗１６１Ａ、１６１Ｂ、１６１Ｂを有してよい。ダイオード１６２Ａ、１６２Ｂ、１６２Ｃは、一実施形態において、夫々、約１．４／１．６／ｍｐ＝１、３４．２／１．６／ｍｐ＝６、及び１４．４／１．６／ｍｐ＝１であってよい。ＯＴＡ１５０は、基準電圧信号ＶＢＧ（一実施形態では、約１．１６ボルト）を生成するよう、決定された差を用いてよい。

一実施形態で、ダイオード１６２Ａ、１６２Ｂ、１６２Ｃはいずれも単一のＣＭＯＳウェハーに形成されてよく、チャネル長さが同じである（一実施形態では、１．６μｍ）ことにより、温度及びウェハー処理による動作上の不一致は、ダイオード１６２Ａ、１６２Ｂ、１６２Ｃの間の実効的な差（バンドギャップ）を変化させない。従って、関連するダイオード１６２Ａ、１６２Ｂ、１６２Ｃバンドギャップは、ウェハーごとに安定しており、温度非依存であってよい。一実施形態で、結果として得られるＶＢＧレベルは、既知のダイオード特性（ダイオード形成処理及び材料によって知られる。）に基づいて、そのようにして知られる。

スタンバイ−起動モジュール１６４は、ＳＴＡＲＴ＿ＦＬＡＧの状態に基づいてダイオード１６２Ｂ、１６２ＣをバイパスするＲＮＦＥＴ１５３Ｃを有する。ＲＮＦＥＴ１５３Ｃは、一実施形態で、約４／１／ｍｔ＝１であってよい。述べられたように、バンドギャップモジュール１６０は、図６Ｂに示されるように、抵抗１６１Ａ、１６１Ｂ及び１６１Ｃを更に有してよい。抵抗１６１Ｂ、１６１Ｃは、夫々、約１３．４／１．４／１９９．８／ｍｓ＝８及び１３．４／１．４／２２４．８／ｍｓ＝９であってよい。抵抗１６１Ａは、直列な２つの抵抗を有してよく、それらの抵抗は、夫々、約１３．４／１．４／４２４．７／ｍｓ＝１７及び１３．４／１．４／２４．９８／ｍｓ＝１であってよい。

一実施形態で、ＯＴＡ１５０は、カスケード接続されたＦＥＴＲＰ１５１Ａ、１５１Ｂ及び１５１Ｃ、１５１Ｄを夫々有する２つの電流ソースＣＳ−Ｐ１４２を有してよい。ＦＥＴＲＰ１５１Ａ、１５１Ｂ、１５１Ｃ、１５１Ｄは、夫々、約４／２／ｍｔ＝１であってよい。一実施形態で、夫々のＣＳ−Ｐ１４２は、約１．２μＡの電流ソースを提供してよい。ＲＰ対１５２Ａ、１５２Ｂ及びＲＮ対１５３Ａ、１５３Ｂは、増幅器を形成してよい。増幅器は、ＣＳ−Ｐ（ＲＰ対１５１Ａ、１５１Ｂによって形成）からの定電流源と、ダイオード１６２Ａ、１６２Ｂ及び抵抗１６１Ｃからの差動信号とを受け取ってよい。カスケード接続されたＦＥＴＩＮ１５３Ｆ及びＲＮ１５３Ｅは、第２の電流ソースＣＳ−Ｐ１４２に結合されてよい。ＦＥＴ１５２Ａ、１５２Ｂは、夫々、約１０／２／ｍｔ＝４であってよく、ＦＥＴ１５３Ａ、１５３Ｂは、夫々、１０／４／ｍｔ＝２であってよく、ＦＥＴ１５３Ｆは、約７．５／０．５／ｍｔ＝１であってよく、ＦＥＴ１５３Ｅは、約１０／０．９／ｍｔ＝１であってよい。ＯＴＡ１５０は、ＦＥＴＩＮ１５３Ｄを更に有する。スタンバイ−起動モジュール１６４は、ＳＴＡＲＴ＿ＦＬＡＧの状態に基づいてＲＮＦＥＴ１５３ＢをバイパスするＲＮＦＥＴ１５３Ｇを更に有してよい。ＲＮＦＥＴ１５３Ｇは、一実施形態において、約３／１／ｍｔ＝１であってよい。

バンドギャップ基準モジュール１４０は、スタンバイ−起動モジュール１６４を更に有してよい。起動モジュール１６４は、カスケード接続されたＦＥＴＩＮ１６６Ａ、ＦＥＴＲＰ１６６Ｂを有してよく、夫々のＦＥＴのゲートはＶＤＤ＿ＩＮＴ＿ＳＵ及びＩＲＥＦ＿ＳＵ起動信号を受け取ってよく、更に、起動モジュール１６４は、出力バッファとして機能するＦＥＴＩＮ１５３Ｄを有してよく、そのゲートは、ＦＥＴＲＰ１６６Ｂのドレインと、１５３Ｅ／Ｆ及び１５１Ｃ／Ｄから成る演算増幅器の第２の段増幅器の出力とに結合されている。ＦＥＴＩＮ１６６Ａ、ＲＰ１６６Ｂ、ＩＮ１５３Ｄは、夫々、約４／１／ｍｔ＝１、４／１／ｍｔ＝１、及び１４．６／０．５／ｍｔ＝１であってよい。起動モジュール１６４は、ＶＢＧ信号が適切な動作レベルに達することを確かにする。ＶＤＤ＿ＩＮＴ＿ＳＵはＶＤＤ＿ＩＮＴに基づき、ＩＲＥＦ＿ＳＵはＩＲＥＦに基づく。述べたように、スタンバイ−起動モジュール１６４は、ＲＮＦＥＴ１５３Ｃ及び１５３Ｇを更に有する。

図７Ａは、基準電圧及び電流発生器モジュール（ＲＶＣＧＭ）１７０のブロック図であり、図７Ｂは、様々な実施形態に従うＲＶＣＧＭ１７０の簡略図である。図７Ａ及び図７Ｂに示されるように、ＲＶＣＧＭ１７０は、ＯＴＡ１８０と、電流／バイアス電圧生成モジュール（ＣＢＶＧＭ）１９２と、スタンバイ−起動モジュール１８８とを有してよい。ＯＴＡ１８０は、カスケード接続されたＴＲＮ１８１Ａ、１８１Ｂを有する電流シンクＣＳ−Ｎ１７２を有してよい。ＦＥＴＴＲＮ１８１Ａ、１８１Ｂは、夫々、約４／２／ｍｔ＝１、４／２／ｍｔ＝１であってよい。一実施形態で、ＣＳ−Ｎ１７２は、約１．２μＡの電流シンクを生成する。ＲＮ対１８２Ａ、１８２Ｂ及びＴＲＰ対１８３Ａ、１８３Ｂは、ＣＳ−Ｎ１７２（ＴＲＮ対１８１Ａ、１８１Ｂから形成）の一定電流シンクに結合される増幅器を形成する。ＦＥＴＴＲＰ１８２Ａ、１８２Ｂ、１８３Ａ、１８３Ｂは、夫々、約４／２／ｍｔ＝１であってよい。

一実施形態で、ＯＴＡ１８０は、ＬＤＯ１８５及び抵抗１８６によって生成されるＩＶＲＥＦ信号（ＬＤＯ１８５が電流ソースである場合に抵抗１８６を通る電流）及びＶＢＧ信号の差を決定してよい。ＬＤＯ１８５は、カスケード接続されたＴＲＰ１８４Ａ、１８４Ｂを有する。一実施形態で、ＦＥＴＴＲＰ１８４Ａ、１８４Ｂは、夫々、約４／２／ｍｔ＝２及び４／２／ｍｔ＝２であってよい（チャネルの数は電流ソース１４２の数の２倍であることに留意されたい。）。従って、ＬＤＯ１８５は、一実施形態において、ＢＩＡＳＰ１及びＢＩＡＳＰ２が定常状態である場合に、約２．４μＡの電流源を生成してよい。抵抗１８６は、一実施形態において、約４９４キロオームであってよい。ＬＤＯ１８５が定常状態且つ４９４キロオームの抵抗で約２．４μＡの電流を生成している場合に、信号又は点ＩＶＲＥＦの電圧レベルは定常状態で約１．１６ボルトであってよい。ＶＢＧ信号の電圧レベルは、定常状態で約１．１６ボルトであってよく、ＢＲＭ１４０によって生成される。ＯＴＡ１８０は、ＶＢＧ基準信号及び有効に４つのゲートバイアス信号ＢＩＡＳＰ１、ＢＩＡＳＰ２、ＢＩＡＳＮ１及びＢＩＡＳＮ２を用いてＩＶＲＥＦ信号の生成をレギュレートする。

一実施形態で、ＬＤＯ１８５は、対応する電圧信号ＩＶＲＥＦを生成するよう電流ＩＲＥＦを抵抗１８６へ供給してよい。ＣＢＶＧＭ１９２は、ゲートバイアス信号ＢＩＡＳＰ１、ＢＩＡＳＰ２、ＢＩＡＳＮ１及びＢＩＡＳＮ２を生成する。定常状態で（ＩＶＲＥＦの電圧レベルが（１８５から２．４μＡを受け取って）約１．１６ボルトである場合に）ＢＩＡＳＮ１は、おおよそ、ＴＲＮ１８７Ｂの閾レベル（一実施形態では、０．７ボルト）である。ＢＩＡＳＮ２は、カスケード接続されたＴＲＮ１８７Ａ及びＴＲＮ１８９によりＢＩＡＳＮ１よりも大きい（一実施形態では約２００ｍＶだけ大きい。すなわち、０．９Ｖ）。ＢＩＡＳＰ１は、供給レールＶＤＤ＿ＩＮＴよりもＴＲＰ１８６Ａのおおよそ１閾値分だけ低い（２．３Ｖよりも約０．７Ｖだけ低い。すなわち、１．６Ｖ）。ＢＩＡＳＰ２は、ＴＲＰ１８６ＥによりＢＩＡＳＰ１よりも低い（一実施形態では約２００ｍＶだけ低く、１．４Ｖ）。ＴＲＰ１８６Ａ及びＴＲＰ１８６Ｂは、ゲートバイアス信号ＢＩＡＳＰ１及びＢＩＡＳＰ２が定常状態（一実施形態で、夫々、１．６ボルト及び１．４ボルト）にある場合に１．２μＡの定電流を生成する電流ソース１８６を形成することが知られる。

ＴＲＰ１８６Ａは、物理的な構造が異なるために、ＴＲＰ１８６Ｅとは異なったＶｇｓ（ゲート−ソース間電圧）を有する。ＴＲＰ１８６Ａは約４／２（ミクロン），ｍｔ＝２の幅／長さを有してよく、ＴＲＰ１８６Ｅは約２／８（ミクロン），ｍｔ＝１の長さ／幅を有してよく、ＴＲＰ１８６Ｂは約４／２（ミクロン），ｍｔ＝１の幅／長さを有してよい。同様に、ＴＲＮ１８９は、物理的な構造が異なるために、ＴＲＮ１８７Ｂとは異なったＶｇｓを有してよい。ＴＲＮ１８７Ｂは、約４／２（ミクロン）の長さ／幅（ｍｔ＝１）を有してよく、ＴＲＮ１８９は約２／８（ミクロン）（ｍｔ＝１）の幅／長さを有してよく、１８７Ａは約４／２（ミクロン）（ｍｔ＝１）の幅／長さを有してよい。ＣＢＶＧＭ１９２は、ＴＲＮ１８７Ｃ及びＴＲＮ１８７Ｄに結合されているＴＲＰ１８６Ｃ及びＴＲＰ１８６Ｄによって形成される電流ソース１４２を有してよく、夫々は一実施形態において約４／２／１であってよい。

一実施形態で、ＢＢＳＧＭ１００は、定常状態で動作するよう、様々なモジュール１１０、１４０及び１７０によって生成されるゲートバイアス信号ＢＩＡＳＰ１、ＢＩＡＳＰ２、ＢＩＡＳＮ１及びＢＩＡＳＮ２並びに基準信号（ＶＢＧ）に依存する。アーキテクチャ１０の残りのモジュールも、定常状態ゲートバイアス信号ＢＩＡＳＰ１、ＢＩＡＳＰ２、ＢＩＡＳＮ１及びＢＩＡＳＮ２を必要とする。ＢＢＳＧＭ１００のモジュール１１０、１４０、１７０の間の相互依存を鑑み、起動又はスタンバイウェイク方法１４２（図８）が一実施形態において用いられてよく、ＢＢＳＧＭ１００が定常状態に達することを可能にする。更に、ＢＢＳＧＭ１００の（コールドスタート又はスタンバイからの）起動は、モジュールが方法又はアルゴリズム１４２を用いてよい場合に、上述されたように、付加的な起動／スタンバイモジュールによって制御されてよい。図８は、ＢＢＳＧＭ１００で用いられうる様々な実施形態に従う、ＢＢＳＧＭ１００の（コールドスタート又はスタンバイからの）作動のアルゴリズム１４２の簡略図である。コールドスタート又はスタンバイの間、ＢＳＧＡ１０のキャパシタは放電されてよく、外部レール供給ＶＤＤは増大してよい。処理１４２で、ＶＤＤ＿ＩＮＴ＿ＳＢ（内部電圧スタンバイ）が、外部電圧ＶＤＤが増大するにつれて、プルアップされてよい（動作１４１）。一実施形態で、図５に示されたＢＢＳＧＭ１００のＶＲＭ１１０は、ＶＤＤが増大する（電流引き込みがＯＴＡ１１４で増大するにつれて電圧レベルを増大させる）につれてＶＤＤ＿ＩＮＴ＿ＳＢをプルアップするスタンドアップモジュール１２２の抵抗１２１Ａ、１２１Ｂを有してよい。

ＶＤＤ＿ＩＮＴ＿ＳＢが増大し始めると、ＲＶＣＧＭ１７０は機能して、ゲートバイアス信号ＢＩＡＳＰ１、ＢＩＡＳＰ２、ＢＩＡＳＮ１及びＢＩＡＳＮ２を生成し始める。ゲートバイアス信号ＢＩＡＳＰ１、ＢＩＡＳＰ２、ＢＩＡＳＮ１及びＢＩＡＳＮ２は、ＢＲＭ１４０、ＲＶＣＧＭ１７０、及びＶＲＭ１１０によって使用される（動作１４３）。一実施形態で、ＢＲＭ１４０は、内部電圧信号ＶＤＤ＿ＩＮＴがアクティブ（スタンバイ−起動）モジュール１６４の閾値１６６Ａ、１６６Ｂよりも大きくなるまで、定常状態バンドギャップ信号ＶＢＧを生成しない（動作１４４、１４５）。具体的に、ＦＥＴＩＮ１６６Ａ、及びＲＰ１６６Ｂは、起動の間ＶＢＧをＶＤＤ＿ＩＮＴ＿ＳＵにプルアップするバルブを形成する。ＶＤＤ＿ＩＮＴ＿ＳＵは、起動時に接地（ＧＮＤ）にあってよい。上述されたように、ＦＥＴＩＮ１６６Ａ、ＲＰ１６６Ｂは、約４／１／ｍｔ＝１、４／１／ｍｔ＝１であってよく、１６６Ａはより低い閾値、従って、より低い電圧降下を有してよい。定常状態で、信号ＶＤＤ＿ＩＮＴ＿ＳＵ及びＩＲＥＦ＿ＳＵＩの電圧レベルは同じであり、従って、バルブ１６６Ａ、１６６Ｂは閉じられ、又は非アクティブ状態となりうる。

その後、ＶＢＧ信号は、ＢＲＭ１４０が動作し始めると（動作１４５）、その公称レベル（一実施形態では、約１．１６Ｖ）まで増大する（動作１４６）。ＲＶＣＧＭ１７０及びＯＴＡ１８０が動作し、次いで、ＶＢＧ信号の電圧レベルと比較されるようＩＲＥＦ信号（モニタされる電流レベル）及び対応するＩＶＲＥＦ信号（モニタされる電圧レベル）を生成する（動作１４７）。一実施形態で、アクティブ又は起動バルブ１８９Ａ、１８９Ｂは、起動の間ＢＩＡＳＰ１及びＢＩＡＳＰ２をプルアップしてよい。一実施形態で、起動バルブ１８９Ａ、１８９Ｂは、夫々、カスケード接続されたＦＥＴＴＲＮ及びＩＰを有してよく、ＦＥＴＴＲＮ及びＩＰ（固有Ｐ形）は、夫々、約２／１／ｍｔ＝１、２／１／ｍｔ＝１であってよい。１８９Ａ、１８９ＢのＴＲＮゲートはＶＢＧ信号を受け取ってよく、１８９Ａ、１８９ＢのＩＰゲートは信号ＩＶＲＥＦに結合されてよい。定常状態で、信号ＩＶＲＥＦ及びＶＢＧの電圧レベルは同じであり、従って、バルブ１８９Ａ、１８９Ｂは閉じられ、又は非アクティブ状態となりうる。

起動モジュール１９０、１２０、１５０及び１８０で使用される起動フラグ（statup_flag）は、ＲＶＣＧＭ１７０が定常状態に達する場合に（動作１４７）、それらのモジュールの終了動作に設定されてよい。ゲートバイアス信号ＢＩＡＳＰ１、ＢＩＡＳＰ２、ＢＩＡＳＮ１及びＢＩＡＳＮ２が定常状態である場合、ＶＲＭ１１０は、可変電圧レベル入力信号（外部ＶＤＤ）から定常状態信号ＶＤＤ＿ＩＮＴを有効に生成してよく、ＶＤＤ＿ＩＮＴ信号は、ＢＳＧＡ１０の他のモジュールによって使用されてよい（動作１４９）。一実施形態で、シュミットトリガ１１２は、バイアス信号ＢＩＡＳＰ１、ＢＩＡＳＰ２を受け取って、トリガ１１２が始動されるまでＯＴＡ１１４及びＬＤＯ１２４の動作を制限してよい。次いで、ＶＲＭ１１０は、可変電圧外部ＶＤＤ信号からＶＤＤ＿ＩＮＴ信号を有効に生成してよい。処理１４２が完了すると、ゲートバイアス信号ＢＩＡＳＰ１、ＢＩＡＳＰ２、ＢＩＡＳＮ１及びＢＩＡＳＮ２、基準信号ＶＢＧ、並びにＶＤＤ＿ＩＮＴは、ＢＳＧＡ１０の他のモジュールによって使用される定常値を有してよい。この構成を鑑み、他のモジュールは、一定のゲートバイアス信号及び電圧供給信号の利用可能性に基づいて設計されてよい。

述べられたように、ＢＳＧＡ１０は、既知の定常電圧レベルを有する信号ＶＤＤ＿ＬＳ及びＶＳＳをスイッチングモジュール２２に供給してよい。ＢＳＧＡ１０は、スイッチングイベントの間、信号ＶＤＤ＿ＬＳ、ＶＳＳの電圧レベルを保つよう要求されてよい。一実施形態で、ＢＳＧＡ１０は、信号ＶＤＤ＿ＬＳ及びＶＳＳの電圧レベルが負荷イベントの間一定なままであることを確かにするよう、電荷ポンプモジュール３００、４００（正及び負）を用いてよい。ＢＳＧＡ１０は、一実施形態において電荷ポンプモジュール３００、４００の動作を制御するよう、差動発振器モジュール２００を用いてよい。

図９Ａは、様々な実施形態に従う差動発振器モジュール（ＤＯＭ）２００の簡略図である。図９Ａに示されるように、ＤＯＭ２００は、複数のリング発振器２０３Ａと、発振器出力バッファ２０３Ｂと、抵抗２０１Ａ、２０１Ｂと、キャパシタ２０２Ａ〜２０２Ｆとを有してよい。一実施形態で、ＤＯＭ２００は、（ＢＢＳＧＭ１００によって生成された）ゲートバイアス信号ＢＩＡＳＰ１、ＢＩＡＳＰ２、ＢＩＡＳＮ１及びＢＩＡＳＮ２並びに内部電圧信号ＶＤＤ＿ＩＮＴを受け取って、差動発振器又はクロック信号ＯＳＣ１、ＯＳＣ２を生成してよい。一実施形態で、ＤＯＭ２００は、三段式電流スターブＡＣ結合発振器であってよい。一実施形態で、抵抗２０１Ａ、２０１Ｂは、夫々、約９６．２／１．４／３５６．６／ｍｓ＝２及び１４４．３／１．４／２６７．４／ｍｓ＝１であってよい。キャパシタ２０２Ａ〜２０２Ｆは、夫々、約１８／８．９／９４１．６ｆＦ／ｍｐ＝１、２４．１／８．９／１．２５９ｐＦ／ｍｐ＝１、０．８００／６．９／３７ｆＦ／ｍｐ＝１、０．５００／６．２５／２２．７３ｆＦ／ｍｐ＝１、１７／９．６／９５８．７ｆＦ／ｍｐ＝１、及び２２．７／９．６／１．２７８ｐＦ／ｍｐ＝１であってよい。スタンバイ又は起動の間、ＶＤＤ＿ＩＮＴ、ＢＩＡＳＮ１、ＢＩＡＳＮ２、ＢＩＡＳＰ１、及びＢＩＡＳＰ２は接地（ＧＮＤ）にあり、従って、ＤＯＭ２００は起動又はスタンバイの間は機能しない。

一実施形態で、各リング発振器段２０３Ａは、他の段２０３Ａと逆位相で並んで結合されているシングルエンド・インバータを有する。発振周波数を制御するよう、電流スターブ方式が用いられてよく、インバータは供給レールに直接に結合されず、電流ソース又は電流シンク（図９Ｂの２０５Ａ、２０６Ａ）を介して共有レールに結合されている。図９Ｂは、様々な実施形態に従う差動発振器セル２０３Ａの簡略図である。セル２０３Ａは、ＴＲＰ２０４Ｅ及びＴＲＮ２０４Ｆの組によって形成されるインバータ２０８Ａを有し、インバータ２０８Ａは、同じくＴＲＰ２０４Ｅ及びＴＲＮ２０４Ｆの組によって形成される他のインバータ２０８Ｂに逆位相インバータ２０９によって結合されている。逆位相インバータ２０９は、ＴＲＰ２０４Ｅ及びＴＲＮ２０４Ｆの組によって形成されるインバータ２０９Ａと、同じくＴＲＰ２０４Ｅ及びＴＲＮ２０４Ｆの組によって形成されるインバータ２０９Ｂとを有する。

インバータ２０８Ａ、２０８Ｂは、夫々、（ＴＲＰ対２０４Ｂによって形成される）電流ソースＣＳ−Ｐ２０５Ａ及び（ＴＲＮ対２０４Ａによって形成される）電流シンクＣＳ−Ｎ２０６Ａに結合されている。インバータ２０８Ａ、２０８Ｂの夫々の側におけるＣＳ−Ｐ２０５Ａ及びＣＳ−Ｎ２０６Ａの組み合わせは、インバータ２０８Ａ、２０８Ｂから電流を奪う。また、（インバータ２０９Ａ及び２０９Ｂから形成される）逆位相インバータ２０９は、（ＴＲＰ対２０４Ｄによって形成される）電流ソースＣＳ−Ｐ２０５Ｂ及び（ＴＲＮ対２０４Ｃによって形成される）電流シンクＣＳ−Ｎ２０６Ｂに結合されている。一実施形態で、ＣＳ−Ｐ２０５Ａ及びＣＳ−Ｎ２０６Ａの電流引き込みは、夫々、ＣＳ−Ｐ２０５Ｂ及びＣＳ−Ｎ２０６Ｂの電流引き込みよりも４倍大きい。ＦＥＴＴＲＰ２０４Ｂ及びＴＲＮ２０４Ａは、一実施形態において、約１０／０．６／ｍｔ＝１であってよい。電流ソース２０５Ａは約１．２μＡを生成してよく、電流ドレイン２０６Ａは約１．２μＡを引き込んでよい（１４１Ａ、１４１Ｂと同様）。ＦＥＴＴＲＰ２０４Ｅ及びＴＲＮ２０４Ｆは、一実施形態において、約１．６／０．３５／ｍｔ＝１であってよい。ＦＥＴＴＲＰ２０４Ｄ及びＴＲＮ２０４Ｃは、一実施形態において、約２．５／０．６／ｍｔ＝１であってよい。電流ソース２０５Ｂは約０．３μＡを生成してよく、電流ドレイン２０６Ｂは約０．３μＡを引き込んでよい。

一実施形態で、ＴＲＰ２０４Ｂの閾値は約０．７Ｖであり、これは、おおよそ、レールＶＤＤ＿ＩＮＴ（２．３Ｖ）とＢＩＡＳＰ１（１．６Ｖ）との間の差である。一実施形態で、差動リングセル２０３Ａは、ゲート信号ＢＩＡＳＮ２及びＢＩＡＳＰ２を使用しない。動作において、信号のＡＣ成分は、入力ＩＮＰ、ＩＮＮを介してインバータゲート２０８Ａ、２０８Ｂに送られる。ゲートバイアスがシフトするとき、Ｐ形及びＮ形デバイス（ＴＲＮ及びＴＲＰ）は、発振を生じるよう動作を切り替えてよい。一実施形態で、キャパシタ２１１Ａは約８．８／４．４／２３２．３ｆＦ／ｍｐ＝１であってよく、従って、信号ＩＮＰ、ＩＮＮのＡＣ成分のみがインバータゲート２０８Ａ、２０８Ｂのゲートへ送られる。ＤＣバイアス信号はＢＩＡＳＰ１及びＢＩＡＳＮ１によって供給され、ＢＩＡＳＰ１、ＢＩＡＳＮ１における如何なるＡＣ成分もアクティブ抵抗２０７によって除去される（以下に記載）。

更に、ＣＳ−Ｐ２０５Ａの１つが動作している場合に、ＴＲＰ２０４Ｂ対は作動しており、夫々のＴＲＮ２０４Ａ及びＣＳ−Ｎ２０６Ａは作動しておらず、電流は夫々の出力（ＯＵＴＮ又はＯＵＴＰ）に供給される。同様に、ＣＳ−Ｎ２０６Ａの１つが動作している場合に、ＴＲＮ２０４Ａ対は作動しており、夫々のＴＲＰ２０４Ｂ対及びＣＳ−Ｐ２０５Ａは作動しておらず、電流は夫々の出力（ＯＵＴＮ又はＯＵＴＰ）に吸い込まれる。従って、アクティブリングセル２０３Ａは台形波形（線形な立ち上がり及び立ち下がりと、平坦な頂を有する。）を生成することができる。述べられたように、逆位相又は逆並列インバータ２０９Ａ、２０９Ｂは、１／４電流ソース及びシンク２０５Ｂ、２０５Ａのために、２０８Ａ、２０８Ｂによって形成されるインバータと比較して小さいインバータである。一実施形態で、インバータゲート２０８Ａは、逆並列インバータ相補入力に結合されてよい。一実施形態で、ＤＯＭ２００の発振周波数は、他の実施形態における３．６ＭＨｚに対して、約８．２ＭＨｚである。ＦＥＴＴＲＰ２０４Ｂ、２０４Ｄ及びＴＲＮ２０４Ａ、２０４Ｃの長さは、他の実施形態における１．０μｍに対して、ＤＯＭ２００の周波数を増大させるよう一実施形態において０．６μｍであってよい。１．０μｍから０．６μｍへのＦＥＴ長さの縮小は、一実施形態において、約６６％だけコアバイアス電流を増大させる。

図９Ｃは、様々な実施形態に従う差動発振器バッファ２０３Ｂの簡略図である。図９Ｃに示されるように、バッファ２０３Ｂは、２０９Ｃ、２０９Ｄにより形成されるインバータと、電流ソースＣＳ−Ｐ２０５Ｃ及び電流シンクＣＳ−Ｎ２０６Ｃと、アクティブ抵抗２０７と、キャパシタ２１１Ｂとを有する。差動リングセル２０３Ａと同様に、差動リングバッファ２０３ＢはＡＣ結合され、（ＩＮＮ及びＩＮＰでの）受信信号は（ＡＣとＤＣとの間で）分割される。ＡＢＲ２０７は、ＢＩＡＳＰ１及びＢＩＡＳＮ１ゲートバイアス信号からＴＲＰ２０４Ｇ及びＴＲＮ２０４Ｈを駆動するようＤＣバイアスを生成し、一方、それらの信号に対して如何なるＡＣ成分も伝えない。２０９Ｃ、２０９Ｄによって形成されるインバータは、２つの電流源と出力との間の電流ステアリングを行う。ＩＮＮがＩＮＰを上回るとき、ＣＳ−Ｎ２０６ＣはＯＵＴＰからの電流を吸い込んでＯＵＴＰを下げ、ＣＳ−Ｐ２０５Ｃは電流をＯＵＴＮに供給してＯＵＴＮを高める。ＩＰＰがＩＮＮを上回るとき、ＣＳ−Ｎ２０６ＣはＯＵＴＮからの電流を吸い込んでＯＵＴＮを下げ、ＣＳ−Ｐ２０５ＣはＯＵＴＰに電流を供給してＯＵＴＰを高める。

一実施形態で、電流シンクＣＳ−Ｎ２０６Ｃ及びソースＣＳ−Ｐ２０５Ｃは、シュートスルー電流を防ぐよう、ＣＳ−Ｎ２０６Ａ及びＣＳ−Ｐ２０５Ａの電流の３倍を通す。図９Ａに示されるキャパシタ２０２Ａ〜２０２Ｆは、ＢＢＳＧＭ１００への起こり得るフィードバックを防ぐ。ＦＥＴＴＲＰ２０４Ｊ及びＴＲＮ２０４Ｉは、一実施形態において、約２０／０．６／ｍｔ＝２であってよい。電流ソース２０５Ｃは約３．６μＡを生成してよく、電流ドレイン２０６Ｃは約３．６μＡを引き込んでよい（２０５Ａ、２０６Ａのレベルの３倍）。ＦＥＴＴＥＰ２０４Ｇ及びＴＲＮ２０４Ｈは、一実施形態で、約４／０．３５／ｍｔ＝１及び２／０．３５／ｍｔ＝１であってよい。一実施形態で、キャパシタ２１１Ｂは約１０／４．３／２５７．７ｆＦ／ｍｐ＝１であってよく、従って、信号ＩＮＰ、ＩＮＮのＡＣ成分のみがインバータ２０９Ｃ、２０９Ｄのゲートへ送られる。ＦＥＴＴＲＰ２０４Ｊ及びＴＲＮ２０４Ｉの長さは、他の実施形態における０．８μｍに対して、ＤＯＭ２００の周波数を増大させるよう一実施形態において０．６μｍであってよい。０．８μｍから０．６μｍへのＦＥＴ長さの縮小は、一実施形態において、約３３％だけコアバイアス電流を増大させる。

図１０は、様々な実施形態に従う対称形アクティブバイアス抵抗（ＡＢＲ）２０７の簡略図である。ＡＢＲ２０７は、入力信号からＡＣ成分を除去して信号のＤＣ成分を結合するために、大きな抵抗の代わりに使用されてよい。一実施形態で、ＡＢＲ２０７は対称であり、何れの方向においても動作することができる。図１０に示されるように、ＡＢＲ２０７は、ＴＩＮ２１３Ａ、２１３Ｂ、ＴＲＮ２１４Ａ、２１４Ｂ、２１５Ａ、２１５Ｂ、２１６Ａ、２１６Ｂ、及びＴＩＮ２１７Ａ、２１７Ｂを有してよい。ＴＩＮ２１７Ａ、２１７Ｂのソース及びドレインは、スイッチ可能キャパシタを有効に形成するよう結合されている。一実施形態で、ＴＩＮ２１３Ａ、２１３Ｂは約１．４／０．５／ｍｔ＝１であってよく、ＴＲＮ２１４Ａ、２１４Ｂ、２１５Ａ、２１５Ｂ、２１６Ａ、２１６Ｂは約１．４／２／ｍｔ＝１であってよく、ＴＩＮ２１７Ａ、２１７Ｂは同じく１．４／２／ｍｔ＝１であってよい。

動作において、ＮＯＤＥＡ及びＮＯＤＥＢは、ＮＯＤＥＢの電圧レベルがＮＯＤＥＡの電圧レベルよりも低いか又は高いかの関数として有効に動作を切り換えてよい。一実施形態で、ＡＢＲ２０７は、所与のＤＣバイアスでクロック信号にバイアスをかけるために使用されてよい。この実施形態では、ＮＯＤＥＡ又はＮＯＤＥＢはＤＣバイアスへ接続され、ＮＯＤＥＡ又はＮＯＤＥＢのうちの他方はクロックサイドに接続される。クロックサイド信号は、容量結合ＡＣ信号を含む。例えば、ＡＣ信号がＮＯＤＥＡに結合され、ＤＣバイアスがＮＯＤＥＢに結合される場合に、ＮＯＤＥＡはＮＯＤＥＢと同じＤＣバイアスを有する。ＡＢＲ２０７は、例においてＮＯＤＥＡのＡＣ成分に作用せず、ＮＯＤＥＢ信号からのＤＣ成分のみをＮＯＤＥＡに送る。抵抗がＤＣバイアスを生成するために用いられる場合に一般的に存在するＲＣ時定数遅延が存在しないならば、ＡＢＲ２０７は極めて瞬時にＮＯＤＥＡとＮＯＤＥＢとの間のＤＣバイアスを追跡することが知られる。

動作において、ＮＯＤＥＡにおけるＡＣ信号が立ち上がり、その電位がＮＯＤＥＢよりも大きいとき、ＡＢＲ２０７の左側（Ａ）はアクティブであり、すなわち、動作する。しかし、ＮＯＤＥＡにおけるＡＣ信号が立ち下がり、その電位がＮＯＤＥＢよりも小さいときは、ＡＢＲ２０７の右側（Ｂ）がアクティブであり、すなわち、動作する。述べられたように、２１７Ａ、２１７Ｂはキャパシタである。ＮＯＤＥＡが立ち上がると、変位電流がＴＲＮ２１４Ａへ送られ、更に、ＴＲＮ２１５Ａ、ＴＩＮ２１３Ａのゲートが、キャパシタ２１７Ａを流れる変位電流によってプルアップされる。ＴＩＮ２１３Ａは一実施形態において任意であり、必要に応じて付加的なインピーダンスを提供する。この例では、ＡＣ経路は、ＮＯＤＥＡからＮＯＤＥＢへと２１４Ａ及び２１７Ａを介して存在する。ＤＣ経路は、（ＮＯＤＥＡからＮＯＤＥＢへと）２１３Ａ及び２１５Ａから形成される。ＴＩＮ２１３Ａ及びＴＲＮ２１５Ａによって形成されるＤＣ経路は、ＡＢＲ２０７が即座にＤＣバイアスの変化を追跡することを可能にする。２１７Ａ、２１７Ｂのキャパシタンスは電流追跡レートを調整する。

一実施形態で、ＡＢＲ２０７は、ＮＯＤＥＡ及びＮＯＤＥＢの夫々の電位レベルによってのみ影響を及ぼされる。ＮＯＤＥＡの電位がＮＯＤＥＢの電位を下回る場合、ダイオード２１６Ａはキャパシタ２１７Ａを放電するよう動作してよい（ダイオード２１６Ａは順方向バイアス状態となる。）。従って、大きな抵抗と同様に小さい電流（損失）を生成するよう２１７Ａ、２１７Ｂのキャパシタンスを小さくすることが望ましい。

図１１Ａは、様々な実施形態に従うＰバイアス電圧トラッカ（Ｐ−ＶＴ）３４９Ａの簡略図である。図１１Ｂは、様々な実施形態に従うＮバイアス電圧トラッカ（Ｎ−ＶＴ）３４９Ｂの簡略図である。トラッカ３４９Ａ、３４９Ｂは、クロック入力ＣＬＫ＿Ｎ及びＣＬＫ＿Ｐを受け取り、夫々のダイオード接続ＦＥＴ３４８Ａ、３５１Ａの閾電圧と等しいＶ＋（Ｐ−ＶＴ）又はＶ−（Ｎ−ＶＴ）からＤＣオフセットを生成するスイッチキャパシタ回路として動作する。図１１Ａに示されるように、Ｐ−ＶＴ３４９Ａは、ＴＲＰダイオード３４８Ａ、ＲＰ３４８Ｂ、ＲＮ３４８Ｃ、及びキャパシタ３４７Ａ、３４７Ｂを有する。Ｐ−ＶＴは、クロック信号を受け取って、Ｖ＋とＶ−との間でＤＣ信号を伝える。キャパシタ３４７Ａ、３４７Ｂは、夫々、約０．５００／１．４／５．３６２ｆＦ／ｍｐ＝１及び約３．９／９／２１１．２ｆＦ／ｍｐ＝１であってよい。ＴＲＰ３４８Ａ、３４８Ｂは、夫々、約５／０．５／ｍｔ＝１及び約１．４／０．５／ｍｔ＝１であってよい。ＲＮ３４８Ｃは約１．４／０．８／ｍｔ＝１であってよい。ＲＮ３５１Ａ、３５１Ｃは、夫々、約５／０．８／ｍｔ＝１及び約１．４／０．５／ｍｔ＝１であってよい。ＴＲＰ３５１Ｂは約１．４／０．５／ｍｔ＝１であってよい。

図１１Ｂに示されるように、Ｎ−ＶＴ３４９Ｂは、ＲＮダイオード接続ＦＥＴ３５１Ａと、ＴＲＰ３５１Ｂと、ＲＮ３５１Ｃと、キャパシタ３４７Ａ、３４７Ｂとを有する。Ｎ−ＶＴは、クロック信号を受け取って、Ｖ−とＶ＋との間でＤＣ信号を伝える。Ｐ−ＶＴ３４９Ａ及びＮ−ＶＴ３４９Ｂはダイオードとして動作する。残りの素子は、夫々のダイオードにバイアスをかけるようスイッチキャパシタ素子を形成する。Ｎ−ＶＴ３４９Ｂにおいては、ＤＣバイアスはダイオード３５１Ａの閾値をＶ−に足したものに等しく、Ｐ−ＶＴ３４９Ａにおいては、ＤＣバイアスはダイオード３４８Ａの閾値をＶ−から引いたものに等しい。

図１２は、様々な実施形態に従う正電圧制御信号生成モジュール（ＶＣＳＧＭ）３１０の簡略図である。図１２に示されるように、ＶＣＳＧＭ３１０は、ＯＴＡ３１４と、分圧器３１２と、ＬＤＯ３１７と、キャパシタ３１８とを有する。ＯＴＡ３１４は、ＴＲＮ３１６Ｂの対によって形成されるＣＳ−Ｎ（電流シンク）と、ＴＲＰ３１５Ａの対及びＴＲＮ３１６Ａの対によって形成される差動増幅器とを有する。ＯＴＡ３１４は、基準信号ＶＢＧ（ＢＢＳＧＭ１００の出力）と分圧後の電圧ＶＤＤ＿ＬＳとの間の差を決定してよい。一実施形態で、ＶＤＤ＿ＬＳは約３．４Ｖであり、ＶＢＧは約１．１６Ｖである。分圧器３１２は、複数の抵抗３１１Ａ、３１１Ｂを有し、それらの抵抗は、ＶＤＤ＿ＬＳの公称値をＶＢＧに略等しくするよう選択される（一実施形態では、比１．１６／３．４）。

一実施形態で、抵抗３１１Ａは、約１０７４．９６キロオームの総抵抗を有し、夫々約１３．４／１．４／４９．９６／ｍｓ＝２、１３．４／１．４／４９９．６／ｍｓ＝２０、及び４７．２／１．４／５２５．４／ｍｓ＝６の少なくとも３つの直列な抵抗を有してよい。抵抗３１１Ｂは、約５６２．３７キロオームの総抵抗を有し、夫々約４７．２／１．４／１７５．１／ｍｓ＝２、１３．４／１．４／３７４．７／ｍｓ＝１５、及び３．３／１．４／６．２７８／ｍｓ＝１の少なくとも３つの直列な抵抗を有してよい。従って、分圧器３１２は、ＶＤＤ＿ＬＳ信号を約６５．６５％だけ低下させることができる（一実施形態で、３．４Ｖが６５．６５％だけ低下すると、１．１６Ｖに等しい。）。ＦＥＴＴＲＰ３１７は、約１２／０．４／１であってよい。キャパシタ３１８は、約９．６５／５．６／３２１．９Ｆ／ｍｐ＝１であってよい。ＦＥＴＴＲＰ３１５Ａ、ＴＲＮ３１６Ａ、及びＴＲＮ３１６Ｂは、夫々、約４／２／２、４／２／２、及び８／２／１であってよい。電流シンク３１６Ｃは、一実施形態において、約２．４μＡを引き込んでよい。

ＴＲＰ３１７によって形成されるＬＤＯ（低ドロップ出力レギュレータ）は、ＰＯＳ＿ＣＰ＿ＶＤＤ制御信号の上限を制限又は設定する。一実施形態で、ＬＤＯＴＲＰ３１７のドレインは、ソース又は電源と同じ高さしかなく、すなわち、ＰＯＳ＿ＣＰ＿ＶＤＤの電圧レベルは、ＶＤＤ＿ＩＮＴの電圧レベル（すなわち、一実施形態で２．３ボルト）と同じ大きさしか有さない。後述されるように、ＰＶＣＰＧＭ３４０は、ＰＯＳ＿ＣＰ＿ＶＤＤの電圧レベルの２倍の電圧レベルを有する信号ＶＰＯＳを生成する。従って、スイッチングイベントの間、ＰＶＣＰＧＭ３４０から出力されるＶＰＯＳ信号電圧レベルは、ＶＤＤ＿ＩＮＴ電圧レベル（すなわち、一実施形態で４．６ボルト）の２倍であってよい。そのような構成は、ＢＢＳＧＭ１００が、スイッチングイベント後に、より速く回復することを可能にし、ＢＢＳＧＭ１００の潜在的な挿入損失を低めることができる。キャパシタ３１８は、一実施形態において、ＰＯＳ＿ＣＰ＿ＶＤＤ信号を安定させることができる。

図１３は、様々な実施形態に従う正電圧電荷ポンプ生成モジュール（ＰＶＣＰＧＭ）３４０の簡略図である。図１３に示されるように、ＰＶＣＰＧＭ３４０は、Ｐ形電圧トラッカ（Ｐ−ＶＴ）３４９Ａと、Ｎ形電圧トラッカ（Ｎ−ＶＴ）３４９Ｂと、ＡＢＲ２０７と、キャパシタ３４１Ａ、３４１Ｂ、３４１Ｃと、ＴＲＰ３５３Ａの対及びＴＲＮ３５３Ｂの対によって形成される上側インバータと、ＴＲＰ５３５Ｃの対及びＴＲＮ３５３Ｄの対から形成される下側インバータとを有する。キャパシタ３４１Ａ、３４１Ｂ、３４１Ｃは、一実施形態において、夫々、約４．５／１６．４５／４４１ｆＦ／ｍｐ＝１、３．９／９．４／２２０．５ｆＦ／ｍｐ＝１、３．９／９．１／２１３．５ｆＦ／ｍｐ＝１であってよい。ＴＲＰ３５３Ａ、３５３Ｃは約１２／０．４／ｍｔ＝１であってよい。ＴＲＮ３５３Ｂ、３５３Ｄは約６／０．４／ｍｔ＝１であってよい。フライキャパシタ３０２Ａ、３０２Ｂは、一実施形態において、約３０／３０／５．２２６ｐＦ／ｍｐ＝１であってよい。

ＰＶＣＰＧＭ３４０は、クロック信号ＯＳＣ１、ＯＳＣ２及び電圧信号ＰＯＳ＿ＣＰ＿ＶＤＤを受け取り、キャパシタ３０２Ａ、３０２Ｂを夫々交互に充電及び放電して、信号ＶＰＯＳを生成する。一実施形態で、各キャパシタ３０２Ａ、３０２Ｂの下側プレートは、放電時には約１．７ボルト（ＰＯＳ＿ＣＰ＿ＶＤＤ）にあり、充電時には０ボルトにある。放電相の間、キャパシタ３０２Ａ、３０２Ｂの上側プレートでの電圧は、（信号ＰＯＳ＿ＣＰ＿ＶＤＤによって供給される）下側プレート電圧レベル（一実施形態では約１．７ボルト）の約２倍、すなわち、一実施形態では約３．４ボルトであってよい。充電相の間、これらの上側プレートは約１．７ボルト（ＰＯＳ＿ＣＰ＿ＶＤＤ）にある。キャパシタ３０２Ａ、３０２Ｂは、接続の極性が関連するＭＯＳキャパシタであってよいことが知られる。また、ＰＶＣＰＧＭは完全に対称であってよく、クロック信号ＯＳＣ１、ＯＳＣ２も完全に対称であってよいことが知られる。図１３において述べられたように、Ｐ形電圧トラッカ３４９ＡのＤＣバイアス信号Ｂ１Ａは、ＡＢＲ２０７を通じて差動対３５３Ａによって共有される。同様に、Ｎ形電圧トラッカ３４９ＢのＤＣバイアス信号Ｂ１Ｂは、ＡＢＲ２０７を通じて差動対３５３Ｂによって共有される。

同様に、ＦＥＴ対３５３Ｃ、３５３Ｄから形成される下側インバータでは、Ｐ形電圧トラッカ３４９ＡのＤＣバイアス信号Ｂ２Ａは、ＡＢＲ２０７を通じて差動対３５３Ｃによって共有される。同様に、Ｎ形電圧トラッカ３４９ＢのＤＣバイアス信号Ｂ２Ｂは、ＡＢＲ２０７を通じて差動対３５３Ｄによって共有される。述べられたように、公称上、ＶＰＯＳの電圧レベルは、ＰＯＳ＿ＣＰ＿ＶＤＤの電圧レベルの２倍に等しい。動作において、ＯＳＣ１に対する入力信号がハイであり、且つ、ＯＳＣ２に対する信号がローである場合に、ＴＲＰ３５３Ａ（右側）、ＴＲＮ３５３Ｂ（左側）、ＴＲＰ３５３Ｃ（左側）、ＴＲＮ３５３Ｄ（右側）がオンされ、ＴＲＰ３５３Ａ（左側）、ＴＲＮ３５３Ｂ（右側）、ＴＲＰ３５３Ｃ（右側）、ＴＲＮ３５３Ｄ（左側）がオフされる。同様に、ＯＳＣ１に対する入力信号がローであり、且つ、ＯＳＣ２に対する入力信号がハイである場合には、逆のことが起こる。夫々のキャパシタ３０２Ａ、３０２ＢはＰＯＳ＿ＣＰ＿ＶＤＤのレベルに充電される。従って、ＶＰＯＳは、２×ＰＯＳ＿ＣＰ＿ＶＤＤに等しい。一実施形態で、ＰＶＣＰＧＭ３４０は対称であり、従って、クロック（ＤＯＭ２００）は完全に対称な差動負荷を見る。

図１４Ａ〜１４Ｄは、様々な実施形態に従う負電圧制御信号生成モジュール（ＮＣＳＧＭ）４１０及び様々な構成要素の簡略図である。図１５は、様々な実施形態に従う負電圧電荷ポンプ生成モジュール（ＮＶＣＰＧＭ）４４０の簡略図である。ＮＣＳＧＭ４１０及びＮＶＣＰＧＭ４４０は、２００９年７月１７日に出願された「LOW-NOISE HIGH EFFICIENCY BIAS GENERATION CIRCUITS AND METHOD」と題された、同一出願人による（ＰＥＲ−０２７−ＰＣＴ）同時係属する国際出願ＰＣＴ／ＵＳ２００９／００４１４９号明細書に記載されている。図１４Ａに示されるように、ＮＣＳＧＭ４１０は、バッファ４１４と、分圧器４１２と、ＯＴＡ４２０と、キャパシタバンク４１６と、キャパシタ４１８Ａ、４１８Ｂ、４１８Ｃと、ＴＲＰ（Ｐ形ＦＥＴ）ＬＤＯ４１５Ｇと、Ｎ形ＦＥＴ４１６Ａ及び４１６Ｂと、抵抗４１１Ａ〜Ｅとを有する。バッファ４１４は、ＴＲＰ４１５Ａ及び４１５Ｃの組並びにＴＲＰ４１５Ｂ及び４１５Ｄの組によって夫々形成されるＣＳ−Ｐ（電流ソース）の対と、整合されたＴＲＰ４１５Ｅ及びＴＲＰ４１５Ｆの対とを有する。

一実施形態で、抵抗４１１Ａは、約５８７．５３キロオームの総抵抗を有し、夫々約６．７／１．４／１２．５７／ｍｓ＝１、１３．４／１．４／４９．９６／ｍｓ＝２、及び９４．４／１．４／５２５／ｍｓ＝３の少なくとも３つの直列な抵抗を有してよい。抵抗４１１Ｂは、約１７００．８７キロオームの総抵抗を有し、夫々約９４．４／１．４／１５７５／ｍｓ＝６、１３．５／１．４／１００．７／ｍｓ＝４、及び１３．５／１．４／２５．１７／ｍｓ＝１の少なくとも３つの直列な抵抗を有してよい。ＦＥＴＴＲＰ４１５Ａ、４１５Ｂ、４１５Ｃ、４１５Ｄ、４１５Ｅ、４１５Ｆは、一実施形態において、約８／４／２であってよい。ＦＥＴＴＲＰ４１５Ｇ、４１５Ｈは、夫々、約４／０．４／１及び４／１／１であってよい。ＦＥＴＴＲＮ４１６Ａ、４１６Ｂは、一実施形態において、約４／１／１であってよい。ＦＥＴＴＲＮ４１７Ａ、４１７Ｂ及び４１７Ｃは、夫々、約２０／１９．２／１、２０／１０／１、及び１０／１０／１であってよい。キャパシタ４１８Ａ、４１８Ｂ及び４１８Ｃは、夫々、約７／７／２９２ｆＦ／ｍｐ＝１、３／５．３／９７．３９ｆＦ／ｍｐ＝１、及び４／９．６／２３０．７ｆＦ／ｍｐ＝１であってよい。抵抗４１１Ｃ、４１１Ｄ及び４１１Ｅは、夫々、約６２．６／１．４／２３２．２／ｍｓ＝２、６２．６／１．４／２３２．２／ｍｓ＝２、及び２８．３／１．４／６３０．８／ｍｓ＝１２であってよい。

キャパシタバンク４１６は、４つのＴＩＮ形キャパシタ４１８Ａ、４１８Ｂ、４１８Ｃ及び４１８Ｄを有してよい。キャパシタ４１８Ａ、４１８Ｂ、４１８Ｃ及び４１８Ｄは、夫々、約２０／１９．２／ｍｔ＝１、２０／１０／ｍｔ＝１、１０／１０／ｍｔ＝１及び５／１０／ｍｔ＝１であってよい。増大したキャパシタバンク４１６は、スイッチングイベント後の信号ＶＳＳの整定時間を短縮することができる。また、スイッチ４１６Ｂは、キャパシタバンク４１６が放電することを防ぐことができ、すなわち、その放電をスイッチングイベントの間制限する。スイッチ４１６Ｂは、更に、スイッチングイベント後の信号ＶＳＳの整定時間を短縮するのを助ける。

図１４Ｂは、図１４Ａに示されるＮＣＳＧＭ４１０で用いられる、様々な実施形態に従うＯＴＡ４２０及び様々な構成要素の簡略図である。図１４Ｂに示されるように、ＯＴＡ４２０は、ＯＴＡチューン４６０と、２つのＯＴＡ４３０と、クランプ４２２Ａと、クランプ４２２Ｂと、キャパシタ４２７Ａ及び４２７Ｂと、抵抗４２８Ａ及び４２８Ｂとを有してよい。クランプ４２２Ａは、ＦＥＴＴＲＰ対４２３Ａ、４２３Ｂを有するＣＳ−Ｐ（電流ソース）１４２と、ＴＲＰ４２３Ｃによって形成されるバッファと、ダイオード接続されたＦＥＴＴＲＰ４２３Ｄ及び４２３Ｅとを有する。クランプ４２２Ｂは、ＦＥＴＴＲＮ対４２５Ａ、４２５Ｂと、ＴＲＰ４２３Ｇによって形成されるバッファと、ダイオード接続されたＦＥＴＴＲＰ４２３Ｆ及び４２３Ｈとを有する。

ＦＥＴＴＲＰ４２３Ａ、４２３Ｂは約４／２／１であってよく、従って、ＣＳ−Ｐ１４２は、一実施形態において、約１．２μＡの電流を供給してよい。ＦＥＴＴＲＰ４２３Ｃ、４２３Ｄ、４２３Ｈ、４２３Ｇは、一実施形態において、約４／１．８／１であってよい。ＦＥＴＴＲＰ４２３Ｅ、４２３Ｆは、一実施形態において、約４／０．４／１であってよい。キャパシタ４２７Ａ、４２７Ｂは約１０．５／４．９／３０７．１ｆＦ／ｍｐ＝１であってよい。抵抗４２８Ａ及び４２８Ｂは、夫々、約２６．９／１．４／９９．９６／ｍｓ＝２及び２６．９／１．４／１９９．９／ｍｓ＝４であってよい。

図１４Ｃは、図１４Ｂで示されるＯＴＡ４２０で用いられる、様々な実施形態に従うＯＴＡチューン４６０及び様々な構成要素の簡略図である。図１４Ｃに示されるように、ＯＴＡチューン４６０は、第１の差動ＯＴＡ４６２Ａと、第２の差動ＯＴＡ４６２Ｂと、ＴＲＰ対４６５Ｃ、４６５Ｄと、ＴＲＰ４６５Ｇとを有してよい。第１の差動ＯＴＡ４６２Ａは、（ゲートバイアス信号ＢＩＡＳＮ１、ＢＩＡＳＮ２を受ける）ＦＥＴＴＲＮ対４６３Ａ、４６３Ｂを有するＣＳ−Ｎ（電流シンク）１７２と、ＴＲＰ対４６５Ａ、４６５Ｂ、ＴＩＮ対４６４Ａ、４６４Ｂ、及びＴＩＮ対４６４Ｃ、４６４Ｄによって形成される増幅器とを有してよい。第２の差動ＯＴＡ４６２Ｂは、（ゲートバイアス信号ＢＩＡＳＮ１、ＢＩＡＳＮ２を受ける）ＦＥＴＴＲＮ対４６３Ｃ、４６３Ｄを有するＣＳ−Ｎ（電流シンク）１７２と、ＴＲＰ対４６５Ｅ、４６５Ｆ、ＴＩＮ対４６４Ｅ、４６４Ｇ、及びＴＩＮ対４６４Ｆ、４６４Ｈによって形成される増幅器とを有してよい。

差動ＯＴＡ４６２Ａ、４６２Ｂは両方とも、相対する極性において、信号ＩＮＰ＿ＢＩＡＳとＩＮＮ＿ＢＩＡＳとを及びＩＮＰとＩＮＮとを比較する。第１の差動ＯＴＡ４６２Ａは、ＴＲＰ対４６５Ｃ、４６５Ｄ及びＣＭ＿ＴＵＮＥによって制御されるフロアを有する信号ＯＵＴＰを生成する。第２の差動ＯＴＡ４６２Ｂは、ＴＲＰ４６５Ｃ及び４６５Ｇ及びＣＭ＿ＴＵＮＥによって制御されるフロアを有する信号ＯＵＴＮを生成する。ＦＥＴＴＲＮ４６３Ａ、４６３Ｂ、４６３Ｃ、４６３Ｄは約８／２／１であってよく、従って、各ＣＳ−Ｎ１７２は、一実施形態において、約２．４μＡの電流を引き込んでよい。ＦＥＴＴＩＮ４６４Ｃ、４６４Ｄ、４６４Ｆ、４６４Ｈは、一実施形態において、約４／２／２であってよい。ＦＥＴＴＩＮ４６４Ａ、４６４Ｂ、４６４Ｅ、４６４Ｇは、一実施形態において、約４／１／１であってよい。ＦＥＴＴＲＰ４６５Ａ、４６５Ｅは、一実施形態において、約４／１／２であってよい。ＦＥＴＴＲＰ４６５Ｂ、４６５Ｆは、一実施形態において、約４／１／１であってよい。ＦＥＴＴＲＰ４６５Ｄ、４６５Ｇは、一実施形態において、約４／１／３であってよい。ＦＥＴＴＲＰ４６５Ｃは、一実施形態において、約４／０．５／１であってよい。

図１４Ｄは、図１４Ｂで示されるＯＴＡ４２０で用いられる、様々な実施形態に従うＯＴＡ４３０及び様々な構成要素の簡略図である。図１４Ｄに示されるように、ＯＴＡ４３０は、差動ＯＴＡであってよく、（ゲートバイアス信号ＢＩＡＳＮ１、ＢＩＡＳＮ２を受ける）ＦＥＴＴＲＮ対４３４Ｃ、４３４Ｄを有するＣＳ−Ｎ（電流シンク）１７２と、ＴＲＰ対４３２Ａ、４３２Ｂ及びＴＲＮ対４３４Ａ、４３４Ｂによって形成される増幅器とを有してよい。差動ＯＴＡ４３０は、信号ＩＮＰとＩＮＮとを比較して、その差に基づいて信号ＯＵＴを生成してよい。ＦＥＴＴＲＮ４３４Ｃ、４３４Ｄは約４／２／１であってよく、従って、ＣＳ−Ｎ１７２は、一実施形態において、約、１．２μＡの電流を引き込んでよい。ＦＥＴＴＲＮ４３４Ａ、４３４Ｂは、一実施形態において、約４／２／１であってよい。ＦＥＴＴＲＰ４３２Ａ、４３２Ｂは、一実施形態において、約４／２／１であってよい。

図１５は、様々な実施形態に従う負電圧電荷ポンプ生成モジュール（ＮＶＣＰＧＭ）４４０の簡略図である。図１５に示されるように、ＮＶＣＰＧＭ４４０は、Ｐ形電圧トラッカ（Ｐ−ＶＴ）３４９Ａと、Ｎ形電圧トラッカ（Ｎ−ＶＴ）３４９Ｂと、ＡＢＲ２０７と、キャパシタ４４１Ａ、４４１Ｂ、４４１Ｃ、４４１Ｄ、４４１Ｅ、４４１Ｆと、ＴＲＰ４５３Ａの対及びＴＲＮ４５３Ｂの対から形成される上側インバータと、ＴＲＰ４５３Ｃの対及びＴＲＮ４５３Ｄの対から形成される下側インバータと、ＴＲＰ４５３Ｅ、４５３Ｆ、４５３Ｇ、４５３Ｉと、ＩＰ４５３Ｈ、４５３Ｊとを有する。外部フライキャパシタ４０２Ａ、４０２Ｂ及び４０３Ｃは、インバータに結合されている。一実施形態で、キャパシタ４４１Ａ、４４１Ｂ、４４１Ｃ、４４１Ｄ、４４１Ｅ、４４１Ｆは、一実施形態において、夫々、約１０／１２／７０６．６ｆＦ／ｍｐ＝１、５．９／１０．２／３５７．９ｆＦ／ｍｐ＝１、６．９／６／２４７．５ｆＦ／ｍｐ＝１、６．９／６／２４７．５ｆＦ／ｍｐ＝１、１４．８／１２／２．０８４ｐＦ／ｍｐ＝２、及び９．６５／１２／１．３６４ｐＦ／ｍｐ＝２であってよい。ＴＲＰ４５３Ａ、４５３Ｃは約２０／０．３５／ｍｔ＝１であってよい。ＴＲＮ４５３Ｂ、４５３Ｄは約１０／０．３５／ｍｔ＝１であってよい。フライキャパシタ４０２Ａ、４０２Ｂ、４０２Ｃは、一実施形態において、約３０／３０／５．２２６ｐＦ／ｍｐ＝１であってよい。ＴＲＰ４５３Ｅ、４５３Ｆ、４５３Ｇ、４５３Ｉは約１．４／０．８／ｍｔ＝１であってよい。ＩＰ４５３Ｈ、４５３Ｊは、一実施形態において、約１．４／０．８／ｍｔ＝１であってよい。

ＮＶＣＰＧＭ４４０は、クロック信号ＯＳＣ１、ＯＳＣ２及び電圧信号ＮＥＧ＿ＣＰ＿ＶＤＤを受け取り、信号ＶＮＥＧを生成するようキャパシタ４０２Ａ及び４０２Ｂ、４０２Ｃ対を交互に充電及び放電する。動作において、ＯＳＣ１での入力信号がハイであり、且つ、ＯＳＣ２での入力信号がローである場合、ＴＲＮ４５３Ｂ（左側）、４５３Ｄ（右側）、ＴＲＰ４５３Ａ（右側）、４５３Ｃ（左側）はオンされ、ＴＲＮ４５３Ｂ（右側）、４５３Ｄ（左側）、ＴＲＰ４５３Ａ（左側）、４５３Ｃ（右側）はオフされる。同様に、ＯＳＣ１での入力信号がローであり、且つ、ＯＳＣ２での入力信号がハイである場合は、逆のことが起こる。キャパシタ４０２Ａ、４０２Ｂ及び４０２ＣはＮＥＧ＿ＣＰ＿ＶＤＤのレベルに充電される。従って、ＶＮＥＧは、−（２×ＮＥＧ＿ＣＰ＿ＶＤＤ）、すなわち、一実施形態では約−３．４ボルトに等しい。一実施形態で、ＮＶＣＰＧＭ４４０は対称であり、従って、クロック（ＤＯＭ２００）は完全に対称な差動負荷を見る。

ＦＥＴＴＲＰ４５３Ａ、４５３Ｃ及びＴＲＮ４５３Ｂ、４５３Ｄの長さは、それらのデバイスでの降下を小さくするよう、他の実施形態における０．４μｍに対して約０．３５μｍであってよい。一実施形態で、キャパシタ４０２Ａは、結合された１０個のキャパシタ（３０／３０／５．２２６ｐＦ／ｍｐ＝１）を有してよく、キャパシタ４０２Ｂは、結合された８個のキャパシタ（３０／３０／５．２２６ｐＦ／ｍｐ＝１）を有してよく、キャパシタ４０２Ｃは、結合された８個のキャパシタ（３０／３０／５．２２６ｐＦ／ｍｐ＝１）を有してよい。他の実施形態で、キャパシタ４０２Ａは、結合された４個のキャパシタ（３０／３０／５．２２６ｐＦ／ｍｐ＝１）を有してよく、キャパシタ４０２Ｂは、結合された４個のキャパシタ（３０／３０／５．２２６ｐＦ／ｍｐ＝１）を有してよく、キャパシタ４０２Ｃは、結合された４個のキャパシタ（３０／３０／５．２２６ｐＦ／ｍｐ＝１）を有してよい。かかる構成は、スイッチングイベント後のＶＳＳ整定時間を短縮することができる。

本明細書のための参照表：
ＢＳＧＡ バイアス信号生成アーキテクチャ１０
ＢＢＳＧＭ ベースバイアス信号生成モジュール１００
ＤＯＭ 差動発振器モジュール２００
ＰＶＣＰＭ 正電圧電荷ポンプモジュール３００
ＮＶＣＰＭ 負電圧電荷ポンプモジュール４００
ＰＶＣＭ 正電圧クランピングモジュール１５
ＮＶＣＭ 負電圧クランピングモジュール１７
ＰＳＭ 電源モジュール１８
ＶＲＭ 電圧レギュレータモジュール１１０
ＢＲＭ バンドギャップ基準モジュール１４０
ＲＶＣＧＭ 基準電圧及び電流発生器モジュール１７０
ＳＳＭ 起動及びスタンバイモジュール１９０
ＶＤＤ 外部電源信号
ＶＤＤ＿ＬＳ 正電圧供給
ＶＮＥＧ 負電圧供給
ＧＮＤ 接地
ＢＩＡＳＰ１ Ｐ形デバイスのための第１のバイアス信号
ＢＩＡＳＰ２ Ｐ形デバイスのための第２のバイアス信号
ＢＩＡＳＮ１ Ｎ形デバイスのための第１のバイアス信号
ＢＩＡＳＮ２ Ｎ形デバイスのための第２のバイアス信号
ＶＢＧ バンドギャップ電圧基準信号
ＨＫＰ 高調波ニーポイント
ＦＥＴ 電界効果トランジスタ
ＣＳ＿Ｐ Ｐ形電流ソース
ＣＳ＿Ｎ Ｎ形電流シンク
ＯＰＡＭＰ 演算増幅器
ＯＴＡ 演算相互コンダクタンス増幅器
ＰＯＳ＿ＣＰ＿ＶＤＤ 正電荷ポンプ制御信号
ＮＥＧ＿ＣＰ＿ＶＤＤ 負電荷ポンプ制御信号
ＬＤＯ 低ドロップ出力
ＴＩＮ 厚膜内在性Ｎ形ＦＥＴ
ＩＮ 内在性Ｎ形ＦＥＴ
ＴＲＰ 厚膜標準タイプＰ形ＦＥＴ
ＴＲＮ 厚膜標準タイプＮ形ＦＥＴ
ＲＰ 標準タイプＰ形ＦＥＴ
ＲＮ 標準タイプＮ形ＦＥＴ
ＩＲＥＦ 基準電流
ＩＶＲＥＦ 基準電流に基づく基準電圧
ＣＢＶＧＭ 電流／バイアス電圧生成モジュール１９２
ＡＢＲ アクティブバイアス抵抗２０７
ＶＣＳＧＭ 正電圧制御信号生成モジュール３１０
ＰＶＣＰＧＭ 正電圧電荷ポンプ生成モジュール３４０
ＮＣＳＧＭ 負電圧制御信号生成モジュール４１０
ＮＶＣＰＧＭ 負電圧電荷ポンプ生成モジュール４４０
Ｐ＿ＶＴ Ｐ形電圧トラッカ３４９Ａ
Ｎ＿ＶＴ Ｎ形電圧トラッカ３４９Ｂ。

様々な実施形態の装置及びシステムは、セールスアーキテクチャ構成以外の他の用途において有用でありうる。それらは、ここで記載されている構成を使用する装置及びシステムの全ての要素及び特徴の完全な記載となるよう意図されない。バイアス信号生成アーキテクチャ（ＢＳＧＡ）１０は、様々な実施形態に従うシリコン・オン・サファイヤ（ＳＯＳ）を含むシリコン・オン・インシュレータ（ＳＯＩ）ウェハー上で全体的に又は部分的に形成されてよいことが知られる。ベースバイアス信号生成モジュール（ＢＢＳＧＭ）１００、差動発振器モジュール（ＤＯＭ）２００、正電圧電荷ポンプモジュール（ＰＶＣＰＭ）３００、負電圧電荷ポンプモジュール（ＮＶＣＰＭ）４００、正電圧クランピングモジュール（ＰＶＣＭ）１５、負電圧クランピングモジュール（ＮＶＣＭ）１７、及びスイッチングモジュール２２のいずれか又は全ては、様々な実施形態に従うシリコン・オン・サファイヤ（ＳＯＳ）を含むシリコン・オン・インシュレータ（ＳＯＩ）ウェハー上で全体的に又は部分的に形成されてよい。

様々な実施形態の新規な装置及びシステムを含みうる用途は、マルチレイヤ・マルチチップモジュールを含む、高速なコンピュータ、通信及び信号処理回路、モデム、シングル又はマルチプロセッサモジュール、単一又は複数の埋め込み型プロセッサ、データスイッチ、並びに特定用途向けモジュールにおいて使用される電子回路を有する。そのような装置及びシステムは、更に、例えば、テレビ受像機、携帯電話機、パーソナルコンピュータ（例えば、ラップトップ型コンピュータ、デスクトップ型コンピュータ、携帯型コンピュータ、タブレット型コンピュータ、等）、ワークステーション、ラジオ、ビデオプレーヤ、オーディオプレーヤ（例えば、ｍｐ３プレーヤ）、乗り物、医療装置（例えば、心臓モニタ、血圧モニタ、等）及び他といった様々な電子システム内のサブコンポーネントとして含まれてよい。幾つかの実施形態は多数の方法を有してよい。

ここで記載される動作を、記載されている順序以外の順序で実行することが可能であってよい。ここで特定される方法に関して記載される様々な動作は、繰り返し、連続して、又は並行して、実行されてよい。

ソフトウェアプログラムは、該ソフトウェアプログラムで定義される機能を実行するよう、コンピュータに基づくシステムにおいてコンピュータ可読媒体から起動されてよい。様々なプログラミング言語が、ここで開示される方法を実装及び実行するよう設計されるソフトウェアプログラムを作るために用いられてよい。プログラムは、Ｊａｖａ（登録商標）又はＣ；；といったオブジェクト指向の元とを用いて、オブジェクト指向のフォーマットにおいて構築されてよい。代替的に、プログラムは、アセンブリ又はＣといったプロシージャ言語を用いて、プロシージャ指向のフォーマットにおいて構築されてよい。ソフトウェアコンポーネントは、遠隔の手続呼出を含む、例えば、アプリケーションプログラムインターフェース又はプロセス間通信技術といった、当業者によく知られている多くのメカニズムを用いて通信を行ってよい。様々な実施形態の教示は、如何なる特定のプログラミング言語又は環境にも限定されない。

本願の一部である添付の図面は、限定的ではない例として、対象が実行されうる特定の実施形態を示す。例示される実施形態は、当業者がここで開示される教示を実行することを可能にするほど十分に記載されている。他の実施形態が用いられ、構造上及び論理上の置換及び変更が本開示の適用範囲を逸脱しない範囲で行われるように、それらの実施形態から導き出されてよい。従って、この詳細な記載は、限定的な意味で捉えられるべきではなく、様々な実施形態の適用範囲は、特許請求の範囲によって定まる発明の技術的範囲によってのみ定義される。

発明の対象に係るそのような実施形態は、１よりも多く実際に開示されているならば、本願の適用範囲を如何なる単一の発明又は発明概念にも自発的に限定することなしに、単に便宜上、ここでは個々に又は集合的に「発明」と呼ばれる。従って、特定の実施形態がここで記載及び図示されているが、同じ目的を達成すると思われる如何なる配置も、示される特定の実施形態に代用されてよい。本開示は、様々な実施形態のありとあらゆる適応又は変形をカバーするよう意図される。上記の実施形態の組み合わせ、及びここで具体的に記載されていない他の実施形態は、上記を読むことで当業者に明らかであろう。

なお、要約書は、読み手が、技術的な開示の内容を短時間に確認することを可能にするために提供されるものであり、特許請求の範囲の適用範囲又は意義を解釈し又は制限するために使用されないという了解の下で提出される。上記の詳細な記載において、様々な特徴は、本開示を簡素化する目的で単一の実施形態にまとめられる。本開示の方法は、各請求項で明示的に挙げられている以外の更なる特徴を必要とすると解されるべきではない。むしろ、発明の対象は、単一の開示される実施形態の全てではない特徴において見受けられる。このように、特許請求の範囲は、各請求項が別個の実施形態として自立しながら、詳細な記載に組み込まれる。

１０ バイアス信号生成アーキテクチャ（ＢＳＧＡ）
１５ 正電圧クランピングモジュール（ＰＶＣＭ）
１７ 負電圧クランピングモジュール（ＮＶＣＭ）
１８ 電源モジュール（ＰＳＭ）
２２ スイッチングモジュール
１００ ベースバイアス信号生成モジュール（ＢＢＳＧＭ）
１１０ 電圧レギュレータモジュール（ＶＲＭ）
１１２ シュミットトリガ
１３０，１６４，１８８ スタンバイ−起動モジュール
１４０ バンドギャップ基準モジュール（ＢＲＭ）
１４２ 電流ソースモジュール
１６０ バンドギャップモジュール
１７０ 基準電圧及び電流発生器モジュール（ＲＶＣＧＭ）
１７２ 電流シンクモジュール
１９０ 起動及びスタンバイモジュール（ＳＳＭ）
１９２ 電流／バイアス電圧生成モジュール（ＣＢＶＧＭ）
２００ 差動発振器モジュール（ＤＯＭ）
２０７ 対称形アクティブバイアス抵抗（ＡＢＲ）
３００ 正電圧電荷ポンプモジュール（ＰＶＣＰＭ）
３１０ 正電圧制御信号生成モジュール（ＶＣＳＧＭ）
３４０ 正電圧電荷ポンプ生成モジュール（ＰＶＣＰＧＭ）
３４９Ａ Ｐバイアス電圧トラッカ（Ｐ−ＶＴ）
３４９Ｂ Ｎバイアス電圧トラッカ（Ｎ−ＶＴ）
４００ 負電圧電荷ポンプモジュール（ＮＶＣＰＭ）
４１０ 負電圧制御信号生成モジュール（ＮＣＳＧＭ）４１０
４４０ 負電圧電荷ポンプ生成モジュール（ＮＶＣＰＧＭ）

Claims (21)

1. 無線周波数信号を変調するよう構成されるスイッチングモジュールに対して、略定常状態の正電圧信号と、略定常状態の負電圧信号とを生成する装置であって、前記正電圧信号及び前記負電圧信号は、前記スイッチングモジュールのスイッチングイベントの間略安定なままである装置において、
   前記正電圧信号よりも低い電圧レベルを有する略定常状態の基準電圧信号を生成するバイアス信号生成モジュールと、
   前記正電圧信号を生成する正信号生成モジュールであって、第１のキャパシタを有し、該第１のキャパシタを用いて前記基準電圧信号に基づき前記正電圧信号の一部を生成する前記正信号生成モジュールと、
   前記負電圧信号を生成する負信号生成モジュールであって、第２のキャパシタを有し、該第２のキャパシタを用いて前記基準電圧信号に基づき前記負電圧信号の一部を生成する前記負信号生成モジュールと
   を有し、
   前記正信号生成モジュールは、
   前記基準電圧信号によって駆動される正信号生成モジュール用差動モジュールバイアス電流によりバイアスをかけられる正信号生成モジュール用差動モジュールと、
   前記正信号生成モジュール用差動モジュールバイアス電流の電圧レベル及び前記基準電圧信号に基づき前記正信号生成モジュールへの入力電圧を制御する正電圧制御信号生成モジュールと
   を有し、
   前記負信号生成モジュールは、
   前記基準電圧信号によって駆動される負信号生成モジュール用差動モジュールバイアス電流によりバイアスをかけられる負信号生成モジュール用差動モジュールと、
   前記負信号生成モジュール用差動モジュールバイアス電流の電圧レベル及び前記基準電圧信号に基づき前記負信号生成モジュールへの入力電圧を制御する負電圧制御信号生成モジュールと
   を有する、装置。
2. 前記正信号生成モジュールは、少なくとも部分的に前記基準電圧信号に基づき正キャパシタ制御信号を生成し、前記第１のキャパシタを用いて少なくとも部分的に前記正キャパシタ制御信号に基づき前記正電圧信号の一部を生成し、及び／又は
   前記負信号生成モジュールは、少なくとも部分的に前記基準電圧信号に基づき負キャパシタ制御信号を生成し、前記第２のキャパシタを用いて少なくとも部分的に前記負キャパシタ制御信号に基づき前記負電圧信号の一部を生成する、
   請求項１に記載の装置。
3. 前記バイアス信号生成モジュールは、前記基準電圧信号が温度非依存である場合に該基準電圧信号を生成するよう部分的に共通シリコン・オン・インシュレータ（ＳＯＩ）ウェハーに形成される第１のＦＥＴ素子及び第２のＦＥＴ素子を用いる、
   請求項１又は２に記載の装置。
4. 前記基準電圧信号の電圧の大きさに対する前記正電圧信号の電圧の大きさの比は約１．５から４であり、任意に、前記基準電圧信号の電圧の大きさに対する前記負電圧信号の大きさの比は約１．５から４である、
   請求項２に記載の装置。
5. 前記バイアス信号生成モジュールは、更に、第１のＦＥＴバイアス信号及び第２のＦＥＴバイアス信号を生成し、前記正信号生成モジュールは、少なくとも前記第１のＦＥＴバイアス信号を用い、前記負信号生成モジュールは、少なくとも前記第２のＦＥＴバイアス信号を用いる、
   請求項１乃至４のうちいずれか一項に記載の装置。
6. 前記正信号生成モジュールは、電流ドレインを生成するよう少なくとも部分的に前記第１のＦＥＴバイアス信号を用い、任意に、前記負信号生成モジュールは、電流ソースを生成するよう少なくとも部分的に前記第２のＦＥＴバイアス信号を用いる、
   請求項５に記載の装置。
7. 前記正信号生成モジュール用差動モジュールは、前記電流ドレインを用い、前記正電圧信号の信号電圧レベルと前記基準電圧信号の電圧レベルとの間の差を決定し、且つ、任意に、前記正信号生成モジュールへの入力電圧を制御する低ドロップ出力レギュレータを有し、
   任意に、前記負信号生成モジュール用差動モジュールは、前記電流ソースを用い、前記負電圧信号の信号電圧レベルと前記基準電圧信号の電圧レベルとの間の差を決定する、
   請求項６に記載の装置。
8. 前記バイアス信号生成モジュールは、少なくとも部分的に前記第１のＦＥＴバイアス信号及び前記基準電圧信号に基づき略安定した内部電圧信号を生成する、
   請求項１乃至７のうちいずれか一項に記載の装置。
9. 前記正信号生成モジュールは、前記内部電圧信号により部分的に前記正電圧信号を生成し、任意に、前記負信号生成モジュールは、前記内部電圧信号により部分的に前記負電圧信号を生成する、
   請求項８に記載の装置。
10. 前記正信号生成モジュールは、前記正電圧信号の約半分の大きさの電圧レベルを生成するよう前記第１のキャパシタを用い、任意に、前記負信号生成モジュールは、前記負電圧信号の約半分の大きさの電圧レベルを生成するよう前記第２のキャパシタを用いる、
    請求項８に記載の装置。
11. 無線周波数信号を変調するよう構成されるスイッチングモジュールに対して、略定常状態の正電圧信号と、略定常状態の負電圧信号とを生成する方法であって、前記正電圧信号及び前記負電圧信号は、前記スイッチングモジュールのスイッチングイベントの間略安定なままである方法において、
    前記正電圧信号よりも低い電圧レベルを有する略定常状態の基準電圧信号を生成するステップと、
    第１のキャパシタを用いて、前記基準電圧信号に基づき前記正電圧信号の一部を生成するステップと、
    第２のキャパシタを用いて、前記基準電圧信号に基づき前記負電圧信号の一部を生成するステップと
    を有し、
    前記第１のキャパシタを充電するための入力電圧は、差動モジュールを用いて前記基準電圧信号に基づき制御され、該差動モジュールのバイアス電流は、前記正電圧信号の信号電圧レベルと前記基準電圧信号の電圧レベルとの間の差によって駆動され、
    前記第２のキャパシタを充電するための入力電圧は、差動モジュールを用いて前記基準電圧信号に基づき制御され、該差動モジュールのバイアス電流は、前記負電圧信号の信号電圧レベルと前記基準電圧信号の電圧レベルとの間の差によって駆動される、
    方法。
12. 少なくとも部分的に前記基準電圧信号に基づき正キャパシタ制御信号を生成し、前記第１のキャパシタを用いて少なくとも部分的に前記正キャパシタ制御信号に基づき前記正電圧信号の一部を生成するステップを更に有し、任意に、少なくとも部分的に前記基準電圧信号に基づき負キャパシタ制御信号を生成し、前記第２のキャパシタを用いて少なくとも部分的に前記負キャパシタ制御信号に基づき前記負電圧信号の一部を生成するステップを更に有する、
    請求項１１に記載の方法。
13. 前記基準電圧信号が温度非依存である場合に該基準電圧信号を生成するよう部分的に共通シリコン・オン・インシュレータ（ＳＯＩ）ウェハーに形成される第１のＦＥＴ素子及び第２のＦＥＴ素子を用いるステップを更に有する、
    請求項１１又は１２に記載の方法。
14. 前記基準電圧信号の電圧の大きさに対する前記正電圧信号の電圧の大きさの比は約１．５から４であり、任意に、前記基準電圧信号の電圧の大きさに対する前記負電圧信号の大きさの比は約１．５から４である、
    請求項１２に記載の方法。
15. 第１のＦＥＴバイアス信号及び第２のＦＥＴバイアス信号を生成するステップを更に有する、
    請求項１１乃至１４のうちいずれか一項に記載の方法。
16. 電流ドレインを生成するよう少なくとも部分的に前記第１のＦＥＴバイアス信号を用いるステップを更に有し、任意に、電流ソースを生成するよう少なくとも部分的に前記第２のＦＥＴバイアス信号を用いるステップを更に有する、
    請求項１５に記載の方法。
17. 前記正電圧信号の信号電圧レベルと前記基準電圧信号の電圧レベルとの間の差を決定するよう部分的に前記電流ドレインを用いるステップを更に有する、
    請求項１６に記載の方法。
18. 前記負電圧信号の信号電圧レベルと前記基準電圧信号の電圧レベルとの間の差を決定するよう部分的に前記電流ソースを用いるステップを更に有する、
    請求項１６に記載の方法。
19. 少なくとも部分的に前記第１のＦＥＴバイアス信号及び前記基準電圧信号に基づき略安定した内部電圧信号を生成するステップを更に有する、
    請求項１１乃至１８のうちいずれか一項に記載の方法。
20. 前記内部電圧信号により部分的に前記正電圧信号を生成するステップを更に有し、任意に、前記内部電圧信号により部分的に前記負電圧信号を生成するステップを更に有する、
    請求項１９に記載の方法。
21. 前記正電圧信号の約半分の大きさの電圧レベルを生成するよう前記第１のキャパシタを用いるステップを更に有し、任意に、前記負電圧信号の約半分の大きさの電圧レベルを生成するよう前記第２のキャパシタを用いるステップを更に有する、
    請求項１１乃至２０のうちいずれか一項に記載の方法。

Images