JP5610799B2 - 画像形成装置 - Google Patents
画像形成装置 Download PDFInfo
- Publication number
- JP5610799B2 JP5610799B2 JP2010058298A JP2010058298A JP5610799B2 JP 5610799 B2 JP5610799 B2 JP 5610799B2 JP 2010058298 A JP2010058298 A JP 2010058298A JP 2010058298 A JP2010058298 A JP 2010058298A JP 5610799 B2 JP5610799 B2 JP 5610799B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- control unit
- cpu
- clock
- image forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Control Or Security For Electrophotography (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
<画像形成装置の構成>
以下では、図1乃至図15を参照して、本発明の実施形態について説明する。まず、図1を参照して、本実施形態に係る画像形成装置1000の構成について説明する。画像形成装置1000は、自動原稿搬送装置100、画像読取部200、画像形成部300、及び操作部10を備える。図1に示すように、画像読取部200は、画像形成部300の上に載置されている。さらに、画像読取部200上には、自動原稿搬送装置(DF)100が載置されている。また、本画像形成装置1000は、複数の制御部(CPU)を用いて分散制御を実現する。各CPUの構成については、図3を用いて後述する。
次に、図2を参照して、画像形成部300の詳細について説明する。なお、本実施形態の画像形成部300は電子写真方式を採用している。また、図2の参照番号の末尾に示すアルファベットY、M、C、Kは、それぞれイエロー、マゼンダ、シアン、ブラックのトナーに対応した各エンジンを示す。以下では、全てのトナーに対応するエンジンを示す場合は末尾のアルファベットY、M、C、Kを省略して参照番号を記載し、個別に示す場合は参照番号の末尾にアルファベットY、M、C、Kを付記して記載する。
次に、図5及び図6を参照して、各制御モジュールに関する機能と構成について詳細に説明する。図5に示す搬送モジュールA280は、カセット240、241及び手差し給紙部253に格納された記録材を停止したレジストローラ255のニップ部に突き当てるまでの給紙制御(給送機能)を司っている。搬送モジュールA280は、給紙制御を統括的に制御するサブマスタCPU601と、各制御負荷の駆動を行うスレーブCPU602、603、604、605とを含む。また、各スレーブCPUには、直接制御される制御負荷群が接続されている。
本実施形態における各CPUは、それぞれが個別の内部クロック発振器によって駆動される。なお、各内蔵クロック発振器は、同一のクロック信号の周波数で動作するものとする。しかし、同一の動作周波数で動作させようとした場合であっても、それぞれの内部クロック発振器の個体差によって誤差が生じてくる。その結果、複数のCPUが個別にステッピングモータなどのアクチュエータを制御する場合、内蔵クロック発振器の誤差により、紙搬送を制御するステッピングモータ間の速度に誤差が生じ、紙の引っ張り合いや撓みなどが生じてしまう。特に、本実施形態のように、複数のスレーブCPUでモータを回転させて1枚の用紙を搬送する場合、速度差による用紙の撓みや座屈が発生したり、用紙の引っ張り合いによるモータの脱調、さらには転写部における速度差がそのまま画像不良の原因となる。また、時間計測時においても内蔵クロック発振器のズレは制御周期や制御タイミングに直接影響するため、紙詰まりや画像不良の原因となってしまう。即ち、精度が悪くかつ個体差がある内蔵クロック発振器によるクロック信号の周波数による影響を低減し、上記不具合が発生しないように補正する必要がある。そこで、本実施形態では、各CPUを駆動するクロック信号の周波数の誤差による制御誤差を低減するために、クロック補正処理を実行する。
まず、図7を参照して、サブマスタCPUとスレーブCPUとの接続について説明する。図7には、サブマスタCPU601とスレーブCPU602との接続の一例を示す。なお、以下では、サブマスタCPU(上位層制御部)とスレーブCPU(下位層制御部)との間で本発明を適用する例について説明する。しかし、本発明は、以下で説明する両制御部の制御が反対であってもよく、さらには、サブマスタCPU間、又は、スレーブCPU間においても適用することができる。即ち、本発明は、第1制御部と第2制御部との間で適用可能である。つまり、本発明は、複数の制御部の間で発生する制御誤差の影響を低減するものである。
次に、図8及び図9を参照して、サブマスタCPU601のタイマ機能を用いたコンペアマッチ出力について説明する。コンペアマッチ出力とは、サブマスタCPU601がスレーブCPU602に対して、クロック補正処理を実行するための予め定められたクロック数に応じたパルス信号を生成し、上記専用の信号線を介して出力する動作を示す。図8は、タイマカウンタの模式図を示す。1500はタイマカウント値を示す。1502はコンペアマッチ出力ピン652に出力される信号を示し、立上がり、立下がりの両エッジでサブマスタCPU601に対して割り込み信号が発生する仕組みとなっている。タイマ機能を起動すると、タイマ655は、所定のカウント値T1(1501)までカウントアップを続け、カウント値T1(1501)に到達すると割り込み処理を開始する仕組みとなる。また、図8の1502は、タイマカウント値に対応するコンペアマッチ出力を示す。
次に、図10及び図11を参照して、スレーブCPU602のタイマ機能を用いたインプットキャプチャ入力について説明する。インプットキャプチャ入力とは、上記コンペアマッチ出力において出力されたパルス信号をスレーブCPU602が上記専用の信号線を介して受信する動作を示す。図10は、タイマカウントの模式図を示す。1701はタイマカウント値を示す。1702はインプットキャプチャ入力ピン663に入力される信号であり、立上りエッジ及び立下りエッジでスレーブCPU602に対して割り込み信号が発生する仕組みとなっている。
次に、図12を参照して、サブマスタCPU601におけるクロック補正処理の制御手順について説明する。ここでは、一例として、サブマスタCPU601とスレーブCPU602との間のクロック補正処理について説明する。クロック補正処理が開始されると、S1901において、サブマスタCPU601は、スレーブCPU602に対してクロック補正処理の開始通知を行う。ここで通知される内容を表1に示す。
つまり、補正係数αは、サブマスタCPU601から出力されるパルス信号のパルス幅(即ち、予め定められたクロック数のクロック信号における信号幅に相当する。)を、スレーブCPU602で計測したパルス幅で除算することにより導出される。1計測につき補正係数αを求め、測定回数分の平均を取ることによって最終的な補正係数αが求まる。本実施形態では、
補正係数α = 0xFF00(65280dec)/カウント値T2
となる。したがって、例えば、カウント値T2が62016の場合は補正係数αは1.05となる。
20MHz×0.95 = 19MHz
となる。
次に、補正係数αの適用方法について説明する。ここでは、スレーブCPU602の補正係数αが1.05の場合を想定する。まず、モータの回転速度の制御に補正係数αを適用する方法ついて説明する。スレーブCPU602が最終的に回転させるモータの速度は以下で求まる。
即ち、200mm/secで回転する指示がサブマスタCPU601から通知されると、スレーブCPU602は、210mm/secで回転するように制御することによって、サブマスタCPUが求める200mm/secと同じ速度となる。
即ち、100msecを計測する場合、スレーブCPU602は、実際には95msec計測することによってサブマスタCPU601が100msecの時間計測するのと同等の結果となる。
Claims (4)
- 第1内蔵クロック発振器によって駆動される第1制御部と、
第2内蔵クロック発振器によって駆動される第2制御部と、を備え、
前記第1制御部は、
前記第1内蔵クロック発振器によって駆動するタイマを用いて、予め定められたクロック数に応じたパルス信号を生成し、生成した前記パルス信号を前記第2制御部に送信する信号送信手段を備え、
前記第2制御部は、
前記信号送信手段によって送信される前記パルス信号を受信する信号受信手段と、
前記第2内蔵クロック発振器によって駆動するタイマを用いて、前記信号受信手段によって受信した前記パルス信号のパルス幅を計測する計測手段と、
前記予め定められたクロック数に相当するパルス幅を、前記計測手段によって計測されたパルス幅で除算することにより補正係数を算出する算出手段と、
前記算出された補正係数を用いて負荷を制御する制御手段と
を備え、
前記負荷は、記録材を搬送する搬送ローラを駆動するためのモータであり、
前記制御手段は、前記搬送ローラを目標モータ速度に制御する場合に、
最終モータ速度=目標モータ速度×前記補正係数
によって求まる前記最終モータ速度に前記搬送ローラの速度を制御し、
前記第1制御部は、
前記第1内蔵クロック発振器及び前記第2内蔵クロック発振器から出力されるクロック信号の周波数の誤差による前記負荷の制御への影響を低減するクロック補正処理の開始を前記第2制御部に通知する開始通知手段をさらに備え、
前記第2制御部は、
前記開始通知を受信すると、前記クロック補正処理が開始可能か否かを示す情報を、前記第1制御部に応答する開始応答手段さらに備え、
前記信号送信手段は、
前記開始通知手段による開始通知に対する前記第2制御部からの応答が該第2制御部において前記クロック補正処理の開始が可能であることを示すと、生成した前記パルス信号を前記第2制御部に送信し、
前記信号受信手段は、
前記クロック補正処理が開始されると、前記信号送信手段によって送信される前記パルス信号を受信し、
前記開始応答手段は、
前記計測手段が用いる前記タイマが他の処理で用いられている場合は、前記クロック補正処理の開始が不可能であることを示す情報を、前記第1制御部に送信し、前記計測手段が用いる前記タイマが他の処理で用いられていない場合は、前記クロック補正処理の開始が可能であることを示す情報を、前記第1制御部に送信することを特徴とする画像形成装置。 - 前記負荷は、所定の時間を計時する計時手段であり、
前記制御手段は、前記計時手段を用いて目標時間を計時する場合に、
最終計時時間=目標時間×(1−(前記補正係数−1))
によって求まる前記最終計時時間を前記計時手段を用いて計時することを特徴とする請求項1に記載の画像形成装置。 - 前記信号送信手段と、前記信号受信手段とは、専用の信号線で接続されていることを特徴とする請求項1又は2に記載の画像形成装置。
- 前記画像形成装置には、複数の前記第2制御部が備えられ、
前記第1制御部は、上位層制御部であり、
前記複数の前記第2制御部は、前記上位層制御部によって制御されるとともに、それぞれが異なる負荷を制御する下位層制御部であることを特徴とする請求項1乃至3の何れか1項に記載の画像形成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010058298A JP5610799B2 (ja) | 2010-03-15 | 2010-03-15 | 画像形成装置 |
US13/041,713 US8892932B2 (en) | 2010-03-15 | 2011-03-07 | Image forming apparatus and control apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010058298A JP5610799B2 (ja) | 2010-03-15 | 2010-03-15 | 画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011191553A JP2011191553A (ja) | 2011-09-29 |
JP5610799B2 true JP5610799B2 (ja) | 2014-10-22 |
Family
ID=44561074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010058298A Expired - Fee Related JP5610799B2 (ja) | 2010-03-15 | 2010-03-15 | 画像形成装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8892932B2 (ja) |
JP (1) | JP5610799B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5610799B2 (ja) * | 2010-03-15 | 2014-10-22 | キヤノン株式会社 | 画像形成装置 |
KR20130048650A (ko) * | 2011-11-02 | 2013-05-10 | 에스케이하이닉스 주식회사 | 집적회로 시스템 및 메모리 시스템 |
US9323286B2 (en) * | 2012-09-22 | 2016-04-26 | Innovasic, Inc. | Ad-hoc synchronization of industrial control networks |
JP5696117B2 (ja) * | 2012-09-27 | 2015-04-08 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
JP6546479B2 (ja) * | 2015-08-25 | 2019-07-17 | キヤノン株式会社 | 情報処理装置 |
JP6639200B2 (ja) * | 2015-11-20 | 2020-02-05 | キヤノン株式会社 | 画像形成装置 |
JP6862236B2 (ja) | 2017-03-27 | 2021-04-21 | キヤノン株式会社 | 画像処理装置、画像処理方法、画像形成装置、画像形成方法およびプログラム |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07113961B2 (ja) * | 1985-08-05 | 1995-12-06 | キヤノン株式会社 | 信号処理装置 |
US5125041A (en) * | 1985-08-05 | 1992-06-23 | Canon Kabushiki Kaisha | Still image processing method for blurring an image background and producing a visual flowing effect |
EP0258872B1 (en) * | 1986-09-01 | 1994-05-04 | Nec Corporation | Serial data transfer system |
US5043809A (en) * | 1986-11-25 | 1991-08-27 | Canon Kabushiki Kaisha | Encoding apparatus |
JPH0786855B2 (ja) * | 1987-04-15 | 1995-09-20 | 日本電気株式会社 | シリアルデ−タ処理装置 |
US5333015A (en) * | 1988-10-31 | 1994-07-26 | Canon Kabushiki Kaisha | Image signal processing apparatus having noise eliminating and special effect mode |
JP3189010B2 (ja) * | 1990-06-19 | 2001-07-16 | キヤノン株式会社 | 画像処理装置 |
EP0535398A2 (en) * | 1991-10-04 | 1993-04-07 | Eastman Kodak Company | Microfilm image retrieval system |
JPH0863254A (ja) * | 1994-08-18 | 1996-03-08 | Fujitsu Ltd | 伝送装置の時刻補正方法及びそれを利用した伝送装置 |
JP4109726B2 (ja) * | 1996-06-28 | 2008-07-02 | キヤノン株式会社 | 画像処理装置及び方法 |
JPH11127323A (ja) * | 1997-10-21 | 1999-05-11 | Canon Inc | 画像メモリ装置およびデジタルカメラおよび画像処理システムおよび画像処理システムのデータ処理方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 |
DE19838333A1 (de) | 1998-08-24 | 2000-03-02 | Bosch Gmbh Robert | System zur Steuerung des Antriebs eines Fahrzeugs |
JP2000078891A (ja) | 1998-08-31 | 2000-03-14 | Olympus Optical Co Ltd | モータ制御装置 |
JP2001119996A (ja) | 1999-10-19 | 2001-04-27 | Olympus Optical Co Ltd | 分散制御システムのモータ加減速制御方法 |
JP2001215862A (ja) * | 2000-01-28 | 2001-08-10 | Canon Inc | 画像形成装置及びこの画像形成装置に着脱可能なカートリッジ |
US20020088003A1 (en) * | 2000-06-27 | 2002-07-04 | Dror Salee | MAC redundancy in cable network headend |
US20040045037A1 (en) * | 2002-08-27 | 2004-03-04 | Broadcom Corporation | Distributed cable modem termination system (CMTS) architecture implementing a media access control chip |
JP4250458B2 (ja) * | 2003-05-30 | 2009-04-08 | キヤノン株式会社 | 映像システムの映像表示方法及び画像処理装置 |
JP2005197792A (ja) * | 2003-12-26 | 2005-07-21 | Canon Inc | 画像処理方法、画像処理装置、プログラム、記憶媒体及び画像処理システム |
JP4480010B2 (ja) | 2004-12-14 | 2010-06-16 | 株式会社Ihi | 分散制御システム |
JP4508896B2 (ja) * | 2005-02-04 | 2010-07-21 | キヤノン株式会社 | 制御システム |
US7792355B2 (en) * | 2006-03-30 | 2010-09-07 | Canon Kabushiki Kaisha | Image processing apparatus, image processing method, and image capturing apparatus |
JP5244405B2 (ja) * | 2008-01-22 | 2013-07-24 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
JP5509055B2 (ja) * | 2009-12-24 | 2014-06-04 | キヤノンファインテック株式会社 | 画像形成装置 |
JP5610799B2 (ja) * | 2010-03-15 | 2014-10-22 | キヤノン株式会社 | 画像形成装置 |
-
2010
- 2010-03-15 JP JP2010058298A patent/JP5610799B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-07 US US13/041,713 patent/US8892932B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20110225443A1 (en) | 2011-09-15 |
JP2011191553A (ja) | 2011-09-29 |
US8892932B2 (en) | 2014-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5610799B2 (ja) | 画像形成装置 | |
US8576427B2 (en) | Image forming apparatus implemented by a distributed control system | |
US8272640B2 (en) | Medium conveyance apparatus which adopts distributed control system | |
JP5539075B2 (ja) | 情報処理装置 | |
JP5676950B2 (ja) | 画像形成装置 | |
JP5366600B2 (ja) | 画像形成装置 | |
US9176687B2 (en) | Image forming apparatus and communication method | |
JP2006293138A (ja) | 画像形成装置 | |
JP2017007761A (ja) | 画像形成装置、画像形成方法、及び、プログラム | |
JP2018072436A (ja) | 画像形成装置 | |
US9665515B2 (en) | Bus arbitration apparatus provided to a bus connected to a plurality of bus masters, bus arbitration method, and computer-readable storage medium | |
US8341461B2 (en) | Image forming apparatus | |
JP2001356556A (ja) | 画像形成装置 | |
JP2011197250A (ja) | 画像形成装置 | |
US8503013B2 (en) | Image forming apparatus | |
JP2014046466A (ja) | 画像形成装置及びその制御方法、並びにプログラム | |
JP2023084183A (ja) | 画像形成装置 | |
JP2010256634A (ja) | 画像形成装置及びその制御方法 | |
JP2010193225A (ja) | シリアル転送装置、シリアル転送システム及びシリアル転送システムを備えた画像形成装置 | |
JPH11338274A (ja) | 画像形成装置 | |
JP2011104928A (ja) | 画像形成装置 | |
JP2000019893A (ja) | 画像形成装置 | |
JP2018202769A (ja) | 画像形成システム | |
JP2007022794A (ja) | 画像形成装置 | |
JPH06271144A (ja) | 用紙搬送制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140902 |
|
LAPS | Cancellation because of no payment of annual fees |