JP6546479B2 - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP6546479B2 JP6546479B2 JP2015166184A JP2015166184A JP6546479B2 JP 6546479 B2 JP6546479 B2 JP 6546479B2 JP 2015166184 A JP2015166184 A JP 2015166184A JP 2015166184 A JP2015166184 A JP 2015166184A JP 6546479 B2 JP6546479 B2 JP 6546479B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- request
- unit
- slave device
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
- B41J29/38—Drives, motors, controls or automatic cut-off devices for the entire printing mechanism
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3284—Power saving in printer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
- G06F13/4256—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
図1は、リングバスを使用する印刷装置の構成を示す図である。印刷装置100は、印刷装置100を統括的に制御するCPU(Central Processing Unit)101、プリント装置102、スキャン装置103、画像処理装置104、記憶装置105、クロック発生装置107を含んで構成される。印刷装置100は、他の構成を含んでも良い。また、不図示であるが、汎用的なROMやRAM等も含まれる。本実施形態の動作は、例えば、CPU101が記憶装置105やROM等に記憶されたプログラムを読み出して実行することにより実現される。
次に、第2の実施形態について、第1の実施形態と異なる点について説明する。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
Claims (14)
- マスタデバイスと、
データを受信するインタフェース部と前記インタフェース部を介して受信したデータを処理するコア部とを有するスレーブデバイスと、を有し、前記マスタデバイスと複数の前記スレーブデバイスがリングバスで通信可能に接続された情報処理装置であって、
前記スレーブデバイスへのクロック信号の供給を制御するクロック信号制御部、を有し、
前記クロック信号制御部は、
前記マスタデバイスが前記リングバスを介して前記スレーブデバイスに発行するリクエストを検知する検知手段と、
前記検知手段による前記リクエストの検知に基づいて、前記複数のスレーブデバイスの各インタフェース部にクロック信号を供給する第1クロック信号供給手段と、
前記検知手段によって検知された前記リクエストで指定されたスレーブデバイスを前記複数のスレーブデバイスから選択する選択手段と、
前記選択手段により選択された前記スレーブデバイスのコア部にクロック信号を供給する第2クロック信号供給手段と、
を有することを特徴とする情報処理装置。 - 前記第2クロック信号供給手段は、前記複数のスレーブデバイスのうち前記選択手段により選択されていないスレーブデバイスにクロック信号を供給しないことを特徴とする請求項1に記載の情報処理装置。
- 前記第2クロック信号供給手段は、前記選択手段により選択されたスレーブデバイス以外のスレーブデバイスを介することなく、クロック信号を前記選択手段により選択されたスレーブデバイスのコア部に供給することを特徴とする請求項1または2に記載の情報処理装置。
- 前記情報処理装置は、
前記リクエストで指定されたスレーブデバイスが前記リクエストに応じて発行したレスポンスを受信する受信手段と、
前記マスタデバイスから発行されたリクエストの数と、前記受信手段により受信されたレスポンスの数とを比較する比較手段と、をさらに備え、
前記第1クロック信号供給手段は、前記比較手段による比較結果に基づいて、前記複数のスレーブデバイスへのクロック信号の供給を停止することを特徴とする請求項1乃至3のいずれか1項に記載の情報処理装置。 - 前記第1クロック信号供給手段は、前記比較手段により前記マスタデバイスの発行したリクエストの数と前記マスタデバイスが受信したレスポンスの数が一致したという比較結果に基づいて、前記複数のスレーブデバイスへのクロック信号の供給を停止することを特徴とする請求項4に記載の情報処理装置。
- 前記第2クロック信号供給手段は、前記比較手段による比較結果に基づいて、前記リクエストで指定されたスレーブデバイスのコア部へのクロック信号の供給を停止することを特徴とする請求項4または5に記載の情報処理装置。
- 前記第2クロック信号供給手段は、前記比較手段により前記マスタデバイスが発行したリクエストの数と前記マスタデバイスが受信したレスポンスの数が一致したという比較結果に基づいて、前記リクエストで指定されたスレーブデバイスのコア部へのクロック信号の供給を停止することを特徴とする請求項6に記載の情報処理装置。
- 前記マスタデバイスは、前記リングバス上のプロトコルに準ずるリクエストを発行し、前記複数のスレーブデバイスのうち、前記リクエストで指定されるスレーブデバイスから、前記リングバス上のプロトコルに準ずるレスポンスを受信することを特徴とする請求項1乃至7のいずれか1項に記載の情報処理装置。
- 前記スレーブデバイスは、前記マスタデバイスから受信された前記リクエストに対応する処理の実行後、前記マスタデバイスに対して前記リングバス上のプロトコルに準ずるレスポンスを発行することを特徴とする請求項1乃至8のいずれか1項に記載の情報処理装置。
- 前記リクエストは、前記複数のスレーブデバイスから前記マスタデバイスのアクセス対象となるスレーブデバイスを選択するための情報を含むことを特徴とする請求項1乃至9のいずれか1項に記載の情報処理装置。
- 前記マスタデバイスと前記複数のスレーブデバイスはリング状に繋がれており、
前記インタフェース部は、前記マスタデバイスから受信された前記リクエストで指定されたスレーブデバイスが当該スレーブデバイスと異なるスレーブデバイスである場合、前記リクエストを次のスレーブデバイスへ転送することを特徴とする請求項1乃至10のいずれか1項に記載の情報処理装置。 - 前記コア部は、前記マスタデバイスから発行されたリクエストをデコードし、受信した前記リクエストが当該コア部を有するスレーブデバイスに対するアクセス対象であるか否かを判定し、当該アクセス対象であると判定した場合、当該リクエストに対応する処理を実行する機能を有する回路であることを特徴とする請求項1乃至11のいずれか1項に記載の情報処理装置。
- 前記レスポンスは、少なくとも前記リクエストの送信先として指定されたスレーブデバイスのアドレスを含むことを特徴とする請求項1乃至12のいずれか1項に記載の情報処理装置。
- 前記情報処理装置において、
前記マスタデバイスが発行されたリクエストと前記スレーブデバイスが発行したレスポンスは、前記リングバスを同一方向に転送されることを特徴とする請求項1乃至13のいずれか1項に記載の情報処理装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015166184A JP6546479B2 (ja) | 2015-08-25 | 2015-08-25 | 情報処理装置 |
US15/739,875 US10558237B2 (en) | 2015-08-25 | 2016-08-09 | Information processing apparatus |
PCT/JP2016/003657 WO2017033421A1 (en) | 2015-08-25 | 2016-08-09 | Information processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015166184A JP6546479B2 (ja) | 2015-08-25 | 2015-08-25 | 情報処理装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017045199A JP2017045199A (ja) | 2017-03-02 |
JP2017045199A5 JP2017045199A5 (ja) | 2018-09-27 |
JP6546479B2 true JP6546479B2 (ja) | 2019-07-17 |
Family
ID=58099741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015166184A Expired - Fee Related JP6546479B2 (ja) | 2015-08-25 | 2015-08-25 | 情報処理装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10558237B2 (ja) |
JP (1) | JP6546479B2 (ja) |
WO (1) | WO2017033421A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6839893B2 (ja) * | 2017-07-12 | 2021-03-10 | 日立Astemo株式会社 | 通信装置およびそれを備えた自動車 |
KR20210041233A (ko) * | 2019-10-07 | 2021-04-15 | 에스케이하이닉스 주식회사 | 메모리 시스템, 메모리 컨트롤러 및 동작 방법 |
GB2596102B (en) * | 2020-06-17 | 2022-06-29 | Graphcore Ltd | Processing device comprising control bus |
GB2596103B (en) | 2020-06-17 | 2022-06-15 | Graphcore Ltd | Dual level management |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5206857A (en) * | 1991-04-29 | 1993-04-27 | At&T Bell Laboratories | Apparatus and method for timing distribution over an asynchronous ring |
US5388223A (en) * | 1991-09-05 | 1995-02-07 | International Business Machines Corporation | 1-bit token ring arbitration architecture |
CA2058654C (en) * | 1991-12-31 | 1998-12-29 | Thomas Gray | Data transport for internal messaging |
JPH09237131A (ja) | 1996-03-04 | 1997-09-09 | Fujitsu Ltd | 半導体集積回路装置 |
JPH11234318A (ja) * | 1998-02-10 | 1999-08-27 | Fujitsu Ltd | クロック再生装置 |
US6850995B1 (en) * | 1999-01-25 | 2005-02-01 | Canon Kabushiki Kaisha | Control unit selectively connected with a first bus and a second bus for controlling a displaying process in parallel with a scanning process |
US6832325B2 (en) * | 2000-12-29 | 2004-12-14 | Intel Corporation | Device on a source synchronous bus sending data in quadrature phase relationship and receiving data in phase with the bus clock signal |
US7194556B2 (en) * | 2001-03-30 | 2007-03-20 | Intel Corporation | Method and apparatus for high accuracy distributed time synchronization using processor tick counters |
US20050265262A1 (en) * | 2002-12-26 | 2005-12-01 | Yuji Mizuguchi | Data transmission device, data transmission system, and method |
JP2010002995A (ja) | 2008-06-18 | 2010-01-07 | Sharp Corp | 多重バスインターフェースモジュールおよび多重バスシステム |
JP5610799B2 (ja) * | 2010-03-15 | 2014-10-22 | キヤノン株式会社 | 画像形成装置 |
DE102011083476A1 (de) * | 2011-09-27 | 2013-03-28 | Robert Bosch Gmbh | Kommunikationsanordnung mit logischer Mehrkanal-Kommunikation über eine physikalische Übertragungsstrecke zur seriellen Interchip-Datenübertragung |
CN103959664B (zh) * | 2011-10-07 | 2017-02-22 | 奥迪耐特有限公司 | 用于通过高阻抗电缆布线的组网的系统、方法和装置 |
EP2774336B1 (en) * | 2011-11-04 | 2020-01-08 | NXP USA, Inc. | Real-time distributed network module, real-time distributed network and method therefor |
EP2645638A1 (en) * | 2012-03-29 | 2013-10-02 | Robert Bosch Gmbh | Communication system with chain or ring topology |
US9152595B2 (en) * | 2012-10-18 | 2015-10-06 | Qualcomm Incorporated | Processor-based system hybrid ring bus interconnects, and related devices, processor-based systems, and methods |
US20140229644A1 (en) * | 2013-02-12 | 2014-08-14 | Haran Thanigasalam | Method, apparatus, system for including interrupt functionality in sensor interconnects |
DE102013226765A1 (de) * | 2013-06-05 | 2014-12-11 | Continental Teves Ag & Co. Ohg | Verfahren zur Datenkommunikation, Kommunikationscontroller und Schaltungsanordnung |
TWI498870B (zh) * | 2013-09-23 | 2015-09-01 | Raydium Semiconductor Corp | 面板驅動電路及其環狀振盪時脈的自動同步方法 |
EP2897268B1 (en) * | 2014-01-20 | 2022-01-05 | ABB Schweiz AG | Master/slave controller system in ring topology for modular multilevel converters |
US9494997B2 (en) * | 2014-06-16 | 2016-11-15 | Apple Inc. | Hierarchical clock control using hysterisis and threshold management |
US9785211B2 (en) * | 2015-02-13 | 2017-10-10 | Qualcomm Incorporated | Independent power collapse methodology |
US10880764B2 (en) * | 2015-02-15 | 2020-12-29 | Skyworks Solutions, Inc. | Circuits, devices, and methods for monitoring a serial bus |
US10397021B2 (en) * | 2016-01-29 | 2019-08-27 | Analog Devices, Inc. | Synchronous slave-to-slave communications |
-
2015
- 2015-08-25 JP JP2015166184A patent/JP6546479B2/ja not_active Expired - Fee Related
-
2016
- 2016-08-09 US US15/739,875 patent/US10558237B2/en not_active Expired - Fee Related
- 2016-08-09 WO PCT/JP2016/003657 patent/WO2017033421A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US20180196461A1 (en) | 2018-07-12 |
WO2017033421A1 (en) | 2017-03-02 |
JP2017045199A (ja) | 2017-03-02 |
US10558237B2 (en) | 2020-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3529706B1 (en) | Gpu remote communication with triggered operations | |
JP6546479B2 (ja) | 情報処理装置 | |
US8904199B2 (en) | Apparatus and method for controlling power related parameters by core unit according to detailed status information of the core and application for executing | |
JP6761870B2 (ja) | 低電力メモリのスロットリング | |
EP3803663B1 (en) | Watchdog timer hierarchy | |
US9229729B2 (en) | Initializing processor cores in a multiprocessor system | |
US20180341620A1 (en) | Core mapping | |
US10802742B2 (en) | Memory access control | |
WO2014206078A1 (zh) | 内存访问方法、装置及系统 | |
JP2008009817A (ja) | 半導体装置及びデータ転送方法 | |
JP2021508871A (ja) | システムオンチップシステムのビット単位書き込み装置 | |
JP5715670B2 (ja) | 通信装置 | |
JP6070600B2 (ja) | マイクロコンピュータ | |
US10248155B2 (en) | Semiconductor device including clock generating circuit and channel management circuit | |
CN109478087B (zh) | 用于为共享功率供给的系统维持节点功率预算的方法和装置 | |
KR20180069801A (ko) | 임계 실행 경로를 시그널링 오프하는 태스크 | |
US20150105019A1 (en) | Wireless communication device and wireless paring method thereof | |
US10025730B2 (en) | Register device and method for software programming | |
JP5877348B2 (ja) | メモリ制御システム及び電力制御方法 | |
JP5390967B2 (ja) | プロセッサシステム及びその制御方法 | |
JP5653254B2 (ja) | 通信装置 | |
JP2015232841A (ja) | アクセスリクエスト発行装置、アクセスリクエスト発行システム、アクセスリクエスト発行方法、及び、アクセスリクエスト発行プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180810 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190621 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6546479 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |