JP5579621B2 - 構成可能ページサイズを有する不揮発性メモリデバイス - Google Patents
構成可能ページサイズを有する不揮発性メモリデバイス Download PDFInfo
- Publication number
- JP5579621B2 JP5579621B2 JP2010544540A JP2010544540A JP5579621B2 JP 5579621 B2 JP5579621 B2 JP 5579621B2 JP 2010544540 A JP2010544540 A JP 2010544540A JP 2010544540 A JP2010544540 A JP 2010544540A JP 5579621 B2 JP5579621 B2 JP 5579621B2
- Authority
- JP
- Japan
- Prior art keywords
- plane
- tile
- page size
- address
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
- G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Description
関連出願の相互参照
本出願は、2008年2月4日に出願した米国特許仮出願第61/025,920号および2008年7月18日に出願した米国特許仮出願第61/081,910号の優先権の利益を主張するものであり、両仮出願の全体を参照により本明細書に援用するものとする。
動的ページサイズ構成用に構成レジスタ232が組み込まれていることが想定されている。
12 I/Oバッファ、出力バッファ
14 I/Oバッファ、制御バッファ
16 I/Oバッファ、データバッファ
18 レジスタ、コマンドレジスタ
20 レジスタ、アドレスレジスタ
22 レジスタ
24 制御回路
26 高電圧生成器
28 行プレデコーダ
30 行デコーダ
32 列プレデコーダ
34 列デコーダ
36 ページバッファ
38 メモリアレイ
40 メモリアレイ
42 フラッシュメモリセル
44 ストリング選択デバイス
46 ビット線
48 接地選択デバイス
50 ページバッファ
60 プレーン
60 行デコーダ
62 プレーン
64 サブアレイ
66 サブアレイ
68 ページバッファ
74 行デコーダ
70 サブアレイ
72 サブアレイ
76 ページバッファ
78 ページ部、ページ
80 ページ部、ページ
100 バンク
102 プレーン
104 プレーン
106 プレーン
108 プレーン
110 ページバッファ
112 ページバッファ
114 ページバッファ
116 ページバッファ
118 行デコーダ
120 行デコーダ
122 ページ
200 バンク、メモリバンク
202 プレーン
204 プレーン
206 プレーン
208 プレーン
210 行デコーダ
212 行デコーダ
214 ページバッファ
216 ページバッファ
218 ページバッファ
220 ページバッファ
222 コア制御回路
224 ページサイズコンフィギュレータ
226 プレーンセレクタ
228 プレーンセレクタ
230 構成デコーダ
232 構成レジスタ
300 行デコーダ
302 行デコードロジック回路
304 メモリブロック駆動回路
306 メモリブロック駆動回路
308 ブロックデコーダ
310 行ドライバ
350 インバータ
352 インバータ
354 リセットトランジスタ
356 イネーブルトランジスタ
358 イネーブルトランジスタ
360 ANDロジックゲート
362 パストランジスタ
364 ブーストトランジスタ
366 減結合トランジスタ
368 クランプトランジスタ
370 NANDロジックゲート
372 キャパシタ
374 パストランジスタ
376 パストランジスタ
380 パストランジスタ
382 パストランジスタ
400 バンク、メモリバンク
402 ページサイズコンフィギュレータ
404 プレーンセレクタ
406 プレーンセレクタ
408 構成デコーダ
410 構成レジスタ
450 NANDロジックゲート
452 NANDロジックゲート
454 インバータ
456 NANDロジックゲート
458 NANDロジックゲート
460 インバータ
470 プレーンセレクタ
472 ANDロジックゲート
474 ANDロジックゲート
476 プレーンセレクタ
478 ANDロジックゲート
480 ANDロジックゲート
500 バンク、メモリバンク
502 ページサイズコンフィギュレータ
504 プレーンセレクタ
506 プレーンセレクタ
508 構成デコーダ
510 構成レジスタ
550 NANDロジックゲート
552 NANDロジックゲート
554 インバータ
556 NANDロジックゲート
558 NANDロジックゲート
560 インバータ
562 NANDロジックゲート
564 NANDロジックゲート
566 インバータ
570 ANDロジックゲート
572 ANDロジックゲート
574 ANDロジックゲート
576 ANDロジックゲート
800 メモリバンク
802 プレーン
804 プレーン
806 プレーン
808 プレーン
810 行グループ化
812 行グループ化
814 行グループ化
816 メモリブロック
818 メモリブロック
820 メモリブロック
900 メモリバンク
902 プレーン
904 プレーン
906 プレーン
908 プレーン
910 行グループ化
914 行グループ化
918 行グループ化
Claims (20)
- 複数のプレーンを有するメモリバンクであって、前記複数のプレーンのそれぞれがプログラミング用の書き込みデータを対応するプレーンに記憶するため、および前記対応するプレーンからの読み出しデータを記憶するためのページバッファを有するメモリバンクと、
メモリ動作中にページサイズ構成データおよびアドレスデータに応答して前記複数のプレーンの組み合わせを同時に選択的に可能にするためのページサイズコンフィギュレータと
を備え、
前記ページサイズコンフィギュレータは、前記ページサイズ構成データを記憶するための構成レジスタを含み、
前記複数のプレーンがタイルとして構成され、前記タイルのそれぞれが、第1のプレーンおよび第2のプレーン内のワード線を駆動するための共用行デコーダに結合される前記第1および第2のプレーンを含み、
前記タイルのそれぞれの前記共用行デコーダが、行デコーダイネーブリング信号に応答して、前記第1のプレーンおよび前記第2のプレーンの少なくとも1つのワード線を選択的に駆動し、
前記ページサイズコンフィギュレータが、
プレーンイネーブリング信号およびタイルイネーブリング信号に応答して、前記行デコーダイネーブリング信号を対応する共用行デコーダに供給するためのプレーンセレクタと、
前記プレーンイネーブリング信号を供給するためにプレーンアドレスをデコードするため、および前記タイルイネーブリング信号を供給するためにタイルアドレスをデコードするための構成デコーダであって、前記プレーンイネーブリング信号および前記タイルイネーブリング信号が前記ページサイズ構成データに応答して構成可能なロジックレベルを有する構成デコーダと
をさらに含む、フラッシュメモリデバイス。 - 前記複数のプレーンのそれぞれがワード線を駆動するための専用行デコーダを含む、請求項1に記載のフラッシュメモリデバイス。
- 前記共用行デコーダが、
第1の出力電圧に応答して前記第1のプレーンの前記ワード線に、および第2の出力電圧に応答して前記第2のプレーンの前記ワード線に行駆動信号を選択的に渡すための行ドライバと、
前記行デコーダイネーブリング信号に応答して、前記第1の出力電圧および前記第2の出力電圧としてマスタ出力電圧を選択的に供給するためのブロックデコーダと
を含む、請求項1に記載のフラッシュメモリデバイス。 - 前記構成レジスタの内容は、コマンドに応答して変更可能である、請求項1に記載のフラッシュメモリデバイス。
- 前記プレーンセレクタのそれぞれが同じプレーンイネーブリング信号および異なるタイルイネーブリング信号をデコードする、請求項1に記載のフラッシュメモリデバイス。
- 前記構成デコーダが、
前記プレーンアドレスをデコードするため、および前記プレーンイネーブリング信号の1つをアクティブロジックレベルに駆動するための前記ページサイズ構成データの第1のビットによってイネーブルにされるプレーンデコーディング回路と、
前記タイルアドレスをデコードするため、および前記タイルイネーブリング信号の1つをアクティブロジックレベルに駆動するための前記ページサイズ構成データの第2のビットによってイネーブルにされるタイルデコーディング回路と
を含む、請求項5に記載のフラッシュメモリデバイス。 - 前記プレーンデコーディング回路が、前記ページサイズ構成データの前記第1のビットによってディスエーブルにされた時、両方の前記プレーンイネーブリング信号を前記アクティブロジックレベルに駆動し、前記タイルデコーディング回路が、前記ページサイズ構成データの前記第2のビットによってディスエーブルにされた時、両方の前記タイルイネーブリング信号を前記アクティブロジックレベルに駆動する、請求項6に記載のフラッシュメモリデバイス。
- 前記プレーンセレクタのそれぞれが、異なるペアのプレーンイネーブリング信号および異なるタイルイネーブリング信号をデコードする、請求項1に記載のフラッシュメモリデバイス。
- 前記構成デコーダが、
それぞれが前記プレーンアドレスをデコードするための前記ページサイズ構成データの1つのビットを受信し、それぞれが、前記ページサイズ構成データの前記対応する1つのビットによってイネーブルにされた時、前記異なるペアのプレーンイネーブリング信号のそれぞれのペアの1つのプレーンイネーブリング信号をアクティブロジックレベルに駆動するプレーンデコーディング回路と、
前記タイルアドレスをデコードし、前記ページサイズ構成データの別のビットによってイネーブルにされた時、前記タイルイネーブリング信号の1つをアクティブロジックレベルに駆動するためのタイルデコーディング回路と
を含む、請求項8に記載のフラッシュメモリデバイス。 - 前記メモリバンクがN個のタイルを含み、Nが1より大きい整数である、請求項1に記載のフラッシュメモリデバイス。
- 前記ページサイズコンフィギュレータが、
プレーンイネーブリング信号およびN個のタイルイネーブリング信号に応答して、N個のペアの行デコーダイネーブリング信号を対応するN個の共用行デコーダに供給するためのN個のプレーンセレクタと、
前記プレーンイネーブリング信号を供給するためにプレーンアドレスをデコードするため、および前記N個のタイルイネーブリング信号を供給するためにタイルアドレスをデコードするための構成デコーダであって、前記プレーンイネーブリング信号および前記N個のタイルイネーブリング信号がページサイズ構成データに応答して構成可能なロジックレベルを有する構成デコーダと
をさらに含む、請求項10に記載のフラッシュメモリデバイス。 - 前記構成デコーダが、
前記プレーンアドレスをデコードし、前記プレーンイネーブリング信号の1つをアクティブロジックレベルに駆動するための前記ページサイズ構成データの第1のビットによってイネーブルにされ、前記N個のプレーンセレクタのそれぞれが同じプレーンイネーブリング信号を受信する1つのプレーンデコーディング回路と、
前記タイルアドレスをデコードし、前記N個のタイルイネーブリング信号の1つをアクティブロジックレベルに駆動するための前記ページサイズ構成データの第2のビットによってイネーブルにされるタイルデコーディング回路と
を含む、請求項11に記載のフラッシュメモリデバイス。 - 前記プレーンイネーブリング信号がN個のペアのプレーンイネーブリング信号を含み、前記構成デコーダが、
それぞれが前記プレーンアドレスをデコードし、前記ページサイズ構成データの対応するビットによってイネーブルにされた時、前記N個のペアのプレーンイネーブリング信号の1つのペアをアクティブロジックレベルに駆動し、前記N個のプレーンセレクタのそれぞれが前記N個のペアのプレーンイネーブリング信号の1つのペアを受信するN個のプレーンデコーディング回路と、
前記タイルアドレスをデコードし、前記ページサイズ構成データの別のビットによってイネーブルにされた時、前記N個のタイルイネーブリング信号の1つをアクティブロジックレベルに駆動するためのタイルデコーディング回路と
を含む、請求項11に記載のフラッシュメモリデバイス。 - M個のプレーンを有し、Mが1より大きい整数であるメモリバンクにアクセスする方法であって、
ページサイズに対応するページサイズ構成データを受信するステップであって、前記ページサイズが、メモリ動作中に同時にアクセスされる1個とM個のプレーン間に対応するステップと、
前記ページサイズ構成データでデコーディング回路を論理的に構成するステップと、
アドレスデータに応答して前記デコーディング回路でプレーンイネーブリング信号を生成するステップと、
1個からM個のプレーンのワード線を同時に駆動するための前記プレーンイネーブリング信号に応答して行デコーダ回路をイネーブルにするステップと
を含み、
受信するステップが、構成レジスタに前記ページサイズ構成データをロードするステップを含み、
前記アドレスデータがプレーンアドレスデータを含み、論理的に構成するステップが、前記プレーンアドレスデータをデコードするために前記ページサイズ構成データでプレーンデコーディング回路をイネーブルにするステップを含み、生成するステップが、前記プレーンアドレスデータに対応する選択されたプレーンイネーブリング信号を前記プレーンデコーディング回路でアクティブロジックレベルに駆動するステップを含み、
論理的に構成するステップが、前記プレーンデコーディング回路が前記プレーンアドレスデータをデコードできないようにするために前記プレーンデコーディング回路をディスエーブルにするステップを含み、生成するステップが、前記プレーンイネーブリング信号の全部をアクティブロジックレベルに駆動するステップを含み、
前記M個のプレーンがタイルとして構成され、前記タイルのそれぞれが前記行デコーダ回路を共用するペアのプレーンを含み、
イネーブルにするステップが、タイルイネーブリング信号がアクティブロジックレベルの時、前記プレーンイネーブリング信号に応答して行デコーダイネーブリング信号を前記タイルのそれぞれに対応する前記行デコーダ回路に供給するステップを含む、方法。 - 受信するステップが、読み出し、プログラミングおよび消去動作の1つを実行するためのコマンドを受信するステップを含み、前記コマンドが前記メモリ動作に対応するオペレーションコードおよび前記ページサイズ構成データを含む、請求項14に記載の方法。
- ロードするステップが、前記構成レジスタに、専用コマンドで供給される前記ページサイズ構成データをロードするステップを含む、請求項14に記載の方法。
- ロードするステップが、電源投入動作中に前記構成レジスタに前記ページサイズ構成データをロードするステップを含む、請求項14に記載の方法。
- 前記専用コマンドは、前記メモリ動作を実行するためのオペレーションコードを含むコマンドの前または後で受信される、請求項16に記載の方法。
- 前記アドレスデータがタイルアドレスデータを含み、論理的に構成するステップが、前記タイルアドレスデータをデコードするために前記ページサイズ構成データでタイルデコーディング回路をイネーブルにするステップを含み、生成するステップが、前記タイルアドレスデータに対応する選択されたタイルイネーブリング信号を前記タイルデコーディング回路でアクティブロジックレベルに駆動するステップを含む、請求項14に記載の方法。
- 論理的に構成するステップが、前記タイルデコーディング回路が前記タイルアドレスデータをデコードできないようにするために前記タイルデコーディング回路をディスエーブルにするステップを含み、生成するステップが、前記タイルイネーブリング信号の全部をアクティブロジックレベルに駆動するステップを含む、請求項19に記載の方法。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US2592008P | 2008-02-04 | 2008-02-04 | |
US61/025,920 | 2008-02-04 | ||
US8191008P | 2008-07-18 | 2008-07-18 | |
US61/081,910 | 2008-07-18 | ||
US12/329,929 | 2008-12-08 | ||
US12/329,929 US8068365B2 (en) | 2008-02-04 | 2008-12-08 | Non-volatile memory device having configurable page size |
PCT/CA2009/000004 WO2009097677A1 (en) | 2008-02-04 | 2009-01-08 | Non-volatile memory device having configurable page size |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014081079A Division JP2014160489A (ja) | 2008-02-04 | 2014-04-10 | 構成可能ページサイズを有する不揮発性メモリデバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011511391A JP2011511391A (ja) | 2011-04-07 |
JP5579621B2 true JP5579621B2 (ja) | 2014-08-27 |
Family
ID=40931556
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010544540A Expired - Fee Related JP5579621B2 (ja) | 2008-02-04 | 2009-01-08 | 構成可能ページサイズを有する不揮発性メモリデバイス |
JP2014081079A Pending JP2014160489A (ja) | 2008-02-04 | 2014-04-10 | 構成可能ページサイズを有する不揮発性メモリデバイス |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014081079A Pending JP2014160489A (ja) | 2008-02-04 | 2014-04-10 | 構成可能ページサイズを有する不揮発性メモリデバイス |
Country Status (7)
Country | Link |
---|---|
US (5) | US8068365B2 (ja) |
EP (1) | EP2248129A4 (ja) |
JP (2) | JP5579621B2 (ja) |
KR (1) | KR20100117560A (ja) |
CN (1) | CN101933095B (ja) |
TW (2) | TWI469154B (ja) |
WO (1) | WO2009097677A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11257541B2 (en) | 2019-09-19 | 2022-02-22 | Kioxia Corporation | Memory system and memory device |
US11532363B2 (en) | 2018-11-06 | 2022-12-20 | Kioxia Corporation | Semiconductor memory device |
Families Citing this family (93)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8120990B2 (en) * | 2008-02-04 | 2012-02-21 | Mosaid Technologies Incorporated | Flexible memory operations in NAND flash devices |
US8068365B2 (en) * | 2008-02-04 | 2011-11-29 | Mosaid Technologies Incorporated | Non-volatile memory device having configurable page size |
US8549209B2 (en) * | 2008-11-04 | 2013-10-01 | Mosaid Technologies Incorporated | Bridging device having a configurable virtual page size |
KR101559843B1 (ko) | 2009-03-25 | 2015-10-15 | 삼성전자 주식회사 | 저항체를 이용한 비휘발성 메모리 장치 |
WO2011094437A2 (en) * | 2010-01-28 | 2011-08-04 | Hewlett-Packard Development Company, L.P. | Memory access methods and apparatus |
TWI552150B (zh) * | 2011-05-18 | 2016-10-01 | 半導體能源研究所股份有限公司 | 半導體儲存裝置 |
US9588883B2 (en) * | 2011-09-23 | 2017-03-07 | Conversant Intellectual Property Management Inc. | Flash memory system |
KR101289931B1 (ko) | 2011-09-23 | 2013-07-25 | 한양대학교 산학협력단 | 다양한 블록 크기를 지원하는 주소 사상을 사용하여 플래시 메모리 내에 데이터를 저장하는 방법 및 장치 |
US8635407B2 (en) | 2011-09-30 | 2014-01-21 | International Business Machines Corporation | Direct memory address for solid-state drives |
JP5323170B2 (ja) * | 2011-12-05 | 2013-10-23 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体メモリおよびそのデータの読出し方法 |
US20130159339A1 (en) * | 2011-12-19 | 2013-06-20 | Sap Ag | Data Container Access in a Database System |
KR20130096881A (ko) * | 2012-02-23 | 2013-09-02 | 삼성전자주식회사 | 플래시 메모리 장치 |
KR101656599B1 (ko) * | 2012-06-28 | 2016-09-09 | 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 | 멀티-레벨 셀 메모리 |
KR102053282B1 (ko) * | 2012-08-08 | 2019-12-06 | 에스케이하이닉스 주식회사 | 어드레스 디코더, 그것의 포함하는 반도체 메모리 장치, 그리고 그것의 동작 방법 |
US8902670B2 (en) | 2012-08-31 | 2014-12-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US9123401B2 (en) * | 2012-10-15 | 2015-09-01 | Silicon Storage Technology, Inc. | Non-volatile memory array and method of using same for fractional word programming |
US9064578B2 (en) * | 2012-12-18 | 2015-06-23 | Micron Technology, Inc. | Enable/disable of memory chunks during memory access |
US10642505B1 (en) | 2013-01-28 | 2020-05-05 | Radian Memory Systems, Inc. | Techniques for data migration based on per-data metrics and memory degradation |
US9229854B1 (en) | 2013-01-28 | 2016-01-05 | Radian Memory Systems, LLC | Multi-array operation support and related devices, systems and software |
US9652376B2 (en) | 2013-01-28 | 2017-05-16 | Radian Memory Systems, Inc. | Cooperative flash memory control |
US11249652B1 (en) | 2013-01-28 | 2022-02-15 | Radian Memory Systems, Inc. | Maintenance of nonvolatile memory on host selected namespaces by a common memory controller |
US10445229B1 (en) | 2013-01-28 | 2019-10-15 | Radian Memory Systems, Inc. | Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies |
US20140219007A1 (en) * | 2013-02-07 | 2014-08-07 | Nvidia Corporation | Dram with segmented page configuration |
CN103985407A (zh) * | 2013-02-07 | 2014-08-13 | 辉达公司 | 采用分段式页面配置的dram |
US9069660B2 (en) * | 2013-03-15 | 2015-06-30 | Apple Inc. | Systems and methods for writing to high-capacity memory |
KR20140139265A (ko) * | 2013-05-27 | 2014-12-05 | 에스케이하이닉스 주식회사 | 블록 선택 회로 및 이를 포함하는 반도체 장치 |
US9349450B2 (en) | 2013-06-10 | 2016-05-24 | Micron Technology, Inc. | Memory devices and memory operational methods including single erase operation of conductive bridge memory cells |
SG11201507090PA (en) * | 2013-08-19 | 2015-10-29 | Toshiba Kk | Memory system |
US9047953B2 (en) * | 2013-08-22 | 2015-06-02 | Macronix International Co., Ltd. | Memory device structure with page buffers in a page-buffer level separate from the array level |
US20150071020A1 (en) * | 2013-09-06 | 2015-03-12 | Sony Corporation | Memory device comprising tiles with shared read and write circuits |
JP2015056171A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | メモリシステムおよび情報処理装置 |
KR102114990B1 (ko) * | 2013-09-30 | 2020-05-26 | 에스케이하이닉스 주식회사 | 반도체 메모리 |
WO2015065360A1 (en) * | 2013-10-30 | 2015-05-07 | Intel Corporation | Platform non-volatile store management and platform configuration |
GB2524003A (en) | 2014-03-10 | 2015-09-16 | Ibm | Storage device with 2D configuration of phase change memory integrated circuits |
US9418744B2 (en) * | 2014-05-12 | 2016-08-16 | Silicon Storage Technology, Inc. | System and method to reduce disturbances during programming of flash memory cells |
US9348518B2 (en) | 2014-07-02 | 2016-05-24 | International Business Machines Corporation | Buffered automated flash controller connected directly to processor memory bus |
US9443617B2 (en) | 2014-07-18 | 2016-09-13 | Kabushiki Kaisha Toshiba | Memory system and method of controlling memory system |
US10402319B2 (en) | 2014-07-25 | 2019-09-03 | Micron Technology, Inc. | Apparatuses and methods for concurrently accessing different memory planes of a memory |
US9542284B2 (en) | 2014-08-06 | 2017-01-10 | International Business Machines Corporation | Buffered automated flash controller connected directly to processor memory bus |
US9691452B2 (en) * | 2014-08-15 | 2017-06-27 | Micron Technology, Inc. | Apparatuses and methods for concurrently accessing different memory planes of a memory |
US9423961B2 (en) | 2014-09-08 | 2016-08-23 | Apple Inc. | Method to enhance programming performance in multilevel NVM devices |
US9542118B1 (en) | 2014-09-09 | 2017-01-10 | Radian Memory Systems, Inc. | Expositive flash memory control |
US10552085B1 (en) | 2014-09-09 | 2020-02-04 | Radian Memory Systems, Inc. | Techniques for directed data migration |
US9245639B1 (en) * | 2014-10-13 | 2016-01-26 | Windbound Electronics Corporation | NAND flash memory array architecture having low read latency and low program disturb |
KR102245822B1 (ko) | 2014-11-26 | 2021-04-30 | 삼성전자주식회사 | 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 프로그램 방법 |
US10552058B1 (en) | 2015-07-17 | 2020-02-04 | Radian Memory Systems, Inc. | Techniques for delegating data processing to a cooperative memory controller |
KR20170010274A (ko) * | 2015-07-17 | 2017-01-26 | 삼성전자주식회사 | 적응적 페이지 사이즈 조절 기능을 갖는 반도체 메모리 장치 |
US9916105B1 (en) * | 2015-11-05 | 2018-03-13 | Crossbar, Inc. | Page management for data operations utilizing a memory device |
US9910594B2 (en) | 2015-11-05 | 2018-03-06 | Micron Technology, Inc. | Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation |
KR20170056072A (ko) * | 2015-11-12 | 2017-05-23 | 삼성전자주식회사 | 멀티 플레인을 포함하는 불 휘발성 메모리 장치 |
US10095413B2 (en) * | 2016-01-28 | 2018-10-09 | Toshiba Memory Corporation | Memory system with address translation between a logical address and a physical address |
JP2017224370A (ja) | 2016-06-15 | 2017-12-21 | 東芝メモリ株式会社 | 半導体記憶装置及びメモリシステム |
US10403389B2 (en) | 2016-06-16 | 2019-09-03 | Micron Technology, Inc. | Array plate short repair |
US9941021B2 (en) | 2016-06-16 | 2018-04-10 | Micron Technology, Inc. | Plate defect mitigation techniques |
JP2017228325A (ja) * | 2016-06-20 | 2017-12-28 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
US10566040B2 (en) * | 2016-07-29 | 2020-02-18 | Micron Technology, Inc. | Variable page size architecture |
US11017838B2 (en) | 2016-08-04 | 2021-05-25 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices |
KR102620562B1 (ko) | 2016-08-04 | 2024-01-03 | 삼성전자주식회사 | 비휘발성 메모리 장치 |
KR20180039351A (ko) * | 2016-10-10 | 2018-04-18 | 에스케이하이닉스 주식회사 | 메모리 장치 및 메모리 장치의 동작 방법 |
US10141059B2 (en) | 2016-11-30 | 2018-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Failure detection circuitry for address decoder for a data storage device |
WO2018174936A1 (en) | 2017-03-20 | 2018-09-27 | Intel Corporation | Systems, methods, and apparatuses for tile matrix multiplication and accumulation |
US10497447B2 (en) * | 2017-06-29 | 2019-12-03 | SK Hynix Inc. | Memory device capable of supporting multiple read operations |
WO2019009870A1 (en) | 2017-07-01 | 2019-01-10 | Intel Corporation | SAVE BACKGROUND TO VARIABLE BACKUP STATUS SIZE |
US10394456B2 (en) * | 2017-08-23 | 2019-08-27 | Micron Technology, Inc. | On demand memory page size |
US11210019B2 (en) * | 2017-08-23 | 2021-12-28 | Micron Technology, Inc. | Memory with virtual page size |
TWI628543B (zh) * | 2017-09-07 | 2018-07-01 | 群聯電子股份有限公司 | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 |
JP2019050071A (ja) * | 2017-09-11 | 2019-03-28 | 東芝メモリ株式会社 | 半導体記憶装置及びメモリシステム |
US11024390B1 (en) * | 2017-10-31 | 2021-06-01 | Pure Storage, Inc. | Overlapping RAID groups |
KR20200122407A (ko) * | 2018-03-16 | 2020-10-27 | 마이크론 테크놀로지, 인크. | Nand 데이터 배치 스키마 |
US11087849B2 (en) * | 2018-05-08 | 2021-08-10 | Sandisk Technologies Llc | Non-volatile memory with bit line controlled multi-plane mixed sub-block programming |
KR102577427B1 (ko) * | 2018-05-28 | 2023-09-15 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
CN110570895B (zh) * | 2018-06-06 | 2021-03-09 | 美光科技公司 | 阵列板短路修复 |
KR102650603B1 (ko) * | 2018-07-24 | 2024-03-27 | 삼성전자주식회사 | 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법 |
KR20200031924A (ko) | 2018-09-17 | 2020-03-25 | 삼성전자주식회사 | 메모리 컨트롤러, 메모리 컨트롤러의 동작 방법 및 메모리 컨트롤러를 포함하는 스토리지 장치 |
US10846158B2 (en) * | 2018-10-08 | 2020-11-24 | Micron Technology, Inc. | Apparatus having multiplexers for passive input/output expansion and methods of their operation |
US10949126B2 (en) * | 2019-07-25 | 2021-03-16 | ScaleFlux, Inc. | Solid-state storage device speed performance and endurance through host-side data classification and embedded write caching |
US11450381B2 (en) * | 2019-08-21 | 2022-09-20 | Micron Technology, Inc. | Multi-deck memory device including buffer circuitry under array |
DE102019128331A1 (de) | 2019-08-29 | 2021-03-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gemeinsam genutzter decodiererschaltkreis und verfahren |
CN112447218A (zh) * | 2019-08-29 | 2021-03-05 | 台湾积体电路制造股份有限公司 | 存储器电路和方法 |
US11175984B1 (en) | 2019-12-09 | 2021-11-16 | Radian Memory Systems, Inc. | Erasure coding techniques for flash memory |
KR20210091404A (ko) | 2020-01-13 | 2021-07-22 | 삼성전자주식회사 | 메모리 장치, 메모리 모듈 및 메모리 장치의 동작 방법 |
TWI727842B (zh) * | 2020-02-20 | 2021-05-11 | 大陸商長江存儲科技有限責任公司 | 存儲器件及其編程方法 |
US11157416B2 (en) | 2020-02-27 | 2021-10-26 | Micron Technology, Inc. | Firmware loading for a memory controller |
JP2022542990A (ja) | 2020-04-23 | 2022-10-07 | 長江存儲科技有限責任公司 | メモリデバイスおよびそのプログラミング方法 |
US11789612B2 (en) | 2020-06-16 | 2023-10-17 | Sandisk Technologies Llc | Plane programming scheme for non-volatile memory with large block sizes |
US11289130B2 (en) | 2020-08-20 | 2022-03-29 | Macronix International Co., Ltd. | Memory device |
CN117079690A (zh) | 2021-03-29 | 2023-11-17 | 长江存储科技有限责任公司 | 存储器器件及其异步多面独立读取操作 |
JP7392180B2 (ja) | 2021-03-29 | 2023-12-05 | 長江存儲科技有限責任公司 | メモリデバイスおよびその非同期マルチプレーン独立読み出し動作 |
US11669451B2 (en) * | 2021-09-01 | 2023-06-06 | Micron Technology, Inc. | Multi-plane switching of non-volatile memory |
US11861212B2 (en) | 2022-02-24 | 2024-01-02 | Silicon Motion, Inc. | Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence |
US20230266895A1 (en) * | 2022-02-24 | 2023-08-24 | Silicon Motion, Inc. | Flash memory controller and method capable of sending data toggle set-feature signal to enable, disable, or configure data toggle operation of flash memory device |
US11935595B2 (en) | 2022-02-24 | 2024-03-19 | Silicon Motion, Inc. | Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence |
US20230352064A1 (en) * | 2022-04-27 | 2023-11-02 | Micron Technology, Inc. | Apparatuses, systems, and methods for managing metadata storage at a memory |
Family Cites Families (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5184282A (en) | 1989-02-27 | 1993-02-02 | Mips Co., Ltd. | IC card adapter |
JP2519593B2 (ja) | 1990-10-24 | 1996-07-31 | 三菱電機株式会社 | 半導体記憶装置 |
KR960000616B1 (ko) | 1993-01-13 | 1996-01-10 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치 |
JPH0869696A (ja) * | 1994-08-31 | 1996-03-12 | Toshiba Corp | 半導体記憶装置 |
US5752275A (en) | 1995-03-31 | 1998-05-12 | Intel Corporation | Translation look-aside buffer including a single page size translation unit |
KR100204810B1 (ko) | 1996-09-13 | 1999-06-15 | 윤종용 | 소거블럭사이즈를 가변시킬 수 있는 반도체 메모리장치 |
KR100187196B1 (ko) | 1996-11-05 | 1999-03-20 | 김광호 | 불휘발성 반도체 메모리 장치 |
JPH10177797A (ja) * | 1996-12-17 | 1998-06-30 | Toshiba Corp | 半導体記憶装置 |
KR100263672B1 (ko) | 1997-05-08 | 2000-09-01 | 김영환 | 가변적인 페이지 크기를 지원하는 어드레스 변환장치 |
JPH11154393A (ja) * | 1997-11-20 | 1999-06-08 | Toshiba Corp | 不揮発性半導体メモリ |
US5991196A (en) * | 1997-12-16 | 1999-11-23 | Microchip Technology Incorporated | Reprogrammable memory device with variable page size |
US6041016A (en) | 1998-12-04 | 2000-03-21 | Intel Corporation | Optimizing page size in mixed memory array using address multiplexing |
US7889544B2 (en) | 2004-04-05 | 2011-02-15 | Super Talent Electronics, Inc. | High-speed controller for phase-change memory peripheral device |
US7953931B2 (en) | 1999-08-04 | 2011-05-31 | Super Talent Electronics, Inc. | High endurance non-volatile memory devices |
FR2803080A1 (fr) | 1999-12-22 | 2001-06-29 | St Microelectronics Sa | Memoire flash programmable page par page |
US6240040B1 (en) | 2000-03-15 | 2001-05-29 | Advanced Micro Devices, Inc. | Multiple bank simultaneous operation for a flash memory |
US6851026B1 (en) | 2000-07-28 | 2005-02-01 | Micron Technology, Inc. | Synchronous flash memory with concurrent write and read operation |
US6523102B1 (en) | 2000-04-14 | 2003-02-18 | Interactive Silicon, Inc. | Parallel compression/decompression system and method for implementation of in-memory compressed cache improving storage density and access speed for industry standard memory subsystems and in-line memory modules |
US6400603B1 (en) | 2000-05-03 | 2002-06-04 | Advanced Technology Materials, Inc. | Electronically-eraseable programmable read-only memory having reduced-page-size program and erase |
US6763424B2 (en) | 2001-01-19 | 2004-07-13 | Sandisk Corporation | Partial block data programming and reading operations in a non-volatile memory |
US6889304B2 (en) | 2001-02-28 | 2005-05-03 | Rambus Inc. | Memory device supporting a dynamically configurable core organization |
US6516399B2 (en) | 2001-03-30 | 2003-02-04 | Koninklijke Philips Electronics N.V. | Dynamically configurable page table |
US6889307B1 (en) | 2001-11-16 | 2005-05-03 | Matrix Semiconductor, Inc. | Integrated circuit incorporating dual organization memory array |
KR100769800B1 (ko) | 2001-12-26 | 2007-10-23 | 주식회사 하이닉스반도체 | 멀티 플레인 블럭 어드레스 레지스터 |
US6950342B2 (en) | 2002-07-05 | 2005-09-27 | Impinj, Inc. | Differential floating gate nonvolatile memories |
US6850438B2 (en) * | 2002-07-05 | 2005-02-01 | Aplus Flash Technology, Inc. | Combination nonvolatile memory using unified technology with byte, page and block write and simultaneous read and write operations |
US7096313B1 (en) | 2002-10-28 | 2006-08-22 | Sandisk Corporation | Tracking the least frequently erased blocks in non-volatile memory systems |
US7308524B2 (en) | 2003-01-13 | 2007-12-11 | Silicon Pipe, Inc | Memory chain |
JP2005267821A (ja) | 2004-03-22 | 2005-09-29 | Toshiba Corp | 不揮発性半導体メモリ |
KR100610006B1 (ko) * | 2004-05-04 | 2006-08-08 | 삼성전자주식회사 | 호스트 시스템의 다중동작 지원에 적합한 메모리 구조를갖는 반도체 메모리 장치 |
US7680966B1 (en) * | 2004-06-29 | 2010-03-16 | National Semiconductor Corporation | Memory interface including generation of timing signals for memory operation |
US7254075B2 (en) | 2004-09-30 | 2007-08-07 | Rambus Inc. | Integrated circuit memory system having dynamic memory bank count and page size |
US7280428B2 (en) | 2004-09-30 | 2007-10-09 | Rambus Inc. | Multi-column addressing mode memory system including an integrated circuit memory device |
US7389402B2 (en) | 2005-06-07 | 2008-06-17 | Advanced Micro Devices, Inc. | Microprocessor including a configurable translation lookaside buffer |
US8055833B2 (en) | 2006-10-05 | 2011-11-08 | Google Inc. | System and method for increasing capacity, performance, and flexibility of flash storage |
US7631245B2 (en) * | 2005-09-26 | 2009-12-08 | Sandisk Il Ltd. | NAND flash memory controller exporting a NAND interface |
US8291295B2 (en) * | 2005-09-26 | 2012-10-16 | Sandisk Il Ltd. | NAND flash memory controller exporting a NAND interface |
KR100737913B1 (ko) | 2005-10-04 | 2007-07-10 | 삼성전자주식회사 | 반도체 메모리 장치의 읽기 방법 |
JP4997798B2 (ja) * | 2006-03-15 | 2012-08-08 | ソニー株式会社 | 不揮発性半導体記憶装置およびメモリシステム |
KR100685638B1 (ko) | 2006-03-31 | 2007-02-22 | 주식회사 하이닉스반도체 | 랜덤 프로그램 기능을 가지는 듀얼 플레인 타입 플래시메모리 장치 및 그 프로그램 동작 방법 |
KR100739256B1 (ko) * | 2006-05-12 | 2007-07-12 | 주식회사 하이닉스반도체 | 소거 동작시 메모리 셀 블록의 크기를 선택적으로 변경하는기능을 가지는 플래시 메모리 장치 및 그 소거 동작 방법 |
US7606111B2 (en) | 2007-04-26 | 2009-10-20 | Super Talent Electronics, Inc. | Synchronous page-mode phase-change memory with ECC and RAM cache |
US7975109B2 (en) | 2007-05-30 | 2011-07-05 | Schooner Information Technology, Inc. | System including a fine-grained memory and a less-fine-grained memory |
US7779214B2 (en) | 2007-07-18 | 2010-08-17 | Qnx Software Systems Gmbh & Co. Kg | Processing system having a supported page size information register |
US7917725B2 (en) | 2007-09-11 | 2011-03-29 | QNX Software Systems GmbH & Co., KG | Processing system implementing variable page size memory organization using a multiple page per entry translation lookaside buffer |
KR101391881B1 (ko) | 2007-10-23 | 2014-05-07 | 삼성전자주식회사 | 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 및 읽기방법 |
US8379019B2 (en) | 2007-12-26 | 2013-02-19 | Advanced Micro Devices, Inc. | Fast triangle reordering for vertex locality and reduced overdraw |
US8120990B2 (en) * | 2008-02-04 | 2012-02-21 | Mosaid Technologies Incorporated | Flexible memory operations in NAND flash devices |
US8068365B2 (en) * | 2008-02-04 | 2011-11-29 | Mosaid Technologies Incorporated | Non-volatile memory device having configurable page size |
US8180954B2 (en) | 2008-04-15 | 2012-05-15 | SMART Storage Systems, Inc. | Flash management using logical page size |
US8549209B2 (en) * | 2008-11-04 | 2013-10-01 | Mosaid Technologies Incorporated | Bridging device having a configurable virtual page size |
US20100115172A1 (en) * | 2008-11-04 | 2010-05-06 | Mosaid Technologies Incorporated | Bridge device having a virtual page buffer |
KR101543433B1 (ko) * | 2009-02-02 | 2015-08-10 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것을 포함하는 메모리 시스템 |
US7856528B1 (en) | 2009-08-11 | 2010-12-21 | Texas Memory Systems, Inc. | Method and apparatus for protecting data using variable size page stripes in a FLASH-based storage system |
US8780635B2 (en) * | 2012-11-09 | 2014-07-15 | Sandisk Technologies Inc. | Use of bloom filter and improved program algorithm for increased data protection in CAM NAND memory |
US8792279B2 (en) * | 2012-11-09 | 2014-07-29 | Sandisk Technologies Inc. | Architectures for data analytics using computational NAND memory |
US9613704B2 (en) * | 2013-12-25 | 2017-04-04 | Aplus Flash Technology, Inc | 2D/3D NAND memory array with bit-line hierarchical structure for multi-page concurrent SLC/MLC program and program-verify |
-
2008
- 2008-12-08 US US12/329,929 patent/US8068365B2/en active Active
-
2009
- 2009-01-08 WO PCT/CA2009/000004 patent/WO2009097677A1/en active Application Filing
- 2009-01-08 CN CN2009801040272A patent/CN101933095B/zh active Active
- 2009-01-08 KR KR1020107013391A patent/KR20100117560A/ko not_active Application Discontinuation
- 2009-01-08 JP JP2010544540A patent/JP5579621B2/ja not_active Expired - Fee Related
- 2009-01-08 EP EP09708151A patent/EP2248129A4/en not_active Withdrawn
- 2009-01-15 TW TW98101377A patent/TWI469154B/zh active
- 2009-01-15 TW TW103137635A patent/TW201521035A/zh unknown
-
2011
- 2011-10-19 US US13/276,856 patent/US8379450B2/en active Active
-
2013
- 2013-01-17 US US13/743,899 patent/US8675408B2/en active Active
-
2014
- 2014-01-17 US US14/158,116 patent/US9117527B2/en active Active
- 2014-04-10 JP JP2014081079A patent/JP2014160489A/ja active Pending
-
2015
- 2015-07-27 US US14/809,831 patent/US9330765B2/en active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11532363B2 (en) | 2018-11-06 | 2022-12-20 | Kioxia Corporation | Semiconductor memory device |
US11783899B2 (en) | 2018-11-06 | 2023-10-10 | Kioxia Corporation | Semiconductor memory device |
US11257541B2 (en) | 2019-09-19 | 2022-02-22 | Kioxia Corporation | Memory system and memory device |
US11594278B2 (en) | 2019-09-19 | 2023-02-28 | Kioxia Corporation | Memory system and memory device |
US11776624B2 (en) | 2019-09-19 | 2023-10-03 | Kioxia Corporation | Memory system and memory device |
Also Published As
Publication number | Publication date |
---|---|
EP2248129A4 (en) | 2011-05-18 |
US20140133235A1 (en) | 2014-05-15 |
US20090196103A1 (en) | 2009-08-06 |
CN101933095B (zh) | 2013-11-06 |
US9117527B2 (en) | 2015-08-25 |
US8068365B2 (en) | 2011-11-29 |
JP2011511391A (ja) | 2011-04-07 |
TW201521035A (zh) | 2015-06-01 |
US20130128668A1 (en) | 2013-05-23 |
TW200945359A (en) | 2009-11-01 |
CN101933095A (zh) | 2010-12-29 |
TWI469154B (zh) | 2015-01-11 |
US9330765B2 (en) | 2016-05-03 |
WO2009097677A1 (en) | 2009-08-13 |
EP2248129A1 (en) | 2010-11-10 |
WO2009097677A8 (en) | 2010-01-14 |
US20120033497A1 (en) | 2012-02-09 |
US8379450B2 (en) | 2013-02-19 |
JP2014160489A (ja) | 2014-09-04 |
KR20100117560A (ko) | 2010-11-03 |
US8675408B2 (en) | 2014-03-18 |
US20160005469A1 (en) | 2016-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5579621B2 (ja) | 構成可能ページサイズを有する不揮発性メモリデバイス | |
US8120990B2 (en) | Flexible memory operations in NAND flash devices | |
US11150808B2 (en) | Flash memory system | |
JP4290374B2 (ja) | 選択的倍速動作モードをもつ不揮発性半導体メモリ装置 | |
KR100463197B1 (ko) | 멀티-페이지 프로그램 동작, 멀티-페이지 읽기 동작,그리고 멀티-블록 소거 동작을 갖는 낸드 플래시 메모리장치 | |
KR101194965B1 (ko) | 플래시 메모리 시스템 제어 방식 | |
WO2003085677A1 (fr) | Memoire non volatile |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130612 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130906 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140423 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140709 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5579621 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |