JP5551680B2 - 配線板およびその配線板を製造するための方法 - Google Patents

配線板およびその配線板を製造するための方法 Download PDF

Info

Publication number
JP5551680B2
JP5551680B2 JP2011504491A JP2011504491A JP5551680B2 JP 5551680 B2 JP5551680 B2 JP 5551680B2 JP 2011504491 A JP2011504491 A JP 2011504491A JP 2011504491 A JP2011504491 A JP 2011504491A JP 5551680 B2 JP5551680 B2 JP 5551680B2
Authority
JP
Japan
Prior art keywords
structural
coupling means
electrical component
temporary coupling
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011504491A
Other languages
English (en)
Other versions
JP2011517858A (ja
Inventor
ペッテリ パルム
アルニ クジャラ
Original Assignee
ジーイー エンベデッド エレクトロニクス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジーイー エンベデッド エレクトロニクス filed Critical ジーイー エンベデッド エレクトロニクス
Publication of JP2011517858A publication Critical patent/JP2011517858A/ja
Application granted granted Critical
Publication of JP5551680B2 publication Critical patent/JP5551680B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は配線板技術に関する。特に、本発明は、配線板、および平面仮結合手段を用いて、電気部品を備える配線板を製造するための方法に関する。
当該技術分野の配線板およびそれらを製造するための方法の重要な態様としては、小さな横寸法および縦寸法を可能にする半導体チップの高密度の取り付け、ならびに確実な電気接点を含む頑健性およびリソグラフィープロセスの間の良好な配置構造の特性を確実にするための平坦性が含まれる。さらに、配線板を製造するための製造プロセスは、特に大量生産が可能な場合、費用効率が高くなければならない。この費用効率はまた、配線板上の部品の実装密度に関する。
配線板に関する一般的な問題は、製造プロセスの結果として生じる歪みである。歪みは、例えば、配線板の熱処理の間に、配線板構造における異なる材料の層の熱膨張係数の相違によって生じ得る。様々な方法および構造が配線板の歪みを減少させるために提案されている。例えば、特許文献１は、配線板上の部品の特定の配置を使用することを提案しており、特許文献２は、その熱膨張特性を操作するために構造中にさらなる層を有する配線板構造を開示している。
配線板の歪みを減少させる際の、上述の特許文献を含む、従来技術のアプローチに関する問題は、配線板の設計に制限を課すということである。それらの制限は、例えば絶縁層および導電層の相対的配置、配線板の最小厚さならびに配線板上に一体化された部品の配置に関する場合がある。従来技術の解決に関する別の問題は、製造プロセスが複雑化し、それによって、そのスループットおよび費用対効果が減少することである。配線板の設計における低下した柔軟性はまた、配線板における電気接続の信頼性を危うくする。
米国特許出願公開第２００６００２１７９１号明細書 特許第１２４８６８５号公報
本発明の目的は、新型の配線板および新型の配線板を製造するための方法を提供することによって、従来技術の上述の技術的問題を減少させることである。
本発明による方法は、独立請求項１に示されることを特徴とする。
本発明による製品は、独立請求項９に示されることを特徴とする。
本発明による配線板を製造するための方法は、平面仮結合手段の各々の側に少なくとも１つの構造補助材を取り付ける工程と、平面仮結合手段の各々の側に少なくとも１つの構造補助材から電気部品のためのスロットを配置する工程と、スロットに電気部品を埋め込み、その結果、電気部品の端部は平面仮結合手段から離れた方向を向く工程と、部品箔に少なくとも１つの電気部品を取り付け、その結果、電気部品の端部は部品箔を向く工程と、平面仮結合手段の各々の側で、少なくとも１つの構造補助材に部品箔を少なくとも部分的に取り付ける工程と、平面仮結合手段の各々の側の少なくとも１つの構造補助材を互いから分離する工程と、を含む。
本発明による配線板は、少なくとも１つの電気部品と、第１の構造補助材と、第２の構造補助材とを備える。配線板はさらに、第１の構造補助材と第２の構造補助材との間の平面仮結合手段と、電気部品のためのスロットに埋め込まれる少なくとも１つの電気部品に取り付けられる部品箔と、を備え、スロットは、構造補助材を用いて平面仮結合手段の各々の側に形成され、部品箔は、平面仮結合手段からより遠く離れた側から構造補助材を少なくとも部分的に覆い、電気部品の端部は平面仮結合手段から離れた方向を向いている。
本発明による製造方法は、配線板のための本質的に対称性の両面構造の製造を可能にする。この方法において、電気部品は配線板構造に埋め込まれ得るが、一方、構造の各々の側の配線パターンの製造は、本質的に対称性の両面構造で行われてもよく、その後、構造補助材を分離する工程が行われてもよい。すなわち、その後、両面構造の個々の側を分離する工程が行われてもよい。このような対称性の構造が熱処理または焼きなましに供される場合、熱膨張係数は対称性平面の各々の側で本質的に同じであるため、構造の歪みは最小化され得る。これにより、製造プロセスが比較的簡単になり、確実な機械的および電気的に頑強な配線板構造を得ることもできる。さらに、本発明の方法は、配線板構造の設計に対する制限を課さず、その方法および構造の利点は、熱膨張係数が両面構造の各々の側で同じである限り、得られ得る。本発明による両面の製品は、例えば基礎構造として使用されてもよく、特定の配線の配置構成が、例えば従来のリソグラフィーおよびレーザーパターニング、化学エッチング、無電解コーティング、電解析出、またはＣＶＤもしくはＰＥＣＶＤなどの種々の薄膜蒸着技術などの蒸着技術を使用することによって、この基礎構造の各々の側で処理されてもよい。構造の各々の側の配線パターンの製造は、構造補助材を分離する工程の前、すなわち両面構造の個々の側を分離する工程の前に行われてもよい。
本発明の一実施形態において、構造補助材は成形樹脂シートであり、その成形樹脂シートにおけるスロット中に電気部品が埋め込まれる。成形樹脂シートが構造補助材として利用される場合、電気部品は、その部品の形状と一致するスロットに埋め込まれ得る。このように、電気部品を取り囲む材料は部品の周囲で本質的に全て同じであり、部品および配線板構造は、非常に均質に得られ得る。例えば非常に均質な熱膨張係数が得られ得る。これはさらに、配線板構造の反りを最小化することに役立つ。構造補助材として成形樹脂シートを用いるさらなる利点は、構造物の起こり得る温度変化によって引き起こされる機械的応力を減少させ、配線板モジュールの幅および厚さを減少させるために使用され得る小さな部品間の距離を使用できることである。成形樹脂シートはまた、単純な配線板構造および配線板を製造するための単純なプロセスも可能にする。
本発明の一実施形態において、平面仮結合手段は箔である。
本発明の一実施形態において、その方法は、少なくとも１つの構造補助材と平面仮結合手段との間で、平面仮結合手段の各々の側に構造層を取り付ける工程を含む。
本発明の別の実施形態において、平面仮結合手段の表面積は、平面仮結合手段の各々の側に取り付けられる構造層の表面積より小さく、その結果、平面仮結合手段の各々の側の構造層は、構造層の周縁部において互いに直接接触する。
本発明のさらに別の実施形態において、本発明による方法は、構造層の周縁部において、平面仮結合手段の各々の側の構造層を一緒に結合する工程を含む。
平面仮結合手段の各々の側の構造層の結合を、この結合手段周囲の周縁部（領域）に限定することにより、構造層の分離、従って、平面仮結合手段の各々の側の構造補助材の互いからの分離が容易になる。
本発明の一実施形態において、構造層および／または少なくとも１つの構造補助材はポリマーまたはポリマー複合体である。
本発明の別の実施形態において、本発明による方法は、構造層および／または少なくとも１つの構造補助材を熱処理することによって、少なくとも１つの電気部品を充填材料中に少なくとも部分的に封入する工程であって、少なくとも１つの電気部品が埋め込まれる、工程を含む。
本発明による方法は、電気部品が、構造層および／または少なくとも１つの構造補助材によって形成される構造に埋め込まれ、構造の表面上の導体に電気的に接続される配線板構造を可能にする。この埋め込まれる構造は、配線板の機械的安定性を向上し、埋め込まれる電気部品の環境からの保護を提供する。埋め込まれる構造はさらに、組み立てられる配線板構造の最終的な厚さを減少させることを可能にする。本発明による方法の別の利点は、新しい処理装置を開発することを必要としないが、この方法は、ハードウェアに対する少しの変更を用いて多くの既存の生産ラインで実施され得ることである。
上述の本発明の実施形態は互いに任意の組み合わせで使用されてもよい。いくつかの実施形態は、本発明のさらなる実施形態を成すように組み合わせて一緒に実施されてもよい。本発明に関する方法または製品は、上述の本発明の実施形態のうちの少なくとも１つを含み得る。
以下において、本発明は、添付の図面を参照しながらより詳細に記載される。
図１は、本発明の第１の実施形態に係る方法の第１の概略図である。 図２は、本発明の第１の実施形態に係る方法の第２の概略図である。 図３は、本発明の第１の実施形態に係る方法の第３の概略図である。 図４は、本発明の第１の実施形態に係る方法の第４の概略図である。 図５は、本発明の第１の実施形態に係る方法の第５の概略図である。 図６は、本発明の第１の実施形態に係る方法の第６の概略図である。 図７は、本発明の第１の実施形態に係る方法の第７の概略図である。 図８は、本発明の第１の実施形態に係る方法の第８の概略図である。 図９は、本発明の第１の実施形態に係る方法の第９の概略図である。 図１０は、本発明の第２の実施形態に係る方法の第１の概略図である。 図１１は、本発明の第２の実施形態に係る方法の第２の概略図である。 図１２は、本発明の第２の実施形態に係る方法の第３の概略図である。 図１３は、本発明の第２の実施形態に係る方法の第４の概略図である。 図１４は、本発明の第２の実施形態に係る方法の第５の概略図である。 図１５は、本発明の第２の実施形態に係る方法の第６の概略図である。 図１６は、本発明の第２の実施形態に係る方法の第７の概略図である。 図１７は、本発明の第２の実施形態に係る方法の第８の概略図である。 図１８は、本発明の第２の実施形態に係る方法の第９の概略図である。 図１９ａは、本発明の第３の実施形態に係る方法の第１の概略図である。 図１９ｂは、本発明の第４の実施形態に係る方法の第１の概略図である。 図２０ａは、本発明の第３の実施形態に係る方法の第２の概略図である。 図２０ｂは、本発明の第４の実施形態に係る方法の第２の概略図である。 図２１ａは、本発明の第３の実施形態に係る方法の第３の概略図である。 図２１ｂは、本発明の第４の実施形態に係る方法の第３の概略図である。 図２２は、本発明の第４の実施形態に係る方法の第４の概略図である。 図２３は、本発明の第４の実施形態に係る方法の第５の概略図である。 図２４は、本発明の第４の実施形態に係る方法の第６の概略図である。 図２５は、本発明の第４の実施形態に係る方法の第７の概略図である。 図２６は、本発明の第４の実施形態に係る方法の第８の概略図である。 図２７は、本発明の第４の実施形態に係る方法の第９の概略図である。
簡便さのために、項目番号は、繰り返している部品の場合において以下の例示的な実施形態で維持される。
開示している配線板構造は両側のみを有し、従って、「各々の側」という表現は、構造の端部における側をいうのではないと理解されるべきであることは留意される。
図１〜９は、本発明の第１の実施形態に係る配線板構造の製造プロセスを概略的に示す。各々の図は、製造プロセスの一段階における配線板構造の断面図を示す。図の順序は、製造プロセスにおけるプロセス段階の順序に対応する。
図１および２は、電気部品４を絶縁性部品箔５上にどのように配置するかを示す。エポキシ樹脂８は、電気部品４が結合されるか、または箔５に配置される位置において絶縁性部品箔５上に塗布される。電気部品４は絶縁性部品箔５上に配置され、その結果、電気部品４の端部６は絶縁性部品箔５に面する。電気部品４の下のエポキシ８が硬化された後、チップ４の位置は絶縁性部品箔５上に固定され、絶縁性部品箔５は選択的に除去され、その結果、電気部品４の端部６が曝露される。端部６の下の導通孔９は、例えばフォトリソグラフィー後の化学エッチング、またはレーザーパターニングによって、端部６の下の絶縁性部品箔５を除去することによって形成され得る。
図３において、結合された電気部品４を備える２つの絶縁性部品箔５は、平面仮結合手段２の反対側に配置され、その結果、電気部品４の端部６は、平面仮結合手段２から離れた方向を向く。対称性の両面構造の各々の側にある絶縁性部品箔５は、製造プロセスのこの段階における構造を覆う。平面仮結合手段２の各々の側に、例えばエポキシ樹脂および強化用線維、またはポリマーを含む、プリプレグ材料または他の硬化された、もしくは未硬化のポリマー複合材料であり得る構造層１が存在する。構造層１は平面仮結合手段２より大きな表面積を有し得、その結果、構造層１の周縁部は平面仮結合手段２の外側に延びる。本発明のこの実施形態における平面仮結合手段２は、構造層１に対する適切な接着性または非接着性を有する箔である。製造プロセスの後の部における対称性の両面構造の両側の比較的簡単な分離を可能にするために、構造層１に対するこの接着性は弱くてもよいか、またはほぼ０でもよい。
図３は、構造に埋め込まれる電気部品４のためのスロット３が配置される配線板構造の形状を示す。スロット３は、電気部品４の周囲に構造補助材１０を適切に配置することによって、例えば個々の部品、または一群の部品のために配置されてもよい。構造補助材１０は、例えば構造層１と同じ材料であってもよい。本発明の例示的な実施形態に示される構造補助材１０はさらに、例えば薄層などのいくつかのより小さい構造実体から形成されてもよいことも留意される。
熱が図３の層状構造物に適用され、その構造物が垂直方向において圧縮圧力下に置かれる場合、ポリマー複合材料、すなわち構造層１および構造補助材１０（第１の構造補助材１６および第２の構造補助材１７を含む）を含む、図３に示す配線板構造の種々の部品は、一緒に結合されて、図４に示すような中実の配線板構造を形成することができる。図４の構造において、平面仮結合手段２の各々の側上の構造層１は、平面仮結合手段２の外側に延びる構造層１の周縁部７に互いに結合される。電気部品４は、構造層１および構造補助材１０によって形成されるスロット３に埋め込まれる。垂直方向の圧縮圧力および熱の適用の間、構造層１のポリマー複合体中および／または構造補助材１０中のエポキシ樹脂または他の適切な充填材料が、少なくとも部分的に、スロット３に充填され、電気部品４が埋め込まれ、電気部品４をエポキシまたは他の適切な充填材料中に少なくとも部分的に封入する。これにより、さらに、配線板構造の機械的安定性が強化され、かつ向上される。このプロセス段階の間、構造補助材１０および構造層１は全て一緒に結合されて、構造物のための中実の内部が形成され得る。
図４の一体化した構造物を形成するために、図３の構造物の種々の部分を一緒に堆積および結合する正確な方法は変更可能である。本発明の一実施形態において、プリプレグ材料から構成される構造層１および構造補助材１０は、それらが一緒に堆積される場合、全て未硬化であってもよい。続いて、熱および圧縮圧力が、全ての堆積された構造物に適用されて、互いに結合される構造補助材１０、構造層１、および構造物の他の部分が作製されて、それらは一緒に硬化される。本発明の別の実施形態において、プリプレグ材料から構成される構造層１は、まず、未硬化の状態で平面仮結合手段２の各々の側に堆積されてもよい。次いで、熱および圧縮圧力が図４の構造のこの「コア」に適用されて、平面仮結合手段２の各々の側で構造層１を一緒に結合し、硬化する。この「コア」構造を形成した後にのみ、図４の構造補助材１０および構造物の他の部分が一緒に堆積、圧縮および加熱されて、構造補助材１０を硬化し、「コア」、すなわち、構造層１および（例えばリリースフィルムを含む）平面仮結合手段２が図４の構造物の部品箔５および電気部品４に結合される。
図５の構造において、電気接点１１は、電気部品４の曝露された端部６に製造される。これは、導電層、例えば銅によって各々の側から図４の構造物をコーティングすることによって、ならびに絶縁性部品箔５上に特定の配線パターンおよび／または電気接点１１を形成するために導電層をパターニングすることよって行われる。導電層は、例えば無電解コーティング、電解析出、またはＣＶＤもしくはＰＥＣＶＤなどの種々の薄膜蒸着技術によって製造されてもよい。導電層のパターニングは、例えばレーザーパターニングまたはフォトリソグラフィー後の化学エッチングを用いて行われてもよい。電気接点１１の製造の間、導電層が、絶縁性部品箔５に形成される導通孔９を塞いでもよい。接触領域１２の表面は、導電層の蒸着前に、例えばレーザー処理および／または化学エッチングによって清浄され得、異なる材料（例えばパラジウム）の薄層によってコーティングされ得、接触抵抗が減少され、電気接点１１の接着性が増加し、それらの安定性が向上する。
さらなる配線パターンを設け、配線板の経路制御性能を改良するために、別の導電層、構築層１３が、図６に示すように電気接点１１上に製造されてもよい。構築層１３は、例えば構造物上（必然的に各々の側上）でポリマー複合層をプレスすることにより、あるいは例えばＰＥＣＶＤ、ＣＶＤまたはＡＬＤなどの薄膜蒸着技術を使用することにより、製造されてもよい。図７に示すように、構築層１３上に別の配線パターンを形成するために、絶縁性部品箔５上に電気接点１１を形成する場合と同様の工程が実施される。すなわち、導通孔がまず、例えばレーザーパターニングおよび／またはフォトリソグラフィー後の化学エッチングによって構築層１３に形成されて、電気接点１１を選択的に曝露する。得られる構造物は、導電性材料、例えば銅によって各々の側からコーティングされる。次いで、この導電性コーティングはパターニングされて、構築層１３上に特定の配線パターン１４が形成される。導電性コーティングは、例えば上記の無電解コーティング、電解析出または種々の薄膜蒸着技術によって、あるいは例えば箔などの樹脂でコーティングされた銅を用いることによって製造されてもよい。導電性コーティングのパターニングは、例えばレーザーパターニングまたはフォトリソグラフィー後の化学エッチングを用いて実施されてもよい。導電性コーティングが製造される場合、それが構築層１３に形成される導通孔を塞ぐ。電気接点１１とさらなる配線パターン１４との間の接触領域１５の表面は、導電性コーティングの蒸着前に、例えばレーザー処理および／または化学エッチングによって清浄され得、異なる材料（例えばパラジウム）の薄層によってコーティングされ得、電気接点１１とさらなる配線パターン１４との間の接触抵抗が減少されて、接触領域１５の安定性が向上される。
図７の両面の対称性の配線板構造が形成される場合、構造物の両側は図８および９に示されるように分離され得る。分離は、両面の配線板構造の両側を分離する平面仮結合手段２によって容易にされる。実際には、分離は、周縁部７がまず、構造物全体から除去されるように実施されてもよい。周縁部７の除去は、例えばレーザー切断および／または機械的ルーティングを用いて実施されてもよい。平面仮結合手段２の材料が、配線板の製造の間の平面仮結合手段２に対する構造層１の強い結合を防止するために選択されるため、周縁部７の除去により、構造物の両側間の強い結合が除去される。両面構造物の周縁部７の除去後、配線板の両側の分離が、例えば手動で行われてもよい。図９に示す、得られる２つの配線板は個々に使用されてもよい。
図１０〜１８は、本発明の第２の実施形態に係る配線板構造の製造プロセスを概略的に示す。各々の図は、製造プロセスの１つの段階における配線板構造の断面図を示す。図の順序は製造プロセスにおけるプロセス段階の順序に対応する。
図１０および１１は、電気部品４を導電性部品箔５上にどのように配置するかを示す。エポキシ樹脂８は、電気部品４が結合されるか、または箔５に配置される位置において導電性部品箔５上に塗布される。電気部品４は導電性部品箔５上に配置され、その結果、電気部品４の端部６は導電性部品箔５に面する。導電性部品箔５は選択的に除去され、その結果、電気部品４の端部６が導通孔９を介して曝露する。導電性部品箔５における導通孔９の形成が行われた後、電気部品４が部品箔５上に配置されてもよいか、または部品箔５上にエポキシ８が塗布されてもよい。これにより、導通孔９が、配列マークを用いて同じパターニング工程の間に形成され得、より少ない１つのパターニング工程を使用できるため、導通孔９の配置構成が改善される。端部６の下の導通孔９は、例えばフォトリソグラフィー後の化学エッチング、またはレーザーパターニングによって、端部６の下で導電性部品箔５を除去することによって形成され得る。
図１２において、結合した電気部品４を含む２つの導電性部品箔５は、平面仮結合手段２の反対側に配置され、その結果、電気部品４の端部６は平面仮結合手段２から離れた方向を向く。対称性の両面構造の各々の側にある導電性部品箔５は、製造プロセスのこの段階における構造を覆う。本発明のこの実施形態における平面仮結合手段２は、それらの端部から一緒に２つの箔が結合、例えば接着される平面構造であるが、平面仮結合手段２の中間部分で２つの箔を分離する空隙１８が存在する。
図１２は、スロット３が、構造物内に埋め込まれる電気部品４のために配置される配線板構造の形状を示す。スロット３は、電気部品４の周囲に構造補助材１０を適切に配置することによって、例えば個々の部品、または一群の部品のために配置されてもよい。構造補助材１０は、例えばポリマー複合体またはポリマーであってもよい。この第２の実施形態に係るパッケージ構造において、電気部品４は完全に囲まれないが、平面仮結合手段２の方向を向いているそれらの背面は曝露されたままである。従って、このパッケージ構造は、例えば、環境と通信する一部の形態のままであるべき電気部品４にとって利点があり得る。これらの部品４としては、例えばＬＥＤおよびレーザーなどの光電子デバイス、種々のセンサー、ならびにＭＥＭＳ部品が挙げられる。
熱が図１２の層状構造に適用され、構造物が垂直方向において圧縮圧力下に置かれる場合、ポリマー複合材料、例えば構造補助材１０（第１の構造補助材１６および第２の構造補助材１７を含む）を含む、図１２に示す配線板構造の種々の部品は、平面仮結合手段２によって一緒に結合され得、図１３に示すような中実の配線板構造を形成する。電気部品４は、構造補助材１０によって形成されるスロット３に埋め込まれる。垂直方向の圧縮圧力および熱が適用される間、例えば構造補助材１０のポリマー複合体中のエポキシ樹脂または他の適切な充填材料は、少なくとも部分的にスロット３を充填し、電気部品４が埋め込まれ、エポキシまたは他の適切な充填材料中で電気部品４を少なくとも部分的に囲む。これにより、さらに、配線板構造の機械的安定性が強化され、向上される。このプロセス段階の間、構造補助材１０は、平面仮結合手段２に完全または部分的に接着する。電気部品４が完全に囲まれることが望まれない場合には、いわゆる流動しない（ｎｏ−ｆｌｏｗ）プリプレグ材料が、例えば構造補助材１０および／または構造層１に使用されてもよい。これは、電気部品４（例えばＬＥＤ、レーザー、センサーおよびＭＥＭＳデバイスの場合）の領域が環境に曝露された状態である場合であり得る。これらの流動しない材料は、熱処理および圧縮適用の間、スロット３に流れる材料を含んでいない。
図１４の構造において、電気接点１１は、電気部品４の曝露された端部６に製造される。これは、導電層、例えば銅によって各々の側から図１３の構造物をコーティングし、導電層および導電性部品箔５をパターニングすることによって行われ、特定の配線パターンおよび／または電気接点１１が形成される。導電性部品箔５および導電性部品箔５上の導電層は、同じリソグラフィーマスクを用いてパターニングされて、電気接点１１を得ることができる。導電層は、例えば銅の無電解めっきによって配線板構造の全ての表面上に蒸着されて、電気接点１１を得ることができる。
本発明の第２の実施形態に対する変形である、本発明の別の実施形態において、第２の導電層が、電気接点１１のパターニングに使用される抵抗層上に、後で堆積されてもよい。この実施形態において、上述の抵抗層は構築層１３の目的を果たし、第２の導電層は、配線パターン１４に対応する配線パターンを得るためにパターニングされ得る。この場合において、配線パターンと電気接点１１との間の接触は、電気接点１１の垂直側に形成される。
導電層は、電気部品４の端部６と導電性部品箔５とを電気的に接触させる。導電層は、例えば無電解コーティング、電気析出またはＣＶＤもしくはＰＥＣＶＤなどの種々の薄膜蒸着技術によって製造され得る。導電層および導電性部品箔５のパターニングは、例えばレーザーパターニング、パターンめっきまたはフォトリソグラフィー後の化学エッチングを用いて実施され得る。電気接点１１の製造の間、導電層は導電性部品箔５に形成される導通孔９を塞ぐ。接触領域１２の表面は、導電層の蒸着前に例えばレーザー処理および／または化学エッチングによって清浄され得、異なる材料（例えばパラジウム）の薄層によってコーティングされ得、接触抵抗が減少され、電気接点１１の接着性が増加し、それらの安定性が向上する。
さらなる配線パターンを設け、配線板の経路制御性能を改良するために、他の絶縁層、構築層１３が、図１５に示すように電気接点１１上に製造されてもよい。構築層１３は、例えば構造物上（必然的に各々の側上）でポリマー複合層をプレスすることにより、あるいは例えばＰＥＣＶＤ、ＣＶＤまたはＡＬＤなどの薄膜蒸着技術を使用することにより、製造されてもよい。
図１６に示すように構築層１３上に別の配線パターンを形成するために、導電性部品箔５上に電気接点１１を形成する場合と同様の工程が実施される。すなわち、導通孔がまず、例えばレーザーパターニングおよび／またはフォトリソグラフィー後の化学エッチングによって構築層１３に形成されて、電気接点１１を選択的に曝露する。得られる構造物は、導電性材料、例えば銅によって（必然的に各々の側から）コーティングされる。次いで、この導電性コーティングはパターニングされて、構築層１３上に特定の配線パターン１４が形成される。導電性コーティングは、例えば上記の無電解コーティング、電解析出または種々の薄膜蒸着技術によって、あるいは例えば箔などの樹脂でコーティングされた銅を用いることによって製造されてもよい。導電性コーティングのパターニングは、例えばレーザーパターニングまたはフォトリソグラフィー後の化学蒸着を用いて実施されてもよい。導電性コーティングが製造される場合、それが構築層１３に形成される導通孔を塞ぐ。電気接点１１とさらなる配線パターン１４との間の接触領域１５の表面は、導電性コーティングの蒸着前に、例えばレーザー処理および／または化学エッチングによって清浄され得、異なる材料（例えばパラジウム）の薄層によってコーティングされ得、電気接点１１とさらなる配線パターン１４との間の接触抵抗が減少されて、接触領域１５の安定性が向上される。
図１６の両面の対称性の配線板構造が形成される場合、構造物の両側は図１７および１８に示すように分離され得る。分離は、両面の配線板構造の両側を分離する平面仮結合手段２によってなされ得る。配線板の両側の分離は、例えば手動で行われてもよい。図１８に示す、得られる２つの配線板は個々に使用されてもよい。
分離が行われる場合、層状の仮結合手段２における２つの箔の相互結合は両側から分離し、箔は、図１７に示すようにそれらの各々の側の配線板構造に取り付けられたままになり得る。次いで、箔は２つの配線板から取り除かれて、図１８に示すように電気部品４の表面を環境に曝露することができる。
本発明の別の実施形態において、埋め込まれた電気部品４の曝露が望まれない場合、例えば図１２の平面層状仮結合手段２の２つの箔は、図１７に示すように配線板構造の一部として残ったままであってもよい。この場合において、層状平面仮結合手段２の２つの箔は、例えば図３の第１の実施形態に示した構造層１と構造的に同様であり、平面仮結合手段２は、両側から一緒に接着された２つの構造層１の間において単に空隙１８とみなされ得る。このような構造において、２つの構造層１の相互接着が、例えば両側から一緒に層１を接着することによってなされる場合、構造層１は、例えば硬質プラスチック材料または金属であり得る。
図１９ａ、２０ａおよび２１ａは、本発明の第３の実施形態に係る配線板構造の製造プロセスの第１の段階を概略的に示す。本発明の第３の実施形態のプロセスの流れは、例えば図２３〜２７に対応して、続いてもよい。このことは、本開示を考慮して当業者には自明であろう。図１９ｂ、２０ｂ、２１ｂおよび２２〜２７は、本発明の第４の実施形態に係る配線板構造の製造プロセスを概略的に示す。各々の図は、製造プロセスの１つの段階における配線板構造の断面図を示す。本発明の代替の実施形態を示す図１９ａ〜２１ａおよび図１９ｂ〜２１ｂは別として、図の順序は、製造プロセスにおけるプロセス段階の順序に対応する。
図１９〜２７によって示した、本発明の第３および第４の実施形態において、１つの構造補助材１０のみが、平面仮結合手段２の各々の側で利用される。これは、構造補助材１０として成形樹脂シートを用いることによってなされ得る。これらの実施形態において、電気部品４は、構造補助材１０における電気部品４を単にプレスし、構造補助材（成形樹脂シート）１０を例えば熱で処理することによってスロット３に埋め込まれてもよい。このように、電気部品４のためのスロット３は、電気部品４の形状に従って成形する構造補助材１０に形成される。熱が成形樹脂シートに適用され、それらのシートを含む構造物が垂直方向（板状構造の平面と垂直な方向）において圧縮圧力下に置かれる場合、配線板構造の種々の部品は一緒に一体化されて、中実の構造を形成し得る。熱により、成形樹脂シートに組み込まれるエポキシ材料が流動性になり、全てのシートが柔らかくなる。ここで、電気部品４が構造補助材１０に対して圧縮される場合、成形樹脂シートは、電気部品４のためのスロット３を形成する部品の形状と一致する。これは、成形樹脂シートのエポキシ中にスロット３における電気部品４を少なくとも部分的に囲む。エポキシが硬化されると、中実の構造物が得られる。
成形樹脂シートはエポキシ樹脂などの熱可塑性プラスチック材料を含むポリマー複合体を含む。成形樹脂シートの材料の正確な組成は、材料が電気部品４の形状と一致するように成形できる限り、変化させてもよい。
本発明の第３の実施形態において、本発明の第２の実施形態の図１０および図１１と同様に、図１９ａに示すように、電気部品４は、まず、導電性部品箔５に取り付けられ、電気部品４の端部６は部品箔５に面する。エポキシ樹脂８は、電気部品４を部品箔５に結合させるために使用され、導通孔９は、端部６を曝露するために部品箔５に形成される。成形樹脂シートである構造補助材１０は、最初に、その表面上に積層される保護ＰＥＴフィルム１９を有する。このＰＥＴフィルム１９は、図２０ａに示されるように、構造補助材１０に電気部品４を埋め込んだ後にはがされる。電気部品４は、上記のように、構造補助材１０を加熱しながら、構造補助材１０に対して部品箔をプレスすることによって構造補助材１０におけるスロット３に埋め込まれる。
図２１ａにおいて、構造補助材１０におけるスロット３に埋め込まれた電気部品４を含む、２つの導電性部品箔５は、平面仮結合手段２の反対側に配置され、その結果、電気部品４の端部６は、平面仮結合手段２から離れた方向を向く。図２０ａに示した２つの構造物はプレスされて、平面仮結合手段２の各々の側で焼きなまされて、本質的に対称性の両面構造を得る。この本質的に対称性の両面構造の各々の側で導電性部品箔５は、製造プロセスのこの段階において構造物を覆う。これは図２１ａおよび図２２に示される。
図２２の構造に対応する対称性の両面構造を得る代替の方法は、図１９ｂ、２０ｂ、２１ｂおよび２２に示される。本発明のこの第４の実施形態において、２つの構造補助材１０（成形樹脂シート）は、各々の側で１つ、平面仮結合手段２上でプレスされて（図１９ｂ）、本質的に対称性の両面構造を形成する。続いて、電気部品４は構造補助材１０に対してプレスされて、電気部品４の端部６は平面仮結合手段２から離れた方向を向き、上記のように構造補助材１０の中に電気部品４が埋め込まれる（図２０ｂおよび図２１ｂ）。この埋め込み工程の間、電気部品４は、図２０ｂに示すように個々に埋め込まれてもよいか、または、それらは、埋め込み工程後に、電気部品４から後で除去される支持フィルムに取り付けられてもよい。電気部品４が埋め込まれた後、存在し得る支持フィルムは除去され、図２１ｂの構造は、導電性フィルムでコーティングされる。すなわち、導電性部品箔５および導通孔９が、端部６を曝露するために部品箔５に形成される。部品箔５を形成する導電性コーティングは、例えば無電解コーティング、電解析出または種々の薄膜蒸着技術、例えばＣＶＤまたはＰＥＣＶＤなどによって電気部品４およびそれらの端部６に堆積され得、図２２に示した構造が得られる。導通孔９は上記のように形成され得る。
第３および第４の実施形態における構造補助材１０（すなわち成形樹脂シート）は、平面仮結合手段２より大きい表面積を有し、その結果、構造補助材１０の周縁部は、平面仮結合手段２の外側に延びる。本発明のこれらの実施形態における平面仮結合手段２は、構造補助材１０に対して適切な接着性または非接着性を有する箔であり得る。製造プロセスの後の段階における本質的に対称性の両面構造の両側の比較的簡単な分離を可能にするために、構造補助材１０に対するこの接着性は弱くてもよいか、またはほぼ０でもよい。
図２３の構造において、電気接点１１は、電気部品４の端部６を曝露するために製造される。これは、導電層、例えば銅によって各々の側から図２２の構造物をコーティングし、導電層および導電性部品箔５をパターニングすることによってなされて、特定の配線パターンおよび／または電気接点１１を形成する。導電性部品箔５および導電性部品箔５上の導電層は、同様のリソグラフィーマスクを用いてパターニングされ得、電気接点１１を生じる。導電層は、例えば銅の無電解めっきによって配線板構造の表面全ての上に堆積され得る。さらなる配線パターンを設け、配線板の経路制御性能を改良するために、別の導電層、構築層１３が、図２４に示すように電気接点１１上に製造されてもよい。
電気部品４の端部６に対して配線パターンおよび／または電気接点を形成するための第４の実施形態におけるプロセス段階は、例えば第２の実施形態の対応するプロセス段階と同様である。第２の実施形態の図１４〜１６に示すようなこれらのプロセス段階は、第４の実施形態の図２３〜２５に対応する。
図２５の両面の対称性の配線板構造が形成される場合、図２６および図２７に示すように構造の両側が分離され得る。簡単な分離が、両面の配線板構造の両側を分離する平面仮結合手段２によってなされ得る。配線板の両側の分離は、第１の構造補助材１６および第２の構造補助材１７が一緒に結合される構造物の周縁部の除去後に、例えば手動によりなされてもよい（図２６）。図２７に示した得られる２つの配線板は個々に使用されてもよい。
上記の実施形態における平面仮結合手段２の正確な構造は、変化可能である。結合手段２は、第１の実施形態のように例えば単純な箔、または第２の実施形態のような層状の構造であってもよい。平面仮結合手段２は、対称性の両面の配線板構造２の両側の分離を容易にするように設計される。結合手段２は、さらに、平面構造の中間部付近の１つ以上の点から本質的に対称性の両面構造の両側を一緒に、仮結合するように設計されてもよい。単純な箔の所望の接着特性は、配線板構造および製造プロセスに応じて非接着性から十分な接着性まで変化させてもよい。箔はまた、例えば、周囲構造に完全に接着させてもよいが、適切な熱処理により、箔は、両面構造の両側を切り離すために互いから分離させてもよい。本発明の一実施形態において、平面仮結合手段２は、それらを一緒にプレスする前に、プリプレグ材料から構成される、構造層１を硬化することによって実現されてもよい。この実施形態において、切り離し箔（または任意の他の構造）は、構造層１の間に必要とされなくてもよい。なぜなら、プリプレグ材料中のすでに硬化された樹脂は、後のプロセス段階の間に構造層１を互いに結合させないからである。この場合において、構造補助材１０は、さらなるプロセスの間、それらが、構造物の周縁部から一緒に両面構造の両側を仮結合し得るように成形され得る。
上記の本発明の実施形態における配線板構造は、これらのプロセス段階を通して、本質的に対称性のままであり、重要な熱処理を必要とする。このように、埋め込まれる構造物の歪みは最小化され得る。このことは埋め込まれる構造物にとって重要であり、電気部品は配線板構造の内部に存在し、従って、構造の形状の変化に非常に感受性があり得る。歪みは、両面構造の各々の側と同じである熱膨張係数を維持することによって最小化され得る。このことは、各々の側の配線パターンが同一であるべきであるということを必ずしも必要としない。従って、構造の異なる側に異なる配線パターンを設計することは可能である。歪みを減少させることに加えて、図１〜２７に示した本発明の実施形態は、本質的に、２つの配線板が、単一の両面構造から得られ得るため、生産ラインのスループットを２倍にするために使用され得る。埋め込まれた構造は、さらに、配線板の機械的および電気的安定性を向上させ、配線板における電気部品４の実装密度を増加させる。
当業者に明らかなように、本発明は上記の例に限定されず、実施形態は、特許請求の範囲内で自由に変更されてもよい。

Claims (10)

  1. 二つの対称性の配線板を製造するための方法であって、前記方法は、
    平面仮結合手段（２）の各々の側に少なくとも１つの構造補助材（１０）を対称に取り付ける工程と、
    前記平面仮結合手段（２）の各々の側の前記少なくとも１つの構造補助材（１０）から、電気部品（４）のためのスロット（３）を前記平面仮結合手段（２）の各々の側に対称に配置する工程と、
    前記電気部品（４）の端部（６）が、前記平面仮結合手段（２）から離れた方向を向くように、前記電気部品（４）を前記スロット（３）に前記平面仮結合手段（２）の各々の側に対称に埋め込む工程と、
    前記電気部品（４）の端部（６）が部品箔（５）の方を向くように、少なくとも１つの電気部品（４）を前記部品箔（５）に取り付ける工程と、
    前記部品箔（５）を、前記平面仮結合手段（２）の各々の側の前記少なくとも１つの構造補助材（１０）に少なくとも部分的に取り付ける工程と、
    前記平面仮結合手段（２）の各々の側の前記少なくとも１つの構造補助材（１０）を互いから分離する工程と、
    を含むことを特徴とする、方法。
  2. 前記構造補助材（１０）は、成形樹脂シートであり、前記成形樹脂シートにおける前記スロット（３）中に前記電気部品（４）を埋め込むための成形樹脂シートであることを特徴とする、請求項１に記載の方法。
  3. 前記平面仮結合手段（２）は箔であることを特徴とする、請求項１または２に記載の方法。
  4. 前記方法は、構造層（１）を、前記少なくとも１つの構造補助材（１０）と前記平面仮結合手段（２）との間で、前記平面仮結合手段（２）の各々の側に取り付ける工程を含むことを特徴とする、請求項１〜３のいずれか１項に記載の方法。
  5. 前記平面仮結合手段（２）の表面積は、前記平面仮結合手段（２）の各々の側に取り付けられる前記構造層（１）の表面積より小さく、その結果、前記平面仮結合手段（２）の各々の側の前記構造層（１）は、前記構造層（１）の周縁部（７）において互いに直接接触することを特徴とする、請求項４に記載の方法。
  6. 前記方法は、前記構造層（１）の周縁部（７）において、前記平面仮結合手段（２）の各々の側の前記構造層（１）を一緒に結合する工程を含むことを特徴とする、請求項４または５に記載の方法。
  7. 前記構造層（１）および／または前記少なくとも１つの構造補助材（１０）は、ポリマーまたはポリマー複合体であることを特徴とする、請求項１〜６のいずれか１項に記載の方法。
  8. 前記方法は、前記構造層（１）および／または前記少なくとも１つの構造補助材（１０）を熱処理することによって、前記構造層（１）中および／または前記構造補助材（１０）中の充填材料中に前記少なくとも１つの電気部品（４）を少なくとも部分的に封入する工程であって、前記少なくとも１つの電気部品（４）は埋め込まれる、工程を含むことを特徴とする、請求項１〜７のいずれか１項に記載の方法。
  9. 各々少なくとも１つの電気部品（４）が配置された、第１の構造補助材（１６）と、第２の構造補助材（１７）の何れかとを備える二つの対称性の配線板であって、前記二つの対称性の配線板は、前記第１の構造補助材（１６）と前記第２の構造補助材（１７）との間の平面仮結合手段（２）と、電気部品（４）のためのスロット（３）に埋め込まれる前記少なくとも１つの電気部品（４）に取り付けられる部品箔（５）とを備え、スロット（３）は、構造補助材（１６、１７）を用いて前記平面仮結合手段（２）の各々の側に対称に形成され、前記部品箔（５）は、前記平面仮結合手段（２）からより遠く離れた側から前記構造補助材（１６、１７）を少なくとも部分的に覆い、前記電気部品（４）の端部（６）は前記平面仮結合手段（２）から離れた方向を向いている、ことを特徴とする、配線板。
  10. 前記構造補助材（１６、１７）は、成形樹脂シートであり、前記成形樹脂シートにおける前記スロット（３）中に前記電気部品（４）を埋め込むための成形樹脂シートであることを特徴とする、請求項９に記載の配線板。
JP2011504491A 2008-04-18 2009-04-06 配線板およびその配線板を製造するための方法 Active JP5551680B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20085332A FI121909B (fi) 2008-04-18 2008-04-18 Piirilevy ja menetelmä sen valmistamiseksi
FI20085332 2008-04-18
PCT/FI2009/050256 WO2009127780A1 (en) 2008-04-18 2009-04-06 Wiring board and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2011517858A JP2011517858A (ja) 2011-06-16
JP5551680B2 true JP5551680B2 (ja) 2014-07-16

Family

ID=39385957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011504491A Active JP5551680B2 (ja) 2008-04-18 2009-04-06 配線板およびその配線板を製造するための方法

Country Status (7)

Country Link
US (1) US8286341B2 (ja)
EP (1) EP2274962B1 (ja)
JP (1) JP5551680B2 (ja)
KR (1) KR101260908B1 (ja)
CN (1) CN102007825B (ja)
FI (1) FI121909B (ja)
WO (1) WO2009127780A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796522B1 (ko) * 2006-09-05 2008-01-21 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
WO2009145727A1 (en) * 2008-05-28 2009-12-03 Agency For Science, Technology And Research A semiconductor structure and a method of manufacturing a semiconductor structure
DE102009058764A1 (de) 2009-12-15 2011-06-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe
KR101055462B1 (ko) 2010-01-07 2011-08-08 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
KR101417264B1 (ko) * 2012-04-25 2014-07-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
TWI463620B (zh) * 2012-08-22 2014-12-01 矽品精密工業股份有限公司 封裝基板之製法
JP2014130856A (ja) * 2012-12-28 2014-07-10 Kyocer Slc Technologies Corp 配線基板の製造方法
DE102013102542A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
US9941229B2 (en) 2013-10-31 2018-04-10 Infineon Technologies Ag Device including semiconductor chips and method for producing such device
US9922844B2 (en) 2014-03-12 2018-03-20 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
CN104103527B (zh) * 2014-07-22 2017-10-24 华进半导体封装先导技术研发中心有限公司 一种改进的扇出型方片级半导体芯片封装工艺
CN104103526B (zh) * 2014-07-22 2017-10-24 华进半导体封装先导技术研发中心有限公司 一种改进的扇出型方片级三维半导体芯片封装工艺
CN104103529A (zh) * 2014-07-22 2014-10-15 华进半导体封装先导技术研发中心有限公司 一种扇出型方片级半导体三维芯片封装工艺
CN104103528A (zh) * 2014-07-22 2014-10-15 华进半导体封装先导技术研发中心有限公司 一种扇出型方片级半导体芯片封装工艺
CN107852830A (zh) * 2015-08-11 2018-03-27 株式会社村田制作所 电容器内置基板的制造方法
EP3206229B1 (en) 2016-02-09 2020-10-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Methods of manufacturing flexible electronic devices
EP3255665B1 (en) * 2016-06-08 2022-01-12 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic device with component carrier and method for producing it
CN109637981B (zh) * 2018-11-20 2021-10-12 奥特斯科技(重庆)有限公司 制造部件承载件的方法、部件承载件以及半制成产品
CN113498633B (zh) * 2020-01-21 2023-09-15 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法
CN111315158A (zh) * 2020-03-27 2020-06-19 深圳市景旺电子股份有限公司 线路板制造方法及线路板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3739438A (en) * 1970-02-25 1973-06-19 Union Carbide Corp System for molding electronic components
US3650648A (en) * 1970-02-25 1972-03-21 Union Carbide Corp System for molding electronic components
JPH01248685A (ja) 1988-03-30 1989-10-04 Shin Kobe Electric Mach Co Ltd 片面金属箔張積層板の製造法および片面印刷回路板の製造法
JPH07273424A (ja) * 1994-03-29 1995-10-20 Ibiden Co Ltd 片面プリント配線板の製造方法
KR100302652B1 (ko) 1998-09-11 2001-11-30 구자홍 플렉시블인쇄회로기판의제조방법및그방법으로생산한플렉시블인쇄회로기판
US6838750B2 (en) 2001-07-12 2005-01-04 Custom One Design, Inc. Interconnect circuitry, multichip module, and methods of manufacturing thereof
JP2004335641A (ja) * 2003-05-06 2004-11-25 Canon Inc 半導体素子内蔵基板の製造方法
KR100886292B1 (ko) 2003-09-09 2009-03-04 산요덴키가부시키가이샤 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치
JP4541763B2 (ja) 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP4575071B2 (ja) 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP4334005B2 (ja) 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2007173727A (ja) * 2005-12-26 2007-07-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
US7353591B2 (en) * 2006-04-18 2008-04-08 Kinsus Interconnect Technology Corp. Method of manufacturing coreless substrate

Also Published As

Publication number Publication date
EP2274962A1 (en) 2011-01-19
US20090260866A1 (en) 2009-10-22
KR20090110790A (ko) 2009-10-22
CN102007825A (zh) 2011-04-06
FI121909B (fi) 2011-05-31
WO2009127780A1 (en) 2009-10-22
FI20085332A0 (ja) 2008-04-18
EP2274962B1 (en) 2018-07-11
JP2011517858A (ja) 2011-06-16
KR101260908B1 (ko) 2013-05-07
EP2274962A4 (en) 2017-06-28
US8286341B2 (en) 2012-10-16
CN102007825B (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
JP5551680B2 (ja) 配線板およびその配線板を製造するための方法
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
TWI569387B (zh) 具有隔離件之散熱增益型線路板製作方法
JP4940124B2 (ja) 配線基板の製造方法
JP2008522397A (ja) 電子モジュール及びその製造方法
WO2007052799A1 (ja) 多層プリント配線基板及びその製造方法
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
WO2007013595A1 (ja) 屈曲式リジットプリント配線板およびその製造方法
TWI611541B (zh) 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體
JP5296636B2 (ja) 半導体パッケージの製造方法
TW201424501A (zh) 封裝結構及其製作方法
CN104821297A (zh) 在基底上凸出芯片的附着层或电介质层处的芯片安装
JP2009272512A (ja) 半導体装置の製造方法
CN107017211B (zh) 电子部件和方法
TW201540156A (zh) 配線基板的製造方法
JP2016048768A (ja) 配線板及び半導体装置の製造方法
JP6312172B2 (ja) 回路装置及び該回路装置の製造方法
JP2006525660A (ja) ケース型熱管理素子およびその製造方法
US20210358883A1 (en) Fan-out packaging method employing combined process
JP5150720B2 (ja) 電子アッセンブリーの製造方法並びに電子アッセンブリー
JP5456113B2 (ja) 樹脂封止パッケージ
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards
JP5614575B2 (ja) 多層回路基板の製造方法
JPH11274372A (ja) 半導体装置及びその半導体パッケージ
TWI335649B (en) Fabrication method of circuit board structure having embedded semiconductor element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130517

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140522

R150 Certificate of patent or registration of utility model

Ref document number: 5551680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250