KR101260908B1 - 배선판 및 이의 제조 방법 - Google Patents

배선판 및 이의 제조 방법 Download PDF

Info

Publication number
KR101260908B1
KR101260908B1 KR1020090033075A KR20090033075A KR101260908B1 KR 101260908 B1 KR101260908 B1 KR 101260908B1 KR 1020090033075 A KR1020090033075 A KR 1020090033075A KR 20090033075 A KR20090033075 A KR 20090033075A KR 101260908 B1 KR101260908 B1 KR 101260908B1
Authority
KR
South Korea
Prior art keywords
structural
bonding means
temporary bonding
wiring board
planar temporary
Prior art date
Application number
KR1020090033075A
Other languages
English (en)
Other versions
KR20090110790A (ko
Inventor
페테리 팜
아르니 쿠얄라
Original Assignee
임베라 일렉트로닉스 오와이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 임베라 일렉트로닉스 오와이 filed Critical 임베라 일렉트로닉스 오와이
Publication of KR20090110790A publication Critical patent/KR20090110790A/ko
Application granted granted Critical
Publication of KR101260908B1 publication Critical patent/KR101260908B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 평면 임시 접착 수단(2)의 각 측면 상에 적어도 하나의 구조 보조물(10)을 설치하는 단계, 상기 평면 임시 접착 수단(2)의 각 측면 상에 적어도 하나의 상기 구조 보조물(10)로부터 전기 소자(4)에 대해 슬롯(3)을 배열하는 단계, 상기 전기 소자(4)의 단자(6)가 상기 평면 임시 접착 수단(2)으로부터 떨어져 마주하도록, 상기 슬롯(3)에 상기 전기 소자(4)를 내장하는 단계, 상기 전기 소자(4)의 단자(6)가 상기 소자 호일(5)과 마주하도록, 전기 호일(5) 상에 적어도 하나의 전기 소자(4)를 설치하는 단계, 상기 평면 임시 접착 수단(2)의 각 측면 상에, 적어도 하나의 구조 보조물(10) 상에 적어도 부분적으로 상기 소자 호일(5)을 설치하는 단계, 및 상기 평면 임시 접착 수단(2)의 각 측면 상에서 서로로부터 적어도 하나의 구조 보조물(10)을 분리하는 단계를 포함하는 것을 특징으로 하는 배선판 제조 방법에 관한 것이다.
평면 임시 접착 수단, 구조 보조물, 슬롯, 전기 호일

Description

배선판 및 이의 제조 방법{Wiring board and method for manufacturing the same}
본 발명은 배선판 기술, 특히 평면 임시 접착 수단을 사용하여, 전기 소자를 구비한 배선판, 및 이의 제조 방법에 관한 것이다.
최첨단 기술의 배선판 및 이의 제조 방법에 관한 중요한 태양은 작은 횡방향 및 수직 치수를 가능하게 하는 반도체 칩의 고밀도 설치(dense mounting), 리소그래픽 처리 동안 특징들의 양호한 정렬을 보장하도록 신뢰성이 높은 전기 콘택 및 평탄도(flatness)를 포함하는 강건성(robustness)을 포함한다. 또한 배선판을 제조하기 위한 생산 공정은 대량 생산에서 특히 가능한한 비용면에서 효율적이어야 한다. 이 비용 효율성은 또한 배선판 상의 소자의 실장 밀도(packaging density)와 관련있다.
배선판의 통상적 문제는 제조 공정의 결과인 와핑(warping)이다. 와핑은 예를 들어 배선판 구조에서 다른 재료들로 된 층들의 열 팽창 계수 사이의 차에 의한 배선판의 열 처리 동안 야기될 수 있다. 다양한 방법 및 구조는 배선판의 와핑을 감소시키기 위해 제안되어 있다. 예를 들어 US20060021791은 배선판 상의 소자들의 특정 배치를 제안하였고 JP1248685는 열 팽창 특성을 조정하기 위해 배선판 구조에 추가 층을 가지는 배선판 구조를 개시하고 있다.
전술한 특허를 포함하는, 종래 기술의 문제점은 배선판의 와핑을 감소시키는 것이 배선판의 설계상에 제한을 가한다는 점에 가깝다. 이들 제한은 예를 들어, 절연 및 도전 층의 상대적 배치, 배선판의 최소 두께 및 배선판 상의 직접된 소자들의 배치와 관계있을 수 있다. 종래 기술의 해결책의 또다른 문제점은 이들이 제조 공정을 복잡하게 한하여 처리량 및 비용 효율성을 감소시킨다는 것이다. 배선판의 설계에 있어 감소된 유연성은 또한 배선판의 전기 접속의 신회성을 포함할 수 있다.
본 발명의 목적은 새로운 유형의 배선판 및 배선판을 제조하는 새로운 유형의 방법을 제공하여 종래 기술의 전술된 기술적 문제를 감소시키는 것이다.
본 발명에 따른 방법은 독립항 제 1 항에 나타난 것을 특징으로 한다.
본 발명에 따른 물건은 독립항 제 9 항에 나타난 것을 특징으로 한다.
본 발명에 따른 배선판을 제조하는 방법은 평면의 임시 접착 수단의 각각의 측면 상에 적어도 하나의 구조 보조물(structural aid)를 설치하는 단계, 평면의 임시 접촉 수단의 각 측면에 적어도 하나의 구조 보조물로부터의 전기 소자 용 슬롯을 배열하는 단계, 전기 소자의 단자들이 평면의 임시 접착 수단에서 떨어져 마주하도록, 슬롯에 전기 소자를 내장하는 단계, 전기 소자의 단자들이 소자 호일을 마주하도록, 소자 호일상에 적어도 하나의 전기 소자를 설치하는 단계, 평면의 임시 접착 수단의 각 측면 상에, 적어도 하나의 구조적 보조물 상에 적어도 부분적으로 소자 호일을 설치하는 단계, 및 평면의 임시 접착 수단의 각각의 측면 상에 적어도 하나의 구조 보조물을 서로 분리시키는 단계를 포함한다.
본 발명에 따른 배선판은 적어도 하나의 전기 소자, 제 1 구조 보조물 및 제 2 구조 보조물을 포함한다. 배선판은 또한 제 1 구조 보조물와 제 2 구조 보조물 사이에 평면의 임시 접착 수단, 및 전기 소자용 슬롯에 내장되어 있는 적어도 하나의 전기 소자 상에 설치된 소자 호일을 포함하며, 여기서 슬롯은 구조 보조물을 사용하여 평면의 임시 접착 수단의 각 측면상에 형성되며, 소자 호일은 적어도 부분적으로 평면의 임시 접착 수단에서 가장 멀리 떨어진 측면으로부터 구조 보조물을 덮고, 전기 소자의 단자들은 평면의 임시 접착 수단에서 떨어져 마주한다.
본 발명에 따른 제조 방법은 배선판 용 기본적으로 대칭의 양면 구조를 제조할 수 있게 한다. 이 방법에서 구조 보조물의 분리 단계 전에, 즉 양면 구조의 각각의 측면을 분리하는 단계 전에, 배선판 구조의 각 측면상의 배선 패턴의 제조가 기본적으로 대칭인 양면 구조상에서 행해질 수 있는 동안 전기 소자는 배선판 구조에 내장될 수 있다. 이처럼 대칭 구조가 열처리 또는 어닐링을 겪는 경우, 열 팽창 계수가 대칭의 면의 각각의 측면 상에 기본적으로 동일하게 형성될 수 있는 경우 구조의 와핑은 최소화될 수 있다. 이는 제조 공정을 비교적 간단하게 만들며 또한 신뢰성 높은, 기계적으로 전기적으로 강건한, 배선판 구조를 가져온다. 추가로 본 발명의 방법은 배선판 구조의 설계에 제한을 가하지 않는다; 방법 및 구조의 이점은 열 팽창 계수가 하나의 양면 구조의 각 측면상에서 유사한 경우 얻어질 수 있다. 본 발명에 따른 양면 제품은 예를 들어 기초 구조로서 사용될 수 있고 특정 배선 구성은 예를 들어 통상적 리소그래피 및 레이저 패터닝, 화학적 에칭, 무전해 코팅(electroless coating), 전해질 증착(electrolytic deposition) 또는 CVD 또는 PECVD와 같은 다양한 박막 증착 기술과 같은 증착 기술을 사용함으로써 이 기초 구조의 각 측면상에 처리될 수 있다. 구조의 각 측면 상의 배선 패턴은 구조 보조물을 분리하는 단계 전에, 즉 양면 구조의 개별 측면들을 분리하기 전에 제조될 수 있다.
본 발명의 일 실시예에서 구조 보조물은 몰딩 수지 시트의 슬롯으로 전기 소자를 내장하기 위한, 몰딩 수지 시트이다. 몰딩 수지 시트가 구조 보조물로서 활용되는 경우, 전기 소자는 소자의 형태에 따르는 슬롯에 내장될 수 있다. 이렇게 하여 전기 소자를 에워싼 재료는 소자 전체에 기본적으로 동일하고 배선판 구조가 매우 동질적으로 만들어져 예를 들어 동일한 열 팽창 계수를 가져온다. 이는 또한 배선판 구조의 휨(warpage)을 최소하는데 기여한다. 구조 보조물로서 몰딩 수지 시트를 사용하는데 있어서의 추가 이점은 구조에서의 가능한 온도 변화에 의해 야기된 감소된 기계적 응력, 및 배선판 모듈의 너비 및 두께를 감소시키는데 사용될 수 있는 작은 소자 사이의 거리를 사용하는 능력이다. 몰딩 수지 시트는 또한 간단한 배선판 및 배선판을 제조하기 위해 단순한 공정을 가능하게 한다.
본 발명의 일 실시예에서 평면의 임시 접착 수단은 호일이다.
본 발명의 일 실시예에서 상기 방법은 적어도 하나의 구조 보조물와 평면의 임시 접착 수단 사이로 평면의 임시 접착 수단의 각각의 측면 상에 구조층을 설치하는 단계를 포함한다.
본 발명의 또다른 실시예에서 평면의 임시 접착 수단의 표면 영역은 평면의 임시 접착 수단의 각각의 측면 상에 설치된 구조층의 표면 영역보다 더 작아서, 평면의 임시 접착 수단의 각각의 측면 상의 구조 층은 구조 층의 주변부에서 서로 직접 접촉한다.
본 발명의 또다른 실시예에서 본 발명에 따른 방법은 구조층들의 주변부에서 함께 평면의 임시 접착 수단의 각 측면 상에 구조층을 함께 접착하는 단계를 포함 한다.
평면의 임시 접착 수단 주위의 주변부(영역)로 이 접착 수단의 측면 상 구조층 접착을 한정하는 것은 구조 층의 분리를 용이하게 하며 이에 의해 서로 평면 임시 접착 수단의 각 측면 상의 구조 보조물의 분리를 용이하게 한다.
본 발명의 일 실시예서 구조층 및/또는 적어도 하나의 구조 보조물은 중합체 또는 중합성 복합체이다.
본 발명의 또다른 실시예에서 본 발명에 따른 방법은 적어도 하나의 전기 소자가 내장되어 있는 적어도 하나의 구조 보조물 및/또는 구조층을 열-처리함으로써 재료를 충전하는데 적어도 하나의 전기 소자를 적어도 부분적으로 캡슐화하는 단계를 포함한다.
전술된 본 발명의 실시예는 서로 임의로 조합하여 사용될 수 있다. 몇 가지 실시예는 본 발명의 또다른 실시예를 형성하기 위해 함께 결합될 수 있다. 본 발명이 관련된, 방법 또는 물건은 전술된 본 발명의 실시예 중 적어도 하나의 실시예를 포함할 수 있다.
본 발명에 따른 방법은 전기 소자가 구조층 및/또는 적어도 하나의 구조 보조물에 의해 형성된 구조에 내장되어 있고, 구조의 표면상의 컨덕터에 전기적으로 연결되어 있는 배선판 구조를 가능하게 한다. 이 내장된 구조는 배선판의 기계적 안정성을 향상시키고, 주위 환경으로부터 내장된 전기 소자의 보호를 제공한다. 내장된 구조는 또한 조립된 배선판 구조의 최종 두께를 감소시킬 수 있다. 본 발명에 따른 방법의 다른 이점은 새로운 처리 장비를 개발하는 것을 필요로 하지 않고, 상기 방법이 하드웨어에 대한 작은 변경을 가지는 많은 생산 라인으로 수행될 수 있다는 점이다.
이하 본 발명은 첨부하는 도면을 참조하여 보다 상세히 기술될 것이다. 간결성을 위하여, 참조 번호는 반복하는 소자들의 경우에 다음의 예시적인 실시예에서 유지될 것이다.
개시된 배선판 구조가 2 개의 측면만을 가지므로, "각 측면"이란 표현은 구조의 가장자리에서의 측면을 언급하는 것이 아님이 이해되어야 함을 유의한다.
도 1 내지 9는 본 발명의 제 1 실시예에 따른 배선판 구조의 제조 공정을 개략적으로 설명한다. 각각의 도면은 제조 공정의 하나의 단계에서 배선판 구조에 관한 단면도를 나타낸다. 도면의 순서는 제조 공정에서 공정 단계의 순서에 대응한다.
도 1 및 2는 전기 소자(4)가 절연 소자 호일(5) 상으로 배치되는 방법을 나타낸다. 에폭시 수지(8)는 전기 소자(4)가 접착되거나 또는 다른 방법으로 호일(5)에 배치되려는 위치들에 절연 소자 호일(5) 상에 퍼져 있다. 전기 소자(4)는 전기 소자(4)의 단자(6)가 절연 소자 호일(5)과 마주하도록 절연 소자 호일(5) 상으로 배치된다. 전기 소자(4) 아래의 에폭시(8)가 경화되고 칩(4)의 위치가 절연 소자 호일(5) 상에 고정된 후, 절연 소자 호일(5)은 전기 소자(4)의 단자(6)가 노출되도록 선택적으로 제거된다. 단자(6) 아래의 비아(9)는 예를 들어 포토리소그래피 후의 화학 에칭, 또는 레이저 패터닝에 의해 단자 아래의 절연 소자 호일(5)을 제거함으로써 형성될 수 있다.
도 3에서 접착된 전기 소자(4)를 포함하는 2 개의 절연 소자 호일(5)은 전기 소자(4)의 단자(6)가 평면 임시 접착 수단(2)에서 떨어져 마주하도록 평면의 임시 접착 수단(2)의 대향하는 측면 상에 위치한다. 대칭 양면 구조의 각 측면 상의 절연 소자 호일(5)은 제조 공정의 이 단계에서 구조를 덮는다. 평면 임시 접착 수단(2)의 각 측면 상에 중합체, 또는 에폭시 수지 및 강화 섬유를 포함하는 다른 경화되거나 또는 경화되지 않은 중합성 복합 재료 또는 프리프레그(prepreg) 재료로 구성될 수 있는 구조층(1)이 존재한다. 구조층(1)은 구조층(1)의 주변부가 평면 임시 접착 수단(2) 밖으로 신장하도록 평면 임시 접착 수단(2) 보다 더 긴 표면 영역을 가질 수 있다. 본 발명의 이 실시예에서 평면 임시 접착 수단(2)은 구조층(1)에 적합하게 부착하거나 또는 어떠한 부착도 없는 호일이다. 이 부착은 제조 공정의 후반부에서 대칭 양면 구조의 2 개의 측면을 비교적 힘들지 않게 분리할 수 있도록 구조층(1)에 대해 약하거나 또는 0에 가까울 수 있다.
도 3은 슬롯(3)이 구조에 내장되도록 전기 소자(4)에 대해 배열되어 있는 배선판 구조의 형상을 나타낸다. 슬롯(3)은 예를 들어 전기 소자(4) 주위로 적합하게 구조 보조물(10)을 배치함으로써 한 그룹의 소자 또는 개별 소자에 대해 배열될 수 있다. 구조 보조물(10)은 예를 들어 구조층(1)과 동일한 재료로 이루어질 수 있다. 또한 본 발명의 예시적 실시예에 나타난 구조 보조물(10)이 예를 들어 얇은 층과 같은 몇 개의 더 작은 구조 엔티티로부터 형성될 수 있음을 유의한다.
열이 도 3의 계층 구조에 인가되고 계층 구조가 수직 방향으로 수축 압력 하에 놓여 있는 경우, 중합성 복합 재료를 포함하는 도 3에 나타나 있는 배선판 구조의 다양한 소자들, 즉 (제 1 구조 보조물(16) 및 제 2 구조 보조물(17)을 포함하는) 구조 보조물(10) 및 구조층(1)은 도 4에 도시된 바와 같이 견고한 배선판 구조를 형성하기 위해 함께 병합될 수 있다. 도 4의 구조에서 평면 임시 접착 수단(2)의 각 측면 상의 구조층(1)은 평면 임시 접착 수단(2)의 밖으로 신장하는 구조층(1)의 주변부(7)에서 서로 접착된다. 전기 소자(4)는 구조층(1) 및 구조 보조물(10)에 의해 형성된 슬롯(3)에 내장되어 있다. 수직으로 지향된 수축 압력 및 열을 인가하는 동안, 에폭시 수지 또는 구조 보조물(10) 및/또는 구조층(1)의 중합성 복합체에 적합한 다른 충전 재료는 전기 소자(4)가 내장되어 있는 슬롯(3)을 적어도 부분적으로 채우고, 적어도 부분적으로 에폭시 또는 다른 적합한 충전 재료로 전기 소자(4)를 캡슐화한다. 이는 배선판 구조의 기계적 안전성을 더욱 강화하고 향상시킨다. 이 공정 단계 동안 구조 보조물(10) 및 구조층(1)은 구조에 대해 단단한 내부를 형성하기 위해 함께 모두 접착될 수 있다.
도 4의 병합된 구조를 형성하기 위해 함께 도 3의 구조의 다양한 부분을 적층하여 접착하는 정확한 방식은 다양할 수 있다. 본 발명의 일 실시예에서, 프리프레그 재료로 구성된 구조층(1) 및 구조 보조물(10)은 이들이 함께 적층되는 경우 모두 경화되지 않을 수 있다. 이어서 열 및 수축 압력은 구조 보조물(10), 구조층(1) 및 서로 접착된 구조의 다른 부분을 형성하고 이들을 함께 경화하기 위해 전체 적층 구조로 인가된다. 본 발명의 다른 실시예에서, 프리프레그 재료로 이루어 진, 구조층(1)은 경화되지 않은 상태에서 평면의 임시 접착 수단(2)의 각 측면 상에 먼저 적층될 수 있다. 열 및 수축 압력은 이때 평면 임시 접착 수단(2)의 각 측면 상에 함께 구조층(1)을 접착하고 경화하기 위해 도 4의 구조의 이 "코어(core)"에 인가된다. 이 "코어" 구조를 형성한 후에만, 구조 보조물(10) 및 도 4의 구조의 다른 부분은 도 4의 구조의 전기 소자(4) 및 소자 호일(5)로, 구조 보조물(10)을 만들고 "코어", 즉 구조층(1) 및 평면 임시 접착 수단(2)(예를 들어, 이형 필름(release film) 포함함)를 경화하고 접착하기 위해, 함께 적층되고, 압축되고 가열된다.
도 5의 구조에서 전기 콘택(11)은 전기 소자(4)의 노출된 단자(6)에 형성된다. 이는 도전층, 예를 들어 구리에 의해 각 측면으로부터 도 4의 구조를 코팅하고, 절연 소자 호일(5) 상에 전기 콘택(11) 및/또는 특정 배선 패턴을 형성하기 위해 도전층을 패터닝함으로써 행해진다. 도전층은 예를 들어, 무전해 코팅, 전해질 증착 또는 CVD 또는 PECVD와 같은 다양한 박막 증착 기술에 의해 형성될 수 있다. 도전층의 패터닝은 예를 들어 포토리소그래피 후 레이저 패터닝 또는 화학적 에칭을 사용하여 수행될 수 있다. 전기 콘택(11)을 형성하는 동안, 도전층은 절연 소자 호일(5)에 형성된 비아(9)를 채운다. 콘택 영역(12)의 표면은 콘택 저항을 감소시키고 전기 콘택(11)의 점착력을 증가시키고 안정성을 향상시키기 위해, 예를 들어 레이저 처리 및/또는 화학적 에칭에 의해 세정될 수 있고, 도전층의 증착 전에 다른 재료의 얇은 층(예를 들어, 팔라듐)에 의해 코팅될 수 있다.
추가 배선 패턴을 제공하고 배선판의 라우팅(routing) 성능을 향상시키기 위 해, 다른 절연층, 빌드업층(build-up layer)(13)은 도 6에 도시된 바와 같이 전기 콘택(11) 상에 형성될 수 있다. 빌드업층(13)은 예를 들어, 구조상에 (물론 각 측면 상에) 중합성 복합체 층을 가압함으로써 또는 예를 들어 PECVD, CVD 또는 ALD와 같은 박막 증착 기술을 사용함으로써 제조될 수 있다. 도 7에 도시된 바와 같이 빌드업층(13) 상에 또다른 배선 패턴을 형성하기 위해, 유사한 단계는 절연 소자 호일(5) 상에 전기 콘택(11)을 형성하는 경우 수행된다. 즉, 비아는 전기 콘택(11)을 선택적으로 노출시키기 위해, 예를 들어 포토리소그래피 후 레이저 패터닝 및/또는 화학적 에칭에 의해 빌드업층(13)에 먼저 형성된다. 결과인 구조는 도전성 물질 예를 들어 구리에 의해 각 측면으로부터 코팅된다. 이 도전성 코팅은 빌드업층(13) 상에 특정 배선 패턴(14)를 형성하기 위해 패턴된다. 도전성 코팅은 예를 들어, 무전해 코팅, 전해질 증착 또는 위에서 나열된 바와 같이 다양한 박막 증착 기술에 의해, 또는 예를 들어 호일과 같이 수지 코팅된 구리를 사용하여 제조될 수 있다. 도전성 코팅의 패터닝은 예를 들어, 포토리소그래피 후 화학적 에칭 또는 레이저 패터닝을 사용하여 수행될 수 있다. 도전성 코팅이 형성되는 경우 빌드업 층(13)에 형성된 비아를 채운다. 전기 콘택(11)과 추가 배선 패턴(14) 사이의 콘택 영역(15)의 표면은 전기 콘택(11)과 추가 배선 패턴(14) 사이의 콘택 저항을 감소시키고, 콘택 영역(15)의 안정성을 향상시키기 위해, 예를 들어 레이저 처리 및/또는 화확적 에칭에 의해 제거될 수 있고, 도전성 코팅의 증착 전에 다른 재료(예를 들어, 팔라듐)의 얇은 층에 의해 코팅될 수 있다.
도 7의 양면 대칭 배선판 구조가 형성되는 경우, 구조의 2 개의 측면은 도 8 및 9에 도시된 바와 같이 분리될 수 있다. 분리는 양면 배선판 구조의 2 개의 측면을 분리하는 평면 임시 접착 수단(2)에 의해 용이해진다. 실제로 분리는 주변부(7)가 전체 구조로부터 먼저 제거되도록 수행될 수 있다. 주변부(7)의 제거는 예를 들어 레이저 절단 및/또는 기계적 라우팅을 사용하여 수행될 수 있다. 평면 임시 접착 수단(2)의 재료가 배선판의 제조 동안 평면 임시 접착 수단(2)로의 구조층(1)의 강한 접착을 방지하도록 선택됨에 따라 주변부(7)의 제거는 구조의 2 개의 측면 사이의 단단한 접착을 제거한다. 양면 구조의 주변부(7)를 제거한 후, 배선판의 2 개의 측면의 분리는 예를 들어 수동으로 수행될 수 있다. 도 9에 도시된 결과의 2 개의 배선판은 각각 사용될 수 있다.
도 10 내지 18은 본 발명의 제 2 실시예에 따른 배선판 구조의 제조 공정을 개략적으로 설명한다. 각각의 도면은 제조 공정의 하나의 단계에서 배선판 구조의 단면도를 나타낸다. 도면의 순서는 제조 공정의 공정 단계의 순서에 대응한다.
도 10 및 11은 전기 소자(4)가 도전성 소자 호일(5) 상으로 배치되는 방법을 나타낸다. 에폭시 수지(8)는 전기 소자(4)가 접착되거나 또는 다른 방법으로 호일(5)에 배치되려는 위치들에 도전성 소자 호일(5) 상으로 퍼진다. 전기 소자(4)는 전기 소자(4)의 단자(6)가 도전성 소자 호일(5)과 마주하도록 도전성 소자 호일(5) 상에 위치한다. 전기 소자(4)의 단자(6)가 비아(9)를 통해 노출되도록 도전성 소자 호일(5)은 선택적으로 제거된다. 도전성 소자 호일(5)의 비아(9)의 형성은 소자 호일(5) 상에 전기 소자(4)를 배치하기 전에 또는 소자 호일(5) 상에 에폭시(8)를 바르기 전에 수행될 수 있다. 정렬 마크를 가지는 동일한 패터닝 단계 동안 형성될 수 있는 경우, 이는 비아(9)의 정렬을 향상시키고, 하나의 패너닝 단계를 덜 사용할 수 있다. 단자(6) 아래의 비아(9)는 예를 들어 포토리소그래피 후의 화학 에칭, 또는 레이저 패터닝에 의해 단자(6) 아래의 도전성 소자 호일(5)을 제거함으로써 형성될 수 있다.
도 12에서 접착된 전기 소자(4)를 포함하는 2 개의 도전성 소자 호일(5)은, 전기 소자(4)의 단자(6)가 평면의 임시 접착 수단(2)에서 떨어져 마주하도록 평면의 임시 접착 수단(2)의 대향하는 측면들 상에 위치한다. 대칭 양면 구조의 각 측면 상의 도전성 소자 호일(5)은 제조 공정의 이 단계에서 구조를 덮는다. 본 발명의 이 실시예에서의 평면 임시 접착 수단(2)은 평면 임시 접착 수단(2)의 중간 부분에서 2 개의 호일을 분리하는 공기 갭(18)이 있는 반면 2 개의 호일이 에지로부터 함께, 접착, 예를 들어 접착제로 붙어있는(glue) 평면 구조이다.
도 12는 슬롯(3)이 구조에 내장되도록 전기 소자(4)에 대해 배열되어 있는 배선판 구조의 형상을 나타낸다. 슬롯(3)은 예를 들어 전기 소자(4) 주의로 적합하게 구조 보조물(10)을 배치함으로써 한 그룹의 소자 또는 개별 소자에 대해 배열될 수 있다. 구조 보조물(10)은 예를 들어 중합성 복합체 또는 중합체로 이루어질 수 있다. 이 제 2 실시예에 따른 패키징 구조에서 전기 소자(4)는 전체적으로 캡슐화되지는 않지만 그러나 평면 임시 접착 수단(2)을 향해 마주한 후면은 노출된 체로 있다. 그러므로 이 패키징 구조는 주위 환경과 소정의 형태로 통한 체로 있는 예를 들어 전기 소자(4)에 대해 유리할 수 있다. 이들 소자(4)는 예를 들어 LED 및 레이저와 같은 광전자 장치, 다양한 센서 및 MEMS 소자를 포함할 수 있다.
열이 도 12의 계층 구조에 인가되고 계층 구조가 수직 방향으로 수축 압력 하에 놓여 있는 경우, 중합성 복합물 재료를 포함하는 도 12에 나타나 있는 배선판 구조의 다양한 소자들, 예를 들어 (제 1 구조 보조물(16) 및 제 2 구조 보조물(17)을 포함하는) 구조 보조물(10)은 도 13에 도시된 바와 같이 견고한 배선판 구조를 형성하기 위해 평면 임시 접착 수단(2)을 통해 함께 접착될 수 있다. 전기 소자(4)가 구조 보조물(10)에 의해 형성된 슬롯(3)에 내장되어 있다. 수직으로 지향된 수축 압력 및 열을 인가하는 동안, 에폭시 수지 또는 구조 보조물(10)의 중합성 복합체에 적합한 다른 충전 재료는 전기 소자(4)가 내장되어 있는 슬롯(3)을 적어도 부분적으로 채우고, 적어도 부분적으로 에폭시 또는 다른 적합한 충전 재료로 전기 소자(4)를 캡슐화한다. 이는 배선판 구조의 기계적 안전성을 더욱 강화하고 향상시킨다. 이 공정 단계 동안 구조 보조물(10)은 평면 임시 접착 수단(2)에 전체로 또는 부분적으로 부착한다. 전기 소자(4)의 전체 캡슐화가 요구되지 않는 경우에 소위 비-유동 프리프레그 재료가 예를 들어 구조 보조물(10) 및/또는 구조층(1)을 위해 사용될 수 있다. 이는 (예를 들어 LED, 레이저, 센서 및 MEMS 장치의 경우에) 전기 소자(4)의 영역이 주위 환경에 노출된 체로 남아있는 경우일 수 있다. 이들 비-유동 재료는 압력의 인가 및 열 처리 동안 슬롯(3)으로 흐르는 재료를 통합하지 않는다.
도 14의 구조에서 전기 콘택(11)은 전기 소자(4)의 노출된 단자(6)에 형성된다. 이는 도전층, 예를 들어 구리에 의해 각 측면으로부터 도 13의 구조를 코팅하고, 전기 콘택(11) 및/또는 특정 배선 패턴을 형성하기 위해 도전층 및 도전성 소자 호일(5)을 패터닝함으로써 행해진다. 도전성 소자 호일(5) 및 도전성 소자 호일(5) 위의 도전층은 전기 콘택(11)을 산출하도록 동일한 리소그래픽 마스크를 사용하여 패터닝될 수 있다. 도전층은 예를 들어, 전기 콘택(11)을 산출하기 위해 구리의 무전해 도금(plating)에 의해 배선판 구조의 전체 표면 상으로 증착될 수 있다.
본 발명의 또다른 실시예에서, 본 발명의 제 2 실시예에 대한 변경은, 제 2 도전층은 이어서 전기 콘택(11)의 패터닝에서 사용된 레지스트층 상에 증착될 수 있다. 이 실시예에서 전술된 레지스트층은 빌드업층(13)의 목적에 알맞고, 제 2 도전층은 배선 패턴(14)에 대응하는 배선 패턴을 산출하기 위해 패턴될 수 있다. 이 경우에 배선 패턴과 전기 콘택(11) 사이의 접촉은 전기 콘택(11)의 수직 측면 상에서 형성된다.
도전층은 전기적으로 도전성 소자 호일(5)에 전기 소자(4)의 단자(6)를 접촉한다. 도전층은 예를 들어 무전해 코팅, 전해질 증착 또는 CVD 또는 PECVD와 같은 다양한 박막 증착 기술에 의해 제조될 수 있다. 도전층 및 도전성 소자 호일(5)의 패터닝은 예를 들어 포토리소그래피 후의 레이저 패터닝, 패턴 도금 또는 화학적 에칭을 사용하여 수행될 수 있다. 전기 콘택(11)의 제조 동안 도전층은 도전성 소자 호일(5)에 형성된 비아(9)를 채운다. 콘택 영역(12)의 표면은 콘택 저항을 감소시키고 전기 콘택(11)의 점착력을 증가시키고 이들의 안정성을 향상시키기 위해, 예를 들어 레이저 처리 및/또는 화학적 에칭에 의해 세정될 수 있고, 도전층의 증착 전에 다른 재료(예를 들어, 팔라듐)의 얇은 층에 의해 코팅될 수 있다.
추가 배선 패턴을 제공하고 배선판의 라우팅 성능을 향상시키기 위해, 다른 절연 층, 빌드업층(13)은 도 15에 도시된 바와 같이 전기 콘택(11) 상에 제조될 수 있다. 빌드업층(13)은 예를 들어 (물론 각 측면 상에) 구조 상에 중합성 복합물 층을 가압함으로써 또는 예를 들어 PECVD, CVD 또는 ALD와 같은 박막 증착 기술을 사용함으로써 형성될 수 있다.
도 16에 도시된 바와 같이 빌드업층(13)상에 또다른 배선 패턴을 형성하기 위해, 유사한 단계는 도전성 소자 호일(5) 상에 전기 콘택(11)을 형성하는 경우와 같이 수행된다. 즉, 비아는 전기 콘택(11)을 선택적으로 노출시키기 위해, 예를 들어 포토리소그래피 후 레이저 패터닝 및/또는 화학적 에칭에 의해 빌드업층(13)에 먼저 형성된다. 결과인 구조는 도전성 물질 예를 들어 구리에 의해 (물론 각 측면에서부터) 코팅된다. 이 도전성 코팅은 빌드업층(13) 상에 특정 배선 패턴(14)을 형성하기 위해 패턴된다. 도전성 코팅은 예를 들어, 무전해 코팅, 전해질 증착 또는 위에서 나열된 다양한 박막 증착 기술에 의해, 또는 수지 코팅된 구리, 예를 들어 호일을 사용하여 제조될 수 있다. 도전성 코팅의 패터닝은 예를 들어, 포토리소그래피 후 화학적 에칭 또는 레이저 패터닝을 사용하여 수행될 수 있다. 도전성 코팅이 형성되는 경우 빌드업층(13)에 형성된 비아를 채운다. 전기 콘택(11)과 추가 배선 패턴(14) 사이의 콘택 영역(15)의 표면은 전기 콘택(11)과 추가 배선 패턴(14) 사이의 콘택 저항을 감소시키고, 콘택 영역(15)의 안정성을 향상시키기 위해, 예를 들어 레이저 처리 및/또는 화확적 에칭에 의해 세정될 수 있고, 도전성 코팅의 증착 전에 다른 재료(예를 들어, 팔라듐)의 얇은 층에 의해 코팅될 수 있 다.
도 16의 양면 대칭 배선판 구조가 형성된 경우, 구조의 2 개의 측면은 도 17 및 18에 도시된 바와 같이 분리될 수 있다. 양면 배선판 구조의 2 개의 측면을 분리하는 평면 임시 접착 수단(2)에 의해 분리될 수 있다. 배선판의 2 개의 측면의 분리는 예를 들어 수동으로 수행될 수 있다. 도 18 도시된 결과인 2 개의 배선판은 각각 사용될 수 있다.
도 17에 도시된 바와 같이, 분리를 수행하는 경우 층을 이룬 임시 접착 수단(2)에서 2 개의 호일의 상호 접착은 측면들로부터 깨지고 호일은 개별 측면의 배선판 구조에 부착되어 남아있을 수 있다. 호일은 이때 도 18에 도시된 바와 같이, 주위환경에 전기 소자(4)의 표면을 노출하기 위해 2 개의 배선판으로부터 제거될 수 있다.
본 발명의 또다른 실시예에서 예를 들어 도 12의 평면 계층 임시 접착 수단(2)의 2 개의 호일은 내장된 전기 소자(4)의 어떠한 노출도 바람직하지 않는 경우에, 도 17에 도시된 바와 같이 배선판 구조의 일부로서 잔존할 수 있다. 이 경우에 층을 이룬 평면 임시 접착 수단(2)의 2 개의 호일은 예를 들어 도 3의 제 1 실시예에 도시된 구조층(1)과 구조으로 유사하며, 평면 임시 접착 수단(2)은 측면들로부터 함께 접착된 2 개의 구조층(1) 사이로 공기 갭(18)으로서 간단히 고려될 수 있다. 2 개의 구조층(1)의 상호 부착이 측면들로부터 함께 층(1)들을 예를 들어 접착함으로써 얻어지는 경우, 이와 같은 구조에서 구조층(1)은 예를 들어 경질 플라스틱 재료 또는 금속으로 이루어질 수 있다.
도 19a, 20a 및 21a는 본 발명의 제 3 실시예에 따른 배선판 구조의 제조 공정의 제 1 단계를 개략적으로 설명한다. 본 발명의 제 3 실시예의 공정 흐름은 예를 들어, 도 23 - 27에 대응하여 연속할 수 있다. 이는 본 발명의 관점에서 당업자에 명백하다. 도 19b, 20b , 21b 및 22-27은 본 발명의 제 4 실시예에 따른 배선판 구조의 제조 공정을 개략적으로 설명한다. 각각의 도면은 제조 공정의 일 단계에서 배선판 구조의 단면도를 나타낸다. 본 발명의 대안의 실시예를 나타내는 도 19a- 21a 및 도 19b-21b 이외에, 도면들의 순서는 제조 공정에서 공정 단계의 순서에 대응한다.
도 19-27에 의해 도시된, 본 발명의 제 3 및 제 4 실시예는 하나의 구조 보조물(10)만이 평면의 임시 접착 수단(2)의 각 측면상에 이용된다. 이는 구조 보조물(10)로서 몰딩 수지 시트를 사용하여 형성될 수 있다. 이들 실시예에서 전기 소자(4)는 구조 보조물(10)에 전기 소자를 간단히 가압함으로써 그리고 예를 들어 열로 구조 보조물(몰딩 수지 시트)(10)를 처리함으로써 슬롯(3)에 내장될 수 있다. 이렇게 하여 전기 소자(4)에 대한 슬롯(3)이 전기 소자(4)의 형태에 따라 형태가 취해진 구조 보조물(10)에 형성된다. 열이 몰딩 수지 시트에 인가되고 이들 시트를 포함하는 구조가 수직 방향(판과 유사한 구조의 평면에 직각인 방향)으로 수축 압력 놓인 경우, 배선판 구조의 다양한 소자는 단단한 구조를 형성하도록 함께 병합될 수 있다. 열은 몰딩 수지 시트에 통합된 에폭시 재료가 유동적으로 되도록 하며 전체 시트는 부드러워진다. 전기 소자(4)가 구조 보조물(10)에 대해 가압되는 경우, 몰딩 수지 시트는 전기 소자(4)에 대해 슬롯(3)을 형성하는 소자의 형태에 따 른다. 이는 몰딩 수지 시트의 에폭시로 슬롯(3)에 전기 소자(4)를 적어도 부분적으로 캡슐화한다. 에폭시가 경화됨에 따라 단단한 구조가 얻어진다.
몰딩 수지 시트는 에폭시 수지와 같은 열가소성 재료를 가진 중합성 복합체를 포함한다. 재료가 전기 소자(4)의 형태에 적합하도록 형태를 취하는 한 몰딩 수지 시트의 재료의 정확한 구조는 변할 수 있다.
도 19a에 도시된 바와 같이, 본 발명의 제 2 실시예의 도 10 및 도 11과 유사하게, 본 발명의 제 3 실시예에서 전기 소자(4)는 먼저 도전성 소자 호일(5) 상에 설치되고, 전기 소자(4)의 단자(6)는 소자 호일(5)와 마주한다. 에폭시 수지(6)는 소자 호일(5)에 전기 소자(4)를 부착하는데 사용되고, 비아(9)는 단자(6)를 노출하기 위해 소자 호일(5)에 형성된다. 몰딩 수지 시트인 구조 보조물(10)은 표면에 적층된 보호 PET-필름(19)을 처음에 가진다. 이 PET-필름(19)은 도 20a 도시된 바와 같이, 구조 보조물(10)에 전기 소자(4)를 내장한 후 벗겨진다. 전기 소자(4)는 위에서 설명된 바와 같이, 구조 보조물(10)을 가열하는 동안 구조 보조물(10)에 대하여 소자 호일을 가압함으로써 구조 보조물(10)에서 슬롯(3)에 내장된다.
도 21a에서, 구조 보조물(10)에 슬롯(3)으로 내장된 전기 소자(4)를 포함하는, 2 개의 도전성 소자 호일(5)은 전기 소자(4)의 단자(6)가 평면 임시 접착 수단(2)에서 떨어져 마주하도록 평면 임시 접착 수단(2)의 대향하는 측면에 위치한다. 도 20a에 도시된 바와 같이, 2 개의 구조는 기본적으로 대칭인 양면 구조를 얻기 위해 평면 임시 접착 수단(2)의 각 측면 상에 가압되고 어닐링된다. 이 기본적으로 대칭인 양면 구조의 각 측면 상의 도전성 소자 호일(5)은 제조 공정의 이 단계에서 이 구조를 덮는다. 이는 도 21a 및 22a에 도시되어 있다.
도 22의 구조에 대응하는 대칭의 양면 구조를 얻는 대안의 방법은 도 19b, 20b, 21b, 및 22에 도시되어 있다. 본 발명의 이 제 4 실시예에서, 2 개의 구조 보조물(10)(몰딩 수지 시트)은 기본적으로 대칭인 양면 구조를 형성하기 위해, (도 19b) 각 측면 상에 하나씩, 평면 임시 접착 수단(2) 상에 가압된다. 이어서 전기 소자(4)가 구조 보조물(10)에 대해 가압되고, 전기 소자(4)의 단자(6)는 전술된 바와 같이, (도 20b, 21b) 구조 보조물(10)로 전기 소자(4)를 내장하기 위해, 평면 임시 접착 수단(2)에서 떨어져 마주한다. 이 내장 단계 동안 전기 소자(4)는 도 20b에 도시된 바와 같이 개별적으로 내장될 수 있거나 또는 이들은 내장 단계 이후 전기 소자(4)로부터 제거되는 지지 필름에 부착될 수 있다. 전기 소자(4)가 내장되고 가능한 지지 필름이 제거된 후, 도 21b의 구조는 도전성 필름으로 코팅된다, 즉 도전성 소자 호일(5) 및 비아(9)는 단자(6)를 노출하기 위해 소자 호일(5)에 형성된다. 소자 호일(5)를 형성하는 도전성 코팅은 예를 들어, 무전해 코팅, 전해질 증착 또는 CVD 또는 PECVD와 같은 다양한 박막 증착 기술에 의해 전기 소자(4) 및 이들의 단자(6) 상에사 증착될 수 있고; 도 22에 도시된 바와 같은 구조를 얻는다. 비아(9)는 위에서 설명된 바와 같이 형성될 수 있다.
구조 보조물(10)의 주변부가 평면 임시 접착 수단(2)의 밖으로 확장하도록 제 3 및 제 4 실시예에서 구조 보조물(10)(즉, 몰딩 수지 시트)은 평면 임시 접착 수단(2) 보다 더 큰 표면 영역을 가진다. 본 발명의 이들 실시예에서 평면 임시 접 착 수단(2)은 구조 보조물(10)에 적합한 부착을 가지거나 또는 어떠한 부착도 없는 호일일 수 있다. 이 부착은 제조 공정의 후반 단계에서 기본적으로 대칭인 양면 구조의 양 측면을 비교적 쉽게 분리할 수 있도록 구조 보조물(10)에 약하거나 또는 0에 가까울 수 있다.
도 23의 구조에서 전기 콘택(11)은 전기 소자(4)의 노출된 단자(6)에 형성된다. 이는 도전층 예를 들어 구리에 의해 각 측면으로부터 도 22의 구조를 코팅하고, 전기 콘택((11) 및/또는 특정 배선 패턴을 형성하기 위해 도전층 및 도전성 소자 호일(5)을 패터닝함으로써 행해진다. 도전성 소자 호일(5) 및 도전성 소자 호일(5) 위의 도전층은 전기 콘택(11)을 산출하기 위해 동일한 리소그래픽 마스트를 사용하여 패턴될 수 있다. 도전층은 예를 들어 구리의 무전해 도금에 의해 배선판 구조의 전체 표면 상에 증착될 수 있다. 추가 배선 패턴을 제공하기 위해 그리고 배선판의 라우팅 성능을 향상시키기 위해, 또다른 절연층, 빌드업층(13)이 도 24에 도시된 바와 같이 전기 콘택(11)상에 형성될 수 있다.
전기 소자(4)의 단자(6)으로 배선 패턴 및/또는 전기 콘택을 형성하기 위해, 제 4 실시예에서의 처리 단계는 예를 들어 제 2 실시예의 대응하는 처리 단계에 유사하다. 제 2 실시예의 도 14-16에 도시된 바와 같이, 이들 처리 단계는 제 4 실시예의 도 23-25에 대응한다.
도 25의 양면 대칭 배선판 구조가 형성된 경우, 구조의 2 개의 측면은 도 26 및 도 27에 도시된 바와 같이 분리될 수 있다. 양면 배선판 구조이 2 개의 측면을 분리하는 평면 임시 접착 수단(2)에 의해 용이하게 분리할 수 있다. 배선판의 2 개 의 측면의 분리는, 제 1 및 제 2 구조 보조물(16, 17)이 함께 접착되어 있는 구조의 주변부를 제거한 후(도 26), 예를 들어 수동으로 행해질 수 있다. 도 27에 도시된 결과인 2개의 배선판은 개별적으로 사용될 수 있다.
위에서 도시된 실시예에서 평면의 임시 접착 수단(2)의 정확한 구조는 다양할 수 있다. 접착 수단(2)은 예를 들어 제 1 실시예에서와 같이 간단한 호일, 또는 제 2 실시예에서와 같이 계층 구조일 수 있다. 평면 임시 접착 수단(2)은 대칭의 양면 배선판 구조(2)의 2 개의 측면 분리를 용이하게 하도록 설계된다. 접착 수단(2)은 평면 구조의 중간 부분 주위로 하나 이상의 점들로부터 기본적으로 대칭인 양면 구조의 2 개의 측면을 함께 일시적으로 접착하도록 또한 설계될 수 있다. 간단한 호일의 바람직한 점착 특성은 제조 공정 및 배선판 구조에 따라 점착력이 없는 것에서 완전한 점착력으로 변할 수 있다. 또한 호일은 예를 들어 주위 구조들에 완전히 부착할 수 있지만 그러나 적합한 열 처리에 의해 호일은 서로로부터 양면 구조의 측면들을 놓아주기 위해 분해될 수 있다(break down). 본 발명의 일 실시예에서 평면 임시 접착 수단(2)은 함께 가압하기 전에, 프리프레그 재료로 이루어진, 구조층(1)을 경화함으로써 실현될 수 있다. 이 실시예에서 이미 프레그 재료의 경화된 수지가 연이은 공정 단계동안 구조층(1)들이 서로 결합하도록 하지 않기 때문에, 이형 호일(또는 임의의 다른 구조)은 구조층(1) 사이에서 요구되지 않는다. 이 경우에, 구조 보조물(10)은 또다른 공정에서, 구조의 주변부로부터 함께 양면 구조의 2 개의 측면을 임시로 접착할 수 있도록 형태가 취해질 수 있다.
전술된 본 발명의 실시예에서 배선판 구조는 이들 공정 단계를 통해 기본적 으로 대칭으로 존재하고, 상당한 열 처리를 요구한다. 이렇게 하여 내장된 구조의 와핑은 최소화될 수 있다. 이는 배선판 구조 내부에 전기 소자가 있는 내장된 구조에 대해 중요하여 그러므로 구조의 형태에서 변화에 매우 민감할 수 있다. 와핑은 양면 구조의 각 측면에 대해 유사한 열 팽창 계수를 유지함으로써 최소화될 수 있다. 이는 각 측면 상의 배선 패턴이 동일해야 하는 것을 반드시 의미하는 것이 아니다. 그러므로 구조의 다른 측면들 상에 다른 배선 패턴을 설계하는 것이 가능하다. 2 개의 배선판이 단일 양면 구조로부터 얻을 수 있는 경우 와핑을 감소하는 것에 더하여 도 1에서 27에 도시된 본 발명의 실시예는 생산 라인의 처리량을 2 배로 하는데 사용될 수 있다. 내장된 구조는 배선판의 기계 및 전기적 안정성을 더욱 향상시키고 배선판에서 전기 소자(4)의 실장 밀도를 증가시킨다.
당업자에 명백한 바와 같이, 본 발명은 위에서 설명된 실시예들에 제한되지 않으며 이 실시예들은 청구 범위 내에서 자유롭게 변경될 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 방법의 개략적 설명에 관한 제 1도이고,
도 2는 본 발명의 제 1 실시예에 따른 방법의 개략적 설명에 관한 제 2도이고,
도 3은 본 발명의 제 1 실시예에 따른 방법의 개략적 설명에 관한 제 3 도이고,
도 4는 본 발명의 제 1 실시예에 따른 방법의 개략적 설명에 관한 제 4 도이고,
도 5는 본 발명의 제 1 실시예에 따른 방법의 개략적 설명에 관한 제 5 도이고,
도 6은 본 발명의 제 1 실시예에 따른 방법의 개략적 설명에 관한 제 6 도이고,
도 7은 본 발명의 제 1 실시예에 따른 방법의 개략적 설명에 관한 제 7 도이고,
도 8은 본 발명의 제 1 실시예에 따른 방법의 개략적 설명에 관한 제 8 도이고,
도 9는 본 발명의 제 1 실시예에 따른 방법의 개략적 설명에 관한 제 9 도이고,
도 10은 본 발명의 제 2 실시예에 따른 방법의 개략적 설명에 관한 제 1 도 이고,
도 11은 본 발명의 제 2 실시예에 따른 방법의 개략적 설명에 관한 제 2 도이고,
도 12는 본 발명의 제 2 실시예에 따른 방법의 개략적 설명에 관한 제 3 도이고,
도 13은 본 발명의 제 2 실시예에 따른 방법의 개략적 설명에 관한 제 4 도이고,
도 14는 본 발명의 제 2 실시예에 따른 방법의 개략적 설명에 관한 제 5 도이고,
도 15는 본 발명의 제 2 실시예에 따른 방법의 개략적 설명에 관한 제 6 도이고,
도 16은 본 발명의 제 2 실시예에 따른 방법의 개략적 설명에 관한 제 7 도이고,
도 17은 본 발명의 제 2 실시예에 따른 방법의 개략적 설명에 관한 제 8 도이고,
도 18은 본 발명의 제 2 실시예에 따른 방법의 개략적 설명에 관한 제 9 도이고,
도 19a는 본 발명의 제 3 실시예에 따른 방법의 개략적 설명에 관한 제 1 도이고,
도 19b는 본 발명의 제 3 실시예에 따른 방법의 개략적 설명에 관한 제 1 도 이고,
도 20a는 본 발명의 제 3 실시예에 따른 방법의 개략적 설명에 관한 제 2 도이고,
도 20b는 본 발명의 제 3 실시예에 따른 방법의 개략적 설명에 관한 제 2 도이고,
도 21a는 본 발명의 제 3 실시예에 따른 방법의 개략적 설명에 관한 제 3 도이고,
도 21b는 본 발명의 제 3 실시예에 따른 방법의 개략적 설명에 관한 제 3 도이고,
도 22는 본 발명의 제 4 실시예에 따른 방법의 개략적 설명에 관한 제 4 도이고,
도 23은 본 발명의 제 4 실시예에 따른 방법의 개략적 설명에 관한 제 5 도이고,
도 24는 본 발명의 제 4 실시예에 따른 방법의 개략적 설명에 관한 제 6 도이고,
도 25는 본 발명의 제 4 실시예에 따른 방법의 개략적 설명에 관한 제 7 도이고,
도 26은 본 발명의 제 4 실시예에 따른 방법의 개략적 설명에 관한 제 8 도이고,
도 27은 본 발명의 제 4 실시예에 따른 방법의 개략적 설명에 관한 제 9 도 이다.

Claims (10)

  1. 적어도 하나의 구조 보조물(10)과 평면 임시 접착 수단(2) 사이에서 상기 평면 임시 접착 수단(2)의 각 측면 상에 구조층(1)을 설치하는 단계;
    전기 소자(4)를 수용하기 위한 슬롯(3)을 형성하도록 상기 평면 임시 접착 수단(2)의 각 측면 상에 상기 적어도 하나의 구조 보조물(10)을 설치하는 단계,
    상기 전기 소자(4)는 상기 전기 소자(4)의 단자(6)가 소자 호일(5)을 향하도록 상기 소자 호일(5) 상에 설치되며, 상기 전기 소자(4)의 단자(6)가 상기 평면 임시 접착 수단(2)으로부터 반대방향을 향하도록 상기 슬롯(3)에 상기 전기 소자(4)를 내장하는 단계,
    상기 평면 임시 접착 수단(2)의 각 측면 상에, 적어도 하나의 구조 보조물(10) 상에 적어도 부분적으로 상기 소자 호일(5)을 설치하는 단계, 및
    상기 평면 임시 접착 수단(2)의 각 측면으로부터 적어도 하나의 구조 보조물(10)을 분리하는 단계를 포함하는 것을 특징으로 하는 배선판 제조 방법.
  2. 제 1 항에 있어서,
    상기 구조 보조물(10)은 몰딩 수지 시트에서 슬롯(3)으로 전기 소자(4)를 내장하기 위한, 몰딩 수지 시트인 것을 특징으로 하는 배선판 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 평면 임시 접착 수단(2)은 호일인 것을 특징으로 하는 배선판 제조 방법.
  4. 제 1 항에 있어서,
    상기 평면 임시 접착 수단(2)의 표면 영역은 상기 평면 임시 접착 수단(2)의 각 측면 상에 설치된 구조층(1)의 표면 영역보다 작아서, 상기 평면 임시 접착 수단(2)의 각 측면 상의 상기 구조층(1)은 상기 구조층(1)의 주변부(7)에서 서로 직접 접촉하는 것을 특징으로 하는 배선판 제조 방법.
  5. 제 4 항에 있어서,
    상기 구조층(1)의 주변부(7)에서 함께 상기 평면 임시 접착 수단(2)의 각 측면상에 상기 구조층(1)을 접착하는 단계를 포함하는 것을 특징으로 하는 배선판 제조 방법.
  6. 제 1 항에 있어서,
    상기 구조층(1) 및 상기 적어도 하나의 구조 보조물(10)은 중합체 또는 중합성 복합물인 것을 특징으로 하는 배선판 제조 방법.
  7. 제 1 항에 있어서,
    상기 적어도 하나의 전기 소자(4)가 내장되어 있는 적어도 하나의 구조 보조물(10) 및 구조층(1)을 열-처리함으로써 재료를 충전하는데 있어 적어도 하나의 전기 소자(4)를 적어도 부분적으로 캡슐화하는 단계를 포함하는 것을 특징으로 하는 배선판 제조 방법.
  8. 적어도 하나의 전기 소자(4), 제 1 구조 보조물(16), 및 제 2 구조 보조물(17)을 포함하는 배선판으로서,
    상기 배선판은 제 1 구조 보조물(16)과 제 2 구조 보조물(17) 사이의 평면 임시 접착 수단(2), 상기 제1 구조 보조물(16)과 상기 평면 임시 접착 수단(2) 사이와 상기 제2 구조 보조물(17)과 상기 평면 임시 접착 수단(2) 사이에서 상기 평면 임시 접착 수단(2)의 각 측면 상의 구조층(1), 및 전기 소자(4)용 슬롯(3)에 내장되어 있는 적어도 하나의 전기 소자(4) 상에 설치된 소자 호일(5)을 포함하고, 상기 슬롯(3)은 구조 보조물(16, 17)을 사용하여 평면 임시 접착 수단(2)의 각 측면 상에 형성되며, 상기 소자 호일(5)은 평면 임시 접착 수단(2)로부터 가장 멀리 떨어진 측면으로부터 구조 보조물(16, 17)을 적어도 부분적으로 덮고, 상기 전기 소자(4)의 단자(6)가 평면 임시 접착 수단(2)으로부터 반대방향을 향하는 것을 특징으로 하는 배선판.
  9. 제 8 항에 있어서,
    상기 구조 보조물(16, 17)은 몰딩 수지 시트 내의 슬롯(3)으로 상기 전기 소자(4)를 내장하기 위한 몰딩 수지 시트인 것을 특징으로 하는 배선판.
  10. 삭제
KR1020090033075A 2008-04-18 2009-04-16 배선판 및 이의 제조 방법 KR101260908B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20085332 2008-04-18
FI20085332A FI121909B (fi) 2008-04-18 2008-04-18 Piirilevy ja menetelmä sen valmistamiseksi

Publications (2)

Publication Number Publication Date
KR20090110790A KR20090110790A (ko) 2009-10-22
KR101260908B1 true KR101260908B1 (ko) 2013-05-07

Family

ID=39385957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090033075A KR101260908B1 (ko) 2008-04-18 2009-04-16 배선판 및 이의 제조 방법

Country Status (7)

Country Link
US (1) US8286341B2 (ko)
EP (1) EP2274962B1 (ko)
JP (1) JP5551680B2 (ko)
KR (1) KR101260908B1 (ko)
CN (1) CN102007825B (ko)
FI (1) FI121909B (ko)
WO (1) WO2009127780A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796522B1 (ko) 2006-09-05 2008-01-21 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
WO2009145727A1 (en) * 2008-05-28 2009-12-03 Agency For Science, Technology And Research A semiconductor structure and a method of manufacturing a semiconductor structure
DE102009058764A1 (de) 2009-12-15 2011-06-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe
KR101055462B1 (ko) 2010-01-07 2011-08-08 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
KR101417264B1 (ko) * 2012-04-25 2014-07-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
TWI463620B (zh) * 2012-08-22 2014-12-01 矽品精密工業股份有限公司 封裝基板之製法
JP2014130856A (ja) * 2012-12-28 2014-07-10 Kyocer Slc Technologies Corp 配線基板の製造方法
DE102013102542A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
US9941229B2 (en) * 2013-10-31 2018-04-10 Infineon Technologies Ag Device including semiconductor chips and method for producing such device
US9922844B2 (en) 2014-03-12 2018-03-20 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
CN104103529A (zh) * 2014-07-22 2014-10-15 华进半导体封装先导技术研发中心有限公司 一种扇出型方片级半导体三维芯片封装工艺
CN104103527B (zh) * 2014-07-22 2017-10-24 华进半导体封装先导技术研发中心有限公司 一种改进的扇出型方片级半导体芯片封装工艺
CN104103528A (zh) * 2014-07-22 2014-10-15 华进半导体封装先导技术研发中心有限公司 一种扇出型方片级半导体芯片封装工艺
CN104103526B (zh) * 2014-07-22 2017-10-24 华进半导体封装先导技术研发中心有限公司 一种改进的扇出型方片级三维半导体芯片封装工艺
WO2017026195A1 (ja) * 2015-08-11 2017-02-16 株式会社村田製作所 キャパシタ内蔵基板の製造方法
EP3206229B1 (en) 2016-02-09 2020-10-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Methods of manufacturing flexible electronic devices
EP3255665B1 (en) * 2016-06-08 2022-01-12 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic device with component carrier and method for producing it
CN109637981B (zh) * 2018-11-20 2021-10-12 奥特斯科技(重庆)有限公司 制造部件承载件的方法、部件承载件以及半制成产品
WO2021146894A1 (zh) * 2020-01-21 2021-07-29 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法
CN111315158A (zh) * 2020-03-27 2020-06-19 深圳市景旺电子股份有限公司 线路板制造方法及线路板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3739438A (en) * 1970-02-25 1973-06-19 Union Carbide Corp System for molding electronic components
US3650648A (en) * 1970-02-25 1972-03-21 Union Carbide Corp System for molding electronic components
JPH01248685A (ja) 1988-03-30 1989-10-04 Shin Kobe Electric Mach Co Ltd 片面金属箔張積層板の製造法および片面印刷回路板の製造法
JPH07273424A (ja) * 1994-03-29 1995-10-20 Ibiden Co Ltd 片面プリント配線板の製造方法
KR100302652B1 (ko) 1998-09-11 2001-11-30 구자홍 플렉시블인쇄회로기판의제조방법및그방법으로생산한플렉시블인쇄회로기판
US6838750B2 (en) 2001-07-12 2005-01-04 Custom One Design, Inc. Interconnect circuitry, multichip module, and methods of manufacturing thereof
JP2004335641A (ja) * 2003-05-06 2004-11-25 Canon Inc 半導体素子内蔵基板の製造方法
CN100524734C (zh) 2003-09-09 2009-08-05 三洋电机株式会社 含有电路元件和绝缘膜的半导体模块及其制造方法以及其应用
JP4541763B2 (ja) 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP4575071B2 (ja) 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2007173727A (ja) * 2005-12-26 2007-07-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
US7353591B2 (en) * 2006-04-18 2008-04-08 Kinsus Interconnect Technology Corp. Method of manufacturing coreless substrate

Also Published As

Publication number Publication date
WO2009127780A1 (en) 2009-10-22
EP2274962A4 (en) 2017-06-28
FI121909B (fi) 2011-05-31
CN102007825B (zh) 2013-05-08
JP2011517858A (ja) 2011-06-16
JP5551680B2 (ja) 2014-07-16
FI20085332A0 (ko) 2008-04-18
EP2274962A1 (en) 2011-01-19
US20090260866A1 (en) 2009-10-22
EP2274962B1 (en) 2018-07-11
US8286341B2 (en) 2012-10-16
KR20090110790A (ko) 2009-10-22
CN102007825A (zh) 2011-04-06

Similar Documents

Publication Publication Date Title
KR101260908B1 (ko) 배선판 및 이의 제조 방법
US7906860B2 (en) Semiconductor device
JP5714231B2 (ja) リジッド‐フレックス回路基板の製造方法及びリジッド‐フレックスエレクトロニクスモジュール
JP5388676B2 (ja) 電子部品内蔵配線板
JP4940124B2 (ja) 配線基板の製造方法
US20180237934A1 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
CN109863835B (zh) 部件承载件及其组成件的制造方法
WO2007052799A1 (ja) 多層プリント配線基板及びその製造方法
JP2014130856A (ja) 配線基板の製造方法
CN104821297A (zh) 在基底上凸出芯片的附着层或电介质层处的芯片安装
US20120175162A1 (en) Printed circuit board
TW201424501A (zh) 封裝結構及其製作方法
JP2012044163A (ja) 電気的構成要素を埋め込む方法
CN107017211B (zh) 电子部件和方法
US9084382B2 (en) Method of embedding an electronic component into an aperture of a substrate
TW201540156A (zh) 配線基板的製造方法
CN116709645A (zh) 制造部件承载件的方法及部件承载件
CN104582326A (zh) 印刷电路板的制造方法
JP5057339B2 (ja) 配線基板の製造方法
US20210358883A1 (en) Fan-out packaging method employing combined process
JP2010524213A (ja) 電子アッセンブリーの製造方法並びに電子アッセンブリー
JP5614575B2 (ja) 多層回路基板の製造方法
TWI335649B (en) Fabrication method of circuit board structure having embedded semiconductor element
KR20110018684A (ko) 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
KR20110037790A (ko) 반도체 패키지용 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160412

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170414

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 7