JP5539931B2 - 炭化珪素トレンチ半導体装置 - Google Patents
炭化珪素トレンチ半導体装置 Download PDFInfo
- Publication number
- JP5539931B2 JP5539931B2 JP2011166865A JP2011166865A JP5539931B2 JP 5539931 B2 JP5539931 B2 JP 5539931B2 JP 2011166865 A JP2011166865 A JP 2011166865A JP 2011166865 A JP2011166865 A JP 2011166865A JP 5539931 B2 JP5539931 B2 JP 5539931B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- semiconductor device
- extension region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 31
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 31
- 210000000746 body region Anatomy 0.000 claims description 56
- 239000002019 doping agent Substances 0.000 claims description 47
- 238000009792 diffusion process Methods 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 238000002513 implantation Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910000943 NiAl Inorganic materials 0.000 description 1
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical compound [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- VOITXYVAKOUIBA-UHFFFAOYSA-N triethylaluminium Chemical compound CC[Al](CC)CC VOITXYVAKOUIBA-UHFFFAOYSA-N 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical group C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
炭化珪素（ＳｉＣ）は、多くの用途に対し望ましい特性を備えた半導電材料である。ＳｉＣの望ましい特性としては、ＳｉＣ装置が高周波において動作可能であることを意味する高い最大電子速度、ＳｉＣ装置が過剰な熱を容易に放散できるようにする高い熱伝導率、およびＳｉＣ装置が高電圧レベルで動作できるようにする高い降伏電界が挙げられる。
ＳｉＣの高い降伏電界に関し、ＳｉＣトレンチ半導体装置のゲート誘電体の信頼性上の要求を満たすことは困難な課題である。
それらの要件を満足することができるトレンチ半導体装置のニーズがある。
これらの理由と他の理由のため、本発明が必要とされる。
半導体装置の一実施形態によると、装置は炭化珪素半導体ボディを含む。トレンチが第１の表面において炭化珪素半導体ボディ内に延び、ゲート誘電体とゲート電極がトレンチ内に形成される。第１の導電型のボディ領域は、トレンチの側壁に接し、ボディ領域より高い最高ドーパント濃度を含むボデイコンタクト領域を介しコンタクトに電気的に接続される。第１の導電型の拡張領域がボディ領域を介しコンタクトに電気的に接続され、第１の表面に垂直な垂直方向に沿った拡張領域の最高ドーパント濃度は、垂直方向に沿ったボディ領域の最高ドーパント濃度より高い。第１の表面と拡張領域の底面との間の距離は第１の表面とトレンチの底面との間の距離より大きい。
半導体装置の別の実施形態によると、半導体装置は炭化珪素半導体ボディを含む。トレンチが第１の表面において炭化珪素半導体ボディ内に延びる。ゲート誘電体、ゲート電極、および導電性領域はトレンチ内に形成され、導電性領域はゲート電極から電気的に絶縁される。第１の導電型のボディ領域は、トレンチの底面と側壁の一部とに接し、トレンチの底面を介し導電性領域に電気的に接続される。第２の導電型のソース領域はトレンチの底面に接し、トレンチの底面を介し導電性領域に電気的に接続される。第１の導電型の拡張領域は第１の表面に形成される。装置はさらに第２の導電型のドリフト領域を含み、ドリフト領域の一部は拡張領域とボディ領域との間に配置され、トレンチの側壁に接する。
当業者は、以下の詳細な説明を読みかつ添付図面を見ることによりさらなる特徴と利点を理解することになる。
添付図面は実施形態をさらに理解するために含まれており、本明細書に組み込まれその一部を構成する。図面は実施形態を例示し、説明と共に実施形態の原理を説明することに役立つ。他の実施形態、および実施形態の意図した利点の多くは、以下の詳細説明を参照することによりさらに良く理解されるので、容易に理解されるであろう。添付図面の構成要素同士は互いに対して必ずしも縮尺通りに記載されていない。同様な参照符号は、対応する同様な部分を示す。
実施形態の特徴と利点は、添付図面を参照した以下の説明から明らかになる。図面は必ずしも縮尺通りに記載されておらず、原理を例示することに重点が置かれる。様々な例示実施形態の特徴は互いに排除しない限り任意のやり方で組み合わせられる。
図１は、ＳｉＣトレンチ金属酸化膜半導体電界効果トランジスタ（トレンチＭＯＳＦＥＴ）１００の一部を示す。トレンチＭＯＳＦＥＴ１００は、例えば前側に第１の表面１０６と例えば裏側に第２の表面１０７とを有するＳｉＣ半導体ボディ１０５を含み、第２の表面１０７は第１の表面１０６に対向する。
少なくとも１つのトレンチ１１０が第１の表面１０６において半導体ボディ１０５内に延びる。誘電体構造１１５がトレンチ１１０の底面と側壁を覆う。トレンチ１１０の側壁を覆う誘電体構造１１５の一部はＳｉＣトレンチＭＯＳＦＥＴ１００のゲート誘電体として機能する。一例として、誘電体構造は、トレンチ１１０の側壁にＳｉＣ材料を熱酸化することにより形成されたサーマルＳｉＯ２を含んでもよい。
ゲート電極１２０はトレンチ１１０内の誘電体構造１１５に接する。ゲート電極１２０は、ドープ半導体材料（例えば、ｐ型ポリシリコン等のドープポリシリコン）、およびＮｉ、ＡｇまたはＷ等の金属またはそれらの合金等の導電材料の１つまたはそれらの組み合わせにより形成されてよい。
少なくとも１つのｐ型ボディ領域１２５が半導体ボディ１０５内に形成される。ｐ型ボディ領域１２５は隣接トレンチ１１０の対向側壁１２６、１２７に接する。ｐ型ボディ領域１２５の底面とゲート電極１２０の底面は、第１の表面１０６に垂直な垂直方向ｙに沿って同じレベルまたは互いに近接して配置される。他の実施形態によると、ｐ型ボディ領域１２５の底面はまた、トレンチ１１０の底面の垂直レベルと異なる垂直レベルで配置されてもよい。但し、チャネル電流が要望どおりにチャネルを出てドリフト領域に入ることができる（例えば、電流がチャネルを出てドリフト領域の入口領域に入るときドリフト領域のいずれの入口領域内にも許容できない電流閉塞（ｃｏｎｓｔｒｉｃｔｉｏｎ）が無い）ものとする。
ｐ型ボディ領域１２５はドーパントのイオン注入により形成されてよい。一例として、Ｎをｎ型のドーパントとして使用してもよく、Ａｌおよび／またはＢをｐ型のドーパントとして使用してもよい。ｐ型ボディ領域１２５はまた、エピタキシャル成長（例えば、ＳｉＣ半導体ボディ１０５の一部の化学気相蒸着（ＣＶＤ）エピタキシャル成長）中に「その場ドーピング（ｉｎ−ｓｉｔｕ ｄｏｐｉｎｇ）」により形成されてもよい。ＣＶＤエピタキシャル成長の場合、Ｎ２をｎ型ドーピングの蒸着室内に導入してもよいし、トリメチルまたはトリエチルアルミニウムをｐ型ドーピングの蒸着室内に導入してもよい。Ｐ型ボディ領域１２５のドーピングはまた、例えばその場ドーピングとイオン注入とを組み合わせることにより実現されてもよい。
第１の表面１０６にはｎ型ソース領域１３５が形成される。Ｐ型ボディ領域１２５と同様に、半導体ボディ１０５内にそれぞれのドーパントを導入するためにイオン注入および／またはその場ドーピングが使用されてもよい。ｎ型ソース領域１３５は横方向ｘに沿ってトレンチ１１０の対向側壁１２６、１２７に接する。トレンチ１１０は並列ストライプとして配置されてもよい。しかしながら、多角形（例えば、八辺形）または円環を含むトレンチ幾何形状も同様に好ましい。
ｎ型ソース領域１３５とＰ型ボディ領域１２５はコンタクト１４０に電気的に接続される。図１に示す実施形態では、コンタクト１４０は、金属、合金、ドープ半導体、またはそれらの組み合わせ（例えば、ＮｉＡｌ、ＴｉＡｌ）等の導電材料を含むトレンチコンタクトである。他の実施形態によると、コンタクト１４０はトレンチコンタクトとは異なってもよい。一例としてコンタクト１４０はまた、コンタクトプラグとして、あるいはｎ型ソース領域１３５上および第１の表面１０６のＰ型ボディ領域１２５上に配置されるコンタクト線として形成されてもよい。
本明細書で使用されるように、用語「電気的に接続」は、構成要素同士が直接連結されなければならないことを意味するようには意図されず、「電気的に接続」された構成要素間に介在構成要素が設けられてもよい。一例として、Ｐ型ボディ領域１２５はコンタクト１４０の底部のＰ型コンタクト領域１４５を介しコンタクト１４０に電気的に接続されてもよい。Ｐ型コンタクト領域１４５は、コンタクト１４０へのオーム接触を改善するまたは容易にするためにＰ型ボディ領域１２５より高い濃度のドーパントを含む。
Ｐ型拡張領域１５０がＰ型ボディ領域１２５の下に配置され、Ｐ型ボディ領域１２５とＰ型コンタクト領域１４５を介しコンタクト１４０に電気的に接続される。Ｐ型拡張領域１５０の側面と底面はｎ型ドリフト領域１３０に接する。Ｐ型拡張領域１５０の上面はＰ型ボディ領域１２５に接する。Ｐ型ボディ領域１２５とＰ型拡張領域１５０との間の界面領域には、これらの領域の重なり注入プロフィールのためにＰ型ボディ領域１２５とＰ型拡張領域１５０の両方のドーパントが存在し得る。
垂直方向ｙに沿ったＰ型拡張領域１５０の最高ドーパント濃度は、この方向に沿ったＰ型ボディ領域１２５の最高ドーパント濃度より高い。この関係に関しては、Ｐ型コンタクト領域１４５を画定するドーパントはＰ型ボディ領域１２５のドーパントと考えられない。
Ｐ型ボディ領域１２５の下にＰ型拡張領域１５０を形成することにより、誘電体構造１１５内の最大電界を、ブロッキング動作モードにおけるＰ型拡張領域１５０とｎ型ドリフト領域１３０との間の空間電荷領域を介し電界遮蔽により低減することができる。こうして誘電体構造１１５（すなわち、トレンチＭＯＳＦＥＴ１００のゲート誘電体）の信頼性を改善することができる。
垂直チャネルはトレンチ１１０の側壁に沿って延びる。トレンチＭＯＳＦＥＴ１００のオン状態では、電流は、垂直方向ｙに沿って半導体ボディ１０５の第１の表面１０６のｎ型ソース領域１３５から垂直チャネルとｎ型ドリフト領域１３０を介し第２の表面１０７のドレイン領域１５５へ流れる。
図１に示すように垂直チャネル装置では、垂直チャネルに沿ったキャリヤの移動度は、Ｐ型ボディ領域１２５と誘電体構造１１５との間の優れた界面特性のために、横チャネル装置における移動度より高いと考えられる。これは、誘電体構造１１５が形成されるＳｉＣ表面の異なる結晶方位のためである。垂直チャネル装置の一実施形態によると、誘電体構造１１５は４Ｈ−ＳｉＣの［１，１，−２，０］面の表面上に形成される。垂直チャネル装置はまた、小さなセルピッチ（例えば、横チャネル装置よりも小さなセルピッチ）を可能にする。Ｐ型ボディ領域１２５を介しＰ型拡張領域１５０をコンタクト１４０に電気的に接続することにより、ラッチアップ耐性を、限られた位置（例えば、ストライプ形トレンチＭＯＳＦＥＴの端、中央、および／または始めの部分）にだけ拡張領域へのコンタクトを有する装置レイアウトと比較して、改善することができる。
図１に示した垂直チャネルトレンチＭＯＳＦＥＴ１００は、ゲート誘電体の信頼性と装置のオン抵抗に関し有利である。
図１に示す実施形態によると、横方向ｘに沿ったＰ型拡張領域１５０の幅ｗ１はＰ型ボディ領域１２５の幅ｗ２より小さい。トレンチ１１０の側壁１２６とＰ型拡張領域１５０との間の横方向距離は０μｍ〜１μｍ、具体的には０μｍ〜５００ｎｍあるいはさらに０μｍ〜２００ｎｍの範囲であってもよい。
別の実施形態によると、垂直方向ｙに沿ったＰ型拡張領域１５０のドーパントのプロフィールのピークは、Ｐ型拡張領域１５０の上半分より半導体ボディ１０５内の深くに配置された同領域の下半分内に存在する。
イオン注入によりＰ型拡張領域１５０を形成する際、ドーパントのドーズ量は１０１３ｃｍ−２〜５×１０１４ｃｍ−２の範囲であってよい。
さらに別の実施形態によると、Ｐ型拡張領域１５０の底面からトレンチ１１０の底面までの垂直距離は５００ｎｍ〜１０００ｎｍの範囲であり、横方向に沿ったトレンチの幅は１μｍ〜２μｍの範囲である。
図２は、本発明の実施形態による図１に示すトレンチＭＯＳＦＥＴ１００の線Ａ−Ａ’の垂直方向ｙに沿ったＰ型ボディ領域１２５とＰ型拡張領域１５０のドーパントプロフィールＮ１、Ｎ２を示す図である。
Ｎ１で示す曲線は、領域１２５と１５０の両方がイオン注入により形成された場合のＰ型ボディ領域１２５とＰ型拡張領域１５０のドーパント濃度の和を指す。座標ｙｉは、Ｐ型ボディ領域１２５とＰ型拡張領域１５０との間の界面を指す。Ｐ型拡張領域１５０のドーパントのプロフィールは、ピーク（すなわち最高ドーパント濃度）が、ｎ型ドリフト領域１３０に接する底面またはその近く（すなわち、Ａ’にまたはその近く）にも、ｙｉ（すなわち、Ｐ型拡張領域１５０とＰ型ボディ領域１２５との間の界面）におけるＰ型拡張領域の上面にも位置しないことを意味する逆行プロフィール（ｒｅｔｒｏｇｒａｄｅ ｐｒｏｆｉｌｅ）である。Ｐ型拡張領域１５０のドーパントの逆行プロフィールは、注入ドーズ量、注入エネルギー等の適切な注入パラメータを選択することにより実現されてよい。逆行プロフィールとは別に、Ｐ型拡張領域１５０はまた、異なるタイプのプロフィールを含んでよい。
Ｎ１で示すドーパントのプロフィールと同様に、Ｎ２で示すドーパントのプロフィールもまたＰ型拡張領域１５０内に逆行プロフィールを含む。Ｎ１で示すプロフィールと異なり、プロフィールＮ２は、Ｐ型ボディ領域１２５内に一定またはほぼ一定のドーパント濃度を含む。プロフィールＮ２を含むＰ型ボディ領域１２５は例えば、この領域のエピタキシャル成長中にその場ドーピングにより形成されてもよい。逆行プロフィールとは別に、Ｐ型ボディ領域１２５はまた、異なるタイプのプロフィールを含んでもよい。
図３は、別の実施形態によるＳｉＣトレンチＭＯＳＦＥＴ１０１の一部を示す。
トレンチＭＯＳＦＥＴ１０１は、図３の１５０’で示すＰ型拡張領域の設計を除き、図１に示すトレンチＭＯＳＦＥＴ１００と似ている。
Ｐ型拡張領域１５０’は上部１５１と下部１５２を含む。上部１５１の横幅ｗ１１は下部１５２の横幅ｗ１２より小さい。一実施形態によると、下部１５２内の最高ドーパント濃度は上部１５１内の最高ドーパント濃度より高い。
Ｐ型拡張領域１５０’の上部１５１の幅を狭くすることによって、電流がチャネルから出てドリフト領域１３０の入口領域に入る際にドリフト領域１３０の入口領域における電流の閉塞を妨げることを可能にし、一方下部１５２は、トレンチＭＯＳＦＥＴ１０１のブロッキング動作モード中にｎ型ドリフト領域１３０とＰ型拡張領域１５０’との間の空間電荷領域を介し高電界から誘電体構造１１５を遮蔽することを可能にする。
図４は、本発明の一実施形態による図３に示すトレンチＭＯＳＦＥＴ１０１の線Ａ−Ａ’の垂直方向ｙに沿ったＰ型ボディ領域１２５とＰ型拡張領域１５０’のドーパントプロフィールＮ３を示す図である。
Ｎ３で示す曲線は、領域１２５と１５０’の両方がイオン注入により形成された場合のＰ型ボディ領域１２５とＰ型拡張領域１５０’のドーパント濃度の和を指す。座標ｙｉは、Ｐ型ボディ領域１２５とＰ型拡張領域１５０’の上部１５１との界面を指す。Ｐ型拡張領域１５０’の両方の部分（すなわち上部１５１、下部１５２）内のドーパントのプロフィールは逆行プロフィールである。下部１５２内のプロフィールＮ３のピーク高さは上部１５１内のＮ３のピーク高さより高い。上部１５１と下部１５２のドーパントの逆行プロフィールは、注入ドーズ量、注入エネルギー等の適切な注入パラメータを選択することにより実現されてよい。
下部１５２内に最も高いピークを含むＰ型拡張領域１５０’の逆行プロフィールはアバランシェ降伏を半導体ボディの深部に移動できるが、異なる注入プロフィール（すなわち、非逆行プロフィール）を使用してもよい。
図５は、さらに別の実施形態によるＳｉＣトレンチＭＯＳＦＥＴ１０２の一部の断面図を示す。トレンチＭＯＳＦＥＴ１０２は図３に示すトレンチＭＯＳＦＥＴ１０１と似ているが、さらにトレンチ１１０の底面に接するｎ型電流拡散領域１６０を含む。ｎ型電流拡散領域１６０内の最大ドーパント濃度はｎ型ドリフト領域１３０の最大ドーパント濃度より高い。一例として、電流拡散領域１６０は３×１０１２ｃｍ−２〜８×１０１２ｃｍ−２のドーパントドーズ量を使用するイオン注入により形成されてもよい。
電流拡散領域１６０の形成は、トレンチ１１０の底面に位置するチャネル端のチャネルからドリフト領域１３０に入る電流を拡散することによりトレンチＭＯＳＦＥＴ１０２のオン抵抗を改善できるようにする。
図６は、さらに別の実施形態によるＳｉＣトレンチＭＯＳＦＥＴ１０３の一部を示す。
図１に示すトレンチＭＯＳＦＥＴ１００と同様に、トレンチＭＯＳＦＥＴ１０３は、ＳｉＣ半導体ボディ１０５、半導体ボディ１０５の第１の表面１０６から半導体ボディ１０５内に延びる少なくとも１つのトレンチ１１０、および第１の表面１０６と対向する第２の表面１０７のドレイン領域１５５を含む。
図１、３、５に示すトレンチＭＯＳＦＥＴ１００、１０１、１０２と異なり、トレンチＭＯＳＦＥＴ１０３は、トレンチ１１０の底面と側壁の一部とに接するＰ型ボディ領域１２５’を含む。トレンチＭＯＳＦＥＴ１０３のチャンネル領域は、Ｐ型ボディ領域１２５’がトレンチ１１０に接する側壁の部分に位置する。Ｐ型ボディ領域１２５’は、コンタクト１４０’の底面に接するＰ型コンタクト領域１４５’を介しトレンチ１１０内のコンタクト１４０’に電気的に接続される。ソース領域１３５’はトレンチ１１０の底面に接し、ソース領域１３５’の上面の一部はコンタクト１４０’の底面に接触し、したがってコンタクト１４０’に電気的に接続される。
トレンチ１１０内のコンタクト１４０’は、誘電体構造１１５’によりゲート電極１２０’の第１の部分１２１とゲート電極１２０’の第２の部分１２２から電気的に絶縁される。トレンチ１１０の側壁においてＰ型ボディ領域１２５’に接する誘電体構造１１５’の部分はトレンチＭＯＳＦＥＴ１０３のゲート誘電体として機能する。
Ｐ型拡張領域１５０”は、例えば第１の表面１０６を介しイオンを注入することにより第１の表面に形成される。Ｐ型拡張領域内の最高ドーパント濃度はＰ型ボディ領域１２５’内の最高ドーパント濃度より高い。この関係に関して、Ｐ型コンタクト領域１４５’を画定するドーパントはＰ型ボディ領域１２５’のドーパントと考えられない。一例として、Ｐ型拡張領域のドーズ量は１×１０１３ｃｍ−２〜５×１０１４ｃｍ−２の範囲であってよい。Ｐ型拡張領域１５０”は、その上面のコンタクト１４２に電気的に接続され、例えばＰ型ボディ領域１２５’に短絡されてもよい。
Ｐ型拡張領域１５０”の底面とＰ型ボディ領域１２５’の上面との間に、ｎ型ドリフト領域１３０の一部が配置される。ドリフト領域のこの部分では、ソース領域１３５’から第１の表面１０６の方向に垂直チャネルに沿って流れる電流は、反対垂直方向（ドリフト領域１３０を通って第２の表面１０７のドレイン領域１５５への方向）に流れる電流に向きを変えられる。
トレンチＭＯＳＦＥＴ１０３では、ブロッキング動作モードにおける高電界は、トレンチ１１０の底部のＰ型ボディ領域１２５’と第１の表面１０６の拡張領域１５０”とにより誘電体構造１１５’から遮蔽される。トレンチＭＯＳＦＥＴ１０３はゲート誘電体の信頼性を向上させる。
「下」、「下方」、「下部」、「上」「上部」等の空間的相対用語は、１つの構成要素の第２の構成要素に対する位置の説明を簡単にするために使用される。これらの用語は、図面に図示したものとは異なる向きに加え、装置の様々な向きを包含するように意図されている。さらに、「第１」、「第２」等の用語はまた様々な素子、領域、部分等を説明するために使用され、制限することを意図していない。同様の用語は本明細書を通して同様の構成要素を指す。
上に例示した実施形態では、半導体領域はｎ型またはＰ型で示された。他の実施形態によると、これらの領域の導電型は逆であってもよい。
本明細書で使用されるように、用語「電気的に接続」は構成要素同士が直接連結されなければならないことを意味するようには意図されず、「電気的に接続」された構成要素間に介在構成要素が設けられてもよい。
本明細書に記載の様々な実施形態の特徴は、特に明記しない限り互いに組み合わせられ得るということを理解すべきである。
本明細書では特定の実施形態が例示され説明されたが、様々な代替のおよび／または等価な実施形態が本発明の範囲から逸脱することなく、上に示され説明された特定の実施形態を置換し得るということを当業者は理解することになる。本出願は、本明細書で検討された特定の実施形態のあらゆる適合または変形を網羅するように意図されている。したがって本発明は特許請求の範囲とその等価物だけにより制限されるように意図されている。
１００、１０１、１０２、１０３ トレンチＭＯＳＦＥＴ
１０５ ＳｉＣ半導体ボディ
１０６ 第１の表面
１０７ 第２の表面
１１０ トレンチ
１１５、１１５’ 誘電体構造
１２０、１２０’ ゲート電極
１２１ ゲート電極の第１の部分
１２２ ゲート電極の第２の部分
１２５、１２５’ ボディ領域
１２６、１２７ 側壁
１３０ ドリフト領域
１３５、１３５’ ソース領域
１４０、１４０’、１４２ コンタクト
１４５、１４５’ コンタクト領域
１５０、１５０’、１５０” 拡張領域
１５１ 拡張領域上部
１５２ 拡張領域下部
１５５ ドレイン領域
１６０ 電流拡散領域
１０５ ＳｉＣ半導体ボディ
１０６ 第１の表面
１０７ 第２の表面
１１０ トレンチ
１１５、１１５’ 誘電体構造
１２０、１２０’ ゲート電極
１２１ ゲート電極の第１の部分
１２２ ゲート電極の第２の部分
１２５、１２５’ ボディ領域
１２６、１２７ 側壁
１３０ ドリフト領域
１３５、１３５’ ソース領域
１４０、１４０’、１４２ コンタクト
１４５、１４５’ コンタクト領域
１５０、１５０’、１５０” 拡張領域
１５１ 拡張領域上部
１５２ 拡張領域下部
１５５ ドレイン領域
１６０ 電流拡散領域
Claims (9)
- 炭化珪素半導体ボディと、
第１の表面において前記炭化珪素半導体ボディ内に延びるトレンチと、
前記トレンチ内のゲート誘電体とゲート電極と、
前記トレンチの側壁に接する第１の導電型のボディ領域であって、前記ボディ領域より高い最高ドーパント濃度を含むボデイコンタクト領域を介しコンタクトに電気的に接続されるボディ領域と、
前記ボディ領域を介し前記コンタクトに電気的に接続される第１の導電型の拡張領域と、を含む半導体装置であって、
前記第１の表面に垂直な垂直方向に沿った前記拡張領域の最高ドーパント濃度は、前記垂直方向に沿った前記ボディ領域の最高ドーパント濃度より高く、
前記第１の表面と前記拡張領域の底面との間の距離は、前記第１の表面と前記トレンチの底面との間の距離より大きく、
前記拡張領域は、上部と下部との２つの部分から成り、
前記トレンチの側壁に垂直な横方向に沿った前記拡張領域の上部の幅は、前記拡張領域の下部の幅より小さく、
前記第１の表面に垂直な垂直方向に沿った前記拡張領域の上部の最高ドーパント濃度は、前記垂直方向に沿った前記拡張領域の下部の最高ドーパント濃度より低く、
前記トレンチの側壁に垂直な横方向に沿った前記拡張領域の上部の幅は前記ボディ領域の幅より小さい、半導体装置。 - 前記垂直方向に沿った前記拡張領域の上部と下部のドーパントのプロフィールのそれぞれは逆行プロフィールである、請求項１に記載の半導体装置。
- 前記拡張領域は１０１３ｃｍ−２〜５×１０１４ｃｍ−２のドーパントドーズ量を含む、請求項１または２に記載の半導体装置。
- 前記拡張領域の底面から前記トレンチの底面までの垂直距離は５００ｎｍ〜１０００ｎｍであり、
前記横方向に沿った前記トレンチの幅は１μｍ〜２μｍである、請求項１から３のいずれか１項に記載の半導体装置。 - 前記拡張領域の底面と側面は、前記第１の導電型と異なる第２の導電型のドリフト領域に接する、請求項１から４のいずれか１項に記載の半導体装置。
- 前記トレンチの底面に接する前記第２の導電型の電流拡散領域であって、前記ドリフト領域内の最高ドーパント濃度より高い最高ドーパント濃度を含む電流拡散領域をさらに含む、請求項５に記載の半導体装置。
- 前記電流拡散領域は、３×１０１２ｃｍ−２〜８×１０１２ｃｍ−２のドーパントドーズ量を含む、請求項６に記載の半導体装置。
- 前記半導体装置はトレンチ金属酸化膜半導体電界効果トランジスタである、請求項１から７のいずれか１項に記載の半導体装置。
- 請求項１から８のいずれか１項に記載の半導体装置を含む集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/854,974 US8525254B2 (en) | 2010-08-12 | 2010-08-12 | Silicone carbide trench semiconductor device |
| US12/854,974 | 2010-08-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012044167A JP2012044167A (ja) | 2012-03-01 |
| JP5539931B2 true JP5539931B2 (ja) | 2014-07-02 |
Family
ID=45528546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011166865A Active JP5539931B2 (ja) | 2010-08-12 | 2011-07-29 | 炭化珪素トレンチ半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8525254B2 (ja) |
| JP (1) | JP5539931B2 (ja) |
| CN (1) | CN102376751B (ja) |
| DE (1) | DE102011052473B4 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10199493B2 (en) | 2015-10-16 | 2019-02-05 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US10217858B2 (en) | 2015-11-16 | 2019-02-26 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US10276653B2 (en) | 2015-10-16 | 2019-04-30 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US10439060B2 (en) | 2017-06-16 | 2019-10-08 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012069797A (ja) * | 2010-09-24 | 2012-04-05 | Toyota Motor Corp | 絶縁ゲート型トランジスタ |
| US8637922B1 (en) | 2012-07-19 | 2014-01-28 | Infineon Technologies Ag | Semiconductor device |
| TWI473267B (zh) | 2012-11-06 | 2015-02-11 | Ind Tech Res Inst | 金氧半場效電晶體元件 |
| US9293558B2 (en) | 2012-11-26 | 2016-03-22 | Infineon Technologies Austria Ag | Semiconductor device |
| US9257511B2 (en) * | 2013-03-26 | 2016-02-09 | Infineon Technologies Ag | Silicon carbide device and a method for forming a silicon carbide device |
| US9035322B2 (en) | 2013-03-26 | 2015-05-19 | Infineon Technologies Ag | Silicon carbide device and a method for manufacturing a silicon carbide device |
| JP6135364B2 (ja) * | 2013-07-26 | 2017-05-31 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP6098417B2 (ja) * | 2013-07-26 | 2017-03-22 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP6237408B2 (ja) * | 2014-03-28 | 2017-11-29 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US9978840B2 (en) * | 2014-06-30 | 2018-05-22 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing the same |
| WO2016002766A1 (ja) * | 2014-06-30 | 2016-01-07 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置およびその製造方法 |
| JP6428489B2 (ja) | 2014-09-16 | 2018-11-28 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| WO2016042738A1 (ja) * | 2014-09-16 | 2016-03-24 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| DE102014117780B4 (de) | 2014-12-03 | 2018-06-21 | Infineon Technologies Ag | Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung |
| US9577073B2 (en) | 2014-12-11 | 2017-02-21 | Infineon Technologies Ag | Method of forming a silicon-carbide device with a shielded gate |
| DE102014119465B3 (de) | 2014-12-22 | 2016-05-25 | Infineon Technologies Ag | Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas |
| JP2016139698A (ja) * | 2015-01-27 | 2016-08-04 | フェニテックセミコンダクター株式会社 | 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 |
| US9324800B1 (en) * | 2015-02-11 | 2016-04-26 | Freescale Semiconductor, Inc. | Bidirectional MOSFET with suppressed bipolar snapback and method of manufacture |
| JP6439606B2 (ja) * | 2015-06-18 | 2018-12-19 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| JP2017059600A (ja) | 2015-09-14 | 2017-03-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP6032337B1 (ja) | 2015-09-28 | 2016-11-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| DE102015117994B8 (de) * | 2015-10-22 | 2018-08-23 | Infineon Technologies Ag | Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion |
| JP6526591B2 (ja) | 2016-03-16 | 2019-06-05 | 株式会社東芝 | 半導体装置 |
| JP7106882B2 (ja) * | 2018-02-09 | 2022-07-27 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| DE102018103973B4 (de) | 2018-02-22 | 2020-12-03 | Infineon Technologies Ag | Siliziumcarbid-halbleiterbauelement |
| DE102019111308A1 (de) | 2018-05-07 | 2019-11-07 | Infineon Technologies Ag | Siliziumcarbid halbleiterbauelement |
| DE102018124740A1 (de) | 2018-10-08 | 2020-04-09 | Infineon Technologies Ag | Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements |
| US10586845B1 (en) | 2018-11-16 | 2020-03-10 | Infineon Technologies Ag | SiC trench transistor device and methods of manufacturing thereof |
| US10985248B2 (en) | 2018-11-16 | 2021-04-20 | Infineon Technologies Ag | SiC power semiconductor device with integrated Schottky junction |
| US10903322B2 (en) | 2018-11-16 | 2021-01-26 | Infineon Technologies Ag | SiC power semiconductor device with integrated body diode |
| EP3944742A1 (en) | 2020-06-18 | 2022-02-02 | Dynex Semiconductor Limited | Sic mosfet with asymmetric trench oxide and method of manufacture |
| CN111933690B (zh) * | 2020-09-24 | 2021-01-05 | 江苏宏微科技股份有限公司 | 一种功率器件及其制作方法 |
| JP2024071184A (ja) | 2022-11-14 | 2024-05-24 | 株式会社日立製作所 | 炭化ケイ素半導体装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5719409A (en) * | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
| JP2917922B2 (ja) * | 1996-07-15 | 1999-07-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| WO1998004004A1 (en) * | 1996-07-19 | 1998-01-29 | Siliconix Incorporated | High density trench dmos transistor with trench bottom implant |
| SE9704149D0 (sv) * | 1997-11-13 | 1997-11-13 | Abb Research Ltd | A semiconductor device of SiC and a transistor of SiC having an insulated gate |
| DE19840032C1 (de) | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
| JP2000269487A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体装置及びその製造方法 |
| DE10024480B4 (de) | 2000-05-18 | 2006-02-16 | Infineon Technologies Ag | Kompensationsbauelement mit verbesserter Robustheit |
| US7102182B2 (en) | 2001-11-30 | 2006-09-05 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
| DE102006025218B4 (de) | 2006-05-29 | 2009-02-19 | Infineon Technologies Austria Ag | Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben |
| DE102006061994B4 (de) | 2006-12-21 | 2011-05-05 | Infineon Technologies Austria Ag | Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben |
| JP2008177335A (ja) | 2007-01-18 | 2008-07-31 | Fuji Electric Device Technology Co Ltd | 炭化珪素絶縁ゲート型半導体装置。 |
| JP5303839B2 (ja) | 2007-01-29 | 2013-10-02 | 富士電機株式会社 | 絶縁ゲート炭化珪素半導体装置とその製造方法 |
| US7582922B2 (en) | 2007-11-26 | 2009-09-01 | Infineon Technologies Austria Ag | Semiconductor device |
| US7989882B2 (en) * | 2007-12-07 | 2011-08-02 | Cree, Inc. | Transistor with A-face conductive channel and trench protecting well region |
| JP5721308B2 (ja) * | 2008-03-26 | 2015-05-20 | ローム株式会社 | 半導体装置 |
| JP4640439B2 (ja) * | 2008-04-17 | 2011-03-02 | 株式会社デンソー | 炭化珪素半導体装置 |
| JP5525940B2 (ja) * | 2009-07-21 | 2014-06-18 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
-
2010
- 2010-08-12 US US12/854,974 patent/US8525254B2/en active Active
-
2011
- 2011-07-29 JP JP2011166865A patent/JP5539931B2/ja active Active
- 2011-08-08 DE DE102011052473.8A patent/DE102011052473B4/de active Active
- 2011-08-12 CN CN201110231060.0A patent/CN102376751B/zh active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10199493B2 (en) | 2015-10-16 | 2019-02-05 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US10276653B2 (en) | 2015-10-16 | 2019-04-30 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US10403713B2 (en) | 2015-10-16 | 2019-09-03 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
| US10403749B2 (en) | 2015-10-16 | 2019-09-03 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
| DE112016003509B4 (de) | 2015-10-16 | 2023-07-20 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung |
| US10217858B2 (en) | 2015-11-16 | 2019-02-26 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US10439060B2 (en) | 2017-06-16 | 2019-10-08 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102376751A (zh) | 2012-03-14 |
| DE102011052473A1 (de) | 2012-02-16 |
| CN102376751B (zh) | 2017-06-20 |
| DE102011052473B4 (de) | 2018-11-29 |
| JP2012044167A (ja) | 2012-03-01 |
| US20120037920A1 (en) | 2012-02-16 |
| US8525254B2 (en) | 2013-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5539931B2 (ja) | 炭化珪素トレンチ半導体装置 | |
| JP6622343B2 (ja) | 炭化ケイ素半導体デバイス及びその製造方法 | |
| JP6640904B2 (ja) | トレンチ下部にオフセットを有するＳｉＣ半導体デバイス | |
| US7893488B2 (en) | Charged balanced devices with shielded gate trench | |
| JP6621749B2 (ja) | 高電圧ｍｏｓｆｅｔデバイスおよび該デバイスを製造する方法 | |
| US8227854B2 (en) | Semiconductor device having first and second resurf layers | |
| US9691880B2 (en) | Semiconductor device with enhanced 3D resurf | |
| US7276773B2 (en) | Power semiconductor device | |
| US10062749B2 (en) | High voltage semiconductor devices and methods of making the devices | |
| US8860130B2 (en) | Charged balanced devices with shielded gate trench | |
| US20060220156A1 (en) | Semiconductor device and method for manufacturing same | |
| US20060065924A1 (en) | Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics | |
| US9356134B2 (en) | Charged balanced devices with shielded gate trench | |
| CN102769037A (zh) | 减少表面电场的结构及横向扩散金氧半导体元件 | |
| JP2011142123A (ja) | 半導体装置 | |
| US20050098846A1 (en) | MIS-type semiconductor device | |
| JP2023060154A (ja) | 半導体装置 | |
| JP2019096878A (ja) | エッジ終端構造を有するシリコンカーバイド半導体部品 | |
| JP2007042892A (ja) | トレンチ型ｍｉｓｆｅｔ | |
| US10453915B2 (en) | Semiconductor device having a field electrode and a gate electrode in a trench structure and manufacturing method | |
| US11322596B2 (en) | Semiconductor device including junction material in a trench and manufacturing method | |
| US9018638B2 (en) | MOSFET device | |
| TW201803125A (zh) | 垂直碳化矽金屬氧化物半導體場效電晶體 | |
| KR102564713B1 (ko) | 두꺼운 트렌치 바닥에서 이격된 플로팅 쉴드를 갖는 실리콘카바이드 트렌치 게이트 트랜지스터 및 그 제조 방법 | |
| JP2022175975A (ja) | 炭化珪素半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130430 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5539931 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140501 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |