CN102376751A - 碳化硅沟槽半导体器件 - Google Patents
碳化硅沟槽半导体器件 Download PDFInfo
- Publication number
- CN102376751A CN102376751A CN2011102310600A CN201110231060A CN102376751A CN 102376751 A CN102376751 A CN 102376751A CN 2011102310600 A CN2011102310600 A CN 2011102310600A CN 201110231060 A CN201110231060 A CN 201110231060A CN 102376751 A CN102376751 A CN 102376751A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- expansion area
- groove
- dopant
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 229920001296 polysiloxane Polymers 0.000 title abstract 2
- 239000002019 doping agent Substances 0.000 claims abstract description 53
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 38
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 35
- 238000009826 distribution Methods 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 description 8
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910000943 NiAl Inorganic materials 0.000 description 1
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical compound [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- VOITXYVAKOUIBA-UHFFFAOYSA-N triethylaluminium Chemical compound CC[Al](CC)CC VOITXYVAKOUIBA-UHFFFAOYSA-N 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明名称为碳化硅沟槽半导体器件。此处描述的半导体器件包括碳化硅半导体本体。沟槽在第一表面延伸到碳化硅半导体本体中。栅极电介质和栅电极在沟槽内形成。第一导电类型的本体区邻接沟槽的侧壁，该本体区经由包括比本体区具有更高最大掺杂剂浓度的本体接触区电耦合到接触。第一导电类型的扩展区经由本体区电耦合到接触，其中扩展区沿着垂直于第一表面的垂直方向的最大掺杂剂浓度高于本体区沿着垂直方向的最大掺杂剂浓度。第一表面和扩展区的底面之间的距离大于第一表面和沟槽的底面之间的距离。
Description
背景技术
碳化硅（SiC）是具有很多应用所需属性的半导体材料。SiC的所需属性包括意味着SiC器件可以在高频操作的高的最大电子速度、允许SiC器件容易耗散过量热的高的热导以及允许SiC器件在高电压电平操作的高的击穿电场。
关于SiC中的高击穿电场，满足SiC沟槽半导体器件的栅极电介质的可靠性方面的需求是具有挑战性的。
对于能够满足这些需求的沟槽半导体器件存在需求。
由于这些和其他原因，需要本发明。
发明内容
根据半导体器件的一个实施例，器件包括碳化硅半导体本体。沟槽在第一表面延伸到碳化硅半导体本体中且栅极电介质和栅电极形成在沟槽内。第一导电类型的本体区邻接沟槽的侧壁，本体区经由包括比本体区具有更高最大掺杂剂浓度的本体接触区电耦合到接触。第一导电类型的扩展区经由本体区电耦合到接触，其中扩展区沿着垂直于第一表面的垂直方向的最大掺杂剂浓度高于本体区沿着垂直方向的最大掺杂剂浓度。第一表面和扩展区的底面之间的距离大于第一表面和沟槽的底面之间的距离。
根据半导体器件的另一实施例，半导体器件包括碳化硅半导体本体。沟槽在第一表面延伸到碳化硅半导体本体中。栅极电介质、栅电极和导电区形成在沟槽内，导电区与栅电极电绝缘。第一导电类型的本体区邻接沟槽的底面和一部分侧壁，本体区经由沟槽的底面电耦合到导电区。第二导电类型的源极区邻接沟槽的底面，源极区经由沟道的底面电耦合到导电区。第一导电类型的扩展区在第一表面形成。该器件还包括第二导电类型的漂移区，其中漂移区的一部分布置在扩展区和本体区之间且邻接沟槽的侧壁。
当阅读下面的详细描述且参考附图时，本领域技术人员将意识到附加特征和优点。
附图说明
附图被包括以提供实施例的进一步理解，附图结合到本说明书中且构成本说明书的一部分。附图示出实施例且与说明一起用于解释实施例的原理。将容易意识到其他实施例和实施例的很多潜在优点，因为通过参考下面的详细描述，它们将变得更好地理解。附图的元件不必彼此相对地按比例绘制。相似的参考标号指示相应的类似部分。
从参考附图的下面的描述将显见实施例的特征和优点。附图不必按比例绘制，而是重点强调原理。各种示出的实施例的特征可以以任意方式组合，除非它们彼此排斥。
图1说明根据一个实施例包括扩展区的SiC沟槽半导体器件的一部分的剖面图。
图2是说明沿着图1中说明的SiC沟槽半导体器件的线A-A’的垂直方向的掺杂剂分布的图示。
图3说明根据另一实施例包括扩展区的上部的SiC沟槽半导体器件的一部分的剖面图，该扩展区的上部具有比扩展区的下部更小的宽度。
图4是说明根据一个实施例沿着图3中示出的SiC沟槽半导体器件的线A-A’的垂直方向的掺杂剂分布的图示。
图5说明根据又一实施例的SiC沟槽半导体器件的一部分的剖面图，该SiC沟槽半导体器件包括扩展区和在沟道的底面的电流伸展区。
图6说明根据一个实施例的SiC沟槽半导体器件的一部分的剖面图，该SiC沟槽半导体器件包括邻接沟槽的下部的本体区和源极区以及在前表面上形成的扩展区。
具体实施方式
图1示出SiC沟槽金属氧化物半导体场效应晶体管（沟槽MOSFET）100的一部分。沟槽MOSFET 100包括SiC半导体本体105，该半导体本体105具有例如在正面的第一表面106以及例如在背面的第二表面107，该第二表面107与该第一表面106相对。
至少一个沟槽110在第一表面106延伸到半导体本体105中。介电结构115覆盖沟槽110的底面和侧壁。覆盖沟槽110的侧壁的部分介电结构115用作SiC沟槽MOSFET 100的栅极电介质。作为示例，介电结构可以包括通过在沟槽110的侧壁热氧化SiC材料形成的热SiO2。
栅电极120邻接沟槽110内的介电结构115。栅电极120可以通过诸如掺杂半导体材料（例如，诸如p型多晶硅的掺杂多晶硅）以及金属或金属合金（诸如Ni、Ag或W）的导电材料之一或其组合形成。
至少一个p型本体区125在半导体本体105内形成。p型本体区125邻接相邻沟槽110的相对侧壁126、127。p型本体区125的底面和栅电极120的底面布置在相同的水平高度（level）或者沿着垂直于第一表面106的垂直方向y彼此靠近。根据其他实施例，假设沟道电流可以按照需要退出沟道且进入漂移区，例如，当电流退出沟道并进入漂移区的入口区域时在漂移区的入口区域中的电流没有不可接受的限制，p型本体区125的底面也可以布置在与沟槽110的底面的垂直水平高度不同的垂直水平高度。
p型本体区125可以通过掺杂剂的离子注入形成。作为示例，N可以用作n型掺杂剂且Al和/或B可以用作p型掺杂剂。p型本体区125还可以通过在外延生长（例如，SiC半导体本体105的一部分的化学气相沉积（CVD）外延生长）过程中的原位掺杂形成。在CVD外延生长的情况中，N2可以被引入到n型掺杂的沉积室且三甲基铝或三乙基铝可以引入到用于p型掺杂的沉积室。p型本体区125的掺杂例如可以通过结合原位掺杂和离子注入实现。
在第一表面106形成n型源极区135。类似于p型本体区125，离子注入和/或原位掺杂可以用于向半导体本体105引入相应的掺杂剂。n型源极区135沿着横向方向x邻接沟槽110的相对侧壁126、127。沟槽110可以布置为平行的条。然而，包括例如八边形的多边形或圆形环的沟槽几何结构也是适用的。
n型源极区135和p型本体区125电耦合到接触140。在图1所示的实施例中，接触140是包括例如NiAl、TiAl的诸如金属、金属合金、掺杂半导体或其组合的导电材料的沟槽接触。根据其他实施例，接触140可以不同于沟槽接触。作为示例，接触140还可以形成为接触插塞或布置在第一表面106的n型源极区 135上和p型本体区125上的接触线。
当在此使用时，术语“电耦合”不意味着元件必须直接耦合在一起，而是可以在“电耦合”元件之间提供居间元件。作为示例，p型本体区125可以经由接触140的底部的p型接触区145电耦合到接触140。p型接触区145包括比p型本体区125高的掺杂剂浓度以改善或促进与接触140的欧姆接触。
p型扩展区（extension zone）150布置在p型本体区125下方且经由p型本体区125和p型接触区145电耦合到接触140。p型扩展区 150的侧面和底面邻接n型漂移区130。p型扩展区150的顶面邻接p型本体区125。在p型本体区125和p型扩展区 150之间的界面区域，由于这些区的交叠注入分布，可以存在p型本体区125和p型扩展区 150二者的掺杂剂。
沿着垂直方向y的p型扩展区150的最大掺杂剂浓度高于沿着该方向的p型本体区125的最大掺杂剂浓度。就这种关系而言，定义p型接触区145的掺杂剂不认为是p型本体区125的掺杂剂。
通过在p型本体区125下方形成p型扩展区150，在阻断操作模式中，介电结构115内的最大电场可以经由p型扩展区150和n型漂移区130之间的空间电荷区通过电场屏蔽减小。因而，介电结构115即沟槽MOSFET 100的栅极电介质的可靠性可以改善。
垂直沟道沿着沟槽110的侧壁延伸。在沟槽MOSFET 100的导通状态，电流沿着垂直方向y经由垂直沟道和n型漂移区130从第一表面106的n型源极区135流到半导体本体105的第二表面107的漏极区155。
在如图1所示的垂直沟道器件中，由于p型本体区125和介电结构115之间的优越的界面属性，沿着垂直沟道的载流子的迁移率可以高于横向沟道器件中的迁移率。这是由于其上形成介电结构115的SiC的表面的不同晶体取向。根据垂直沟道器件的一个实施例，介电结构115在4H-SiC的[1,1,-2,0]平面的表面上形成。垂直沟道器件还允许小的单元节距（cell pitch），例如，比在横向沟道器件中小的单元节距。通过经由p型本体区145 将p型扩展区150电耦合到接触140，与仅在诸如条形沟道MOSFET的末端、中间和/或起点的有限位置具有与扩展区的接触的器件布局相比，可以改善闩锁免疫学。
图1中示出的垂直沟道沟槽MOSFET 100在栅极电介质的可靠性和器件的导通电阻方面是有益的。
根据图1中示出的实施例，沿着横向方向x的p型扩展区150的宽度w1小于p型本体区125的宽度w2。沟槽110的侧壁126和p型扩展区 150之间的横向距离可以在0μm至1μm之间，尤其是0μm至500nm之间或甚至0μm至200nm之间。
根据另一实施例，沿着垂直方向y的p型扩展区150的掺杂剂分布的峰值处于该区的下半部内，所述下半部比p型扩展区150的上半部在半导体本体105内布置的更深。
当通过离子注入形成p型扩展区150时，掺杂剂的剂量可以在1013 cm-2至5×1014cm-2之间。
根据又一实施例，p型扩展区150的底面到沟槽110的底面的垂直距离在500nm至1000nm之间且沿着横向方向的沟槽的宽度在1μm至2μm之间。
图2是示出根据本发明的实施例沿着图1中示出的沟槽MOSFET 100的线A-A’的垂直方向y的p型本体区125和p型扩展区150的掺杂剂分布N1、N2的图示。
N1指示的曲线表示p型本体区 125和p型扩展区150均通过离子注入形成的情况中两个区125和150的掺杂剂浓度的总和。坐标yi表示p型本体区125和p型扩展区150之间的界面。p型扩展区150的掺杂剂分布是倒退（retrograde）分布，意味着，峰值即最大掺杂剂浓度既不位于或靠近与n型漂移区130邻接的底面（即，位于或靠近A’），也不靠近在yi的p型扩展区的顶面（即，p型扩展区150和p型本体区125之间的界面）。p型扩展区150的倒退掺杂剂分布可以通过选择诸如注入剂量或注入能量的适当注入参数实现。除倒退分布之外，p型扩展区150还可以包括不同类型的分布。
类似于N1指示的掺杂剂分布，N2指示的掺杂剂分布在p型扩展区150内也包括倒退分布。不同于N1指示的分布，分布N2在p型本体区125内包括恒定或几乎恒定的掺杂剂浓度。包括分布N2的p型本体区125例如可以通过在该区域的外延生长期间的原位掺杂形成。除倒退分布之外，p型本体区125也可以包括不同类型的分布。
图3说明根据另一实施例的SiC沟槽MOSFET 101的一部分。
除了图3中150’指示的p型扩展区的设计，沟槽MOSFET 101类似于图1中示出的沟槽MOSFET 100。
p型扩展区150’包括上部151和下部152。上部151的横向宽度w11小于下部152的横向宽度w12。根据一个实施例，下部152内的最大掺杂剂浓度高于上部151内的最大掺杂剂浓度。
p型扩展区150的上部151的减小的宽度允许在电流退出沟道且进入漂移区130的入口区域时抵消漂移区130的入口区域中电流的限制，同时下部152允许在沟槽MOSFET 101的阻断操作模式期间经由n型漂移区130和p型扩展区150’之间的空间电荷区屏蔽介电结构115以避免高电场。
图4是示出根据本发明的实施例沿着图3中示出的沟槽MOSFET 101的线A-A’的垂直方向y的p型本体区125和p型扩展区150’的掺杂剂分布N3的图示。
N3指示的曲线表示在p型本体区125和p型扩展区150’均通过离子注入形成的情况中区125和150’的掺杂剂浓度的总和。坐标yi表示p型本体区125和p型扩展区150’的上部151之间的界面。p型扩展区150’的两个部分即上部151和下部152中的掺杂剂的分布是倒退分布。下部152中的分布N3的峰值高度大于上部151中的N3的峰值高度。上部151和下部152的倒退掺杂剂分布可以通过选择诸如注入剂量和注入能量的适当注入参数实现。
尽管在下部152中包括最高峰值的p型扩展区150’的倒退分布允许将雪崩电击穿偏移到半导体本体的深度中，可以使用不同的注入分布，即非倒退分布。
图5说明根据又一实施例的SiC沟槽MOSFET 102的一部分的剖面图。沟槽MOSFET 102类似于图3中示出的沟槽MOSFET 101，但是，另外包括邻接沟槽110的底面的n型电流伸展区（spreading zone）160。n型电流伸展区160内的最大掺杂剂浓度高于n型漂移区130的最大掺杂剂浓度。作为示例，电流伸展区160可以通过使用掺杂剂剂量在3×1012 cm-2 到 8×1012 cm-2之间的离子注入形成。
电流伸展区160的形成允许通过扩展位于沟槽110底面的沟道末端从沟道进入漂移区130的电流而改善沟槽MOSFET 102的导通电阻。
图6示出根据又一实施例的SiC沟槽MOSFET 103的一部分。
类似于图1中示出的沟槽MOSFET 100，沟槽MOSFET 103包括SiC半导体本体105、从半导体本体105的第一表面106延伸到半导体本体105中的至少一个沟槽110以及在与第一表面106相对的第二表面107的漏极区155。
不同于图1、3和5中示出的沟槽MOSFET 100、101和102，沟槽MOSFET 103包括与沟槽110的底面和部分侧壁邻接的p型本体区125’。沟槽MOSFET 103的沟道区域位于p型本体区125’邻接沟槽110的那部分侧壁。p型本体区125’ 经由邻接接触140’的底面的p型接触区145’电耦合到沟槽110中的接触140’。源极区135’邻接沟槽110的底面且源极区135’的顶面的一部分与接触140’的底面接触且因而电耦合到接触140’。
沟槽110内的接触140’ 通过介电结构115’与栅电极120’的第一部分121和栅电极120’的第二部分122电绝缘。在沟槽110的侧壁邻接p型本体区125’的介电结构115’的部分用作沟槽MOSFET 103的栅极电介质。
p型扩展区150’’例如通过第一表面106注入离子在第一表面形成。p型扩展区内的最大掺杂剂浓度高于p型本体区125’内的最大掺杂剂浓度。就这种关系而言，定义p型接触区145’的掺杂剂不认为是p型本体区125’的掺杂剂。作为示例，p型扩展区的剂量可以在1× 1013 cm-2至5×1014 cm-2之间。p型扩展区150’’在其顶面电耦合到接触142且例如可以与p型本体区125’短路。
n型漂移区130的一部分布置在p型扩展区150’’的底面和p型本体区125’的顶面之间。在漂移区的该部分中，沿着垂直沟道在从源极区135’到第一表面106的方向流动的电流被重定向为流入通过漂移区130到第二表面107的漏极区155的相反垂直方向的电流。
在沟槽MOSFET 103中，阻断操作模式中的高电场可以通过沟槽110的底部的p型本体区125’和位于第一面106的扩展区150’’从介电结构115’屏蔽。沟槽MOSFET 103允许栅极电介质的改善的可靠性。
诸如“下”、“下方”、“下面”、“上”、“上方”等空间相对术语用于简单描述目的以解释一个元件相对于第二元件的定位。除了与图中示意的取向不同的取向之外，这些术语旨在包含器件的不同取向。而且，诸如“第一”、“第二”等术语也用于描述各个元件、区域、部分等且并不旨在限制。贯穿说明书，相似的术语表示相似的元件。
在上述实施例中，半导体区域通过n型或p型指示。根据其他实施例，这些区域的导电性可以颠倒。
当在此使用时，术语“电耦合”并不意味着元件必须直接耦合在一起而是可以在“电耦合”元件之间提供居间元件。
应当理解，除非明确声明，此处描述的各个实施例的特征可以彼此组合。
尽管此处已经说明和描述了特定实施例，本领域技术人员应当理解，在不偏离本发明的范围的条件下，各种备选和/或等价实现可以代替示出和描述的特定实施例。本申请旨在覆盖此处讨论的特定实施例的适应或变型。因此，旨在表明，本发明仅由权利要求及其等价限制。
Claims (22)
1.一种半导体器件，包含：
碳化硅半导体本体；
在第一表面延伸到碳化硅半导体本体中的沟槽；
在沟槽内的栅极电介质和栅电极；
与沟槽的侧壁邻接的第一导电类型的本体区，该本体区经由包括比本体区更高最大掺杂剂浓度的本体接触区电耦合到接触；
经由本体区电耦合到接触的第一导电类型的扩展区，其中该扩展区沿着垂直于第一表面的垂直方向的最大掺杂剂浓度高于本体区沿着垂直方向的最大掺杂剂浓度；并且其中
第一表面和扩展区的底面之间的距离大于第一表面和沟槽的底面之间的距离。
2.根据权利要求1所述的半导体器件，其中：
扩展区沿着垂直于沟槽的侧壁的横向方向的上部的宽度小于本体区的宽度。
3.根据权利要求2所述的半导体器件，其中：
沟槽的侧壁和扩展区的上部之间的最短横向距离处于0 μm至1 μm的范围内。
4.根据权利要求3所述的半导体器件，其中：
扩展区的上部的宽度小于扩展区的下部的宽度。
5.根据权利要求1所述的半导体器件，其中：
扩展区沿着垂直方向的掺杂剂分布是倒退分布。
6.根据权利要求5所述的半导体器件，其中：
扩展区沿着垂直方向的掺杂剂分布峰值处于扩展区的下半部，所述下半部比扩展区的上半部在半导体本体内布置的更深。
7.根据权利要求1所述的半导体器件，其中：
扩展区包括在1013 cm-2和 5×1014 cm-2之间的掺杂剂剂量。
8.根据权利要求1所述的半导体器件，其中：
扩展区的底面到沟槽的底面的垂直距离在500nm至1000nm之间；并且
沟槽沿着横向方向的宽度在1 μm至2 μm之间。
9.根据权利要求1所述的半导体器件，其中：
扩展区的底面和侧面邻接与第一导电类型不同的第二导电类型的漂移区。
10.根据权利要求9所述的半导体器件，还包含：
与沟槽的底面邻接的第二导电类型的电流伸展区，该电流伸展区包括比漂移区内的最大掺杂剂浓度高的最大掺杂剂浓度。
11.根据权利要求10所述的半导体器件，其中：
电流伸展区包括在3×1012 cm-2和8×1012 cm-2之间的掺杂剂剂量。
12.根据权利要求1所述的半导体器件，其中：
半导体器件是沟槽金属氧化物半导体场效应晶体管。
13.一种半导体器件，包含：
碳化硅半导体本体；
在第一表面延伸到碳化硅半导体本体中的沟槽;
沟槽内的栅极电介质、栅电极和导电区，该导电区与栅电极电绝缘；
邻接沟槽的底面和一部分侧壁的第一导电类型的本体区，该本体区经由沟槽的底面电耦合到导电区；
邻接沟槽的底面的第二导电类型的源极区，该源极区经由沟道的底面电耦合到导电区；
位于第一表面的第一导电类型的扩展区；以及
第二导电类型的漂移区，其中漂移区的一部分布置在扩展区和本体区之间且邻接沟槽的侧壁。
14.根据权利要求13所述的半导体器件，其中：
扩展区电耦合到扩展区的顶面上的接触。
15.根据权利要求14所述的半导体器件，还包含：
本体区和扩展区之间的短路电路。
16.根据权利要求13所述的半导体器件，其中：
栅电极包括配置成控制邻接沟槽的第一侧壁的沟道区域的导电性的第一栅电极部分以及配置成控制邻接与第一侧壁相对的沟槽的第二侧壁的沟道区域的导电性的第二栅电极部分。
17.根据权利要求13所述的半导体器件，其中：
本体区的侧面和沟槽的侧壁之间的本体区的横向尺寸在0.2 μm至1 μm之间。
18.根据权利要求13所述的半导体器件，其中：
扩展区包括在1013 cm-2至 5×1014 cm-2之间的掺杂剂剂量。
19.根据权利要求13所述的半导体器件，其中：
扩展区沿着垂直于第一表面的垂直方向的最大掺杂剂浓度高于本体区沿着垂直方向的最大掺杂剂浓度。
20.根据权利要求13所述的半导体器件，其中：
半导体器件是沟槽金属氧化物半导体场效应晶体管。
21.一种集成电路，包含根据权利要求1所述的半导体器件。
22.一种集成电路，包含根据权利要求13所述的半导体器件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/854974 | 2010-08-12 | ||
| US12/854,974 US8525254B2 (en) | 2010-08-12 | 2010-08-12 | Silicone carbide trench semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102376751A true CN102376751A (zh) | 2012-03-14 |
| CN102376751B CN102376751B (zh) | 2017-06-20 |
Family
ID=45528546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110231060.0A Active CN102376751B (zh) | 2010-08-12 | 2011-08-12 | 碳化硅沟槽半导体器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8525254B2 (zh) |
| JP (1) | JP5539931B2 (zh) |
| CN (1) | CN102376751B (zh) |
| DE (1) | DE102011052473B4 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103839943A (zh) * | 2012-11-26 | 2014-06-04 | 英飞凌科技奥地利有限公司 | 半导体器件 |
| CN104078514A (zh) * | 2013-03-26 | 2014-10-01 | 英飞凌科技股份有限公司 | 碳化硅器件和用于形成碳化硅器件的方法 |
| CN112614885A (zh) * | 2015-10-22 | 2021-04-06 | 英飞凌科技股份有限公司 | 具有完全耗尽的沟道区的功率半导体晶体管 |
| WO2022062941A1 (zh) * | 2020-09-24 | 2022-03-31 | 江苏宏微科技股份有限公司 | 一种功率器件及其制作方法 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012069797A (ja) * | 2010-09-24 | 2012-04-05 | Toyota Motor Corp | 絶縁ゲート型トランジスタ |
| US8637922B1 (en) | 2012-07-19 | 2014-01-28 | Infineon Technologies Ag | Semiconductor device |
| TWI473267B (zh) | 2012-11-06 | 2015-02-11 | Ind Tech Res Inst | 金氧半場效電晶體元件 |
| US9035322B2 (en) | 2013-03-26 | 2015-05-19 | Infineon Technologies Ag | Silicon carbide device and a method for manufacturing a silicon carbide device |
| JP6135364B2 (ja) * | 2013-07-26 | 2017-05-31 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP6098417B2 (ja) * | 2013-07-26 | 2017-03-22 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP6237408B2 (ja) * | 2014-03-28 | 2017-11-29 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US9978840B2 (en) * | 2014-06-30 | 2018-05-22 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing the same |
| WO2016002766A1 (ja) * | 2014-06-30 | 2016-01-07 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置およびその製造方法 |
| JP6428489B2 (ja) | 2014-09-16 | 2018-11-28 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| WO2016042738A1 (ja) * | 2014-09-16 | 2016-03-24 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| DE102014117780B4 (de) | 2014-12-03 | 2018-06-21 | Infineon Technologies Ag | Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung |
| US9577073B2 (en) | 2014-12-11 | 2017-02-21 | Infineon Technologies Ag | Method of forming a silicon-carbide device with a shielded gate |
| DE102014119465B3 (de) | 2014-12-22 | 2016-05-25 | Infineon Technologies Ag | Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas |
| JP2016139698A (ja) * | 2015-01-27 | 2016-08-04 | フェニテックセミコンダクター株式会社 | 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 |
| US9324800B1 (en) * | 2015-02-11 | 2016-04-26 | Freescale Semiconductor, Inc. | Bidirectional MOSFET with suppressed bipolar snapback and method of manufacture |
| JP6439606B2 (ja) * | 2015-06-18 | 2018-12-19 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| JP2017059600A (ja) | 2015-09-14 | 2017-03-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP6032337B1 (ja) | 2015-09-28 | 2016-11-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6778373B2 (ja) | 2015-10-16 | 2020-11-11 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| DE112016003509B4 (de) | 2015-10-16 | 2023-07-20 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung |
| JP6759563B2 (ja) | 2015-11-16 | 2020-09-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6526591B2 (ja) | 2016-03-16 | 2019-06-05 | 株式会社東芝 | 半導体装置 |
| JP7029710B2 (ja) | 2017-06-16 | 2022-03-04 | 富士電機株式会社 | 半導体装置 |
| JP7106882B2 (ja) * | 2018-02-09 | 2022-07-27 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| DE102018103973B4 (de) | 2018-02-22 | 2020-12-03 | Infineon Technologies Ag | Siliziumcarbid-halbleiterbauelement |
| DE102019111308A1 (de) | 2018-05-07 | 2019-11-07 | Infineon Technologies Ag | Siliziumcarbid halbleiterbauelement |
| DE102018124740A1 (de) | 2018-10-08 | 2020-04-09 | Infineon Technologies Ag | Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements |
| US10586845B1 (en) | 2018-11-16 | 2020-03-10 | Infineon Technologies Ag | SiC trench transistor device and methods of manufacturing thereof |
| US10985248B2 (en) | 2018-11-16 | 2021-04-20 | Infineon Technologies Ag | SiC power semiconductor device with integrated Schottky junction |
| US10903322B2 (en) | 2018-11-16 | 2021-01-26 | Infineon Technologies Ag | SiC power semiconductor device with integrated body diode |
| EP3944742A1 (en) | 2020-06-18 | 2022-02-02 | Dynex Semiconductor Limited | Sic mosfet with asymmetric trench oxide and method of manufacture |
| JP2024071184A (ja) | 2022-11-14 | 2024-05-24 | 株式会社日立製作所 | 炭化ケイ素半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1032331A (ja) * | 1996-07-15 | 1998-02-03 | Nec Corp | 半導体装置及びその製造方法 |
| US5719409A (en) * | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
| US6091108A (en) * | 1997-11-13 | 2000-07-18 | Abb Research Ltd. | Semiconductor device of SiC having an insulated gate and buried grid region for high breakdown voltage |
| JP2000269487A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998004004A1 (en) * | 1996-07-19 | 1998-01-29 | Siliconix Incorporated | High density trench dmos transistor with trench bottom implant |
| DE19840032C1 (de) | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
| DE10024480B4 (de) | 2000-05-18 | 2006-02-16 | Infineon Technologies Ag | Kompensationsbauelement mit verbesserter Robustheit |
| US7102182B2 (en) | 2001-11-30 | 2006-09-05 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
| DE102006025218B4 (de) | 2006-05-29 | 2009-02-19 | Infineon Technologies Austria Ag | Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben |
| DE102006061994B4 (de) | 2006-12-21 | 2011-05-05 | Infineon Technologies Austria Ag | Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben |
| JP2008177335A (ja) | 2007-01-18 | 2008-07-31 | Fuji Electric Device Technology Co Ltd | 炭化珪素絶縁ゲート型半導体装置。 |
| JP5303839B2 (ja) | 2007-01-29 | 2013-10-02 | 富士電機株式会社 | 絶縁ゲート炭化珪素半導体装置とその製造方法 |
| US7582922B2 (en) | 2007-11-26 | 2009-09-01 | Infineon Technologies Austria Ag | Semiconductor device |
| US7989882B2 (en) * | 2007-12-07 | 2011-08-02 | Cree, Inc. | Transistor with A-face conductive channel and trench protecting well region |
| JP5721308B2 (ja) * | 2008-03-26 | 2015-05-20 | ローム株式会社 | 半導体装置 |
| JP4640439B2 (ja) * | 2008-04-17 | 2011-03-02 | 株式会社デンソー | 炭化珪素半導体装置 |
| JP5525940B2 (ja) * | 2009-07-21 | 2014-06-18 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
-
2010
- 2010-08-12 US US12/854,974 patent/US8525254B2/en active Active
-
2011
- 2011-07-29 JP JP2011166865A patent/JP5539931B2/ja active Active
- 2011-08-08 DE DE102011052473.8A patent/DE102011052473B4/de active Active
- 2011-08-12 CN CN201110231060.0A patent/CN102376751B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5719409A (en) * | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
| JPH1032331A (ja) * | 1996-07-15 | 1998-02-03 | Nec Corp | 半導体装置及びその製造方法 |
| US6091108A (en) * | 1997-11-13 | 2000-07-18 | Abb Research Ltd. | Semiconductor device of SiC having an insulated gate and buried grid region for high breakdown voltage |
| JP2000269487A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103839943A (zh) * | 2012-11-26 | 2014-06-04 | 英飞凌科技奥地利有限公司 | 半导体器件 |
| CN103839943B (zh) * | 2012-11-26 | 2017-04-12 | 英飞凌科技奥地利有限公司 | 半导体器件 |
| US9941272B2 (en) | 2012-11-26 | 2018-04-10 | Infineon Technologies Austria Ag | Method of producing a semiconductor device |
| US10679983B2 (en) | 2012-11-26 | 2020-06-09 | Infineon Technologies Austria Ag | Method of producing a semiconductor device |
| CN104078514A (zh) * | 2013-03-26 | 2014-10-01 | 英飞凌科技股份有限公司 | 碳化硅器件和用于形成碳化硅器件的方法 |
| CN104078514B (zh) * | 2013-03-26 | 2017-10-31 | 英飞凌科技股份有限公司 | 碳化硅器件和用于形成碳化硅器件的方法 |
| CN107658216A (zh) * | 2013-03-26 | 2018-02-02 | 英飞凌科技股份有限公司 | 碳化硅器件和用于形成碳化硅器件的方法 |
| CN112614885A (zh) * | 2015-10-22 | 2021-04-06 | 英飞凌科技股份有限公司 | 具有完全耗尽的沟道区的功率半导体晶体管 |
| CN112614885B (zh) * | 2015-10-22 | 2024-04-12 | 英飞凌科技股份有限公司 | 具有完全耗尽的沟道区的功率半导体晶体管 |
| WO2022062941A1 (zh) * | 2020-09-24 | 2022-03-31 | 江苏宏微科技股份有限公司 | 一种功率器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5539931B2 (ja) | 2014-07-02 |
| DE102011052473A1 (de) | 2012-02-16 |
| CN102376751B (zh) | 2017-06-20 |
| DE102011052473B4 (de) | 2018-11-29 |
| JP2012044167A (ja) | 2012-03-01 |
| US20120037920A1 (en) | 2012-02-16 |
| US8525254B2 (en) | 2013-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102376751A (zh) | 碳化硅沟槽半导体器件 | |
| JP6640904B2 (ja) | トレンチ下部にオフセットを有するＳｉＣ半導体デバイス | |
| JP6622343B2 (ja) | 炭化ケイ素半導体デバイス及びその製造方法 | |
| CN103137494B (zh) | 半导体器件和场电极 | |
| US10062749B2 (en) | High voltage semiconductor devices and methods of making the devices | |
| JP4564510B2 (ja) | 電力用半導体素子 | |
| CN102420249B (zh) | 功率半导体装置 | |
| CN101632151B (zh) | 可实现三维电荷耦合的高电压半导体功率组件结构 | |
| US10115817B2 (en) | Method of manufacturing a semiconductor device | |
| US20050098846A1 (en) | MIS-type semiconductor device | |
| US20090273031A1 (en) | Semiconductor device | |
| CN103996705A (zh) | 带有具有竖直杂质分布的超级结结构的半导体器件 | |
| US20180130898A1 (en) | Ruggedized Symmetrically Bidirectional Bipolar Power Transistor | |
| US20160225862A1 (en) | Semiconductor device | |
| JP2021040131A (ja) | トレンチ・ゲートを有する炭化ケイ素デバイス | |
| US20210320170A1 (en) | Insulated Gate Power Semiconductor Device and Method for Manufacturing Such Device | |
| WO2018147466A1 (ja) | 半導体装置 | |
| US8530300B2 (en) | Semiconductor device with drift regions and compensation regions | |
| CN203250745U (zh) | 半导体器件 | |
| CN113571575B (zh) | 碳化硅功率半导体器件和场效应晶体管 | |
| CN103872098A (zh) | 功率半导体器件 | |
| CN104576730A (zh) | 超级结器件及其制造方法 | |
| EP3223316A1 (en) | Wide bandgap power semiconductor device and method for manufacturing such a device | |
| CN117099209A (zh) | 功率半导体器件和用于制造功率半导体器件的方法 | |
| CN203386759U (zh) | 半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |