CN107658216A - 碳化硅器件和用于形成碳化硅器件的方法 - Google Patents

碳化硅器件和用于形成碳化硅器件的方法 Download PDF

Info

Publication number
CN107658216A
CN107658216A CN201710911179.XA CN201710911179A CN107658216A CN 107658216 A CN107658216 A CN 107658216A CN 201710911179 A CN201710911179 A CN 201710911179A CN 107658216 A CN107658216 A CN 107658216A
Authority
CN
China
Prior art keywords
silicon carbide
layer
carborundum
edge termination
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710911179.XA
Other languages
English (en)
Inventor
R·拉普
C·黑希特
J·康拉斯
W·伯格纳
H-J·舒尔策
R·埃尔佩尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/850,374 external-priority patent/US9035322B2/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107658216A publication Critical patent/CN107658216A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提出了一种碳化硅器件和用于形成碳化硅器件的方法。碳化硅器件包含碳化硅衬底、无机钝化层结构和模塑材料层。无机钝化层结构至少部分第横向地覆盖碳化硅衬底的主表面，并且模塑材料层被布置为邻近于无机钝化层结构。

Description

碳化硅器件和用于形成碳化硅器件的方法
本申请是2014年3月25日提交的申请号为201410113715.8、发明名称为“碳化硅器件和用于形成碳化硅器件的方法”的中国发明专利申请的分案申请。
相关申请的交叉引用
本申请是于2013年3月26日提交的美国专利申请No.13/850,374的部分继续申请。
技术领域
实施例涉及碳化硅技术并且特别涉及碳化硅器件和用于形成碳化硅器件的方法。
背景技术
由于大的带隙，碳化硅器件包括与在热生长二氧化硅中的最大耐受场强同样高的高击穿场强。在碳化硅器件的半导体表面(例如，在边缘终端)，非常高的电场能够出现，这表示了至少针对钝化层的高应力。例如，在多于1.5MV/cm的范围内的电场能够在碳化硅器件实施的边缘区域出现，以使得可能需要具有像聚酰亚胺包括良好的击穿抗力(＞3MV/cm)的材料的钝化。但是，聚酰亚胺钝化可能聚集水分，这可能导致碳化硅的腐蚀。
因此，考虑高电场和水分的钝化对于碳化硅器件的击穿行为和长期可靠性是重要的。
发明内容
根据实施例的碳化硅器件包括碳化硅衬底、无机钝化层结构和模塑材料层。无机钝化层结构至少部分地横向地覆盖碳化硅衬底的主表面，并且模塑材料层被布置为邻近于无机钝化层结构。
通过使用用于保护碳化硅表面的无机钝化结构，由于与模塑材料层的直接接触电场能够被充分地减少，并且碳化硅表面与水分聚集材料(例如，聚酰亚胺)的接触能够被避免。以这种方式，碳化硅器件的击穿行为和长期可靠性能够被改善。
一些实施例涉及碳化硅器件，该碳化硅器件包括碳化硅衬底和至少部分第横向地覆盖碳化硅衬底的主表面的无机钝化层结构。碳化硅衬底和无机钝化层被配置以使得当碳化硅衬底的至少一个区域包括至少2.3MV/cm的电场时，在位置与碳化硅衬底相对的无机钝化层结构的表面的电场低于500kV/cm。
通过在碳化硅衬底内结合场降低措施使用无机钝化结构，虽然至少2.3MV/cm的场在碳化硅衬底内出现，在无机钝化结构的外表面的场能够被减少至低于500kV/cm。以这种方式，具有比聚酰亚胺更好的抗水性的大量种类的除聚酰亚胺之外的有机材料能够被用于在无机钝化结构之上的附加的钝化层。备选地，模塑材料能够被实施为邻近于无机钝化结构。碳化硅器件的击穿行为和长期可靠性可以被改善。
在一些实施例中，碳化硅衬底包括外延碳化硅层和和掩埋横向碳化硅边缘终端区域，外延碳化硅层包括第一导电类型，掩埋横向碳化硅边缘终端区域包括第二导电类型位于外延碳化硅层内。掩埋横向碳化硅边缘终端区域被包括第一导电类型的碳化硅表面层覆盖。
由于掩埋横向碳化硅边缘终端区域，在碳化硅器件的操作期间出现的电场能够朝向碳化硅器件的边缘减少。此外，通过将掩埋横向碳化硅边缘终端区域掩埋在碳化硅表面层之下，掩埋横向碳化硅边缘终端区域能够被保护以免受降解(例如，以免受氧化)。以这种方式，高温度稳定性和/或抗水性能够被实现，结果是改善的击穿行为和/或改善的长期可靠性。进一步，由于碳化硅表面层，在碳化硅器件的表面电场能够朝向边缘减少。
一些实施例涉及包括厚度的掩埋横向碳化硅边缘终端区域，以使得至少在碳化硅器件的预定义的状态中，掩埋横向碳化硅边缘终端区域和碳化硅表面层的p-n结的耗尽区至少在某中程度延伸到与掩埋横向碳化硅边缘终端区域相对的碳化硅表面层的表面。以这种方式，穿过碳化硅表面层的泄漏电流能够被避免或能够被保持较低。
一些实施例涉及用于形成碳化硅器件的方法，包括形成至少部分第横向地覆盖碳化硅衬底的主表面的无机钝化层结构和形成邻近于无机钝化层结构的模塑材料层。
以这种方式，具有改善的击穿行为和长期可靠性的碳化硅器件能够可以用较低的工作来提供。
在一些实施例中，用于形成碳化硅器件的方法进一步包括至少形成具有第一导电类型的外延碳化硅层和具有第二导电类型的位于外延碳化硅层内的掩埋横向碳化硅边缘终端区域。掩埋横向碳化硅边缘终端区域被形成以使得其被包括第一导电类型的碳化硅表面层覆盖。
所提出的方法是能够制造掩埋边缘终端。由于掩埋横向碳化硅边缘终端区域，在碳化硅器件的操作期间出现的电场能够朝向碳化硅器件的边缘被减少。进一步，通过将掩埋横向碳化硅边缘终端区域掩埋在碳化硅表面层之下，掩埋横向碳化硅边缘终端区域能够被保护以免受降解(例如，以免受氧化)。以这种方式，高温度可靠性和/或抗水性能够被实现，导致改善的击穿行为和/或改善的长期可靠性。进一步，由于碳化硅表面层，在碳化硅器件表面的电场处能够被减少。
在一些实施例中，掩埋横向碳化硅边缘终端区域的制造包括通过表示碳化硅表面层的外延碳化硅层的表面区域将第二导电类型的离子注入至外延碳化硅层中，以使得掩埋横向碳化硅边缘终端区域被外延碳化硅层的碳化硅表面层覆盖。以这种方式，掩埋层能够用较低的努力来实施。
一些另外的实施例涉及掩埋横向碳化硅边缘终端区域的制造，包括将第二导电类型的离子注入至外延碳化硅层的表面区域中，以使得掩埋横向碳化硅边缘终端区域被暴露在外延碳化硅层的表面处。此外，碳化硅表面层被外延地沉积在外延碳化硅层之上，以使得掩埋横向碳化硅边缘终端区域被碳化硅表面层覆盖。以这种方式，在掩埋横向碳化硅边缘终端区域的边缘处向碳化硅表面层的注入离子的拖尾效应能够被避免。此外，碳化硅表面层能够以几乎任意的厚度来实施。进一步，碳化硅表面层的掺杂浓度能够在宽的范围中被挑选并且不依赖于包括掩埋横向碳化硅边缘终端区域的外延碳化硅层的掺杂浓度。
附图说明
装置和/或方法的一些实施例将在下文中仅通过示例的方式并且参考附图来描述，其中
图1A示出了碳化硅器件的示意性横截面；
图1B示出了在图1A中示出的碳化硅器件的示意性俯视图；
图1C-1F示出了图示碳化硅器件的形成的示意性横截面；
图1G示出了碳化硅器件的一部分的示意性横截面；
图2A、2B示出了碳化硅器件的示意性横截面；
图3示出了碳化硅器件的边缘区域的示意性横截面；
图4A-4C示出了碳化硅器件的示意性横截面；
图5A示出了碳化硅器件的示意性横截面；
图5B示出了在图5A中示出的碳化硅器件的示意性俯视图；以及
图6示出了用于制造碳化硅器件的方法的流程图。
具体实施方式
各种示例实施例现将参考附图来被更完全地描述，该附图中一些示例实施例在其中被图示。在图中，线、层和/或区域的厚度可能为了清晰而被放大。
因此，当示例实施例能够有各种修改和备选形式时，实施例在其中通过在图中的示例的方式被示出并且将在本文中被详细地描述。但是将理解的是不存在限制示例实施例为被公开的具体形式的意图，而是相反，示例实施例将覆盖属于本发明的范围内的所有修改、等同和替代。贯穿图的描述，相同的数字指的是相同的或相似的元件。
将理解的是当元件被称为被“连接”或“耦合”到另一个元件时，它能够被直接地连接或耦合到其它的元件或介入元件可能出现。相比之下，当元件被称为被“直接连接”或“直接耦合”到另一个元件时，不存在介入元件出现。用于描述在元件之间的关系的其它词应以相同的方式被解释(例如，“在之间”相对于“直接地在之间”，“邻近于”相对于“直接地邻近于”等)。
本文中使用的术语仅是用于描述具体的实施例的目的，并且不是旨于限制示例实施例。如本文中使用的，单数形式“一”、“一个”和“该”旨于也包括复数形式，除非上下文清楚地另外表明。将进一步理解的是术语“包括”、“包含”当在本文中被使用时，指定所述的特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在或附加。
除非被另外定义，所有本文中使用的术语(包括技术和科学术语)具有和由在示例实施例属于的领域中的一个普通的技术人员所一般地理解的一样的含义。将进一步理解的是术语，例如，那些在一般地使用的字典中定义的，应被解释为具有与在相关领域的背景中的它们的含义一致的含义，并且将不在理想化的或过于正式的意义中被解释，除非本文中明确地如此定义。
图1A和1B示出了根据实施例的碳化硅器件100的示意图。碳化硅器件100包括碳化硅衬底110、无机钝化层结构120和模塑材料层130。无机钝化层结构120至少部分地横向地覆盖碳化硅衬底110的主表面112，并且模塑材料层130被布置为邻近于无机钝化层结构120。
通过使用用于保护碳化硅表面112的无机钝化结构120，由于与模塑材料层130的直接接触电场能够被充分地减少，并且碳化硅表面112和水分聚集材料的接触(例如，聚酰亚胺)能够被避免。以这种方式，碳化硅器件100的击穿行为和长期可靠性能够被改善。
碳化硅器件衬底100可以是基于包括至少主要地(例如，多于50％、多于70％或多于90％)碳化硅的碳化硅的半导体衬底。碳化硅衬底可以包括取决于碳化硅器件100的类型(例如，肖特基二极管、合并pin肖特基二极管、p-n二极管、双极型晶体管、场效应晶体管、金属氧化物半导体晶体管或面结型栅场效应晶体管)的配置(例如，关于外延层布置和掺杂)。
碳化硅器件100的主表面112可以是碳化硅器件100的碳化硅衬底110朝向在碳化硅层之上的金属层、绝缘层或钝化层(例如，无机钝化层结构)的表面。相比于碳化硅器件100的基本上垂直的边缘表面(例如，与其它分离碳化硅器件的碳化硅衬底所产生)，碳化硅器件100的主表面112可以是基本上水平的表面。碳化硅器件100的主表面112可以是基本上平坦的平面(例如，忽略由于制造过程碳化硅层的不平坦)。主表面112可以是用于连接碳化硅衬底的至少一部分有源区(例如，用于实施碳化硅器件的电功能的碳化硅结构的半导体区域)到金属层(例如，实施焊盘或连接有源区到焊盘)的接触面。进一步，碳化硅衬底可以包括与主表面相对的的背面表面(例如，用于背面接触的实施方式)。
层的横向扩展或延伸可以是平行于碳化硅器件110的主表面112的扩展。
换句话说，碳化硅器件110的主表面112可以是碳化硅和在碳化硅之上的绝缘层、金属层或钝化层之间的分界面。相比之下，碳化硅器件100的边缘是基本上正交于碳化硅器件100的主表面112的表面。
在这个定义的视图中，碳化硅器件100的层可以基本上或主要地在两个横向方向中扩展，并且包括正交于横向方向测量的厚度。
无机钝化层结构120可以主要地包括(例如，多于50％、多于70％或多于90％或排外地无机材料)无机材料(例如，二氧化硅或氮化硅)。无机钝化层结构120可以包括在碳化硅器件110的主表面112之上布置的一个或多个无机钝化层。无机钝化层可以是例如二氧化硅层(例如，主要地包括SiO2)、氮化硅层(例如，主要地包括Si3N4)或氮氧化硅层(例如，主要地包括SiOxNy)。例如，无机钝化层结构120可以仅包括氮氧化硅层或第一层(例如，二氧化硅)和第二层(例如，氮化硅)的组合。备选地，无机钝化层结构120可以进一步包括无机层。例如，氮化硅层可以被布置为邻近于模塑材料层130，并且二氧化硅层可以被布置为邻近于碳化硅衬底110，或反之亦然。
无机钝化层结构120降低了朝向模塑材料层130的电场并且保护了至少一部分主表面112以免受水分。
无机钝化层结构120的厚度可以在宽的范围中挑选，该范围取决于例如碳化硅器件100的类型和/或由碳化硅器件100处理的电压。
无机钝化层结构120可以包括厚度和/或层结构，以使得与模塑材料层130接触的在无机钝化层结构120的表面的电场在碳化硅器件的有源状态中低于500kV/cm(或低于1MV/cm、低于700kV/cm或低于400kV/cm)。以这种方式，电场被充分地减少以便于实施与无机钝化层结构120接触的模塑材料层130。备选地，碳化硅衬底110也可以包括用于降低朝向主表面112的电场的结构(例如，边缘终端结构)。换句话说，碳化硅衬底110与无机钝化层结构120组合可以被配置以使得在与模塑材料层130接触的无机钝化层结构120的表面的电场碳化硅器件的有源状态中低于500kV/cm(或低于1MV/cm、低于700kV/cm或低于400kV/cm)。贯穿位于碳化硅衬底110的无机钝化层结构120的至少50％、至少80％或整个表面，电场可以低于500kV/cm。
例如，无机钝化层结构120可以包括在2μm和10μm之间(或在2.5μm和5μm之间或在3μm和4μm之间)的厚度。例如，无机钝化层结构120可以包括具有在2μm和3.5μm之间(例如，2.7μm)的厚度的二氧化硅层和具有在500nm和1μm之间(例如，800nm)的厚度的氮化硅层。
碳化硅器件100的有源的状态可以是以下状态，在其中碳化硅器件100提供了在碳化硅器件100的正常的或意图的操作的条件下的最大总电流或提供了标称电流(例如，根据设备的说明书)。标称电流可以是例如设备能够针对多于的将由设备达到的使用期限的50％(或多于70％或多于90％)在有源状态中提供的电流。备选地，碳化硅器件100的有源状态可以是以下状态，在其中碳化硅衬底的至少一部分包括至少2.3MV/cm(或多于3MV/cm、多于2MV/cm或多于1.5MV/cm)的电场，或最大阻断电压被施加于碳化硅器件100。
模塑材料层130可以是覆盖碳化硅器件100的碳化硅裸片(例如，碳化硅衬底、金属层、绝缘层和/或钝化层)的模塑材料或软的铸造材料。模塑材料层130可以至少主要地包括例如环氧树脂、二氧化硅或硅胶的至少一个。
模塑材料层130可以是沿着碳化硅衬底110的主表面112的横向非结构化层(例如，不具有未覆盖的无机钝化层结构、金属层或碳化硅衬底的主表面的中断区域)。换句话说，模塑材料层可以至少沿着碳化硅衬底110的整个主表面112延伸(例如，忽略如用于连接碳化硅器件到外部设备的接合线或引线框架的电连接)。进一步，如在图1A中指示的，模塑材料层130可以还沿着碳化硅衬底110的垂直边缘任选地延伸。
模塑材料层130被布置为邻近于无机钝化层结构120。无机钝化层结构120可以是碳化硅器件100的碳化硅裸片朝向模塑材料层130的最后的无机层。换句话说，模塑材料层130可以与无机钝化层结构120直接接触。在模塑材料层130和无机钝化层结构120之间的附加层(例如，聚酰亚胺)可以不是必需的。换句话说，模塑材料层130可以被被布置为邻近于无机钝化层结构120，而不具有有机材料层在中间，特别是聚酰亚胺材料。以这种方式，碳化硅器件100的针对水分的抗性能够被改善。
无机钝化层结构120可以包括至少一个中断区域，例如如在图1A和1B中所示，在其中碳化硅衬底110或在碳化硅衬底110之上的金属层不被无机钝化层结构120覆盖。以这种方式，碳化硅衬底110的接触区域或连接碳化硅衬底110的接触区域的金属层能够被连接到外部设备(例如，通过接合线或引线框架)。然而，至少一个的中断区域可以被模塑材料层130覆盖(例如，忽略如用于连接碳化硅器件到外部设备的接合线或引线框架的电连接)。换句话说，无机钝化层结构120可以包括至少一个中断区域。碳化硅衬底110的主表面在无机钝化层结构120的至少一个的中断区域内未被无机钝化层结构120覆盖。进一步，模塑材料层130可以延伸穿过无机钝化层结构120的中断区域。以这种方式，碳化硅器件100能够被连接到外部设备。例如，碳化硅衬底110的整个主表面112可以被无机钝化层结构120(例如，在边缘区域)或金属层(在有源区域)覆盖。
无机钝化层结构120可以包括任意数量的中断区域。例如，无机钝化层结构120可以包括针对每个电接触(例如，场效应晶体管的栅极和源极或双极型晶体管的集电极和基极)以与一个或多个外部设备的不同的外部接触或电势连接的中断区域。
取决于碳化硅器件的类型，高电场可能在碳化硅衬底110的主表面112的不同的区域出现。例如，靠近碳化硅衬底110(例如，在具有背面电极或接触的设备中)的边缘的区域或在碳化硅衬底的表面的pn-结附近的区域可以在碳化硅器件的有源状态中包括高电场。这些区域可以被无机钝化层结构120覆盖以使得电场朝向模塑材料层130减少。
例如，碳化硅衬底110包括在碳化硅衬底的边缘处围绕碳化硅衬底110的有源区的边缘区域。无机钝化层结构120可以被布置为至少在边缘区域内与碳化硅衬底110和模塑材料层130接触。换句话说，无机钝化层结构120可以直接地位于碳化硅衬底110和在碳化硅衬底110的边缘区域的模塑材料层130之间。
碳化硅衬底110的有源区(或单元区)可以是横向扩展越过碳化硅衬底110，或例如提供碳化硅衬底100的主要的功能(例如，晶体管、二极管或电路)，碳化硅衬底110包括、导致或提供在碳化硅衬底110的有源状态中流动通过碳化硅器件100的电流的多于50％(或多于70％、多于80％或多于90％)的电流。
任选地、附加地或备选地，对于在上文中提到的一个或多个方面，碳化硅衬底110可以包括用于减少在被危及的区域(例如，边缘区域)的电场的措施。例如，碳化硅衬底110可以包括在碳化硅衬底110的边缘区域内的结终端延伸区域或相反导电类型的一个或多个环形结构。
例如，碳化硅衬底110可以包括在碳化硅衬底的边缘围绕碳化硅衬底110的有源区的边缘区域。进一步，碳化硅衬底110可以包括具有主要地(例如，已占用体积的多于50％、多于70％或多于90％)第一导电类型和位于围绕碳化硅衬底110的有源区的边缘区域内的至少一个边缘终端区域的外延碳化硅层。边缘终端区域可以具有第二导电类型。以这种方式，在边缘区域内的电场能够朝向碳化硅衬底110的主表面减少以使得具有更低厚度的无机钝化层结构120可以是足够的。
第一导电类型能够是p-掺杂(例如，由在外延过程期间结合铝离子或硼离子导致)或n-掺杂(由在外延过程期间结合氮离子、磷离子或砷离子导致)。因此，第二导电类型指示对立的n-掺杂或p-掺杂。换句话说，第一导电类型可以指示n-掺杂并且第二导电类型可以指示p-掺杂，或反之亦然。
图1C-1F示出了根据实施例在具有结终端延伸区域的碳化硅衬底110之上形成无机钝化层结构的示意图。
碳化硅衬底110(例如，将要被形成的碳化硅器件的漂移层)被由实施到碳化硅衬底110的有源区的电接触的金属层140向碳化硅衬底110的有源区覆盖。进一步，碳化硅衬底110包括在被横向布置在金属层140(例如，镀金属)的边缘的碳化硅衬底110的主表面的结终端延伸区域114。在这个结构之上，二氧化硅层122如由图1C所示被沉积。如由图1D所示，这之后是氮化硅层124的沉积。二氧化硅层122和氮化硅层124表示无机钝化层结构。
此外，聚酰亚胺层126被沉积和结构化以使得氮化硅层124如由图1E所示在金属层140上面未被覆盖。结构化的聚酰亚胺层126被用作用于结构化无机钝化层结构的掩膜。换句话说，氮化硅层124和二氧化硅层122如由图1F所示在不由聚酰亚胺层126覆盖的区域被去除。
然后，聚酰亚胺层126被去除并且裸片由模塑材料层模塑以使得模塑材料层位于邻近于无机钝化层结构。
图1C-1F示出了针对用于硬钝化的沉积和结构化的过程的示例。
图1G示出了根据实施例的碳化硅器件190的一部分的示意性横截面。碳化硅器件190的实施方式相似于在图1A中所示的实施方式。此外，碳化硅衬底110朝向碳化硅衬底110的有源区由金属层140(例如，铝边缘)覆盖，金属层140实施到碳化硅衬底110的有源区的电接触。在这个结构之上，二氧化硅层122(例如，未掺杂的硅酸盐玻璃)和氮化硅层124被沉积表示无机钝化层结构。
在图1G中所示的示例可以图示在碳化硅二极管的阳极边缘的硬钝化堆栈(例如，2.7μm未掺杂的硅酸盐玻璃和800nm氮化硅)。
图2A示出了根据实施例的碳化硅器件200的横截面的示意图。碳化硅器件200的实施方式相似于在图1A中所示的实方式施。此外，碳化硅衬底包括外延碳化硅层210和掩埋横向碳化硅边缘终端区域220，外延碳化硅层210包括第一导电类型，掩埋横向碳化硅边缘终端区域220包括第二导电类型位于外延碳化硅层内。进一步，掩埋横向碳化硅边缘终端区域220被由包括第一导电类型的碳化硅表面层230覆盖。
进一步，无机钝化层结构和模塑材料层被布置在碳化硅衬底之上(未示出)。
由于掩埋横向碳化硅边缘终端区域220，在操作状态中的电场朝向碳化硅器件的边缘减少以使得击穿行为能够被改善。进一步，掩埋横向碳化硅边缘终端区域220的氧化能够通过用碳化硅表面层230覆盖掩埋横向碳化硅边缘终端区域220来避免。此外，碳化硅表面层230的氧化可以被避免。以这种方式，击穿行为和/或长期可靠性能够被显著地改善。进一步，在碳化硅器件的表面的电场可以由于碳化硅表面层而被减少。
外延碳化硅层210可以被外延地种植在碳化硅衬底材料上，可以被接合或附着到载体衬底或可以不设有衬底材料。
外延碳化硅层210包括能够是p-掺杂(例如，由在外延过程期间结合铝离子或硼离子导致)或n-掺杂(由在外延过程期间结合氮离子、磷离子或砷离子导致)的第一导电类型。
掩埋横向碳化硅边缘终端区域220在外延碳化硅层210内制造。这个区域朝向碳化硅器件200的边缘横向延伸并且表示边缘终端结构的至少一部分。例如，这个区域220被掩埋在碳化硅表面层230之下，这意味着掩埋横向碳化硅边缘终端区域220不在碳化硅器件的主表面处暴露。
掩埋横向碳化硅边缘终端区域220可以是在外延碳化硅层210内的包括第二导电类型的较大的注入区域的一部分。换句话说，掩埋横向碳化硅边缘终端区域220可以是靠近碳化硅器件的边缘(例如，比200μm更靠近、比100μm更靠近、比50μm更靠近或比20μm更靠近，这可能取决于碳化硅器件的类型或由碳化硅器件占用的裸片区域)的注入区域的一部分。换句话说，包括第二导电类型的注入区域可以位于外延碳化硅层210内，外延碳化硅层210包括靠近于由碳化硅表面层230覆盖的碳化硅器件的边缘的横向末端。注入区域的这个横向末端可以表示或形成掩埋横向碳化硅边缘终端区域220。备选地，掩埋横向碳化硅边缘终端区域220可以是位于由包括第一导电类型的碳化硅围绕的碳化硅器件200的边缘的附近(例如，比200μm更靠近、比100μm更靠近、比50μm更靠近或比20μm更靠近，这取决于碳化硅器件的类型、碳化硅器件的阻断电压或由碳化硅器件占用的裸片区域)的有限的注入区域。
掩埋横向碳化硅边缘终端区域220由碳化硅表面层220覆盖以使得掩埋横向碳化硅边缘终端区域220不被暴露在碳化硅器件200的主表面。换句话说，碳化硅表面层230位于掩埋横向碳化硅边缘终端区域220之上以使得掩埋横向碳化硅边缘终端区域220在碳化硅器件200的主表面的暴露可以被阻止。
换句话说，碳化硅表面层230可以形成朝向碳化硅器件200的上面的非半导体层的终端。
任选地、附加地或备选地，对于之前提到的一个或多个方面，当有源区被碳化硅表面层230留在外面时，碳化硅表面层可以至少从掩埋横向碳化硅边缘终端区域220的靠近碳化硅器件的边缘的横向末端(例如，掩埋横向碳化硅边缘终端区域的横向末端比在碳化硅器件的横截面中的另一个末端更靠近边缘)向碳化硅器件的有源区横向延伸。换句话说，碳化硅表面层230覆盖靠近碳化硅器件200的边缘的掩埋横向碳化硅边缘终端区域220，但是使有源区是打开的以使得有源区被暴露在碳化硅器件200或碳化硅材料的主表面。以这种方式，有源区能够针对上面的金属层、绝缘层或钝化层是可进入的(例如，用于实施金属接触和/或碳化硅器件的接线)。
碳化硅器件200的有源区可以是在由边缘区域围绕的碳化硅器件200的裸片上的中心区域。碳化硅器件200的有源区可以是用于实施碳化硅器件200的电功能的碳化硅器件200的区域。边缘区域的宽度可以取决于阻断电压、碳化硅器件200的功能和/或裸片尺寸。
进一步任选地、备选地或附加地，对于在上文中提到的一个或多个方面，掩埋横向碳化硅边缘终端区域220可以以到碳化硅器件的边缘的预先定义的距离来横向地结束，以使得至少位于靠近于碳化硅器件边缘的横向末端由具有第一导电类型的碳化硅围绕。换句话说，通过以到碳化硅器件边缘的预先定义的横向距离来实施掩埋横向碳化硅边缘终端区域220，在碳化硅器件200的边缘的掩埋横向碳化硅边缘终端区域220的暴露可以在朝向碳化硅器件的边缘的横向方向中被避免。以这种方式，掩埋横向碳化硅边缘终端区域220可以被碳化硅表面层230和外延碳化硅层210完全地围绕，以使得掩埋横向碳化硅边缘终端区域220和/或碳化硅表面层230能够被保护以免受环境破坏。到碳化硅器件200的预先定义的距离可以取决于碳化硅器件200的尺寸和功能而变化。例如，预先定义的距离可以是5μm和200μm、5μm和50μm或10μm和30μm。
掩埋横向碳化硅边缘终端区域220能够以不同的方式被实施或制造。例如，掩埋横向碳化硅边缘终端区域220可以通过穿过外延碳化硅层210的表面(例如，穿过由用于掩盖注入物的注入掩膜确定的碳化硅器件的表面的一部分)的高能量注入来制造，以使得注入区域被形成在外延碳化硅层210内的深度中，并且具有取决于用于注入的离子的能量分配的厚度。换句话说，碳化硅表面层230可以是外延碳化硅层210的一部分(例如，在图2A中指示的)，并且掩埋横向碳化硅边缘终端区域220可以是通过穿过表示结果的碳化硅表面层220的外延碳化硅层210的表面区域注入第二导电类型的离子进入外延碳化硅层210来制造的注入区域。以这种方式，掩埋横向碳化硅边缘终端区域220能够用较低的努力和较少的数量的制造步骤来实施。
备选地，掩埋横向碳化硅边缘终端区域220可以通过注入离子进入外延碳化硅层210的表面区域和外延地在外延碳化硅层210之上沉积碳化硅表面层230来制造。表面区域可以是位于外延碳化硅层210的表面的外延碳化硅层210的一部分。换句话说，碳化硅表面层230可以是和掩埋横向碳化硅边缘终端区域220一起沉积在外延碳化硅层210之上的外延层。以这种方式，在掩埋横向碳化硅边缘终端区域220的边缘的注入区域的拖尾效应(例如，由于注入掩膜的边缘轮廓的影响)能够被避免和/或碳化硅表面层230的厚度可以在大的范围内变化。
备选地，第一导电类型的离子可以以比掩埋横向碳化硅边缘终端区域220更高的掺杂浓度被注入至外延碳化硅层210的表面区域，以使得碳化硅表面层230被形成。
任选地、附加地或备选地，对于在上文中提到的一个或多个方面，掩埋横向碳化硅边缘终端区域220能够实施有横向掺杂的变化。换句话说，掩埋横向碳化硅边缘终端区域220可以包括变化的横向掺杂浓度。变化的掺杂浓度可以向碳化硅器件的边缘减小。减小可以被逐步地或连续地实施。仍换句话说，掩埋横向碳化硅边缘终端区域220可以包括具有第一掺杂浓度的第一区域和具有第二掺杂浓度的第二区域，其中第一区域比第二区域更靠近碳化硅器件200的边缘，并且第一掺杂浓度低于第二掺杂浓度。以这种方式，向碳化硅器件200的边缘的电场强度能够被进一步减少，结果是改善的击穿行为和/或长期可靠性。
任选地、备选地或附加地，对于在上文中提到的一个或多个方面，掩埋横向碳化硅边缘终端区域220可以围绕碳化硅器件的有源区(例如，在俯视图中或横向地或沿着碳化硅器件的边缘)。换句话说，掩埋横向碳化硅边缘终端区域220可以位于围绕碳化硅器件200的有源区的碳化硅器件200的边缘区域内(例如，从碳化硅器件的边缘向中心延伸5μm和500μm、在10μm和500μm之间、在15μm和200μm之间或在50μm和200之间)。以这种方式，电场强度可以沿着碳化硅器件200的整个区域被保持较低。备选地，掩埋横向碳化硅边缘终端区域200可以仅沿着包括在碳化硅器件200的操作状态的高电场的边缘的区域被实施。
例如，掩埋横向碳化硅边缘终端区域220可以包括在200nm和5μm之间(或在400nm和2μm之间、在500nm和1μm之间或在600nm和800nm之间)的厚度。换句话说，掩埋横向碳化硅边缘终端区域220的厚度能在宽的范围内被选择并且可以适合于碳化硅器件的所期望的功能(例如，二极管、晶体管)。
层的厚度可以是平均厚度，例如因为层的厚度可能由于制造问题而轻微地变化。例如，掩埋横向碳化硅边缘终端区域220的厚度可以在向碳化硅表面层230的p-n结和朝向外延碳化硅层210的在掩埋横向碳化硅边缘终端区域220的相对侧的p-n结之间测量。相似地，碳化硅表面层230的厚度可以在掩埋横向碳化硅边缘终端区域220的p-n结和碳化硅表面层230的相对的(例如，暴露的)表面之间测量。例如，碳化硅表面层包括在20nm和2μm之间(或在50nm和200nm之间、在50nm和1500nm之间、在200nm和1000nm之间或在600nm和1μm之间)的厚度。例如针对产生于通过穿过外延碳化硅层220的表面区域注入第二导电类型的离子进入外延碳化硅层的掩埋横向碳化硅边缘终端区域220的制造的碳化硅表面层230，碳化硅表面层的厚度可以是在50nm和200nm之间。备选地，例如针对通过在包括掩埋横向碳化硅边缘终端区域220的外延碳化硅层210之上沉积外延层制造的碳化硅表面层230，碳化硅表面层230的厚度可以是在600nm和1μm之间。
任选地、附加地或备选地，对于在上文中提到的一个或多个方面，多个掩埋横向碳化硅边缘终端区域可以被制造(例如，p-环、环形区域、点形、锯齿形、波状区域)。以这种方式，击穿行为和/或长期可靠性可以被改善。
任选地、附加地或备选地，对于在上文中提到的一个或多个方面，掩埋横向碳化硅边缘终端区域220和/或碳化硅表面层230的厚度以及掩埋横向碳化硅边缘终端区域220和/或碳化硅表面层230的掺杂浓度可以被选择，以使得碳化硅表面层230可以包括至少一个区域没有自由电荷载体。这种示例在图2B中被示出。图2B示出了根据实施例的碳化硅器件250的示意图。碳化硅表面层230包括厚度和掺杂浓度以使得在碳化硅器件250的预先定义的状态中(例如，碳化硅器件的关闭状态或开启状态或不具有被应用于碳化硅器件的电势或浮动连接)，掩埋横向碳化硅边缘终端区域220和碳化硅表面层230的p-n结的耗尽区222(由虚线指示出)至少在某处延伸上至碳化硅表面层230的与掩埋横向碳化硅边缘终端区域220相对的表面(例如，到主表面)。
以这种方式，通过碳化硅表面层230的泄漏电流(例如，在任选地指示的金属接触240和在碳化硅器件的边缘的外延碳化硅层210之间)能够被避免或显著地减少。任选地，碳化硅表面层230包括厚度和掺杂浓度(例如，和掩埋横向碳化硅边缘终端区域一样)以使得耗尽区延伸穿过整个碳化硅表面层230。换句话说，碳化硅表面层230和/或掩埋横向碳化硅边缘终端区域220的厚度和/或掺杂浓度可以被选择以使得完全的碳化硅表面层230清除了自由电荷载体(例如，忽略针对耗尽区典型的自由电荷载体密度)。
例如，耗尽区222的充分的扩展可以通过选择取决于掩埋横向碳化硅边缘终端区域220的掺杂浓度的碳化硅表面层230的厚度和掺杂浓度来获得。例如，此外，掩埋横向碳化硅边缘终端区域220的厚度可以比碳化硅表面层230的厚度更大。
任选地，碳化硅器件200包括在碳化硅器件200的有源区之上(例如，在外延碳化硅层之上)的金属接触240，如在图2B中所指示的。以这种方式，碳化硅肖特基二极管能够被实施。作为示例地，外延碳化硅层210和碳化硅表面层230可以包括n-掺杂并且掩埋横向碳化硅边缘终端区域220可以包括p-掺杂。掩埋横向碳化硅边缘终端区域220可以围绕碳化硅器件250的有源区(例如，在碳化硅器件的俯视图中)。进一步，碳化硅表面层230可以从碳化硅器件200的边缘沿着掩埋横向碳化硅边缘终端区域220延伸到与在碳化硅器件250的边缘的末端相对的掩埋横向碳化硅边缘终端区域220的边缘。因此，碳化硅表面层230也围绕碳化硅器件200的有源区并且针对到金属接触240的连接保持有源区敞开。在这个示例中，外延碳化硅层210表示被布置在碳化硅衬底材料250之上的n-漂移层。
进一步，无机钝化层结构和模塑材料层被布置在碳化硅衬底之上(未被示出)。
图3示出了根据实施例具有掩埋p-区域的碳化硅边缘终端的示意图。碳化硅器件300的实施方式类似于在图2A中所示出的实施方式。示出的碳化硅边缘终端表示碳化硅器件300的边缘区域。碳化硅器件300包括至少在这个边缘区域中高n-掺杂碳化硅衬底350，然后是被调节以适应于具体的碳化硅器件300(例如，肖特基二极管、合并pin肖特基二极管、p-n二极管、双极型晶体管、场效应晶体管、金属氧化物半导体晶体管或结型栅场效应晶体管)和/或碳化硅器件300的电压等级的n-掺杂碳化硅漂移层310。外延碳化硅层310包括用于表示掩埋横向碳化硅边缘终端区域的边缘终端的p-掺杂碳化硅区域320。掩埋横向碳化硅边缘终端区域320被表示碳化硅表面层的n-掺杂碳化硅层330覆盖。碳化硅表面层330被暴露在碳化硅器件300的主表面。无机钝化层结构360被实施在碳化硅表面层330之上。掩埋横向碳化硅边缘终端区域320以到碳化硅器件300的边缘302的预先定义的距离来横向地结束。掩埋横向碳化硅边缘终端区域320可以是进一步朝向有源芯片区域304(或碳化硅器件的有源区)延伸的更大的注入区域的一部分。碳化硅表面层330以到碳化硅器件300的边缘302的预先定义的距离(例如，小于掩埋横向碳化硅边缘终端区域的预先定义的距离)来横向地结束，延伸至碳化硅器件的边缘302或以与掩埋横向碳化硅边缘终端区域320一样的到碳化硅器件300的边缘302的预先定义的距离来结束。在这个示例中，掩埋横向碳化硅边缘终端区域320包括比碳化硅表面层330更大的厚度。
在图3中所示出的边缘终端可以包括对应于在上文中(例如，图1A-1G)提出的一个或多个方面的一个或多个任选的、附加的特征。
一些实施例涉及包括n-掺杂的碳化硅器件和位于包括p-掺杂的外延碳化硅层内的掩埋横向碳化硅边缘终端区域。掩埋横向碳化硅边缘终端区域被包括n-掺杂的碳化硅表面层覆盖。掩埋横向碳化硅边缘终端区域包括在600nm和800nm之间的厚度，并且碳化硅表面层包括在50nm和200nm之间或在600nm和1μm之间的厚度。
碳化硅器件可以包括对应于在上文中所描述的一个或多个方面的一个或多个附加的任选的特征。
在一些实施例中，碳化硅器件包括肖特基二极管、合并pin肖特基二极管、p-n二极管、双极型晶体管、场效应晶体管、金属氧化物半导体晶体管或结型栅场效应晶体管。换句话说，碳化硅器件可以是肖特基二级管、合并pin肖特基二极管、p-n二极管、双极型晶体管、场效应晶体管、金属氧化物半导体晶体管或结型栅场效应晶体管或包括一个或多个这些元件的电路。
图4A-4C示出了根据实施例的碳化硅器件的一部分的示意性横截面。碳化硅器件400的实施例相似于在图2B中所示出的实施例。附加地，包括二氧化硅层422和氮化硅层424的无机钝化层结构以及模塑材料层430被布置在碳化硅衬底之上。进一步，多于一个的掩埋横向碳化硅边缘终端区域220(例如，表示保护环)被实施在碳化硅衬底的外延碳化硅层210内。更多细节和方面结合上文中的实施例(例如，图1A-1G和2B)来描述。
图4A和4C可以示出例如在具有边缘终端的碳化硅肖特基二极管的碳化硅衬底内的区别掺杂分布的区域。在这个示例中，边缘终端包括保护环220、第二外延层230的覆盖和硬钝化(无机钝化层结构)。以这种方式，例如具有650V、1200V和/或1700V的阻断电压的二极管可以被实施。在400kV/cm的范围内的并且在硬钝化的表面之下的场强能够借助于组合的边缘终端来达到。
例如，碳化硅衬底材料250可以包括具有～2.7e18cm-3的掺杂浓度的n-掺杂，外延碳化硅层210可以包括具有～1e17cm-3的掺杂浓度的n-掺杂，碳化硅表面层230可以包括具有～5.6e15cm-3的掺杂浓度的n-掺杂，以及保护环220可以包括具有～-2.2e18cm-3的掺杂浓度的p-掺杂。
图4A示出了650V碳化硅肖特基二极管的边缘终端的示例，图4B示出了1200V碳化硅肖特基二极管的边缘终端的示例以及图4C示出了1700V碳化硅肖特基二极管的边缘终端的示例(例如，边缘终端包括保护环、第二外延Epi2覆盖和硬钝化)。
图5A和5B示出了根据实施例的碳化硅器件500的示意图。碳化硅器件500包括碳化硅衬底510和横向地覆盖碳化硅衬底510的至少一部分主表面512的无机钝化层结构520。碳化硅衬底510和无机钝化层结构520被配置以使得当碳化硅衬底510的至少一个区域包括至少2.3MV/cm的电场时，位于与碳化硅衬底510相对的无机钝化层结构520的表面522的电场低于500kV/cm。
通过与在碳化硅衬底510内的场减少措施组合来使用无机钝化层结构520，虽然至少2.3MV/cm的场出现在碳化硅衬底510内，在无机钝化层结构520的外表面522的场能够被减少至低于500kV/cm。以这种方式，具有比聚酰亚胺更好的抗水性的大量种类的除聚酰亚胺之外的有机材料能够被用于在无机钝化结构之上的附加的钝化层。备选地，模塑材料能够被实施为邻近于无机钝化结构520。以这种方式，碳化硅器件500的击穿行为和长期可靠性能够被改善。
位于与碳化硅衬底510相对的无机钝化层结构520的表面512可以是朝向覆盖碳化硅器件500的碳化硅裸片的模塑材料的最后的无机材料层的表面。贯穿位于与碳化硅衬底510相对的无机钝化层结构520的表面的至少50％、至少80％或整个表面，电场可以低于500kV/cm。
碳化硅器件500可以包括结合提到的概念或在上文中所描述的一个或多个实施例(例如，图1A-1G)所描述的一个或多个任选的附加的特征。
图6示出了用于形成碳化硅器件的方法600的流程图，包括形成610横向地覆盖碳化硅衬底的至少一部分主表面的无机钝化层结构和形成620邻近于无机钝化层结构的模塑材料层。
以这种方式，具有改善的击穿行为和长期可靠性的碳化硅器件能够用较低的努力来提供。
进一步，方法600可以包括对应于在上文中提到的一个或多个方面的一个或多个任选的、附加的或备选的行为。
例如，方法600可以进一步包括形成包括第一导电类型的碳化硅衬底的外延碳化硅层，以及形成包括第二导电类型的和位于外延碳化硅层内的掩埋横向碳化硅边缘终端区域。掩埋横向碳化硅边缘终端区域被形成以使得它被包括第一导电类型的碳化硅表面层覆盖。
以这种方式，具有在上文中提到的性能和特性的碳化硅器件能够用较低的努力来制造。
在碳化硅表面层之下的掩埋横向碳化硅边缘终端区域可以以不同的方式制造。例如，掩埋横向碳化硅边缘终端区域的制造可以包括穿过表示碳化硅表面层的外延碳化硅层的表面区域(例如，穿过由用于掩盖注入物的注入掩膜确定的碳化硅器件的表面的一部分)注入第二导电类型的离子进入外延碳化硅层，以使得掩埋横向碳化硅边缘终端区域被外延碳化硅层的碳化硅表面层覆盖。换句话说，掩埋横向碳化硅边缘终端区域可以通过高能量离子注入进入外延碳化硅层的深度来制造，以使得包括第一导电类型的薄的外延碳化硅层保持在注入区域之上。这个保持的层形成碳化硅表面层。流入，具有多于50keV、多于100keV或多于200keV的平均能量的离子可以被用于制造在外延碳化硅层内的掩埋横向碳化硅边缘终端区域。进一步，离子的能量分布能够被选择以使得掺杂浓度在预定的方式中随着深度而变化。例如，掺杂浓度可以随着深度而增加到最大值并且然后可以减小。备选地，基本上不变的掺杂浓度可以被制造(例如，忽略边缘效应并且忽略小于20％、10％或5％的偏差)，结果是基本上长方体或矩形分布。
进一步，任选地，碳化硅表面层的厚度能够通过在碳化硅表面层上沉积碳化硅(例如，通过外延)来增加。
备选地，掩埋横向碳化硅边缘终端区域可以通过注入第二导电类型的离子进入外延碳化硅层的表面区域来制造，以使得掩埋横向碳化硅边缘终端层被暴露在外延碳化硅层的表面。进一步，碳化硅表面层可以被外延地沉积在外延碳化硅层之上，以使得掩埋横向碳化硅边缘终端区域被碳化硅表面层覆盖。换句话说，掩埋横向碳化硅边缘终端区域可以被注入低能量离子，导致位于或接近外延碳化硅层的表面的注入区域。然后，掩埋横向碳化硅边缘终端区域通过沉积碳化硅表面层来掩埋。
以这种方式，在掩埋横向碳化硅边缘终端区域的边缘进入碳化硅表面层的注入离子的拖尾效应能够被避免。进一步，碳化硅表面层能够以几乎任何厚度来实施。进一步，碳化硅表面层的掺杂浓度能够在宽的范围中被选择并且不依赖于包括掩埋横向碳化硅边缘终端区域的外延碳化硅层的掺杂浓度。
备选地，对于在外延碳化硅层之上的碳化硅表面层的沉积物，具有第一导电类型的离子能够以比掩埋横向碳化硅边缘终端区域更低的能量(例如，平均或最大能量)来注入，以使得暴露在外延碳化硅层的表面的薄的层被转变为包括第一导电类型的碳化硅表面层。换句话说，在注入第二导电类型的离子至外延碳化硅层的深的表面区域(例如，相比于碳化硅表面层的表面区域)之后，第一导电类型的离子能够被注入进入外延碳化硅层的浅的表面区域(例如，比掩埋横向碳化硅边缘终端区域的深的表面区域更薄)，以使得碳化硅表面层在掩埋横向碳化硅边缘终端区域之上被获得，其中离子被注入在具有比在离子的注入之前，在浅的表面区域中的掩埋横向碳化硅边缘终端区域的(例如，最大或平均)掺杂浓度更高的掺杂浓度的浅的表面区域中。以这种方式，能够获得掩埋横向碳化硅边缘终端区域，不需要附加的外延处理。因此，可靠的边缘终端能够用较低的努力来获得。
任选地、备选地或附加地，在碳化硅表面层内的掺杂浓度能够通过进一步的注入来减小。换句话说，方法400可以进一步包括注入第一导电类型的离子进入碳化硅表面层，以使得碳化硅表面层包括比外延碳化硅层更高的掺杂浓度。以这种方式，碳化硅表面层的掺杂浓度能够在宽的范围中被选择。
任选地、备选地或附加地，方法400可以进一步包括在碳化硅器件的有源区去除碳化硅表面层(例如，如果它被沉积贯穿碳化硅器件的整个表面)。以这种方式，有源区可以针对用于碳化硅器件的电功能的电结构、或针对用于连接在碳化硅器件的有源区内的一个或多个区到在碳化硅裸片上面或之上的金属接触或金属层的进一步的注入是可进入的。
提出的方法可以被用于制造在上文中提到的所有种类的半导体设备。因此，在上文中提到的方面和细节结合用于制造这种碳化硅器件的方法是可应用的或可实施的。
一些实施例涉及具有聚酰亚胺-自由边缘终端的碳化硅功率设备。通过实施掩埋的边缘终端(例如，在p-边缘终端上面的厚的轻掺杂的n-层)、多重保护环方法和厚的硬钝化层堆栈的组合，在硬钝化的表面的最大的出现电场能够被减少以使得软的浇铸料(例如，模块)或模塑材料(例如，分离设备)的击穿抗性不被超过。在这种情况中，聚酰亚胺钝化的实施方式能够被避免，并且与聚酰亚胺钝化相关联的局部水分存储的风险能够被避免。备选地，可以包括比聚酰亚胺不仅更低的击穿抗性而且更低的水接受的其它钝化材料可以被使用。例如，与制造过程的温度要求，与高击穿抗性和较低的水接受兼容的钝化材料可以被使用。附加地，这些材料可以是良好的可构造和充分地附着在碳化硅上和/或能量金属化。
根据方面，在芯片表面的电场强度通过在碳化硅半导体表面的场最小化和无机硬钝化的实施而被减少，以使得例如附加的聚酰亚胺钝化可以不是必需的。
取决于碳化硅器件的类型，例如二极管、JFET(结型栅场效应晶体管)或MOSFET(金属氧化物半导体晶体管)，不同的处理顺序可以用较低的附加的处理努力来用于实施掩埋的边缘终端和硬钝化。
例如，第二外延层(例如，～850nm)的形成已被包含以用于碳化硅JFET的制造。在这个情况中，布局可以被生成以使得第二外延层在结终端延伸区域(JTE)中保持，以及JTE注入已在第二外延层的沉积之前被做成。第二外延层的厚度和掺杂可以被调节以适应JTE的宽度和掺杂，以使得例如如果阻断电压被应用，结果的n-表面通道被耗尽以及寄生的泄漏电流路径被避免。
备选地，针对具有用于沟槽的底部的电保护的深的注入的p-结构的沟槽式MOSFET，深的注入还能够被用于形成掩埋的p-边缘终端。任选地，在表面的另外的局部n-注入可以被做成以便于抑制在p-注入的外部末端的区域中的不期望的场峰(掩膜角的影响)。
进一步，针对MPS(合并pin肖特基)或肖特基二极管，例如附加的第二外延层或深的边缘注入可以被实施。
例如，针对所有类型的设备，硬钝化可以被沉积以使得总厚度对于减少表面场至低于400kV/cm是充分的。例如，硬钝化(无机钝化层结构)可以包括一堆厚的二氧化硅SiO2(例如，2-4μm被沉积以使得像能量金属的边缘的设备的结构的边缘被倒角或平坦化)和在表面的氮化硅Si3N4层以便于实施防水层。硬钝化堆栈的结构化能够被实施为例如干的化学品或由干的和湿的化学的组合(例如，干的氮化物和然后湿的氧化物)。
氧化层的沉积可以通过dep-etch-dep(沉积-蚀刻-沉积)过程，通过回流过程或通过Sin-On-过程(二氧化硅过程)来实施，以便于靠近的裂纹可靠地出现在边缘。然后，氮化硅被沉积在被平坦化的表面上并且被干的或干的/湿的用化学地蚀刻。如果氮化硅层被干地化学地蚀刻并且氧化层被湿地化学地蚀刻，氧化物的横向的收回和氮化硅的倾斜以及因此未掺杂的硅酸盐玻璃(USG)的覆盖能够被获得，结果是附加的保护以免受水分。用光刻法可结构化的材料(例如，光敏抗蚀剂)或硬掩膜(例如，多晶硅)可以被用作用于干的和湿的化学蚀刻的掩膜。在后者的情况中，多晶硅可以借助于通过干地化学蚀刻的光刻法可结构化的材料而被结构化。例如多晶硅包括关于氮化硅和USG的高选择性并且可以被用于结构化厚硬钝化。
氧化物/氮化物的堆栈顺序可以被任意的继续直到达到最大可蚀刻的堆栈厚度。例如，氧化物/氮化物/氧化物/氮化物的顺序能够被实施。在堆栈内的层厚度可以是自由地可选择并且相互独立，但是可以取决于要求的水分鲁棒性和在表面的场轮廓被选择。
如果在注入和烘烤行为之后并且在第一金属化层的沉积之前，附加的保护以免受水分可以被获得，一堆氮化炉和/或氧化炉(TEOS，正硅酸乙酯)被沉积在结终端延伸(JTE)的区域中。这个堆栈能够通过在上文中所描述的干的和湿的化学方法而被结构化。然后，金属化层能够被沉积，然后是硬钝化的表示。
一些实施例通过实施通过高能量离子注入或n-外延的掩埋的结终端延伸而涉及碳化硅器件(SiC设备)的边缘终端。以这种方式，H2O坚固的SiC芯片(水坚固的碳化硅器件)能够被提供。换句话说，例如针对碳化硅功率半导体设备的耐水的边缘终端能够被提供。
对比于基于双极型结终端或横向掺杂的变化的原理的碳化硅边缘终端，在到钝化层的分界面的p-掺杂碳化硅区域的降解经受特定条件(例如，高水分或温度变化)，并且正常的电负载能够通过所描述的概念而被避免。特别是通过在p-掺杂边缘区域中碳化硅的氧化(阳极氧化)而出现的降解能够被避免。以这种方式，用于电场控制的在边缘插入的掺杂总数能够被保护以免受被消耗(通过氧化)，这种被消耗可能结果是在低于设备的标称电压的电压的破坏性击穿。裂纹形成的风险、低的水密性、关键过程兼容性和/或导致击穿电压漂移(由于它可能结合氧化物或氮化物涂层而出现)的可动离子的集中的易损性能够通过使用提出的概念而被减少或避免。
这种碳化硅器件的边缘终端能被配置以使得n-掺杂区域被形成在边缘终端的表面以避免(例如，特别是在增加的电场强度发生的区域中)。
例如，可能的方法是对双极型结终端的定尺寸，以使得使用的p-掺杂区域被掩埋在碳化硅表面下。特别是在以碳化硅为基础的设备，这个能够被通过以导致位于到表面的充分的距离的范围的结束的注入能量注入作为接收者操作的院子来实施。由于可能作为接收者的掺杂物事实上不扩散进碳化硅中，提出的方案能够容易地被实施。相比之下，例如硅包括针对可能的接收者材料的高的扩散常数。
注入能量可以位于例如50keV之上、100keV之上或200keV之上。具有几种能量和不同的剂量的实施方式还可以能针对这种边缘终端以改善有效性。例如，剂量可以首选随着深度增加并且然后再减少。备选地，剂量还可以随着深度减少。
实施例被示出在图3中。取代双极型结终端-边缘终端，横向掺杂边缘终端的变化也可以被使用(附加地，对于提出的概念)，实施p-掺杂的连续减小或在横向方向的p-掺杂的逐步减小。备选地，横向掺杂的相似的变化能够通过制造大量的掩埋横向碳化硅边缘终端区域(例如，p-环、环形区域、点形、锯齿形、波状区域)而被完成。
进一步，用作为给予者操作的掺杂物的附加的注入可以被实施以增加近表面n-掺杂，其可以另外由针对设备要求的外延层来确定。在这一点上，由于注入能量的适当的选择，给予者的渗透可以显著地低于接收者的渗入。备选地，由于基本上没有扩散可以发生在通常高的温度级之下，薄的n-掺杂外延层可以被沉积在用于特定设备的外延碳化硅晶片之上，特定设备包括在表面处掺杂的漂移层。这个外延层的厚度和掺杂可以被评估以使得适当的n-掺杂层保持在掩埋的p-掺杂区域和半导体表面之间，以能够实现一方面降解影响的期望的避免，另一方面允许在芯片的有源区中的p-区域的过度掺杂在后面被实现(用于实施碳化硅器件的主要的电功能)。任选地，在芯片的有源区中的这个附加的外延层能够被回蚀刻以使得它仅保存在边缘区域中。
在实施例中，n-掺杂表面层可以被评估以使得这些层的电荷载体至少局部地被清除，只要这个层的作为结果的交叉-导电性在碳化硅器件的切断情况或切断状态中仅贡献可忽略的泄漏电流。
提出的边缘终端可以基于掩埋在n-掺杂碳化硅半导体中的p-掺杂区域。以这种方式，相应的结构和相应的方法(用于制造)能够被实施。这些结构可以避免p-掺杂碳化硅是直接地暴露给在高表面场强的区域中的可能的氧化的表面部分。
当计算机程序在计算机或处理器上执行时，实施例可以进一步提供具有用于执行一个上文中的方法的程序代码的计算机程序。本领域的技术人员将容易地认识到的是各种在上文中所描述的方法的步骤可以由已编程的计算机来执行。在本文中，一些实施例还意图于覆盖程序存储设备，例如，数字数据存储媒介，其是机器或计算机可读的和可编码的机器可执行或计算机可执行的程序指令，其中所述的指令执行所述的在上文中所描述的方法的一些或全部的步骤。程序存储设备可以是，例如，数字存储器、诸如磁盘和磁带的磁存储介质、硬盘驱动器或光学可读数字数据存储媒介。实施例还意图于覆盖被编程用以执行在上文中所描述的方法的所述的步骤计算机，或被编程为执行在上文中所描述的方法的所述的步骤的(现场)可编程逻辑阵列((F)PLA)或(现场)可编程门阵列((F)PGA)。
描述和图仅图示了本公开的原理。因此将理解的是那些本领域的技术人员将能够设计各种实施本公开的原理的并且被包含在它的精神和范围内的布置，虽然没有在本文中明显地被描述或示出。此外，在本文中所阐述的所有示例明确地主要地意图于仅用于教学目的以帮助读者理解由发明人贡献的以促进本领域的本公开和概念的原理，并且被解释为没有限制为这些特定的所记载的示例和条件。此外，在本文中阐述本发明的原理、方面和实施例的所有陈述，以及其中特定的示例，旨于包含等价物在其中。
标记为“用于……的装置”(执行特定的功能)的功能块应被理解为包括被适配为分别执行特定的功能的电路的功能块。因此，“用于某事物的装置”也可以被理解为“适配于或适用于某事物的装置”。因此，适配于执行特定功能的方法不意味着这些方法必需地执行所述的功能(在给定的时间时刻)。
在图中所示的各种元件的功能，包括任何被标注为“装置”、“用于提供传感器信号的装置”、“用于生成传输信号的装置”等的功能的模块可以通过专用的硬件，诸如“信号提供者”、“信号处理单元”、“处理器”、“控制器”等，以及能够与适当的软件相联系来执行软件的硬件的使用而被提供。此外，在本文中所描述的实体如“装置”可以相当于或作为“一个或多个模块”、“一个或多个设备”、“一个或多个单元”等来实施。当由处理器提供时，功能可以被单一的专用的处理器，被单一的共享的处理器或被其中一些可能被共享的多个独立的处理器来提供。此外，术语“处理器”或“控制器”的明白的使用不应被解释成专门地涉及能够执行软件的硬件，并且可以隐含的包括但不限于数字信号处理器(DSP)硬件、网络处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、用于存储软件的只读存储器(ROM)、随机访问存储器(RAM)和持久性存储器。其它常规的或定做的硬件也可以被包含。
应被那些本领域的技术人员理解的是本文中的任何框图表示图示了实施本发明的原理的电路的概念视图。相似地，将被理解的是任何流程图、流向图、状态转移图、伪代码等表示可以在计算机可读媒介中被实质上表示并且被计算机或处理器如此执行的各种过程，无论这个计算机或处理器是否明显地示出。
此外，后面的权利要求在此被合并于详细的描述中，其中每个权利要求可以独立地作为单独的实施例。虽然每个权利要求可以独立地作为单独的实施例，应注意——虽然从属权利要求可以在权利要求书中指代与一个或多个其他权利要求的特定的组合——但是其他的实施例也可以包括从属权利要求与每个其他从属权利要求的主体的组合。这些组合在本文中被提出，除非指出不要特定的组合。此外，旨在也包括任何其他独立权利要求的权利要求的特征，即使这个权利要求没有直接地从属于独立权利要求。
进一步注意到，在说明书或权利要求书中所公开的方法可以由具有用于执行这些方法的每个单独的步骤的装置的设备来实施。
进一步，将理解，在说明书或权利要求书中所公开的多个步骤或功能的公开内容不应该被解释为是在特定的顺序内。因此，多个步骤或功能的公开不将它们限制于特定的顺序，除非这些步骤或功能由于技术的原因是不能互相交换的。此外，在一些实施例中，单个步骤可以包括或者可以被分成多个子步骤。这些子步骤可以被包括以及这个单个步骤的公开的部分，除非明确地被排除。

Claims (31)

1.一种碳化硅器件，包括：
碳化硅衬底，其中所述碳化硅衬底包括具有第一导电类型的外延碳化硅层和位于所述外延碳化硅层内的掩埋横向碳化硅边缘终端区域，其中所述掩埋横向碳化硅边缘终端区域具有第二导电类型，其中所述掩埋横向碳化硅边缘终端区域被具有所述第一导电类型的碳化硅表面层覆盖；
无机钝化层结构，至少部分地横向覆盖所述碳化硅衬底的主表面；以及
模塑材料层，邻近于所述无机钝化层结构。
2.根据权利要求1所述的碳化硅器件，其中所述碳化硅衬底和所述无机钝化层结构被配置以使得在所述无机钝化层结构的与所述模塑材料层接触的表面处的电场在所述碳化硅器件的有源状态下低于500kV/cm。
3.根据权利要求2所述的碳化硅器件，其中所述碳化硅衬底被配置为在所述碳化硅器件的有源状态下包括至少在一个区域处至少2.3MV/cm的电场。
4.根据权利要求1所述的碳化硅器件，其中所述模塑材料层至少沿着所述碳化硅衬底的整个主表面延伸。
5.根据权利要求1所述的碳化硅器件，其中所述模塑材料层至少主要地包括环氧树脂、二氧化硅或硅胶中的至少一个。
6.根据权利要求1所述的碳化硅器件，其中所述模塑材料层被布置为邻近于所述无机钝化层结构，而在所述模塑材料层与所述无极钝化层结构之间不具有聚酰亚胺材料。
7.根据权利要求1所述的碳化硅器件，其中所述无机钝化层结构包括至少一个中断区，其中所述碳化硅衬底的所述主表面在所述无机钝化层结构的所述中断区内未被所述无机钝化层结构覆盖，其中所述模塑材料层穿过所述无机钝化层结构的所述中断区延伸。
8.根据权利要求1所述的碳化硅器件，其中所述无机钝化层结构包括至少第一层和第二层，其中所述第一层至少主要地包括二氧化硅并且所述第二层至少主要地包括氮化硅。
9.根据权利要求7所述的碳化硅器件，其中所述第二层被布置为邻近于所述模塑材料层。
10.根据权利要求1所述的碳化硅器件，其中所述碳化硅衬底包括在所述碳化硅衬底的边缘处围绕所述碳化硅衬底的有源区的边缘区域，其中所述无机钝化层结构被布置为至少在所述边缘区域内与所述碳化硅衬底和所述模塑材料层接触。
11.根据权利要求1所述的碳化硅器件，其中所述碳化硅衬底包括在所述碳化硅衬底的边缘处围绕所述碳化硅衬底的有源区的边缘区域，其中所述碳化硅衬底包括主要地具有第一导电类型的外延碳化硅层和位于围绕所述碳化硅衬底的所述有源区的所述边缘区域内的至少一个边缘终端区域，其中所述边缘终端区域具有第二导电类型。
12.根据权利要求1所述的碳化硅器件，其中所述碳化硅表面层包括一定厚度和掺杂浓度，以使得至少在所述碳化硅器件的预先定义的状态下，在所述掩埋横向碳化硅边缘终端区域和所述碳化硅表面层之间的p-n结的耗尽区至少在某处延伸上至所述碳化硅表面层的与所述掩埋横向碳化硅边缘终端区域相对的所述表面。
13.根据权利要求1所述的碳化硅器件，其中所述碳化硅表面层是所述外延碳化硅层的一部分，其中所述掩埋横向碳化硅边缘终端区域是通过穿过所述外延碳化硅层的表示所述碳化硅表面层的表面区域将所述第二导电类型的离子注入所述外延碳化硅层来制造的注入区域。
14.根据权利要求1的所述碳化硅器件，其中所述碳化硅表面层是沉积在所述外延碳化硅层之上的外延层，所述述外延碳化硅层包括所述掩埋横向碳化硅边缘终端区域。
15.根据权利要求1所述的碳化硅器件，其中当所述有源区被所述碳化硅表面层留在外面时，所述碳化硅表面层从所述掩埋横向碳化硅边缘终端区域的靠近所述碳化硅器件的所述边缘的横向末端横向地延伸到所述碳化硅器件的有源区。
16.一种用于形成碳化硅器件的方法，所述方法包括：
在碳化硅衬底的具有第一导电类型的外延碳化硅层内，形成具有第二导电类型的掩埋横向碳化硅边缘终端区域，其中所述掩埋横向碳化硅边缘终端区域被形成为使得被具有所述第一导电类型的碳化硅表面层覆盖；
形成无机钝化层结构，所述无机钝化层结构至少部分地横向覆盖所述碳化硅衬底的主表面；以及
形成邻近于所述无机钝化层结构的模塑材料层。
17.一种碳化硅器件，包括：
具有第一导电类型的碳化硅层；以及
具有第二导电类型的位于所述碳化硅层内的掩埋横向碳化硅边缘终端区域，其中所述掩埋横向碳化硅边缘终端区域被具有所述第一导电类型的碳化硅表面层覆盖，其中所述碳化硅表面层包括一定厚度和掺杂浓度，以使得至少在所述碳化硅器件的预先定义的状态下，在所述掩埋横向碳化硅边缘终端区域和所述碳化硅表面层之间形成的p-n结的耗尽区至少在某处延伸上至所述碳化硅表面层的与所述掩埋横向碳化硅边缘终端区域相对的表面。
18.根据权利要求17所述的碳化硅器件，其中所述耗尽区延伸通过整个所述碳化硅表面层。
19.根据权利要求17所述的碳化硅器件，其中所述掩埋横向碳化硅边缘终端区域的厚度大于所述碳化硅表面层的厚度。
20.根据权利要求17所述的碳化硅器件，其中所述掩埋横向碳化硅边缘终端区域包括200nm和5μm之间的厚度。
21.根据权利要求17所述的碳化硅器件，其中所述碳化硅表面层包括20nm和2μm之间的厚度。
22.根据权利要求17所述的碳化硅器件，其中所述第一导电类型是n型掺杂并且所述第二导电类型是p型掺杂。
23.根据权利要求17所述的碳化硅器件，其中所述碳化硅表面层是所述碳化硅层的一部分，其中所述掩埋横向碳化硅边缘终端区域是通过将所述第二导电类型的离子经过表示所述碳化硅表面层的所述外延碳化硅层的表面区域注入到所述碳化硅层中而制造的注入区域。
24.根据权利要求17所述的碳化硅器件，其中所述碳化硅层是沉积在包括所述掩埋横向碳化硅边缘终端区域的所述碳化硅层之上的层。
25.根据权利要求17所述的碳化硅器件，其中所述掩埋横向碳化硅边缘终端区域包括变化的横向掺杂浓度，其中所述掺杂浓度朝向所述碳化硅器件的边缘而减小。
26.根据权利要求17所述的碳化硅器件，其中所述碳化硅表面层比所述碳化硅层具有更高的掺杂浓度。
27.根据权利要求17所述的碳化硅器件，其中所述碳化硅表面层从靠近所述碳化硅器件的边缘的所述掩埋横向碳化硅边缘终端区域横向延伸到所述碳化硅器件的有源区，而所述有源区由所述碳化硅表面区域留出。
28.根据权利要求17所述的碳化硅器件，其中所述掩埋横向碳化硅边缘终端区域在横向上结束于与所述碳化硅器件的边缘相距预定义距离处，使得靠近所述碳化硅器件的所述边缘的所述掩埋横向碳化硅边缘终端区域的至少一个横向端部由所述第一导电类型的碳化硅围绕。
29.根据权利要求17所述的碳化硅器件，其中所述掩埋横向碳化硅边缘终端区域围绕所述碳化硅器件的有源区。
30.根据权利要求17所述的碳化硅器件，其中所述碳化硅器件包括肖特基二极管、合并pin肖特基二极管、p-n二极管、双极型晶体管、场效应晶体管、金属氧化物半导体晶体管或面结型栅场效应晶体管。
31.一种碳化硅器件，包括：
具有第一导电类型的碳化硅层；以及
具有第二导电类型的位于所述外延碳化硅层内的掩埋横向碳化硅边缘终端区域，其中所述掩埋横向碳化硅边缘终端区域被具有所述第一导电类型的碳化硅表面层覆盖，其中所述掩埋横向碳化硅边缘终端区域的厚度大于所述碳化硅表面层的厚度。
CN201710911179.XA 2013-03-26 2014-03-25 碳化硅器件和用于形成碳化硅器件的方法 Pending CN107658216A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/850,374 2013-03-26
US13/850,374 US9035322B2 (en) 2013-03-26 2013-03-26 Silicon carbide device and a method for manufacturing a silicon carbide device
US14/033,631 US9257511B2 (en) 2013-03-26 2013-09-23 Silicon carbide device and a method for forming a silicon carbide device
US14/033,631 2013-09-23
CN201410113715.8A CN104078514B (zh) 2013-03-26 2014-03-25 碳化硅器件和用于形成碳化硅器件的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410113715.8A Division CN104078514B (zh) 2013-03-26 2014-03-25 碳化硅器件和用于形成碳化硅器件的方法

Publications (1)

Publication Number Publication Date
CN107658216A true CN107658216A (zh) 2018-02-02

Family

ID=51519975

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710911179.XA Pending CN107658216A (zh) 2013-03-26 2014-03-25 碳化硅器件和用于形成碳化硅器件的方法
CN201410113715.8A Active CN104078514B (zh) 2013-03-26 2014-03-25 碳化硅器件和用于形成碳化硅器件的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410113715.8A Active CN104078514B (zh) 2013-03-26 2014-03-25 碳化硅器件和用于形成碳化硅器件的方法

Country Status (4)

Country Link
US (2) US9257511B2 (zh)
JP (2) JP6313082B2 (zh)
CN (2) CN107658216A (zh)
DE (1) DE102014104201A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991399B2 (en) * 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US9257511B2 (en) 2013-03-26 2016-02-09 Infineon Technologies Ag Silicon carbide device and a method for forming a silicon carbide device
US9035322B2 (en) * 2013-03-26 2015-05-19 Infineon Technologies Ag Silicon carbide device and a method for manufacturing a silicon carbide device
JP6274968B2 (ja) * 2014-05-16 2018-02-07 ローム株式会社 半導体装置
JP6241572B2 (ja) * 2015-04-14 2017-12-06 三菱電機株式会社 半導体装置
JP2019091731A (ja) * 2016-03-10 2019-06-13 株式会社日立製作所 パワー半導体モジュール、並びにそれに搭載されるＳｉＣ半導体素子およびその製造方法
US9704949B1 (en) * 2016-06-30 2017-07-11 General Electric Company Active area designs for charge-balanced diodes
EP3285290B1 (en) * 2016-08-15 2019-03-06 ABB Schweiz AG Power semiconductor device and method for manufacturing such a power semiconductor device
JP6809324B2 (ja) * 2017-03-22 2021-01-06 豊田合成株式会社 半導体装置
US10297557B2 (en) 2017-06-30 2019-05-21 Sanken Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
CN109545842B (zh) * 2018-11-23 2022-07-05 北京国联万众半导体科技有限公司 碳化硅器件终端结构及其制作方法
EP3823034A1 (en) * 2019-11-12 2021-05-19 Infineon Technologies AG High voltage semiconductor device with step topography passivation layer stack
WO2023026803A1 (ja) * 2021-08-25 2023-03-02 住友電気工業株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5322802A (en) * 1993-01-25 1994-06-21 North Carolina State University At Raleigh Method of fabricating silicon carbide field effect transistor
US20030207494A1 (en) * 1999-06-15 2003-11-06 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device, and method for producing semiconductor package
US20060284195A1 (en) * 2003-08-28 2006-12-21 Hideo Nagai Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
US20070272979A1 (en) * 2006-05-16 2007-11-29 Kabushiki Kaisha Toshiba Semiconductor device
JP2011040431A (ja) * 2009-08-06 2011-02-24 Panasonic Corp 半導体装置およびその製造方法
CN102280493A (zh) * 2010-05-26 2011-12-14 三菱电机株式会社 半导体装置
CN102376751A (zh) * 2010-08-12 2012-03-14 英飞凌科技奥地利有限公司 碳化硅沟槽半导体器件
JP2012146832A (ja) * 2011-01-13 2012-08-02 Mitsubishi Electric Corp 半導体装置
JP2012235171A (ja) * 2012-09-03 2012-11-29 Shindengen Electric Mfg Co Ltd 炭化珪素ショットキダイオード
JP2013026249A (ja) * 2011-07-15 2013-02-04 Renesas Electronics Corp 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19548443A1 (de) 1995-12-22 1997-06-26 Siemens Ag Halbleiteranordnung zur Strombegrenzung
DE19726678A1 (de) 1997-06-24 1999-01-07 Siemens Ag Passiver Halbleiterstrombegrenzer
US6011278A (en) 1997-10-28 2000-01-04 Philips Electronics North America Corporation Lateral silicon carbide semiconductor device having a drift region with a varying doping level
US6023078A (en) 1998-04-28 2000-02-08 North Carolina State University Bidirectional silicon carbide power devices having voltage supporting regions therein for providing improved blocking voltage capability
US6573128B1 (en) 2000-11-28 2003-06-03 Cree, Inc. Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
SE0004377D0 (sv) 2000-11-29 2000-11-29 Abb Research Ltd A semiconductor device and a method for production thereof
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
US7033950B2 (en) 2001-12-19 2006-04-25 Auburn University Graded junction termination extensions for electronic devices
GB0202437D0 (en) 2002-02-02 2002-03-20 Koninkl Philips Electronics Nv Cellular mosfet devices and their manufacture
US9515135B2 (en) * 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
US7144797B2 (en) 2004-09-24 2006-12-05 Rensselaer Polytechnic Institute Semiconductor device having multiple-zone junction termination extension, and method for fabricating the same
JP4596875B2 (ja) * 2004-10-06 2010-12-15 関西電力株式会社 樹脂で被覆した高耐電圧半導体装置及びその製造方法
US8461648B2 (en) 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
US20070029573A1 (en) 2005-08-08 2007-02-08 Lin Cheng Vertical-channel junction field-effect transistors having buried gates and methods of making
US20070096107A1 (en) * 2005-11-03 2007-05-03 Brown Dale M Semiconductor devices with dielectric layers and methods of fabricating same
DE102006011697B4 (de) 2006-03-14 2012-01-26 Infineon Technologies Austria Ag Integrierte Halbleiterbauelementeanordnung und Verfahren zu deren Herstellung
JP5188037B2 (ja) * 2006-06-20 2013-04-24 株式会社東芝 半導体装置
JP4189415B2 (ja) 2006-06-30 2008-12-03 株式会社東芝 半導体装置
US7772621B2 (en) 2007-09-20 2010-08-10 Infineon Technologies Austria Ag Semiconductor device with structured current spread region and method
JP2011165924A (ja) * 2010-02-10 2011-08-25 Mitsubishi Electric Corp 半導体装置
JP5549611B2 (ja) * 2011-01-20 2014-07-16 株式会社デンソー 炭化珪素半導体装置
JP2012156153A (ja) * 2011-01-21 2012-08-16 Kansai Electric Power Co Inc:The 半導体装置
WO2012137659A1 (ja) * 2011-04-04 2012-10-11 三菱電機株式会社 半導体装置およびその製造方法
WO2013046908A1 (ja) 2011-09-28 2013-04-04 三菱電機株式会社 半導体装置
JP6043646B2 (ja) 2013-02-14 2016-12-14 株式会社日立国際電気 無線通信システム
US9035322B2 (en) 2013-03-26 2015-05-19 Infineon Technologies Ag Silicon carbide device and a method for manufacturing a silicon carbide device
US9257511B2 (en) 2013-03-26 2016-02-09 Infineon Technologies Ag Silicon carbide device and a method for forming a silicon carbide device
US9245944B2 (en) 2013-07-02 2016-01-26 Infineon Technologies Ag Silicon carbide device and a method for manufacturing a silicon carbide device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5322802A (en) * 1993-01-25 1994-06-21 North Carolina State University At Raleigh Method of fabricating silicon carbide field effect transistor
US20030207494A1 (en) * 1999-06-15 2003-11-06 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device, and method for producing semiconductor package
US20060284195A1 (en) * 2003-08-28 2006-12-21 Hideo Nagai Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
US20070272979A1 (en) * 2006-05-16 2007-11-29 Kabushiki Kaisha Toshiba Semiconductor device
JP2011040431A (ja) * 2009-08-06 2011-02-24 Panasonic Corp 半導体装置およびその製造方法
CN102280493A (zh) * 2010-05-26 2011-12-14 三菱电机株式会社 半导体装置
CN102376751A (zh) * 2010-08-12 2012-03-14 英飞凌科技奥地利有限公司 碳化硅沟槽半导体器件
JP2012146832A (ja) * 2011-01-13 2012-08-02 Mitsubishi Electric Corp 半導体装置
JP2013026249A (ja) * 2011-07-15 2013-02-04 Renesas Electronics Corp 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法
JP2012235171A (ja) * 2012-09-03 2012-11-29 Shindengen Electric Mfg Co Ltd 炭化珪素ショットキダイオード

Also Published As

Publication number Publication date
CN104078514A (zh) 2014-10-01
JP2017126754A (ja) 2017-07-20
US9496346B2 (en) 2016-11-15
CN104078514B (zh) 2017-10-31
DE102014104201A1 (de) 2014-10-02
JP6673856B2 (ja) 2020-03-25
JP2014207444A (ja) 2014-10-30
US9257511B2 (en) 2016-02-09
US20160104779A1 (en) 2016-04-14
US20140291697A1 (en) 2014-10-02
JP6313082B2 (ja) 2018-04-18

Similar Documents

Publication Publication Date Title
CN104078514B (zh) 碳化硅器件和用于形成碳化硅器件的方法
CN103137494B (zh) 半导体器件和场电极
KR101279574B1 (ko) 고전압 반도체 소자 및 그 제조 방법
US9082845B1 (en) Super junction field effect transistor
WO2013187017A1 (ja) 炭化珪素半導体装置およびその製造方法
US7230298B2 (en) Transistor having narrow trench filled with epitaxially-grown filling material free of voids
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
CN105431949A (zh) 半导体装置以及半导体装置的制造方法
KR20040030836A (ko) 반도체 장치의 제조 방법 및 셀룰러 쇼트키 정류기
CN103531450B (zh) 用于形成横向变化掺杂浓度的方法和半导体器件
US9293564B2 (en) Semiconductor device manufacturing method
TWI495100B (zh) 用於高壓半導體功率裝置的邊緣終接的新型及改良型結構
KR101998716B1 (ko) 트랜치 소자들을 위한 집적된 게이트 런너 및 필드 임플란트 종단부
CN104599971B (zh) 用于制造竖直半导体器件的方法和竖直半导体器件
JP2011044508A (ja) 電力用半導体装置
CN102569388B (zh) 半导体器件及其制造方法
TW200929552A (en) Mesa type semiconductor device and manufacturing method thereof
CN104103691A (zh) 具有补偿区的半导体器件
US9224806B2 (en) Edge termination structure with trench isolation regions
US9412808B2 (en) Silicon carbide device and a method for manufacturing a silicon carbide device
CN109698231A (zh) 半导体器件和制造方法
KR100853799B1 (ko) 트렌치 게이트 반도체 소자 및 그의 제조 방법
CN203179885U (zh) 一种沟槽mosfet功率整流器件
JP2012195394A (ja) 半導体装置の製造方法
CN103779416A (zh) 一种低vf的功率mosfet器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180202

WD01 Invention patent application deemed withdrawn after publication