JP6313082B2 - 炭化珪素装置および炭化珪素装置の形成方法 - Google Patents

炭化珪素装置および炭化珪素装置の形成方法 Download PDF

Info

Publication number
JP6313082B2
JP6313082B2 JP2014062394A JP2014062394A JP6313082B2 JP 6313082 B2 JP6313082 B2 JP 6313082B2 JP 2014062394 A JP2014062394 A JP 2014062394A JP 2014062394 A JP2014062394 A JP 2014062394A JP 6313082 B2 JP6313082 B2 JP 6313082B2
Authority
JP
Japan
Prior art keywords
silicon carbide
layer
region
inorganic passivation
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014062394A
Other languages
English (en)
Other versions
JP2014207444A (ja
Inventor
ヴォルフガング ベルクナー，
ヴォルフガング ベルクナー，
ルドルフ エルペルト，
ルドルフ エルペルト，
クリスティアン ヘヒト，
クリスティアン ヘヒト，
イェンス コンラート，
イェンス コンラート，
ローラント ルップ，
ローラント ルップ，
シュルツェ，　ハンス−ヨアヒム
ハンス−ヨアヒム シュルツェ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/850,374 external-priority patent/US9035322B2/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2014207444A publication Critical patent/JP2014207444A/ja
Application granted granted Critical
Publication of JP6313082B2 publication Critical patent/JP6313082B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

関連出願の相互参照
本出願は２０１３年３月２６日出願の米国特許出願第１３／８５０，３７４号明細書の一部継続出願である。
本実施形態は炭化珪素技術に関し、特に炭化珪素装置および炭化珪素装置の形成方法に関する。
炭化珪素装置は大きなバンドギャップにより高い破壊電界強度を含む。この破壊電界強度は、熱成長二酸化珪素における最大許容電界強度と同様に高い。炭化珪素装置の半導体表面では（例えば、エッジ終端においては）、少なくともパッシベーション層の高応力を表す非常に高い電界が発生する可能性がある。例えば、１．５ＭＶ／ｃｍを越える範囲の電界が炭化珪素装置実施形態のエッジ領域において発生する可能性があり、したがってポリイミドのような良好な降伏耐性（＞３ＭＶ／ｃｍ）を有する材料を有するパッシベーションが必要とされ得る。しかし、ポリイミドパッシベーションは、炭化珪素の腐食を引き起こし得る湿気を集積し得る。
したがって、高電界と湿気とを考慮するパッシベーションが炭化珪素装置の破壊挙動（ｂｒｅａｋｄｏｗｎ ｂｅｈａｖｉｏｒ）と長期信頼性にとって重要である。
一実施形態による炭化珪素装置は、炭化珪素基板、無機パッシベーション層構造、成形材料層を含む。無機パッシベーション層構造は横方向に炭化珪素基板の主面を少なくとも部分的に覆い、成形材料層は無機パッシベーション層構造に隣接して配置される。
炭化珪素表面を保護するために無機パッシベーション構造を使用することにより、成形材料層と直接接触するために電界を十分に低減することができ、炭化珪素表面と湿気集積性材料（ｍｏｉｓｔｕｒｅ ｇａｔｈｅｒｉｎｇ ｍａｔｅｒｉａｌ）（例えば、ポリイミド）との接触を回避することができる。このようにして、炭化珪素装置の破壊挙動と長期信頼性を改善することができる。
いくつかの実施形態は、炭化珪素基板と、横方向に炭化珪素基板の主面を少なくとも部分的に覆う無機パッシベーション層構造とを含む炭化珪素装置に関する。炭化珪素基板と無機パッシベーション層は、炭化珪素基板の少なくとも１つの領域が少なくとも２．３ＭＶ／ｃｍの電界を含む一方で炭化珪素基板に対向して配置された無機パッシベーション層構造の表面における電界が５００ｋＶ／ｃｍより小さくなるように構成される。
無機パッシベーション構造を炭化珪素基板内の電界低減策と組み合わせて使用することにより、少なくとも２．３ＭＶ／ｃｍの電界が炭化珪素基板内に発生するが、無機パッシベーション構造の外面における電界を５００ｋＶ／ｃｍ未満に低減することができる。このようにして、ポリイミドより良好な耐湿性を有するポリイミド以外の様々な有機材料を、無機パッシベーション構造の上の追加パッシベーション層に利用することができる。または、成形材料は、無機パッシベーション構造に隣接して実現することができる。炭化珪素装置の破壊挙動と長期信頼性を改善し得る。
いくつかの実施形態では、炭化珪素基板は、第１の導電型を含むエピタキシャル炭化珪素層と、エピタキシャル炭化珪素層内に配置された第２の導電型を含む埋め込み横方向炭化珪素エッジ終端領域とを含む。埋め込み横方向炭化珪素エッジ終端領域は第１の導電型を含む炭化珪素表面層により覆われる。
埋め込み横方向炭化珪素エッジ終端領域により、炭化珪素装置の動作中に発生する電界を炭化珪素装置のエッジ方向に低減することができる。さらに、埋め込み横方向炭化珪素エッジ終端領域は、炭化珪素表面層の下に埋め込み横方向炭化珪素エッジ終端領域を埋め込むことにより、劣化から（例えば、酸化から）保護されることができる。このようにして、高い温度安定性および／または耐湿性を実現することができ、破壊挙動および／または長期信頼性の改善をもたらす。さらに、エッジ方向の炭化珪素装置の表面における電界を炭化珪素表面層により低減することができる。
いくつかの実施形態は、埋め込み横方向炭化珪素エッジ終端領域と炭化珪素表面層とのｐｎ接合の空乏領域が炭化珪素装置の少なくとも所定の状態において埋め込み横方向炭化珪素エッジ終端領域に対向する炭化珪素表面層の表面まで少なくともある時点で延びるように厚さを含む埋め込み横方向炭化珪素エッジ終端領域に関する。このようにして、炭化珪素表面層を通る漏れ電流を回避することができるまたは低く保つことができる。
いくつかの実施形態は、横方向に炭化珪素基板の主面を少なくとも部分的に覆う無機パッシベーション層構造を形成する工程と、無機パッシベーション層構造に隣接して成形材料層を形成する工程とを含む炭化珪素装置の形成方法に関する。
このようにして、改善された破壊挙動と長期信頼性を有する炭化珪素装置を少ない労力で提供することができる。
いくつかの実施形態では、炭化珪素装置の形成方法はさらに、第１の導電型を有するエピタキシャル炭化珪素層を形成する工程とエピタキシャル炭化珪素層内に配置される第２の導電型を有する埋め込み横方向炭化珪素エッジ終端領域を作製する工程とを少なくとも含む。埋め込み横方向炭化珪素エッジ終端領域は第１の導電型を含む炭化珪素表面層により覆われるように形成される。
本提案方法は埋め込みエッジ終端の製作を可能にする。埋め込み横方向炭化珪素エッジ終端領域により、炭化珪素装置の動作中に発生する電界を炭化珪素装置のエッジ方向に低減することができる。さらに、埋め込み横方向炭化珪素エッジ終端領域は、炭化珪素表面層の下に埋め込み横方向炭化珪素エッジ終端領域を埋め込むことにより、劣化から（例えば、酸化から）保護されることができる。このようにして、高い温度安定性および／または耐湿性を実現することができ、破壊挙動および／または長期信頼性を改善する。さらに、炭化珪素装置の表面における電界を炭化珪素表面層により低減することができる。
いくつかの実施形態では、埋め込み横方向炭化珪素エッジ終端領域の製作は、埋め込み横方向炭化珪素エッジ終端領域がエピタキシャル炭化珪素層の炭化珪素表面層により覆われるように、炭化珪素表面層を表すエピタキシャル炭化珪素層の表面領域を通してエピタキシャル炭化珪素層内に第２の導電型のイオンを注入する工程を含む。このようにして、埋込層を少ない労力で実現することができる。
いくつかの別の実施形態は、埋め込み横方向炭化珪素エッジ終端領域がエピタキシャル炭化珪素層の表面で露出されるようにエピタキシャル炭化珪素層の表面領域内に第２の導電型のイオンを注入する工程を含む埋め込み横方向炭化珪素エッジ終端領域の製作に関する。さらに、炭化珪素表面層は、埋め込み横方向炭化珪素エッジ終端領域が炭化珪素表面層により覆われるようにエピタキシャル炭化珪素層の上にエピタキシャル的に堆積される。このようにして、埋め込み横方向炭化珪素エッジ終端領域のエッジにおける注入イオンの炭化珪素表面層内へのスミアを回避することができる。さらに、炭化珪素表面層をほぼ任意の厚さで実現することができる。さらに、炭化珪素表面層のドーピング濃度は、広範囲にかつ、埋め込み横方向炭化珪素エッジ終端領域を含むエピタキシャル炭化珪素層のドーピング濃度とは独立に選択することができる。
装置および／または方法のいくつかの実施形態が単に一例として以下の添付図面を参照して説明される。
炭化珪素装置の概略断面を示す。 図１Ａに示す炭化珪素装置の概略上面図を示す。 炭化珪素装置の形成工程を示す概略断面を示す。 炭化珪素装置の形成工程を示す概略断面を示す。 炭化珪素装置の形成工程を示す概略断面を示す。 炭化珪素装置の形成工程を示す概略断面を示す。 炭化珪素装置の一部の概略断面を示す。 図２Ａ−Ｂは、炭化珪素装置の概略断面を示す。 炭化珪素装置のエッジ領域の概略断面を示す。 図４Ａ−Ｃは、炭化珪素装置の概略断面を示す。 炭化珪素装置の概略断面を示す。 図５Ａに示す炭化珪素装置の概略上面図を示す。 炭化珪素装置の製作方法のフローチャートを示す。
次に、様々な例示的実施形態について、いくつかの例示的実施形態を示す添付図面を参照してより完全に説明する。添付図面では、線、層、および／または領域の太さまたは厚さは明確化のために誇張されることがある。
したがって、例示的実施形態は様々な修正および代替形態が可能であるが、添付図面では一例として示され、本明細書において詳細に説明することになる。しかし、開示された特定の形式に例示的実施形態を限定する意図は無く、逆に、例示的実施形態は本発明の範囲に入るすべての修正形態、均等物、および代替形態をカバーするということを理解すべきである。同様な数字は添付図面説明を通して同様な要素を指す。
要素が別の要素に「接続された」または「結合された」として参照される場合、要素は他の要素に直接接続または結合される可能性がある、または介在要素が存在し得るということが理解される。対照的に、要素が別の要素に「直接接続された」または「直接結合された」として言及される場合、存在する介在要素は無い。要素間の関係を説明するために使用される他の語句は、同様な方法（例えば、「間」対「間に直接」、「隣接」対「直接隣接」など）で解釈されるべきである。
本明細書で使用される専門用語は、特定の実施形態だけを説明する目的のためだけであって、例示的実施形態を制限するようには意図されていない。本明細書で使用されるように、文脈が明示しない限り単数形の定冠詞と不定冠詞は複数形も同様に含むように意図されている。本明細書で使用される場合、用語「含む（ｃｏｍｐｒｉｓｅｓ）」、「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」、「有する（ｉｎｃｌｕｄｅｓ）」および／または「有している（ｉｎｃｌｕｄｉｎｇ）」は、記載された機能、完全体、工程、動作、要素、および／または部品の存在を明示するが、１つまたは複数の他の機能、完全体、工程、動作、要素、部品、および／またはこれらのグループの存在または追加を排除するものではないということもさらに理解されることになる。
特記しない限り、本明細書で使用されるすべて用語（技術的および科学的用語を含む）は、例示的実施形態が属する技術分野の当業者により一般的に理解される意味と同じ意味を有している。用語（例えば、通常使用される辞書に定義されるもの）は関連技術の文脈内のそれらの意味と一致する意味を有すると解釈されるべきであり、本明細書で明示的にそのように定義されない限り理想化されたまたは過度に形式的な意味で解釈されることはないということがさらに理解される。
図１Ａと図１Ｂに、一実施形態による炭化珪素装置１００の概略図を示す。炭化珪素装置１００は、炭化珪素基板１１０、無機パッシベーション層構造１２０、成形材料層１３０を含む。無機パッシベーション層構造１２０は横方向に炭化珪素基板１１０の主面１１２を少なくとも部分的に覆い、成形材料層１３０は無機パッシベーション層構造１２０に隣接して配置される。
炭化珪素表面１１２を保護するための無機パッシベーション構造１２０を使用することにより、成形材料層１３０と直接接触する電界を十分に低減することができ、炭化珪素表面１１２と湿気集積性材料（例えば、ポリイミド）との接触を回避することができる。このようにして、炭化珪素装置１００の破壊挙動と長期信頼性を改善することができる。
炭化珪素基板１００は少なくとも主として（例えば、５０％を越える、７０％を越える、または９０％を越える）炭化珪素を含む炭化珪素に基づく半導体基板であり得る。炭化珪素基板は、炭化珪素装置１００のタイプ（例えば、ショットキーダイオード、マージピン（ｍｅｒｇｅｄ ｐｉｎ）ショットキーダイオード、ｐｎダイオード、バイポーラトランジスタ、電界効果トランジスタ、金属酸化物半導体トランジスタ、または接合電界効果トランジスタ）に応じた構成（例えば、エピタキシャル層配置およびドーピングに関する）を含み得る。
炭化珪素装置１００の主面１１２は、炭化珪素層の上の金属層、絶縁層またはパッシベーション層（例えば、無機パッシベーション層構造）方向の炭化珪素装置１００の炭化珪素基板１１０の表面であり得る。炭化珪素装置１００のほぼ垂直エッジ面（例えば、炭化珪素装置の炭化珪素基板を他から分離することから生じる）と比較して、炭化珪素装置１００の主面１１２はほぼ水平面であり得る。炭化珪素装置１００の主面１１２は、ほぼ一様な面であり（例えば、製造工程による炭化珪素層の凸凹を無視し）得る。主面１１２は、炭化珪素基板の能動領域（例えば、炭化珪素装置の電気的機能を実現するために使用される炭化珪素構造の半導体領域）の少なくとも一部を金属層に接続する（例えば、ボンディングパッドを実装するまたは能動領域をボンディングパッドに接続する）ための界面であり得る。さらに、炭化珪素基板は主面に対向する裏面（例えば、裏面コンタクトの実装に使用される）を含み得る。
層の横方向拡大または延長は、炭化珪素装置１１０の主面１１２に平行な延長であり得る。
換言すれば、炭化珪素装置１１０の主面１１２は、炭化珪素と、炭化珪素の上の絶縁層、金属層、またはパッシベーション層との界面であり得る。相対的に、炭化珪素装置１００のエッジは基本的に、炭化珪素装置１００の主面１１２に垂直な面である。
この定義を考慮すると、炭化珪素装置１００の層は基本的にまたは主に２つの横方向に広がってもよく、横方向に対し垂直に測定される厚さを含む。
無機パッシベーション層構造１２０は主として無機材料（例えば、５０％を越える、７０％を越える、または９０％を越える、または排他的に無機的材料（例えば、酸化珪素または窒化珪素））を含み得る。無機パッシベーション層構造１２０は、炭化珪素装置１１０の主面１１２の上に配置された１つまたは複数の無機パッシベーション層を含み得る。無機パッシベーション層は例えば、酸化珪素層（例えば、主としてＳｉＯ２を含む）、窒化珪素層（例えば、主としてＳｉ３Ｎ４を含む）、または酸窒化珪素層（例えば、主としてＳｉＯｘＮｙ含む）であり得る。例えば、無機パッシベーション層構造１２０は酸窒化珪素層、または第１層（例えば、酸化珪素）と第２の層（例えば、窒化珪素）の組み合わせだけを含み得る。または、無機パッシベーション層構造１２０はさらに無機層を含み得る。例えば、窒化珪素層は成形材料層１３０に隣接して構成され得、酸化珪素層は炭化珪素基板１１０に隣接して配置され得る（またはその逆）。
無機パッシベーション層構造１２０は、成形材料層１３０方向の電界を低減し、主面１１２の少なくとも一部を湿気から保護する。
無機パッシベーション層構造１２０の厚さは例えば、炭化珪素装置１００のタイプおよび／または炭化珪素装置１００により扱われる電圧に応じて広範囲に選択され得る。
無機パッシベーション層構造１２０は、成形材料層１３０に接触する無機パッシベーション層構造１２０の表面における電界が炭化珪素装置の能動状態において５００ｋＶ／ｃｍ未満（または１ＭＶ／ｃｍ未満、７００ｋＶ／ｃｍ未満、または４００ｋＶ／ｃｍ未満）となるように、厚さおよび／または積層構造を含み得る。このようにして、電界は、無機パッシベーション層構造１２０に接触して成形材料層１３０を実現するために十分に低減される。または、炭化珪素基板１１０はまた、主面１１２方向の電界を低減するための構造（例えば、エッジ終端構造）を含み得る。換言すれば、無機パッシベーション層構造１２０と組み合わされた炭化珪素基板１１０は、成形材料層１３０に接触する無機パッシベーション層構造１２０の表面における電界が炭化珪素装置１００の能動状態において５００ｋＶ／ｃｍ未満（または１ＭＶ／ｃｍ未満、７００ｋＶ／ｃｍ未満、または４００ｋＶ／ｃｍ未満）となるように構成され得る。電界は、炭化珪素基板１１０に対向して配置された無機パッシベーション層構造１２０の少なくとも５０％表面、少なくとも８０％表面、または全表面にわたって５００ｋＶ／ｃｍ未満であり得る。
例えば、無機パッシベーション層構造１２０は、２μｍ〜１０μｍ（または２．５μｍ〜５μｍ、または３μｍ〜４μｍ）の厚さを含み得る。例えば、無機パッシベーション層構造１２０は、２μｍ〜３．５μｍ（例えば、２．７μｍ）の厚さの酸化珪素層と５００ｎｍ〜１μｍ（例えば、８００ｎｍ）の厚さの窒化珪素層とを含み得る。
炭化珪素装置１００の能動状態は、炭化珪素装置１００が通常または目的動作条件下で最大全電流を供給するまたは定格電流（例えば、装置の仕様による）を供給する状態であり得る。定格電流は、例えば、装置により到達されるべき寿命の５０％を越える（または７０％を越える、または９０％を越える）間能動状態において装置が供給することができる電流であり得る。または、炭化珪素装置１００の能動状態は、炭化珪素基板の少なくとも一部が少なくとも２．３ＭＶ／ｃｍの（または、３ＭＶ／ｃｍを越える、２ＭＶ／ｃｍを越える、１．５ＭＶ／ｃｍを越える）電界を含む、または最大阻止電圧が炭化珪素装置１００に印加される状態であり得る。
成形材料層１３０は、炭化珪素装置１００の炭化珪素ダイ（例えば、炭化珪素基板、金属層、絶縁層、および／またはパッシベーション層）を覆う成形材料または軟質鋳造材料（ｓｏｆｔ ｃａｓｔｉｎｇ ｍａｔｅｒｉａｌ）の層であり得る。成形材料層１３０は例えば、エポキシ樹脂、シリカ、またはシリカゲルのうちの少なくとも１つを少なくとも主として含み得る。
成形材料層１３０は、炭化珪素基板１１０の主面１１２に沿った（例えば、無機パッシベーション層構造、金属層、または炭化珪素基板の主面を覆わない遮断領域（ｉｎｔｅｒｒｕｐｔｅｄ ａｒｅａ）の無い）横方向非構造化層（ｌａｔｅｒａｌｌｙ ｕｎｓｔｒｕｃｔｕｒｅｄ ｌａｙｅｒ）であり得る。換言すれば、成形材料層は、少なくとも炭化珪素基板１１０の（例えば、炭化珪素装置を外部装置に接続するためのボンディングワイヤまたはリードフレームとしての電気的接続を無視する）主面１１２全体に沿って延び得る。さらに、成形材料層１３０は任意選択的に、図１Ａに示すように炭化珪素基板１１０の垂直エッジに沿って延び得る。
成形材料層１３０は無機パッシベーション層構造１２０に隣接して配置される。無機パッシベーション層構造１２０は、成形材料層１３０方向の炭化珪素装置１００の炭化珪素ダイの最後の無機層であり得る。換言すれば、成形材料層１３０は無機パッシベーション層構造１２０と直接接触し得る。成形材料層１３０と無機パッシベーション層構造１２０間の追加層（例えば、ポリイミド）は必要でないかもしれない。換言すれば、成形材料層１３０は、間に有機材料層（特にポリイミド材料）を有しない無機パッシベーション層構造１２０に隣接して配置され得る。このようにして、炭化珪素装置１００の湿気に対する耐性を改善することができる。
無機パッシベーション層構造１２０は例えば、炭化珪素基板１１０の上の炭化珪素基板１１０または金属層が図１Ａと図１Ｂに示すように無機パッシベーション層構造１２０により覆われない少なくとも１つの遮断領域を含み得る。このようにして、炭化珪素基板１１０の接触領域または炭化珪素基板１１０の接触領域を接続する金属層を、外部装置（例えば、ボンディングワイヤまたはリードフレームにより）に接続することができる。それにもかかわらず、少なくとも１つの遮断領域は成形材料層１３０により覆われ得る（例えば、炭化珪素装置を外部装置に接続するためのボンディングワイヤまたはリードフレームとしての電気的接続は無視する）。換言すれば、無機パッシベーション層構造１２０は少なくとも１つの遮断領域を含み得る。炭化珪素基板１１０の主面は、無機パッシベーション層構造１２０の少なくとも１つの遮断領域内の無機パッシベーション層構造１２０により覆われない。さらに、成形材料層１３０は無機パッシベーション層構造１２０の遮断領域を貫通し得る。このようにして、炭化珪素装置１００を外部装置に接続することができる。例えば、炭化珪素基板１１０の主面１１２全体は、無機パッシベーション層構造１２０（例えば、エッジ領域における）または金属層（例えば、能動領域における）のいずれかにより覆われ得る。
無機パッシベーション層構造１２０は任意数の遮断領域を含み得る。例えば、無機パッシベーション層構造１２０は、１つまたは複数の外部装置の異なる外部コンタクトまたは電位（例えば、電界効果トランジスタのゲートとソース、またはバイポーラトランジスタのコレクタとベース）に接続される電気的接触毎に遮断領域を含み得る。
炭化珪素装置のタイプに応じて、高電界が炭化珪素基板１１０の主面１１２の様々な領域において発生し得る。例えば、炭化珪素基板１１０のエッジ近くの領域（例えば、裏面電極またはコンタクトを有する装置における）または炭化珪素基板の表面のｐｎ接合の近傍の領域は炭化珪素装置の能動状態において高電界を含み得る。このような領域は、電界が成形材料層１３０方向に低減されるように、無機パッシベーション層構造１２０により覆われ得る。
例えば、炭化珪素基板１１０は、炭化珪素基板１１０のエッジにおいて炭化珪素基板１１０の能動領域を囲むエッジ領域を含む。無機パッシベーション層構造１２０は、少なくともエッジ領域内の炭化珪素基板１１０と成形材料層１３０に接触して配置され得る。換言すれば、無機パッシベーション層構造１２０は、炭化珪素基板１１０のエッジ領域において炭化珪素基板１１０と成形材料層１３０との間に直接配置され得る。
炭化珪素基板１１０の能動領域（またはセル領域）は例えば、炭化珪素基板１１０の能動状態において炭化珪素装置１００を流れる電流の５０％超（または７０％超、８０％超、または９０％超）を含む、生じる、または供給する炭化珪素基板１１０上に横方向に広がる領域であり得る、または炭化珪素基板１１０の主機能（例えば、トランジスタ、ダイオードまたは回路）を提供し得る。
上述の１つまたは複数の態様に対して任意選択的に、追加的に、またはその代わりに、炭化珪素基板１１０は、危険に晒された領域（例えば、エッジ領域）内の電界を低減する手段を含み得る。例えば、炭化珪素基板１１０は、炭化珪素基板１１０のエッジ領域内に、接合終端延長領域、または１つまたは複数の反対導電型のリング構造を含み得る。
例えば、炭化珪素基板１１０は、炭化珪素基板１１０のエッジにおける炭化珪素基板１１０の能動領域を囲むエッジ領域を含み得る。さらに、炭化珪素基板１１０は、主として（例えば、占有体積の５０％を越える、７０％を越えるまたは９０％を越える）第１の導電型を有するエピタキシャル炭化珪素層と、炭化珪素基板１１０の能動領域を囲むエッジ領域内に配置された少なくとも１つのエッジ終端領域とを含み得る。エッジ終端領域は第２の導電型を有し得る。このようにして、エッジ領域内の電界は、薄い厚さを有する無機パッシベーション層構造１２０が十分となり得るように、炭化珪素基板１１０の主面方向に低減されることができる。
第１の導電型は、ｐドーピング（例えば、エピタクシープロセス中にアルミニウムイオンまたはホウ素イオンを取り入れることにより生じる）またはｎドーピング（例えば、エピタクシープロセス中に窒素イオン、燐イオン、または砒素イオンを取り入れることにより生じる）である可能性がある。したがって、第２の導電型は反対のｎドーピングまたはｐドーピングを示す。換言すれば、第１の導電型はｎドーピングを示してもよく、第２の導電型がｐドーピング示してもよく、またはその逆でもよい。
図１Ｃ〜１Ｆに、一実施形態による、接合終端延長領域を有する炭化珪素基板１１０の上に無機パッシベーション層構造を形成する工程の概略図を示す。
炭化珪素基板１１０（例えば、形成すべき炭化珪素装置のドリフト層）は、炭化珪素基板１１０の能動領域への電気的接触を実現する金属層１４０により炭化珪素基板１１０の能動領域方向に覆われる。さらに、炭化珪素基板１１０は、金属層１４０（例えば、金属被膜）のエッジにおいて横方向に配置された炭化珪素基板１１０の主面に接合終端延長領域１１４を含む。この構造の上に、酸化珪素層１２２が図１Ｃにより示すように堆積される。これに、図１Ｄにより示すように窒化珪素層１２４の堆積が続く。酸化珪素層１２２と窒化珪素層１２４は無機パッシベーション層構造を表す。
加えて、図１Ｅにより示すように、窒化珪素層１２４が金属層１４０の上で覆われないようにポリイミド膜１２６が堆積され構築される。構築されたポリイミド膜１２６は、無機パッシベーション層構造を構築するためのマスクとして使用される。換言すれば、窒化珪素層１２４と酸化珪素層１２２は、図１Ｆにより示すように、ポリイミド膜１２６により覆われない領域において除去される。
その後、ポリイミド膜１２６は除去され、ダイは、成形材料層が無機パッシベーション層構造に隣接して配置されるように、成形材料層により成形される。
図１Ｃ〜１Ｆは、硬質パッシベーションを堆積し構築する処理の一例を示す。
図１Ｇに、一実施形態による、炭化珪素装置１９０の一部の概略断面を示す。炭化珪素装置１９０の実施形態は図１Ａに示す実施形態と同様である。加えて、炭化珪素基板１１０は、炭化珪素基板１１０の能動領域に電気的接触を実現する金属層１４０（例えば、アルミニウムエッジ）により炭化珪素基板１１０の能動領域方向に覆われる。この構造の上に、無機パッシベーション層構造を表す酸化珪素層１２２（例えば、非ドープケイ酸塩ガラス）と窒化珪素層１２４が堆積される。
図１Ｇに示す例は、炭化珪素ダイオードのアノードエッジにおける硬質パッシベーション積層（例えば、２．７μｍ非ドープケイ酸塩ガラスと８００ｎｍ窒化珪素）を示し得る。
図２Ａは、一実施形態による炭化珪素装置２００の断面図の概略図を示す。炭化珪素装置２００の実施形態は図１Ａに示す実施形態と同様である。加えて、炭化珪素基板は、第１の導電型を含むエピタキシャル炭化珪素層２１０と、エピタキシャル炭化珪素層２１０内に配置された第２の導電型を含む埋め込み横方向炭化珪素エッジ終端領域２２０とを含む。さらに、埋め込み横方向炭化珪素エッジ終端領域２２０は第１の導電型を含む炭化珪素表面層２３０により覆われる。
さらに、無機パッシベーション層構造と成形材料層が炭化珪素基板の上に配置される（図示せず）。
埋め込み横方向炭化珪素エッジ終端領域２２０により、動作状態の電界は破壊挙動が改善され得るように炭化珪素装置のエッジ方向に低減される。さらに、埋め込み横方向炭化珪素エッジ終端領域２２０の酸化は、埋め込み横方向炭化珪素エッジ終端領域２２０を炭化珪素表面層２３０で覆うことにより回避することができる。加えて、炭化珪素表面層２３０の酸化が回避され得る。このようにして、破壊挙動および／または長期信頼性を著しく改善することができる。さらに、炭化珪素装置の表面における電界を炭化珪素表面層により低減することができる。
エピタキシャル炭化珪素層２１０は、炭化珪素基板材料上にエピタキシャル成長され得る、キャリヤ基板に接着または取り付けられ得る、または基板材料無しに設けられ得る。
エピタキシャル炭化珪素層２１０は、ｐドーピング（例えば、エピタクシープロセス中にアルミニウムイオンまたはホウ素イオンを取り入れることにより生じる）またはｎドーピング（例えば、エピタクシープロセス中に窒素イオン、燐イオンまたは砒素イオンを取り入れることにより生じる）である可能性がある第１の導電型を含む。
埋め込み横方向炭化珪素エッジ終端領域２２０はエピタキシャル炭化珪素層２１０内に作製される。この領域は、炭化珪素装置２００のエッジに向かって横方向に延び、エッジ終端構造の少なくとも一部分を表す。この領域２２０は例えば炭化珪素表面層２３０の下の埋め込みである。このことは、埋め込み横方向炭化珪素エッジ終端領域２２０が炭化珪素装置の主面に露出されないことを意味する。
埋め込み横方向炭化珪素エッジ終端領域２２０は、エピタキシャル炭化珪素層２１０内の第２の導電型を含むより大きな注入領域の一部であり得る。換言すれば、埋め込み横方向炭化珪素エッジ終端領域２２０は、炭化珪素装置のエッジ近く（例えば、２００μｍより近く、１００μｍより近く、５０μｍより近く、２０μｍより近くであり、これは炭化珪素装置のタイプまたは炭化珪素装置により占有されるダイ面積に依存し得る）にある注入領域の一部であり得る。換言すれば、第２の導電型を含む注入領域は、炭化珪素表面層２３０により覆われた炭化珪素装置のエッジ近くに配置される外側端を含むエピタキシャル炭化珪素層２１０内に配置され得る。注入領域のこの外側端は埋め込み横方向炭化珪素エッジ終端領域２２０を表すまたは形成し得る。または、埋め込み横方向炭化珪素エッジ終端領域２２０は、第１の導電型を含む炭化珪素により囲まれる炭化珪素装置２００のエッジの近傍（例えば、２００μｍより近く、１００μｍより近く、５０μｍより近く、２０μｍより近くであり、これは炭化珪素装置のタイプに依存し得る）に位置する限定注入領域であり得る。
埋め込み横方向炭化珪素エッジ終端領域２２０は、埋め込み横方向炭化珪素エッジ終端領域２２０が炭化珪素装置２００の主面に露出されないように炭化珪素表面層２２０により覆われる。換言すれば、炭化珪素表面層２３０は、炭化珪素装置２００の主面における埋め込み横方向炭化珪素エッジ終端領域２２０の露出が防止されるように、埋め込み横方向炭化珪素エッジ終端領域２２０の上に配置される。
換言すれば、炭化珪素表面層２３０は炭化珪素装置２００の上部の非半導体層方向に終端を形成し得る。
上述の１つまたは複数の態様に対して任意選択的に、追加的に、またはその代わりに、炭化珪素表面層は、少なくとも炭化珪素装置のエッジ近くの埋め込み横方向炭化珪素エッジ終端領域２２０の外側端（例えば、炭化珪素装置の断面図では他端よりエッジに近い埋め込み横方向炭化珪素エッジ終端領域の外側端）から炭化珪素装置の能動領域まで横方向に延長し得、一方、能動領域は炭化珪素表面層２３０により残されたままとなる。換言すれば、炭化珪素表面層２３０は、炭化珪素装置２００のエッジ近くの埋め込み横方向炭化珪素エッジ終端領域２２０を覆うが、能動領域が炭化珪素装置２００または炭化珪素材料の主面で露出されるように、能動領域を開放状態で残す。このようにして、能動領域は、（例えば、金属コンタクトおよび／または炭化珪素装置の配線を実現するための）上部金属層、絶縁層またはパッシベーション層にアクセス可能である。
炭化珪素装置２００の能動領域は、エッジ領域により囲まれた炭化珪素装置２００のダイ上の中央領域であり得る。炭化珪素装置２００の能動領域は、炭化珪素装置２００の電気的機能を実現するための炭化珪素装置２００の一部領域であり得る。エッジ領域の幅は、炭化珪素装置２００の阻止電圧、機能、および／またはダイサイズに依存し得る。
さらに、上述の１つまたは複数の態様に対し任意選択的に、その代りに、または追加的に、埋め込み横方向炭化珪素エッジ終端領域２２０は横方向に、炭化珪素装置のエッジ近くに位置する少なくとも１つの外側端が第１の導電型を有する炭化珪素により囲まれるように、炭化珪素装置のエッジに対して所定の距離で終わり得る。換言すれば、炭化珪素装置２００のエッジにおける埋め込み横方向炭化珪素エッジ終端領域２２０の露出は、埋め込み横方向炭化珪素エッジ終端領域２２０を炭化珪素装置のエッジに対して所定の横方向距離で実現することにより、炭化珪素装置のエッジに向かって横方向に回避され得る。このようにして、埋め込み横方向炭化珪素エッジ終端領域２２０は、埋め込み横方向炭化珪素エッジ終端領域２２０および／または炭化珪素表面層２３０が環境的損傷から保護されるように、炭化珪素表面層２３０とエピタキシャル炭化珪素層２１０により完全に囲まれ得る。炭化珪素装置２００のエッジに対する所定距離は、炭化珪素装置２００のサイズと機能に応じて変わり得る。例えば、所定距離は５μｍ〜２００μｍ、５μｍ〜５０μｍ、または１０μｍ〜３０μｍであり得る。
埋め込み横方向炭化珪素エッジ終端領域２２０は様々な方法で実現または作製されることができる。例えば、埋め込み横方向炭化珪素エッジ終端領域２２０は、注入領域が、注入に使用されるイオンのエネルギー分布に応じた深さおよび厚さでエピタキシャル炭化珪素層２１０内に形成されるように、エピタキシャル炭化珪素層２１０の表面を通る（例えば、注入をマスクするために使用される注入マスクにより確定される炭化珪素装置の表面の一部を通る）高エネルギー注入により作製され得る。換言すれば、炭化珪素表面層２３０はエピタキシャル炭化珪素層２１０の一部であり得（例えば、図２Ａに示すように）、埋め込み横方向炭化珪素エッジ終端領域２２０は、その結果の炭化珪素表面層２２０を表すエピタキシャル炭化珪素層２１０の表面領域を通してエピタキシャル炭化珪素層２１０中に第２の導電型のイオンを注入することにより作製される注入領域であり得る。このようにして、埋め込み横方向炭化珪素エッジ終端領域２２０を少ない労力と少ない製造工程数で実現することができる。
または、埋め込み横方向炭化珪素エッジ終端領域２２０は、エピタキシャル炭化珪素層２１０の表面領域中にイオンを注入し、エピタキシャル炭化珪素層２１０の上に炭化珪素表面層２３０をエピタキシャル的に堆積させることにより作製され得る。表面領域は、エピタキシャル炭化珪素層２１０の表面にあるエピタキシャル炭化珪素層２１０の一部であり得る。換言すれば、炭化珪素表面層２３０は、埋め込み横方向炭化珪素エッジ終端領域２２０を有するエピタキシャル炭化珪素層２１０の上に堆積されたエピタキシャル層であり得る。このようにして、埋め込み横方向炭化珪素エッジ終端領域２２０のエッジにおける注入領域のスミア（例えば、注入マスクのエッジプロファイルの影響による）を回避することができるおよび／または炭化珪素表面層２３０の厚さを広範囲に変えることができる。
または、第１の導電型のイオンは、炭化珪素表面層２３０が形成されるように、埋め込み横方向炭化珪素エッジ終端領域２２０より高いドーピング濃度でエピタキシャル炭化珪素層２１０の表面領域中に注入され得る。
上述の１つまたは複数の態様に対して任意選択的に、追加的に、またはその代わりに、埋め込み横方向炭化珪素エッジ終端領域２２０は、横方向ドーピングを変えることにより実現することができる。換言すれば、埋め込み横方向炭化珪素エッジ終端領域２２０は可変横方向ドーピング濃度を含み得る。可変ドーピング濃度は炭化珪素装置のエッジ方向に減少し得る。減少は段階的にまたは連続的に実現され得る。さらに換言すると、埋め込み横方向炭化珪素エッジ終端領域２２０は、第１のドーピング濃度を有する第１の領域と第２のドーピング濃度を有する第２の領域を含み得、第１の領域は第２の領域より炭化珪素装置２００のエッジに近く、第１のドーピング濃度は第２のドーピング濃度より低い。このようにして、炭化珪素装置２００のエッジ方向の電界の強度をさらに低減し、改善された破壊挙動および／または長期信頼性をもたらすことができる。
上述の１つまたは複数の態様に対し任意選択的に、その代りに、または追加的に、埋め込み横方向炭化珪素エッジ終端領域２２０は炭化珪素装置の能動領域を囲み得る（例えば、上面から見て、または横方向に、または炭化珪素装置のエッジに沿って）。換言すれば、埋め込み横方向炭化珪素エッジ終端領域２２０は、炭化珪素装置２００の能動領域を囲む炭化珪素装置２００のエッジ領域（例えば、炭化珪素装置のエッジから中心方向に５μｍ〜５００μｍ、１０μｍ〜５００μｍ、１５μｍ〜２００μｍ、または５０μｍ〜２００μｍ）内に配置され得る。このようにして、電界強度を炭化珪素装置２００のエッジ全体に沿って低く保つことができる。または、埋め込み横方向炭化珪素エッジ終端領域２２０は、炭化珪素装置２００の動作状態において高電界を含むエッジの領域に沿ってだけ実現され得る。
例えば、埋め込み横方向炭化珪素エッジ終端領域２２０は、２００ｎｍ〜５μｍ（または４００ｎｍ〜２μｍ、５００ｎｍ〜１μｍ、または６００ｎｍ〜８００ｎｍ）の厚さを含み得る。換言すれば、埋め込み横方向炭化珪素エッジ終端領域２２０の厚さは、広い範囲で選択することができ、炭化珪素装置の所望の機能（例えば、ダイオード、トランジスタ）に適合化され得る。
例えば、層の厚さは、層の厚さが製造問題により若干変化し得るので、平均厚であり得る。例えば、埋め込み横方向炭化珪素エッジ終端領域２２０の厚さは、炭化珪素表面層２３０方向のｐｎ接合と、エピタキシャル炭化珪素層２１０方向の埋め込み横方向炭化珪素エッジ終端領域２２０の反対側のｐｎ接合との間で測定され得る。同様に、炭化珪素表面層２３０の厚さは、埋め込み横方向炭化珪素エッジ終端領域２２０に対するｐｎ接合と炭化珪素表面層２３０の反対（例えば、露出）面との間で測定され得る。例えば、炭化珪素表面層は２０ｎｍ〜２μｍ（または５０ｎｍ〜２００ｎｍ、５０ｎｍ〜１５００ｎｍ、２００ｎｍ〜１０００ｎｍ、または６００ｎｍ〜１μｍ）の厚さを含む。炭化珪素表面層の厚さは例えば、エピタキシャル炭化珪素層２１０の表面領域を通してエピタキシャル炭化珪素層中に第２の導電型のイオンを注入することにより埋め込み横方向炭化珪素エッジ終端領域２２０を作製した結果の炭化珪素表面層２３０について５０ｎｍ〜２００ｎｍであり得る。または、炭化珪素表面層２３０の厚さは例えば、埋め込み横方向炭化珪素エッジ終端領域２２０を含むエピタキシャル炭化珪素層２１０の上にエピタキシャル層を堆積させることにより作製される炭化珪素表面層２３０について６００ｎｍ〜１μｍであり得る。
上述の１つまたは複数の態様に対して任意選択的に、追加的に、またはその代わりに、複数の埋め込み横方向炭化珪素エッジ終端領域が作製され得る（例えば、ｐリング、リング状領域、点状、のこぎり歯状、波状領域）。このようにして、破壊挙動および／または長期信頼性を改善し得る。
上述の１つまたは複数の態様に対して任意選択的に、追加的に、またはその代わりに、埋め込み横方向炭化珪素エッジ終端領域２２０および／または炭化珪素表面層２３０のドーピング濃度だけでなく、埋め込み横方向炭化珪素エッジ終端領域２２０および／または炭化珪素表面層２３０の厚さも、自由電荷キャリヤが除去された少なくとも１つの領域を炭化珪素表面層２３０が含むように、選択され得る。このような一例を図２Ｂに示す。図２Ｂは、一実施形態による炭化珪素装置２５０の概略図を示す。炭化珪素表面層２３０は、埋め込み横方向炭化珪素エッジ終端領域２２０と炭化珪素表面層２３０とのｐｎ接合の空乏領域２２２（点線により示される）が、炭化珪素装置２５０の所定の状態（例えば、炭化珪素装置のオフ状態またはオン状態、または炭化珪素装置に印加される電位が無いまたはフローティング状態接続）において、埋め込み横方向炭化珪素エッジ終端領域２２０と反対の炭化珪素表面層２３０の表面まで（例えば、主面まで）少なくともある時点で延びるように、厚さとドーピング濃度を含む。
このようにして、炭化珪素表面層２３０（例えば、炭化珪素装置のエッジにおける任意選択的に示された金属コンタクト２４０とエピタキシャル炭化珪素層２１０との間）を通る漏れ電流を回避するまたは著しく低減することができる。任意選択的に、炭化珪素表面層２３０は、空乏領域が炭化珪素表面層２３０全体を貫通するように、（例えば、埋め込み横方向炭化珪素エッジ終端領域だけでなく）厚さとドーピング濃度も含む。換言すれば、炭化珪素表面層２３０および／または埋め込み横方向炭化珪素エッジ終端領域２２０の厚さおよび／またはドーピング濃度は、完成した炭化珪素表面層２３０から自由電荷キャリヤが除去される（例えば、空乏領域に典型的な自由電荷キャリヤ密度を無視する）ように、選択され得る。
例えば、空乏領域２２２の十分な拡張は、埋め込み横方向炭化珪素エッジ終端領域２２０のドーピング濃度に応じて炭化珪素表面層２３０の適切な厚さとドーピング濃度を選択することにより得られる。さらに、埋め込み横方向炭化珪素エッジ終端領域２２０の厚さは例えば炭化珪素表面層２３０の厚さより厚くてもよい。
任意選択的に、炭化珪素装置２００は、図２Ｂに示すように炭化珪素装置２００の能動領域の上（例えば、エピタキシアル炭化珪素層の上）に金属コンタクト２４０を含む。このようにして、炭化珪素ショットキーダイオードを実現することができる。例示的に、エピタキシャル炭化珪素層２１０と炭化珪素表面層２３０はｎドーピングを含み、埋め込み横方向炭化珪素エッジ終端領域２２０はｐドーピングを含み得る。埋め込み横方向炭化珪素エッジ終端領域２２０は炭化珪素装置２５０の能動領域を囲み得る（例えば、炭化珪素装置の上面から見て）。さらに、炭化珪素表面層２３０は、埋め込み横方向炭化珪素エッジ終端領域２２０に沿った炭化珪素装置２００のエッジから炭化珪素装置２５０のエッジにおける端部に対向する埋め込み横方向炭化珪素エッジ終端領域２２０のエッジまで延び得る。したがって、炭化珪素表面層２３０はまた、炭化珪素装置２００の能動領域を囲み、金属コンタクト２４０との接続のために能動領域を開放状態のままにする。この例では、エピタキシャル炭化珪素層２１０は炭化珪素基板材料２５０の上に配置されるｎドリフト層を表す。
さらに、無機パッシベーション層構造と成形材料層が炭化珪素基板の上に配置される（図示せず）。
図３は、一実施形態による埋め込みｐ領域を有する炭化珪素エッジ終端の概略図を示す。炭化珪素装置３００の実施形態は図２Ａに示す実施形態と同様である。示された炭化珪素エッジ終端は炭化珪素装置３００のエッジ領域を表す。炭化珪素装置３００は、少なくともこのエッジ領域に、高ｎドープ炭化珪素基板３５０と、続いて、特定の炭化珪素装置３００（例えば、ショットキーダイオード、マージピンショットキーダイオード、ｐｎダイオード、バイポーラトランジスタ、電界効果トランジスタ、金属酸化物半導体トランジスタ、または接合電界効果トランジスタ）および／または炭化珪素装置３００の電圧クラスに調節されたｎドープ炭化珪素ドリフト層３１０とを含む。エピタキシャル炭化珪素層３１０は、埋め込み横方向炭化珪素エッジ終端領域を表すエッジ終端のｐドープ炭化珪素領域３２０を含む。埋め込み横方向炭化珪素エッジ終端領域３２０は、炭化珪素表面層を表すｎドープ炭化珪素層３３０により覆われる。炭化珪素表面層３３０は炭化珪素装置３００の主面において露出される。無機パッシベーション層構造３６０が炭化珪素表面層３３０の上に実現される。埋め込み横方向炭化珪素エッジ終端領域３２０は横方向に、炭化珪素装置３００のエッジ３０２に対して所定の距離で終わる。埋め込み横方向炭化珪素エッジ終端領域３２０は、能動チップ領域３０４（または炭化珪素装置の能動領域）方向にさらに延びる大きな注入領域の一部であり得る。炭化珪素表面層３３０は横方向に、炭化珪素装置３００のエッジ３０２に対して所定の距離（例えば、埋め込み横方向炭化珪素エッジ終端領域の所定の距離未満）で終わる、または炭化珪素装置のエッジ３０２まで延びる、または埋め込み横方向炭化珪素エッジ終端領域３２０と同じ炭化珪素装置３００のエッジ３０２に対し所定の距離で終わる。この例では、埋め込み横方向炭化珪素エッジ終端領域３２０は炭化珪素表面層３３０より厚い厚さを含む。
図３に示すエッジ終端は、上述の１つまたは複数の態様（例えば、図１Ａ〜１Ｇ）に対応する１つまたは複数の任意選択的および追加的特徴を含み得る。
いくつかの実施形態は、ｎドーピングと、エピタキシャル炭化珪素層内に配置されるｐドーピングを含む埋め込み横方向炭化珪素エッジ終端領域とを含む炭化珪素装置に関する。埋め込み横方向炭化珪素エッジ終端領域はｎドーピングを含む炭化珪素表面層により覆われる。埋め込み横方向炭化珪素エッジ終端領域は６００ｎｍ〜８００ｎｍの厚さを含み、炭化珪素表面層は５０ｎｍ〜２００ｎｍまたは６００ｎｍ〜１μｍの厚さを含む。
炭化珪素装置は、上述の１つまたは複数の態様に対応する１つまたは複数の追加の任意選択的特徴を含み得る。
いくつかの実施形態では、炭化珪素装置はショットキーダイオード、マージピンショットキーダイオード、ｐｎダイオード、バイポーラトランジスタ、電界効果トランジスタ、金属酸化物半導体トランジスタまたは接合電界効果トランジスタを含む。換言すれば、炭化珪素装置は、ショットキーダイオード、マージピンショットキーダイオード、ｐｎダイオード、バイポーラトランジスタ、電界効果トランジスタ、金属酸化物半導体トランジスタ、または接合電界効果トランジスタ、またはこれらの素子の１つまたは複数を含む電気回路であり得る。
図４Ａ〜４Ｃは、一実施形態による炭化珪素装置の一部の概略断面を示す。炭化珪素装置４００の実施形態は図２Ｂに示す実施形態と同様である。加えて、成形材料層４３０だけでなく酸化珪素層４２２と窒化珪素層４２４も含む無機パッシベーション層構造が炭化珪素基板の上に配置される。さらに、２つ以上の埋め込み横方向炭化珪素エッジ終端領域２２０（例えば、ガードリングを表す）が炭化珪素基板のエピタキシャル炭化珪素層２１０内に実現される。さらなる詳細と態様について、上記実施形態（例えば、図１Ａ〜１Ｇと図２Ｂ）に関連して説明する。
図４Ａ〜４Ｃは例えば、エッジ終端を有する炭化珪素ショットキーダイオードの炭化珪素基板内の異なるドーパント分布の領域を示し得る。この例では、エッジ終端は、ガードリング２２０、第２のエピタキシャル層２３０のカバー、硬質パッシベーション（無機パッシベーション層構造）を含む。このようにして、例えば６５０Ｖ、１２００Ｖ、および／または１７００Ｖの阻止電圧を有するダイオードが実現され得る。硬質パッシベーションの表面における４００ｋＶ／ｃｍの範囲の電界強度を、エッジ終端の組み合わせにより達成することができる。
炭化珪素基板材料２５０は例えば、約２．７ｅ１８ｃｍ−３のドーピング濃度を有するｎドーピングを含んでもよく、エピタキシャル炭化珪素層２１０は約１ｅ１７ｃｍ−３のドーピング濃度を有するｎドーピングを含んでもよく、炭化珪素表面層２３０は約５．６ｅ１５ｃｍ−３のドーピング濃度を有するｎドーピングを含んでもよく、ガードリング２２０は約２．２ｅ１８ｃｍ−３のドーピング濃度を有するｐドーピングを含み得んでもよい。
図４Ａは６５０Ｖ炭化珪素ショットキーダイオードのエッジ終端の例を示し、図４Ｂは１２００Ｖ炭化珪素ショットキーダイオードのエッジ終端の例を示し、図４Ｃは１７００Ｖ炭化珪素ショットキーダイオードのエッジ終端の例を示す（例えば、エッジ終端は、ガードリング、第２のエピタクシーＥｐｉ２カバー、硬質パッシベーションを含む）。
図５Ａと５Ｂは、一実施形態による炭化珪素装置５００の概略図を示す。炭化珪素装置５００は、炭化珪素基板５１０と、横方向に炭化珪素基板５１０の主面５１２を少なくとも部分的に覆う無機パッシベーション層構造５２０とを含む。炭化珪素基板５１０と無機パッシベーション層５２０は、炭化珪素基板５１０の少なくとも一領域が少なくとも２．３ＭＶ／ｃｍの電界を含む一方で、炭化珪素基板５１０に対向して配置された無機パッシベーション層構造５２０の表面５２２における電界が５００ｋＶ／ｃｍ未満となるように、構成される。
炭化珪素基板５１０内の電界低減策と組み合わせて無機パッシベーション構造５２０を使用することにより、無機パッシベーション構造５２０の外面５２２における電界は、少なくとも２．３ＭＶ／ｃｍの電界が炭化珪素基板５１０内に発生する一方で、５００ｋＶ／ｃｍ未満に低減することができる。このようにして、ポリイミドより良好な耐湿性を有するポリイミド以外の様々な有機材料を、無機パッシベーション構造の上の追加パッシベーション層に使用することができる。または、成形材料を無機パッシベーション構造５２０に隣接して実現することができる。このようにして、炭化珪素装置５００の破壊挙動と長期信頼性を改善することができる。
炭化珪素基板５１０に対向して配置された無機パッシベーション層構造５２０の表面５１２は、炭化珪素装置５００の炭化珪素ダイを覆う成形材料方向の最後の無機材料層の表面であり得る。電界は、炭化珪素基板５１０に対向して配置された無機パッシベーション層構造５２０の少なくとも５０％表面、少なくとも８０％表面、または全表面にわたって５００ｋＶ／ｃｍ未満であり得る。
炭化珪素装置５００は、上述（例えば、図１Ａ〜１Ｇ）の概念または１つまたは複数の実施形態に関連して説明した１つまたは複数の任意選択的および追加的特徴を含み得る。
図６は、横方向に炭化珪素基板の主面を少なくとも部分的に覆う無機パッシベーション層構造を形成する工程６１０と、無機パッシベーション層構造に隣接して成形材料層を形成する工程６２０とを含む炭化珪素装置の形成方法６００のフローチャートを示す。
このようにして、改善された破壊挙動と長期信頼性を有する炭化珪素装置を少ない労力で提供することができる。
さらに、方法６００は、上述の１つまたは複数の態様に対応する１つまたは複数の任意選択的、追加的、または代替的行為を含み得る。
例えば、方法６００は、第１の導電型を含む炭化珪素基板のエピタキシャル炭化珪素層を形成する工程と、第２の導電型を含みエピタキシャル炭化珪素層内に配置される埋め込み横方向炭化珪素エッジ終端領域を形成する工程とをさらに含み得る。埋め込み横方向炭化珪素エッジ終端領域は、第１の導電型を含む炭化珪素表面層により覆われるように形成される。
このようにして、上述の特性と特徴を有する炭化珪素装置を少ない労力で製造することができる。
炭化珪素表面層の下の埋め込み横方向炭化珪素エッジ終端領域は様々な方法で製造され得る。例えば、埋め込み横方向炭化珪素エッジ終端領域の作製は、埋め込み横方向炭化珪素エッジ終端領域がエピタキシャル炭化珪素層の炭化珪素表面層により覆われるように、炭化珪素表面層を表すエピタキシャル炭化珪素層の表面領域を通して（例えば、注入をマスクするために使用される注入マスクにより確定された炭化珪素装置の表面の一部を通して）エピタキシャル炭化珪素層中に第２の導電型のイオンを注入する工程を含み得る。換言すれば、埋め込み横方向炭化珪素エッジ終端領域は、第１の導電型を含む薄いエピタキシャル炭化珪素層が注入領域の上に残るように、エピタキシャル炭化珪素層の深さまでの高エネルギーのイオン注入により作製され得る。この残り層は炭化珪素表面層を形成する。例えば、５０Ｋｅｖを越える、１００ＫｅＶを越える、または２００ＫｅＶを越える平均エネルギーを有するイオンが、エピタキシャル炭化珪素層内の埋め込み横方向炭化珪素エッジ終端領域を作製するために使用され得る。さらに、イオンのエネルギー分布は、ドーピング濃度が所定の方法で深さと共に変化するように選択することができる。例えば、ドーピング濃度は最大値まで深さにつれて増加し、その後減少し得る。または、ほぼ箱または長方形分布を生じるほぼ一定の（例えば、エッジ効果を無視し、２０％、１０％、または５％未満の偏差を無視する）ドーピング濃度が作製され得る。
さらに、任意選択的に、炭化珪素表面層の厚さは、炭化珪素表面層上に炭化珪素を堆積させる（例えば、エピタキシャルにより）ことにより増加させることができる。
または、埋め込み横方向炭化珪素エッジ終端領域は、埋め込み横方向炭化珪素エッジ終端層がエピタキシャル炭化珪素層の表面において露出されるように、エピタキシャル炭化珪素層の表面領域中に第２の導電型のイオンを注入することにより作製され得る。さらに、炭化珪素表面層は、埋め込み横方向炭化珪素エッジ終端領域が炭化珪素表面層により覆われるように、エピタキシャル炭化珪素層の上にエピタキシャル的に堆積され得る。換言すれば、埋め込み横方向炭化珪素エッジ終端領域は低エネルギーイオンで注入され、エピタキシャル炭化珪素層の表面に位置するまたは表面近くの注入領域を生じ得る。その後、埋め込み横方向炭化珪素エッジ終端領域は炭化珪素表面層を堆積させることにより埋め込まれる。
このようにして、埋め込み横方向炭化珪素エッジ終端領域のエッジにおける注入イオンの炭化珪素表面層中へのスミアを回避することができる。さらに、炭化珪素表面層をほぼ任意の厚さで実現することができる。さらに、炭化珪素表面層のドーピング濃度は、広範囲に、かつ埋め込み横方向炭化珪素エッジ終端領域を含むエピタキシャル炭化珪素層のドーピング濃度とは独立に選択することができる。
エピタキシャル炭化珪素層の上の炭化珪素表面層の堆積の代わりに、第１の導電型を有するイオンは、エピタキシャル炭化珪素層の表面に露出される薄層が第１の導電型を含む炭化珪素表面層に変換されるように、埋め込み横方向炭化珪素エッジ終端領域より低いエネルギー（例えば、平均値または最大エネルギー）で注入することができる。換言すれば、エピタキシャル炭化珪素層の深い表面領域（例えば、炭化珪素表面層の表面領域と比較し）中に第２の導電型のイオンを注入した後、第１の導電型のイオンは、炭化珪素表面層が埋め込み横方向炭化珪素エッジ終端領域の上に得られるように、エピタキシャル炭化珪素層の浅い（例えば、埋め込み横方向炭化珪素エッジ終端領域の深い表面領域より薄い）表面領域中に注入されることができる。同イオンは、イオンの注入前の浅い表面領域内の埋め込み横方向炭化珪素エッジ終端領域の（例えば、最大または平均）ドーピング濃度より高いドーピング濃度で浅い表面領域に注入される。このようにして、埋め込みエッジ終端領域を、追加のエピタキシアルプロセス無しに得ることができる。したがって、信頼できるエッジ終端を少ない労力で得ることができる。
任意選択的に、代替的に、または追加的に、炭化珪素表面層内のドーピング濃度を別の注入により増加することができる。換言すれば、方法６００はさらに、炭化珪素表面層がエピタキシャル炭化珪素層より高いドーピング濃度を含むように炭化珪素表面層中に第１の導電型のイオンを注入する工程を含み得る。このようにして、炭化珪素表面層のドーピング濃度を広範囲に選択することができる。
任意選択的に、代替的に、または追加的に、方法６００はさらに、炭化珪素装置の能動領域において炭化珪素表面層（例えば、炭化珪素装置の全面にわたって堆積されていれば）を除去する工程を含み得る。このようにして、能動領域は、炭化珪素装置の電気的機能に使用される電気的構造のための、または炭化珪素装置の能動領域内の１つまたは複数の領域と炭化珪素ダイ上またはその上の金属コンタクトまたは金属層とを接続するための別の注入を利用し得る。
本提案方法は上述のすべての種類の半導体装置の製造に使用され得る。したがって、上述の態様と詳細は、このような炭化珪素装置を製造するための方法に関して適用可能または実施可能である。
いくつかの実施形態は、ポリイミドの無いエッジ終端を有する炭化珪素電力装置に関する。埋め込みエッジ終端（例えば、ｐエッジ終端上の厚い低ドープｎ層）と、多重ガードリング手法と、厚い硬質パッシベーション層積層との組み合わせを実施することにより、軟質鋳造化合物（ｓｏｆｔ ｃａｓｔｉｎｇ ｃｏｍｐｏｕｎｄ）（例えば、モジュール）または成形材料（例えば、個別素子）の降伏耐性を越えないように硬質パッシベーションの表面における最大発生電界を低減することができる。この場合、ポリイミドパッシベーションの実施を控えることができ、ポリイミドパッシベーションに関連する局所湿気蓄積のリスクを回避することができる。または、ポリイミドと比較して低い降伏耐性だけでなく低い水受容性も有しうる他のパッシベーション材料を使用し得る。例えば、製造工程の温度要件に準拠し高い降伏耐性と低い湿気受容性とを有するパッシベーション材料を使用し得る。加えて、これらの材料は良好に構成することができ、炭化珪素および／または電力金属被膜上に十分に付着し得る。
一態様によると、チップ表面における電界強度は例えば、追加のポリイミドパッシベーションが不要となるように、炭化珪素半導体表面における電界最小化と無機硬質パッシベーションの実施とにより低減される。
炭化珪素装置（例えばダイオード、ＪＦＥＴ（接合電界効果トランジスタ）またはＭＯＳＦＥＴ（金属酸化物半導体トランジスタ））のタイプに応じて、埋め込みエッジ終端と硬質パッシベーションとを少ない追加処理労力で実施するために様々なプロセスシーケンスを使用し得る。
例えば、第２のエピタキシャル層の形成（例えば、約８５０ｎｍ）は炭化珪素ＪＦＥＴの製作のために既に含まれている。この場合、レイアウトは、第２のエピタキシャル層が接合終端延長領域（ＪＴＥ：ｊｕｎｃｔｉｏｎ ｔｅｒｍｉｎａｔｉｏｎ ｅｘｔｅｎｔｉｏｎ ｒｅｇｉｏｎ）内に残り、ＪＴＥ注入が第２のエピタキシャル層の堆積前に既に行われるように生成され得る。第２のエピタキシャル層の厚さとドーピングは例えば、阻止電圧が印加された場合に、その結果のｎ表面チャネルが空乏化され、寄生漏れ電流経路が回避されるように、ＪＴＥの幅とドーピングに対して調整され得る。
または、トレンチの底の電気的シールドのために深く注入されたｐ構造を有するトレンチＭＯＳＦＥＴに関しては、埋め込みｐエッジ終端を形成するための深い注入がまた使用され得る。任意選択的に、ｐ注入の外側端部の領域内の不要な電界ピーク（マスク角度効果）を抑制するために表面における別の局所ｎ注入が行われ得る。
さらに、ＭＰＳ（マージピンショットキー：ｍｅｒｇｅｄ ｐｉｎ Ｓｃｈｏｔｔｋｙ）またはショットキーダイオードに関しては、例えば追加の第２のエピタキシャル層または深いエッジ注入が実施され得る。
すべてのタイプの装置に関し、硬質パッシベーションは例えば、全体の厚さが４００ｋＶ／ｃｍ未満の表面電界を低減するのに十分となるように、堆積され得る。例えば、硬質パッシベーション（無機パッシベーション層構造）は、湿気シーリングを実施するために、厚い二酸化珪素ＳｉＯ２（例えば、電源用金属のエッジのような装置の構造エッジが面取りまたは平坦化されるように、２〜４μｍ堆積される）と表面における窒化珪素Ｓｉ３Ｎ４層との積層を含み得る。硬質パッシベーション積層の構造化は例えば、乾式化学または乾式および湿式化学の組み合わせ（例えば、乾式窒化物そしてその後湿式酸化物）により実施することができる。
酸化物層の堆積は、エッジに発生するクラックを確実に埋めるためにｄｅｐ−ｅｔｃｈ−ｄｅｐ（堆積−エッチング−堆積）プロセスにより、リフロー処理により、またはＳｉｎ−Ｏｎ−ｐｒｏｃｅｓｓ（酸化珪素プロセス）により実施され得る。その後、窒化珪素は平坦化された表面上に堆積され、乾式または乾式／湿式化学エッチングされる。窒化珪素層が乾式化学的にエッチングされ、酸化物層が湿式化学的にエッチングされれば、酸化物の横方向退避と窒化珪素の傾斜としたがって非ドープケイ酸塩ガラス（ＵＳＧ：ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）の被覆とを得ることができ、湿気に対する追加保護をもたらす。フォトリソグラフィ的に構成可能な材料（例えば、感光性レジスト）または硬質マスク（例えば、多結晶シリコン）は乾式および湿式化学的エッチングのマスクとし使用され得る。後者の場合、多結晶シリコンは乾式化学エッチングによりフォトリソグラフィ的に構成可能な材料により構成され得る。多結晶シリコンは例えば、窒化珪素とＵＳＧに関する高選択性を含み、厚い硬質パッシベーションを構成するために使用され得る。
酸化物／窒化物の積層シーケンスは最大エッチング可能積層厚に到達するまで任意に続けられ得る。例えば、一連の酸化物／窒化物／酸化物／窒化物を実現することができる。積層内の層厚は自由に選択可能であり互いに独立であり得るが、表面における要求湿気頑強性および電界プロファイルに応じて選択され得る。
湿気に対する追加保護を得ることも可能であり、注入とベークアウト行為後および第１の金属層の堆積前ならば、オーブン窒化物および／またはオーブン酸化物の積層（ＴＥＯＳ、テトラエチルオルトシリケート）が接合終端延長部（ＪＴＥ）の領域内に堆積される。この積層は上述の乾式および湿式化学方法により構成することができる。その後、金属層を堆積し、続いて硬質パッシベーションを表出させることができる。
いくつかの実施形態は、高エネルギーイオン注入またはｎエピタクシーにより埋め込み接合終端延長部を実現することによる炭化珪素装置（ＳｉＣ装置）のエッジ終端に関する。このようにして、Ｈ２Ｏ頑強性ＳｉＣチップ（水頑強性炭化珪素装置）を提供することができる。換言すれば、例えば炭化珪素電力半導体装置の湿気耐性エッジ終端を提供することができる。
バイポーラ接合終端の原理または横方向ドーピングの変化に基づく炭化珪素エッジ終端と比較して、特定の条件（例えば、高い湿気または温度変動）と通常電気的負荷に晒されるパッシベーション層との界面におけるｐドープ炭化珪素領域の劣化を、上記概念により回避することができる。特に、ｐドープエッジ領域における炭化珪素の酸化（陽極酸化）により発生する劣化を回避することができる。このようにして、電界制御のためにエッジにおいて挿入されたドーピング量が消耗（酸化により）されることを保護することができる。この消耗は装置の公称電圧未満電圧における破壊的降伏を生じ得る。また、クラック形成の、水に対する低気密性の、極めて重要なプロセス互換性の、および／または酸化物または窒化物被覆と共に発生し得るような降伏電圧ドリフトを生じ移動性イオンの集積に対する脆弱性のリスクを、提案概念を利用することにより低減または回避することができる。
このような炭化珪素装置のエッジ終端は、ｎドープ領域が上述の劣化影響を回避するためにエッジ終端の表面（例えば特に、電界強度が増加する領域内）に形成されるように、構成することができる。
例えば、可能な方法は、使用されるｐドープ領域が炭化珪素表面下に埋め込まれるようにバイポーラ接合終端の寸法を決めることである。特に炭化珪素ベース装置において、これは、アクセプタとして動作する原子を、表面に対し十分な距離に位置する範囲の端を生じる注入エネルギーで注入することにより実現することができる。本提案方式は、アクセプタとして可能なドーパントが実質的には炭化珪素中に拡散しないので、容易に実施することができる。相対的に、例えば、珪素は可能なアクセプタ材料に対する高拡散定数を含む。
注入エネルギーは例えば、５０ｋｅＶ、１００ＫｅＶ、または２００ＫｅＶを越え得る。また、いくつかのエネルギーおよび異なるドーズ量による実施は、このようなエッジ終端がその有効性を改善することを可能にし得る。例えば、ドーズ量は最初に深さとともに増加し、次に、再び減少し得る。または、ドーズ量はまた、深さとともに減少し得る。
図３に一実施形態を示す。バイポーラ接合終端−エッジ終端の代わりにまた、横方向におけるｐドーピングの連続的減少またはｐドーピングの階段状減少のいずれかを実現する横方向ドーピングエッジ終端の変形形態が使用され得る（提案概念に追加的に）。または、複数の埋め込み横方向炭化珪素エッジ終端領域を作製することにより横方向ドーピングの同様な変形形態（例えば、ｐリング、リング状領域、点状、鋸歯状、波状領域）を実現することができる。
さらに、ドナーとして動作可能なドーパントによる追加の注入が、そうでなければ装置に必要なエピタキシャル層により確定され得る表面近傍ｎドーピングを増加するために、実施され得る。この接続では、ドナーの侵入は、注入エネルギーの適切な選択によるアクセプタの侵入より著しく低くなり得る。または、基本的に拡散は通常高温工程下で発生し得ないので、表面にドリフト層ドーピングを含む特定装置に使用されるエピタキシャル炭化珪素ウエハの上に薄いｎドープエピタキシャル層を堆積し得る。このエピタキシャル層の厚さとドーピングは、適切なｎドープ層が一方では劣化影響の所望の回避を可能にするために他方ではチップの能動領域内のｐ領域の過剰ドーピング（炭化珪素装置の主電気的機能を実現するために使用される）が後で実現できるようにするために埋め込みｐドープ領域と半導体表面との間に残るように、見積もられ得る。任意選択的に、チップの能動領域内のこの追加のエピタキシャル層は、エッジ領域内だけに残るように、エッチングバックされることができる。
いくつかの実施形態では、ｎドープ表面層は、この層の結果のクロス伝導度が炭化珪素装置の遮断の場合または遮断状態において無視できる漏れ電流だけに寄与する限り、これらの層の電荷キャリヤが少なくとも局所的に取り除かれるように、見積もられ得る。
提案のエッジ終端は、ｎドープ炭化珪素半導体内に埋め込まれたｐドープ領域に基づき得る。このようにして、（製造のための）対応方法だけでなく対応構造も実現することができる。このような構造は、ｐドープ炭化珪素が高表面電界強度の領域内で起こり得る酸化に直接露出される表面部分となることを回避し得る。
実施形態はさらに、コンピュータプログラムがコンピュータまたはプロセッサ上で実行される場合、上記方法の１つを行うためのプログラムコードを有するコンピュータプログラムを提供し得る。当業者は、プログラムされたコンピュータにより様々な上記方法の工程を行い得るということを容易に認識するだろう。本明細書では、いくつかの実施形態はまた、機械またはコンピュータ可読であり、かつ前記上記方法の工程のいくつかまたはすべてを行う前記命令のコンピュータ実行可能またはコンピュータ実行可能プログラムをコード化するプログラム記憶装置（例えば、ディジタルデータ記憶媒体）をカバーするように意図される。プログラム記憶装置は、例えばディジタルメモリ、磁気ディスクおよび磁気テープなどの磁気記憶媒体、ハードディスク駆動装置、または光学的読み取り可能ディジタルデータ記憶媒体であり得る。実施形態はまた、上記方法の前記工程を実行するようにプログラムされたコンピュータ、または上記方法の前記工程を実行するようにプログラムされた（フィールド）プログラマブルロジックアレイ（Ｆ）（ＰＬＡ）、または（フィールド）プログラマブルゲートアレイ（Ｆ）（ＰＧＡ）をカバーするように意図される。
本明細書と添付図面は本開示の原理を単に例示するだけである。したがって、当業者は本開示に明示的に記載および示されなかったとしても本発明の原理を具現しその精神と範囲に含まれる様々な構成を考案することができるだろうということが理解される。さらに、本開示に列挙されたすべての例は、本技術をさらに進めるために、読者が本発明の原理と本発明者により寄与された概念とを理解するのを支援する教授目的のためだけであることを主として明示的に意図されており、このような具体的に列挙された例と条件に限定するものではないものと解釈すべきである。さらに、本開示の原理、態様、および実施形態だけでなくその具体例についても本明細書において列挙するすべての記述はそれらの均等物を包含するように意図されている。
（ある機能を行う）「手段」として示された機能ブロックはそれぞれ、ある機能を行うように適合化された回路を含む機能ブロックとして理解すべきである。したがって「何かのための手段」もまた、「何かに適合化されたまたは何かに好適な手段」と理解され得る。したがって、ある機能を行うように適合化された手段は、このような手段が前記機能を（所定の時点で）必然的に行うことを意味しない。
「手段」、「センサ信号供給手段」「送信信号生成手段」などとして表記された任意の機能ブロックを含む添付図面に示された様々な要素の機能は、適切なソフトウェアに関連付けられたソフトウェアを実行することができるハードウェアだけでなく「信号供給器」、「信号処理装置」「プロセッサ」、「制御装置」などの専用ハードウェアを利用して提供され得る。さらに、「手段」として本明細書に記載された任意のエンティティは、「１つまたは複数のモジュール」、「１つまたは複数の装置」、「１つまたは複数のユニット」などとして実現され得る。プロセッサにより提供される場合、機能は、単一の専用プロセッサにより、単一の共用プロセッサにより、またはそのいくつかが共有され得る複数の個々のプロセッサにより提供され得る。さらに、用語「プロセッサ」または「制御装置」の明示的な使用は、ソフトウェアを実行することができるハードウェアを排他的に参照するように解釈さるべきではなく、デジタル信号プロセッサ（ＤＳＰ）ハードウェア、ネットワークプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ソフトウェアを格納するための読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、および不揮発性記憶装置を限定するものではないが暗黙的に含み得る。他のハードウェア、従来のおよび／または慣習的なものも含まれ得る。
本明細書の任意のブロック図は本発明の原理を具現する例示的回路の概念図を表すということが当業者により理解されるべきである。同様に、任意のフローチャート、フローダイアグラム、状態遷移図、擬似コードなどはコンピュータ読み取り可能媒体内に実質的に表されしたがってコンピュータまたはプロセッサ（このようなコンピュータまたはプロセッサが明示的に示されても示されなくても）により実行され得る様々な処理を表すということが理解される。
さらに、以下の特許請求の範囲は、本明細書内の「発明を実施するための形態」に組み込まれ、各請求項はそのまま別個の実施形態として有効であり得る。各請求項はそれぞれ別個の実施形態としてそのまま有効であり得る。従属請求項は特許請求の範囲において１つまたは複数の請求項との特定の組合せに言及しうるが他の実施形態もまた従属請求項の他の各従属請求項の主題との組合せを含み得るということに留意すべきである。このような組合せは、特定の組合せが意図されていないということが明示されない限り、本明細書において提案されている。さらに、請求項の特徴は、この請求項が任意の他の独立請求項に依存して直接なされなかったとしても、この任意の他の独立請求項に対する請求項の特徴を含むように意図されている。
本明細書または特許請求の範囲に開示された方法はこれらの方法のそれぞれの工程のそれぞれを行うための手段を有する装置により実施され得るということにさらに留意すべきである。
さらに、本明細書または特許請求の範囲に開示された複数の工程または機能の開示は特定の順序であると解釈しなくてもよいということを理解すべきである。したがって、複数の工程または機能の開示は、このような工程または機能が技術的理由のために互いに交換可能でない限り、これらを特定の順序に限定することはない。さらに、いくつかの実施形態では、単一工程は複数の副工程を含み得るまたは複数の副工程に分解され得る。このような副工程は、明示的に除外されない限り、この単一工程の開示に含まれ得、この単一工程の開示の一部であり得る。
また、本願は以下に記載する態様を含む。
（態様１）
炭化珪素基板と、
横方向に前記炭化珪素基板の主面を少なくとも部分的に覆う無機パッシベーション層構造と、
前記無機パッシベーション層構造に隣接する成形材料層とを含む炭化珪素装置。
（態様２）
前記炭化珪素基板と前記無機パッシベーション層構造は、前記成形材料層に接触する前記無機パッシベーション層構造の表面における電界が前記炭化珪素装置の能動状態において５００ｋＶ／ｃｍより低くなるように構成される、態様１に記載の炭化珪素装置。
（態様３）
前記炭化珪素基板は、少なくとも１つの領域において、前記炭化珪素装置の能動状態において２．３ＭＶ／ｃｍの電界を少なくとも含むように構成される、態様２に記載の炭化珪素装置。
（態様４）
前記成形材料層は前記炭化珪素基板の少なくとも主面全体に沿って延びる、態様１に記載の炭化珪素装置。
（態様５）
前記成形材料層は、エポキシ樹脂、シリカ、またはシリカゲルのうちの少なくとも１つを少なくとも主に含む、態様１に記載の炭化珪素装置。
（態様６）
前記成形材料層は、間にポリミイド材料の無い前記無機パッシベーション層構造に隣接して配置される、態様１に記載の炭化珪素装置。
（態様７）
前記無機パッシベーション層構造は少なくとも１つの遮断領域を含み、前記炭化珪素基板の前記主面は前記無機パッシベーション層構造の前記遮断領域内では前記無機パッシベーション層構造により覆われておらず、前記成形材料層は前記無機パッシベーション層構造の前記遮断領域を貫通する、態様１に記載の炭化珪素装置。
（態様８）
前記無機パッシベーション層構造は少なくとも１つの第１層と第２層を含み、前記第１層は酸化珪素を少なくとも主として含み、前記第２層は窒化珪素を少なくとも主として含む、態様１に記載の炭化珪素装置。
（態様９）
前記第２層は前記成形材料層に隣接して配置される、態様７に記載の炭化珪素装置。
（態様１０）
前記炭化珪素基板は前記炭化珪素基板のエッジにおいて前記炭化珪素基板の能動領域を囲むエッジ領域を含み、前記無機パッシベーション層構造は、少なくとも前記エッジ領域内の前記炭化珪素基板と前記成形材料層に接触して配置される、態様１に記載の炭化珪素装置。
（態様１１）
前記炭化珪素基板は前記炭化珪素基板のエッジにおいて前記炭化珪素基板の能動領域を囲むエッジ領域を含み、前記炭化珪素基板は、主として第１の導電型と、前記炭化珪素基板の前記能動領域を囲む前記エッジ領域内に位置する少なくとも１つのエッジ終端領域とを有するエピタキシャル炭化珪素層を含み、前記エッジ終端領域は第２の導電型を有する、態様１に記載の炭化珪素装置。
（態様１２）
前記炭化珪素基板は、第１の導電型と、前記エピタキシャル炭化珪素層内に位置する第２の導電型を有する埋め込み横方向炭化珪素エッジ終端領域とを有するエピタキシャル炭化珪素層を含み、前記埋め込み横方向炭化珪素エッジ終端領域は前記第１の導電型を含む炭化珪素表面層により覆われる、態様１に記載の炭化珪素装置。
（態様１３）
前記炭化珪素表面層は、前記埋め込み横方向炭化珪素エッジ終端領域と前記炭化珪素表面層との間のｐｎ接合の空乏領域が前記炭化珪素装置の少なくとも所定の状態において前記埋め込み横方向炭化珪素エッジ終端領域と反対の前記炭化珪素表面層の表面まで少なくともある時点で延びるように、厚さとドーピング濃度を含む、態様１２に記載の炭化珪素装置。
（態様１４）
前記炭化珪素表面層は前記エピタキシャル炭化珪素層の一部であり、前記埋め込み横方向炭化珪素エッジ終端領域は、前記炭化珪素表面層に相当する前記エピタキシャル炭化珪素層の表面領域を通して前記エピタキシャル炭化珪素層中に前記第２の導電型のイオンを注入することにより作製される注入領域である、態様１２に記載の炭化珪素装置。
（態様１５）
前記炭化珪素表面層は前記埋め込み横方向炭化珪素エッジ終端領域を含む前記エピタキシャル炭化珪素層の上に堆積されるエピタキシャル層である、態様１２に記載の炭化珪素装置。
（態様１６）
前記炭化珪素表面層は前記炭化珪素装置のエッジ近くの前記埋め込み横方向炭化珪素エッジ終端領域の外側端から前記炭化珪素装置の能動領域まで横方向に延び、前記能動領域は前記炭化珪素表面層に覆わずに残される、態様１２に記載の炭化珪素装置。
（態様１７）
炭化珪素基板と、
横方向に前記炭化珪素基板の主面を少なくとも部分的に覆う無機パッシベーション層構造とを含む炭化珪素装置であって、
前記炭化珪素基板と前記無機パッシベーション層は、前記炭化珪素基板に対向して位置する前記無機パッシベーション層構造の表面における電界が５００ｋＶ／ｃｍより低くなる一方で前記炭化珪素基板の少なくとも１つの領域が少なくとも２．３ＭＶ／ｃｍの電界を含むように、構成される、炭化珪素装置。
（態様１８）
前記炭化珪素装置は、ショットキーダイオード、マージピンショットキーダイオード、ｐｎダイオード、バイポーラトランジスタ、電界効果トランジスタ、金属酸化物半導体トランジスタ、または接合電界効果トランジスタを含む、態様１に記載の炭化珪素装置。
（態様１９）
横方向に炭化珪素基板の主面を少なくとも部分的に覆う無機パッシベーション層構造を形成する工程と、
前記無機パッシベーション層構造に隣接して成形材料層を形成する工程と、を含む炭化珪素装置の形成方法。
（態様２０）
少なくとも、第１の導電型を含む炭化珪素構造のエピタキシャル炭化珪素層を形成する工程と、前記エピタキシャル炭化珪素層内に位置する第２の導電型を含む埋め込み横方向炭化珪素エッジ終端領域を形成する工程とをさらに含み、
前記埋め込み横方向炭化珪素エッジ終端領域は前記第１の導電型を含む炭化珪素表面層により覆われるように形成される、態様１９に記載の方法。
１００ 炭化珪素装置
１１０ 炭化珪素基板
１１２ 主面
１１４ 接合終端延長領域
１２０ 無機パッシベーション層構造
１２２ 酸化珪素層
１２４ 窒化珪素層
１２６ ポリイミド膜
１３０ 成形材料層
１４０ 金属層
１９０ 炭化珪素装置
２００ 炭化珪素装置
２１０ エピタキシャル炭化珪素層
２２０ 埋め込み横方向炭化珪素エッジ終端領域
２２２ 空乏領域
２３０ 炭化珪素表面層
２４０ 金属コンタクト
２５０ 炭化珪素装置、炭化珪素基板材料
３００ 炭化珪素装置
３０２ エッジ
３０４ 能動チップ領域
３１０ ｎドープ炭化珪素ドリフト層
３２０ ｐドープ炭化珪素領域
３３０ 炭化珪素表面層
３５０ 高ｎドープ炭化珪素基板
３６０ 無機パッシベーション層構造
４００ 炭化珪素装置
４２２ 酸化珪素層
４２４ 窒化珪素層
４３０ 成形材料層
５００ 炭化珪素装置
５１０ 炭化珪素基板
５１２ 主面
５２０ 無機パッシベーション層構造
５２２ 表面
６００ 炭化珪素装置の形成方法
６１０ 無機パッシベーション層構造形成工程
６２０ 成形材料層形成工程

Claims (15)

  1. 炭化珪素基板と、
    横方向に前記炭化珪素基板の主面を少なくとも部分的に覆う無機パッシベーション層構造と、
    前記無機パッシベーション層構造に隣接する成形材料層とを含む炭化珪素装置であって、
    前記無機パッシベーション層構造は少なくとも１つの遮断領域を含み、前記炭化珪素基板の前記主面は前記無機パッシベーション層構造の前記遮断領域内では前記無機パッシベーション層構造により覆われておらず、前記成形材料層は前記無機パッシベーション層構造の前記遮断領域を貫通し、
    炭化珪素基板の少なくとも１つの領域が少なくとも２．３ＭＶ／ｃｍの電界を含む一方で、炭化珪素基板に対して配置された無機パッシベーション構造の表面における電界が、炭化珪素装置の特定の能動状態、換言すれば、炭化珪素装置が通常または目的動作条件下で最大全電流を供給するまたは定格電流を供給する状態（定格電流とは、当該定格電流について、装置により到達されるべき寿命の５０％を越える間、能動状態において装置が供給することができる電流のことをいう。）において、５００ｋＶ／ｃｍより低くなるように構成される、
    炭化珪素装置。
  2. 前記成形材料層は前記炭化珪素基板の少なくとも主面全体に沿って延びる、請求項１に記載の炭化珪素装置。
  3. 前記成形材料層は、エポキシ樹脂、シリカ、またはシリカゲルのうちの少なくとも１つを少なくとも主に含む、請求項１に記載の炭化珪素装置。
  4. 前記成形材料層は、間にポリイミド材料の無い前記無機パッシベーション層構造に隣接して配置される、請求項１に記載の炭化珪素装置。
  5. 前記無機パッシベーション層構造は少なくとも１つの第１層と第２層を含み、前記第１層は酸化珪素を少なくとも主として含み、前記第２層は窒化珪素を少なくとも主として含む、請求項１に記載の炭化珪素装置。
  6. 前記第２層は前記成形材料層に隣接して配置される、請求項５記載の炭化珪素装置。
  7. 前記炭化珪素基板は前記炭化珪素基板のエッジにおいて前記炭化珪素基板の能動領域を囲むエッジ領域を含み、前記無機パッシベーション層構造は、少なくとも前記エッジ領域内の前記炭化珪素基板と前記成形材料層に接触して配置される、請求項１に記載の炭化珪素装置。
  8. 前記炭化珪素基板は前記炭化珪素基板のエッジにおいて前記炭化珪素基板の能動領域を囲むエッジ領域を含み、前記炭化珪素基板は、主として第１の導電型と、前記炭化珪素基板の前記能動領域を囲む前記エッジ領域内に位置する少なくとも１つのエッジ終端領域とを有するエピタキシャル炭化珪素層を含み、前記エッジ終端領域は第２の導電型を有する、請求項１に記載の炭化珪素装置。
  9. 前記炭化珪素基板は、第１の導電型と、前記エピタキシャル炭化珪素層内に位置する第２の導電型を有する埋め込み横方向炭化珪素エッジ終端領域とを有するエピタキシャル炭化珪素層を含み、前記埋め込み横方向炭化珪素エッジ終端領域は前記第１の導電型を含む炭化珪素表面層により覆われる、請求項８に記載の炭化珪素装置。
  10. 前記炭化珪素表面層は前記エピタキシャル炭化珪素層の一部であり、前記埋め込み横方向炭化珪素エッジ終端領域は、前記炭化珪素表面層に相当する前記エピタキシャル炭化珪素層の表面領域を通して前記エピタキシャル炭化珪素層中に前記第２の導電型のイオンを注入することにより作製される注入領域である、請求項９に記載の炭化珪素装置。
  11. 前記炭化珪素表面層は前記埋め込み横方向炭化珪素エッジ終端領域を含む前記エピタキシャル炭化珪素層の上に堆積されるエピタキシャル層である、請求項９に記載の炭化珪素装置。
  12. 前記炭化珪素表面層は前記炭化珪素装置のエッジ近くの前記埋め込み横方向炭化珪素エッジ終端領域の外側端から前記炭化珪素装置の能動領域まで横方向に延び、前記能動領域は前記炭化珪素表面層に覆わずに残される、請求項９に記載の炭化珪素装置。
  13. 前記炭化珪素装置は、ショットキーダイオード、マージピンショットキーダイオード、ｐｎダイオード、バイポーラトランジスタ、電界効果トランジスタ、金属酸化物半導体トランジスタ、または接合電界効果トランジスタを含む、請求項１に記載の炭化珪素装置。
  14. 横方向に炭化珪素基板の主面を少なくとも部分的に覆う無機パッシベーション層構造を形成する工程と、
    前記無機パッシベーション層構造に隣接して成形材料層を形成する工程と、を含む炭化珪素装置の形成方法であって、
    前記無機パッシベーション層構造は少なくとも１つの遮断領域を含み、前記炭化珪素基板の前記主面は前記無機パッシベーション層構造の前記遮断領域内では前記無機パッシベーション層構造により覆われておらず、前記成形材料層は前記無機パッシベーション層構造の前記遮断領域を貫通し、
    炭化珪素基板の少なくとも１つの領域が少なくとも２．３ＭＶ／ｃｍの電界を含む一方で、炭化珪素基板に対して配置された無機パッシベーション構造の表面における電界が、炭化珪素装置の特定の能動状態、換言すれば、炭化珪素装置が通常または目的動作条件下で最大全電流を供給するまたは定格電流を供給する状態（定格電流とは、当該定格電流について、装置により到達されるべき寿命の５０％を越える間、能動状態において装置が供給することができる電流のことをいう。）において、５００ｋＶ／ｃｍより低くなるように構成される、方法。
  15. 少なくとも、第１の導電型を含む炭化珪素構造のエピタキシャル炭化珪素層を形成する工程と、前記エピタキシャル炭化珪素層内に位置する第２の導電型を含む埋め込み横方向炭化珪素エッジ終端領域を形成する工程とをさらに含み、
    前記埋め込み横方向炭化珪素エッジ終端領域は前記第１の導電型を含む炭化珪素表面層により覆われるように形成される、請求項１４に記載の方法。
JP2014062394A 2013-03-26 2014-03-25 炭化珪素装置および炭化珪素装置の形成方法 Active JP6313082B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/850,374 2013-03-26
US13/850,374 US9035322B2 (en) 2013-03-26 2013-03-26 Silicon carbide device and a method for manufacturing a silicon carbide device
US14/033,631 US9257511B2 (en) 2013-03-26 2013-09-23 Silicon carbide device and a method for forming a silicon carbide device
US14/033,631 2013-09-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017007094A Division JP6673856B2 (ja) 2013-03-26 2017-01-18 炭化珪素装置および炭化珪素装置の形成方法

Publications (2)

Publication Number Publication Date
JP2014207444A JP2014207444A (ja) 2014-10-30
JP6313082B2 true JP6313082B2 (ja) 2018-04-18

Family

ID=51519975

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014062394A Active JP6313082B2 (ja) 2013-03-26 2014-03-25 炭化珪素装置および炭化珪素装置の形成方法
JP2017007094A Active JP6673856B2 (ja) 2013-03-26 2017-01-18 炭化珪素装置および炭化珪素装置の形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017007094A Active JP6673856B2 (ja) 2013-03-26 2017-01-18 炭化珪素装置および炭化珪素装置の形成方法

Country Status (4)

Country Link
US (2) US9257511B2 (ja)
JP (2) JP6313082B2 (ja)
CN (2) CN104078514B (ja)
DE (1) DE102014104201A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991399B2 (en) * 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US9035322B2 (en) * 2013-03-26 2015-05-19 Infineon Technologies Ag Silicon carbide device and a method for manufacturing a silicon carbide device
US9257511B2 (en) 2013-03-26 2016-02-09 Infineon Technologies Ag Silicon carbide device and a method for forming a silicon carbide device
JP6274968B2 (ja) * 2014-05-16 2018-02-07 ローム株式会社 半導体装置
US10297666B2 (en) * 2015-04-14 2019-05-21 Mitsubishi Electric Corporation Semiconductor device with a well region
JP2019091731A (ja) * 2016-03-10 2019-06-13 株式会社日立製作所 パワー半導体モジュール、並びにそれに搭載されるＳｉＣ半導体素子およびその製造方法
US9704949B1 (en) * 2016-06-30 2017-07-11 General Electric Company Active area designs for charge-balanced diodes
EP3285290B1 (en) * 2016-08-15 2019-03-06 ABB Schweiz AG Power semiconductor device and method for manufacturing such a power semiconductor device
JP6809324B2 (ja) * 2017-03-22 2021-01-06 豊田合成株式会社 半導体装置
US10297557B2 (en) 2017-06-30 2019-05-21 Sanken Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
CN109545842B (zh) * 2018-11-23 2022-07-05 北京国联万众半导体科技有限公司 碳化硅器件终端结构及其制作方法
EP3823034A1 (en) * 2019-11-12 2021-05-19 Infineon Technologies AG High voltage semiconductor device with step topography passivation layer stack
WO2023026803A1 (ja) * 2021-08-25 2023-03-02 住友電気工業株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5322802A (en) * 1993-01-25 1994-06-21 North Carolina State University At Raleigh Method of fabricating silicon carbide field effect transistor
DE19548443A1 (de) 1995-12-22 1997-06-26 Siemens Ag Halbleiteranordnung zur Strombegrenzung
DE19726678A1 (de) 1997-06-24 1999-01-07 Siemens Ag Passiver Halbleiterstrombegrenzer
US6011278A (en) 1997-10-28 2000-01-04 Philips Electronics North America Corporation Lateral silicon carbide semiconductor device having a drift region with a varying doping level
US6023078A (en) 1998-04-28 2000-02-08 North Carolina State University Bidirectional silicon carbide power devices having voltage supporting regions therein for providing improved blocking voltage capability
EP1107307B1 (en) * 1999-06-15 2005-09-07 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package
US6573128B1 (en) 2000-11-28 2003-06-03 Cree, Inc. Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
SE0004377D0 (sv) 2000-11-29 2000-11-29 Abb Research Ltd A semiconductor device and a method for production thereof
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
US7033950B2 (en) 2001-12-19 2006-04-25 Auburn University Graded junction termination extensions for electronic devices
GB0202437D0 (en) 2002-02-02 2002-03-20 Koninkl Philips Electronics Nv Cellular mosfet devices and their manufacture
US9515135B2 (en) * 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
US7675075B2 (en) * 2003-08-28 2010-03-09 Panasonic Corporation Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
US7144797B2 (en) 2004-09-24 2006-12-05 Rensselaer Polytechnic Institute Semiconductor device having multiple-zone junction termination extension, and method for fabricating the same
JP4596875B2 (ja) * 2004-10-06 2010-12-15 関西電力株式会社 樹脂で被覆した高耐電圧半導体装置及びその製造方法
US8461648B2 (en) 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
US20070029573A1 (en) 2005-08-08 2007-02-08 Lin Cheng Vertical-channel junction field-effect transistors having buried gates and methods of making
US20070096107A1 (en) * 2005-11-03 2007-05-03 Brown Dale M Semiconductor devices with dielectric layers and methods of fabricating same
DE102006011697B4 (de) 2006-03-14 2012-01-26 Infineon Technologies Austria Ag Integrierte Halbleiterbauelementeanordnung und Verfahren zu deren Herstellung
US7737469B2 (en) * 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
JP5188037B2 (ja) * 2006-06-20 2013-04-24 株式会社東芝 半導体装置
JP4189415B2 (ja) 2006-06-30 2008-12-03 株式会社東芝 半導体装置
US7772621B2 (en) 2007-09-20 2010-08-10 Infineon Technologies Austria Ag Semiconductor device with structured current spread region and method
JP2011040431A (ja) * 2009-08-06 2011-02-24 Panasonic Corp 半導体装置およびその製造方法
JP2011165924A (ja) * 2010-02-10 2011-08-25 Mitsubishi Electric Corp 半導体装置
JP5925991B2 (ja) * 2010-05-26 2016-05-25 三菱電機株式会社 半導体装置
US8525254B2 (en) 2010-08-12 2013-09-03 Infineon Technologies Austria Ag Silicone carbide trench semiconductor device
JP2012146832A (ja) * 2011-01-13 2012-08-02 Mitsubishi Electric Corp 半導体装置
JP5549611B2 (ja) * 2011-01-20 2014-07-16 株式会社デンソー 炭化珪素半導体装置
JP2012156153A (ja) * 2011-01-21 2012-08-16 Kansai Electric Power Co Inc:The 半導体装置
WO2012137659A1 (ja) * 2011-04-04 2012-10-11 三菱電機株式会社 半導体装置およびその製造方法
JP2013026249A (ja) * 2011-07-15 2013-02-04 Renesas Electronics Corp 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法
CN103703565B (zh) 2011-09-28 2017-09-01 三菱电机株式会社 半导体装置
JP5607120B2 (ja) * 2012-09-03 2014-10-15 新電元工業株式会社 炭化珪素ショットキダイオード
JP6043646B2 (ja) 2013-02-14 2016-12-14 株式会社日立国際電気 無線通信システム
US9257511B2 (en) 2013-03-26 2016-02-09 Infineon Technologies Ag Silicon carbide device and a method for forming a silicon carbide device
US9035322B2 (en) 2013-03-26 2015-05-19 Infineon Technologies Ag Silicon carbide device and a method for manufacturing a silicon carbide device
US9245944B2 (en) 2013-07-02 2016-01-26 Infineon Technologies Ag Silicon carbide device and a method for manufacturing a silicon carbide device

Also Published As

Publication number Publication date
JP2014207444A (ja) 2014-10-30
US9257511B2 (en) 2016-02-09
DE102014104201A1 (de) 2014-10-02
JP6673856B2 (ja) 2020-03-25
JP2017126754A (ja) 2017-07-20
US20160104779A1 (en) 2016-04-14
US20140291697A1 (en) 2014-10-02
CN104078514B (zh) 2017-10-31
CN104078514A (zh) 2014-10-01
US9496346B2 (en) 2016-11-15
CN107658216A (zh) 2018-02-02

Similar Documents

Publication Publication Date Title
JP6313082B2 (ja) 炭化珪素装置および炭化珪素装置の形成方法
US9576841B2 (en) Semiconductor device and manufacturing method
CN102769037B (zh) 减少表面电场的结构及横向扩散金氧半导体元件
KR101279574B1 (ko) 고전압 반도체 소자 및 그 제조 방법
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
US20130248882A1 (en) Semiconductor device
JP6705944B2 (ja) パワーデバイス及びその製造方法
US9293564B2 (en) Semiconductor device manufacturing method
US20180366574A1 (en) Semiconductor device and method of manufacturing semiconductor device
JPWO2014061367A1 (ja) 炭化珪素半導体装置およびその製造方法
US9412808B2 (en) Silicon carbide device and a method for manufacturing a silicon carbide device
JP2017063082A (ja) 絶縁ゲート型スイッチング素子とその製造方法
JP2010147065A (ja) 縦型半導体装置及びその製造方法
US9245944B2 (en) Silicon carbide device and a method for manufacturing a silicon carbide device
KR102100863B1 (ko) SiC MOSFET 전력 반도체 소자
JP2012195394A (ja) 半導体装置の製造方法
CN112397590A (zh) 功率半导体器件及用于制造功率半导体器件的方法
JP2009043795A (ja) 半導体装置
KR20210065759A (ko) 전력 반도체 소자
US20170222039A1 (en) Semiconductor device and method of maufacturing the same
JP2018064023A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170118

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170314

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180322

R150 Certificate of patent or registration of utility model

Ref document number: 6313082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250