JP5431948B2 - ハイブリッド基板の製造方法 - Google Patents
ハイブリッド基板の製造方法 Download PDFInfo
- Publication number
- JP5431948B2 JP5431948B2 JP2009538705A JP2009538705A JP5431948B2 JP 5431948 B2 JP5431948 B2 JP 5431948B2 JP 2009538705 A JP2009538705 A JP 2009538705A JP 2009538705 A JP2009538705 A JP 2009538705A JP 5431948 B2 JP5431948 B2 JP 5431948B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- cavity
- block
- silicon
- protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 91
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000463 material Substances 0.000 claims abstract description 33
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 230000003647 oxidation Effects 0.000 claims description 27
- 238000007254 oxidation reaction Methods 0.000 claims description 27
- 239000000126 substance Substances 0.000 claims description 11
- 238000005498 polishing Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 4
- 229910052729 chemical element Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 13
- 125000006850 spacer group Chemical group 0.000 description 11
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 230000003750 conditioning effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007373 indentation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
- Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)
- Physical Or Chemical Processes And Apparatus (AREA)
- Preparation Of Compounds By Using Micro-Organisms (AREA)
Description
−第1材料の基板において、その面の内の1つからキャビティを形成する段階と、
−前記第1材料と、前記キャビティを充填する第2材料を得るために寄与する少なくとも1つの化学成分との間で、前記キャビティの壁から開始される反応によってブロックを形成する段階と、
−前記基板の第1面を平坦化する段階と、を含み、
−前記キャビティを形成する段階が、少なくとも前記キャビティの底部から突出している第1材料の部分を残すように行われ、
−前記ブロックを形成する段階が、突出している第1材料の部分から、前記基板の前記面上に突出する第2材料の突出部が得られるように行われることを特徴とする。
キャビティは、シリコン基板の表面上にエッチングされる。図2Aの参照符号11のこのキャビティは、1組のサブキャビティ、もしくはキャビティの底部から盛り上がった部分または隔壁または壁(図2Aの参照符号12)によって分離された胞から成る。キャビティは、1.5μmの深さを有する。胞は、100μmの幅を有する。胞を分離する隔壁または壁は2μmの厚さを有する。
キャビティは、シリコン基板の表面上にエッチングされる。このキャビティ(図2Aの参照符号11)は、1組のサブキャビティ、もしくはキャビティの底部から盛り上がった部分または隔壁または壁(図2Aの参照符号12)によって分離された胞から成る。キャビティは、1.5μmの深さを有する。胞は、100μmの幅を有する。胞を分離する隔壁または壁は4μmの厚さを有する。
キャビティは、シリコン基板の表面上にエッチングされる。このキャビティは、キャビティの底部から盛り上がった壁またはスペーサーによって分離された1組の胞から成る。キャビティは、1.5μmの深さを有する。胞は、100μmの幅を有する。胞を分離する壁は2μmの厚さを有する。
2、11 キャビティ
3、13 膜
4、14 ブロック
5、15 突出部
6 キャビティの上部領域
12 突出部分
Claims (8)
- 混合基板及び薄膜を備えた積層構造体であって、前記混合基板が、第1材料の基板と、前記第1材料の基板と異なる第2材料の少なくとも1つのブロックとを含み、前記ブロックが少なくとも数mm 2 である大面積を有する、積層構造体の製造方法であって、
前記方法が、以下の連続した段階、
−前記第1材料の前記基板(10)において、前記基板の1つの面からキャビティ(11)を形成する段階と、
−前記第1材料と、前記キャビティ(11)を充填する第2材料を得るために寄与する少なくとも1つの化学成分との間で、前記キャビティ(11)の壁から開始される反応によってブロック(14)を形成する段階と、
−前記基板の前記面を平坦化する段階と、
−前記基板の平坦化された面上に前記薄膜を分子接合する段階と、を含み、
−前記キャビティ(11)を形成する段階が、前記キャビティの底部から突出している第1材料の部分(12)を残し、第1材料のこれらの部分(12)が、0.1μmから6μmの間の幅を有し、100μm程度の距離で隔離されるように行われ、
−前記ブロックを形成する段階が、前記突出している第1材料の部分から、前記基板(10)の前記面上に突出する第2材料(15)の突出部が得られるように行われることを特徴とする方法。 - 前記突出している第1材料の部分(12)が、前記キャビティの底部から突出している壁または柱によって形成されることを特徴とする、請求項1に記載の方法。
- 前記キャビティを形成する段階が、前記突出している第1材料のいくつかの部分を残し、キャビティ内にいくつかの胞を画定するように行われることを特徴とする、請求項1に記載の方法。
- 前記平坦化する段階が、化学機械研磨または機械研磨によって行われることを特徴とする、請求項1に記載の方法。
- シリコンから成る基板(10)において、酸化シリコンのブロック(14)を形成するために、シリコンの熱酸化が実施されることを特徴とする、請求項1〜4のいずれか一項に記載の方法。
- SiGeから成る基板において、酸化SiGeのブロックを形成するために、SiGeの熱酸化が実施されることを特徴とする、請求項1〜4のいずれか一項に記載の方法。
- シリコンから成る基板において、SiNのブロックを形成するために、シリコンの窒化が実施されることを特徴とする、請求項1〜4のいずれか一項に記載の方法。
- 前記キャビティを形成する段階と、前記ブロックを形成する段階との間に、前記反応を受けるべきでない基板の部分をマスクする段階を含むことを特徴とする、請求項1〜7のいずれか一項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0655193A FR2909221B1 (fr) | 2006-11-29 | 2006-11-29 | Procede de realisation d'un substrat mixte. |
FR0655193 | 2006-11-29 | ||
PCT/EP2007/062959 WO2008065143A1 (fr) | 2006-11-29 | 2007-11-28 | Procede de realisation d'un substrat mixte |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010511300A JP2010511300A (ja) | 2010-04-08 |
JP5431948B2 true JP5431948B2 (ja) | 2014-03-05 |
Family
ID=38057350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009538705A Expired - Fee Related JP5431948B2 (ja) | 2006-11-29 | 2007-11-28 | ハイブリッド基板の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20100081280A1 (ja) |
EP (1) | EP2084736B1 (ja) |
JP (1) | JP5431948B2 (ja) |
AT (1) | ATE458271T1 (ja) |
DE (1) | DE602007004879D1 (ja) |
FR (1) | FR2909221B1 (ja) |
WO (1) | WO2008065143A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008151243A2 (en) * | 2007-06-05 | 2008-12-11 | Interdigital Technology Corporation | Rrc messages and procedures |
DE102011010248B3 (de) * | 2011-02-03 | 2012-07-12 | Infineon Technologies Ag | Ein Verfahren zum Herstellen eines Halbleiterbausteins |
FR3009428B1 (fr) | 2013-08-05 | 2015-08-07 | Commissariat Energie Atomique | Procede de fabrication d'une structure semi-conductrice avec collage temporaire via des couches metalliques |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59132142A (ja) * | 1983-01-18 | 1984-07-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPS6080244A (ja) * | 1983-10-07 | 1985-05-08 | Hitachi Ltd | 半導体装置の素子分離方法 |
US5292689A (en) * | 1992-09-04 | 1994-03-08 | International Business Machines Corporation | Method for planarizing semiconductor structure using subminimum features |
US5747377A (en) * | 1996-09-06 | 1998-05-05 | Powerchip Semiconductor Corp. | Process for forming shallow trench isolation |
US6599812B1 (en) * | 1998-10-23 | 2003-07-29 | Stmicroelectronics S.R.L. | Manufacturing method for a thick oxide layer |
US6793981B2 (en) * | 1999-03-23 | 2004-09-21 | Dai Nippon Printing Co., Ltd. | Process for producing laminated film, and reflection reducing film |
DE10130379A1 (de) * | 2001-06-23 | 2003-01-02 | Bosch Gmbh Robert | Mikromechanischer Massenflusssensor und Verfahren zu dessen Herstellung |
JP4161745B2 (ja) * | 2003-03-06 | 2008-10-08 | 株式会社デンソー | 光学素子およびその製造方法 |
JP2005079310A (ja) * | 2003-08-29 | 2005-03-24 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
US7023069B2 (en) * | 2003-12-19 | 2006-04-04 | Third Dimension (3D) Semiconductor, Inc. | Method for forming thick dielectric regions using etched trenches |
FR2876220B1 (fr) * | 2004-10-06 | 2007-09-28 | Commissariat Energie Atomique | Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees. |
US20060244074A1 (en) * | 2005-04-29 | 2006-11-02 | Chien-Hao Chen | Hybrid-strained sidewall spacer for CMOS process |
-
2006
- 2006-11-29 FR FR0655193A patent/FR2909221B1/fr not_active Expired - Fee Related
-
2007
- 2007-11-28 US US12/515,021 patent/US20100081280A1/en not_active Abandoned
- 2007-11-28 JP JP2009538705A patent/JP5431948B2/ja not_active Expired - Fee Related
- 2007-11-28 EP EP07847476A patent/EP2084736B1/fr not_active Not-in-force
- 2007-11-28 WO PCT/EP2007/062959 patent/WO2008065143A1/fr active Application Filing
- 2007-11-28 DE DE602007004879T patent/DE602007004879D1/de active Active
- 2007-11-28 AT AT07847476T patent/ATE458271T1/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
FR2909221B1 (fr) | 2009-04-17 |
ATE458271T1 (de) | 2010-03-15 |
US20100081280A1 (en) | 2010-04-01 |
FR2909221A1 (fr) | 2008-05-30 |
JP2010511300A (ja) | 2010-04-08 |
DE602007004879D1 (de) | 2010-04-01 |
WO2008065143A1 (fr) | 2008-06-05 |
EP2084736B1 (fr) | 2010-02-17 |
EP2084736A1 (fr) | 2009-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5479680B2 (ja) | 半導体基板上に半導体構造物を製造する方法 | |
JP2006237455A (ja) | 半導体装置とその製造方法 | |
KR19980018523A (ko) | 얕은 트랜치 분리를 위한 갭 충진 및 평탄화 방법 | |
CN1858898A (zh) | 浅渠沟隔离结构的制造方法以及半导体结构 | |
KR101062293B1 (ko) | 반도체 소자 및 그의 제조방법 | |
KR100360739B1 (ko) | 트렌치 캐패시터 및 반도체 트랜지스터 구조체와 그 형성 방법 | |
JPH11163120A (ja) | 半導体素子の素子隔離層形成方法 | |
JP2008227360A (ja) | 半導体装置の製造方法 | |
KR100438772B1 (ko) | 버블 디펙트를 방지할 수 있는 반도체 소자의 제조방법 | |
JP5431948B2 (ja) | ハイブリッド基板の製造方法 | |
US7566924B2 (en) | Semiconductor device with gate spacer of positive slope and fabrication method thereof | |
KR100463943B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
US20050136615A1 (en) | Methods of forming polished material and methods of forming isolation regions | |
KR100675962B1 (ko) | 열적 산화물이 채워진 얕은 소자 분리용 트렌치 | |
JP2008004881A (ja) | 素子分離構造部の製造方法 | |
JP2000036533A (ja) | 半導体装置の製造方法 | |
JP2002026119A (ja) | 半導体装置の製造方法 | |
KR20020082667A (ko) | 더미패턴을 이용한 평탄화방법 | |
KR100733693B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR19990006000A (ko) | 반도체 소자의 소자분리막 제조방법 | |
JP2006351747A (ja) | 半導体装置及びその製造方法 | |
CN115775765A (zh) | 沟槽隔离结构的形成方法 | |
JP2006216946A (ja) | 構造化された表面の処理方法 | |
TWI364815B (en) | Semiconductor device isolation structure and manufacturing method thereby | |
KR100618677B1 (ko) | 메모리셀의 비트라인 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131205 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |