JP5429385B2 - 圧電薄膜素子の製造方法、圧電薄膜素子及び圧電薄膜素子用部材 - Google Patents

圧電薄膜素子の製造方法、圧電薄膜素子及び圧電薄膜素子用部材 Download PDF

Info

Publication number
JP5429385B2
JP5429385B2 JP2012528631A JP2012528631A JP5429385B2 JP 5429385 B2 JP5429385 B2 JP 5429385B2 JP 2012528631 A JP2012528631 A JP 2012528631A JP 2012528631 A JP2012528631 A JP 2012528631A JP 5429385 B2 JP5429385 B2 JP 5429385B2
Authority
JP
Japan
Prior art keywords
thin film
piezoelectric thin
layer
buffer layer
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012528631A
Other languages
English (en)
Other versions
JPWO2012020638A1 (ja
Inventor
伸介 池内
観照 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012528631A priority Critical patent/JP5429385B2/ja
Publication of JPWO2012020638A1 publication Critical patent/JPWO2012020638A1/ja
Application granted granted Critical
Publication of JP5429385B2 publication Critical patent/JP5429385B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/083Oxides of refractory metals or yttrium
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/088Oxides of the type ABO3 with A representing alkali, alkaline earth metal or Pb and B representing a refractory or rare earth metal
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8542Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021Reactive sputtering or evaporation
    • C23C14/0036Reactive sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、下部電極層と上部電極層との間に圧電薄膜層が配置されている構造を有する圧電薄膜素子の製造方法、圧電薄膜素子及び圧電薄膜素子用部材に関する。
アクチュエーターや圧電センサーの小型化を進めるために、圧電薄膜を用いた圧電薄膜素子が種々提案されている。
例えば、下記の特許文献1には、図11に示す圧電薄膜素子1001が開示されている。
圧電薄膜素子1001は、基板1002を有する。基板1002上に、下部電極1003、下地誘電体薄膜1004、圧電薄膜1005及び上部電極1006がこの順序で積層されている。圧電薄膜素子1001の製造方法は以下の通りである。Siからなる基板1002上に、スパッタリング法により、下部電極1003を形成する。次に、下部電極1003上に、(Nax2y2Liz2)NbO(0≦x2≦1、0≦y2≦1、0≦z2≦1、x2+y2+z2=1)で表されるアルカリニオブ酸化物からなる下地誘電体薄膜1004を基板温度を650℃としてスパッタリング法により形成する。続いて、下地誘電体薄膜1004上に、一般式(Nax1y1Liz1)NbO(0≦x1≦1、0≦y1≦1、0≦z1≦1、x1+y1+z1=1)で表されるアルカリニオブ酸化物からなる圧電薄膜1005を基板温度を650℃としてスパッタリング法により形成する。次に上記圧電薄膜1005上に、上部電極1006をスパッタリング法により形成する。
なお、下地誘電体薄膜1004及び圧電薄膜1005におけるナトリウム組成比は、0<x2<x1とされている。
上記アルカリニオブ酸化物からなる圧電薄膜1005の成膜と、下地としてのアルカリニオブ酸化物からなる下地誘電体薄膜1004の成膜とに際しては、上記ナトリウム組成比が異なるので組成が異なるターゲットを用いている。
特開2008−160092
特許文献1に記載の圧電薄膜素子の製造方法では、下地誘電体薄膜1004を形成するためのターゲットと、圧電薄膜1005を形成するためのターゲットを用意しなければならなかった。そのため、コストが高くつくという問題があった。
さらに、上記下地誘電体薄膜1004は、圧電薄膜1005と同じ650℃という高温で成膜されている。そのため、下部電極1003が熱により酸化したり、あるいはグレイン同士が合体し、再結晶化したりすることがあった。従って、下部電極1003の表面が荒れるという問題があった。下部電極1003の表面が荒れると、下部電極1003上に成膜された下地誘電体薄膜1004の表面モフォロジーが悪化する。従って、下地誘電体薄膜1004上に成膜される圧電薄膜1005の表面モフォロジーも同様に悪化するという問題があった。
本発明の目的は、表面モフォロジーが良好であり、すなわち表面平滑性に優れた圧電薄膜層を有する圧電薄膜素子を安価に得ることを可能とする圧電薄膜素子の製造方法を提供することにある。また、本発明の他の目的は、圧電薄膜の表面モフォロジーが良好な圧電薄膜素子及び圧電薄膜素子用部材を提供することにある。
本発明にかかる圧電薄膜素子の製造方法のある特定の局面では、基板上に、下部電極層、圧電薄膜バッファ層、圧電薄膜層及び上部電極層がこの順序で積層されている構造を備える圧電薄膜素子の製造方法である。本発明の製造方法は、基板上に下部電極層を形成する工程と、下部電極層上に、圧電薄膜層の成膜温度よりも低い成膜温度で圧電薄膜バッファ層を形成する工程と、圧電薄膜バッファ層上に、圧電薄膜バッファ層の成膜温度よりも高い成膜温度で圧電薄膜層を形成する工程と、圧電薄膜層上に上部電極層を形成する工程とを備え、圧電薄膜バッファ層の成膜温度が、圧電薄膜バッファ層の結晶化に至らない温度であり、圧電薄膜層の成膜温度が、圧電薄膜バッファ層及び圧電薄膜層を結晶化させる温度である。この場合には、圧電薄膜層の形成に際し、圧電薄膜バッファ層及び圧電薄膜層が結晶化され、より一層表面モフォロジーに優れた圧電薄膜及び圧電薄膜バッファ層を形成することができる。
本発明にかかる圧電薄膜素子の製造方法の他の特定の局面では、基板上に、下部電極層、圧電薄膜バッファ層、圧電薄膜層及び上部電極層がこの順序で積層されている構造を備える圧電薄膜素子の製造方法である。本発明の製造方法は、基板上に下部電極層を形成する工程と、下部電極層上に、圧電薄膜層の成膜温度よりも低い成膜温度で圧電薄膜バッファ層を形成する工程と、圧電薄膜バッファ層上に、圧電薄膜バッファ層の成膜温度よりも高い成膜温度で圧電薄膜層を形成する工程と、圧電薄膜層上に上部電極層を形成する工程とを備え、圧電薄膜バッファ層の成膜温度が、下部電極層の成膜温度以下である。この場合には、圧電薄膜バッファ層の成膜温度が低いため、下部電極が高い温度で形成されて、表面モフォロジーが悪化したとしても、圧電薄膜バッファ層の表面モフォロジーは良好に維持することができる。従って、圧電薄膜バッファ層上に形成される圧電薄膜層の表面モフォロジーを良好とすることができる。
本発明にかかる圧電薄膜素子の製造方法のさらに他の特定の局面では、基板上に、下部電極層、圧電薄膜バッファ層、圧電薄膜層及び上部電極層がこの順序で積層されている構造を備える圧電薄膜素子の製造方法である。本発明の製造方法は、基板上に下部電極層を形成する工程と、下部電極層上に、圧電薄膜層の成膜温度よりも低い成膜温度で圧電薄膜バッファ層を形成する工程と、圧電薄膜バッファ層上に、圧電薄膜バッファ層の成膜温度よりも高い成膜温度で圧電薄膜層を形成する工程と、圧電薄膜層上に上部電極層を形成する工程とを備え、圧電薄膜バッファ層として、複数層の圧電薄膜バッファ層が形成される。好ましくは、複数の圧電薄膜バッファ層の成膜温度を、下部電極層側の圧電薄膜バッファ層から圧電薄膜層側の圧電薄膜バッファ層の方向に、階段状あるいは連続的に高くして、複数の圧電薄膜バッファ層を形成する。この場合には、圧電薄膜層側の圧電薄膜バッファ層の表面モフォロジーをより一層良好なものとすることができ、かつ上に形成される圧電薄膜層の表面モフォロジーをより一層改善することができる。
本発明にかかる圧電薄膜素子の製造方法のさらに他の特定の局面では、基板上に、下部電極層、圧電薄膜バッファ層、圧電薄膜層及び上部電極層がこの順序で積層されている構造を備える圧電薄膜素子の製造方法である。本発明の製造方法は、基板上に下部電極層を形成する工程と、下部電極層上に、圧電薄膜層の成膜温度よりも低い成膜温度で圧電薄膜バッファ層を形成する工程と、圧電薄膜バッファ層上に、圧電薄膜バッファ層の成膜温度よりも高い成膜温度で圧電薄膜層を形成する工程と、圧電薄膜層上に上部電極層を形成する工程とを備え、圧電薄膜バッファ層及び圧電薄膜層の形成が、同一のターゲットを用いたスパッタリング法により行われる。圧電薄膜バッファ層及び圧電薄膜層の形成がいずれもスパッタリング法で行われる場合には、製造方法を簡略化することができる。一種類のターゲットを用いて圧電薄膜バッファ層及び圧電薄膜層を形成することができるので、コストを低減することができる。
本発明にかかる圧電薄膜素子の製造方法のより限定的な局面では、基板上に、下部電極層、圧電薄膜バッファ層、圧電薄膜層及び上部電極層がこの順序で積層されている構造を備える圧電薄膜素子の製造方法である。本発明の製造方法は、基板上に下部電極層を形成する工程と、下部電極層上に、圧電薄膜層の成膜温度よりも低い成膜温度で圧電薄膜バッファ層を形成する工程と、圧電薄膜バッファ層上に、圧電薄膜バッファ層の成膜温度よりも高い成膜温度で圧電薄膜層を形成する工程と、圧電薄膜層上に上部電極層を形成する工程とを備え、圧電薄膜バッファ層及び圧電薄膜層が、K、Na及びNbを含むペロブスカイト構造を有する。この場合には、Pbフリーの圧電薄膜バッファ層及び圧電薄膜層を形成することができる。このような圧電薄膜バッファ層及び圧電薄膜層の組成としては、好ましくは、圧電薄膜バッファ層及び圧電薄膜層の組成が、下記の一般式(1)で表される組成を有する。
(K1−a−b/2Naa−b/2)(Nb1−c)O…式(1)
一般式(1)において、AはLi、Ag、Ca、Sr、Bi及びGdからなる少なくとも1種の元素、BはTa、Zr、Ti、Al、Sc、Hfからなる群から選択された少なくとも1種の元素、a、b、cは0<a≦0.9、0≦b≦0.3、0≦a+b≦0.9、0≦c≦0.3の範囲である。
また、本発明の製造方法では、圧電薄膜バッファ層及び圧電薄膜層は、一般式(1)で表されている組成100モル%に対し、Mn、Mg、Zn、Fe、Cu及びYbからなる群から選択された少なくとも1種の金属あるいは該金属酸化物を10モル%以下の割合で含んでいてもよい。
本発明にかかる圧電薄膜素子は、本発明の圧電薄膜素子の製造方法により製造されるものである。
本発明の圧電薄膜素子用部材は、基板上に下部電極層、圧電薄膜バッファ層、圧電薄膜層及び上部電極層がこの順序で積層されている圧電薄膜素子の製造方法に用いられる圧電薄膜素子部材であって、基板と、基板上に設けられた下部電極層と、下部電極層上に形成されており、結晶化に至らない成膜温度で形成されている圧電薄膜バッファ層とを備える。本発明にかかる圧電薄膜素子は、上記圧電薄膜素子用部材の圧電薄膜バッファ層上に形成された圧電薄膜層と、該圧電薄膜層上に形成された上部電極層とをさらに備え、圧電薄膜層が結晶化される温度以上の温度で形成されている。それによって、圧電薄膜バッファ層及び圧電薄膜層が結晶化されている。
本発明に係る圧電薄膜素子では、上記圧電薄膜バッファ層及び圧電薄膜層は、好ましくは、Kと、Naと、Nbとを含むペロブスカイト構造を有する。従って、Pbフリーの圧電薄膜バッファ層及び圧電薄膜層を形成することができる。
本発明に係る圧電薄膜素子では、好ましくは、K/Naの比が圧電薄膜バッファ層と圧電薄膜層とで異なっている。
より好ましくは、圧電薄膜バッファ層及び圧電薄膜層が、前述した一般式(1)で表される組成を有する。
この場合においても、圧電薄膜バッファ層及び圧電薄膜層は、前述した一般式(1)で表される組成100モル%に対し、Mn、Mg、Zn、Fe、Cu及びYbからなる群から選択された少なくとも1種の金属あるいは該金属の酸化物を合計で10モル%以下の割合で含んでいてもよい。
本発明にかかる圧電薄膜素子の製造方法によれば、下部電極層上に圧電薄膜層の成膜温度よりも低い成膜温度で圧電薄膜バッファ層を形成したのちに、圧電薄膜バッファ層上に、圧電薄膜バッファ層の成膜温度よりも高い成膜温度で圧電薄膜層を形成するため、圧電薄膜バッファ層の形成に際し、その表面モフォロジーが劣化し難い。そして、圧電薄膜層の形成に際してのより高い温度での形成に際し、圧電薄膜バッファ層が結晶化されるとともに、表面モフォロジーが良好な圧電薄膜層を形成することができる。よって、表面平滑性に優れ、かつ結晶性に優れた圧電薄膜を有する圧電薄膜素子を提供することが可能となる。
本発明の別の広い局面により提供される圧電薄膜素子では、圧電薄膜バッファ層は、下部電極層から成長したニオブ酸カリウムナトリウムの結晶が途切れることにより生成した粒状の結晶を有する。従って、下部電極層から受ける情報が遮断される。それによって、下部電極層と格子整合性の高い異相であるパイロクロア相が、圧電薄膜バッファ層より上の層まで成長することを防止することができる。また、粒状の結晶は、柱状の結晶と比べて、粒界が面内方向にも多数存在する。従って、下部電極層から受ける応力を緩和することができる。よって、圧電薄膜層の表面モフォロジーが劣化し難い。
図1は、本発明の一実施形態に係る製造方法により得られる圧電薄膜素子を示す正面断面図である。 図2(a)〜(c)は、本発明の一実施形態に係る圧電薄膜素子の製造方法を説明するための各正面断面図である。 図3は、本発明の一実施形態に係る製造方法により得られた圧電薄膜層の表面モフォロジーを示す原子間力顕微鏡観察像である。 図4は、比較のために用意した圧電薄膜バッファ層を有しない圧電薄膜素子の圧電薄膜層の表面モフォロジーを示す原子間力顕微鏡観察像である。 図5は、本発明の一実施形態に係る製造方法により得られた圧電薄膜層のXRDによる2θ/ωスペクトルを示す図である。 図6は、比較のために用意した圧電薄膜バッファ層を有しない圧電薄膜素子の圧電薄膜層のXRDによる2θ/ωスペクトルを示す図である。 図7は、本発明の一実施形態で得られた圧電薄膜素子の圧電薄膜層の表面と直交する方向の断面構造の倍率20倍の透過型電子顕微鏡写真である。 図8は、本発明の一実施形態で得られた圧電薄膜素子の圧電薄膜層の表面と直交する方向の断面構造の倍率200倍の透過型電子顕微鏡写真である。 図9は、本発明の一実施形態で得られた圧電薄膜素子の圧電薄膜バッファ層及び圧電薄膜層におけるK/Naの比を測定したポイント1〜6を示す透過型電子顕微鏡写真である。 図10は、本発明の圧電薄膜素子の変形例を説明するための正面断面図である。 図11は、従来の圧電薄膜素子の一例を示す正面図である。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
図1及び図2(a)〜(c)を参照して、本発明の第1の実施形態に係る圧電薄膜素子の製造方法を説明する。図1は、本発明の第1の実施形態に係る圧電薄膜素子の製造方法により得られる圧電薄膜素子を示す正面断面図である。図2(a)〜(c)は、本発明の第1の実施形態に係る圧電薄膜素子の製造方法を説明するための各正面断面図である。
まず、図2(a)に示すように、基板1上に、下部電極層2を成膜した。基板1としては、結晶面方位が(100)面のシリコン基板を用いた。具体的には、本実施形態では、基板1として用いるシリコン基板の厚みは0.35μmであり、その表面に熱処理により形成された750nmの厚みの熱酸化膜(SiO膜)が形成されている。
本実施形態では、基板1として上記シリコン基板を用いたが、本発明において、基板1は、様々な材料により形成することができる。このような材料としては、シリコンのほか、低温焼成セラミックス(LTCC)もしくはAlのような絶縁性セラミックス、LiTaO、LiNbOもしくは水晶のような圧電単結品、SiC、GaAsもしくはGaNなどの半導体またはガラスを用いることができる。
上記基板1上に、スパッタリング法により、下部電極層2を成膜した。下部電極層2は、本実施形態では、TiO膜上にPt膜を積層してなる積層膜からなる。Pt膜の厚みは100nmであり、TiO膜の厚みは20nmである。従って、本実施形態では、まず、基板1上にTiO膜をスパッタリング法により成膜し、次にPt膜をスパッタリング法により成膜した。TiO膜の成膜は、基板温度を200℃とし、O/(Ar+O)=0.5及びスパッタ圧力=0.3Paとした。ターゲットとしては、Tiの金属ターゲットを用い、反応性スパッタリング法により形成した。
Pt膜の成膜に際しては、ターゲットとしてPtターゲット、基板温度=420℃とし、Ar雰囲気中で、スパッタリング圧力が0.4Paの条件で成膜した。
下部電極層2を構成する材料は特に限定されず、Au、Ag、Pt、Ru,Ir,Cuなどの適宜の金属もしくはこれらの金属からなる合金およびLaNiO、SrRuO,RuO等の導電性酸化物およびそれらの積層電極を用いることができる。また、下部電極層2は、積層膜ではなく、単一の金属膜により形成されていてもよい。下部電極層としては、基板と下部電極層との機能が一体化された、Asなどがドーピングされた低抵抗シリコン基板を用いてもよい。
また、基板上には犠牲層が形成されており、犠牲層上に下部電極層、圧電薄膜バッファ層、圧電薄膜層、上部電極層が形成された後に、犠牲層が除去される構造でもよい。なお犠牲層は、ポリSiやSiO、ZnO、LaNiOで形成されている。
下部電極層2を形成した後に、図2(b)に示すようにスパッタリング法により、圧電薄膜バッファ層3を形成した。圧電薄膜バッファ層3は、本実施形態では、Kと、Naと、Nbとを含むペロブスカイト型圧電材料であるニオブ酸カリウムナトリウムからなり、厚みは100nmである。
圧電薄膜バッファ層3の成膜条件は、本実施形態では以下の通りである。
基板温度=300℃、ガス流量比=O/(Ar+O)=0.1(モル比)、スパッタリング圧力=0.3Pa。(K0.5Na0.5)NbOの組成のターゲットを用いた。
次に、図2(c)に示すように、圧電薄膜バッファ層3上に圧電薄膜層4をスパッタリング法により成膜した。ターゲットとしては、圧電薄膜バッファ層3の成膜に用いたターゲットと同じターゲットを用いた。従って、ターゲットの組成は、(K0.5Na0.5)NbOである。スパッタリング条件は、基板温度=700℃、ガス流量比=O/(Ar+O)=0.1(モル比)及びスパッタ圧力=0.3Paとした。このように、圧電薄膜バッファ層3及び圧電薄膜層4は、同じターゲットを用い、ガス流量比及びスパッタリング圧力を同一とし、基板温度のみを変更して、成膜を行った。
なお、基板温度が300℃では、(K0.5Na0.5)NbOは結晶化に至らない。すなわち、圧電薄膜バッファ層3の成膜温度は、圧電薄膜バッファ層3が結晶化に至らない低い温度で行われている。そのため、下部電極層2上に圧電薄膜バッファ層3を形成した段階では、圧電薄膜バッファ層3はアモルファス状態となっている。
他方、基板温度が700℃では、(K0.5Na0.5)NbOは結晶化に至る。従って、圧電薄膜層4の成膜に伴い、下地の圧電薄膜バッファ層3はアモルファス状態から結晶状態に変化する。
次に、圧電薄膜層4上に、図1に示すように上部電極層5を蒸着法により形成した。本実施形態では、上部電極層5は、Ptからなる。なお、上部電極層5は、スパッタリング法等の他の薄膜形成方法により形成してもよく、あるいは導電ペーストの塗布等の厚膜形成法により形成してもよい。
最後に、750℃の温度に10分間さらすことにより、熱アニール処理を行い、図1に示す圧電薄膜素子6を得た。
上記製造工程において、上部電極層5を成膜する前に、圧電薄膜層4の表面モフォロジーを原子間力顕微鏡(AFM)により観察した。結果を図3に示す。
比較のために、上記圧電薄膜バッファ層3を成膜しなかったことを除いては、上記実施形態と同様にして比較例の圧電薄膜素子を製造した。この比較例の圧電薄膜素子の製造に際し、上部電極層を形成する前の圧電薄膜層の表面モフォロジーをAFMにより観察した。結果を図4に示す。
図3における上記実施形態の圧電薄膜素子6における圧電薄膜層4のRMS(2乗平均粗さ)は、4.7nmであった。
これに対して、図4に示す比較例の圧電薄膜素子における圧電薄膜層では、RMSは16.6nmと非常に粗かった。
従って、比較例に比べ、上記実施形態によれば、圧電薄膜層の表面モフォロジーを非常に良好なものとし得ることがわかる。図5は、上記実施形態の圧電薄膜素子6における圧電薄膜層4のXRDによる2θ/ωスペクトルを示す。図6は、上記比較例の圧電薄膜素子における圧電薄膜層のXRDによる2θ/ωスペクトルを示す。なお、図5及び図6におけるKNNとは、(K0.5Na0.5)NbOであることを示す。
図5と図6とを対比すれば明らかなように、上記実施形態により得られた圧電薄膜素子6の圧電薄膜層4は、比較例に比べて、(K0.5Na0.5)NbOがより強く(001)配向していることがわかる。すなわち上記実施形態によれば、比較例に比べて、結晶性の高い圧電薄膜層4を形成し得ることがわかる。
本実施形態の製造方法によれば、圧電薄膜層4の表面モフォロジーを改善し、結晶性を高め得るのは、以下の理由によると考えられる。すなわち、圧電薄膜バッファ層3を予め結晶化に至らない低い温度で成膜するため、圧電薄膜層4の成膜前において、圧電薄膜バッファ層3の表面モフォロジーは、下部電極層2の表面モフォロジーの影響を受けがたい。すなわち、圧電薄膜バッファ層3の表面モフォロジーは良好なものとなる。この状態で圧電薄膜層4をスパッタリング法により成膜することにより、圧電薄膜バッファ層3及び圧電薄膜層4が結晶化される。下地の圧電薄膜バッファ層3の表面モフォロジーが良好な状態で圧電薄膜層4の成膜が行われるため、成膜された圧電薄膜層4の表面モフォロジーも良好なものとなる。
これに対して、比較例では、下部電極層を形成した後に、圧電薄膜層を形成しているが、下部電極層の表面モフォロジーの影響を受け、得られた圧電薄膜層の表面モフォロジーが悪化しているものと考えられる。
従って、本実施形態によれば、表面モフォロジーが良好であり、結晶性に優れた圧電薄膜層を有する圧電薄膜素子を提供することができる。しかも、上記実施形態では、圧電薄膜バッファ層3及び圧電薄膜層4を同一ターゲットを用いて成膜しているため、製造工程が煩雑化しない。また製造コストもさほど上昇しない。よってコストをさほど高めることなく、良好な表面モフォロジーを有する圧電薄膜層4を備えた圧電薄膜素子6を提供することができる。
もっとも、圧電薄膜バッファ層3を成膜するためのターゲットと異なるターゲットを用いて圧電薄膜層4を形成してもよい。
上記実施形態で得られた圧電薄膜素子6の圧電薄膜層4の表面と直交する方向の断面構造を透過型電子顕微鏡で観察した。図7及び図8にその結果を示す。図7は、倍率20倍の透過型電子顕微鏡写真であり、図8は、倍率200倍の透過型電子顕微鏡写真である。
図7及び図8から明らかなように、下部電極層2を構成しているPt膜の上方に圧電薄膜バッファ層3が形成されており、圧電薄膜バッファ層3には、粒状の結晶が存在していることがわかる。このような結晶構造を有するため、圧電薄膜バッファ層3では、Pt膜すなわち下部電極層2から受ける応力を緩和することができる。これは、以下の理由によると考えられる。
圧電薄膜バッファ層3は、下部電極層2を構成しているPt膜から成長したニオブ酸カリウムナトリウムの結晶が途切れることにより生成した粒状の結晶を有している。よって、下部電極層2から受ける情報を遮断することができる。その結果、下部電極層2と格子整合性の高い異相であるパイロクロア相が、圧電薄膜バッファ層3より上の層まで成長することを防止することができる。また、粒状の結晶は、柱状の結晶と比べて、粒界が面内方向にも多数存在する。そのため、下部電極層2から受ける応力を緩和することができると考えられる。よって、圧電薄膜層4の表面モフォロジーが劣化し難い。
また、上記実施形態で得られた圧電薄膜素子6の圧電薄膜バッファ層3及び圧電薄膜層4におけるK/Naの比をエネルギー分散型X線分析(EDX)で測定した。すなわち、図9に透過型電子顕微鏡写真で示すポイント1〜6におけるK/Naの比をエネルギー分散型X線分析で測定した。測定結果を下記の表1に示す。
Figure 0005429385
表1から明らかなように、圧電薄膜バッファ層3中に位置するポイント4〜6では、K/Naの比は原子比で1:1から大きく外れている。具体的には、圧電薄膜バッファ層3は、KよりもNaが大幅に多くなっている部分と、NaよりもKが大幅に多くなっている部分とを有する。これに対して、圧電薄膜層4中に位置するポイント1〜3では、K/Naの比が原子比で0.89〜0.99であり、実質的に1:1である。
上記のように、K/Naの比が圧電薄膜バッファ層3と圧電薄膜層4とで異なっていることにより、圧電薄膜層4の膜質を改善することができる。これは以下の理由によると考えられる。なお、以下においてK及びNaをそれぞれK及びNaの量をも示すものとして用いる。
一般に、K/Naの比が実質的に1:1である組成のニオブ酸カリウムナトリウム膜を形成する場合、安定した組成のニオブ酸カリウムナトリウム膜を得るためには、まず、下地層として、K>NaまたはNa>Kである組成のニオブ酸カリウムナトリウム膜を形成する。K>Naである組成のニオブ酸カリウムナトリウム膜を下地層として形成した場合、その格子定数はK/Naの比が実質的に1:1である組成のニオブ酸カリウムナトリウム膜の格子定数よりも大きい。逆に、Na>Kである組成のニオブ酸カリウムナトリウム膜を下地層として形成した場合、その格子定数はK/Naの比が実質的に1:1である組成のニオブ酸カリウムナトリウム膜の格子定数よりも小さい。
ところで、上記のような単一の組成を有する下地層を基板上に形成した場合、下地層は基板からの拘束を受ける。この拘束による応力が、下地層の上面に形成されるニオブ酸カリウムナトリウム膜に影響を及ぼすおそれがある。これに対して、K/Naの比が1:1から外れている圧電薄膜バッファ層3では、K>Naである組成のニオブ酸カリウムナトリウムと、Na>Kである組成のニオブ酸カリウムナトリウムとの2種類のニオブ酸カリウムナトリウムが混在していることになる。下地層に相当する圧電薄膜バッファ層3が上記のように単一の組成ではないため、圧電薄膜バッファ層3には、格子定数が異なる結晶が多数存在することとなる。よって、格子整合による基板からの拘束力が互いに打ち消し合うように働く。このため、圧電薄膜バッファ層3上に、K/Naの比が実質的に1:1である組成のニオブ酸カリウムナトリウム膜からなる圧電薄膜層4を安定した組成で形成することができる。
また、上記実施形態では一層からなる圧電薄膜バッファ層3を形成したが、図10に示す変形例のように、複数の圧電薄膜バッファ層3a〜3cを順次成膜してもよい。すなわち、圧電薄膜バッファ層3は、複数の圧電薄膜バッファ層3a〜3cを積層した構造を有していてもよい。この場合、好ましくは、下部電極層2側の圧電薄膜バッファ層3aから上部電極層5側の圧電薄膜バッファ層3cに向かって、成膜温度を階段状あるいは連続的に高めることが望ましい。それによって、圧電薄膜バッファ層3cの表面モフォロジーをより一層良好なものとすることができ、かつ上に形成される圧電薄膜層4の表面モフォロジーをより一層改善することができる。
この場合、複数の圧電薄膜バッファ層3a〜3cを、全て同一のターゲットを用いてスパッタリング法により成膜することが好ましい。それによって、製造工程の煩雑化を避けることができる。もっとも、圧電薄膜バッファ層3a〜3cは、異なるターゲットを用いてスパッタリング法により成膜してもよい。
上記実施形態では、圧電薄膜バッファ層3の成膜温度は300℃としたが、結晶化しない温度であればよく、従って上記組成の圧電薄膜バッファ層3の場合、成膜温度は350℃以下の温度であればよい。もっとも、圧電薄膜バッファ層3の成膜温度が低すぎると、膜中に水分が含まれるおそれがある。従って、圧電薄膜バッファ層3の成膜温度は100℃以上であることが好ましい。またMOCVD法によって圧電薄膜バッファ層3を成膜する場合は、原料ガスによる炭素が薄膜中に残存するおそれがあるため、成膜温度は300℃以上とすることが好ましい。
なお、(K0.5Na0.5)NbOの結晶化する温度は、我々の実験結果によれば450℃以上の温度である。
また、上記実施形態では、圧電薄膜層4の成膜温度を700℃としたが、(001)配向が良好な圧電薄膜層4を得るには、成膜温度が450℃以上であればよく、500℃〜800℃の温度範囲であることが望ましい。成膜温度が高すぎると、KやNaの欠損が多くなり、パイロクロア相などの異相が発生しやすくなるおそれがある。
また、圧電薄膜バッファ層3の厚みについては、良好な表面モフォロジーを有する圧電薄膜バッファ層3を形成するためには30〜500nmの範囲が好ましい。
圧電薄膜層4の厚みについては、用途によっても異なるが、良好な圧電特性を得るには、0.2〜3μmの範囲が望ましい。
上部電極層5は、下部電極層2と同様に、様々な金属材料により形成することができる。上部電極層5は、積層膜により形成されていてもよく、単一の金属膜により形成されていてもよい。また、上部電極層5は、下部電極層2と同一材料で形成することが好ましく、それによってコストを低減することができる。もっとも、上部電極層5は、下部電極層2と異なる材料で形成されていてもよい。
上述してきた実施形態において、圧電薄膜層4の表面モフォロジーが良好となるのは、圧電薄膜バッファ層3を結晶化に至らない低い温度で成膜し、良好な表面モフォロジーの圧電薄膜バッファ層3上に圧電薄膜層4を成膜することによる。従って、本発明において、圧電薄膜バッファ層3及び圧電薄膜層4の成膜方法については、スパッタリング法に限定されるものではなく、MOCVD法、PLD法などの適宜の加熱を伴う成膜方法を用いることができる。
本実施形態では、Kと、Naと、Nbとを含むペロブスカイト構造を有するニオブ酸カリウムナトリウム系材料として、(K0.5Na0.5)NbOを用いたが、上記組成に限定されるものではない。すなわち、用いるニオブ酸カリウムナトリウム系材料としては、下記の一般式(1)で示す組成を有するものを同様に用いることができる。
(K1−a−b/2Naa−b/2)(Nb1−c)O…式(1)
一般式(1)において、AはLi、Ag、Ca、Sr、Bi及びGdからなる少なくとも1種の元素、BはTa、Zr、Ti、Al、Sc、Hfからなる群から選択された少なくとも1種の元素、a、b、cは0<a≦0.9、0≦b≦0.3、0≦a+b≦0.9、0≦c≦0.3の範囲である。
また、上記ニオブ酸カリウムナトリウム系材料としては、一般式(1)で表される組成に、さらに他の金属もしくは金属酸化物が添加されていてもよい。このような添加され得る金属もしくは金属酸化物としては、Mn、Mg、Zn、Fg、Cu及びYbからなる群から選択された少なくとも1種の金属及び/または該金属酸化物を挙げることができる。このような金属及び/または金属酸化物の添加割合としては、上記組成100モル%に対し、合計10モル%以下であることが望ましい。その場合には、上記実施形態と同様に表面モフォロジーが良好な圧電薄膜層4及び圧電薄膜バッファ層3を形成することができる。
上記ニオブ酸カリウムナトリウム系材料は、鉛を含まないため、環境負担を軽減することができる。
好ましくは、上記圧電薄膜バッファ層3の成膜温度は、下部電極層2の成膜温度以下であることが望ましい。その場合には、下部電極層2が高い温度で成膜されて、表面モフォロジーが悪化したとしても、圧電薄膜バッファ層3の表面モフォロジーは良好に維持することができる。従って、圧電薄膜バッファ層3上に形成される圧電薄膜層4の表面モフォロジーを良好とすることができる。
本発明にかかる圧電薄膜素子は、様々な圧電アクチュエーターや圧電センサーに用いることができる。
1…基板
2…下部電極層
3…圧電薄膜バッファ層
3a〜3c…圧電薄膜バッファ層
4…圧電薄膜層
5…上部電極層
6…圧電薄膜素子

Claims (15)

  1. 基板上に、下部電極層、圧電薄膜バッファ層、圧電薄膜層及び上部電極層がこの順序で積層されている構造を備える圧電薄膜素子の製造方法であって、
    基板上に下部電極層を形成する工程と、
    前記下部電極層上に、前記圧電薄膜層の成膜温度よりも低い成膜温度で圧電薄膜バッファ層を形成する工程と、
    前記圧電薄膜バッファ層上に、前記圧電薄膜バッファ層の成膜温度よりも高い成膜温度で圧電薄膜層を形成する工程と、
    前記圧電薄膜層上に前記上部電極層を形成する工程とを備え
    前記圧電薄膜バッファ層の成膜温度が、圧電薄膜バッファ層の結晶化に至らない温度であり、前記圧電薄膜層の成膜温度が、前記圧電薄膜バッファ層及び前記圧電薄膜層を結晶化させる温度である、圧電薄膜素子の製造方法。
  2. 基板上に、下部電極層、圧電薄膜バッファ層、圧電薄膜層及び上部電極層がこの順序で積層されている構造を備える圧電薄膜素子の製造方法であって、
    基板上に下部電極層を形成する工程と、
    前記下部電極層上に、前記圧電薄膜層の成膜温度よりも低い成膜温度で圧電薄膜バッファ層を形成する工程と、
    前記圧電薄膜バッファ層上に、前記圧電薄膜バッファ層の成膜温度よりも高い成膜温度で圧電薄膜層を形成する工程と、
    前記圧電薄膜層上に前記上部電極層を形成する工程とを備え、
    前記圧電薄膜バッファ層の成膜温度が、前記下部電極層の成膜温度以下である、圧電薄膜素子の製造方法。
  3. 基板上に、下部電極層、圧電薄膜バッファ層、圧電薄膜層及び上部電極層がこの順序で積層されている構造を備える圧電薄膜素子の製造方法であって、
    基板上に下部電極層を形成する工程と、
    前記下部電極層上に、前記圧電薄膜層の成膜温度よりも低い成膜温度で圧電薄膜バッファ層を形成する工程と、
    前記圧電薄膜バッファ層上に、前記圧電薄膜バッファ層の成膜温度よりも高い成膜温度で圧電薄膜層を形成する工程と、
    前記圧電薄膜層上に前記上部電極層を形成する工程とを備え、
    前記圧電薄膜バッファ層として、複数層の圧電薄膜バッファ層を形成する、圧電薄膜素子の製造方法。
  4. 前記複数の圧電薄膜バッファ層の成膜温度を、下部電極層側の圧電薄膜バッファ層から前記圧電薄膜層側の圧電薄膜バッファ層の方向に、階段状あるいは連続的に高くして、複数の圧電薄膜バッファ層を形成する、請求項に記載の圧電薄膜素子の製造方法。
  5. 基板上に、下部電極層、圧電薄膜バッファ層、圧電薄膜層及び上部電極層がこの順序で積層されている構造を備える圧電薄膜素子の製造方法であって、
    基板上に下部電極層を形成する工程と、
    前記下部電極層上に、前記圧電薄膜層の成膜温度よりも低い成膜温度で圧電薄膜バッファ層を形成する工程と、
    前記圧電薄膜バッファ層上に、前記圧電薄膜バッファ層の成膜温度よりも高い成膜温度で圧電薄膜層を形成する工程と、
    前記圧電薄膜層上に前記上部電極層を形成する工程とを備え、
    前記圧電薄膜バッファ層及び前記圧電薄膜層の形成を、同一のターゲットを用いたスパッタリング法により行う、圧電薄膜素子の製造方法。
  6. 基板上に、下部電極層、圧電薄膜バッファ層、圧電薄膜層及び上部電極層がこの順序で積層されている構造を備える圧電薄膜素子の製造方法であって、
    基板上に下部電極層を形成する工程と、
    前記下部電極層上に、前記圧電薄膜層の成膜温度よりも低い成膜温度で圧電薄膜バッファ層を形成する工程と、
    前記圧電薄膜バッファ層上に、前記圧電薄膜バッファ層の成膜温度よりも高い成膜温度で圧電薄膜層を形成する工程と、
    前記圧電薄膜層上に前記上部電極層を形成する工程とを備え、
    前記圧電薄膜バッファ層及び前記圧電薄膜層が、K、Na及びNbを含むペロブスカイト構造を有する、圧電薄膜素子の製造方法。
  7. 基板上に、下部電極層、圧電薄膜バッファ層、圧電薄膜層及び上部電極層がこの順序で積層されている構造を備える圧電薄膜素子の製造方法であって、
    基板上に下部電極層を形成する工程と、
    前記下部電極層上に、前記圧電薄膜層の成膜温度よりも低い成膜温度で圧電薄膜バッファ層を形成する工程と、
    前記圧電薄膜バッファ層上に、前記圧電薄膜バッファ層の成膜温度よりも高い成膜温度で圧電薄膜層を形成する工程と、
    前記圧電薄膜層上に前記上部電極層を形成する工程とを備え、
    前記圧電薄膜バッファ層及び前記圧電薄膜層の組成が、下記の一般式(1)で表される組成を有する、圧電薄膜素子の製造方法。
    (K 1−a−b/2 Na a−b/2 )(Nb 1−c )O …式(1)
    一般式(1)において、AはLi、Ag、Ca、Sr、Bi及びGdからなる少なくとも1種の元素、BはTa、Zr、Ti、Al、Sc、Hfからなる群から選択された少なくとも1種の元素、a、b、cは0<a≦0.9、0≦b≦0.3、0≦a+b≦0.9、0≦c≦0.3の範囲である。
  8. 前記圧電薄膜バッファ層及び前記圧電薄膜層が、前記一般式(1)で表されている組成100モル%に対し、Mn、Mg、Zn、Fe、Cu及びYbからなる群から選択された少なくとも1種の金属あるいは該金属酸化物を合計で10モル%以下の割合で含む、請求項に記載の圧電薄膜素子の製造方法。
  9. 請求項1〜のいずれか1項に記載の圧電薄膜素子の製造方法により得られた圧電薄膜素子。
  10. 基板上に下部電極層、圧電薄膜バッファ層、圧電薄膜層及び上部電極層がこの順序で積層されている圧電薄膜素子の製造方法に用いられる圧電薄膜素子部材であって、
    基板と、
    基板上に設けられた下部電極層と、前記下部電極層上に形成されており、結晶化に至らない成膜温度で形成されている圧電薄膜バッファ層とを備える、圧電薄膜素子用部材。
  11. 請求項10に記載の圧電薄膜素子用部材の前記圧電薄膜バッファ層上に形成された圧電薄膜層と、該圧電薄膜層上に形成された上部電極層とをさらに備え、前記圧電薄膜層が結晶化される温度以上の温度で形成されており、それによって、前記圧電薄膜バッファ層及び前記圧電薄膜層が結晶化されている、圧電薄膜素子。
  12. 前記圧電薄膜バッファ層及び前記圧電薄膜層が、Kと、Naと、Nbとを含むペロブスカイト構造を有する、請求項11に記載の圧電薄膜素子。
  13. K/Naの比が圧電薄膜バッファ層と圧電薄膜層とで異なっている、請求項12に記載の圧電薄膜素子。
  14. 前記圧電薄膜バッファ層及び前記圧電薄膜層が、一般式(1)で表される組成を有する、請求項11〜13のいずれか1項に記載の圧電薄膜素子。
    (K1−a−b/2Naa−b/2)(Nb1−c)O…式(1)
    一般式(1)において、AはLi、Ag、Ca、Sr、Bi及びGdからなる少なくとも1種の元素、BはTa、Zr、Ti、Al、Sc、Hfからなる群から選択された少なくとも1種の元素、a、b、cは0<a≦0.9、0≦b≦0.3、0≦a+b≦0.9、0≦c≦0.3の範囲である。
  15. 前記圧電薄膜バッファ層及び前記圧電薄膜層が、前記一般式(1)で表される組成100モル%に対し、Mn、Mg、Zn、Fe、Cu及びYbからなる群から選択された少なくとも1種の金属あるいは該金属の酸化物を合計で10モル%以下の割合で含む、請求項14に記載の圧電薄膜素子。
JP2012528631A 2010-08-12 2011-07-26 圧電薄膜素子の製造方法、圧電薄膜素子及び圧電薄膜素子用部材 Active JP5429385B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012528631A JP5429385B2 (ja) 2010-08-12 2011-07-26 圧電薄膜素子の製造方法、圧電薄膜素子及び圧電薄膜素子用部材

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010180932 2010-08-12
JP2010180932 2010-08-12
JP2012528631A JP5429385B2 (ja) 2010-08-12 2011-07-26 圧電薄膜素子の製造方法、圧電薄膜素子及び圧電薄膜素子用部材
PCT/JP2011/066896 WO2012020638A1 (ja) 2010-08-12 2011-07-26 圧電薄膜素子の製造方法、圧電薄膜素子及び圧電薄膜素子用部材

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013212725A Division JP5692329B2 (ja) 2010-08-12 2013-10-10 圧電薄膜素子

Publications (2)

Publication Number Publication Date
JPWO2012020638A1 JPWO2012020638A1 (ja) 2013-10-28
JP5429385B2 true JP5429385B2 (ja) 2014-02-26

Family

ID=45567607

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012528631A Active JP5429385B2 (ja) 2010-08-12 2011-07-26 圧電薄膜素子の製造方法、圧電薄膜素子及び圧電薄膜素子用部材
JP2013212725A Active JP5692329B2 (ja) 2010-08-12 2013-10-10 圧電薄膜素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013212725A Active JP5692329B2 (ja) 2010-08-12 2013-10-10 圧電薄膜素子

Country Status (4)

Country Link
US (1) US8847470B2 (ja)
JP (2) JP5429385B2 (ja)
CN (1) CN102959752B (ja)
WO (1) WO2012020638A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6210188B2 (ja) * 2012-03-26 2017-10-11 セイコーエプソン株式会社 圧電素子、液体噴射ヘッド、液体噴射装置、超音波デバイス、フィルター及びセンサー並びに圧電素子の製造方法
JP6206631B2 (ja) * 2012-03-27 2017-10-04 セイコーエプソン株式会社 液体噴射ヘッド、液体噴射装置及び圧電素子
JPWO2014007015A1 (ja) * 2012-07-02 2016-06-02 株式会社村田製作所 圧電薄膜素子及びその製造方法
WO2014024696A1 (ja) * 2012-08-10 2014-02-13 コニカミノルタ株式会社 圧電素子、圧電デバイス、インクジェットヘッドおよびインクジェットプリンタ
US20140084754A1 (en) * 2012-09-21 2014-03-27 Tdk Corporation Thin film piezoelectric device
JP6237152B2 (ja) * 2012-11-28 2017-11-29 Tdk株式会社 薄膜圧電素子、薄膜圧電アクチュエータ、及び薄膜圧電センサ、並びにハードディスクドライブ、及びインクジェットプリンタ装置
JP6168283B2 (ja) * 2013-03-26 2017-07-26 セイコーエプソン株式会社 圧電素子、液体噴射ヘッド、液体噴射装置、超音波デバイス、フィルター及びセンサー
JP6044719B2 (ja) * 2013-09-09 2016-12-14 株式会社村田製作所 圧電薄膜素子及びその製造方法
JP6202202B2 (ja) 2014-05-19 2017-09-27 株式会社村田製作所 圧電薄膜、圧電薄膜素子及びターゲット並びに圧電薄膜及び圧電薄膜素子の製造方法
JP6179669B2 (ja) * 2014-05-19 2017-08-16 株式会社村田製作所 圧電薄膜及び圧電薄膜素子
JP6714257B2 (ja) * 2015-01-26 2020-06-24 アドバンストマテリアルテクノロジーズ株式会社 加圧式ランプアニール装置、強誘電体膜及びその製造方法
CN104688307A (zh) * 2015-03-13 2015-06-10 王国栋 一种骨关节强制定型装置
JP6558526B2 (ja) * 2015-03-27 2019-08-14 セイコーエプソン株式会社 圧電素子及び圧電素子応用デバイス並びに圧電素子の製造方法
CN106365621A (zh) * 2016-09-19 2017-02-01 四川行之智汇知识产权运营有限公司 一种压电纳米材料
JP6790749B2 (ja) * 2016-11-16 2020-11-25 セイコーエプソン株式会社 圧電素子及び圧電素子応用デバイス
JP6874351B2 (ja) 2016-12-07 2021-05-19 Tdk株式会社 圧電薄膜積層体、圧電薄膜基板、圧電薄膜素子、圧電アクチュエータ、圧電センサ、ヘッドアセンブリ、ヘッドスタックアセンブリ、ハードディスクドライブ、プリンタヘッド、及びインクジェットプリンタ装置
JP6790776B2 (ja) 2016-12-07 2020-11-25 Tdk株式会社 圧電薄膜積層体、圧電薄膜基板、圧電薄膜素子、圧電アクチュエータ、圧電センサ、ヘッドアセンブリ、ヘッドスタックアセンブリ、ハードディスクドライブ、プリンタヘッド、及びインクジェットプリンタ装置
JP7196503B2 (ja) * 2018-09-27 2022-12-27 セイコーエプソン株式会社 圧電素子およびその製造方法、液体吐出ヘッド、ならびにプリンター
CN109818590B (zh) * 2019-03-13 2021-12-03 电子科技大学 具有应力缓冲层的单晶薄膜制备方法、单晶薄膜及谐振器
CN110601673B (zh) * 2019-08-12 2021-08-13 清华大学 基于铪系铁电薄膜的声表面波器件及薄膜体声波器件
CN114402447A (zh) * 2019-09-17 2022-04-26 株式会社村田制作所 压电元件及其制造方法
JP7528556B2 (ja) * 2020-06-17 2024-08-06 セイコーエプソン株式会社 圧電素子、圧電素子応用デバイス

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277408A (ja) * 2004-02-27 2005-10-06 Canon Inc 誘電体素子、圧電体素子、インクジェットヘッド及びインクジェット記録装置、並びにこれらの製造方法
JP2007317853A (ja) * 2006-05-25 2007-12-06 Hitachi Cable Ltd 圧電薄膜及び圧電薄膜を用いた素子
JP2008160092A (ja) * 2006-11-29 2008-07-10 Hitachi Cable Ltd 圧電薄膜素子
JP2009010367A (ja) * 2007-05-30 2009-01-15 Canon Inc 圧電素子、圧電素子の製造方法、圧電アクチュエータおよびインクジェット式記録ヘッド
JP2009117785A (ja) * 2007-10-15 2009-05-28 Hitachi Cable Ltd 圧電薄膜付き基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4122564B2 (ja) * 1998-04-24 2008-07-23 セイコーエプソン株式会社 圧電体素子、インクジェット式記録ヘッドおよびそれらの製造方法
JP3379479B2 (ja) * 1998-07-01 2003-02-24 セイコーエプソン株式会社 機能性薄膜、圧電体素子、インクジェット式記録ヘッド、プリンタ、圧電体素子の製造方法およびインクジェット式記録ヘッドの製造方法、
JP2000357826A (ja) * 1999-04-13 2000-12-26 Seiko Epson Corp 圧電体素子の製造方法、圧電体素子、インクジェット式記録ヘッドおよびプリンタ
US6328883B1 (en) * 2000-05-31 2001-12-11 Parker-Hannifin Corporation Fuel filter assembly with priming pump
JP3833070B2 (ja) 2001-02-09 2006-10-11 キヤノン株式会社 液体噴射ヘッドおよび製造方法
JP4192794B2 (ja) * 2004-01-26 2008-12-10 セイコーエプソン株式会社 圧電素子、圧電アクチュエーター、インクジェット式記録ヘッド、インクジェットプリンター、表面弾性波素子、周波数フィルタ、発振器、電子回路、薄膜圧電共振器、及び電子機器
JP2005227408A (ja) * 2004-02-10 2005-08-25 National Univ Corp Shizuoka Univ 多原色表示装置に対する色変換方式
JP4737375B2 (ja) 2004-03-11 2011-07-27 セイコーエプソン株式会社 アクチュエータ装置の製造方法及び液体噴射ヘッドの製造方法並びに液体噴射装置の製造方法
JP2005333108A (ja) * 2004-04-02 2005-12-02 Matsushita Electric Ind Co Ltd 圧電素子、インクジェットヘッド、角速度センサ及びインクジェット式記録装置
JP2007019302A (ja) 2005-07-08 2007-01-25 Hitachi Cable Ltd 圧電薄膜素子及びそれを用いたアクチュエータ並びにセンサ
JP4978114B2 (ja) 2006-08-21 2012-07-18 セイコーエプソン株式会社 圧電振動片の製造方法
JP2008050206A (ja) * 2006-08-24 2008-03-06 Seiko Epson Corp 圧電材料およびその製造方法、並びに、圧電素子
JP5181649B2 (ja) 2007-09-18 2013-04-10 日立電線株式会社 圧電素子
JP5272687B2 (ja) * 2008-01-24 2013-08-28 日立電線株式会社 圧電薄膜素子、それを用いたセンサ及びアクチュエータ
JP5446146B2 (ja) * 2008-07-01 2014-03-19 日立金属株式会社 圧電薄膜素子、センサ及びアクチュエータ
JP2010161330A (ja) * 2008-12-08 2010-07-22 Hitachi Cable Ltd 圧電薄膜素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277408A (ja) * 2004-02-27 2005-10-06 Canon Inc 誘電体素子、圧電体素子、インクジェットヘッド及びインクジェット記録装置、並びにこれらの製造方法
JP2007317853A (ja) * 2006-05-25 2007-12-06 Hitachi Cable Ltd 圧電薄膜及び圧電薄膜を用いた素子
JP2008160092A (ja) * 2006-11-29 2008-07-10 Hitachi Cable Ltd 圧電薄膜素子
JP2009010367A (ja) * 2007-05-30 2009-01-15 Canon Inc 圧電素子、圧電素子の製造方法、圧電アクチュエータおよびインクジェット式記録ヘッド
JP2009117785A (ja) * 2007-10-15 2009-05-28 Hitachi Cable Ltd 圧電薄膜付き基板

Also Published As

Publication number Publication date
JPWO2012020638A1 (ja) 2013-10-28
WO2012020638A1 (ja) 2012-02-16
US20130127293A1 (en) 2013-05-23
CN102959752B (zh) 2015-09-02
CN102959752A (zh) 2013-03-06
US8847470B2 (en) 2014-09-30
JP2014042047A (ja) 2014-03-06
JP5692329B2 (ja) 2015-04-01

Similar Documents

Publication Publication Date Title
JP5429385B2 (ja) 圧電薄膜素子の製造方法、圧電薄膜素子及び圧電薄膜素子用部材
JP5801364B2 (ja) 圧電薄膜付き基板及び圧電素子
JP5515675B2 (ja) 圧電薄膜素子及び圧電薄膜デバイス
EP2846370B1 (en) Piezoelectric element
JP6091281B2 (ja) 圧電体薄膜積層基板
US10497855B2 (en) Ferroelectric thin-film laminated substrate, ferroelectric thin-film device, and manufacturing method of ferroelectric thin-film laminated substrate
US10964879B2 (en) Method of manufacturing a dielectric device
JP6196797B2 (ja) 圧電体薄膜積層基板及び圧電体薄膜素子
JP2015154013A (ja) 電極、強誘電体セラミックス及びその製造方法
JP5115161B2 (ja) 圧電薄膜素子
WO2023223815A1 (ja) 圧電積層体、圧電素子、および圧電積層体の製造方法
WO2014007015A1 (ja) 圧電薄膜素子及びその製造方法
JP6850870B2 (ja) 圧電体膜、圧電素子、及び、圧電素子の製造方法
JP6311179B2 (ja) 強誘電体セラミックス
US10276777B2 (en) Ferroelectric thin-film laminated substrate, ferroelectric thin-film device,and manufacturing method of ferroelectric thin-film laminated substrate
US20230166981A1 (en) Piezoelectric thin film and methods of fabrication thereof
JP2015056517A (ja) 圧電体薄膜積層基板およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

R150 Certificate of patent or registration of utility model

Ref document number: 5429385

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150