JPWO2014007015A1 - 圧電薄膜素子及びその製造方法 - Google Patents
圧電薄膜素子及びその製造方法 Download PDFInfo
- Publication number
- JPWO2014007015A1 JPWO2014007015A1 JP2014523652A JP2014523652A JPWO2014007015A1 JP WO2014007015 A1 JPWO2014007015 A1 JP WO2014007015A1 JP 2014523652 A JP2014523652 A JP 2014523652A JP 2014523652 A JP2014523652 A JP 2014523652A JP WO2014007015 A1 JPWO2014007015 A1 JP WO2014007015A1
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- piezoelectric thin
- electrode
- film element
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/877—Conductive materials
- H10N30/878—Conductive materials the principal material being non-metallic, e.g. oxide or carbon based
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
- H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
- H10N30/853—Ceramic compositions
- H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Physical Vapour Deposition (AREA)
Abstract
圧電薄膜にクラックが形成されにくい圧電薄膜素子及びその製造方法を提供する。圧電薄膜素子1は、圧電薄膜4と、第1の電極3と、第2の電極5とを備える。圧電薄膜4は、アルカリニオブ酸系化合物を含む。第1の電極3は、圧電薄膜4の一方側主面4aに設けられている。第2の電極5は、圧電薄膜4の他方側主面4bに設けられている。第1の電極3は、シリコンからなる。
Description
本発明は、圧電薄膜素子及びその製造方法に関する。
従来、圧電薄膜と電極とが設けられた圧電薄膜素子が知られている。このような圧電薄膜素子は、角速度センサや加速度センサなどの各種センサ、アクチュエータ、高周波フィルタなどとして用いられる。
例えば、特許文献1には、Ptからなる電極の上に、ニオブ酸カリウムナトリウム(一般式:(KxNa1−x)NbO3(0<x<1))からなる圧電薄膜が設けられた、圧電薄膜素子が開示されている。
このような圧電薄膜素子の製造工程においては、一般に、Ptからなる電極を構成するPt層の上にニオブ酸カリウムナトリウムからなる圧電薄膜を形成する。しかしながら、Pt層の上にニオブ酸カリウムナトリウムからなる圧電薄膜を形成すると、圧電薄膜素子の製造時や、圧電薄膜素子に温度変化が生じた際に、圧電薄膜にクラックが形成されやすくなる場合がある。
本発明は、圧電薄膜にクラックが形成されにくい圧電薄膜素子及びその製造方法を提供することを主な目的とする。
本発明の圧電薄膜素子は、圧電薄膜と、第1の電極と、第2の電極とを備える。圧電薄膜は、アルカリニオブ酸系化合物を含む。第1の電極は、圧電薄膜の一方側主面に設けられている。第2の電極は、圧電薄膜の他方側主面に設けられている。第1の電極は、シリコンからなる。
本発明の圧電薄膜素子のある特定の局面では、圧電薄膜と、第1の電極との間には、シード層が設けられている。
本発明の圧電薄膜素子の他の特定の局面では、シード層が、LaNiO3,LaScO3,LaGaO3,KNbO3,NaNbO3,SrRuO3などのペロブスカイト型酸化物、ZnO,TiO2,CeO2などの酸化物、AlN,ZrNなどの窒化物からなる群から選択された少なくとも1種により構成されている。
本発明の圧電薄膜素子の製造方法では、シリコンからなる電極の上に、アルカリニオブ酸系化合物を含む圧電薄膜を形成する。
本発明によれば、圧電薄膜にクラックが形成されにくい圧電薄膜素子及びその製造方法を提供することができる。
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
図1は、本発明の第1の実施形態に係る圧電薄膜素子1の略図的断面図である。以下、図1を参照しながら、本実施形態に係る圧電薄膜素子1について説明する。
図1に示されるように、圧電薄膜素子1は、圧電薄膜4を有する。圧電薄膜4は、アルカリニオブ酸系化合物を含む。圧電薄膜4は、アルカリニオブ酸系化合物を主とする材料からなることが好ましい。アルカリニオブ酸系化合物は、ペロブスカイト型構造を有するアルカリニオブ酸系化合物であることがより好ましい。
また、アルカリニオブ酸系化合物は、カリウム、ナトリウム及びニオブを含むニオブ酸カリウムナトリウム系化合物であることが好ましい。ニオブ酸カリウムナトリウム系化合物としては、例えば下記一般式(1)で表される化合物が挙げられる。
(K1−a−b/2Naa−b/2Ab)(Nb1−cBc)O3 (1)
一般式(1)において、Aは、Li,Ag,Ca,Sr,Bi及びGdからなる群から選択された少なくとも1種の元素である。Bは、Ta,Zr,Ti,Al,Sc及びHfからなる群から選択された少なくとも1種の元素である。a、b及びcは、0<a≦0.9、0≦b≦0.3、0≦a+b≦0.9、0≦c≦0.3の条件を満たす数である。
一般式(1)において、Aは、Li,Ag,Ca,Sr,Bi及びGdからなる群から選択された少なくとも1種の元素である。Bは、Ta,Zr,Ti,Al,Sc及びHfからなる群から選択された少なくとも1種の元素である。a、b及びcは、0<a≦0.9、0≦b≦0.3、0≦a+b≦0.9、0≦c≦0.3の条件を満たす数である。
圧電薄膜4の厚みは、通常1μm〜3μm程度であり、2μm〜3μm程度であることが好ましい。
圧電薄膜4の第1の表面4aには、第1の電極3が設けられている。具体的には、圧電薄膜4の第1の表面4aと当接するように、第1の電極3が設けられている。第1の電極3は下部電極である。第1の電極3は、圧電薄膜素子1の剛性を高める支持層としての役割も有する。第1の電極3は、例えばインゴットを切削及び研磨することで形成することができるし、スパッタリング法や蒸着法などの成膜方法によっても形成することができる。
第1の電極3はシリコンからなる。具体的には、第1の電極3を構成するシリコンは、低抵抗シリコンである。低抵抗シリコンは、ヒ素やリンなどがシリコンにドープされ、ピュアなシリコンよりも電気抵抗が低くなったものである。第1の電極3を構成する低抵抗シリコンの抵抗率は、10−3Ωcm以下であることが好ましい。第1の電極3においては、圧電薄膜4側の表層がシリコンにより構成されていればよく、他の部分は、他の材料により構成されていてもよい。他の材料としては、例えば、SiO2やSiNなどのシリコン系化合物、Pt,Au,Ag,Ru,Ir,Cu,Ti,Alなどの金属、これらの金属のうち少なくとも1種を主成分とする合金などが挙げられる。
第1の電極3の厚みは、通常1μm〜800μm程度であり、支持層としての役割を考慮すると5μm以上であることが好ましい。
圧電薄膜4の第2の表面4bには、第2の電極5が設けられている。具体的には、圧電薄膜4の第2の表面4bと当接するように、第2の電極5が設けられている。第2の電極5は上部電極である。第2の電極5は、例えばスパッタリング法や蒸着法などの成膜方法により形成することができる。
第2の電極5は、低抵抗シリコン、Pt,Au,Ag、Ru,Ir、Cu、Ti、Alなどの金属、これらの金属のうち少なくとも1種を主成分とする合金などからなる。
第2の電極5の厚みは、通常0.05μm〜0.3μm程度であり、0.1μm〜0.2μm程度であることが好ましい。
上述の通り、例えばPtからなる電極を構成するPt層の上にニオブ酸カリウムナトリウムからなる圧電薄膜を形成すると、圧電薄膜素子の製造時や、圧電薄膜素子に温度変化が生じた際に、圧電薄膜にクラックが形成されやすくなる場合がある。
これに対して、圧電薄膜素子1では、圧電薄膜4の第1の主面4aに、シリコンからなる第1の電極3が設けられている。このため、圧電薄膜4にクラックが生じにくい。圧電薄膜4にクラックが生じにくくなる理由の詳細は、明らかではないが、シリコンからなる第1の電極3とアルカリニオブ酸系化合物を含む圧電薄膜4との熱膨張係数の差や格子ミスマッチなどの複数の要因により、圧電薄膜4にかかる応力が緩和されていることによるものと考えられる。
圧電薄膜素子1は、例えば、次のようにして製造することができる。まず、スパッタリング法、蒸着法などの成膜方法などにより、シリコンからなる第1の電極3を形成する。次に、第1の電極3の上に、スパッタリング法、蒸着法などの成膜方法などにより、ニオブ酸カリウムナトリウム系化合物からなる圧電薄膜4を形成する。例えば、圧電薄膜4を構成するニオブ酸カリウムナトリウム系化合物が、上記一般式(1)で表される化合物である場合、圧電薄膜4は、例えば高周波スパッタリング法により形成される。このとき、圧電薄膜4は、第1の電極3の温度が400℃〜700℃程度、O2の分圧/(Arの分圧+O2の分圧)=0.05〜0.5、スパッタ圧力が0.3Pa〜1.5Pa程度となる条件で、高周波スパッタリング法により形成されることが好ましい。次に、圧電薄膜4の上に、スパッタリング法や蒸着法などの成膜方法により、第2の電極5を形成する。第2の電極5を形成する前または形成した後に、高速熱処理装置(RTA装置:Rapid Thermal Annealing装置)などによって圧電薄膜4をアニール処理してもよい。以上のようにして、圧電薄膜素子1が得られる。
(第2の実施形態)
図2は、本発明の第2の実施形態に係る圧電薄膜素子1の略図的断面図である。図2に示されるように、本実施形態において、圧電薄膜素子1は、支持層2を有する。具体的には、圧電薄膜素子1において、第1の電極3は、支持層2の上に設けられている。圧電薄膜素子1が支持層2を有することにより、圧電薄膜素子1の剛性が高められている。支持層2を構成する材料は特に限定されない。支持層2を構成する材料としては、例えばシリコン、低温焼成セラミックス、Al2O3などの絶縁性セラミックス、LiTaO3,LiNbO3,水晶などの圧電単結品、SiC,GaAs,GaNなどの半導体、ガラスなどが挙げられる。支持層2がシリコンからなる場合、支持層2は、ヒ素やリンなどがドープされていて、抵抗率が10−2Ωcm以下であるシリコンにより構成されていることが好ましい。
図2は、本発明の第2の実施形態に係る圧電薄膜素子1の略図的断面図である。図2に示されるように、本実施形態において、圧電薄膜素子1は、支持層2を有する。具体的には、圧電薄膜素子1において、第1の電極3は、支持層2の上に設けられている。圧電薄膜素子1が支持層2を有することにより、圧電薄膜素子1の剛性が高められている。支持層2を構成する材料は特に限定されない。支持層2を構成する材料としては、例えばシリコン、低温焼成セラミックス、Al2O3などの絶縁性セラミックス、LiTaO3,LiNbO3,水晶などの圧電単結品、SiC,GaAs,GaNなどの半導体、ガラスなどが挙げられる。支持層2がシリコンからなる場合、支持層2は、ヒ素やリンなどがドープされていて、抵抗率が10−2Ωcm以下であるシリコンにより構成されていることが好ましい。
本実施形態においては、例えば、シリコン基板などの一方側主面の上から、0.01〜0.1μm程度の深さまでヒ素やリンなどをドープし、低抵抗化された表層を第1の電極3とし、他の部分を支持層2としてもよい。支持層2の厚みは、通常50μm〜800μm程度である。
(第3の実施形態)
図3は、本発明の第3の実施形態に係る圧電薄膜素子1の略図的断面図である。図3に示されるように、本実施形態においては、圧電薄膜4と第1の電極3との間にシード層6が設けられている。圧電薄膜4と第1の電極3との間に、シード層6が設けられていることにより、圧電薄膜4を構成するアルカリニオブ酸系化合物の結晶の配向性を高めることができる。このため、圧電薄膜4にクラックが形成されることをより効果的に抑制し得る。シード層6は、LaNiO3,LaScO3,LaGaO3,KNbO3,NaNbO3,SrRuO3などのペロブスカイト型酸化物、ZnO,TiO2,CeO2などの酸化物、AlN,ZrNなどの窒化物からなる群から選択された少なくとも1種により構成されることが好ましく、LaNiO3により構成されることがより好ましい。なお、圧電薄膜4と同じ材料を300℃程度の温度で成膜して作製された膜をシード層6としてもよい。
図3は、本発明の第3の実施形態に係る圧電薄膜素子1の略図的断面図である。図3に示されるように、本実施形態においては、圧電薄膜4と第1の電極3との間にシード層6が設けられている。圧電薄膜4と第1の電極3との間に、シード層6が設けられていることにより、圧電薄膜4を構成するアルカリニオブ酸系化合物の結晶の配向性を高めることができる。このため、圧電薄膜4にクラックが形成されることをより効果的に抑制し得る。シード層6は、LaNiO3,LaScO3,LaGaO3,KNbO3,NaNbO3,SrRuO3などのペロブスカイト型酸化物、ZnO,TiO2,CeO2などの酸化物、AlN,ZrNなどの窒化物からなる群から選択された少なくとも1種により構成されることが好ましく、LaNiO3により構成されることがより好ましい。なお、圧電薄膜4と同じ材料を300℃程度の温度で成膜して作製された膜をシード層6としてもよい。
シード層6の厚みが薄すぎると、アルカリニオブ酸系化合物の結晶の配向性を高める効果が小さくなる場合がある。また、シード層6の厚みが厚すぎると、圧電薄膜4に電圧が印加されにくくなったり、厚みのばらつきが生じてシード層6の表面の平坦性が悪くなる場合がある。よって、シード層6の厚みは、10nm以上であることが好ましく、200nm以下であることが好ましい。
以下、本発明について、具体的な実施例に基づいて、さらに詳細に説明する。本発明は、以下の実施例に何ら限定されるものではなく、その要旨を変更しない範囲において適宜変更して実施することが可能である。
(実施例1)
厚みが500μmであるシリコン基板を用意し、シリコン基板の一方側主面の上から0.01〜0.1μm程度の深さまでヒ素をドープすることによって、低抵抗化された表層が第1の電極3を構成し、他の部分が支持層2を構成する、低抵抗シリコン基板を形成した。次に、第1の電極3の上に、第1の電極3の温度が600℃、O2の分圧/(Arの分圧+O2の分圧)=0.1、スパッタ圧力が0.3Paである条件で、組成が(K0.5,Na0.5)NbO3であるターゲットを用いたスパッタリング法により、厚みが2μmであり、ニオブ酸カリウムナトリウム系化合物からなる圧電薄膜4を形成した。
厚みが500μmであるシリコン基板を用意し、シリコン基板の一方側主面の上から0.01〜0.1μm程度の深さまでヒ素をドープすることによって、低抵抗化された表層が第1の電極3を構成し、他の部分が支持層2を構成する、低抵抗シリコン基板を形成した。次に、第1の電極3の上に、第1の電極3の温度が600℃、O2の分圧/(Arの分圧+O2の分圧)=0.1、スパッタ圧力が0.3Paである条件で、組成が(K0.5,Na0.5)NbO3であるターゲットを用いたスパッタリング法により、厚みが2μmであり、ニオブ酸カリウムナトリウム系化合物からなる圧電薄膜4を形成した。
実施例1で形成した圧電薄膜4の表面のレーザー顕微鏡像(一辺が125μmの視野内)を図4に示す。
(実施例2)
厚みが500μmであるシリコン基板を用意し、シリコン基板の一方側主面の上から0.01〜0.1μm程度の深さまでヒ素をドープすることによって、低抵抗化された表層が第1の電極3を構成し、他の部分が支持層2を構成する、低抵抗シリコン基板を形成した。次に、第1の電極3の上に、第1の電極3の温度が300℃、O2の分圧/(Arの分圧+O2の分圧)=0.9、スパッタ圧力が0.27Paである条件で、組成がLaNiO3であるターゲットを用いたスパッタリング法により、厚みが30nmであり、LaNiO3からなるシード層6を形成した。そして、シード層6の上に、第1の電極3の温度が600℃、O2の分圧/(Arの分圧+O2の分圧)=0.1、スパッタ圧力が0.3Paである条件で、(K0.5,Na0.5)NbO3の組成のターゲットを用いたスパッタリング法により、厚みが2μmであり、ニオブ酸カリウムナトリウム系化合物からなる圧電薄膜4を形成した。
厚みが500μmであるシリコン基板を用意し、シリコン基板の一方側主面の上から0.01〜0.1μm程度の深さまでヒ素をドープすることによって、低抵抗化された表層が第1の電極3を構成し、他の部分が支持層2を構成する、低抵抗シリコン基板を形成した。次に、第1の電極3の上に、第1の電極3の温度が300℃、O2の分圧/(Arの分圧+O2の分圧)=0.9、スパッタ圧力が0.27Paである条件で、組成がLaNiO3であるターゲットを用いたスパッタリング法により、厚みが30nmであり、LaNiO3からなるシード層6を形成した。そして、シード層6の上に、第1の電極3の温度が600℃、O2の分圧/(Arの分圧+O2の分圧)=0.1、スパッタ圧力が0.3Paである条件で、(K0.5,Na0.5)NbO3の組成のターゲットを用いたスパッタリング法により、厚みが2μmであり、ニオブ酸カリウムナトリウム系化合物からなる圧電薄膜4を形成した。
実施例2で形成した圧電薄膜4の表面のレーザー顕微鏡像(一辺が125μmの視野内)を図5に示す。
(比較例1)
支持層として、厚みが300μmであり、厚みが700nmの熱酸化膜が表面に形成されている、シリコン基板を用意した。シリコン基板の上に、スパッタリング法により、厚みが20nmであり、TiO2からなる密着層を形成した。密着層の上に、スパッタリング法により、シリコン基板の温度が430℃、Ar雰囲気、スパッタ圧力が0.4Paである条件で、厚みが100nmであり、Ptからなる第1の電極を形成した。次に、第1の電極の上に、シリコン基板の温度が300℃、O2の分圧/(Arの分圧+O2の分圧)=0.9、スパッタ圧力が0.27Paである条件で、組成がLaNiO3であるターゲットを用いたスパッタリング法により、厚みが30nmであり、LaNiO3からなるシード層を形成した。そして、シード層の上に、シリコン基板の温度が600℃、O2の分圧/(Arの分圧+O2の分圧)=0.1、スパッタ圧力が0.3Paである条件で、(K0.5,Na0.5)NbO3の組成のターゲットを用いたスパッタリング法により、厚みが2μmであり、ニオブ酸カリウムナトリウム系化合物からなる圧電薄膜を形成した。
支持層として、厚みが300μmであり、厚みが700nmの熱酸化膜が表面に形成されている、シリコン基板を用意した。シリコン基板の上に、スパッタリング法により、厚みが20nmであり、TiO2からなる密着層を形成した。密着層の上に、スパッタリング法により、シリコン基板の温度が430℃、Ar雰囲気、スパッタ圧力が0.4Paである条件で、厚みが100nmであり、Ptからなる第1の電極を形成した。次に、第1の電極の上に、シリコン基板の温度が300℃、O2の分圧/(Arの分圧+O2の分圧)=0.9、スパッタ圧力が0.27Paである条件で、組成がLaNiO3であるターゲットを用いたスパッタリング法により、厚みが30nmであり、LaNiO3からなるシード層を形成した。そして、シード層の上に、シリコン基板の温度が600℃、O2の分圧/(Arの分圧+O2の分圧)=0.1、スパッタ圧力が0.3Paである条件で、(K0.5,Na0.5)NbO3の組成のターゲットを用いたスパッタリング法により、厚みが2μmであり、ニオブ酸カリウムナトリウム系化合物からなる圧電薄膜を形成した。
比較例1で形成した圧電薄膜の表面のレーザー顕微鏡像(一辺が125μmの視野内)を図6に示す。
(比較例2)
支持層として、厚みが300μmであり、厚みが700nmの熱酸化膜が表面に形成されている、シリコン基板を用意した。シリコン基板の上に、スパッタリング法により、厚みが20nmであり、TiO2からなる密着層を形成した。密着層の上に、スパッタリング法により、シリコン基板の温度が430℃、Ar雰囲気、スパッタ圧力が0.4Paである条件で、厚みが100nmであり、Ptからなる第1の電極を形成した。次に、第1の電極の上に、シリコン基板の温度が600℃、O2の分圧/(Arの分圧+O2の分圧)=0.1、スパッタ圧力が0.3Paである条件で、(K0.5,Na0.5)NbO3の組成のターゲットを用いたスパッタリング法により、厚みが2μmであり、ニオブ酸カリウムナトリウム系化合物からなる圧電薄膜を形成した。
支持層として、厚みが300μmであり、厚みが700nmの熱酸化膜が表面に形成されている、シリコン基板を用意した。シリコン基板の上に、スパッタリング法により、厚みが20nmであり、TiO2からなる密着層を形成した。密着層の上に、スパッタリング法により、シリコン基板の温度が430℃、Ar雰囲気、スパッタ圧力が0.4Paである条件で、厚みが100nmであり、Ptからなる第1の電極を形成した。次に、第1の電極の上に、シリコン基板の温度が600℃、O2の分圧/(Arの分圧+O2の分圧)=0.1、スパッタ圧力が0.3Paである条件で、(K0.5,Na0.5)NbO3の組成のターゲットを用いたスパッタリング法により、厚みが2μmであり、ニオブ酸カリウムナトリウム系化合物からなる圧電薄膜を形成した。
比較例2で得られた圧電薄膜の表面をレーザー顕微鏡で観察したところ、圧電薄膜の表面構造が粗く、上部電極を形成するには適しておらず、圧電薄膜素子に求められる機能を実現することが困難であることが分かった。
1…圧電薄膜素子
2…支持層
3…第1の電極
4…圧電薄膜
4a…圧電薄膜の第1の表面
4b…圧電薄膜の第2の表面
5…第2の電極
6…シード層
2…支持層
3…第1の電極
4…圧電薄膜
4a…圧電薄膜の第1の表面
4b…圧電薄膜の第2の表面
5…第2の電極
6…シード層
Claims (4)
- アルカリニオブ酸系化合物を含む圧電薄膜と、
前記圧電薄膜の一方側主面に設けられた第1の電極と、
前記圧電薄膜の他方側主面に設けられた第2の電極と、
を備え、
前記第1の電極が、シリコンからなる、圧電薄膜素子。 - 前記圧電薄膜と、前記第1の電極との間には、シード層が設けられている、請求項1に記載の圧電薄膜素子。
- 前記シード層が、LaNiO3,LaScO3,LaGaO3,KNbO3,NaNbO3,SrRuO3などのペロブスカイト型酸化物、ZnO,TiO2,CeO2などの酸化物、AlN,ZrNなどの窒化物からなる群から選択された少なくとも1種により構成されている、請求項1または2に記載の圧電薄膜素子。
- シリコンからなる電極の上に、アルカリニオブ酸系化合物を含む圧電薄膜を形成する、圧電薄膜素子の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012148123 | 2012-07-02 | ||
JP2012148123 | 2012-07-02 | ||
PCT/JP2013/065462 WO2014007015A1 (ja) | 2012-07-02 | 2013-06-04 | 圧電薄膜素子及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2014007015A1 true JPWO2014007015A1 (ja) | 2016-06-02 |
Family
ID=49881775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014523652A Pending JPWO2014007015A1 (ja) | 2012-07-02 | 2013-06-04 | 圧電薄膜素子及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2014007015A1 (ja) |
WO (1) | WO2014007015A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6489234B2 (ja) * | 2015-12-02 | 2019-03-27 | 株式会社村田製作所 | 圧電素子、圧電マイクロフォン、圧電共振子及び圧電素子の製造方法 |
CN113966552A (zh) * | 2019-06-12 | 2022-01-21 | 富士胶片株式会社 | 压电元件 |
WO2020250591A1 (ja) * | 2019-06-12 | 2020-12-17 | 富士フイルム株式会社 | 圧電素子 |
WO2023223815A1 (ja) * | 2022-05-16 | 2023-11-23 | Agc株式会社 | 圧電積層体、圧電素子、および圧電積層体の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090096328A1 (en) * | 2007-10-15 | 2009-04-16 | Hitachi Cable, Ltd. | Substrate with a piezoelectric thin film |
JP2009150689A (ja) * | 2007-12-19 | 2009-07-09 | Denso Corp | 弾性表面波角速度センサ |
JP2010035156A (ja) * | 2008-06-24 | 2010-02-12 | Canon Inc | 機械電気変換素子及び機械電気変換装置の製造方法 |
JP2010118730A (ja) * | 2008-11-11 | 2010-05-27 | Toshiba Corp | 圧電デバイス及びその製造方法 |
WO2011132532A1 (ja) * | 2010-04-23 | 2011-10-27 | 株式会社村田製作所 | 圧電アクチュエータおよび圧電アクチュエータの製造方法 |
WO2012020638A1 (ja) * | 2010-08-12 | 2012-02-16 | 株式会社村田製作所 | 圧電薄膜素子の製造方法、圧電薄膜素子及び圧電薄膜素子用部材 |
-
2013
- 2013-06-04 JP JP2014523652A patent/JPWO2014007015A1/ja active Pending
- 2013-06-04 WO PCT/JP2013/065462 patent/WO2014007015A1/ja active Application Filing
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090096328A1 (en) * | 2007-10-15 | 2009-04-16 | Hitachi Cable, Ltd. | Substrate with a piezoelectric thin film |
JP2009117785A (ja) * | 2007-10-15 | 2009-05-28 | Hitachi Cable Ltd | 圧電薄膜付き基板 |
JP2009150689A (ja) * | 2007-12-19 | 2009-07-09 | Denso Corp | 弾性表面波角速度センサ |
JP2010035156A (ja) * | 2008-06-24 | 2010-02-12 | Canon Inc | 機械電気変換素子及び機械電気変換装置の製造方法 |
JP2010118730A (ja) * | 2008-11-11 | 2010-05-27 | Toshiba Corp | 圧電デバイス及びその製造方法 |
WO2011132532A1 (ja) * | 2010-04-23 | 2011-10-27 | 株式会社村田製作所 | 圧電アクチュエータおよび圧電アクチュエータの製造方法 |
US20130043767A1 (en) * | 2010-04-23 | 2013-02-21 | Kansho YAMAMOTO | Piezoelectric actuator and manufacturing method for piezoelectric actuator |
EP2562836A1 (en) * | 2010-04-23 | 2013-02-27 | Murata Manufacturing Co., Ltd. | Piezoelectric actuator and manufacturing method for piezoelectric actuator |
WO2012020638A1 (ja) * | 2010-08-12 | 2012-02-16 | 株式会社村田製作所 | 圧電薄膜素子の製造方法、圧電薄膜素子及び圧電薄膜素子用部材 |
CN102959752A (zh) * | 2010-08-12 | 2013-03-06 | 株式会社村田制作所 | 压电薄膜元件的制造方法、压电薄膜元件以及压电薄膜元件用部件 |
Also Published As
Publication number | Publication date |
---|---|
WO2014007015A1 (ja) | 2014-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5692329B2 (ja) | 圧電薄膜素子 | |
JP5801364B2 (ja) | 圧電薄膜付き基板及び圧電素子 | |
JP5024399B2 (ja) | 圧電薄膜素子、圧電薄膜デバイス及び圧電薄膜素子の製造方法 | |
JP6044719B2 (ja) | 圧電薄膜素子及びその製造方法 | |
JP2013016776A (ja) | 圧電膜素子の製造方法、及び圧電体デバイスの製造方法 | |
US11081637B2 (en) | Laminate structure, piezoelectric element, and method of manufacturing piezoelectric element | |
US10964879B2 (en) | Method of manufacturing a dielectric device | |
WO2014007015A1 (ja) | 圧電薄膜素子及びその製造方法 | |
CN104078560A (zh) | 压电体薄膜层叠基板 | |
JP2007329414A (ja) | 圧電アクチュエータ | |
US20200044138A1 (en) | Device based on alkali metal niobate comprising a barrier layer and manufacturing process | |
JP2010118447A (ja) | 圧電膜型素子 | |
WO2017002341A1 (ja) | 積層薄膜構造体の製造方法、積層薄膜構造体及びそれを備えた圧電素子 | |
JP2010135669A (ja) | 薄膜圧電体付き基板、薄膜圧電体素子、薄膜圧電体デバイスおよび薄膜圧電体付き基板の製造方法 | |
JP5790226B2 (ja) | 圧電薄膜素子の製造方法 | |
JP6850870B2 (ja) | 圧電体膜、圧電素子、及び、圧電素子の製造方法 | |
JP5434563B2 (ja) | 圧電体薄膜付き基板の製造方法 | |
JP6311179B2 (ja) | 強誘電体セラミックス | |
WO2011099231A1 (ja) | 圧電薄膜素子、圧電薄膜デバイス及び圧電薄膜素子の製造方法 | |
JP6605216B2 (ja) | 強誘電体薄膜積層基板、強誘電体薄膜素子、および強誘電体薄膜積層基板の製造方法 | |
JP2019057699A (ja) | 圧電素子、及び、圧電素子の製造方法 | |
JP2015056517A (ja) | 圧電体薄膜積層基板およびその製造方法 | |
JP2011044579A (ja) | 圧電薄膜素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160405 |