JP5419694B2 - 歪みゲルマニウム含有層を有するデバイスのためのｕｖ支援による誘電層形成 - Google Patents

歪みゲルマニウム含有層を有するデバイスのためのｕｖ支援による誘電層形成 Download PDF

Info

Publication number
JP5419694B2
JP5419694B2 JP2009530503A JP2009530503A JP5419694B2 JP 5419694 B2 JP5419694 B2 JP 5419694B2 JP 2009530503 A JP2009530503 A JP 2009530503A JP 2009530503 A JP2009530503 A JP 2009530503A JP 5419694 B2 JP5419694 B2 JP 5419694B2
Authority
JP
Japan
Prior art keywords
layer
substrate
containing layer
strained
process gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009530503A
Other languages
English (en)
Other versions
JP2010505274A (ja
JP2010505274A5 (ja
Inventor
リューシンク，ゲート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2010505274A publication Critical patent/JP2010505274A/ja
Publication of JP2010505274A5 publication Critical patent/JP2010505274A5/ja
Application granted granted Critical
Publication of JP5419694B2 publication Critical patent/JP5419694B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は半導体プロセスに関し、より詳細には歪みゲルマニウム含有層の上に存在するシリコン含有誘電層を有する半導体デバイスの作製に関する。
半導体デバイスにおいては、歪みゲルマニウム(s-Ge)、歪みシリコン(s-Si)、及び歪みシリコンゲルマニウム(s-SiGe)層は将来のチャネル材料として非常に有望である。歪み基板を用いたたとえば金属-酸化物-半導体電界効果型トランジスタ(MOSFETs)のようなデバイスは、従来の（歪んでいない）シリコン基板を用いて作製されたデバイスと比較して、デバイスとしての特性が改善されていることを実験的に示してきた。可能性のある性能の改善には、電力消費を減少させるため、回路速度を犠牲にすることなく動作電圧を変化させる付加能力だけではなく、デバイス駆動電流や相互コンダクタンスの増大も含まれる。
一般的には、歪み層の形成はこれらの層に誘起される歪みの結果として生じるものである。そのような歪みは、これらの層が、該層とは異なる基板定数を有する結晶材料で構成される基板上に成長するときに生じる。Geの格子定数はSiの格子定数よりも約4.2%大きい。そしてSiGe合金の格子定数はそのGe含有量に対して1次関数的に変化する。一例では、Ge含有量が50%であるSiGe合金の格子定数はSiの格子定数の約1.02倍である。
MOSFETのチャネル材料の上にはゲート誘電材料が存在する。そしてそのゲート誘電材料の上にはゲート電極材料が存在する。誘電層-たとえばゲート誘電材料-を形成する現時点での方法は典型的には、所望の電気的特性を実現するため、高温酸化プロセスを必要とする。現在のところ700℃よりも高い温度が必要とされ、800℃以上の温度が典型的である。あるいはその代わりにより低い温度で誘電層を形成するのにプラズマ酸化が用いられても良い。しかし本願発明者らは、上述した従来の誘電層形成プロセスでは、歪みGe含有層が堆積されるときに欠陥が発生することを観察した。
米国特許出願公開第2005/0066892号明細書 米国特許出願第11/393737号明細書 欧州特許出願第1453083号明細書
従って本発明の実施例は、歪みGe含有層を用いた方法及びデバイスに関連する上記及び/又は他の問題を抑制することに関する。
これら及び/又は他の目的は本発明の実施例によって実現可能である。本発明の実施例は、歪みGe含有材料を有するデバイスのためにSi含有誘電層-たとえばSiO2、SiON又はSiN誘電層-を形成する低温紫外(UV)放射線露光プロセスを供する。前記Ge含有材料はGe及びSiGe層を含んで良い。当該プロセスは、UV放射線、酸素及び/又は窒素含有ガスを含むプロセスガス、及び700℃未満の基板温度を用いて、優れた誘電特性を有する高均一な超薄膜のSi含有誘電層を形成する。前記Si含有誘電層の形成の際には、下地の前記歪みGe含有層の酸化と歪み緩和は最小限に抑制される。前記Si含有誘電層は、ゲート誘電層として単独で用いられて良いし、又はデバイス中でhigh-k誘電材料と組み合わせられる界面層として用いられても良い。
よって本発明の一の実施例によると、当該方法は、真空処理装置内に基板を供する手順であって、前記基板は該基板上に設けられた歪みGe含有層と、該歪みGe含有層上に設けられたSi含有層を有する手順、前記基板を700℃未満の温度に維持する手順、及びUV支援酸化プロセスにおいて、下地である前記歪みGe含有層の酸化と歪み緩和を最小限に抑制しながら酸化を起こすラジカルに前記Si含有層を曝露してSi含有誘電層を生成する手順を有する。
本発明の他の実施例によると、半導体デバイスが供される。当該半導体デバイスは、基板、該基板上に設けられた歪みGe含有層、及び該歪みGe含有層上に設けられたSi含有誘電層を有する。下地である前記歪みGe含有層の酸化と歪み緩和を最小限に抑制する700℃未満の基板温度で前記Si含有誘電層を形成するため、前記Si含有誘電層は、UV支援酸化プロセスにおいて、酸化を起こすラジカルに前記歪みGe含有層上に設けられたSi含有層を曝露することによって形成される。当該半導体デバイスは、前記Si含有誘電層上に設けられたゲート電極層すなわちhigh-k層、及び該high-k層上に設けられたゲート電極層をさらに有して良い。
A-Eは、本発明の実施例による歪みGe含有層を有する半導体デバイスの作製に用いられる処理工程に対応するデバイスの断面図を概略的に示している。 A-Bは、本発明の実施例による歪みGe含有層を含む半導体デバイスの断面図を概略的に示している。 本発明の実施例による歪みGe含有層を含む半導体デバイスの作製方法のプロセスフローダイアグラムである。 本発明の実施例による半導体デバイスを作製するための真空処理装置を概略的に図示している。 本発明の実施例による半導体デバイスを作製するための紫外(UV)放射線源を有する処理システムの単純化されたブロック図である。
上の「背景技術」で述べたように、本願発明者らは、従来の誘電層形成手法は、歪みGe含有層が堆積されるときに欠陥が発生させる恐れがあることを観察した。特に従来の高い基板温度は、Ge含有チャネル材料-たとえばGeやSiGe-の少なくとも部分的な歪み緩和及び/又は歪み含有層の部分酸化に起因して欠陥が生成されることを観察した。さらに誘電層は数分子層程度の厚さしかないので、従来のプラズマ酸化中では、その誘電層の下に存在する歪みGe含有層が、高エネルギープラズマ原子による損傷を受ける恐れがある。本発明の実施例は、下地の歪みGe層に対して従来のプラズマ損傷を与えることなく、その歪みGe含有層の酸化と歪み緩和を最小限に抑制する低温誘電層形成プロセスを供することに関する。
本発明の実施例は、歪みGe含有材料の上に形成された超薄膜Si含有誘電層を有する高性能デバイスの作製方法を供する。Si含有誘電層はたとえば、ゲート誘電層として単独で用いられて良いし、又はhigh-k誘電材料と組み合わせられる界面層として用いられても良い。本発明の一の実施例によると、Si含有誘電層は、SiO2層、SiON層、若しくはSiN層、又は上記2種類以上の混合層を有して良い。
後述する図では、参照の便宜を図るため、複数の図に共通する同一又は同様の特徴部位を参照するときには、複数の図を通して共通の参照番号が用いられている。
図1A-1Eは、本発明の実施例による歪みGe含有層を有する半導体デバイスの作製に用いられる処理工程に対応するデバイスの断面図を概略的に示している。図1Aでは、基板（ウエハ）100は、たとえば200mm基板、300mm基板、又はそれよりも大きな基板といった如何なるサイズであっても良い。一例では、基板はn型Si基板であって良い。本発明の一の実施例によると、基板100はSiGe緩衝層を有して良い。
図1Bは基板100の上に形成された歪みGe含有層102を図示している。歪みGe含有層102はGe層又はSixGe1-x層であって良い。ここで、xはSi原子分率で、1-xはGeの原子分率である。本明細書においては、”SiGe”はSixGe1-x合金を指すものとする。ここで0.1≦1-x≦1である。典型的なSixGe1-x合金には、Si0.1Ge0.9、Si0.2Ge0.8、Si0.3Ge0.7、Si0.4Ge0.6、Si0.5Ge0.5、Si0.6Ge0.4、Si0.7Ge0.3、Si0.8Ge0.2、及びSi0.9Ge0.1が含まれる。歪みGe含有層102はたとえば約1nm〜約20nm又は約5nm〜約10nmの厚さを有して良い。一例では、歪みGe含有層102は、緩和したSi0.5Ge0.5緩衝層上に堆積される圧縮歪みを受けたGe層又は引っ張り歪みを受けたSixGe1-x(x>0.5)であって良い。
図1Cは基板100上の歪みGe含有層102の上に形成されたSi含有層104を図示している。Si含有層104はたとえば約0.3nm〜約2nm又は約0.5nm〜約1nmの厚さを有して良い。Si含有層104はたとえばSi層、SiO2層、SiON層、若しくはSiN層、又は上記2種類以上の混合層を有して良い。一の例では、Si含有層104は、Si層の上に存在するSiO2層を有して良い。他の例では、Si含有層104は、Si層の上に存在するSiN層又はSiON層を有して良い。Si層は結晶、多結晶、又はアモルファスであって良い。本発明の一の実施例によると、Si層は引っ張り歪みSi層であって良い。
図1Dは、基板100を700℃未満の温度に維持しながらSi含有層104を酸化することによってSi含有誘電層104aを形成するため、UV放射線105とプロセスガスに曝露される図1Cに図示されたSi含有層104を図示している。UV放射線露光は、以降において図6で記載されているUV放射線源を有する処理システムを利用することによって実行されて良い。本明細書においては、Si含有層104の酸化とは、Si含有層104と、酸素及び/又は窒素との化学反応によって、Si含有層104に酸素及び/又は窒素が含まれることを意味する。よって酸化は、SiO2層、SiON層、又はSiN層を含むSi含有誘電層104aを形成することができる。UV支援酸化プロセスは、酸素及び/又は窒素ラジカルを含む酸化を起こすラジカルにSi含有層104を曝露する手順を有する。酸化を起こすラジカルは、下地の歪みGe含有層102を実質的に酸化又は緩和させることなく、図1Eに図示されたSi含有誘電層104aを形成するのに有効である。誘電体形成プロセスはSi含有層104の垂直厚さ全体を酸化することが可能と考えられる。しかしこれは必須ではない。なぜならSi含有層104の垂直厚さ全体の一部が酸化すれば良いからである。さらに当業者が理解するように、形成されたSi含有層104a全体にわたる元素組成は均一でなくても良く、代わりに垂直方向に組成プロファイルを有して良い。一例では、層104a内部には各異なる元素が各異なる組成プロファイルを有して良い。Si含有層104はたとえば約0.3nm〜約2nm又は約0.5nm〜約1nmの厚さを有して良い。
本発明の一の実施例によると、Si含有層104aは、SiとOを含む酸化物層、SiとOとNを含む酸窒化物層、又はSiとNを含む窒化物層を有して良い。本発明の一の実施例によると、Si含有誘電層104aは、たとえばSiOx層のような酸化層を含んで良い。ただしx≧2である。一の例では、Si含有誘電層104aはSiO2を含んで良い。他の例では、Si含有誘電層104aはSiOx層を含んで良い。ただし1<x<2である。本発明の他の実施例によると、Si含有誘電層104aは、たとえばSiOxNy層のような酸窒化層を含んで良い。一の例では、SiOxNy層の組成は、0<x≦2及び0<y≦0.25を有して良い。本発明のさらに他の実施例によると、Si含有誘電層104aはSixNy層を含んで良い。SixNy層の組成は、x≦3及びy≦4、たとえば十分に窒化されたSi3N4層、を有して良い。まとめると、Si含有誘電層104aは、SiOx層、SiOxNy層、若しくはSixNy層、又はこれらの2種類以上の混合層を含んで良い。本明細書で用いられているように、これらの誘電層はそれぞれ、SiO2誘電層、SiON誘電層、又はSiN誘電層として表される。
デバイス中でのSiO2誘電層、SiON誘電層、又はSiN誘電層間での選択は、所望の電気特性、及びhigh-k材料との材料の相性に依存して良い。たとえばSiO2誘電層は従来、SiON誘電層よりも良好な電気特性を有することが観測されているが、SiON誘電層及びSiN誘電層は良好な拡散バリアであり、かつSiO2誘電層よりも大きな誘電率を有することができる。よってデバイス中での電子移動度の減少と引き替えにゲート積層体の全体の誘電率が増大する。
図2A及び図2Bは、本発明の実施例による歪みGe含有層を含む半導体デバイスの断面を概略的に図示している。図2A及び図2Bの概略的断面図では、MOSFET20,30のソース及びドレイン領域は図示されていない。図2Aは、Si含有誘電層104a上の設けられたゲート電極層106、及び酸化物スペーサ110を含むMOSFET20の断面を図示している。
図2Bは、Si含有誘電層104a上に設けられたhigh-k誘電層108、該high-k誘電層108上に設けられたゲート電極層106、及び酸化物スペーサ110を含むMOSFET30の断面を図示している。high-k誘電層108はたとえば金属酸化物又は金属シリケートを有して良い。金属酸化物又は金属シリケートには、Ta2O5、TiO2、ZrO2、Al2O3、Y2O3、HfSiOx、HfO2、ZrSiOx、TaSiOx、SrOx、SrSiOx、LaOx、LaSiOx、YOx、若しくはYSiOx、又はこれらの2種類以上の混合物が含まれる。high-k誘電層108の厚さはたとえば約2nmから約20nmであって良く、約4nmであって良い。
ゲート電極層106はたとえば約10nmの厚さであって良く、かつ多結晶Si、金属、又は金属含有材料を有して良い。金属含有材料には、W、WN、WSix、Al、Mo、Ta、TaN、TaSiN、HfN、HfSi、HfSiN、Ti、TiN、TiSiN、Mo、MoN、Re、Pt、又はRuが含まれる。
図3は、本発明の実施例による歪みGe含有層を有する半導体デバイス作製のプロセスフローダイアグラムである。ここで図1及び3を参照すると、当該プロセス300は、工程302において真空処理装置内に基板100を供する工程を有する。本発明の一の実施例によると、真空処理装置は図4に図示された真空処理装置400であって良い。
工程304では、歪みGe含有層102が基板100上に堆積される。歪みSiGe層はたとえば、Si含有ガス及びGe含有ガスを有する反応ガス混合物を用いた化学気相成長(CVD)法によって生成されて良い。Si含有ガスとはたとえば、シラン(SiH4)、ジシラン(Si2H6)、クロロシラン(SiClH3)、ジクロロシラン(SiCl2H2)、トリクロロシラン(SiCl3H)、又はヘキサクロロシラン(Si2Cl6)である。Ge含有ガスとはたとえばゲルマン(GeH4)である。歪みGe層102はたとえば、GeH4を含む反応ガスを用いて、基板温度が700℃未満に設定された状態でCVDによって生成されて良い。あるいはその代わりに歪みGe含有層102は、スパッタリングのような物理的気相成長(PVD)法によって堆積されても良い。
工程306では、Si含有層104が歪みGe含有層102上に形成される。Si含有層104はたとえば、Si2Cl6のようなシリコン含有ガスを含む反応ガスを用いて、基板温度が700℃未満に設定された状態でCVDによって生成されたSi層であって良い。
歪みGe含有層102及びSi含有層104はたとえば、約100枚以下の基板（ウエハ）を処理するように備えられたバッチ処理システム内で堆積されて良い。あるいはその代わりに1枚のウエハを処理するシステムが用いられても良い。基板は如何なるサイズであって良く、たとえば、200mm基板、300mm基板、又はさらに大きな基板であっても良い。歪みGe含有層102及びSi含有層104の堆積に用いられるプロセス条件には、約100Torr未満のプロセスチャンバ圧力が含まれて良い。例示でしかないが、バッチ処理システムでは、チャンバ圧力は約1Torr未満であって良く、たとえば約0.3Torrであって良い。さらに例示でしかないが、1枚のウエハを処理するシステムでは、チャンバ圧力は約1-20Torrの範囲内であって良い。歪みGe含有層102及びSi含有層104の堆積に用いられる典型的なバッチ処理システムは特許文献1に記載されている。
工程308では、後述するように、Si含有層は、基板温度が700℃未満の状態で、UV支援された処理において酸化を起こすラジカルに曝露される。
図3の工程304及び工程306が、歪みGe含有層の堆積及びSi層の形成を表している一方で、Si含有層をUV放射線に曝露する同一の真空処理装置内でこれらの層が実際に形成されることは、本発明では必須ではない。しかし真空処理装置内でこれらの層を形成することで、UV放射線及びプロセスガスにSi含有層104を曝露してSi含有誘電層104aを生成する前に、これらの層の酸化及び汚染を最小限に抑制することができる。さらに歪みGe含有層及び/又はSi含有層は、本発明の実施前に基板上に供されても良い。つまり実際に工程304及び工程306を行うことは、本発明の実施にとって必須ではない。
たとえば本発明の一の実施例によると、歪みGe含有層102を上に有する基板100が真空処理チャンバ内に供されて良い。その後、Si含有層104が歪みGe含有層102上に形成され（工程306）、かつそのSi含有層104は、UV放射線、並びに、酸素含有ガス、窒素含有ガス、及び酸素と窒素を含有するガスを含むプロセスガスに曝露されることで、Si含有誘電層104aが生成される（工程308）。一例では、真空処理チャンバへ基板を搬送する際に大気を介することによって歪みGe含有層102上に形成されたGe含有酸化物は、歪みGe含有層102上にSi含有層104を形成する前に、真空処理チャンバ内で除去されて良い。一例では、Ge含有酸化物はそれほど高い温度ではなくても揮発可能であるため、歪みGe含有層102のGe含有酸化物部分の除去は、アニーリングプロセスによって行われて良い。
本発明のさらに他の実施例によると、基板100上に歪みGe含有層102、及び該歪みGe含有層102上にSi含有層104を有する基板100が真空処理装置内に供されて良い。その後Si含有層104は、UV放射線、並びに、酸素含有ガス、窒素含有ガス、及び酸素と窒素を含有するガスを含むプロセスガスに曝露されることで、Si含有誘電層104aが生成される（工程308）。それに加えて、真空処理チャンバへ基板を搬送する際に大気を介することによって、Si含有層104上に生成された如何なる自然酸化膜も、UV放射線及びプロセスガスへの曝露前に除去されることが可能である。一の例では、自然酸化膜の除去は、化学的な酸化物除去(COR)処理によって行われて良い。COR処理では、自然酸化膜はHFとNH3を含む処理ガスに曝露されることで、化学処理された層が生成される。続いてその化学処理された層を除去するため、吸着処理が実行される。他の例では、Si含有層104上に生成された如何なる自然酸化膜も、UV放射線への曝露前に除去されて良い。
上述したように、従来の高温酸化プロセスは、Ge含有層を酸化させ、かつGe含有層の歪みを緩和することが可能だが、低温で行われる従来のプラズマ酸化プロセスは、下地のGe含有層を損傷させる恐れがある。そのような従来の酸化プラズマは典型的には、高電子温度(Te)及び高プラズマ密度、又は低電子温度及び低プラズマ密度によって特徴付けられる。低電子温度及び低プラズマ密度は、長いプラズマ曝露時間を必要とする。たとえば特許文献2は軟プラズマ誘電体形成プロセスについて開示している。このプロセスは、誘電体への損傷を減少させることができるが、プロセスの種類によっては受容できないほどのプラズマ曝露時間を必要としてしまう恐れがある。工程308では、Si含有層104は、プロセスガスの存在下で、基板温度を700℃未満に設定した状態で、UV放射線104に曝露される。本願発明者らは、係るプロセスが、Si含有層104の時間的に効率良く酸化させながら、歪みGe含有層102への損傷を最小限に抑制することが可能であることを認識していた。UV放射線の曝露は、たとえば図5に記載されたようなUV放射線源を有する処理システムによって実行されて良い。図5に記載された処理システムは、歪みGe含有層102の上に存在するSi含有層104を実質的に損傷させることなく酸化させることを可能にする低エネルギー酸素及び/又は窒素ラジカルを発生させることを特徴とする。さらにUV酸化プロセスは、下地である歪みGe含有層102の酸化及び歪み緩和を回避又は最小限に抑制する。
本発明の一の実施例によると、Si含有層104は、O2又はH2Oを含むプロセスガス、及びたとえばAr、Kr、He、又はXeのような不活性ガスから酸化層(SiO2)を形成するように酸化される。O2又はH2Oガスの流速は10sccmから500sccmの間であって良い。不活性ガスの流速は500sccmから2000sccmの間であって良い。処理チャンバ内のガス圧力は20mTorrから2000 mTorrの間であって良い。基板は700℃未満-たとえば室温から700℃未満の温度、又は約200℃から約500℃-の温度に維持されて良い。一の例では、基板は約500℃の温度に維持されて良い。
本発明の他の実施例によると、Si含有層104は、N2とO2を含むプロセスガス、及び任意でたとえばAr、Kr、He、又はXeのような不活性ガスから酸窒化層(SiON)を形成するように酸化される。N2ガス及びO2ガスの流速は10sccmから500sccmの間であって良い。不活性ガスの流速は500sccmから2000sccmの間であって良い。処理チャンバ内のガス圧力は20mTorrから2000mTorrの間であって良い。基板は700℃未満-たとえば室温から700℃未満の温度、又は約200℃から約500℃-の温度に維持されて良い。一の例では、基板は約500℃の温度に維持されて良い。本発明の他の実施例によると、プロセスガスは、NO、NO2、若しくはN2O、又はこれらの混合物、及び任意で不活性ガスを有して良い。
本発明のさらに他の実施例によると、Si含有層104は、N2又はNH3を含むUV励起されたプロセスガス、及び任意でAr、Kr、He、又はXeのような不活性ガスから窒化層(SiN)を生成するように酸化される。N2ガスの流速は10sccmから500sccmの間であって良い。不活性ガスの流速は500sccmから2000sccmの間であって良い。処理チャンバ内のガス圧力は20mTorrから2000 mTorrの間であって良い。基板は700℃未満-たとえば室温から700℃未満の温度、又は約200℃から約500℃-の温度に維持されて良い。一の例では、基板は約500℃の温度に維持されて良い。
本発明のさらに他の実施例によると、Si含有層104は、連続的なUV支援酸化プロセスによって酸窒化層(SiON)を形成するように酸化される。たとえば最初にSi含有層104をUV放射線及びO2とH2Oを含む第1プロセスガスに曝露することでSiO2層が形成され、続いてSiO2層がUV放射線とN2又はNH3を含む第2プロセスガスに曝露されて良い。本発明の他の実施例によると、たとえば最初にSi含有層104をUV放射線及びN2又はNH3を含む第1プロセスガスに曝露することでSiN層が形成され、続いてSiN層がUV放射線とO2とH2Oを含む第2プロセスガスに曝露されて良い。その2工程プロセスは、基板の汚染を最小限に抑制し、かつ処理能力を増大させるために同一の処理システム内で行われて良い、あるいはその代わりに、その2工程プロセスは、各々が前記2工程のうちの一を実行するように備えられているそれぞれ異なる処理システム内で実行されても良い。酸化層及び窒化層を形成するための上述したプロセス条件は、酸窒化層を形成するための2工程プロセスの実行に利用されて良い。
図4は、本発明の実施例による半導体デバイスを作製するための真空処理装置を概略的に図示している。真空処理装置400は、基板搬入出チャンバ410と420、処理システム430-460、ロボット搬送システム470、及び制御装置480を有する。
基板搬入出チャンバ410と420は、処理を行うために基板を真空処理装置400へ搬入し、かつ処理後に真空処理装置400からその基板を取り出すのに利用される。真空処理装置400は通常真空下であるので、基板搬入出チャンバ410と420は、基板が設けられている真空処理装置400を排気するように備えられている。図4に図示されているように、基板搬入出チャンバ410と420は、ロボット搬送システム470と結合する。ロボット搬送システム470は、基板搬入出チャンバ410と420と、処理システム430-460との間で基板を搬送させるように備えられている。ロボット搬送システム470はたとえば、真空条件下（たとえば約100mTorr以下）でたとえばArのような不活性ガスによってパージされて良い。
処理システム430は、脱ガス及び/又は前洗浄を行うように備えられていて良い。脱ガスは、パターニングされた基板が真空処理装置400内に設けられるときに、排気の後に行われて良い。脱ガスはたとえば、たとえばArのような不活性ガスが存在する中で基板を約100℃から約500℃の間の温度に加熱することによって行われて良い。前洗浄は、基板表面から自然酸化物又は他の不純物を除去するための基板の軽いプラズマ洗浄を含んで良い。一の実施例によると、処理システム430は、化学的酸化物除去(COR)処理を用いて基板表面から酸化層を除去するように備えられていて良い。
処理システム440は、化学気相成長(CVD)法、プラズマ支援気相成長(PVD)法、又は原子層堆積(ALD)法によって、基板上に歪みGe含有層（たとえばGe又はSiGe）を堆積するように備えられていて良い。さらに処理システム440は、歪みGe含有層の堆積前に、基板上にSiGe緩衝層を堆積するように備えられていて良い。SiGe緩衝層は、緩和した厚いSiGe層であって良い。処理システム450は、歪みGe含有層上にSi含有層を形成するように備えられていて良い。あるいはその代わりに処理システム440は、歪みGe含有層及びSi含有層を堆積するように備えられていて良い。処理システム460は、Si含有層をUV放射線及びプロセスガスに曝露することによってSi含有誘電層を形成するように備えられている。本発明の一の実施例によると、処理システム460は図5に図示されかつ記載されている処理システム500であって良い。図示はされていないが、真空処理装置400は、基板位置合わせシステム、及び被処理基板を冷却するように備えられている冷却システムをも有して良い。
処理システム430内での脱ガス及び/又は前洗浄に続いて、基板は、ロボット搬送システム470によって、歪みGe含有層を堆積する処理システム440へ搬送される。次に基板は、ロボット搬送システム470によって、歪みGe含有層上にSi含有層を堆積する処理システム450へ搬送される。続いて基板は、ロボット搬送システム470によって、Si含有層をUV放射線及びプロセスガスへ曝露する処理システム460へ搬送される。よって、真空処理装置400は、工程302-308の実行中及び各工程間で基板を大気曝露させることなく、工程302-308を実行することを可能にする。これにより、各異なる層間の界面全面が良好に制御された清浄な材料層の生成が可能となる。図示されていないが、処理装置400は、工程380での処理の後にさらに基板を処理する追加の処理システムを有し、又は真空状態で接続して良い。たとえば1つ以上の処理システムは、Si含有誘電層上にhigh-k層を堆積し、該high-k層を堆積した後にhigh-k積層体をアニーリングし、又は前記high-k層上にゲート電極層を堆積するように備えられていて良い。
一の実施例によると、Si含有層104は、Si層のウエットエッチングによって生成される低密度化学酸化層(SiOx)を有して良い。続いてその低密度化学酸化層の密度はUV放射線及びプロセスガスに曝露されることで増大し、Si含有誘電層104aが生成される。Si含有誘電層104aは、SiO2、SiON、又はこれらの混合物を有して良い。
真空処理装置400は制御装置480によって制御されて良い。制御装置480は、基板搬入出チャンバ410と420、処理システム430-460、及びロボット搬送システム470とけつご得して情報をやり取りして良い。制御装置480は、真空処理装置400内で基板搬送操作を行い、かつ処理システム430-460内で基板処理を行うことができる。本発明の一の実施例では、制御装置480は、そのメモリに記憶されたプログラムによって、本発明の実施例の処理及び該処理の監視に関する機能を実行するように調整されて良い。制御装置480は、システム制御装置、専用ハードウエア回路、たとえばデルコーポレーションから販売されているDELL PRECISION WORKSTATION610（商標）のようなプログラムされた汎用コンピュータであって良い。
図5は、本発明の実施例に従って半導体デバイスを処理するUV放射線源を有する処理システムの単純化されたブロック図である。処理システム500は、ヒーター582が備えられた基板ホルダを内部に収容する処理チャンバ581を有する。ヒーター582は抵抗加熱器であって良い。あるいはその代わりにヒーター583はランプヒーター又は他の種類のヒーターであって良い。さらに処理チャンバ581は、その底部及び真空ポンプ587と接続する排出ライン586を有する。基板ホルダ582は駆動機構（図示されていない）によって回転して良い。処理チャンバ581は基板585の上部に処理空間586を有する。処理チャンバ581の内側表面は、被処理基板585の金属汚染を抑制するため、石英で作られた内側ライナ584を有する。
処理チャンバ581は、基板585全体にわたってプロセスガスを流すため、排出ライン586とは反対側に位置するノズル589を備えたガスライン588を有する。プロセスガスは、処理空間586内で基板585全体にわたって流れ、かつ排出ライン586によって処理チャンバ581から排気される。
ノズル589から供給されるプロセスガスは、UV透過窓（たとえば石英）592を介して、ノズル589と基板585との間の処理空間586へUV放射線を放出するUV放射線源によって発生するUVによって活性化される。UV放射線は、基板585の表面に沿って流れる酸化を起こすラジカルを処理空間586内に生成する。それにより基板585が酸化を起こすラジカルに曝露される。酸化を起こすラジカルにはO原子及び/又はN原子が含まれる。UV放射線源591は、酸素含有ガス、窒素含有ガス、又は酸素と窒素を含有するガスを分解して酸化を起こすラジカルを生成することが可能なUV放射線を発生させるように備えられている。プラズマ処理中とは異なり、UV放射線は、処理空間586中にイオンを実質的に生成しない。通常UV放射線とは、約5nmから約400nmの波長を有するものを指称する本発明の一の実施例によると、UV放射線源591は、波長172nmのUV放射線を発生させるように備えられている。
さらに処理チャンバ581は、排出ライン586とは反対に位置するリモートプラズマ源593を有する。リモートプラズマ源593は中性及びイオン化したプラズマ励起種を生成するのに利用されて良い。その中性及びイオン化したプラズマ励起種は、上述のUV支援酸化プロセスを助けることができる。酸素含有ガス、窒素含有ガス、又は酸素と窒素を含有するガスを含むプロセスガスが、ガスライン594によって、プラズマ励起酸化種を生成するリモートプラズマ源593へ供給されて良い。プラズマ励起酸化種は、リモートプラズマ源593から基板585の表面に沿って流れる。それによりその基板はプラズマ励起酸化種に曝露される。
本発明の一の実施例によると、UV放射線源591によって生成される酸化を起こすラジカルへの基板585の曝露に加えて、その基板は、リモートプラズマ源593によって生成されるプラズマ励起酸化種へ曝露されて良い。
さらに図5を参照すると、制御装置599は、マイクロプロセッサ、メモリ、及びデジタルI/Oポートを有する。デジタルI/Oポートは、処理システム500からの出力を監視するのみならず、処理システム500の入力をやり取りし、かつ起動させるのに十分な制御電圧を発生させる能力を有する。しかも制御装置599は、処理チャンバ581、ポンプ587、ヒーター583、リモートプラズマ源593、及びUV放射線源591と結合して情報をやり取りする。図4の制御装置499と共に、制御装置599はUNIXベースのワークステーションとして実装されても良い。あるいはその代わりに、制御装置599は、汎用コンピュータ、デジタル信号処理システム等として実装されても良い。
UV放射線源を有する処理システムについてのさらなる詳細は特許文献3に記載されている。
本発明を実施する際には、本発明の様々な修正型及び変化型が利用可能であることに留意して欲しい。従って本発明は、「特許請求の範囲」の請求項の技術的範囲内で、本明細書において具体的に記載された方法以外の方法で実施可能であることが分かる。

Claims (18)

  1. 半導体デバイスの作製方法であって、
    当該方法は：
    真空処理装置のプロセスチャンバ内に基板を供する手順であって、前記プロセスチャンバは真空を誘起するように圧力制御され、前記基板は該基板上に設けられた歪みGe含有層と、該歪みGe含有層上に設けられたSi含有層を有する基板提供手順；
    前記基板を700℃未満の温度に維持する基板温度維持手順；
    ノズルを介して前記プロセスチャンバへプロセスガスを導入するプロセスガス導入手順；
    前記プロセスガスを紫外放射線に曝露して、前記プロセスガスを分解することによって、酸化を起こすラジカルを生成する手順であって、前記紫外放射線は、前記真空の外部に設けられたUV源によって、前記ノズルと前記基板との間の領域へ照射される、プロセスガス曝露手順；
    下地である前記歪みGe含有層の酸化と歪み緩和を抑制しながら、前記酸化を起こすラジカルに前記Si含有層を曝露してSi含有誘電層を生成する曝露手順；
    を有し、
    前記紫外放射線への曝露中において前記真空処理装置内に実質的にイオンが生成されない、
    方法。
  2. 前記Si含有層は、Si層、若しくはSiN層、又は上記2種類以上の層の混合物を有する、請求項1に記載の方法。
  3. 前記Si含有層の一部のみが、前記UV放射線に曝露され、かつ、
    前記プロセスガスは、酸素含有ガス、窒素含有ガス、又は酸素と窒素を含有するガスを含む、
    請求項1に記載の方法。
  4. 前記プロセスガスが、O2、H2O、N2、NH3、NO、NO2、若しくはN2O、又は上記2種類以上の混合物を有する、請求項3に記載の方法。
  5. 前記Si含有層の一部が、前記UV源と前記プロセスチャンバとの間に配置された前記紫外放射線に対して透明な窓を介して、前記紫外放射線に曝露される、請求項3に記載の方法。
  6. 前記紫外放射線が波長172nmで発生する、請求項3に記載の方法。
  7. 前記Si含有誘電層は、SiO2、SiN、若しくはSiON層、又は上記2種類以上の層の混合物を有する、請求項1に記載の方法。
  8. 前記Si含有層が低密度SiOx層を有し、かつ
    前記の生成されたSi含有誘電層が、SiO2層、SiON層、又は上記層の混合物を有する、
    請求項1に記載の方法。
  9. 前記Si含有層が0.3nmから2nmの厚さを有し、かつ
    前記生成されたSi含有誘電層が0.3nmから2nmの厚さを有する、
    請求項7に記載の方法。
  10. 前記Si含有層が0.5nmから1nmの厚さを有し、かつ
    前記生成されたSi含有誘電層が0.5nmから1nmの厚さを有する、
    請求項7に記載の方法。
  11. 前記曝露手順が：
    前記Si含有層を、紫外放射線と、O2又はH2Oを有する第1プロセスガスに曝露する手順；及び
    続いて、紫外放射線と、N2又はNH3を有する第2プロセスガスに曝露する手順；
    を有する、
    請求項1に記載の方法。
  12. 前記Si含有層の曝露手順が：
    前記Si含有層を、前記紫外放射線と、N2又はNH3を有する第1プロセスガスに曝露する手順；及び
    続いて、前記紫外放射線と、O2又はH2Oを有する第2プロセスガスに曝露する手順；
    を有する、
    請求項1に記載の方法。
  13. 前記基板提供手順が：
    前記基板上に歪みGe含有層を堆積するGe含有層堆積手順；及び
    前記歪みGe含有層上にSi含有層を形成するSi含有層形成手順；
    を有し、
    前記Ge含有層堆積手順及び/又は前記Si含有層形成手順は、前記真空処理装置内で行われる、
    請求項1に記載の方法。
  14. さらに前記生成されたSi含有誘電層上にゲート電極層を形成する手順を有する方法であって、
    前記ゲート電極層は、多結晶Si、金属、又は、W、WN、WSix、Al、Mo、Ta、TaN、TaSiN、HfN、HfSi、HfSiN、Ti、TiN、TiSiN、Mo、MoN、Re、Pt、若しくはRuを含む金属含有材料を有する、
    請求項1に記載の方法。
  15. Ta2O5、TiO2、ZrO2、Al2O3、Y2O3、HfSiOx、HfO2、ZrSiOx、TaSiOx、SrOx、SrSiOx、LaOx、LaSiOx、YOx、若しくはYSiOx、又は上記の2種類以上の混合物を有するhigh-k誘電層を前記生成されたSi含有誘電層上に形成する手順；及び
    W、WN、WSix、Al、Mo、Ta、TaN、TaSiN、HfN、HfSi、HfSiN、Ti、TiN、TiSiN、Mo、MoN、Re、Pt、若しくはRuを含むゲート電極層を前記high-k誘電層上に形成する手順；
    をさらに有する、請求項1に記載の方法。
  16. 前記曝露手順が前記Si含有層の一部だけを酸化する手順を有する、請求項1に記載の方法。
  17. MOSFETの作製方法であって、
    当該方法は：
    内部で真空を誘起するように圧力制御される、真空処理装置のプロセスチャンバ内に基板を供する手順；
    該基板上に歪みGe含有チャネル領域を堆積する手順；
    該歪みGe含有チャネル領域上にSi層を形成する手順；
    ノズルを介して前記プロセスチャンバへプロセスガスを導入するプロセスガス導入手順；
    前記プロセスガスを紫外放射線に曝露して、前記プロセスガスを分解することによって、酸化を起こすラジカルを生成する手順であって、前記紫外放射線は、前記真空の外部に設けられたUV源によって、前記ノズルと前記基板との間の領域へ照射される、プロセスガス曝露手順；
    下地である前記歪みGe含有層の酸化と歪み緩和を抑制しながら、前記酸素ラジカルに前記Si層を曝露してSiO2ゲート誘電層を生成する手順；
    を有し、
    前記紫外放射線への曝露中において前記真空処理装置内に実質的にイオンが生成されない、
    方法。
  18. 前記紫外放射線への曝露中において、前記紫外放射線は、前記ノズルと前記基板との間に設けられたプロセスチャンバ窓を介して照射される、請求項1に記載の方法。
JP2009530503A 2006-09-29 2007-08-28 歪みゲルマニウム含有層を有するデバイスのためのｕｖ支援による誘電層形成 Expired - Fee Related JP5419694B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/529,353 2006-09-29
US11/529,353 US8168548B2 (en) 2006-09-29 2006-09-29 UV-assisted dielectric formation for devices with strained germanium-containing layers
PCT/US2007/076937 WO2008042528A2 (en) 2006-09-29 2007-08-28 Uv-assisted dielectric formation for devices with strained germanium-containing layers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013116793A Division JP2013232653A (ja) 2006-09-29 2013-06-03 歪みゲルマニウム含有層を有するデバイスのためのｕｖ支援による誘電層形成

Publications (3)

Publication Number Publication Date
JP2010505274A JP2010505274A (ja) 2010-02-18
JP2010505274A5 JP2010505274A5 (ja) 2010-09-30
JP5419694B2 true JP5419694B2 (ja) 2014-02-19

Family

ID=39260244

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009530503A Expired - Fee Related JP5419694B2 (ja) 2006-09-29 2007-08-28 歪みゲルマニウム含有層を有するデバイスのためのｕｖ支援による誘電層形成
JP2013116793A Pending JP2013232653A (ja) 2006-09-29 2013-06-03 歪みゲルマニウム含有層を有するデバイスのためのｕｖ支援による誘電層形成

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013116793A Pending JP2013232653A (ja) 2006-09-29 2013-06-03 歪みゲルマニウム含有層を有するデバイスのためのｕｖ支援による誘電層形成

Country Status (6)

Country Link
US (1) US8168548B2 (ja)
JP (2) JP5419694B2 (ja)
KR (1) KR101307658B1 (ja)
CN (1) CN101523558B (ja)
TW (1) TWI357110B (ja)
WO (1) WO2008042528A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232653A (ja) * 2006-09-29 2013-11-14 Tokyo Electron Ltd 歪みゲルマニウム含有層を有するデバイスのためのｕｖ支援による誘電層形成

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910468B1 (en) * 2007-06-04 2011-03-22 Arizona Board of Regents, A Body of the State of Arizona Acting for and on Behalf of Arizona State University Methods and compositions for preparing Ge/Si semiconductor substrates
CN102468303B (zh) * 2010-11-10 2015-05-13 中国科学院微电子研究所 半导体存储单元、器件及其制备方法
KR101872786B1 (ko) * 2012-06-22 2018-06-29 엘지전자 주식회사 태양 전지의 불순물층 형성 방법 및 태양 전지의 제조 방법
US9966280B2 (en) * 2012-10-05 2018-05-08 Tokyo Electron Limited Process gas generation for cleaning of substrates
US10249509B2 (en) 2012-11-09 2019-04-02 Tokyo Electron Limited Substrate cleaning method and system using atmospheric pressure atomic oxygen
US9607829B2 (en) * 2014-02-11 2017-03-28 Tokyo Electron Limited Method of surface functionalization for high-K deposition
US20150340228A1 (en) * 2014-05-14 2015-11-26 Tokyo Electron Limited Germanium-containing semiconductor device and method of forming
US9384964B1 (en) 2014-08-01 2016-07-05 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US9484449B2 (en) * 2014-08-25 2016-11-01 GlobalFoundries, Inc. Integrated circuits with diffusion barrier layers and processes for preparing integrated circuits including diffusion barrier layers
US10143993B2 (en) 2015-08-18 2018-12-04 Lam Research Corporation Radical generator and method for generating ammonia radicals
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
TWI753297B (zh) * 2018-09-03 2022-01-21 美商應用材料股份有限公司 形成含矽層的方法
TW202129061A (zh) * 2019-10-02 2021-08-01 美商應用材料股份有限公司 環繞式閘極輸入/輸出工程

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244448A (ja) * 1993-02-18 1994-09-02 Sanyo Electric Co Ltd 半導体光センサ及び酸化膜形成方法
JPH07268612A (ja) * 1994-03-29 1995-10-17 Sumitomo Electric Ind Ltd 酸化物薄膜の作製方法
GB9408894D0 (en) 1994-05-05 1994-06-22 Secr Defence Electronic circuit
JPH0855848A (ja) * 1994-08-11 1996-02-27 Semiconductor Energy Lab Co Ltd 酸化珪素膜の加熱処理方法
JP3484480B2 (ja) * 1995-11-06 2004-01-06 富士通株式会社 半導体装置の製造方法
JPH11111713A (ja) * 1997-10-01 1999-04-23 Japan Storage Battery Co Ltd 絶縁膜改質方法及び半導体装置の製造方法
US6124620A (en) * 1998-05-14 2000-09-26 Advanced Micro Devices, Inc. Incorporating barrier atoms into a gate dielectric using gas cluster ion beam implantation
JP2000077658A (ja) * 1998-08-28 2000-03-14 Toshiba Corp 半導体装置の製造方法
JP2000243854A (ja) * 1999-02-22 2000-09-08 Toshiba Corp 半導体装置及びその製造方法
JP2001015504A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法
JP2003152177A (ja) * 2001-11-19 2003-05-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6706643B2 (en) 2002-01-08 2004-03-16 Mattson Technology, Inc. UV-enhanced oxy-nitridation of semiconductor substrates
US20040164373A1 (en) * 2003-02-25 2004-08-26 Koester Steven John Shallow trench isolation structure for strained Si on SiGe
EP1602125B1 (en) * 2003-03-07 2019-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation process
US6974779B2 (en) * 2003-09-16 2005-12-13 Tokyo Electron Limited Interfacial oxidation process for high-k gate dielectric process integration
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
WO2005059988A1 (ja) * 2003-12-18 2005-06-30 Tokyo Electron Limited 成膜方法
US7244958B2 (en) * 2004-06-24 2007-07-17 International Business Machines Corporation Integration of strained Ge into advanced CMOS technology
JP4116990B2 (ja) * 2004-09-28 2008-07-09 富士通株式会社 電界効果型トランジスタおよびその製造方法
JP4604637B2 (ja) * 2004-10-07 2011-01-05 ソニー株式会社 半導体装置および半導体装置の製造方法
US7498270B2 (en) * 2005-09-30 2009-03-03 Tokyo Electron Limited Method of forming a silicon oxynitride film with tensile stress
US8168548B2 (en) * 2006-09-29 2012-05-01 Tokyo Electron Limited UV-assisted dielectric formation for devices with strained germanium-containing layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232653A (ja) * 2006-09-29 2013-11-14 Tokyo Electron Ltd 歪みゲルマニウム含有層を有するデバイスのためのｕｖ支援による誘電層形成

Also Published As

Publication number Publication date
CN101523558A (zh) 2009-09-02
KR101307658B1 (ko) 2013-09-12
KR20090077802A (ko) 2009-07-15
JP2010505274A (ja) 2010-02-18
JP2013232653A (ja) 2013-11-14
US20080078987A1 (en) 2008-04-03
WO2008042528A3 (en) 2008-07-10
TWI357110B (en) 2012-01-21
WO2008042528A2 (en) 2008-04-10
US8168548B2 (en) 2012-05-01
TW200816315A (en) 2008-04-01
CN101523558B (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
JP5419694B2 (ja) 歪みゲルマニウム含有層を有するデバイスのためのｕｖ支援による誘電層形成
JP5006938B2 (ja) 表面処理装置およびその基板処理方法
JP5219815B2 (ja) 引張応力を有するシリコン酸窒化膜を形成する方法
KR101390977B1 (ko) 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터
US20080014759A1 (en) Method for fabricating a gate dielectric layer utilized in a gate structure
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
WO2008016769A1 (en) Method for fabricating an integrated gate dielectric layer for field effect transistors
JP2010505274A5 (ja)
WO2019246574A1 (en) Method for forming a nanowire device
JP2008131050A (ja) 半導体素子への金属含有膜の集積方法
US8580034B2 (en) Low-temperature dielectric formation for devices with strained germanium-containing channels
JP4503095B2 (ja) 半導体素子の製造方法
TW202247469A (zh) 以偶極膜工程化的mosfet閘極
US20240038859A1 (en) Metal cap for contact resistance reduction
JP2006128547A (ja) 半導体装置及びその製造方法
JP2007123662A (ja) 半導体装置の製造方法および半導体装置
KR100928023B1 (ko) 반도체 소자 및 그 제조방법
US7160818B2 (en) Semiconductor device and method for fabricating same
US20150179743A1 (en) Graphene as a Ge Surface Passivation Layer to Control Metal-Semiconductor Junction Resistivity
US11189479B2 (en) Diffusion barrier layer
US7358198B2 (en) Semiconductor device and method for fabricating same
JPWO2004093179A1 (ja) 高誘電体膜の形成方法
JP2024520404A (ja) アモルファスシリコンベース取り除きおよびシールｅｏｔ
JP2006066713A (ja) 半導体装置の製造方法
JP2005328072A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100813

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131119

LAPS Cancellation because of no payment of annual fees