TWI357110B - Uv-assisted dielectric formation for devices with - Google Patents

Uv-assisted dielectric formation for devices with Download PDF

Info

Publication number
TWI357110B
TWI357110B TW096134674A TW96134674A TWI357110B TW I357110 B TWI357110 B TW I357110B TW 096134674 A TW096134674 A TW 096134674A TW 96134674 A TW96134674 A TW 96134674A TW I357110 B TWI357110 B TW I357110B
Authority
TW
Taiwan
Prior art keywords
layer
forming
substrate
semiconductor device
gas
Prior art date
Application number
TW096134674A
Other languages
English (en)
Other versions
TW200816315A (en
Inventor
Gerrit J Leusink
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200816315A publication Critical patent/TW200816315A/zh
Application granted granted Critical
Publication of TWI357110B publication Critical patent/TWI357110B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1357110 九、發明說明： 【發明所屬之技術領域】 本發明係關於半導體處理，尤其係關於形成包含覆蓋含鍺應 變層之含Si介電層的半導體裝置。 〜 【先前技術】 在半導體裝置中’鍺應變層（s-Ge)、矽應變層（s-Si)、以及 矽鍺應變層（s-SiGe)係非常具有作為未來電晶體通道材料的可 能。相較於使用習知（未應變）矽基板所製造的裝置，吾人已由實 驗證明例如使用應變基板之金氧半場效電晶體(M〇SFETs，metal oxide semiconductor field effect transistors)的裝置可表現 出增強的裝置性能。潛在的性能改善包含增加裝置的驅動電流以 及跨導（transconductance)，並且包含在沒有犧牲電路速度的情 況下’增加放大操作電壓的能力以降低功率的消耗。 般而a，應變層的形成係當應變層在由結晶材料所形成之 基板上成長時在這㈣中引起應變的結果，此結晶材料的晶 數係大於或小於應變層。Ge的晶格常數係約百分之4 2大於&， =及SiGe合金的錄雜其Ge漠度成雜關係。在二範例 L it5/;子^分比Ge之siGe合金的晶格常數係約大於別 之晶格常數的1.02倍。 f 介電材料覆蓋通道材料，以及使用問極 來說，雲㈣二處 達到期望的電性。-般 ί: 【發明内容】 5 1357110 因此’本發明之實施 及裝，何找及/或其他的問===Ge~層之方法 包含ί _咖這些及/或其他之目的，對於 之氣體的處理氣體，並使用體、或含氧與氮 介電性質之辆妓ΐΙΓΛϋ i^x職具有優異 ;、變層中的氧化及應變鬆二么;;電tiii時:介ΐ 口:層為閘極介…^^^^ 在一 明之—實補，此方法包含··將—基板設置 fr層；使基板維持在小於靴的溫度；以及 ίΐ 氧化處理中’將含Si層曝露於氧化自由基’以形成 至i低層’並同時使底下含Ge應變層的氧化及應變鬆弛降 依照本發明之另-實施例，—種半導體裝置，包含：一基板； • 應變甘層士，位錄板上；以及一含Si介電層，形成於含Ge 應交層上，其中含S1介電層係在一 uv協助氧化處理中， ' ί於7〇〇ΐ的基板溫度下’將覆蓋含Ge應變層的一含Si層曝露於 .乳化自由基而加以形成，此小於·。c的基板溫 變層中的氧化及應變鬆弛降至最低。此料體裝置可更卜包3含^ 閘極電極層，位於含Si介電層上；或一 high-k層，位於含y介 電層上’以及一閘極電極層，位於high-k介電層上。 【實施方式】 如同上述先前技術部份，本案發明人已觀察到：當使用含鍺 1357110 應變層時，習知介電層形成技術會產生缺陷。尤其，因為在例如 * Ge及SiGe之含Ge應變隧道材料中至少部份的應變鬆弛，及/或含 . 鍺應變層的部份氧化，習知高基板溫度已被觀察到會導致缺陷的 形成。再者，因為介電層可以係只有幾個單分子層的厚度，在習 知電，氧化期間介電層下方的含鍺應變層會因為高能量的電漿物 質而文到損壞。本發明之實施例係針對提供低溫介電層形成處 1理，在沒有對底下^應變層造成習知電漿損壞的情況下，此種處 理可將含Ge應變層中的氧化及應變鬆弛降至最低。 本發明之實施例提供用以形成高性能裝置的方法，此高性能 裝置包含形成在含Ge應變層上方的超薄含Si介電層。舉例而言， _ ^si介電層可似使用作為_介騎，或作為與high_k介 電材料結合的介面層。依照本發明之一實施例，此含Si介電層可 包含Si〇2層、SiON層、或SiN層、或其兩個以上的組合。曰 在以下所述的圖式中，為了易於參考，當參考與圖式共同之 相同或類似的特徵部時，共同的參考符號使用於整個圖式。 圖1A-1E概略地顯示依照本發明實施例之對應於用以形成包 含Ge應變層之料體裝置之處理步驟的橫剖面裝置圖。在圖1A 中’基板（晶圓）100可以係任何尺寸，例如2〇〇mm的基板、3〇〇mm 的基板、或更大的基板。在一範例中，此基板可以係n型Si基板。 # 依照本發明之一實施例，基板100可包含SiGe缓衝層。 圖1B顯示形成在基板1〇〇上方的含Ge應變層1〇2。含以應 變層102可以係Ge層，或SLGei-^(此處X為si的原子分數， 而丨—乂為以的原子分數）。如在此所使用，「SiGe」係歸屬於SixGei-x 合金（此處0.1 S 1-χ<1)。示範的SixGei x合金包含^。^、 Si〇.2Ge〇.8 ^ Si〇.3Ge〇.7 ^ Si〇.4Ge〇.6 > Si〇.5Ge〇.5 ' Si〇.6Ge〇.4 > Si〇.7Ge〇.3 > Sid。·2、及SiuGe。」。舉例來說，含Ge應變層1〇2可具有介於約 lnm與約20nm之間的厚度，或介於約5nm與約1〇nm之間的厚度。 在一範例中，含Ge應變層1〇2可以係Ge擠壓應變層，或係沉積 在Si〇.5Ge〇.5^i•弛緩衝層上的SixGei-x(x > 〇. 5)拉伸應變層。 1357110 圖1C顯示形成在基板100之含Ge應變層i〇2上方的含Si 層104。含Si層1〇4可具有例如介於約〇. 3nm與約2nm之間^厚 度’或介於約〇.5nm與約lnm之間的厚度。含Si層1〇4可包含Si 層、Si〇2層、SiN層、或SiON層、或其兩個以上的組合。在一範 例中，含Si層1〇4可包含覆蓋Si層的Si〇2層。在另二範例中， 含Si層,104可包含覆蓋Si層的SiN層或Si〇N層。此&層可以 係結晶形、多晶形或非晶形。依照本發明之一實施例，此&声可 以係Si拉伸應變層。 曰 圖1D顯示曝露於uv輻射105及處理氣體之圖ic所示的含 Si層104，此處理氣體包含含氧氣體、含氮氣體、或含氧與氮的 氣體’而在將基板100維持在小於70(rc溫度的由含
Si介電層104a。吾人可藉由利用包含9 UV輻射 ίίί ί統以執行此取輻射曝露，以下將對於圖5而說明此處 此所使用，含Si層104的氧化係歸因於：在含Si 氣、或氧與氮之間，氧、氮、或氧與氮兩者= I八二:的化學反應。因此’此氧化可形成含Si介電層馳， i二?.曰二ΐ⑽層si0N層或siN層。此ϋν協助氧化處理包含 曝露Γ氧化自由基，此自由基包含氧自由基、氮白 3白fi,，下’對於形成圖1Ε所示之含&介電層難， st層廟7整個效垂的直二人";考;f :介電層形成處理可氧化含 直厚度發生部份氧化。再者，如熟習本項 的乳化層、含Sl、0及N的氮氧化層、或含Si與氮物匕層。 1357110 依照本發明之一實施例，含Si介電層104a可包含氧化層，
Si〇x層（此處X $ 2)。在一範例中，含Si介電層i〇4a可包含Si〇。 在另一範例中’含Si介電層104a可包含Si0x(此處χ為1<χ 2° 依照本發明之另一實施例，含Si介電層104a可包含氮氧化岸，° 例如31〇5{队層。在一範例中，Si〇xNy層的成分可包含〇〈 χ ^ 及〇<y S 0.25。依照本發明之又另一實施例，含Si介電層「 '可包含Si^層6此SixNy層的成分可包含X ‘ 3及y $ 4，例如 完全氮化的ShN4層。總而言之，含si介電層i〇4a可包含Si〇x、 S^〇xNy、或SLNy、或其兩個以上之組合的介電層。如在此所使用x， 這些介電層可分別稱為Si〇2、SiON、或SiN介電層。 在裝置中Si〇2、SiON、或SiN介電層之間的選擇可取決於期 望的電性及具有high-k材料的材料相容性。舉例而言，吾人傳統 上可觀察到Si〇2介電層具有較SiON介電層更佳的電性，而Si〇N 及SiN介電層具有較Si〇2介電層更佳的擴散阻絕，以及更高的介 電常數，在犧牲降低裝置中的電子移動率時，藉以增加閘極 整體的介電常數。 a 圖2A及2B概略地顯示依照本發明實施例之包含Ge應變層之 半導體裝置的橫剖面圖。在圖2A及2B的概略橫剖面圖中，沒有 顯示M0SFET 20、30的源極與没極部位。圖2A顯示M0SFET 20的 • 橫剖面圖，此船SFE1T包含在含Si介電層l〇4a上的閘極電極層 106 ’以及氧化隔片11〇。 e * 圖2B顯示M0SFET 30的橫剖面圖，此M0SFET包含在含Si 介電層l〇4a上方的high-k介電層1〇8、在high-k層108上方的 閘極電極層106、以及氧化隔片ii〇〇high-k介電層1〇8可包含例 如金屬氧化物或金屬矽酸鹽，其包含：Ta2〇5、Ti〇2、Ah〇3、Υ2〇3、
HfSi〇x、Hf〇2、Zr〇2、ZrSi〇x、TaSi〇x、Sr〇x、SrSi〇x、La〇x、LaSi〇x、 YOx、或YSi〇x或其兩個以上的組合。high-k介電層108的厚度例 如可以係介於約2nm與約20nm之間，並且可以係約4nm 〇 閘極電極層106可具有例如約l〇nm的厚度，並且可包含多晶 1357110 石夕、金屬、或含金屬的材料，其包含：W、WN、WSix、A1、Ta、TaN、 TaSiN、HfN、HfSi、HfSiN、Ti、TiN、TiSiN、Mo、MoN、Re、Pt、 或Ru。 圖3係依照本發明實施例之用以形成包含Ge應變層之半導體 裝置的處理流程圖。以下參考圖1及圖3，製程300包含：在步驟 302中，將基板1〇〇設置在真空處理工具中。依照本發明之一實施 - 例，此真空處理工具可以係圖4所示之真空處理工具400。 在步驟304中，將含Ge應變層102沉積在基板100上。SiGe " 應變層102可以係例如藉由使用反應氣體混合物的化學氣相沉積 (CVD ’ chemical vapor deposition)加以形成，此反應氣體混合 _ 物包含例如矽烷(SiH4)、二矽乙烷⑸晶）、氣矽烷(SiClH3)、二氯 矽烷(SiClzH2)、三氣矽烷(SiChH)、或六氣二矽曱烷(Si2CU)的含 矽氣體’以及例如鍺烷(GeH4)的含鍺氣體。Ge應變層102可以係 在低於700°C的基板溫度下藉由使用包含GeH4之反應氣體的CVD 加以形成。或者’含Ge應變層102可藉由例如濺鍍的物理氣相沉 積（PVD，physical vapor deposition)法加以沉積。 在步驟306中，將含Si層104形成在含Ge應變層102上。 含Si層1〇4可以係例如在低於7〇〇°C的基板溫度下，藉由使用例 如ShCle含矽氣體之反應氣體之CVD所形成的Si層。 _ 舉例來說’吾人可在批次處理系統中沉積含Ge應變層1〇2 及含Si層1〇4,此處理系統用以處理約1〇〇個以下的基板（晶圓）。 或者，吾人可利用個別晶圓處理糸統。這些基板可以係任何尺寸， 例如200mm的基板、300麵的基板、或更大的基板。用於沉積含 Ge應變層1〇2及含Si層1〇4的處理條件可包含小於約1〇〇 T〇rr 的，理室壓力。只作為示範，在批次處理系統中，此腔室壓力可 以係小於約1 Torr，例如約0.3 Torr。又只作為示範，在個別晶 圓處理系統中，此腔室壓力可以係在約卜罚T〇rr的範圍内。可 用以沉積含Ge應變層102及含Si層1〇4的示範批次處理系统係 揭露於美國專利申請案第2005/0066892 A1號，其全部内容藉由 1357110 % 參考文獻方式合併於此。 於步驟308中，在UV協助製程中低於7〇〇。(：的基板溫度下將 含Si層曝露於氡化自由基，此將於下作進一步說明。 雖然圖3的步驟304及306有顯示含Ge應變層的沉積及Si 層的形成，但本發明並不要求在將含Si層1〇4曝露於UV輻射的 相同真空處理工具中實際形成這些層。然而，在將含^層曝 *露於UV輕射及處理氣體以形成含Si介電層l〇4a之前，在真空處 理工具中形成這些層可將這些層的氧化及污染降至最低。又，在 執行本發明之前，吾人可將含Ge層應變層及含Si層其中之一或 兩者設置在基板上。亦即，吾人不需實際執行步驟3〇4及3〇6亦 胃可實現本㈣。 舉例而言，依照本發明之一實施例，吾人可將於其上包含以 應變層102的基板1〇〇設置在真空處理工具内。然後，在含以應 變層102上形成含Si層1〇4(步驟306)，並且將含Si層1〇4曝^ 於UV輻射及處理氣體以形成含&介電層i〇4a(步驟308)，此處 理氣體包含含氧氣體、含氮氣體、或含氧與氮的氣體◊在一範例 中，在將含Si層104形成於含Ge應變層1〇2上之前，吾人可在 真空處理工具中移除任何含Ge氧化物，此氧化物係經由透過空氣 將基板搬運至真空處理工具，而在含Ge應變層1〇2上形成。在一 • 範例中，由於含以氧化物可在中等溫度下被揮發，所以吾人可藉 由回火處理而執行含Ge應變層1〇2之含Ge氧化物部份的移除。" 依照本發明之又另一實施例，將依序包含含Ge應變層I。〗 以及含Si層104於其上的基板1〇〇設置在真空處理工具内。θ然後， 將含Si層1〇4曝露於UV輻射及處理氣體以形成含Si介;電層 l_04a(〃步驟308)，此處理氣體包含含氧氣體、含:氮氣體、或含氧與 氮的氣體。此外，在曝露於UV輻射及處理氣體之前，吾人可移^ 經由透過空氣將基板搬運至真空處理工具而形成在含Si層1〇4: 的任何原始氧化物m例巾，吾人可藉由化學氧化物移除 (COR ’ chemical oxide removal)處理執行原始氧化層的移除，於 1357110 的處理氣體以形成化風虛理
Lit =脫附處理以移除化學處理層。在另Ιίΐ ϊ ，，於UV輪射之前，吾人可省略形成在含 在 始氧化層的移除。 3 01 上之任何原 如上所述，習知鬲溫氧化處理可使含Ge岸蠻#洚;i & 他，但較低溫的習知電裝氧化處理會損壞底下應含生 ΐ典型特徵為:高電子溫度α)及高電漿密i，或需!長° 電漿曝硌時間的低電子溫度及低電漿密度。舉例來今，呈 ίίίί=393,737號揭示軟㈣介電層形成的程序，此程序可 =匕曝露時間係無法接受的，其全部内容藉由參考文獻方 細中，在小於職的基板溫度下將含Si層104 理氣體的W輕射105 °本案發明人已確認：這種處 ^可k供έ S!層1〇4的時間有效氧化(0、N、或(^N結合 ^應變層102的損壞降至最低。此UV幸1射的曝露可藉由 歹®所述之包含UV輻射源的處理系統而加以執行。圖5所述 ^處理系統的特徵為：可產生低能量的氧自由基及/或氮自由基， ϋ自，基貫質上對覆蓋含Ge應變層102的含Si層1〇4產生無 損，的氧化。又，此UV氧化處理可避免或將底下含Ge應變層1〇2 的氧化及應變鬆弛降至最低。 "依照本發明之一實施例，吾人可將含Si層104進行氧化，而 ;^包含〇2、Μ的處理氣體以及例如紅、Kr、He或Xe的惰性氣體 形成氧化層（Si〇2)。〇2及IM)的流率可以係介於10sccm與5〇〇sccm 之間’以及惰性氣體的流率可以係介於5〇〇sccm與2〇〇〇sccm之 間。處理室的氣體壓力可以係介於2〇 mT〇rr與2〇〇〇 mT〇rr之間。 吾々可將基板維持在小於7〇〇。(3的溫度之下，例如介於室溫與小於 700°C之間，或介於約200T：與約50(TC之間。在一範例中，吾人 可將基板維持在約50(TC的溫度。 依照本發明之另一實施例，吾人可將含&層1〇4進行氧化， 12 C S ) 1357110 而從包含N2、〇2的處理氣體以及例如Ar、Kr、He或Xe之任選的 惰性氣體形成氮氧化層（SiON)。〇2及N2的流率可以係介於1〇=cm 與500sccm之間’以及惰性氣體的流率可以係介於5〇〇sccm = 2000sccm之間。處理室的氣體壓力可以係介於2〇 mT〇rr與2〇^ mTorr之間。吾人可將基板維持在小於70(Tc的溫度之下/例如介 於室溫與小於700°C之間，或介於約200°C與約5〇〇t之間。在一 範例中，吾人可將基板維持在約500°C的溫度。依照本發二之另一 實施例，此處理氣體可包含：NO、N〇2、或队0、或其組^、以及任
依照本發明之又另一實施例，吾人可將含Si層1〇4進行 化，而從UV激發之包含N2或勵的處理氣體以及例如Ar、Kr、此 或Xe之任選的惰性氣體形成氮化層（SiN)。队的流率可以係介於 lOsccm與50〇SCCm之間，以及惰性氣體的流率可以係介於5〇〇=⑽ 與2000SCCin之間。處理室的氣體壓力可以係介於2〇 mT〇rr與2〇〇〇 inTorr之間。吾人可將基板維持在小於7〇〇它的溫度，例如/介於 溫與小於70(TC之間，或介於約20(TC與約500。(：之間。在一實施 例中’吾人可將基板維持在約5〇〇。(：的溫度。 、 ，照本發明之又另-實施例，吾人可在連續ϋν協助氧化處理 中將έ Si層104進行氧化，而形成氮氧化層⑽Ν)。舉例而士， 吾士可藉由將含Si層1〇4曝露於UV輕射以及包含〇2或η2〇 “ 2_層，之後將抓輕露於UV辕射以及 $ 3 N2或NH3的第二處理氣體。依照本發明之另一實施五 ，，，先軸S!N層，之鑛SiN祕祕υν _以及 處理氣體。吾人可在相同的處理系統中執行此兩階段 將基㈣污染降至最低並且增加產能；或者，可在各自 其中之-的不同處理系統中執行此兩階^ #+ΐί用以形成虱化層及氮化層的處理條件可用以執行此用以 形成氮氧化制㈣段處理。 戮仃此用以 13 c S ) 1357110 真空處圖理伽㈣峨半導體裝置之 i系統43G-46G、自動搬運李、含基板裝載室41G及420、處 故化壯·^二搬運系統470、以及控制器·。 ί"；〇Τ420^ΐ 如圖4穌，辦·㈣= 自動搬運系統47G可用以左其心井二二 糸統470。 _。之間進行基板 =板吾 以下)利用例如Ar的情性氣體對自動搬運系統進行 在真除氣及/朗清潔。⑽魏的基板配置 ί可在抽排之後執行除氣步驟。例如， 體的存在下藉由將基板加熱至介於約 二= 板的表面移除任何原始氧化物或其他雜 理而謙===4加可使用化學氧化物移除(⑽)處 _處=、統440可Λ由化學氣相沉積(CVD)、電漿輔助氣相沉積 (PAVD plasma assisted vapor deposition) >^，mail),
atoimc layer dep0Sitic)n)，而將含 G I 上。再者’在沉積含Ge應變層之二=Ge)
ΐt衝層沉積在基板上。撕緩衝層可以係厚的獅驗 ^處理系統450可將含Si層形成在含H =統440可用以沉積含Ge應變層及含&層。 猎由將3 &層曝露於UW射及處理氣體，而形成含&介電層。 依，本發明之-實施例，處理系統可以係圖5所顯示=述 的處理系統500。雖然沒有顯示，但真空處理工具棚’亦可包含基 14 < S ) 1357110 板對位系統j及用以冷卻處理基板的冷卻系統。 “ ▲在产理系、統430巾進行除氣及/或預清潔之後，吾人可藉由自 運系統47G將基板運送至用以沉積含Ge應變層的處理系統 =〇。然後，藉由自動搬運系統470將基板運送至用以將含&屏 ίΐ在t以應變層上的處理系統450。藉由自動搬運系統470 i 土，運运至用崎含Si層曝露於uv输及處理氣體的處理系統 。因此’在步驟302-308整個期間與之間沒有曝露於空氣的情 【下真空處理工具400可執行處理步驟302-308。此可形成在各 J之間的介面上具有良好控制的清潔材料層。雖然沒有顯示，處 亩棚可包含額外的處理系統，或可與額外的處理系統形成 ^工連接’此額外的處理系統係用以在步驟3G8的處理之後對基 例如’一或更多處理系統可用以將high-k層沉ί 3 1 "電層上、在沉積high_k層之後對high_k堆疊進行回 或將閘極電極層沉積在high_k層上。 ，照-實施例’含Si I 1〇4可包含低密度的化學氧化層 化層係藉由si層醜式氧化加_成。此低密度化 匕抓射藉由曝露於uv輻射及處理氣體以形成含si 而產生緻密化。含si介電層馳可包含⑽2、或_、 侧可藉由控制器彻加以控制。控制器 運13 Λ載甘室410及420、處理系統430一460、以及自動搬 mi與其交歸訊。控制11 可操縱在真空處理工且 理運操作’以及操縱在處理系統—侧内的基板處 體所ίϋΐί”之—實施例中，吾人可透過控制器48g之記憶 it :使㈣11 進行運作而執行本發明之實施例 统㈣5|、糞此程序有關的任何功能。控制器480可以係系 广统控㈣、專用的硬體電路、設計程式的泛用電腦，例如可從狐 orporation，Austin, Texas 所購得的 DELL PRErKmw
WORKSTATION 610™〇 L PRECISION 15 (s) 圖 uv Θ U係依照本發明實施例之包含用以處理半導體裝置之丨 輻射源之處理系統的簡化方塊圖。處理系統500包含處理室581， 此處理室於其中容納設有加熱器583的基板載台，此加数器可 ίΪΪ阻加熱器。或者’加熱器583可以係燈式加熱器或任何其 ί的加熱器。再者，處理室581包含排放管線59〇，此排放管 ί連處理室581的底部以及真”浦587。基板載台582可藉 由，動機構(無顯示）而進行旋轉。處理室581包含基板585上方 理t間586。處理室581的内表面包含由石英所構成的内襯 584，以抑制待處理之基板585的金屬污染。 在/ 室58丨包含具有喷嘴589的氣體管線兄8，此氣體管線 Ϊ ίΓ 線590的對面’朗赠動處理㈣而使其遍佈基 士 6處理空間586中此處理氣體流動遍佈基板585，並且藉 由排=官線590從處理室581抽排此處理氣體。 人可^藉由uv輻射源591發射uv輻射以透過UV透射窗 ㈣1^^。英）進入喷嘴589與基板585之間的處理空間586，而 .y _ 9所供應的處理氣體進行活化。UV輻射在處理空間586 由基’此自由基沿著基板585的表面流動，藉以使 於氧化自由基。此氧化自由基包含G及/或N原子。 魅可解齡魏體、含減體、或含氧與氮 化自由基的UV輻射。不同於賴處理期間，吾人 有/由uv幸畐射在處理空間586中形成離子。一般而言， ，uv^係具有介於約5nm與約彻咖之間的波長。依照本發明 射源591用以產生具有172麵波長的uv輻射。 % ecn。室581包含設置在排放管線590對面的遠端電漿 漿源593可用以形成中性及游離的電漿激發物質， 人a 進亡述1^協助氧化處理。包含含氧氣體、含瓦氣 氣體的處理氣體可藉由氣體管線594供應至用 ‘ί 1瓣氧化物質 ~者基板585的表面流動，藉以使基板曝露於 1357110 電漿激發氧化物質。 ，照巧，一實施例，除了將基板585 #露於藉由uv韓射 產生的氧化自由基之外，亦可將基板曝露於藉由遠端電 漿源593所產生的電漿激發氧化物質。
依然參考圖5，控制器599包含微處理器、記憶體及數位1/0 i ’其可產生足以連接及啟動處理系統_之輸人的控制電麼， 並且產生來自處理系統500的監視器輸出。此外，控制器哪搞 =處理室581、幫浦587、加熱器583、遠端電漿源、以及 UV輻射源591，並與其交換資訊。如同圖4之控制器48〇，吾人可 如同UNIX系統工作站而執行控制器599。或者，可如同泛用電腦、 數位彳§號處理糸統等等而執行控制器599。
包含UV輻射源之處理系統的進一步細節說明於共同申請中 的歐洲專利申請案第EP1453083A1號，標題為「NITRIDI、NGMETH〇D FOR INSULATION FILM, SEMICONDUCTOR DEVICE AND PRODUCTION METHOD FOR SEMICONDUCTOR DEVICE, SUBSTRATE TREATING DEVICE AND SUBSTRATE TREATING METHOD」，其内容藉由參考文獻合併於 此。 吾人應瞭解本發明之各種修改及變化可用以實行本發明。因 此吾人可瞭解在隨附的申請專利範圍内，本發明可用不^於其中 具體所述的方法加以實行。 ^ 【圖式簡單說明】 在圖式中： 圖1A-1E概略地顯示依照本發明實施例之對應於用以形成包 含含Ge應變層之半導體裝置之處理步驟的裝置橫剖面圖；/ ^ 圖2A及2B概略地顯示依照本發明實施例之包含含Ge應變芦 之半導體裝置的橫剖面圖； ~ a 圖3係依照本發明實施例之用以形成包含含G e應變層之半 體裝置的流程圖； θ 17 < s 1357110 圖4概略地顯示依照本發明實施例之用以形成半導體裝置的 真空處理工具； 圖5係依照本發明實施例之包含用以處理半導體裳置之紫外 光(UV，ultra-violet)輻射源之處理系統的簡化方塊圖。 【主要元件符號說明】 20金氧半場效電晶體(M0SFET) 30金氧半場效電晶體(M0SFET) 100基板
102含Ge應變層 104含Si層 l〇4a含Si介電層 105 UV輻射 106 閘極電極層 108 high_k介電層 110氧化隔片 300製程 302 304 306 308 400 410 420 430 440 將基板設置在真空處理工具中的步驟 沉積含Ge應變層於該基板上的步驟 形成含Si層於該含Ge應變層上的步驟 於UV協助氧化處理中，在小於了⑻艽的基板溫度下將 該含Si層曝露於氧化自由基，以形成含Si介電層， 並同時使該底下含Ge應變層中的氧化及應變鬆弛^ 最低的步驟 真空處理工具 基板裝載室 基板裝載室 處理系統 處理系統 1357110 處理系統 處理系統 自動搬運系統 控制器 處理系統 處理室 基板載台 加熱器 内襯 基板 處理空間 真空幫浦 氣體管線 喷嘴 排放管線 UV輻射源 UV透射窗 遠端電漿源 氣體管線 控制器

Claims (1)

1357110 1UU平b月曰修正替換頁 96134674 (無劃線） 十、申請專利範圍： 1. 一種形成半導體裝置的方法，包含： 將一基板設置在一真空處理工具處 到壓力控制以引發-直空料心，，理至中搞理至文 声，右兮人厂痛妈兄，该基板於其上具有一含Ge應變 層在忒3 Ge應邊層上具有一含別層； 使該基板維持在小於7〇〇。〇的溫度；及 源的自由基及來自該真空環境外之一uv 鹿㈣ί2輪射形成—含Si介電層’並同時使該底下含Ge 期H μ 取低，其中在曝露至該紫外光輻射 ' Λ質並'，、、離子形成於該真空處理工具中。 2. 如申請專利範圍第1項 層包含-si層、-Si〇2nm置的 =’其中該含& 以上的組合。 SlN層、或—SiON層、或其兩個 專利細第！項之形成半導體裝 驟包含將該含Si層曝露於該紫外光輕，?，路步 體包含· A- / Γ尤輻射及—處理氣體，該處理氣 4·如申請專利範圍第3項之形成半導體步晋的士、+廿丄士 體包含：〇2、h2〇、n2、吨成置^法，其中該處理氣 上的組合。 2或AO、或其兩個以 奢專利範圍第3項之形成半導體裝 驟包含將該含Si層經由可透射紫外光 f，、中雜路步 外光_，觀抑魏狀紫 請專利範圍第3項之形成半導體裝置的方法，対，摄♦牛 驟包含產生具有172nm波長的紫外光輻射。H亥曝路步 20 1357110 100年6月22日修正替換頁 96134674 (無劃線） 如申睛專利I請第i項 )丨電層包含-Si02層二導裝置的方法，其中該含.Si 的級合。 Sl〇N層、或層、或其兩個以上 ^申^專利範圍第㈣之形成 e —低密度的si〇x層，且兮ϋ、， 2置的方法，其中該含Si層 Sl〇N層m厶。 乂成的sSl介電層包令一si〇,層、一 請專利範圍第7項之 層具有介於約〇·3·與約 ^導體裝置的方法，其中該含Si 層具有介於約〇.3nm與約2nm :且該形成的含Si介電 〇·如申凊專利範圍第γ項 層具有介於約置的方法，其中該含Si 層具有介於約。.5nm與約ln: 3 :且該形成的含Si介電 步驟包^專利粑圍第1項之形成半導體裝置的方法，其中該曝露 處理以綱於該紫外光輕射及 一包含〇2或H2〇的第一 的第二^理Sl層曝露於該紫外光輕射及-包含n2或nh3 步驟包含範圍帛11貞之形成半導體裝置的方法，其中該曝露 處理=;3 Sl層曝露於該紫外光輻射及-包含N2或丽3的第-Ί I該含Sl層曝露於該紫外光輻射及-包含〇2或Η2〇 21 1357110 t 100年6月22日修正替換頁 • 96134674 (無劃線）、 ' 的第二處理氣體。 ~ 13.如申請專利範圍第1項之形成半導體裝置的方法，1中該設 步驟包含： 八 ° 沉積一含Ge應變層於該基板上；及 形成一含Si層於該含Ge應變層上， 其中儿積及έ亥形成步驟其中之一或兩者係在該直空處理工 具中執行。 ~ φ I4.如申請專利範圍第1項之形成半導體裝置的方法，更包含： 形成一閘極電極層於該形成的含Si介電層上，該閘極電極層 包含多晶石夕(poly Si)、W、WN、WSix、八卜 Ta、TaN、TaSiN、HfN、 HfSi、HfSiN、Ti、TiN、TiSiN、Mo、MoN、Re、Pt、或 Ru。 15. 如申請專利範圍第1項之形成半導體裝置的方法，更包含： 形成一高介電常數(high-k)介電層於該形成的含Si介電層 上’其中該 high-k 介電層包含 Ta2〇5、Ti〇2、Al2〇3、Y2〇3、HfSiOx、 Hf02、Zr02、ZrSiOx、TaSiOx、SrOx、SrSiOx、LaOx、LaSiOx、Υ〇χ、 或YSiOx、或其兩個以上的組合；及 Φ 形成一閘極電極層於該high-k介電層上，其中該閘極電極層 包含多晶矽(poly Si)、W、WN、WSix、A卜 Ta、TaN、TaSiN、ΗίΝ、 HfSi、HfSiN、Ti、TiN、TiSiN、Mo、MoN、Re、Pt、或 Ru。 16. 如申請專利範圍第1項之形成半導體裝置的方法，其中該曝露 步驟包含只對該含Si層的一部份進行氧化。 17. —種形成金氧半場效電晶體（MOSFET，metal oxide semiconductor field effect transistor)的方法，包含： 將一基板設置在一真空處理工具之一處理室中’該處理室受 22 1357110 到壓力控制以在其中引發一真空環境 100年6月22日修正替換頁 96134674 (無劃線） 沉積一含Ge應變通道區於該基板上； 形成一 Si層於該含Ge應變通道區上；及 紫外層曝露於氧自由基及來自該真空環境外之源的 應變層中的氧化及應變獅降至最低/^ 射期間，實質上並無離子形成於該真至於'外说
23
TW096134674A 2006-09-29 2007-09-17 Uv-assisted dielectric formation for devices with TWI357110B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/529,353 US8168548B2 (en) 2006-09-29 2006-09-29 UV-assisted dielectric formation for devices with strained germanium-containing layers

Publications (2)

Publication Number Publication Date
TW200816315A TW200816315A (en) 2008-04-01
TWI357110B true TWI357110B (en) 2012-01-21

Family

ID=39260244

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096134674A TWI357110B (en) 2006-09-29 2007-09-17 Uv-assisted dielectric formation for devices with

Country Status (6)

Country Link
US (1) US8168548B2 (zh)
JP (2) JP5419694B2 (zh)
KR (1) KR101307658B1 (zh)
CN (1) CN101523558B (zh)
TW (1) TWI357110B (zh)
WO (1) WO2008042528A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168548B2 (en) * 2006-09-29 2012-05-01 Tokyo Electron Limited UV-assisted dielectric formation for devices with strained germanium-containing layers
US7910468B1 (en) * 2007-06-04 2011-03-22 Arizona Board of Regents, A Body of the State of Arizona Acting for and on Behalf of Arizona State University Methods and compositions for preparing Ge/Si semiconductor substrates
CN102468303B (zh) * 2010-11-10 2015-05-13 中国科学院微电子研究所 半导体存储单元、器件及其制备方法
KR101872786B1 (ko) * 2012-06-22 2018-06-29 엘지전자 주식회사 태양 전지의 불순물층 형성 방법 및 태양 전지의 제조 방법
US9966280B2 (en) * 2012-10-05 2018-05-08 Tokyo Electron Limited Process gas generation for cleaning of substrates
US10249509B2 (en) 2012-11-09 2019-04-02 Tokyo Electron Limited Substrate cleaning method and system using atmospheric pressure atomic oxygen
US9607829B2 (en) * 2014-02-11 2017-03-28 Tokyo Electron Limited Method of surface functionalization for high-K deposition
US20150340228A1 (en) * 2014-05-14 2015-11-26 Tokyo Electron Limited Germanium-containing semiconductor device and method of forming
US9384964B1 (en) * 2014-08-01 2016-07-05 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US9484449B2 (en) * 2014-08-25 2016-11-01 GlobalFoundries, Inc. Integrated circuits with diffusion barrier layers and processes for preparing integrated circuits including diffusion barrier layers
US10143993B2 (en) 2015-08-18 2018-12-04 Lam Research Corporation Radical generator and method for generating ammonia radicals
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
TWI753297B (zh) * 2018-09-03 2022-01-21 美商應用材料股份有限公司 形成含矽層的方法
TW202129061A (zh) * 2019-10-02 2021-08-01 美商應用材料股份有限公司 環繞式閘極輸入/輸出工程

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244448A (ja) * 1993-02-18 1994-09-02 Sanyo Electric Co Ltd 半導体光センサ及び酸化膜形成方法
JPH07268612A (ja) * 1994-03-29 1995-10-17 Sumitomo Electric Ind Ltd 酸化物薄膜の作製方法
GB9408894D0 (en) * 1994-05-05 1994-06-22 Secr Defence Electronic circuit
JPH0855848A (ja) * 1994-08-11 1996-02-27 Semiconductor Energy Lab Co Ltd 酸化珪素膜の加熱処理方法
JP3484480B2 (ja) * 1995-11-06 2004-01-06 富士通株式会社 半導体装置の製造方法
JPH11111713A (ja) * 1997-10-01 1999-04-23 Japan Storage Battery Co Ltd 絶縁膜改質方法及び半導体装置の製造方法
US6124620A (en) * 1998-05-14 2000-09-26 Advanced Micro Devices, Inc. Incorporating barrier atoms into a gate dielectric using gas cluster ion beam implantation
JP2000077658A (ja) * 1998-08-28 2000-03-14 Toshiba Corp 半導体装置の製造方法
JP2000243854A (ja) * 1999-02-22 2000-09-08 Toshiba Corp 半導体装置及びその製造方法
JP2001015504A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法
JP2003152177A (ja) * 2001-11-19 2003-05-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6706643B2 (en) * 2002-01-08 2004-03-16 Mattson Technology, Inc. UV-enhanced oxy-nitridation of semiconductor substrates
US20040164373A1 (en) * 2003-02-25 2004-08-26 Koester Steven John Shallow trench isolation structure for strained Si on SiGe
WO2004081982A2 (en) * 2003-03-07 2004-09-23 Amberwave Systems Corporation Shallow trench isolation process
US6974779B2 (en) * 2003-09-16 2005-12-13 Tokyo Electron Limited Interfacial oxidation process for high-k gate dielectric process integration
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
JP4647499B2 (ja) * 2003-12-18 2011-03-09 東京エレクトロン株式会社 成膜方法およびコンピュータ可読記録媒体
US7244958B2 (en) * 2004-06-24 2007-07-17 International Business Machines Corporation Integration of strained Ge into advanced CMOS technology
JP4116990B2 (ja) * 2004-09-28 2008-07-09 富士通株式会社 電界効果型トランジスタおよびその製造方法
JP4604637B2 (ja) * 2004-10-07 2011-01-05 ソニー株式会社 半導体装置および半導体装置の製造方法
US7498270B2 (en) * 2005-09-30 2009-03-03 Tokyo Electron Limited Method of forming a silicon oxynitride film with tensile stress
US8168548B2 (en) * 2006-09-29 2012-05-01 Tokyo Electron Limited UV-assisted dielectric formation for devices with strained germanium-containing layers

Also Published As

Publication number Publication date
KR20090077802A (ko) 2009-07-15
KR101307658B1 (ko) 2013-09-12
CN101523558A (zh) 2009-09-02
JP2013232653A (ja) 2013-11-14
US8168548B2 (en) 2012-05-01
WO2008042528A3 (en) 2008-07-10
US20080078987A1 (en) 2008-04-03
WO2008042528A2 (en) 2008-04-10
TW200816315A (en) 2008-04-01
CN101523558B (zh) 2012-01-11
JP5419694B2 (ja) 2014-02-19
JP2010505274A (ja) 2010-02-18

Similar Documents

Publication Publication Date Title
TWI357110B (en) Uv-assisted dielectric formation for devices with
TW577129B (en) Method for fabricating semiconductor integrated circuit device
TWI336108B (en) Method and apparatus for forming silicon oxide film
US7135361B2 (en) Method for fabricating transistor gate structures and gate dielectrics thereof
US7115533B2 (en) Semiconductor device manufacturing method
JP4521327B2 (ja) 半導体装置の製造方法
JP5139023B2 (ja) 半導体装置の製造方法
JP2003008005A (ja) 高誘電率絶縁膜を有する半導体装置
JP2007194582A (ja) 高誘電体薄膜の改質方法及び半導体装置
JP5247619B2 (ja) 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
WO2003100844A1 (fr) Procede de formation d'un film de dioxyde de silicium sur un substrat de silicium, procede de formation d'un film d'oxyde sur un substrat semi-conducteur, et procede de production d'un dispositif a semi-conducteurs
JP3746478B2 (ja) 半導体装置の製造方法
TW201017767A (en) Post oxidation annealing of low temperature thermal or plasma based oxidation
US8486828B2 (en) Semiconductor device manufacturing method
TWI753250B (zh) 選擇性蝕刻方法及改善蝕刻選擇性的方法
TW200805492A (en) Low-temperature dielectric formation for devices with strained germanium-containing channels
KR100928023B1 (ko) 반도체 소자 및 그 제조방법
TWI389214B (zh) 半導體裝置的製造方法
WO2011125802A1 (ja) 配線構造、表示装置、および半導体装置
TWI540642B (zh) 形成含氮氧化物層及含氮高介電常數層的方法
JP2770856B2 (ja) 高誘電率酸化物薄膜の形成方法
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JPH0794727A (ja) 半導体装置の製造方法
TW504793B (en) Method for producing barrier layer with plasma treatment
WO2006137146A1 (ja) 電界効果トランジスタ及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees