JP5380418B2 - 精密三角波形生成器 - Google Patents
精密三角波形生成器 Download PDFInfo
- Publication number
- JP5380418B2 JP5380418B2 JP2010244350A JP2010244350A JP5380418B2 JP 5380418 B2 JP5380418 B2 JP 5380418B2 JP 2010244350 A JP2010244350 A JP 2010244350A JP 2010244350 A JP2010244350 A JP 2010244350A JP 5380418 B2 JP5380418 B2 JP 5380418B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- waveform generator
- reference signal
- triangular waveform
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004044 response Effects 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 17
- 238000007599 discharging Methods 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000005672 electromagnetic field Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/066—Generating pulses having essentially a finite slope or stepped portions having triangular shape using a Miller-integrator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/351—Pulse width modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/78—A comparator being used in a controlling circuit of an amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Description
本出願は、米国仮出願第60/727,404号(2005年10月17日出願)の優先権の利益を主張し、この仮出願は、参照により援用される。
本発明は一般に、パルス幅変調された電力変換器に関し、より詳細には、例えば、インターリーブされたパルス幅変調増幅器において使用される三角波を生成する精密三角波形生成器に関する。
容量素子と、調節器と、制御回路とを備える三角波形生成器が記載される。この調節器は、第1の制御信号に応答して容量素子を充電し、第2の制御信号に応答して容量素子を放電するように構成されている。この制御回路は、基準波形に応答して第1の制御信号および第2の制御信号を生成する。一例では、この制御回路は、基準波形の振幅、周波数、位相および対称性とに応答して第1の制御信号および第2の制御信号を生成する。
容量素子と、
該容量素子を充電および放電するように構成された調節器であって、第1の制御信号に応答して該容量素子を充電し、第2の制御信号に応答して該容量素子を放電する、調節器と、
基準波形に応答して該第1の制御信号および該第2の制御信号を生成する制御回路と
を備える、三角波形生成器。
上記制御回路が、上記基準波形の周波数および位相に応答して上記第1の制御信号および上記第2の制御信号を生成する、項目1に記載の三角波形生成器。
上記制御回路が、
上記第1の制御信号を生成するように適合された第1のセットのチャージポンプと、
上記第2の制御信号を生成するように適合された第2のセットのチャージポンプと
を備え、該第1のセットのチャージポンプと該第2のセットのチャージポンプとが、該第1の制御信号および該第2の制御信号を生成するように相互結合している、項目2に記載の三角波形生成器。
生成された三角波形に応答してウィンドウコンパレータ信号を生成するウィンドウ検出回路と、
該ウィンドウコンパレータ信号と上記基準波形とに応答して出力信号を生成する第1の位相周波数検出器と、
該ウィンドウコンパレータ信号の反転バージョンと該基準波形の反転バージョンとに応答して出力信号を生成する第2の位相周波数検出器と
を備える、項目2に記載の三角波形生成器。
上記制御回路が、
上記第1の制御信号を生成するように適合された第1のセットのチャージポンプと、
上記第2の制御信号を生成するように適合された第2のセットのチャージポンプと
をさらに備える、項目4に記載の三角波形生成器。
上記第1のセットのチャージポンプと上記第2のセットのチャージポンプとが、上記第1の制御信号および上記第2の制御信号を生成するように相互結合している、項目5に記載の三角波形生成器。
上記第1のセットのチャージポンプが、
上記第1の位相周波数検出器の出力信号と該第1の位相周波数検出器の出力信号の反転バージョンとに応答する主チャージポンプであって、上記第1の制御信号を生成するのに使用する交換電流Irを提供する、主チャージポンプと、
上記第2の位相周波数検出器の出力信号と該第2の位相周波数検出器の出力信号の反転バージョンとに応答する二次チャージポンプであって、該第1の制御信号を生成するのに使用する交換電流K×Irを提供する、二次チャージポンプと
を備える、項目5に記載の三角波形生成器。
上記第2のセットのチャージポンプが、
上記第2の位相周波数検出器の出力信号と該第2の位相周波数検出器の出力信号の反転バージョンとに応答するさらなる主チャージポンプであって、上記第2の制御信号を生成するのに使用する交換電流Irを提供する、さらなる主チャージポンプと、
上記第1の位相周波数検出器の出力信号と該第1の位相周波数検出器の出力信号の反転バージョンとに応答するさらなる二次チャージポンプであって、該第2の制御信号を生成するのに使用する交換電流K×Irを提供する、さらなる二次チャージポンプと
を備える、項目7に記載の三角波形生成器。
上記ウィンドウ検出回路が、
上記生成された三角波形を上限電圧と比較して対応の出力信号を生成するように配置された第1のコンパレータと、
該生成された三角波形を下限電圧と比較して対応の出力信号を生成するように配置された第2のコンパレータと、
該第1のコンパレータの出力信号および該第2のコンパレータの出力信号に応答して上記ウィドウコンパレータ信号を生成するフリップフロップと
を備える、項目4に記載の三角波形生成器。
上記フリップフロップがさらに、上記第1のコンパレータの出力信号および上記第2のコンパレータの出力信号に応答して上記ウィドウコンパレータ信号の反転バージョンを生成する、項目9に記載の三角波形生成器。
第1の基準信号および第2の基準信号を提供する基準波形生成器と、
該第1の基準信号の周波数および位相を追跡することによって第1の三角波形信号を生成し、該第2の基準信号の周波数および位相を追跡することによって第2の三角波形信号を生成する三角波形生成器と
を備える、波形生成器。
上記基準波形生成器がマスターモードおよびスレーブモードで動作可能であり、該マスターモードでは、上記第1の基準信号および上記第2の基準信号は、上記基準波形生成器の内部で生成された固定クロック信号に応答して生成され、該スレーブモードでは、該第1の基準信号および該第2の基準信号は、外部で生成されたクロック信号に応答して生成される、項目11に記載の波形生成器。
上記基準波形生成器が、
上記第1の基準信号および上記第2の基準信号の各々の周波数および位相に対応するデータを受信するように適合された位相/周波数レジスタと、
該位相/周波数レジスタ内のデータおよびクロック信号に応答して該第1の基準信号および該第2の基準信号の生成に用いられる一つ以上の制御信号を生成するカウンタと
を備える、項目11に記載の波形生成器。
上記三角波形生成器が、
第1の容量素子と、
該第1の容量素子を充電および放電するように構成された第1の調節器であって、第1の制御信号に応答して該第1の容量素子を充電し、第2の制御信号に応答して該第1の容量素子を放電する、第1の調節器と、
上記第1の基準信号に応答して該第1の制御信号および該第2の制御信号を生成する第1の制御回路と、
第2の容量素子と、
該第2の容量素子を充電および放電するように構成された第2の調節器であって、第3の制御信号に応答して該第2の容量素子を充電し、第4の制御信号に応答して該第2の容量素子を放電する、第2の調節器と、
上記第2の基準信号に応答して該第1の制御信号および該第2の制御信号を生成する第2の制御回路と
を備える、項目11に記載の波形生成器。
上記第1の制御回路が、上記第1の基準信号の周波数および位相に応答して上記第1の制御信号および上記第2の制御信号を生成する、項目14に記載の波形生成器。
上記第1の制御回路が、
上記第1の制御信号を生成するように適合された第1のセットのチャージポンプと、
上記第2の制御信号を生成するように適合された第2のセットのチャージポンプと
を備え、該第1のセットのチャージポンプと該第2のセットのチャージポンプとが、該第1の制御信号および該第2の制御信号を生成するように相互結合している、項目15に記載の波形生成器。
上記第1の制御回路が、
上記第1の三角波形に応答してウィンドウコンパレータ信号を生成するウィンドウ検出回路と、
該ウィンドウコンパレータ信号と上記第1の基準波形とに応答して出力信号を生成する第1の位相周波数検出器と、
該ウィンドウコンパレータ信号の反転バージョンと該第1の基準波形の反転バージョンとに応答して出力信号を生成する第2の位相周波数検出器と
を備える、項目15に記載の波形生成器。
上記第1の制御回路が、
上記第1の制御信号を生成するように適合された第1のセットのチャージポンプと、
上記第2の制御信号を生成するように適合された第2のセットのチャージポンプと
をさらに備える、項目16に記載の波形生成器。
上記第1のセットのチャージポンプと上記第2のセットのチャージポンプとが、上記第1の制御信号および上記第2の制御信号を生成するように相互結合している、項目18に記載の波形生成器。
上記第1のセットのチャージポンプが、
上記第1の位相周波数検出器の出力信号と該第1の位相周波数検出器の出力信号の反転バージョンとに応答する主チャージポンプであって、上記第1の制御信号を生成するのに使用する交換電流Irを提供する、主チャージポンプと、
上記第2の位相周波数検出器の出力信号と該第2の位相周波数検出器の出力信号の反転バージョンとに応答する二次チャージポンプであって、該第1の制御信号を生成するのに使用する交換電流K×Irを提供する、二次チャージポンプと
を備える、項目19に記載の波形生成器。
上記第2のセットのチャージポンプが、
上記第2の位相周波数検出器の出力信号と該第2の位相周波数検出器の出力信号の反転バージョンとに応答するさらなる主チャージポンプであって、上記第2の制御信号を生成するのに使用する交換電流Irを提供する、さらなる主チャージポンプと、
上記第1の位相周波数検出器の出力信号と該第1の位相周波数検出器の出力信号の反転バージョンとに応答するさらなる二次チャージポンプであって、該第2の制御信号を生成するのに使用する交換電流K×Irを提供する、さらなる二次チャージポンプと
を備える、項目20に記載の波形生成器。
上記ウィンドウ検出回路が、
上記第1の三角波形を上限電圧と比較して対応の出力信号を生成するように配置された第1のコンパレータと、
該第1の三角波形を下限電圧と比較して対応の出力信号を生成するように配置された第2のコンパレータと、
該第1のコンパレータの出力信号および該第2のコンパレータの出力信号に応答して上記ウィドウコンパレータ信号を生成するフリップフロップと
を備える、項目17に記載の波形生成器。
上記フリップフロップがさらに、上記第1のコンパレータの出力信号および上記第2のコンパレータの出力信号に応答して上記ウィドウコンパレータ信号の反転バージョンを生成する、項目22に記載の波形生成器。
パワーステージと、
第1の基準信号および第2の基準信号を提供する基準波形生成器であって、該第1の基準信号と該第2の基準信号は位相が異なる、基準波形生成器と、
該第1の基準信号の振幅、周波数および位相を追跡することによって第1の三角波形を生成し、該第2の基準信号の振幅、周波数および位相を追跡することによって第2の三角波形を生成する三角波形生成器と、
入力信号、該第1の三角波形信号および該第2の三角波形信号とに応答して該パワーステージを駆動するようにインターリーブドPWMパルスを生成するインターリーブドPWM増幅器と
を備える、増幅器。
電荷を格納する手段と、
該格納する手段を充電および放電する調節器手段であって、第1の制御信号に応答して該格納する手段を充電し、第2の制御信号に応答して該格納する手段を放電する、調節器手段と、
基準波形に応答して該第1の制御信号および該第2の制御信号を生成する制御手段と
を備える、三角波形生成器。
上記制御手段が、上記基準波形の周波数および位相に応答して上記第1の制御信号および上記第2の制御信号を生成する、項目25に記載の三角波形生成器。
上記制御手段が、
上記第1の制御信号を生成するように適合された第1のチャージポンプ手段と、
上記第2の制御信号を生成するように適合された第2のチャージポンプ手段と
とを備え、該第1のチャージポンプ手段と該第2のチャージポンプ手段とが、該第1の制御信号および該第2の制御信号を生成するように相互結合している、項目26に記載の三角波形生成器。
生成された三角波形に応答してウィンドウコンパレータ信号を生成するウィンドウ検出手段と、
該ウィンドウコンパレータ信号と上記基準波形とに応答して出力信号を生成する第1の位相周波数検出器手段と、
該ウィンドウコンパレータ信号の反転バージョンと該基準波形の反転バージョンとに応答して出力信号を生成する第2の位相周波数検出器手段と
を備える、項目26に記載の三角波形生成器。
上記制御手段が、
上記第1の制御信号を生成する第1のチャージポンプ手段と、
上記第2の制御信号を生成する第2のチャージポンプ手段と
をさらに備える、項目27に記載の三角波形生成器。
上記第1のチャージポンプ手段と上記第2のチャージポンプ手段とが、上記第1の制御信号および上記第2の制御信号を生成するように相互結合している、項目29に記載の三角波形生成器。
上記第1のチャージポンプ手段が、
上記第1の位相周波数検出器手段の出力信号と該第1の位相周波数検出器手段の出力信号の反転バージョンとに応答して、上記第1の制御信号を生成するのに使用する交換電流Irを提供する主チャージポンプ手段と、
上記第2の位相周波数検出器手段の出力信号と該第2の位相周波数検出器手段の出力信号の反転バージョンとに応答して、上記第1の制御信号を生成するのに使用する交換電流K×Irを提供する二次チャージポンプ手段と
を備える、項目29に記載の三角波形生成器。
上記第2のチャージポンプ手段が、
上記第2の位相周波数検出器手段の出力信号と該第2の位相周波数検出器手段の出力信号の反転バージョンとに応答して、上記第2の制御信号を生成するのに使用する交換電流Irを提供するさらなる主チャージポンプ手段と、
上記第1の位相周波数検出器手段の出力信号と該第1の位相周波数検出器手段の出力信号の反転バージョンとに応答して、該第2の制御信号を生成するのに使用する交換電流K×Irを提供するさらなる二次チャージポンプ手段と
を備える、項目31に記載の三角波形生成器。
上記ウィンドウ検出手段が、
上記生成された三角波形と上限電圧との比較に応答して出力信号を生成する第1のコンパレータ手段と、
該生成された三角波形と下限電圧との比較に応答して出力信号を生成する第2のコンパレータ手段と、
該第1のコンパレータ手段の出力信号および該第2のコンパレータ手段の出力信号に応答して上記ウィドウコンパレータ信号を生成するフリップフロップと
を備える、項目30に記載の三角波形生成器。
三角波形を生成する方法であって、
第1の制御信号に応答して、該三角波形の第1のランプを生成するように容量素子を充電することと、
第2の制御信号に応答して、該三角波形の相補的な第2のランプを生成するように該容量素子を放電することと、
該第1の制御信号と該第2の制御信号とを生成するように基準信号の位相および周波数を追跡することと
を包含する、方法。
110 信号源
112 第1の分岐
114 第2の分岐
120 反転ブロック
125 非反転ブロック
130 第1のパルス幅変調器
135 第2のパルス幅変調器
150 第1の半ブリッジ
155 第2の半ブリッジ
160 負荷
170 位相周波数制御システム
180 三角波形生成システム
Claims (25)
- マスター発振器および電圧制御発振器であって、それぞれがクロック信号を生成するように動作可能であり、該マスター発振器は、該電圧制御発振器とは独立に動作可能である、マスター発振器および電圧制御発振器と、
少なくとも第1の基準信号および第2の基準信号を生成するために、該マスター発振器または該電圧制御発振器の該クロック信号に応答する基準波形生成器であって、該第1の基準信号および該第2の基準信号は、それぞれ、該クロック信号に基づく位相および周波数で生成され、該第1の基準信号および該第2の基準信号の生成は、該クロック信号と、該基準波形生成器に含まれるレジスタに格納される可変の値とで制御される、基準波形生成器と、
三角波形生成の第1のチャンネルおよび第2のチャンネルを少なくとも含む三角波形生成器であって、三角波形生成の該第1のチャンネルは、該第1の基準信号の周波数および位相に基づいて第1の三角波形信号を生成し、三角波形生成の該第2のチャンネルは、該第2の基準信号の周波数および位相に基づいて第2の三角波形信号を生成する、三角波形生成器と
を備える、波形生成器。 - 前記基準波形生成器がマスターモードおよびスレーブモードで動作可能であり、該マスターモードでは、前記第1の基準信号および前記第2の基準信号は、該基準波形生成器の内部で生成された固定クロック信号に基づいて生成され、該スレーブモードでは、該第1の基準信号および該第2の基準信号は、外部で生成されたクロック信号で生成される、請求項1に記載の波形生成器。
- 前記基準波形生成器が、前記クロック信号と前記レジスタに格納された可変の値の受信とに応答して前記該第1の基準信号および前記第2の基準信号の生成に用いられる一つ以上の制御信号を生成するカウンターを備える、請求項1に記載の波形生成器。
- 三角波形生成の前記第1のチャンネルが、
第1の容量素子と、
該第1の容量素子を充電および放電するように構成された第1の調節器であって、該第1の調節器は、第1の制御信号に応答して該第1の容量素子を充電し、第2の制御信号に応答して該第1の容量素子を放電する、第1の調節器と、
該第1の基準信号に応答して該第1の制御信号および該第2の制御信号を生成する第1の制御回路と
を備え、
三角波形生成の前記第2のチャンネルが、
第2の容量素子と、
該第2の容量素子を充電および放電するように構成された第2の調節器であって、該第2の調節器は、第3の制御信号に応答して該第2の容量素子を充電し、第4の制御信号に応答して該第2の容量素子を放電する、第2の調節器と、
該第2の基準信号に応答して該第3の制御信号および該第4の制御信号を生成する第2の制御回路と
を備える、請求項1に記載の波形生成器。 - 前記第1の制御回路が、前記第1の基準信号の周波数および位相に応答して前記第1の制御信号および前記第2の制御信号を生成する、請求項4に記載の波形生成器。
- 前記第1の制御回路が、
前記第1の制御信号を生成するように適合された第1のセットのチャージポンプと、
前記第2の制御信号を生成するように適合された第2のセットのチャージポンプと
を備え、該第1のセットのチャージポンプと該第2のセットのチャージポンプとが、該第1の制御信号および該第2の制御信号を生成するように互いに相互結合している、請求項5に記載の波形生成器。 - 前記第1の制御回路が、
前記第1の三角波形に応答してウィンドウコンパレータ信号を生成するウィンドウ検出回路と、
該ウィンドウコンパレータ信号と第1の基準波形とに応答して出力信号を生成する第1の位相周波数検出器と、
該ウィンドウコンパレータ信号の反転バージョンと該第1の基準波形の反転バージョンとに応答して出力信号を生成する第2の位相周波数検出器と
を備える、請求項5に記載の波形生成器。 - 前記第1の制御回路が、
前記第1の制御信号を生成するように適合された第1のセットのチャージポンプと、
前記第2の制御信号を生成するように適合された第2のセットのチャージポンプと
をさらに備える、請求項4に記載の波形生成器。 - 前記第1のセットのチャージポンプと前記第2のセットのチャージポンプとが、前記第1の制御信号および前記第2の制御信号を生成するように互いに相互結合している、請求項8に記載の波形生成器。
- 前記第1のセットのチャージポンプが、
前記第1の位相周波数検出器の出力信号と該第1の位相周波数検出器の出力信号の反転バージョンとに応答する主チャージポンプであって、該主チャージポンプは、前記第1の制御信号を生成することに使用する交換電流Irを提供する、主チャージポンプと、
前記第2の位相周波数検出器の出力信号と該第2の位相周波数検出器の出力信号の反転バージョンとに応答する二次チャージポンプであって、該二次チャージポンプは、該第1の制御信号を生成することに使用する交換電流K×Irを提供する、二次チャージポンプと
を備える、請求項9に記載の波形生成器。 - 前記第2のセットのチャージポンプが、
前記第2の位相周波数検出器の出力信号と該第2の位相周波数検出器の出力信号の反転バージョンとに応答するさらなる主チャージポンプであって、前記第2の制御信号を生成することに使用する交換電流Irを提供する、さらなる主チャージポンプと、
前記第1の位相周波数検出器の出力信号と該第1の位相周波数検出器の出力信号の反転バージョンとに応答するさらなる二次チャージポンプであって、該第2の制御信号を生成することに使用するさらなる交換電流K×Irを提供する、さらなる二次チャージポンプと
を備える、請求項10に記載の波形生成器。 - 前記ウィンドウ検出回路が、
前記第1の三角波形を上限閾値電圧と比較して対応する出力信号を生成するように配置された第1のコンパレータと、
該第1の三角波形を下限閾値電圧と比較して対応する出力信号を生成するように配置された第2のコンパレータと、
該第1のコンパレータの出力信号および該第2のコンパレータの出力信号に応答して前記ウィドウコンパレータ信号を生成するフリップフロップと
を備える、請求項7に記載の波形生成器。 - 前記フリップフロップがさらに、前記第1のコンパレータの出力信号および前記第2のコンパレータの出力信号に応答して前記ウィンドウコンパレータ信号の反転バージョンを生成する、請求項12に記載の波形生成器。
- パワーステージと、
マスター発振器および電圧制御発振器であって、それぞれがクロック信号を生成するように動作可能であり、該マスター発振器は、該電圧制御発振器とは独立に動作可能である、マスター発振器および電圧制御発振器と、
該クロック信号に基づいて異なる位相を有する少なくとも第1の基準信号および第2の基準信号を生成するために、該マスター発振器または該電圧制御発振器の該クロック信号に応答する基準波形生成器であって、少なくとも該第1の基準信号および該第2の基準信号の生成は、該クロック信号と、該基準波形生成器に含まれるレジスタに格納される可変の値とで制御される、基準波形生成器と、
三角波形生成の第1のチャンネルおよび第2のチャンネルを少なくとも含む三角波形生成器であって、三角波形生成の該第1のチャンネルは、該第1の基準信号の振幅、周波数および位相に基づいて第1の三角波形信号を生成し、三角波形生成の該第2のチャンネルは、該第2の基準信号の振幅、周波数および位相に基づいて第2の三角波形信号を生成する、三角波形生成器と、
入力信号、該第1の三角波形信号および該第2の三角波形信号に応答して該パワーステージを駆動するようにインターリーブドPWMパルスを生成するインターリーブドPWM増幅器と
を備える、増幅器。 - 前記レジスタは、前記可変の値として格納するためにユーザ選択されたカウンター値を受信するように適合され、該ユーザ選択されたカウンター値は前記クロック信号の周波数と共に使用され、該クロック信号に対する前記第1の基準信号および前記第2の基準信号を生成する、請求項14に記載の増幅器。
- 前記基準波形生成器は、さらに、前記クロック信号と前記レジスタからの前記可変の値の受信とに応答して、前記第1の基準信号および前記第2の基準信号の生成に使用される一つ以上の制御信号を生成する、カウンターを備える、請求項14に記載の増幅器。
- 前記マスター発振器は内部クロック源として動作可能であり、前記電圧制御発振器は、外部クロック信号源と共に動作可能である、請求項14に記載の増幅器。
- 前記電圧制御発振器によって生成された前記クロック信号は外部クロック信号源に基づく、請求項1に記載の波形生成器。
- パルス幅変調増幅器において使用する精密な三角波形を生成する方法であって、該方法は、
マスター発振器および電圧制御発振器のうちの少なくとも1つの動作が、クロック信号を供給することを可能にすることであって、該マスター発振器は該電圧制御発振器とは独立に動作する、ことと、
該マスター発振器または該電圧制御発振器の該クロック信号をカウンターでカウントすることと、
レジスタ内に格納された可変の値で該カウンターをロードすることと、
一つの周波数と一つの位相とをそれぞれ有する第1の基準信号および第2の基準信号を生成することと、
該カウンターの出力に基づいて該クロック信号に対する該第1の基準信号および該第2の基準信号の生成を制御することであって、該出力は、該可変の値にしたがって生成される、ことと、
三角波形生成の第1のチャンネルおよび第2のチャンネルを少なくとも含む三角波形生成器を用いて、該第1の基準信号に基づいて第1の精密な三角波形を生成し、該第2の基準信号に基づいて第2の精密な三角波形を生成することであって、三角波形生成の該第1のチャンネルは、該第1の精密な三角波形を生成し、三角波形生成の該第2のチャンネルは、該第2の精密な三角波形を生成する、ことと
を包含する、方法。 - 前記カウンターは、第1のカウンターと第2のカウンターとを備え、該第1のカウンターは該第1のカウンターが所定の条件をカウントする際に前記可変の値で該第2のカウンターをロードするように動作可能であり、該第2のカウンターは前記出力を生成する、請求項19に記載の方法。
- 前記レジスタからの前記可変の値を用いて、前記第1の基準信号および前記第2の基準信号の周波数を制御することをさらに包含する、請求項20に記載の方法。
- 前記クロック信号に対する前記第1の基準信号および前記第2の基準信号の生成を調整するために、前記レジスタに格納された前記可変の値を変更することをさらに包含する、請求項19に記載の方法。
- 前記第1の基準信号を生成することは、前記カウンターの前記出力から直接的に該第1の基準信号を生成することを包含する、請求項19に記載の方法。
- 前記第1の基準信号および前記第2の基準信号を生成することは、前記カウンターの前記出力の周波数を所定の因子で分割することと、該分割された周波数において該第1の基準信号および該第2の基準信号を生成することを包含する、請求項19に記載の方法。
- 前記所定の因子は、前記レジスタ内の前記可変の値に由来する、請求項24に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US72740405P | 2005-10-17 | 2005-10-17 | |
US60/727,404 | 2005-10-17 | ||
US11/542,756 US7557622B2 (en) | 2005-10-17 | 2006-10-03 | Precision triangle waveform generator |
US11/542,756 | 2006-10-03 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006276385A Division JP4974637B2 (ja) | 2005-10-17 | 2006-10-10 | 精密三角波形生成器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013140487A Division JP2013225924A (ja) | 2005-10-17 | 2013-07-04 | 精密三角波形生成器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011061839A JP2011061839A (ja) | 2011-03-24 |
JP2011061839A5 JP2011061839A5 (ja) | 2011-12-08 |
JP5380418B2 true JP5380418B2 (ja) | 2014-01-08 |
Family
ID=37491227
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006276385A Active JP4974637B2 (ja) | 2005-10-17 | 2006-10-10 | 精密三角波形生成器 |
JP2010244350A Active JP5380418B2 (ja) | 2005-10-17 | 2010-10-29 | 精密三角波形生成器 |
JP2013140487A Withdrawn JP2013225924A (ja) | 2005-10-17 | 2013-07-04 | 精密三角波形生成器 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006276385A Active JP4974637B2 (ja) | 2005-10-17 | 2006-10-10 | 精密三角波形生成器 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013140487A Withdrawn JP2013225924A (ja) | 2005-10-17 | 2013-07-04 | 精密三角波形生成器 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7557622B2 (ja) |
JP (3) | JP4974637B2 (ja) |
CN (2) | CN1992520B (ja) |
DE (1) | DE102006047958B4 (ja) |
FR (1) | FR2894096A1 (ja) |
GB (1) | GB2431531B (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7557622B2 (en) * | 2005-10-17 | 2009-07-07 | Harman International Industries, Incorporated | Precision triangle waveform generator |
JP4685602B2 (ja) * | 2005-11-16 | 2011-05-18 | ローム株式会社 | 三角波発生回路、それを用いたインバータ、発光装置、液晶テレビ |
JP4823825B2 (ja) * | 2006-09-06 | 2011-11-24 | ローム株式会社 | 三角波発生回路、発生方法、それらを用いたインバータ、発光装置、液晶テレビ |
KR100887102B1 (ko) * | 2007-01-09 | 2009-03-04 | 삼성전기주식회사 | 듀얼모드 클럭 생성기 |
US7687703B2 (en) * | 2007-03-22 | 2010-03-30 | Qualcomm Incorporated | Method and device for generating triangular waves |
JP2008306356A (ja) * | 2007-06-06 | 2008-12-18 | Nec Electronics Corp | 三角波生成装置 |
US8111845B2 (en) * | 2007-07-20 | 2012-02-07 | Infineon Technologies Ag | System having a pulse width modulation device |
US7554391B1 (en) | 2008-01-11 | 2009-06-30 | Freescale Semiconductor, Inc. | Amplifier having a virtual ground and method thereof |
US7999487B2 (en) * | 2008-06-10 | 2011-08-16 | Allegro Microsystems, Inc. | Electronic circuit for driving a diode load with a predetermined average current |
JP5412119B2 (ja) * | 2009-01-22 | 2014-02-12 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 三角波発生回路 |
US8040700B2 (en) * | 2009-11-16 | 2011-10-18 | Freescale Semiconductor, Inc. | Charge pump for use with a synchronous load |
US8482346B2 (en) | 2010-06-14 | 2013-07-09 | Harman International Industries, Incorporated | High efficiency balanced output amplifier system |
US8497734B2 (en) | 2010-06-14 | 2013-07-30 | Harman International Industries, Incorporated | High efficiency audio amplifier system |
TWI412232B (zh) * | 2010-09-30 | 2013-10-11 | Analog Vision Technology Inc | 具頻率抖動的頻率產生器 |
KR101532241B1 (ko) * | 2011-05-19 | 2015-07-01 | (주)태진기술 | 반도체 파형 발생기 |
CN102984630B (zh) | 2011-09-06 | 2015-12-02 | 昂宝电子(上海)有限公司 | 用于音频放大系统中减少失真的系统和方法 |
CN102984629B (zh) | 2011-09-06 | 2014-12-17 | 昂宝电子(上海)有限公司 | 用于音频放大系统中降噪的方法 |
US8633740B2 (en) | 2011-09-08 | 2014-01-21 | Intel Mobile Communications | Triangular waveform generator having differential output synchronized with external clock signal |
US8432208B2 (en) | 2011-09-28 | 2013-04-30 | Microchip Technology Incorporated | Maintaining pulse width modulation data-set coherency |
WO2013095649A1 (en) | 2011-12-23 | 2013-06-27 | Intel Corporation | Apparatus and system for generating a signal with phase angle configuration |
CN103187951B (zh) * | 2011-12-31 | 2016-09-07 | 意法半导体研发(深圳)有限公司 | 用于生成斜坡信号的全集成电路 |
TWI473432B (zh) * | 2012-08-28 | 2015-02-11 | Novatek Microelectronics Corp | 多相位時脈除頻器 |
KR101366772B1 (ko) * | 2012-09-24 | 2014-02-26 | 삼성전기주식회사 | 모터 구동 장치 및 모터 제어 방법 |
CN104702228B (zh) * | 2015-03-16 | 2018-03-23 | 昂宝电子(上海)有限公司 | 具有输出调节的放大系统及方法 |
US9685919B2 (en) | 2013-08-21 | 2017-06-20 | On-Bright Electronics (Shanghai) Co., Ltd. | Amplification systems and methods with output regulation |
CN103441739B (zh) | 2013-08-21 | 2015-04-22 | 昂宝电子(上海)有限公司 | 具有一个或多个通道的放大系统和方法 |
CN105556836B (zh) * | 2013-09-10 | 2018-01-02 | 梅鲁斯音频有限公司 | 用于d类音频放大器的多相脉冲宽度调制器 |
GB2557050B (en) | 2013-10-23 | 2018-08-22 | Cirrus Logic Int Semiconductor Ltd | Class-D Amplifier circuits |
US9190960B2 (en) * | 2014-03-23 | 2015-11-17 | Innovative Electronic Designs, Llc | Audio power amplifier |
CN104133409B (zh) * | 2014-08-07 | 2016-08-17 | 电子科技大学 | 一种对称性可调的三角波合成装置 |
DE102015205714A1 (de) * | 2015-03-30 | 2016-10-06 | Siemens Aktiengesellschaft | Sendeverstärker zum Verstärken eines Signals in einem drahtlosen Übertragungssystem |
CN109639259B (zh) * | 2018-12-05 | 2022-07-22 | 惠科股份有限公司 | 扩展频谱的方法、芯片、显示面板及可读存储介质 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1280713A (en) * | 1969-10-28 | 1972-07-05 | Elliott Brothers London Ltd | Multiple ramp waveform generator |
JPS522257A (en) * | 1975-06-24 | 1977-01-08 | Yokogawa Hokushin Electric Corp | Triangular wave signal generating apparatus |
JPS55153406A (en) | 1979-05-18 | 1980-11-29 | Matsushita Electric Ind Co Ltd | Switching amplifier |
US4468626A (en) * | 1982-01-25 | 1984-08-28 | Harris Corporation | Polyphase PDM amplifier |
DE3334592C2 (de) * | 1983-09-24 | 1985-07-11 | Nukem Gmbh, 6450 Hanau | Funktionsgenerator |
JPH02146957A (ja) | 1988-11-28 | 1990-06-06 | Sanken Electric Co Ltd | パルス幅変調制御回路 |
JPH0685625A (ja) * | 1992-09-03 | 1994-03-25 | Hitachi Ltd | 発振器 |
US5394020A (en) * | 1992-12-30 | 1995-02-28 | Zenith Electronics Corporation | Vertical ramp automatic amplitude control |
DK0732004T3 (da) * | 1993-11-30 | 1999-02-15 | Crown Int | Switch-mode-strømforsyning til en effektforstærker |
US5438291A (en) * | 1993-12-16 | 1995-08-01 | Texas Instruments Incorporated | Controlled delay digital clock signal generator |
JPH1041791A (ja) * | 1996-07-25 | 1998-02-13 | Canon Inc | 三角波信号発生回路 |
US5861766A (en) * | 1997-04-17 | 1999-01-19 | Western Digital Corporation | Multimode frequency synthesizer having high loop gain in frequency seek mode |
US6278301B1 (en) * | 1997-11-19 | 2001-08-21 | Texas Instruments Incorporated | Circuit and method for modulating the base frequency of a waveform generator |
US6111440A (en) * | 1999-01-14 | 2000-08-29 | National Semiconductor Corporation | Circuit for generating interleaved ramped voltage signals having uniform, controlled maximum amplitude |
US6477676B1 (en) * | 1999-11-03 | 2002-11-05 | Unisys Corporation | Intermediate stage of a multi-stage algorithmic pattern generator for testing IC chips |
US6571365B1 (en) * | 1999-11-03 | 2003-05-27 | Unisys Corporation | Initial stage of a multi-stage algorithmic pattern generator for testing IC chips |
US6724850B1 (en) * | 2000-08-31 | 2004-04-20 | Hewlett-Packard Development Company, L.P. | Deterministic hardware behavior between multiple asynchronous clock domains through the novel use of a PLL |
JP2003008404A (ja) * | 2001-06-26 | 2003-01-10 | Fujitsu Ltd | 発振回路 |
JP3951674B2 (ja) * | 2001-11-12 | 2007-08-01 | 富士電機デバイステクノロジー株式会社 | 三角波発振回路 |
JP3982342B2 (ja) * | 2002-03-28 | 2007-09-26 | ヤマハ株式会社 | D級増幅器における三角波生成回路および該三角波生成回路を用いたd級増幅器 |
JP3981612B2 (ja) | 2002-09-12 | 2007-09-26 | 富士通アクセス株式会社 | 三角波発生装置、パルス幅変調信号生成装置、及び外部同期/内部同期/非同期切替装置 |
US6819154B2 (en) * | 2003-02-03 | 2004-11-16 | Intersil Americas Inc. | Constant deadtime control in a feed forward enabled pulse width modulator controller |
JP4017537B2 (ja) * | 2003-02-12 | 2007-12-05 | 株式会社ルネサステクノロジ | 発振回路 |
JP4461813B2 (ja) * | 2003-02-28 | 2010-05-12 | ヤマハ株式会社 | パルス幅変調増幅器 |
US7061312B2 (en) * | 2003-03-21 | 2006-06-13 | D2Audio Corporation | Systems and methods for providing multi channel pulse width modulated audio with staggered outputs |
US6930520B2 (en) * | 2003-05-13 | 2005-08-16 | Intersil Americas Inc. | High bandwidth feed-forward oscillator |
JP2007074190A (ja) * | 2005-09-06 | 2007-03-22 | Rohm Co Ltd | 三角波発生回路ならびにそれを用いたパルス幅変調器およびスイッチングレギュレータ |
US7557622B2 (en) * | 2005-10-17 | 2009-07-07 | Harman International Industries, Incorporated | Precision triangle waveform generator |
CN101325408A (zh) * | 2007-06-12 | 2008-12-17 | 上海沙丘微电子有限公司 | 三角波产生电路 |
-
2006
- 2006-10-03 US US11/542,756 patent/US7557622B2/en active Active
- 2006-10-10 CN CN2006101495261A patent/CN1992520B/zh active Active
- 2006-10-10 JP JP2006276385A patent/JP4974637B2/ja active Active
- 2006-10-10 GB GB0620052A patent/GB2431531B/en active Active
- 2006-10-10 CN CN201210344862.7A patent/CN103001608B/zh active Active
- 2006-10-10 DE DE200610047958 patent/DE102006047958B4/de active Active
- 2006-10-16 FR FR0609046A patent/FR2894096A1/fr not_active Withdrawn
-
2009
- 2009-07-07 US US12/499,017 patent/US7919998B2/en active Active
-
2010
- 2010-10-29 JP JP2010244350A patent/JP5380418B2/ja active Active
-
2013
- 2013-07-04 JP JP2013140487A patent/JP2013225924A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JP2007116685A (ja) | 2007-05-10 |
JP2011061839A (ja) | 2011-03-24 |
DE102006047958A1 (de) | 2007-05-24 |
JP2013225924A (ja) | 2013-10-31 |
US7557622B2 (en) | 2009-07-07 |
GB2431531B (en) | 2010-09-01 |
JP4974637B2 (ja) | 2012-07-11 |
US20070109029A1 (en) | 2007-05-17 |
CN1992520A (zh) | 2007-07-04 |
FR2894096A1 (fr) | 2007-06-01 |
GB0620052D0 (en) | 2006-11-22 |
CN1992520B (zh) | 2012-11-07 |
US7919998B2 (en) | 2011-04-05 |
CN103001608B (zh) | 2016-06-22 |
GB2431531A (en) | 2007-04-25 |
DE102006047958B4 (de) | 2015-04-30 |
US20090267656A1 (en) | 2009-10-29 |
CN103001608A (zh) | 2013-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5380418B2 (ja) | 精密三角波形生成器 | |
US7746130B2 (en) | Triangular wave generating circuit having synchronization with external clock | |
JPS60203007A (ja) | 周波数変調回路 | |
US8659362B2 (en) | Relaxation oscillator circuit with reduced sensitivity of oscillation frequency to comparator delay variation | |
US20020041217A1 (en) | Precision oscillator circuits and methods with switched capacitor frequency control and frequency-setting resistor | |
JP2011061839A5 (ja) | ||
US11671086B2 (en) | Circuit system | |
US7701271B1 (en) | High linearity charge pump method and apparatus | |
US7498888B2 (en) | Method and arrangement for interference compensation in a voltage-controlled frequency generator | |
JP2008079274A (ja) | 周波数比較器、周波数合成器及び関連方法 | |
US20040232955A1 (en) | Clock multiplier | |
US5302863A (en) | CMOS peak amplitude detector | |
GB2615877A (en) | Common-mode leakage error calibration for current sensing in a class-D stage using a pilot tone | |
CN100588122C (zh) | 脉冲发生器、光盘写入器和调谐器 | |
JP3293756B2 (ja) | 電圧制御回路及びそれを用いた温度補償型圧電発振器 | |
GB2468988A (en) | Generating a set of triangle waveforms with variable phases for an interleaved class D amplifier | |
US6975695B1 (en) | Circuit for correction of differential signal path delays in a PLL | |
CN112088491A (zh) | 调制器 | |
JPH04170219A (ja) | デューティ補正回路 | |
KR20060058910A (ko) | 듀티 보정회로 | |
GB2595312A (en) | Time encoding modulator circuitry | |
JPH0322611A (ja) | パルス発生回路 | |
JPH0294803A (ja) | 発振回路 | |
JPH0364126A (ja) | フェイズロックドループ発振回路 | |
JPS60214116A (ja) | デジタル式位相制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130704 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130930 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5380418 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |