JP2011061839A5

JP2011061839A5 -

Info

Publication number: JP2011061839A5
Application number: JP2010244350A
Authority: JP
Filing date: 2010-10-29
Publication date: 2011-12-08
Anticipated expiration: 2026-10-10

Description

三角波形生成器は、パルス幅変調された波形を生成するための音響信号を変調するために使用される。そのような三角波形生成器は、周波数が所定の制御電圧に応答する電圧制御発振器を用い得る。そのような三角波形生成器によって生成された三角波形は、基準周波数に対して位相がロックされ得る。その三角波形は、制御電圧によって変調され得、その振幅をパルス幅にマッピングする。現在のところ、三角波形生成器は、振幅、周波数、対称性、および／または位相のうちの一つ以上を同時に制御することはできない。

正の電位Ｖｔｐ３１８および負の電位Ｖｔｎ３２０は、図１に示されるＰＷＭ増幅器１００の出力レールを示し得る。正の電位Ｖｔｐ３１８および負の電位Ｖｔｎ３２０は、２．５ボルトＤＣのＣＭＯＳ電圧、または接地電位の別個の電圧、あるいはゼロボルトなどの、所定の電圧に中心を置かれ得る。電圧（Ｖｔ）３１６は、第１および第２のコンパレータ３２２および３２４によって比較される前に、バッファ３２８によってバッファされ得る。第１のコンパレータ３２２および第２のコンパレータ３２４はウィンドウ検出器を形成し得る。コンパレータ出力は、Ｒ−Ｓフリップフロップなどの、ヒステリシススイッチ３２９をトグルするために使用され得る。ヒステリシススイッチ３２９は、コンデンサＣｔ３０２上の電荷を操作する充電電流および放電電流の制御をイネーブルし得る。

チャージポンプの第１のグループ３５２は、第１主チャージポンプ３６２および第１の相互結合されたチャージポンプ３６４を含む。同様に、チャージポンプの第２のセット３５６は、第２の主チャージポンプ３６６および第２の相互結合されたチャージポンプ３６８を含む。他の例において、チャージポンプのセットの数および／または使用されるチャージポンプの数は、増やされてもよく、減らされてもよい。動作の間、第１の位相周波数検出器３４０および第２の位相周波数検出器３４２の両方は、ゼロ度エラーに集中し得る。ゼロ度エラー状況の下では、第１の位相周波数検出器３４０および第２の位相周波数検出器３４２の「アップ」出力および「ダウン」出力がオンになり、それによって、等しく、および正反対に、チャージポンプ３６２、３６４、３５６、および３５８をオンにし、その結果、ゼロとなる。充電電流制御ライン３５４および放電電流制御ライン３５８上の出力は、それぞれ、充電調整器３０４および放電調整器３０６に提供される。

実際の制御をインプリメントおよび維持するために、処理および調整される主要信号と比較して遅い制御信号のフィルタリングが用いられ得る。１００ピコファラドコンデンサよりも大きいような、大きなコンデンサが、制御回路においてフィルタリングするために、三角波生成システム３００において含まれ得る。大きなコンデンサを集積回路へと集積することは困難であり得、追加のパッケージ端子が、集積回路を外部コンデンサへと接続するために含まれ得る。あるいは、図３に示されるように、集積回路におけるチャージポンプ回路は、大きなコンデンサの代わりに、より遅い制御信号をフィルタリングするために使用され得る。そのようなチャージポンプ回路は、位相ロックまたは遅延ロックされたループ上において、デジタル位相周波数検出器を用いて使用されるチャージポンプと同様に動作し得る。ロックポイントはゼロ位相においてであり得、ゼロ位相では、制御信号は非常に狭く、インパルス状（ｉｍｐｕｌｓｉｖｅ）になる。ゼロ度において、チャージアップおよびダウンパルスは、非常に狭く、時間的に同時であり得、互いの電荷出力をキャンセルする。ロック状態において、僅かなリップルまたはリップル無しで、低リーク回路において、僅かなコンデンサのみを用いて、そのような信号をフィルタリングすることは比較的容易であり得る。リップルは、ロックされていない場合、大きくあり得るが、それは動作モードではない。