JPH02146957A - パルス幅変調制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野〕 本発明はスイッチングレギュレータ、インノ々−タ等の
パルス幅変調（ＰＷＭ）制御回路に関する。

〔従来の技術〕

従来の代表的な他励式スイッチングレギュレータは、第
１２図に示すように、直流電源１Ｖｃトランス２の１次
巻線３を介して接続されたスイッチング素子４と、トラ
ンス２の２次巻線５に接続されたダイオード６．７とリ
アクトル８とコンデンサ９とから成る整流平滑回路１０
と、直流出力端子１１ａ、１１ｂの出力に基づいてスイ
ッチング素子４を定電圧制御するＰＷＭ制御回路１２と
、スイッチング素子４の駆動回路１６とを具備している
。更に詳細には、ＰＷＭ制御回路１２は、出力端子１１
ａ、ｉｉｂ間に接続された電圧検出抵抗１４．１５を有
し、ここで検出された電圧は基準電圧源１６０基？ｗｉ
電圧と共に誤差増幅器１７に入力し、両者の差に対応す
る出力に基づいて発光ダイオード１８が発光し、発光ダ
イオード１８に光結合されたホトトランジスタ１９の出
力が増幅器２０と逆流阻止用ダイオード２１とを介して
電圧コンパレータ２２の入力となる。電圧コンパレータ
２２は三角波発生器２３から与えられる三角波と誤差増
幅器１７の出力に対応する値とを比較してＰＷＭパルス
を形成し、スイッチング素子４に与える。

また、最大オン幅を決定するために、コンノくレータ２
２には基準電圧源２４が逆流阻止用ダイオード２５を介
して接続されている。

第１６図は第１２図の各部の波形を示す。三角波発生器
２６から得られる三角波ｖ２は第１６図囚に示すよ５に
一定周期且つ一定振幅で変化する。

誤差増幅器１７の出力に対応する誤差電圧ｖ１は三角波
ｖ２を横切るように変化し、両者はコンパレータ２２で
比較される。第１３（８）で１１時点よりは後では誤差
電圧ｖ１が最大オン＠を決める基準電圧ｖ３よりも高い
ので、誤差電圧ｖ１と三角波Ｖ２との比較に基づいて第
１６図ＣＢ）に示すようにパルス幅が変化するＰＷＭ波
が得られる。一方、ｔ１時点よりは前では最大オン幅を
決める基準電圧ｖ３が誤差電圧Ｖ１よりも高いので、誤
差電圧Ｖ１は無視され、基準電圧Ｖ３と三角波Ｖりとの
比較出力が得られる。従ってｓ　ｊｌ以前ではデユティ
比が固定される。

〔発明が解決しようとする課題〕

ところで、従来のＰＷＭ制向回向回路周波で用いるよう
に構成する場合に次のような欠点が生じる。

（１１高周波発振させて大きな振幅を得るには、回路全
体を低インピーダンスとする必要がある。

この為に、光放電電流が大となり消費電力が大となる。

（２）　　一般には、（１）のような構成を通常のオペ
アンプにて構成するのは、非常に困難であるため、回路
全体を比較的高インピーダンスとして、小さな振幅で用
いざるを得ない。従って、最大オン幅全決定する基Ｑ、
雷電圧３に、とても精度の高いものが必要となり、非常
に高価となる。

（３）高周波発振が可能なオペアンプは、価格がとても
高価である。

（４）　　コンパレータ２２も、高周波まで用いられる
ものは、同様に高価である。

そこで、本発明の第１番目の目的は、安価な回路素子で
ＰＷＭ波を得ることができるパルス幅変調制御回路を提
供することにある。本発明の第２番目の目的は、スイッ
チング素子の最大オン＠を決定する回路を安価な回路素
子で構成することができるパルス幅変調制御回路を提供
するごとにある。

〔課題を解決するための手段〕

上記第１番目の目的を達成するための発明は、スイッチ
ング素子を断続制御するためのパルス幅変調制御回路に
おいて、前記スイッチング素子のデユティ比を制御する
ために立上り及び／又は立下りの傾きが制御された三角
波を発生する三角波発生回路と、前記三角波発生回路に
接続されており、スレシホールドレベルと前記三角波と
を比較してパルス幅変調波を発生するゲート回路とを備
えていることを特徴とするパルス幅変調制御回路に係わ
るものである。

上記第１番目及び第２番目の目的を達成するための発明
は、スイッチング素子を断続制御するためのパルス幅変
調制御回路において、方形波発生器と、前記方形波発生
器２１１）ら得られる方形波の周期と同一の周期を有し
、且つ前記スイッチング素子のデユティ比を制御するた
めに文士り及び／又Ｇ工立下りの傾きが制御されている
三角波を発生する三角波発生回路と、前記方形波発生器
に接続された第１の入力端子と前記三角波発生回路ｖｃ
接続された第２の入力端子とを有し、且つ前記三角波と
比較するためのスレシホールドレベルヲ有し、前記三角
波と前記スレシホールドレベルとの比較出力と前記方形
波とに基づいてパルス幅変調波を出力し、且つ前記方形
波に基づいて前記スイッチング素子の最大デユティ比が
決まるように構成されている論理ゲート回路とから成る
パルス幅変調制御回路に係わるものである。

〔作　用〕

±記名発明におけるゲート回路は、そのスレシホールド
レベル（しきい値）を有するので、比較回路として機能
する。従って、高価なコンパレータを使用しないでＰＷ
Ｍ波を得ることができる。

請求項２に従う発明では、ゲート回路に方形波を入力さ
せるので、これによりスイッチング素子の最大オン幅が
決定される。従って、最大オン幅の決定を安価な回路で
達成することができる。

〔第１の実施例〕 次に、第１図及び第２図全参照して本発明の第１の実施
例に係わるスイッチングレギュレータを説明する。但し
、第１の実施例に係わる第１図及びこの後で説明する第
２〜第６の実施例を示す第３図〜第１０図において第１
２図及び互いに共通する部分には同一の符号を付してそ
の説明を省略する。

この実施例のＰＷＭ制御回路１２は、三角波発生用コン
デンサ３０を有し、この一端はグランドに接続され、他
端はホトトランジスタ１９を介して直流電源端子６１に
接続されている。コンデンサ３０の止端は安価なＡＮＤ
ゲート回路６２の第１の入力端子に接続され、ＡＮＤゲ
ート回路３２の第２の入力端子にはＣＭ（ＪＳゲー）Ｉ
Ｃ’ｉ使用して構成されている安価な方形波発生器３３
が接続されている。ＡＮＤゲート回路３２の出力端子は
駆動回路１３を介してスイッチング素子４に接続され℃
いる。コンデンサ６０に並列に接続されたスイッチ６４
はコンデンサ３０ｔ−放電さセるためのものであり、方
形波に応答してオン・オフ制御される。

第２図は第１肉のＡへＤゲート回路３２の入力と出力を
示す。方形波発生器６３は第２図（４）に示す低レベル
（第１のレベル）と高レベル（第２１７）レベルンとか
ら成る方形波を一定周期且つ一定デュティ比で発生する
。このデユティ比はスイッチング素子４の最大デユティ
比に一致するように設定されている。即ち、方形波のパ
ルス幅はスイッチング素子４の最大パルス１隅になる。

ホトトランジスタ１９の抵抗は、誤差増幅器１７の出力
に反比例的に変化する。誤差増＠器１７の反転入力端子
に検出電圧が入力しているので、出力電圧が低くなると
誤差増幅器１７の出力電圧が高くなり、逆にホトトラン
ジスタ１９の抵抗カ小さくなり、コンデンサ３０は第２
図ａ３）の前半に示すように急速に光電される。一方、
検出電圧が高くなると、誤差増幅器１７の出力電圧が低
くなり、逆にホトトランジスタ１９の抵抗が高くなり、
コンデンサ３０は第２図ωノの後半に示すようにゆっく
り充電される３、 放電用スイッチ６４は方形波の低レベル期間に同期し℃
オンになるので、第２図■の三角波（のこぎり波）は第
２図（Ｎの方形波と同一の周期を有する。

ＡＮＤゲート回路３２は第２図（４）の方形波と第２図
■の三角波との論理積出力力）ら成る第２図（ＱのＰＷ
Ｍ波を発生する。但し、ＡへＤゲート回路６２はスレシ
ホールドレペルｖｔｈ　’に有するので、第２図（ＢＪ
の三角波Ｖはスレシホールドレベルｖｔｈと比較され、
これ以上のレベルのみが有効な論理の１即ち高レベル入
力となる。従って、ＡＮＤゲート回路３２（１第２肉囚
の方形波と第２図の］のスレシホールドレペルｖｔｈ以
上の三角波との両方が高レベルの期間に対応し１第２図
Ωに示す出方（ＰＷＭ＃：）を発生する。

スイッチングレギュレータの出力電圧が大幅に低下して
も、ＡＮＤゲート回路３２の出力パルス幅は第２図（４
）の方形波のパルス以上にはならない。

即ち、コンデンサ６０がたとえ方形波の立上りと同時に
スレシホールド電圧Ｖｔｈに達し”’Ｃも、ＰＷＭ波の
最大パルス＠は方形波以上にならない。

以上のように本実施例では安価なＡＮＤゲート回路３２
のスレシホールド電圧ｖｔｈを比較に使用しているので
、高価なコンパレータが不要になり、コストの低減が可
能になる。また、方形波をＡＮＤゲート回路３２Ｖｃ大
力させてスイッチング素子４の最大オン幅を決定してい
るので、最大オン幅の設定を容易旦つ低コストに達成す
ることができる。

〔第２の実施例〕 第３図に示す第２の実施例のスイッチングレギュレータ
のｌ’ＷＭ制御回路１２ａＶＣおいては、第１図のＡへ
Ｄゲート回路６２の代りにＮＯＲゲート回路３２ａが設
けられている。また、放電用スイッチ３４は方形波発生
器３６から得られる方形波が高レベルの期間にオンにな
るように構成されている。

また、過電流保護を達成するために、スイッチング素子
４に直列ＶＣ電流検出抵抗４０が接続され、この検出電
圧Ｖｄがコンパレータ４１の一方の入力端子に入力し、
コンパレータ４１の他方の端子には基準電圧源４２の基
準電圧Ｖｒが入力している。

コンパレータ４１の出力端子は逆流阻止用ダイオード４
６を介してコンデンサ３０に接続されている。コンデン
サ３０は正常動作時には電圧制御用の三角波を発生し、
過電流時にはコンパレータ４１の出力を保持する。

第３図の回路が非過電流状態にあジ、誤差増幅器１７の
出力が第４図（４）に示すように徐々に高くなったとす
れば、スイッチング素子４のオン期間は徐々に短くなる
。これを更に詳しく説明すると、放電用スイッチ３４は
第４図（ＢＪの方形波の高レベル期間ｔｏ〜ｔ！でオン
になり、コンデンサ３０の電圧は第４図（Ｃ）に示すよ
うに零ボルトになる。１１時点で方形波が低レベルにな
ると、放電用スイッチ６２がオフになり、コンデンサ３
０の充電が開始する。コンデンサ６０の充電はホトトラ
ンジスタ１９を介して行われる。ホトトランジスタ１９
は第４図（４）に示す誤差出力が大きい時に低い抵抗値
になり、誤差出力が小さい時に高い抵抗値になる。

従って、コンデンｖ６０の電圧即ち三角波の傾きは誤差
出力に応じて変化する。１．時点からホトトランジスタ
１９で制御された時定数でコンデンサ３０の充電が開始
すると、コンデンサ６０の電圧は第４図（Ｃ）に示すよ
うに徐々に高くなる。ＮＯＲグ　）回路３２ａ＆ニスレ
ジホールドレベルＶｔｈ　”有しているので、コンデン
サ電圧がスレシホールドレベルＶｔｈ以上になると、論
理動作を開始する。

ｔ、〜ｔ２期間ではへＯＲゲート回路３２ａの両方の入
力が低レベルであるので、第４図ＱＩＫ示すように高レ
ベルの出力が得られる。ｔ２〜ｔ３期間では一方の入力
が高レベル、他方の入力が低レベルになるので、Ｎ　Ｏ
Ｒ，ゲート回Ｗｒ　３２　ａの出力は低レベルになる。

１３時点になると第４図（Ｂ）に示すように方形波が高
レベルになって放電用スイッチ３１ｉがオンになるため
、第４図（Ｃ）のコンデンサ電圧は零になる。１３〜１
４期間では一方の入力が低レベル、他方の入力が高レベ
ルであるので、ＮＯＲゲート回路３２ａの出力は低レベ
ルである。１４期間になって再び肉入力が低レベルにな
ると、ＮＯＲゲート回路３２ａの出力が高レベルになる
。第４図Ωに示すＮＯＲゲート回路３２ａの出力パルス
の幅は第４図（４）の誤差出力に対して反比例的に変化
する。即ち、直流出力電圧が高くなると、スイッチング
素子４のオン期間が短くなり、定電圧化が達成される。

なお、スイッチング素子４の最大のオン時間幅は方形波
の低レベル期間と等しい。

第５内は過電流状態が生じた時の第３図の各部の波形を
示す。１ｏ時点で負荷短絡等の過電流状態が生じると、
出力電圧昏工低下し、第５図（４）に示す誤差増＠器１
７の出力も低下する。一方、電流検出抵抗ＡＤＶＣ流れ
る電流が増大するために第５１留■に示すように電流検
出抵抗４０から得られる検出電圧■ｄが基準電圧源４２
の基７′＠電圧ｖｒよりも高くなり、コンパレータ４１
の出力が第５図■に示すように高レベルになる。コンデ
ンサ３０はコンパレータ４１の出力電圧によって急速に
光電され、第５１１Ｄ（Ｃ）Ｋ示すようＫＮ（ＪＲゲー
ト回路３２ａのスレシホールドレベルｖｔｈを越える値
になる。この結果、ｔｏ〜ｔｓＭｒ’ｔＪＪ　ＴはＮ（
、ＩＲゲート回路３２ａの一方の入力が高レベル、他方
の入力が低レベルであるので、出力が低レベルになり、
スイツテング素子Ａがオフ制御される。１１時点になる
と、第５図（ＢＪ　ＰＣ示す方形波が高レベルになって
放電用スイッチ３４がオンになるため、コンデンサ３０
の電圧が零になる。コンデンサ３０の電圧が零になって
も、方形波が高レベルであるためＮＯＲゲート回路３２
ａの出力は１２時点まで低レベルに保たれる。１２時点
で方形波が低レベルになると、ＮＯＲゲート回路３２ａ
の両入力が低レベルとなり、その出力が高レベルになる
ので、スイッチング素子４は再びオンになる。負荷の過
電流状態が解消されていなければ、ｔ３時点で再び二ン
パレータ４１の出力が高レベルにな９．１ｏ時点と同様
にスイッチング素子４がオフになる。

なお、第５図■に示すようにスイッチング素子４に流れ
る電流Ｑて対応する検出電圧Ｖｄの据幅が高くなるにつ
れて第５図０に示すようにＮＯＲゲート回路３２ａの出
力パルス幅即ちスイッチング素子４のオン時間幅が狭く
なる。

上述のように、本実施例は第１の実施例と同様な作用効
果を有する他に、過電流保護を容易に達成することがで
きるという効果も有する。

〔第３の実施例〕 第６図に示す第３の実施例のスイッチングレギュレータ
のＰＷＭ制御回路１２ｂにおいては、方形波発生器３３
を電源としてコンデンサ３０を充電するために、方形波
発生器３３とコンデンサ３０との間に逆流阻止用ダイオ
ード５０とホトトランジスタ１９と抵抗５１が接続され
ている。また、方形波発生器３６の出力が低レベル（グ
ランド）の時にコンデンサ３０を放電させるために、コ
ンデンサ５０と方形波発生器３３との間に抵抗５２とス
イッチとして機能するダイオード３４ａとが接続されて
いる。また、方形波発生器３３はＮ。

Ｔ回路５６を介してＮＯＲゲート回路３２ａの入力端子
に接続されている。

この回路では方形波が高レベルの期間にホトトランジス
タ１９で制御された充電電流がコンデンサ３０に流入す
る。コンデンサ３０の電圧と方形波の反転電圧とは第６
図の第２の実施例と同様にＮＯＲゲート回路３２ａの入
力となり、ＰＷＭ波が得られる。方形波が低レベルにな
ると、ダイオード３ｄａがオンになり、コンデンサ３０
は放電する。

従って、本実施例によっても第１及び第２の実施例と同
様な作用効果を得ることができる。

［第４の実施例〕 第７図に示す第４の実施例のＰＷＭ制御回路１２ｃは、
極性の点を除いては第６図と同一に構成されている。即
ち、第６図のＮＯＲゲート回路６２ａの代りに、第１図
と同様にＡＮＤゲート６２が設けられている。また、コ
ンデンサ３０の放電電流を制御するために放電用ダイオ
ード６Ａａに直列ＩＣホトトランジスタ１９が接続され
ている。

第７図の回路では、第８１囚に示す方形波がＮ０１゛回
路５３で反転されて第８図ωノになり、これがＡＮＤゲ
ート回路６２の入力となる。一方、コンデンサ３０は方
形波の高レベル期間にダイオード５０と抵抗５１と全通
して充電され、方形波の低レベル期間に抵抗５２とホト
トランジスタ１９とダイオード３ｄａとを通して放電さ
れる。ホトトランジスタ１９は誤差増幅器１７の出力で
制御されているので、出力電圧の変化に対応して第８９
（Ｃ）　Ｋ示すようにコンデンサ３０の放電が制御され
る。この結果、コンデンサ６０の電圧とＡＮＤゲート回
路３２のヌレシホールドレペルｖｔｈとの交差点も変化
し、出力ＰＷＭ波が第８内■に示すように変化する。

従って、本実施例は第１〜第６の実施例と同様な作用効
果倉荷する。

〔第５の実施例〕 第９囚に示す第５の実施例のＰＷＭ制御回路１２ｄは、
第７図と実質的に同一の構成である。但し、Ｎ（ＪＴ回
路５３が方形波発生器３３とコンデンサ３０との間に接
続されている。従って、方形波発生器３３の出力が低レ
ベルであるためにＮＯＴ回路５３の出力が高レベルにな
る期間にコンデンサ６０が光電される。また、方形波発
生器３６の出力が高レベルであるためにＮＯＴ回路５３
の出力が低レベルになる期間にコンデンサ３０は放電す
る。

この実施例によっても第４の実施例と同様な作用効果が
得られる。

〔第６の実施例〕 第１０因に示す第６の実施例のＰＷＭ制御回路１２ｅで
は、コンデンサ３０がＡＮＤゲート回路３２の一対の入
力端子間に接続されている。第１０心のその他の接続は
第７図と同一である。第１０１の方形波発生器３３の出
力が高レベルの期間にはＮＯＴ回路５３の出力が低レベ
ルになるため、ダイオード５０と抵抗５１とコンデンサ
３０とＮＯＴ回路５３とから成る回路が形成され、コン
デンサ３０は下側の端子が正となるように充電される。

しかる後、方形波発生器３３の出力が低レベルになると
、逆にＮＯＴ回路５３の出力が高レベルになり、ＮＯＴ
回路５３とコンデンサ６０と抵抗５２とホトトランジス
タ１９とダイオード３４ａと方形波発生器３３とから成
る放電回路（逆充電回路）が形成される。

この様に構成しても第１〜第５の実施例と同様な作用効
果を得ることができる。

〔変形例〕

本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。

ｆｉｌ　　第１１図に示すように、直流電源１にスイッ
チング素子を含むインバータ６０を接続し、インバータ
６０のスイッチング素子ｋＰＷＭ制御する場合にも適用
可能である。この場合ＶＣはインバータ６０の出力を整
流回路６１で整流し、これを、ｌ’ＷＭ制御回路１２ｆ
に入力させ、インバータ６０を制御するためのＰＷＭ波
を形成する。

（２）第６図のみに過電流保護回路を示したが、第１図
、第６図、第７９、第９図、第１０図の回路にも同様に
過電流保護回路を付加することができる。

（３）　　コンデンサ３０の充電又は放電をホトカプラ
ーを使用しないで誤差増幅器１７の出力で直接的に制御
してもよい。即ち、第１図で誤差増＠器１７の出力端子
を抵抗を介してコンデンサ３０に接続してもよい。

（４）　ＡへＤグー１回路３２、Ｎ（ＪＲゲート回路３
２ａｔへＡへＤゲート回路やＯＲゲート回路等の他のデ
ィジタル回路用論理ゲート回路に置き換えた回路構成に
することもできる。また、ＡＮＤゲート回路３２又はＮ
ＯＲゲート回路３２ａの代りに複数個の論理ゲート回路
の組み合せ回路としてもよい。

（５）　　コンデンサ６０の一端をグランドに接続しな
いで、電圧源に接続してもよい。

［発明の効果〕 上述から明らかなように本発明によれば、安価回路素子
を使用して高周波動作可能なＰＷＭ制御回路を構成する
ことができる。また、ＰＷＭ波の最大オン＠を方形波発
生器のデユティ比で決める事ができるので、従来回路の
ように高価な高精度基＊ｉｉｒ圧が不要になり、コスト
の低減を図ることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係わるスイッチングレ
ギュレータを示す回路図、 第２図は第１図のスイッチングレギュレータのＡ−０点
の電圧を示す波形図、 第６□□□は本発明の第２の実施例のスイッチングレギ
ュレータを示す回路図、 第４図は電圧制御時の第３図のＡ−Ｄ点の状態を示す波
形図、 第５図（工過電流時の第３図のＡ−Ｆ点の状態を示す波
形図、 第６図は第３の実施例のスイッチングレギュレータを示
す回路図、 第７内は第４の実施例のＰＷＭ制御回路を示す回路図、 第８因は第７図のＡ−Ｄ点の状態金示す電圧波形図、 第９図は第５の実施例の）’ＷＭ制御回路を示す回路口
、 第１０図は第６の実施例のＰＷＭ制御回路を示す回路図
、 第１１図は本発明を適用することができるインバータ装
置を示すブロック図、 第１２Ｚ＆’ｌ従来のスイッチングレギュレータを示す
回路刃、 第１３図は第１２図の各部の状態を示す電圧波形図であ
る。 ４・・・スイッチング素子、１７・・・誤差増＠器、１
９・・・ホトトランジスタ、３０・・・三角波発生用コ
ンデンサ、３２・・・ＡＮＤゲート回路、３３・・・方
形波発生器、３Ａ・・・スイッチ。 代　　理　　人　　　高　　野　　則　　次第２図 第４図 ｔ。 １ｔ２ｔ３ 第５図 第７図 ＠８図

Claims (1)

1. 【特許請求の範囲】 ［１］スイッチング素子を断続制御するためのパルス幅
   変調制御回路において、 前記スイッチング素子のデユテイ比を制御するために立
   上り及び／又は立下りの傾きが制御された三角波を発生
   する三角波発生回路と、 前記三角波発生回路に接続されており、スレシホールド
   レベルと前記三角波とを比較してパルス幅変調波を発生
   するゲート回路と を備えていることを特徴とするパルス幅変調制御回路。 ［２］スイッチング素子を断続制御するためのパルス幅
   変調制御回路において、 方形波発生器と、 前記方形波発生器から得られる方形波の周期と同一の周
   期を有し、且つ前記スイッチング素子のデユテイ比を制
   御するために立上り及び／又は立下りの傾きが制御され
   ている三角波を発生する三角波発生回路と、 前記方形波発生器に接続された第１の入力端子と前記三
   角波発生回路に接続された第２の入力端子とを有し、且
   つ前記三角波と比較するためのスレシホールドレベルを
   有し、前記三角波と前記スレシホールドレベルとの比較
   出力と前記方形波とに基づいてパルス幅変調波を出力し
   、且つ前記方形波に基づいて前記スイッチング素子の最
   大デユテイ比が決まるように構成されている論理ゲート
   回路と から成るパルス幅変調制御回路。