JPH02136066A - スイッチングレギユレータ - Google Patents
スイッチングレギユレータInfo
- Publication number
- JPH02136066A JPH02136066A JP28730388A JP28730388A JPH02136066A JP H02136066 A JPH02136066 A JP H02136066A JP 28730388 A JP28730388 A JP 28730388A JP 28730388 A JP28730388 A JP 28730388A JP H02136066 A JPH02136066 A JP H02136066A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- capacitor
- switching element
- square wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 41
- 238000007599 discharging Methods 0.000 claims abstract description 11
- 230000004044 response Effects 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Landscapes
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
本発明は過電流保獲回路全有するスイッチングレギュレ
ータに関する。
ータに関する。
従来の代表的な他励式スイッチングレギュレータは、第
４図に示すよ５に、直流電源１にトランス２の１次巻線
３全介して接続されたスイッチング素子４と、トランス
２の２次巻線５ｖＣ接続されたダイオード６．７とりア
クドル８とコンデンサ９とから成る整流平滑回路１０と
、直流出力端子１１ａ、１１ｂの出力に基づいてスイッ
チング素子４を定電圧制御する制御回路１２と、スイッ
チング素子４に直列に接続さ′ｉ′（た電流検出抵抗１
６を含む過電流保護回路とを具備している。更に詳細Ｃ
ては、電圧制御回路１２は、出力端子１１ａ。
４図に示すよ５に、直流電源１にトランス２の１次巻線
３全介して接続されたスイッチング素子４と、トランス
２の２次巻線５ｖＣ接続されたダイオード６．７とりア
クドル８とコンデンサ９とから成る整流平滑回路１０と
、直流出力端子１１ａ、１１ｂの出力に基づいてスイッ
チング素子４を定電圧制御する制御回路１２と、スイッ
チング素子４に直列に接続さ′ｉ′（た電流検出抵抗１
６を含む過電流保護回路とを具備している。更に詳細Ｃ
ては、電圧制御回路１２は、出力端子１１ａ。
１１ｂ間に接続さｉた電圧検出抵抗１４．１５を有し、
ここで検出された電圧は基準電圧源１６０基準電圧と共
に誤差増幅器１７１Ｃ入力し、両者の差（・で対応する
出力に基づいて発光ダイオード１８が発光し１発光ダイ
オード１８に光結合されたホトトランジヌタ１９の出力
が増＠器２０を介して電圧コンパレータ２１の入力とな
る。電圧コンパレータ２１は三角波発生器２２カ）ら与
えられる三角波と誤差増＠器１７の出力と全比較してＰ
Ｗ Ｍパルスを形成し、スイッチング素子４に与える
。
ここで検出された電圧は基準電圧源１６０基準電圧と共
に誤差増幅器１７１Ｃ入力し、両者の差（・で対応する
出力に基づいて発光ダイオード１８が発光し１発光ダイ
オード１８に光結合されたホトトランジヌタ１９の出力
が増＠器２０を介して電圧コンパレータ２１の入力とな
る。電圧コンパレータ２１は三角波発生器２２カ）ら与
えられる三角波と誤差増＠器１７の出力と全比較してＰ
Ｗ Ｍパルスを形成し、スイッチング素子４に与える
。
過電流保護を行うために、電流検出抵抗１５の両端電圧
はサンプリングスイッチ２２を介してコンデンサ２６に
印茄される。コンデンサ２３で保持された電圧Ｖ。は電
圧比較器２４０入力となり、基準電圧源２５の基準電圧
と比較される。基準電圧源２５は過電流レベルに対応す
るように設定され℃いるので、過電流によってコンデン
サ２３の電圧が基準電圧よりも高くなると、過電流検出
用電圧コンパレータ２４の出力状態が反転し、これによ
り、ダイオード２６を介してＰＷＭ用電圧電圧コンパレ
ータ２１御され、スイッチング素子４がオフに転換する
。電圧コンパレータ２１は電圧制動にも使用されている
ので、増＠器２０とＰＷＭ用電圧電圧コンパレータ２１
間には逆流阻止用ダイオード２７が接続さｒｃている。
はサンプリングスイッチ２２を介してコンデンサ２６に
印茄される。コンデンサ２３で保持された電圧Ｖ。は電
圧比較器２４０入力となり、基準電圧源２５の基準電圧
と比較される。基準電圧源２５は過電流レベルに対応す
るように設定され℃いるので、過電流によってコンデン
サ２３の電圧が基準電圧よりも高くなると、過電流検出
用電圧コンパレータ２４の出力状態が反転し、これによ
り、ダイオード２６を介してＰＷＭ用電圧電圧コンパレ
ータ２１御され、スイッチング素子４がオフに転換する
。電圧コンパレータ２１は電圧制動にも使用されている
ので、増＠器２０とＰＷＭ用電圧電圧コンパレータ２１
間には逆流阻止用ダイオード２７が接続さｒｃている。
ところで、第４図（で示すようにスイッチング素子４に
直列に電流検出用抵抗１６を接続し℃トランス２の１次
側で電流全検出すれば、２次側に電流検出器を設ける場
合に比べて電流検出系における１次と２次との間の絶縁
手段が不要になるという長所を有する反面、１次側の電
流はパルス的波形であるので、第４図に示すようにスイ
ッチング素子４０オン期間に同期してサンプリング用ス
イッチ２２全オンになし、電流をサンプリングし、コン
デンサ２３でホールドすることが必要になる。
直列に電流検出用抵抗１６を接続し℃トランス２の１次
側で電流全検出すれば、２次側に電流検出器を設ける場
合に比べて電流検出系における１次と２次との間の絶縁
手段が不要になるという長所を有する反面、１次側の電
流はパルス的波形であるので、第４図に示すようにスイ
ッチング素子４０オン期間に同期してサンプリング用ス
イッチ２２全オンになし、電流をサンプリングし、コン
デンサ２３でホールドすることが必要になる。
また、第４肉の回路ではＰ Ｗ Ｍ相電圧コンパレータ
２１全使用する必要がある。従って１回路構成が複雑且
つ高価になった。
２１全使用する必要がある。従って１回路構成が複雑且
つ高価になった。
別な過電流保護回路として、過電流検出用電圧コンパレ
ータ２４の出方段に過電流ラッチＭ４７’）ツブフロッ
プ全役け、過電流をランチしてスイッチング素子４を制
御するものがあるが、過電流ランチ用フリソプフ０ツブ
を設けるために必然的に回路構成か複雑且つ高価になる
。
ータ２４の出方段に過電流ラッチＭ４７’）ツブフロッ
プ全役け、過電流をランチしてスイッチング素子４を制
御するものがあるが、過電流ランチ用フリソプフ０ツブ
を設けるために必然的に回路構成か複雑且つ高価になる
。
そこで５本発明の目的は、過電流保護を簡単且つ安価な
回路で行うことができるスイッチングレギュレータ全提
供することにある。
回路で行うことができるスイッチングレギュレータ全提
供することにある。
上記目的を達成するための本発明は、直流電源をスイッ
チング素子で断続して制御さｉた直流出力電圧を得るた
めのスイッチングレギュレータに２いて、前記ヌイソラ
ング素子に流れる電流全検出するための電流検出器と、
前記スイッチング素子に流れる電流の過電流レベルに対
応する基準電圧を発生する基準電圧源と、前記電流検出
器から得られる検出電圧と前記基準電圧とを比較する電
圧コンパレータと、前記電圧コンパレータの出力で光電
されるコンデンサと、前記コンデンサ？周期的に放電さ
せるために前言己コンデンサに並列に接続された放電流
スイッチと、前記放電用スイッチを非放電状態に制御す
る第１の電圧レベルと放電状態に制御する第２の電圧レ
ベルとから成る方形波を所定周期且つ所定バルヌ幅で発
生する方形波発生器と、前記方形波が前記第１の電圧レ
ベルであると共に前記コンデンサの電圧が所定電圧レベ
ルよりも低いことに応答して前記スイッチング素子をオ
ン制御する出力を発生し、前記方形波が前記第２の指圧
レベルの期間（Ｃ前記スイッチング素子をオフ制御する
出力を発生すると共に、前記コンデンサの電圧が所定電
圧レベル以上になった時点から前記方形波が前記第１の
電圧レベルから前記第２の電圧レベルに転換するまでの
期間に前記スイッチング素子をオフ制御する出力を発生
′Ｔるゲート回路と全備えていること全特徴とするスイ
ッチングレギュレータに係わるものである。
チング素子で断続して制御さｉた直流出力電圧を得るた
めのスイッチングレギュレータに２いて、前記ヌイソラ
ング素子に流れる電流全検出するための電流検出器と、
前記スイッチング素子に流れる電流の過電流レベルに対
応する基準電圧を発生する基準電圧源と、前記電流検出
器から得られる検出電圧と前記基準電圧とを比較する電
圧コンパレータと、前記電圧コンパレータの出力で光電
されるコンデンサと、前記コンデンサ？周期的に放電さ
せるために前言己コンデンサに並列に接続された放電流
スイッチと、前記放電用スイッチを非放電状態に制御す
る第１の電圧レベルと放電状態に制御する第２の電圧レ
ベルとから成る方形波を所定周期且つ所定バルヌ幅で発
生する方形波発生器と、前記方形波が前記第１の電圧レ
ベルであると共に前記コンデンサの電圧が所定電圧レベ
ルよりも低いことに応答して前記スイッチング素子をオ
ン制御する出力を発生し、前記方形波が前記第２の指圧
レベルの期間（Ｃ前記スイッチング素子をオフ制御する
出力を発生すると共に、前記コンデンサの電圧が所定電
圧レベル以上になった時点から前記方形波が前記第１の
電圧レベルから前記第２の電圧レベルに転換するまでの
期間に前記スイッチング素子をオフ制御する出力を発生
′Ｔるゲート回路と全備えていること全特徴とするスイ
ッチングレギュレータに係わるものである。
本発明にｓ−けるコンデンサは、過電流検出用電圧コン
パレータの出力を保持する機能を有する。
パレータの出力を保持する機能を有する。
なお、このコンデンサを電圧制御における三角波発生用
として兼用することができる。コンデンサは放富用スイ
ッチによって周期的に放雷さするので、過電流状態が解
消された時には自動的に足常動作に戻る。ゲート回路は
方形波とコンデンサ電圧との論理出力を発生し、ＰＷＭ
ノくルスをスイッチング素子に与える。ゲート回路とコ
ンデンサの放電用スイッチとの両方が方形波で制御され
るため、出力電圧全垂下して過電流を保護することカニ
可能になる。
として兼用することができる。コンデンサは放富用スイ
ッチによって周期的に放雷さするので、過電流状態が解
消された時には自動的に足常動作に戻る。ゲート回路は
方形波とコンデンサ電圧との論理出力を発生し、ＰＷＭ
ノくルスをスイッチング素子に与える。ゲート回路とコ
ンデンサの放電用スイッチとの両方が方形波で制御され
るため、出力電圧全垂下して過電流を保護することカニ
可能になる。
次に、第１図〜第６図を参照して本発明の実施例に係わ
るスイッチングレギュレータを説明する。
るスイッチングレギュレータを説明する。
但し、第１図に訃いて第４図と共通する部分には同一の
符号を付してその説明を省略する。
符号を付してその説明を省略する。
過電流検出用電圧コンパレータ２Ａとグランドとの間に
接続さｆｔたコンデンサ６０は正常動作時には電圧制御
用の三角波を発生し、過電流時にはコンパレータ２４の
出力を保持するものである。
接続さｆｔたコンデンサ６０は正常動作時には電圧制御
用の三角波を発生し、過電流時にはコンパレータ２４の
出力を保持するものである。
コンデンサ３００充Ｎを電圧制御用の誤差増幅器１７の
出力に応答して制御して三角波の傾きを変えるために、
Ｎ源端子３１とコンデンサ６０との間に可変インピーダ
ンス素子としてのホトトランジスタ１９が接続されてい
る。
出力に応答して制御して三角波の傾きを変えるために、
Ｎ源端子３１とコンデンサ６０との間に可変インピーダ
ンス素子としてのホトトランジスタ１９が接続されてい
る。
コンデンサ３０に差動に接続されたスイッチ３２はコン
デンサ３０を周期的に放電させるためのものであり、方
形波発生器６６の出力でオン・オフ制御される。
デンサ３０を周期的に放電させるためのものであり、方
形波発生器６６の出力でオン・オフ制御される。
方形波発生器６３はＦ Ｅ Ｔから成るスイッチング素
子４のオン・オフ周期に等しい一足周期で方形波を発生
するものであり、この実施例では第１の電圧レベル（低
レベル）の出力でスイッチ３２をオフに制御し、第２の
電圧レベルｃ高レベル）の出力でスイッチ３２をオンに
制御する。
子４のオン・オフ周期に等しい一足周期で方形波を発生
するものであり、この実施例では第１の電圧レベル（低
レベル）の出力でスイッチ３２をオフに制御し、第２の
電圧レベルｃ高レベル）の出力でスイッチ３２をオンに
制御する。
ＮＯＲゲート回路３４の一方の入力端子はコンデンサ５
０に接続さｔＬ、他方の入力端子は方形波発生器６３に
接続され、出力端子はスイッチング素子４の制御端子即
ちゲートに接続されている。
０に接続さｔＬ、他方の入力端子は方形波発生器６３に
接続され、出力端子はスイッチング素子４の制御端子即
ちゲートに接続されている。
第１図の回路が非過電流状態にあり、誤差増幅器１７の
出力が第２図（５）に示すように徐々に高くなったとす
れば、スイッチング素子４０オン期間は徐々に短くなる
。これを更に詳しく説明すると、放電用スイッチ６２は
第２図（Ｂ）の方形波の高レベル期間ｔｏ〜ｔ１でオン
になり、コンデンサ３０の電圧は第２図（Ｃ）に示すよ
うに７ホ゛ルトになる。１１時点で方形波が低レベルに
なると、放電用スイッチ６２がオフになジ、コンデンサ
３０の充電が開始すル。コンデンサ３０の充電はホトト
ランジスタ１９を介して行われる。ホトトランジスタ１
９は第２１囚に示す誤差出力が大きい時に低い抵抗値に
なジ、誤差出力が小さい時に高い抵抗値になる。
出力が第２図（５）に示すように徐々に高くなったとす
れば、スイッチング素子４０オン期間は徐々に短くなる
。これを更に詳しく説明すると、放電用スイッチ６２は
第２図（Ｂ）の方形波の高レベル期間ｔｏ〜ｔ１でオン
になり、コンデンサ３０の電圧は第２図（Ｃ）に示すよ
うに７ホ゛ルトになる。１１時点で方形波が低レベルに
なると、放電用スイッチ６２がオフになジ、コンデンサ
３０の充電が開始すル。コンデンサ３０の充電はホトト
ランジスタ１９を介して行われる。ホトトランジスタ１
９は第２１囚に示す誤差出力が大きい時に低い抵抗値に
なジ、誤差出力が小さい時に高い抵抗値になる。
従ッて、コンデンサ６０の電圧即ち三角波の傾きは誤差
出力に応じ℃変化する。１１時点力）らホトトランジス
タ１９で制御された時定数でコンデンサ３０の光電が開
始すると、コンデンサ６０の電圧は第２図（Ｃ）に示す
ように徐々に高くなる。ＮＯＲゲート回路３４はしきい
値Ｖ１ｈを有しているので、コンデンサ電圧がしきい値
７１６９士になると、論理動作全開始する。ｔ１〜ｔ２
期間ではへＯＲゲート回路６４の両方の入力が低レベル
であるので、第２図Ωに示すように高レベルの出力が得
られる。
出力に応じ℃変化する。１１時点力）らホトトランジス
タ１９で制御された時定数でコンデンサ３０の光電が開
始すると、コンデンサ６０の電圧は第２図（Ｃ）に示す
ように徐々に高くなる。ＮＯＲゲート回路３４はしきい
値Ｖ１ｈを有しているので、コンデンサ電圧がしきい値
７１６９士になると、論理動作全開始する。ｔ１〜ｔ２
期間ではへＯＲゲート回路６４の両方の入力が低レベル
であるので、第２図Ωに示すように高レベルの出力が得
られる。
ｔ２〜ｔ３期間では一方の入力が高レベル、他方の入力
が低レベルになるので、ＮＯＲゲート回路３４の出力は
低レベルになる。ｔ３時点になると第２図（Ｂ）に示す
ように方形波が高レベルになって放電用スイッチ３２が
オンになるため、第２図（Ｃ）のコンデンサ電圧は零に
なる。ｔ３〜ｔ４期間では一方の入力が低レベル、他方
の入力が高レベルであるので、ｈＯＲゲート回路６４の
出力は低レベルである。
が低レベルになるので、ＮＯＲゲート回路３４の出力は
低レベルになる。ｔ３時点になると第２図（Ｂ）に示す
ように方形波が高レベルになって放電用スイッチ３２が
オンになるため、第２図（Ｃ）のコンデンサ電圧は零に
なる。ｔ３〜ｔ４期間では一方の入力が低レベル、他方
の入力が高レベルであるので、ｈＯＲゲート回路６４の
出力は低レベルである。
１４期間になつ又再び内入力が低レベルになると、ＮＯ
Ｒゲート回路３．！ｉの出力が高レベルになる。
Ｒゲート回路３．！ｉの出力が高レベルになる。
第２図ＣＤに示すＮＯＲゲート回路３４の出力パルスの
幅は第２１囚の誤差出力に対して反比例的に変化する。
幅は第２１囚の誤差出力に対して反比例的に変化する。
即ち、直流出力電圧が高くなると、スイッチング素子４
０オン期間が短くなり、定電圧化が達成さｆ（る。な訃
、スイッチング素子４の最大のオン時間幅は方形波の低
レベル期間と等しい。
０オン期間が短くなり、定電圧化が達成さｆ（る。な訃
、スイッチング素子４の最大のオン時間幅は方形波の低
レベル期間と等しい。
第３図は過電流状態が生じた時の各部の波形を示す。１
０時点で負荷短絡等の過電流状態が生じると、出力電圧
は低下し、第５１囚（て示す誤差増幅器１７の出力も低
下する。一方、電流検出抵抗１３に流れる電流が増大す
るために第６図■に示すように電流検出抵抗１３から得
られる検出電圧Ｖｄが基準重圧源２５の基準電圧ｖｒよ
りも高くなり。
０時点で負荷短絡等の過電流状態が生じると、出力電圧
は低下し、第５１囚（て示す誤差増幅器１７の出力も低
下する。一方、電流検出抵抗１３に流れる電流が増大す
るために第６図■に示すように電流検出抵抗１３から得
られる検出電圧Ｖｄが基準重圧源２５の基準電圧ｖｒよ
りも高くなり。
コンパレータ２Ａの出力が第６図［Ｆ］に示すように高
レベルになる。コンデンサ６０はコンパレータ２４の出
力電圧によって急速に充電され、第６図（Ｃ）に示すよ
うにＮＯＲゲート回路３４のしきい愼ｖｔｈを越える値
になる。この結果、ｔＱ％ｔ、期間ではＮ（ＪＲゲート
回路３４の一方の入力が高レベル。
レベルになる。コンデンサ６０はコンパレータ２４の出
力電圧によって急速に充電され、第６図（Ｃ）に示すよ
うにＮＯＲゲート回路３４のしきい愼ｖｔｈを越える値
になる。この結果、ｔＱ％ｔ、期間ではＮ（ＪＲゲート
回路３４の一方の入力が高レベル。
他方の入力が低レベルであるので、出力が低レベルにな
ジ、スイッチング素子４がオフ制御される。
ジ、スイッチング素子４がオフ制御される。
１１時点になると、第３図■）に示す方形波が高レベル
になって放電用スイッチ６２がオンになるため。
になって放電用スイッチ６２がオンになるため。
コンデンサ６０の電圧が７になる。コンデンサ３０の電
圧が零になっても、方形波が高レベルであるためＮＯＲ
ゲート回路３４の出力はｔ２時点まで低レベルに保たれ
る。ｔ２時点で方形波が低レベルになると、ＮＯＲゲー
ト６４０両入力が低レベルとなり、その出力が高レベル
になるので、スイッチング素子４は再びオンになる。負
荷の過電流状態が解消さｎていなければ、１３時点で再
びコンパレータ２４の出力が高レベルにな９．１ｏ時点
と同様にスイッチング素子４がオフになる。
圧が零になっても、方形波が高レベルであるためＮＯＲ
ゲート回路３４の出力はｔ２時点まで低レベルに保たれ
る。ｔ２時点で方形波が低レベルになると、ＮＯＲゲー
ト６４０両入力が低レベルとなり、その出力が高レベル
になるので、スイッチング素子４は再びオンになる。負
荷の過電流状態が解消さｎていなければ、１３時点で再
びコンパレータ２４の出力が高レベルにな９．１ｏ時点
と同様にスイッチング素子４がオフになる。
なか、第３崗（ト）に示すようにスイッチング素子４に
流れる電流に対応する検出電圧Ｖｄの振幅が高くなるに
つれて第３図［Ｆ］に示すようにＮＯＲゲート回路６４
の出力パルス幅即ちスイッチング素子４のオン時間幅が
狭くなる。
流れる電流に対応する検出電圧Ｖｄの振幅が高くなるに
つれて第３図［Ｆ］に示すようにＮＯＲゲート回路６４
の出力パルス幅即ちスイッチング素子４のオン時間幅が
狭くなる。
本実施例のスイッチングレギュレータでは、コンパレー
タ２４と、コンデンサ６０と、 放電用スイッチ３２と
、方形波発生器３３と、Ｎ（ＪＲゲート回路６４と力）
ら成る簡単な回路で過電流を防止することができる。ま
た、第４図のコンパレータ２１の代！ＩｃＮＯＲゲート
回路６４を設けるので、低コスト化が可能になる。また
、コンデンサ３０は過電流検出の保持用として機能する
と共に電圧制御の三角波発生用としても機能するので、
回路溝底が筒略化されている。
タ２４と、コンデンサ６０と、 放電用スイッチ３２と
、方形波発生器３３と、Ｎ（ＪＲゲート回路６４と力）
ら成る簡単な回路で過電流を防止することができる。ま
た、第４図のコンパレータ２１の代！ＩｃＮＯＲゲート
回路６４を設けるので、低コスト化が可能になる。また
、コンデンサ３０は過電流検出の保持用として機能する
と共に電圧制御の三角波発生用としても機能するので、
回路溝底が筒略化されている。
本発明は上述の実施例に限定さｆするものでなく。
変形が可能なものである。例えば、方形波の低レベル期
間に放電用スイッチ３２をオン制御するよう（て購成し
、ＮＯＲゲート回路６４の代りに排他的ＯＲゲートとし
てもよい。
間に放電用スイッチ３２をオン制御するよう（て購成し
、ＮＯＲゲート回路６４の代りに排他的ＯＲゲートとし
てもよい。
また、電圧制御回路を独立に設け、コンデンサ６０等全
過電流保護のみに使用するようにしてもよい。
過電流保護のみに使用するようにしてもよい。
また、主回路の異なる種々のスイッチングレギュレータ
に本発明を適用することが可能である。
に本発明を適用することが可能である。
上述から明らかなように本発明によれば、簡単な回路で
過電流保護を達成することができる。
過電流保護を達成することができる。
第１図は本発明の実施例に係わるスイッチングレギュレ
ータを示す回路図、 第２図は第１図のスイッチングレギュレータの電圧制御
時のＡ−Ｄ点の電圧を示す波形図。 第６図は第１図のスイッチングレギュレータの過電流時
の＠部の状態を示す波形図。 第４図は従来のスイッチングレギュレータを示す回路図
である。 １・・・電源、４・・・スイッチング素子、１３・・・
電流検出ｍ抗、２４・・・コンパレータ“、３０・０．
コンデンサ、６２・・・放電用スイッチ、３３・・方形
波発生器、６４・・・ＮＯＲゲート回路。 代 理 人 高 野 則 次第３ 図 第２図 ｔ。 １ｔ２ｔ３
ータを示す回路図、 第２図は第１図のスイッチングレギュレータの電圧制御
時のＡ−Ｄ点の電圧を示す波形図。 第６図は第１図のスイッチングレギュレータの過電流時
の＠部の状態を示す波形図。 第４図は従来のスイッチングレギュレータを示す回路図
である。 １・・・電源、４・・・スイッチング素子、１３・・・
電流検出ｍ抗、２４・・・コンパレータ“、３０・０．
コンデンサ、６２・・・放電用スイッチ、３３・・方形
波発生器、６４・・・ＮＯＲゲート回路。 代 理 人 高 野 則 次第３ 図 第２図 ｔ。 １ｔ２ｔ３
Claims (1)
- 【特許請求の範囲】 ［１］直流電源電圧をスイッチング素子で断続して制御
された直流出力電圧を得るためのスイッチングレギュレ
ータにおいて、 前記スイツチング素子に流れる電流を検出するための電
流検出器と、 前記スイツチング素子に流れる電流の過電流レベルに対
応する基準電圧を発生する基準電圧源と、前記電流検出
器から得られる検出電圧と前記基準電圧とを比較する電
圧コンパレータと、 前記電圧コンパレータの出力で充電されるコンデンサと
、 前記コンデンサを周期的に放電させるために前記コンデ
ンサに並列に接続された放電用スイッチと、 前記放電用スイッチを非放電状態に制御する第１の電圧
レベルと放電状態に制御する第２の電圧レベルとから成
る方形波を所定周期且つ所定パルス幅で発生する方形波
発生器と、 前記方形波が前記第１の電圧レベルであると共に前記コ
ンデンサの電圧が所定電圧レベルよりも低いことに応答
して前記スイッチング素子をオン制御する出力を発生し
、前記方形波が前記第２の電圧レベルの期間に前記スイ
ッチング素子をオフ制御する出力を発生すると共に、前
記コンデンサの電圧が所定電圧レベル以上になつた時点
から前記方形波が前記第１の電圧レベルから前記第２の
電圧レベルに転換するまでの期間に前記スイッチング素
子をオフ制御する出力を発生するゲート回路と を備えていることを特徴とするスイッチングレギュレー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28730388A JPH06106020B2 (ja) | 1988-11-14 | 1988-11-14 | スイッチングレギユレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28730388A JPH06106020B2 (ja) | 1988-11-14 | 1988-11-14 | スイッチングレギユレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02136066A true JPH02136066A (ja) | 1990-05-24 |
| JPH06106020B2 JPH06106020B2 (ja) | 1994-12-21 |
Family
ID=17715627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28730388A Expired - Fee Related JPH06106020B2 (ja) | 1988-11-14 | 1988-11-14 | スイッチングレギユレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06106020B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0488385U (ja) * | 1990-11-30 | 1992-07-31 | ||
| JPH05505091A (ja) * | 1990-04-26 | 1993-07-29 | シーメンス アクチエンゲゼルシヤフト | 電流制限回路付き直流電力変換器 |
| JP2004153922A (ja) * | 2002-10-30 | 2004-05-27 | Seiko Instruments Inc | スイッチングレギュレータ |
| JP2006238572A (ja) * | 2005-02-24 | 2006-09-07 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
-
1988
- 1988-11-14 JP JP28730388A patent/JPH06106020B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05505091A (ja) * | 1990-04-26 | 1993-07-29 | シーメンス アクチエンゲゼルシヤフト | 電流制限回路付き直流電力変換器 |
| JPH0488385U (ja) * | 1990-11-30 | 1992-07-31 | ||
| JP2004153922A (ja) * | 2002-10-30 | 2004-05-27 | Seiko Instruments Inc | スイッチングレギュレータ |
| JP2006238572A (ja) * | 2005-02-24 | 2006-09-07 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06106020B2 (ja) | 1994-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247239A (en) | Dual dc/dc voltage converter power system | |
| JP2675509B2 (ja) | 力率補正回路 | |
| US5412556A (en) | Switched mode power supply circuit including a control circuit having two modes of operation each mode selected in dependence on the power to be supplied at the output | |
| US7436685B2 (en) | Piecewise on-time modulation apparatus and method for a power factor corrector | |
| US8085562B2 (en) | Merged ramp/oscillator for precise ramp control in one cycle PFC converter | |
| US5550498A (en) | Method and apparatus for charge pulse-width modulation control | |
| TW201541845A (zh) | 用於調節電源變換系統的輸出電流的系統控制器和方法 | |
| US5650715A (en) | Method and apparatus for sensing current in power supplies | |
| US9564810B2 (en) | Switched mode power supply | |
| KR970705864A (ko) | 정현파 입력 변환기(Converter Circuit to which Sine Wave is Inputted) | |
| US6469483B2 (en) | PWM control circuit for DC-DC converter | |
| US7049800B2 (en) | Switching mode voltage regulator and method thereof | |
| US11703550B2 (en) | Resonance voltage attenuation detection circuit, semiconductor device for switching power, and switching power supply | |
| US6633193B1 (en) | Method of forming a switching device and structure therefor | |
| JPH02136066A (ja) | スイッチングレギユレータ | |
| US5745357A (en) | Regulator circuit and multi-output switching power unit using the regulator circuit | |
| US20230070846A1 (en) | Systems and methods for power detection | |
| JP3371960B2 (ja) | 直流−直流変換器 | |
| SU1735978A1 (ru) | Регулируемый источник вторичного электропитани | |
| JP2797495B2 (ja) | スイッチング電源の異常検出回路 | |
| JP2838455B2 (ja) | 無停電電源装置 | |
| JPH06133553A (ja) | Ｐｗｍコンバータの制御回路 | |
| JP3139518B2 (ja) | 直流−直流変換器 | |
| JP3063812B2 (ja) | 直流−直流変換器 | |
| JPH06209572A (ja) | 電力変換装置におけるスイッチング素子の保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |