JP2011061839A - 精密三角波形生成器 - Google Patents

Abstract

【課題】三角波形の品質をさらに正確に制御するためのシステムおよび方法を提供すること。
【解決手段】三角波形生成器は、容量素子、調整器、および制御回路を含むものとして規定される。調整器は、第１の制御信号に応答して容量素子を充電し、第２の制御信号に応答して容量素子を放電するように構成される。制御回路は、基準波形に応答し、第１および第２の制御信号を生成する。一例において、制御回路は、基準波形の振幅、周波数、位相、および対称性に応答して、第１および第２の制御信号を生成する。
【選択図】図１

Description

（優先権の主張）
本出願は、米国仮出願第６０／７２７，４０４号（２００５年１０月１７日出願）の優先権の利益を主張し、この仮出願は、参照により援用される。

（技術分野）
本発明は一般に、パルス幅変調された電力変換器に関し、より詳細には、例えば、インターリーブされたパルス幅変調増幅器において使用される三角波を生成する精密三角波形生成器に関する。

音響への応用に対するパルス幅変調（ＰＷＭ）増幅は、必然的に相当な電力量を消費する線形装置ではなく、スイッチとして動作する出力装置を組み込むことによって、効率を増加するために用いられている。ＰＷＭ増幅器において、音響入力信号は、パルス幅変調された波形に変換される。この目的に対して、音響信号は増幅器に提供され、例えば音響信号の大きさに基づいて、方形波の幅を変調する。変調された波形は、十分に飽和されたか、またはオフであるスイッチとして、一つ以上の出力装置を駆動するために使用される。その出力装置は、しばしばスイッチング電力トランジスタを用いてインプリメントされるものであり、半ブリッジの対の一方の装置が、出力に対して正の電圧にスイッチし、もう一方の装置が出力に対して負の電圧にスイッチするように、半ブリッジの対において位置決めされ得る。スイッチされた出力信号は、ローパスフィルタの入力へと提供され得、高調波信号および所望の出力波形のスペクトルを超える側波帯を取り除くことを試みる。そのフィルタされたアナログ信号は、スピーカなどの負荷を駆動するために使用される。

三角波形生成器は、パルス幅変調された波形を生成するための音響信号を変調するために使用される。そのような三角波形生成器は、周波数が所定の制御電圧に応答する電圧制御発振器を用い得る。そのような三角波形生成器によって生成された三角波形は、基準周波数に対して位相がロックされ得る。その三角波形は、制御電圧によって変調され得、その振幅をパルス幅にマッピングする。現在のところ、三角波形生成器は、三角波の大きさ、周波数、対称性、および／または位相のうちの一つ以上を同時に制御することはできない。

したがって、三角波形の品質をさらに正確に制御するためのシステムおよび方法が必要とされる。

（要旨）
容量素子と、調節器と、制御回路とを備える三角波形生成器が記載される。この調節器は、第１の制御信号に応答して容量素子を充電し、第２の制御信号に応答して容量素子を放電するように構成されている。この制御回路は、基準波形に応答して第１の制御信号および第２の制御信号を生成する。一例では、この制御回路は、基準波形の振幅、周波数、位相および対称性とに応答して第１の制御信号および第２の制御信号を生成する。

以下の図および詳細な説明を精査すると、本発明の別のシステム、方法、特徴および利点は、当業者に明らかになる。そのようなさらなるシステム、方法、特徴および利点全てが、本明細書内に含まれ、本発明の範囲内であり、かつ添付の特許請求の範囲によって保護されることが意図される。

本発明はさらに、以下の手段を提供する。

（項目１）
容量素子と、
該容量素子を充電および放電するように構成された調節器であって、第１の制御信号に応答して該容量素子を充電し、第２の制御信号に応答して該容量素子を放電する、調節器と、
基準波形に応答して該第１の制御信号および該第２の制御信号を生成する制御回路と
を備える、三角波形生成器。

（項目２）
上記制御回路が、上記基準波形の周波数および位相に応答して上記第１の制御信号および上記第２の制御信号を生成する、項目１に記載の三角波形生成器。

（項目３）
上記制御回路が、
上記第１の制御信号を生成するように適合された第１のセットのチャージポンプと、
上記第２の制御信号を生成するように適合された第２のセットのチャージポンプと
を備え、該第１のセットのチャージポンプと該第２のセットのチャージポンプとが、該第１の制御信号および該第２の制御信号を生成するように相互結合している、項目２に記載の三角波形生成器。

（項目４）
生成された三角波形に応答してウィンドウコンパレータ信号を生成するウィンドウ検出回路と、
該ウィンドウコンパレータ信号と上記基準波形とに応答して出力信号を生成する第１の位相周波数検出器と、
該ウィンドウコンパレータ信号の反転バージョンと該基準波形の反転バージョンとに応答して出力信号を生成する第２の位相周波数検出器と
を備える、項目２に記載の三角波形生成器。

（項目５）
上記制御回路が、
上記第１の制御信号を生成するように適合された第１のセットのチャージポンプと、
上記第２の制御信号を生成するように適合された第２のセットのチャージポンプと
をさらに備える、項目４に記載の三角波形生成器。

（項目６）
上記第１のセットのチャージポンプと上記第２のセットのチャージポンプとが、上記第１の制御信号および上記第２の制御信号を生成するように相互結合している、項目５に記載の三角波形生成器。

（項目７）
上記第１のセットのチャージポンプが、
上記第１の位相周波数検出器の出力信号と該第１の位相周波数検出器の出力信号の反転バージョンとに応答する主チャージポンプであって、上記第１の制御信号を生成するのに使用する交換電流Ｉｒを提供する、主チャージポンプと、
上記第２の位相周波数検出器の出力信号と該第２の位相周波数検出器の出力信号の反転バージョンとに応答する二次チャージポンプであって、該第１の制御信号を生成するのに使用する交換電流Ｋ×Ｉｒを提供する、二次チャージポンプと
を備える、項目５に記載の三角波形生成器。

（項目８）
上記第２のセットのチャージポンプが、
上記第２の位相周波数検出器の出力信号と該第２の位相周波数検出器の出力信号の反転バージョンとに応答するさらなる主チャージポンプであって、上記第２の制御信号を生成するのに使用する交換電流Ｉｒを提供する、さらなる主チャージポンプと、
上記第１の位相周波数検出器の出力信号と該第１の位相周波数検出器の出力信号の反転バージョンとに応答するさらなる二次チャージポンプであって、該第２の制御信号を生成するのに使用する交換電流Ｋ×Ｉｒを提供する、さらなる二次チャージポンプと
を備える、項目７に記載の三角波形生成器。

（項目９）
上記ウィンドウ検出回路が、
上記生成された三角波形を上限電圧と比較して対応の出力信号を生成するように配置された第１のコンパレータと、
該生成された三角波形を下限電圧と比較して対応の出力信号を生成するように配置された第２のコンパレータと、
該第１のコンパレータの出力信号および該第２のコンパレータの出力信号に応答して上記ウィドウコンパレータ信号を生成するフリップフロップと
を備える、項目４に記載の三角波形生成器。

（項目１０）
上記フリップフロップがさらに、上記第１のコンパレータの出力信号および上記第２のコンパレータの出力信号に応答して上記ウィドウコンパレータ信号の反転バージョンを生成する、項目９に記載の三角波形生成器。

（項目１１）
第１の基準信号および第２の基準信号を提供する基準波形生成器と、
該第１の基準信号の周波数および位相を追跡することによって第１の三角波形信号を生成し、該第２の基準信号の周波数および位相を追跡することによって第２の三角波形信号を生成する三角波形生成器と
を備える、波形生成器。

（項目１２）
上記基準波形生成器がマスターモードおよびスレーブモードで動作可能であり、該マスターモードでは、上記第１の基準信号および上記第２の基準信号は、上記基準波形生成器の内部で生成された固定クロック信号に応答して生成され、該スレーブモードでは、該第１の基準信号および該第２の基準信号は、外部で生成されたクロック信号に応答して生成される、項目１１に記載の波形生成器。

（項目１３）
上記基準波形生成器が、
上記第１の基準信号および上記第２の基準信号の各々の周波数および位相に対応するデータを受信するように適合された位相／周波数レジスタと、
該位相／周波数レジスタ内のデータおよびクロック信号に応答して該第１の基準信号および該第２の基準信号の生成に用いられる一つ以上の制御信号を生成するカウンタと
を備える、項目１１に記載の波形生成器。

（項目１４）
上記三角波形生成器が、
第１の容量素子と、
該第１の容量素子を充電および放電するように構成された第１の調節器であって、第１の制御信号に応答して該第１の容量素子を充電し、第２の制御信号に応答して該第１の容量素子を放電する、第１の調節器と、
上記第１の基準信号に応答して該第１の制御信号および該第２の制御信号を生成する第１の制御回路と、
第２の容量素子と、
該第２の容量素子を充電および放電するように構成された第２の調節器であって、第３の制御信号に応答して該第２の容量素子を充電し、第４の制御信号に応答して該第２の容量素子を放電する、第２の調節器と、
上記第２の基準信号に応答して該第１の制御信号および該第２の制御信号を生成する第２の制御回路と
を備える、項目１１に記載の波形生成器。

（項目１５）
上記第１の制御回路が、上記第１の基準信号の周波数および位相に応答して上記第１の制御信号および上記第２の制御信号を生成する、項目１４に記載の波形生成器。

（項目１６）
上記第１の制御回路が、
上記第１の制御信号を生成するように適合された第１のセットのチャージポンプと、
上記第２の制御信号を生成するように適合された第２のセットのチャージポンプと
を備え、該第１のセットのチャージポンプと該第２のセットのチャージポンプとが、該第１の制御信号および該第２の制御信号を生成するように相互結合している、項目１５に記載の波形生成器。

（項目１７）
上記第１の制御回路が、
上記第１の三角波形に応答してウィンドウコンパレータ信号を生成するウィンドウ検出回路と、
該ウィンドウコンパレータ信号と上記第１の基準波形とに応答して出力信号を生成する第１の位相周波数検出器と、
該ウィンドウコンパレータ信号の反転バージョンと該第１の基準波形の反転バージョンとに応答して出力信号を生成する第２の位相周波数検出器と
を備える、項目１５に記載の波形生成器。

（項目１８）
上記第１の制御回路が、
上記第１の制御信号を生成するように適合された第１のセットのチャージポンプと、
上記第２の制御信号を生成するように適合された第２のセットのチャージポンプと
をさらに備える、項目１６に記載の波形生成器。

（項目１９）
上記第１のセットのチャージポンプと上記第２のセットのチャージポンプとが、上記第１の制御信号および上記第２の制御信号を生成するように相互結合している、項目１８に記載の波形生成器。

（項目２０）
上記第１のセットのチャージポンプが、
上記第１の位相周波数検出器の出力信号と該第１の位相周波数検出器の出力信号の反転バージョンとに応答する主チャージポンプであって、上記第１の制御信号を生成するのに使用する交換電流Ｉｒを提供する、主チャージポンプと、
上記第２の位相周波数検出器の出力信号と該第２の位相周波数検出器の出力信号の反転バージョンとに応答する二次チャージポンプであって、該第１の制御信号を生成するのに使用する交換電流Ｋ×Ｉｒを提供する、二次チャージポンプと
を備える、項目１９に記載の波形生成器。

（項目２１）
上記第２のセットのチャージポンプが、
上記第２の位相周波数検出器の出力信号と該第２の位相周波数検出器の出力信号の反転バージョンとに応答するさらなる主チャージポンプであって、上記第２の制御信号を生成するのに使用する交換電流Ｉｒを提供する、さらなる主チャージポンプと、
上記第１の位相周波数検出器の出力信号と該第１の位相周波数検出器の出力信号の反転バージョンとに応答するさらなる二次チャージポンプであって、該第２の制御信号を生成するのに使用する交換電流Ｋ×Ｉｒを提供する、さらなる二次チャージポンプと
を備える、項目２０に記載の波形生成器。

（項目２２）
上記ウィンドウ検出回路が、
上記第１の三角波形を上限電圧と比較して対応の出力信号を生成するように配置された第１のコンパレータと、
該第１の三角波形を下限電圧と比較して対応の出力信号を生成するように配置された第２のコンパレータと、
該第１のコンパレータの出力信号および該第２のコンパレータの出力信号に応答して上記ウィドウコンパレータ信号を生成するフリップフロップと
を備える、項目１７に記載の波形生成器。

（項目２３）
上記フリップフロップがさらに、上記第１のコンパレータの出力信号および上記第２のコンパレータの出力信号に応答して上記ウィドウコンパレータ信号の反転バージョンを生成する、項目２２に記載の波形生成器。

（項目２４）
パワーステージと、
第１の基準信号および第２の基準信号を提供する基準波形生成器であって、該第１の基準信号と該第２の基準信号は位相が異なる、基準波形生成器と、
該第１の基準信号の振幅、周波数および位相を追跡することによって第１の三角波形を生成し、該第２の基準信号の振幅、周波数および位相を追跡することによって第２の三角波形を生成する三角波形生成器と、
入力信号、該第１の三角波形信号および該第２の三角波形信号とに応答して該パワーステージを駆動するようにインターリーブドＰＷＭパルスを生成するインターリーブドＰＷＭ増幅器と
を備える、増幅器。

（項目２５）
電荷を格納する手段と、
該格納する手段を充電および放電する調節器手段であって、第１の制御信号に応答して該格納する手段を充電し、第２の制御信号に応答して該格納する手段を放電する、調節器手段と、
基準波形に応答して該第１の制御信号および該第２の制御信号を生成する制御手段と
を備える、三角波形生成器。

（項目２６）
上記制御手段が、上記基準波形の周波数および位相に応答して上記第１の制御信号および上記第２の制御信号を生成する、項目２５に記載の三角波形生成器。

（項目２７）
上記制御手段が、
上記第１の制御信号を生成するように適合された第１のチャージポンプ手段と、
上記第２の制御信号を生成するように適合された第２のチャージポンプ手段と
とを備え、該第１のチャージポンプ手段と該第２のチャージポンプ手段とが、該第１の制御信号および該第２の制御信号を生成するように相互結合している、項目２６に記載の三角波形生成器。

（項目２８）
生成された三角波形に応答してウィンドウコンパレータ信号を生成するウィンドウ検出手段と、
該ウィンドウコンパレータ信号と上記基準波形とに応答して出力信号を生成する第１の位相周波数検出器手段と、
該ウィンドウコンパレータ信号の反転バージョンと該基準波形の反転バージョンとに応答して出力信号を生成する第２の位相周波数検出器手段と
を備える、項目２６に記載の三角波形生成器。

（項目２９）
上記制御手段が、
上記第１の制御信号を生成する第１のチャージポンプ手段と、
上記第２の制御信号を生成する第２のチャージポンプ手段と
をさらに備える、項目２７に記載の三角波形生成器。

（項目３０）
上記第１のチャージポンプ手段と上記第２のチャージポンプ手段とが、上記第１の制御信号および上記第２の制御信号を生成するように相互結合している、項目２９に記載の三角波形生成器。

（項目３１）
上記第１のチャージポンプ手段が、
上記第１の位相周波数検出器手段の出力信号と該第１の位相周波数検出器手段の出力信号の反転バージョンとに応答して、上記第１の制御信号を生成するのに使用する交換電流Ｉｒを提供する主チャージポンプ手段と、
上記第２の位相周波数検出器手段の出力信号と該第２の位相周波数検出器手段の出力信号の反転バージョンとに応答して、上記第１の制御信号を生成するのに使用する交換電流Ｋ×Ｉｒを提供する二次チャージポンプ手段と
を備える、項目２９に記載の三角波形生成器。

（項目３２）
上記第２のチャージポンプ手段が、
上記第２の位相周波数検出器手段の出力信号と該第２の位相周波数検出器手段の出力信号の反転バージョンとに応答して、上記第２の制御信号を生成するのに使用する交換電流Ｉｒを提供するさらなる主チャージポンプ手段と、
上記第１の位相周波数検出器手段の出力信号と該第１の位相周波数検出器手段の出力信号の反転バージョンとに応答して、該第２の制御信号を生成するのに使用する交換電流Ｋ×Ｉｒを提供するさらなる二次チャージポンプ手段と
を備える、項目３１に記載の三角波形生成器。

（項目３３）
上記ウィンドウ検出手段が、
上記生成された三角波形と上限電圧との比較に応答して出力信号を生成する第１のコンパレータ手段と、
該生成された三角波形と下限電圧との比較に応答して出力信号を生成する第２のコンパレータ手段と、
該第１のコンパレータ手段の出力信号および該第２のコンパレータ手段の出力信号に応答して上記ウィドウコンパレータ信号を生成するフリップフロップと
を備える、項目３０に記載の三角波形生成器。

（項目３４）
三角波形を生成する方法であって、
第１の制御信号に応答して、該三角波形の第１のランプを生成するように容量素子を充電することと、
第２の制御信号に応答して、該三角波形の相補的な第２のランプを生成するように該容量素子を放電することと、
該第１の制御信号と該第２の制御信号とを生成するように基準信号の位相および周波数を追跡することと
を包含する、方法。

本発明により、三角波形の品質をさらに正確に制御するためのシステムおよび方法が提供され得る。

図１は、二つのインターリーブ次数を有するパルス幅変調された増幅器の略ブロック図である。 図１に示されたシステムに用いられ得る例示的な位相周波数制御システムの略ブロック図である。 図１に示されたシステムに用いられ得る例示的な三角波生成システムの略ブロック図である。 図１に示されたシステムに用いられ得るさらなる例示的な位相周波数制御システムの略ブロック図である。 図１に示されたシステムに用いられ得るさらなる例示的な三角波生成システムの略ブロック図である。

本発明は、以下の図面および記載を参照してより良く理解され得る。図面における構成要素は、必ずしも縮尺通りではなく、その代わり、本発明の原理を例示するための強調がなされる。さらに、図において、同様の参照番号は、異なる図面を通して、対応する部分を示す。

図１は二つの（Ｎ＝２）フルブリッジのパルス幅変調された（ＰＷＭ）増幅器１００の例示的なインターリーブのブロック図である。インターリーブされたＰＷＭ増幅器１００は信号源１１０から入力信号を受信する。その入力信号は、第１の分岐１１２と第２の分岐１１４とに分割され得る。第１の分岐１１２は、入力信号を反転するように構成される反転ブロック１２０を含む。反転ブロック１２０は、ＰＷＭ Ａと呼ばれる第１のパルス幅変調器１３０と接続される。ＰＷＭ Ａ １３０は、半ブリッジ Ａと呼ばれる第１の半ブリッジ１５０と接続される。半ブリッジ Ａ １５０ の出力は負荷１６０に接続される。

反転された入力信号は、ＰＷＭ Ａ １３０によってＮ＝２のＰＷＭ変調を用いて、第１の三角波形上で変調され得る。第１の三角波形の生成は、位相周波数制御システム１７０を用いて、負荷１６０に供給されるそれぞれの出力チャンネルに対するスイッチング周波数（Ｆｓ）の生成を含む。スイッチング周波数（Ｆｓ）は、三角波形生成システム１８０によって使用され得、第１の三角波形を生成する。反転された入力信号を第１の三角波形上で変調することは、結果として第１の制御信号を生成する。第１の制御信号は第１の半ブリッジ１５０へと提供され得、負荷１６０に対する電力出力を制御する。第２の分岐１１４は、ＰＷＭ Ｂと呼ばれる第２のパルス幅変調器１３５に接続される非反転ブロック１２５を含む。ＰＷＭ Ｂ １３５は同様に、非反転入力信号を第２の三角波形上で変調し、位相周波数制御システム１７０および三角波形生成システム１８０を用いて第２の制御信号を生成する。第２の制御信号は、ＰＷＭ Ｂと呼ばれる第２の半ブリッジ１５５へ提供され得、負荷１６０に対する電力出力を制御する。

一例において、位相周波数制御システム１７０および三角波生成システム１８０は、集積回路の形式において機能的に提供され得る。そのような集積回路はより低コストおよびより小さなサイズを可能とする。三角波形生成の多数のチャンネルは一つのパッケージ内に含まれ得る。集積回路は、厳格な位相制御を用いて、共通の基準クロックから動作され得る。他の例において、位相周波数制御システム１７０および三角波生成システム１８０の機能性は、別個の構成要素、または別個の構成要素および一つ以上の集積回路の任意の組み合わせとして形成され得る。

図２は、パルス幅変調器のための、例示的な位相周波数制御システム２００のブロック図である。位相周波数制御システム２００は、集積回路および／または相互接続された独立構成要素として形成され得る。一例の構成についての以下の検討は、集積回路において形成された位相周波数制御システム２００に基づく。図２において、マスター発振器２０２は、マスタークリスタル２０４を用いて動作し、マスタースレーブ（Ｍ／Ｓ）信号２０７によってイネーブルされる場合、マスター出力ライン２０６において、マスター発振器出力信号を生成する。マスタークリスタル２０４は、集積回路上の入力／出力ピンを表す図２における円によって示される集積回路に対して外部であってもよい。マスタークリスタル２０４は、クリスタルが周波数を生成するために使用され得る広範囲の周波数から、例えば１６ＭＨｚなどの所定の周波数を決定し得る。第１の出力信号２０６はＯＲゲート２０８に対して提供され得る。電圧制御発振器２１０は、スレーブマスター（Ｓ／Ｍ）信号２１６によってイネーブルされる場合、電圧制御ライン２１２上の電圧制御出力信号をＯＲゲート２０８に提供し得る。その電圧制御発振器２１０は、位相周波数検出器チャージポンプ２１８から制御信号を受信し得る。

電圧制御発振器２１０は、マスター発振器２０２が利用可能でない場合、マスター発振器２０２と独立して動作するスレーブであり得る。あるいは、マスター発振器２０２は固定された所定の周波数を用いて動作するゆえ、マスター発振器２０２はディセーブルされ得、電圧制御発振器２１０は、固定された所定の周波数以外にて、位相周波数制御システム２００を動作するようにイネーブルされ得る。

ＯＲゲート２０８の出力は、第１の同期カウンター２２４および第２の同期カウンター２２６に供給され得る。第１の同期カウンター２２４および第２の同期カウンター２２６は、全長をカウントし、出力ビットを提供するように構成されており、その出力ビットは、複数の出力チャンネル２２８間の位相制御を提供するために、全て同時に変化する。一例において、第１の同期カウンター２２４および第２の同期カウンター２２６は、６ビットの同期カウンターであり得る。第１の同期カウンター２２４および第２の同期カウンター２２６は、位相周波数レジスタ２３２を用いて動作され得、そのレジスタは、第１の同期カウンター２２４に対して第１の値を提供する。あるいは、第１の同期カウンター２２４および第２の同期カウンター２２６は別個の独立したレジスタを有し得る。

第１の同期カウンター２２４および第２の同期カウンター２２６のレジスタ２３２は、不揮発性であり得、位相周波数制御システム２００によって、固定された周波数制御となる値でロードされ得る。あるいは、レジスタ２３２は、揮発性であり得、可変の周波数となる一つ以上の値でロードされ得る。例えば、第２の同期カウンター２２６のみは、一つの値が格納され得る不揮発性メモリを提供され得る。この例において、起動および第２の同期カウンター２２６をインクリメントするための動作に続いて、第２の同期カウンター２２６は、第２の同期カウンター２２６が所定の条件までカウントする場合に、第１の同期カウンター２２４に一つの値をロードし得る。さらに別の代替案において、一つまたは両方の値が、Ｉ２Ｃの信号ライン２３４上のＩ２Ｃ信号によって、レジスタ２３２にロードされ得る。他の例においては、任意の他の通信システムおよび／またはプロトコルが、レジスタ２３２へと値をダウンロードするために使用され得る。

出力チャンネル２２８はスイッチング周波数信号（Ｆｓ）であり、その信号は、集積回路内における内部信号として維持され、三角波生成システム１８０（図１）へと提供される。図２においては、４つの出力チャンネル２２８が存在し、他の例においては、任意の数の出力チャンネル２２８が、供給される負荷に依存して生成され得る。第１のスイッチング周波数信号は第１のチャンネル（Ｃｈ１ Ｆｓ）２３６に提供され得る。第１のスイッチング周波数信号は、所定の値が同期カウンター２２４の所定のビット（例えば、ビットＱ５など）に達する場合、第１の同期カウンター２２４から生成され得る。

第１のスイッチング周波数信号は、バッファ２３８によって遅延され得、次いで、入力として、第２の出力チャンネルフリップフロップ２４０へ提供され得る。第２の出力チャンネルフリップフロップ２４０は、同期カウンター２２４から出力値として提供されるクロック信号に基づき、トグルされ得る。その出力値は、第１の同期カウンター２２４の別のビット（例えばビットＱ３など）であり得る。第２の出力チャンネルフリップフロップ２４０の出力は、第２のチャンネル（Ｃｈ２ Ｆｓ）２４２に提供される第２のスイッチング周波数信号（Ｆｓ）であり得る。第３の出力チャンネルフリップフロップ２４４は、第３のチャンネル（Ｃｈ３ Ｆｓ）２４８に提供される第３のスイッチング周波数信号を生成する前に順次、遅延され得、および、第４の出力チャンネルフリップフロップ２４６は、第４のチャンネル（Ｃｈ４ Ｆｓ）２５０に提供される第４のスイッチング周波数信号を生成する前に順次、遅延され得る。第１、第２、第３、および第４のスイッチング周波数信号のそれぞれは、決定された量だけ互いにオフセットされ得、インターリーブされた電力変換装置は、例えば、約２２．５度だけなど、均等に広げられたベクトルを生成するようにされる。他の例においては、他のシステムおよび方法が、個々のチャンネルにおいて、オフセット第１、第２、第３、および第４のスイッチング周波数信号を生成するために使用され得る。

位相周波数制御システム２００は、また、周波数分配器２６０、バランス受信器２６２、およびバランス送信器２６４を含む。周波数分配器２６０は、電圧制御発振器２１０がイネーブルされた場合、より低い周波数を生成するために使用され得る。その生成された周波数は、別の集積回路または電源などの別のマスタークロックから提供された外部基準クロック２６６の周波数よりも低くあり得る。外部基準クロック２６６は、バランス受信器２６２によって、周波数分配器２６０へ提供され得る。外部基準クロック２６６は、集積回路の入力／出力ピンを示す円によって示されるように、本例示の集積回路に対する外部ソースから受信され得る。バランス受信器２６２はバッファとして動作し得、そのバッファは、電磁界（ＥＭＦ）を低減し、集積回路内における信号対雑音比（Ｓ／Ｎ）を改善するようにバランスがとられている。したがって、マスター発振器２０２が利用可能でない（またはディセーブル）場合、電圧制御発振器２１０および位相周波数検出器チャージポンプ２１８は、基準周波数において、および／または、バランス受信器２６２によって提供される周波数基準に基づいて周波数分配器２６０によって提供された、低減された一つ以上の周波数において、動作し得る。

マスター発振器２０２がイネーブルされた場合、バランス送信器２６４は同様に、同じマスター／スレーブ信号２０７を用いてイネーブルされ得る。バランス送信器２６４は、外部基準クロック２６６として、マスター発振器２０２を表す信号を提供し得る。マスター発振器２０２が動作している場合、外部基準クロック２６６は、集積回路に対して外部にある他の装置への周波数基準として提供され得る。

動作の間、位相周波数制御システム２００は、決定された量だけ、相互の位相がオフセットされた複数のスイッチング周波数（Ｆｓ）信号のチャンネルを生成することが可能である。そのパルス幅変調器は、スイッチング周波数（Ｆｓ）信号に基づいて、振幅情報をパルス幅情報にエンコードする三角波形の形式において、波形を変調し得る。

スイッチング周波数信号（Ｆｓ）の位相を制御する能力は、スイッチングノイズクロストークから生じる信号変造（ｃｏｒｒｕｐｔｉｏｎ）を最小限にするのに有用である。全ての出力チャンネル２３６、２４２、２４８、および２５０が正確な同期において動作する場合、クロストークに対する最大の機会が存在する。それらのチャンネルが互いのスイッチングイベント間が最大時間を有するようにチャンネルを位相整合する動作は、クロストーク過渡状況からの信号変造を最小限にする。言い換えれば、スイッチの対のスイッチング間の距離を最大化して、クロストークが最小限にされ得る。

位相周波数制御システム２００は、相対位相の精密な制御を含み得、全ての出力チャンネル２３６、２４２、２４８、および２５０間において、変調期間を均等に調整された間隔に分割する。位相周波数制御システム２００はまた、インターリーブされた変調が４つ以上のインターリーブされた数を要求される場合に、位相を制御するように動作し得る。単一の三角波形は、図２において示されるインターリーブに対して十分である。

図３は、三角波生成システム３００の略ブロック図であり、そのシステムは、図１において示された三角波生成システム１８０をインプリメントするために用いられ得る。三角波生成システム３００は、集積回路および／または相互接続された独立した構成要素として形成され得る。一例の構成についての以下の検討は、集積回路において形成された三角波生成システム３００に基づく。

図３において、三角波生成システム３００は、電圧制御発振器３０１および位相周波数検出器チャージポンプ３０３を含む。三角波は、コンデンサＣｔ３０２を充電および放電することによって、電圧制御発振器３０１を用いて形成される。コンデンサＣｔ３０２は、その一端が接地され、他の端が駆動されているという点において、集積回路に対して有利に形成され得る。これは、フリンジ（ｆｒｉｎｇｉｎｇ）容量が集積回路コンデンサに対して比較的大きく、そのフリンジ容量がここでは、意図された容量と並列であるゆえに、有利であり得る。

コンデンサＣｔ３０２は、充電調整器３０４および放電調整器３０６を用いて選択的に充電および放電され得る。充電調整器３０４は、充電電流スイッチ３０８および充電電流源３０９を含む。放電調整器３０６は、放電電流スイッチ３１０および放電電流源３１１を含む。充電電流源３０９および放電電流源３１１には、５ボルトＤＣおよび接地などの、供給電圧（Ｖｄｄ）３１４が供給され得る。さらに、電流源３０９および３１１ならびに電流スイッチ３０８および３１０のそれぞれによって供給される電流の大きさは制御され得る。

個々の電流スイッチ３０８および３１０の選択スイッチングならびに個々の電流源３０９および３１１の制御は、コンデンサＣｔ３０２上に存在する電圧（Ｖｔ）３１６を制御し得る。電圧（Ｖｔ）３１６は、電圧制御発振器３０１に含まれる第１のコンパレータ３２２および第２のコンパレータ３２４によって、正の電位Ｖｔｐ３１８および負の電位Ｖｔｎ３２０と比較され得る。

正の電位Ｖｔｐ３１８および負の電位Ｖｔｎ３２０は、図１に示されるＰＷＭ増幅器１００の出力レールを示し得る。正の電位Ｖｔｐ３１８および負の電位Ｖｔｎ３２０は、２．５ボルトＤＣのＣＭＯＳ電圧、または接地電位の別個の構成要素の電圧、あるいはゼロボルトなどの、所定の電圧に中心を置かれ得る。電圧（Ｖｔ）３１６は、第１および第２のコンパレータ３２２および３２４によって比較される前に、バッファ３２８によってバッファされ得る。第１のコンパレータ３２２および第２のコンパレータ３２４はウィンドウ検出器を形成し得る。コンパレータ出力は、Ｒ−Ｓフリップフロップなどの、ヒステリシススイッチ３２９をトグルするために使用され得る。ヒステリシススイッチ３２９は、コンデンサＣｔ３０２上の電荷を操作する充電電流および放電電流の制御をイネーブルし得る。

充電電流源３０９および放電電流源３１１によって提供される充電電流および放電電流の制御は、位相周波数検出器チャージポンプ３０３を用いて実行され得る。充電電流源３０９および放電電流源３１１が位相周波数検出器チャージポンプ３０３によって提供される共通の周波数制御信号によってプログラムされる場合、電圧制御発振器３０１は三角波を生成し得る。位相周波数検出器チャージポンプ３０３は、充電電流源３０９および放電電流源３１１の電流を制御し得、ほぼ等しく、大きさが正反対である電流をトラッキングする。

三角波生成システム３００において、充電電流源３０９および放電電流源３１１は、三角波形を形成する二つのランプの精密な制御を可能にするように別個に調整される。第１のウィンドウコンパレータ出力ライン３３０上の第１のウィンドウコンパレータ出力信号および第２のウィンドウコンパレータ出力ライン３３２上の第２のウィンドウコンパレータ出力信号は、ヒステリシススイッチ３２９によって、論理１または論理ゼロとして提供され得る。ヒステリシススイッチ３２９の出力は、位相周波数検出チャージポンプ３０３へ提供され、また、それぞれの第１の調整器３０４および第２の調整器３０６における、充電電流スイッチ３０８および放電電流スイッチ３１０の動作を制御するように動作可能である。

位相周波数検出チャージポンプ３０３は、第１の位相周波数検出器３４０および第２の位相周波数検出器３４２を含む。動作の間、第１の位相周波数検出器３４０および第２の位相周波数検出器３４２はそれぞれ、三角波の端を、基準スイッチング周波数信号（Ｆｓ）３４４および反転基準スイッチング周波数信号／Ｆｓ３４６と比較する。基準スイッチング周波数信号（Ｆｓ）３４４は、位相周波数制御システム２００（図２）によって提供される。第１の位相周波数検出器３４０および第２の位相周波数検出器３４２は、周波数および対称性に対して、その端とその基準信号とを比較する。

位相周波数検出器３４０および３４２はデジタル検出器であり得、そのデジタル検出器は、比較をし、意図された制御をするような方法においてチャージポンプ３５０のグループを駆動させる。より詳細には、チャージポンプ３５０のグループは、チャージポンプの第１のセット３５２を含み、それらのチャージポンプは、充電電流制御ライン３５４上の充電電流制御信号を生成するように動作する。さらに、チャージポンプの第２のセット３５６は、放電電流制御ライン３５８上の放電電流制御信号を生成するように動作する。したがって、二つの別個で一部独立した制御ループは、充電電流源３０９および放電電流源３１１を独立して制御し得る。

チャージポンプの第１のグループ３５２は、第１主チャージポンプ３６２および第１の相互結合されたチャージポンプ３６４を含む。同様に、チャージポンプの第２のセット３５６は、第２の主チャージポンプ３６６および第２の相互結合されたチャージポンプ３６８を含む。他の例において、チャージポンプのセットの数および／または使用されるチャージポンプの数は、増やされてもよく、減らされてもよい。動作の間、第１の位相周波数検出器３４０および第２の位相周波数検出器３４２の両方は、ゼロ度エラーに集中し得る。ゼロ度エラー状況の下では、第１の位相周波数検出器３４０および第２の位相周波数検出器３４２の「アップ」出力および「ダウン」出力がオンになり、それによって、等しく、および正反対に、チャージポンプ３６２、３６４、３５６、および３５８をオンにし、その結果、ゼロとなる。すなわち、充電電流制御ライン３５４および放電電流制御ライン３５８上の出力である。

一つの例示的な制御スキームにおいて、検出器３４０および３４２それぞれは、同様の基準スイッチング周波数信号（Ｆｓ）と比較されたヒステリシススイッチ３２９の端をイネーブルしたランプを制御するチャージポンプを操作し得る。しかしながら、このアプローチを用いては、収束したスキームではない。一端のランプ速度を増加すると、意図された端よりもイベントのタイミングが進む。端のトータルの相互作用は、動作間、互いに対抗する（ｆｉｇｈｔｉｎｇ）二つの制御ループという結果となり得る。一方がそのイベントを進める場合、それは他のイベントを進め、他の制御器が両方のイベントを遅延させる。

図３に示されるように、別の例における制御スキームにおいて、安定性を改善するために、二つのイベント間の相互作用は収束列であり得る。一つの制御器がそのランプスピードを増加させると、他のランプスピードが減衰され得、その逆もまた然りである。しかし、一つの制御器が、他の制御器の正反対の訂正を用いて、その効果を常に訂正する場合、発振器の全体の期間が任意の実際の制御を有し得ないので、電圧制御発振器３０１の周波数制御を取得し、基準スイッチング周波数信号（Ｆｓ）をロックする三角波生成システム３００の性能は限定される。

実際の制御をインプリメントおよび維持するために、処理および調整される主要（ｐｒｉｎｃｉｐｌｅ）信号と比較して遅い制御信号のフィルタリングが用いられ得る。１００ピコファラドコンデンサよりも大きいような、大きなコンデンサが、制御回路においてフィルタリングするために、三角波生成システム３００において含まれ得る。大きなコンデンサを集積回路へと集積することは困難であり得、追加のパッケージ端子が、集積回路を外部コンデンサへと接続するために含まれ得る。あるいは、図３に示されるように、集積回路におけるチャージポンプ回路は、大きなコンデンサの代わりに、より遅い制御信号をフィルタリングするために使用され得る。そのようなチャージポンプ回路は、位相ロックまたは遅延ロックされたループ上において、デジタル位相周波数検出器を用いて使用されるチャージポンプと同様に動作し得る。ロックポイントはゼロ位相においてであり得、ゼロ位相では、制御信号は非常に狭く、インパルス状（ｉｍｐｕｌｓｉｖｅ）になる。ゼロ度において、チャージアップおよびダウンパルスは、非常に狭く、時間的に同時であり得、互いの電荷出力をキャンセルする。ロック状態において、僅かなリップルまたはリップル無しで、低リーク回路において、僅かなコンデンサのみを用いて、そのような信号をフィルタリングすることは比較的容易であり得る。リップルは、ロックされていない場合、大きくあり得るが、それは動作モードではない。

４つのチャージポンプ３６２、３６４、３６６、および３６８は、三角波生成器３０１内における収束制御器のインプリメンテーションを可能にし得る。相互結合されたチャージポンプ３６４および３６８は、電流の大きさで重み付けられ得（因子Ｋ）、それは、主チャージポンプ３６２および３６６よりも低い。すなわち、因子Ｋは１よりも低くならなければならない。Ｋが１に等しい場合、周波数制御は減少され得る。Ｋが１よりも大きい場合、周波数制御は発散し得る。それゆえ、Ｋはゼロよりも大きい正の数であり得るが、１よりも小さい。Ｋの一例の値は、Ｋ＝０．５である。

安定であるために、それぞれの制御ループは、その制御ループ内において導入されるゼロを有し得る。それは、第１のセットのチャージポンプ３５２および第２のセットのチャージポンプ３５６のそれぞれの電荷格納ネットワークにおいて含まれる直列ＲＣネットワーク３７０の目的のためである。ＲＣネットワーク３７０のそれぞれは、少なくとも一つの抵抗３７２および少なくとも一つのコンデンサ３７４を含む。他の例においては、例示されたものとは異なる抵抗およびコンデンサの別の数量および構成が用いられ得る。抵抗３７２の抵抗値は比較的大きくあり得るが、精密度が要求されなくてもよい。したがって、抵抗３７２は容易に、ＣＭＯＳ混在信号プロセスにおいて統合され得る。

三角波生成システム３００はまた、三角波形の振幅調整を含み得、開ループ変換器ゲインのフィードフォワード補償をイネーブルする。これは、図１の半ブリッジ１５０および１５５である、電力変換器ステージにおける電源電圧と、三角波形をその振幅において釣り合うようにすることによってなされ得る。三角波形が電源電圧と、振幅において釣り合うように維持される場合、そのゲインは一定になり得、供給電源から独立し得る。そのような補償なしでは、ゲインは、供給電圧に直接比例し得る。

三角波生成システム３００はまた、異なる変調周波数を用いて動作し得る。例えば、シンプルなクラスＤの音響増幅器として用いられる電力変換器は、フル帯域幅性能を有して設計され得、５００ＫＨｚにおいて変調し得るが、電力変換器が低音の周波数においてのみの使用のために設計される場合、その変換器は、５０ＫＨｚにて変調し得る。周波数および振幅変調の要求は共に動作し得、使用される三角波のスロープの範囲を大いに増加させる。その三角波生成システム３００は、三角波ランプスピードにおける制御可能な変化に基づいた達成可能なスロープの広範囲のために、約１ＭＨｚから約５０ＭＨｚまでの変調範囲において用いられ得る。別の例においては、三角波生成システム３００は、約５０ＫＨｚから約５００ＫＨｚまでの変調範囲において用いられ得る。

振幅をパルス幅にマッピングすることは、三角波形が非常に直線的であり、実質的に正確な対称性を有するゆえに、実質的に歪みはない。すなわち、三角波形の一定上昇スロープは、振幅において、その下降スロープと実質的に等しい。対称性におけるエラーを許容することにより、位相変調が出力ＰＷＭ波形へと追加されることの結果として、不要なＰＷＭスペクトルが、負荷へと提供される出力に導入される。三角波生成システム３００はまた、その波形における外部ノイズまたはジッター無しで動作し得、ノイズエラーがＰＷＭ出力に現れる可能性を避ける。そのようなエラーは効果的な出力ステージ供給電圧によって増幅される。

動作の間、その結果としての制御システムは、三角波形の最も適切な点において調整をし得る。そのような適切な点は、例えば、三角波形における生来の不連続性が変調プロセスの限界において現れる先端であり得る。言い換えれば、その制御は、その頂点において三角波形をつかみ取り得、それを調整し得る。その制御は、超過したおよび不足したランプスピードが、その結果を調整するために、それらのエラーと釣り合うように訂正され得るという点において、強力に収束されるように形成され得る。

図４は、図１において示される位相周波数制御１７０をインプリメントするために用いられ得る別の回路のブロック図である。図２において用いられたものと同様な回路は、同じ参照番号を用いて示される。図２において用いられた回路と同様に、回路４００は、二つの動作モードのいずれかにおいて動作され得る。マスタークロックモードにおいて、マスタークロック信号４０４は、クリスタル２０４に関連するマスター発振器２０２によって提供される内部信号に基づいて生成される。スレーブモードにおいて、マスタークロック信号４０４は、位相周波数検出器チャージポンプ２１８の出力に基づいてＶＣＯ２１０によって生成され、次に、外部基準クロック信号２６６に応答する。

図４において示される例において、位相周波数制御回路４００は、二つの基準信号４０６および４０８を生成するが、回路４００は追加の基準信号を生成するために拡張され得る。回路４００における基準信号４０６および４０８は同じ周波数を有し得、同位相でも同位相でなくてもよい。信号４０６および４０８は、今度は、三角波生成器１８０によって基準信号として用いられ、パルス幅変調器１３０および１３５によって用いられる多数の三角波を生成する。

カウンター２２６がそのターミナルカウントに到達するたびに、信号は、カウンター２２４に対してライン４１０において生成され、モードレジスタ４１２に格納された値をカウンター２２４にロードさせるようにカウンター２２４に指示する。示された例において、モードレジスタ４１２のビットＤ８〜Ｄ１３に格納されたデータのみが、カウンタ２２４にロードされる。カウンター２２４の出力ビットＱ４およびＱ５は、マルチプレクサ４１２の入力に接続されている。出力ビットＱ５にはまた、周波数を分割する分配器４１４の入力に提供され、その周波数において、ライン４１６における出力用のビットＱ５が出力される。例示的な構成では、マルチプレクサ４１２に対する入力は、ＭＣｌｋ／３２の周波数を有する第１の信号、ＭＣｌｋ／６４の周波数を有する第２の信号、および、ＭＣｌｋ／１２８の周波数を有する第３の信号を含む。マルチプレクサ出力４１８において、フリップフロップ４２０のクロック入力へ提供されるクロック信号の周波数は、モードレジスタ４１２の出力ビットＤ１４およびＤ１５の状態によって決定される。同様に、出力ビットＤ１４およびＤ１５は、Ｑ５における信号の周波数および出力信号４０６の周波数が分割される因子を決定するために用いられ得る。共に、ビットＤ８〜Ｄ１３の位相データ、ならびにビットＤ１４およびＤ１５の周波数データは、所望の周波数および相対位相において、基準信号４０６および４０８を生成するように、回路４００に指示する。

図５は、図１において示される三角波生成システム１８０をインプリメントするために使用され得る三角波生成システム５００の代替バージョンの略ブロック図である。システム５００は図３において示されたシステム３００と、多くの個所が類似しているゆえ、同じ参照番号が用いられる。

システム３００とは異なり、コンデンサ５０５は、実際の接地を基準にとらない。むしろ、コンデンサ５０５は、動作増幅器５２０の負の端子に接続され、電圧レベルＶｒｓｒｃを有する実質的な接地電圧に対する基準を用いて電荷されるようにする。この構成は、調整器３０４および３０６内におけるインプリメンテーションの問題を低減することによって、コンデンサ５０５の正確な充電および放電を容易にする。

本発明の様々な実施形態が記載される一方で、さらに多くの実施形態およびインプリメンテーションが本発明の範囲内において可能であることは当業者にとって明らかである。したがって、本発明は、添付の特許請求の範囲およびその均等物を考慮すること以外に限定されない。

三角波形生成器は、容量素子、調整器、および制御回路を含むものとして規定される。調整器は、第１の制御信号に応答して容量素子を充電し、第２の制御信号に応答して容量素子を放電するように構成される。制御回路は、基準波形に応答し、第１および第２の制御信号を生成する。一例において、制御回路は、基準波形の振幅、周波数、位相、および対称性に応答して、第１および第２の制御信号を生成する。

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。

１００ ＰＷＭ増幅器
１１０ 信号源
１１２ 第１の分岐
１１４ 第２の分岐
１２０ 反転ブロック
１２５ 非反転ブロック
１３０ 第１のパルス幅変調器
１３５ 第２のパルス幅変調器
１５０ 第１の半ブリッジ
１５５ 第２の半ブリッジ
１６０ 負荷
１７０ 位相周波数制御システム
１８０ 三角波形生成システム

Claims (25)

1. マスター発振器および電圧制御発振器であって、それぞれがクロック信号を生成するように動作可能であり、該マスター発振器は、該電圧制御発振器とは独立に動作可能である、マスター発振器および電圧制御発振器と、
   少なくとも第１の基準信号および第２の基準信号を生成するために、該マスター発振器または該電圧制御発振器の該クロック信号に応答する基準波形生成器であって、該第１の基準信号および該第２の基準信号は、それぞれ、該クロック信号に基づく位相および周波数で生成され、該第１の基準信号および該第２の基準信号の生成は、該クロック信号と、該基準波形生成器に含まれるレジスタに格納される可変の値とで制御される、基準波形生成器と、
   該第１の基準信号の周波数および位相に基づいて第１の三角波形信号を生成し、該第２の基準信号の周波数および位相に基づいて第２の三角波形信号を生成する三角波形生成器と
   を備える、波形生成器。
2. 前記基準波形生成器がマスターモードおよびスレーブモードで動作可能であり、該マスターモードでは、前記第１の基準信号および前記第２の基準信号は、該基準波形生成器の内部で生成された固定クロック信号に基づいて生成され、該スレーブモードでは、該第１の基準信号および該第２の基準信号は、外部で生成されたクロック信号で生成される、請求項１に記載の波形生成器。
3. 前記基準波形生成器が、前記クロック信号と前記レジスタに格納された可変の値の受信とに応答して前記該第１の基準信号および前記第２の基準信号の生成に用いられる一つ以上の制御信号を生成するカウンターを備える、請求項１に記載の波形生成器。
4. 前記三角波形生成器が、
   第１の容量素子と、
   該第１の容量素子を充電および放電するように構成された第１の調節器であって、該第１の調節器は、第１の制御信号に応答して該第１の容量素子を充電し、第２の制御信号に応答して該第１の容量素子を放電する、第１の調節器と、
   該第１の基準信号に応答して該第１の制御信号および該第２の制御信号を生成する第１の制御回路と、
   第２の容量素子と、
   該第２の容量素子を充電および放電するように構成された第２の調節器であって、該第２の調節器は、第３の制御信号に応答して該第２の容量素子を充電し、第４の制御信号に応答して該第２の容量素子を放電する、第２の調節器と、
   該第２の基準信号に応答して該第３の制御信号および該第４の制御信号を生成する第２の制御回路と
   を備える、請求項１に記載の波形生成器。
5. 前記第１の制御回路が、前記第１の基準信号の周波数および位相に応答して前記第１の制御信号および前記第２の制御信号を生成する、請求項４に記載の波形生成器。
6. 前記第１の制御回路が、
   前記第１の制御信号を生成するように適合された第１のセットのチャージポンプと、
   前記第２の制御信号を生成するように適合された第２のセットのチャージポンプと
   を備え、該第１のセットのチャージポンプと該第２のセットのチャージポンプとが、該第１の制御信号および該第２の制御信号を生成するように互いに相互結合している、請求項５に記載の波形生成器。
7. 前記第１の制御回路が、
   前記第１の三角波形に応答してウィンドウコンパレータ信号を生成するウィンドウ検出回路と、
   該ウィンドウコンパレータ信号と第１の基準波形とに応答して出力信号を生成する第１の位相周波数検出器と、
   該ウィンドウコンパレータ信号の反転バージョンと該第１の基準波形の反転バージョンとに応答して出力信号を生成する第２の位相周波数検出器と
   を備える、請求項５に記載の波形生成器。
8. 前記第１の制御回路が、
   前記第１の制御信号を生成するように適合された第１のセットのチャージポンプと、
   前記第２の制御信号を生成するように適合された第２のセットのチャージポンプと
   をさらに備える、請求項４に記載の波形生成器。
9. 前記第１のセットのチャージポンプと前記第２のセットのチャージポンプとが、前記第１の制御信号および前記第２の制御信号を生成するように互いに相互結合している、請求項８に記載の波形生成器。
10. 前記第１のセットのチャージポンプが、
    前記第１の位相周波数検出器の出力信号と該第１の位相周波数検出器の出力信号の反転バージョンとに応答する主チャージポンプであって、該主チャージポンプは、前記第１の制御信号を生成することに使用する交換電流Ｉｒを提供する、主チャージポンプと、
    前記第２の位相周波数検出器の出力信号と該第２の位相周波数検出器の出力信号の反転バージョンとに応答する二次チャージポンプであって、該二次チャージポンプは、該第１の制御信号を生成することに使用する交換電流Ｋ×Ｉｒを提供する、二次チャージポンプと
    を備える、請求項９に記載の波形生成器。
11. 前記第２のセットのチャージポンプが、
    前記第２の位相周波数検出器の出力信号と該第２の位相周波数検出器の出力信号の反転バージョンとに応答するさらなる主チャージポンプであって、該さらなる主チャージポンプは、前記第２の制御信号を生成することに使用する交換電流Ｉｒを提供する、さらなる主チャージポンプと、
    前記第１の位相周波数検出器の出力信号と該第１の位相周波数検出器の出力信号の反転バージョンとに応答するさらなる二次チャージポンプであって、該さらなる二次チャージポンプは、該第２の制御信号を生成することに使用する交換電流Ｋ×Ｉｒを提供する、さらなる二次チャージポンプと
    を備える、請求項１０に記載の波形生成器。
12. 前記ウィンドウ検出回路が、
    前記第１の三角波形を上限閾値電圧と比較して対応する出力信号を生成するように配置された第１のコンパレータと、
    該第１の三角波形を下限閾値電圧と比較して対応する出力信号を生成するように配置された第２のコンパレータと、
    該第１のコンパレータの出力信号および該第２のコンパレータの出力信号に応答して前記ウィドウコンパレータ信号を生成するフリップフロップと
    を備える、請求項７に記載の波形生成器。
13. 前記フリップフロップがさらに、前記第１のコンパレータの出力信号および前記第２のコンパレータの出力信号に応答して前記ウィンドウコンパレータ信号の反転バージョンを生成する、請求項１２に記載の波形生成器。
14. パワーステージと、
    マスター発振器および電圧制御発振器であって、それぞれがクロック信号を生成するように動作可能であり、該マスター発振器は、該電圧制御発振器とは独立に動作可能である、マスター発振器および電圧制御発振器と、
    該クロック信号に基づいて異なる位相を有する少なくとも第１の基準信号および第２の基準信号を生成するために、該マスター発振器または該電圧制御発振器の該クロック信号に応答する基準波形生成器であって、該第１の基準信号および該第２の基準信号の生成は、該クロック信号と、該基準波形生成器に含まれるレジスタに格納される可変の値とで制御される、基準波形生成器と、
    該第１の基準信号の振幅、周波数および位相に基づいて第１の三角波形信号を生成し、該第２の基準信号の振幅、周波数および位相に基づいて第２の三角波形信号を生成する三角波形生成器と
    入力信号、該第１の三角波形信号および該第２の三角波形信号とに応答して該パワーステージを駆動するようにインターリーブドＰＷＭパルスを生成するインターリーブドＰＷＭ増幅器と
    を備える、増幅器。
15. 前記レジスタは、前記可変の値として格納するためにユーザ選択されたカウンター値を受信するように適合され、該ユーザ選択されたカウンター値は前記クロック信号の周波数と共に使用され、該クロック信号に対する前記第１の基準信号および前記第２の基準信号を生成する、請求項１４に記載の増幅器。
16. 前記基準波形生成器は、さらに、前記クロック信号と前記レジスタからの前記可変の値の受信とに応答して、前記第１の基準信号および前記第２の基準信号の生成に使用される一つ以上の制御信号を生成する、カウンターを備える、請求項１４に記載の増幅器。
17. 前記マスター発振器は内部クロック源として動作可能であり、前記電圧制御発振器は、外部クロック信号源と共に動作可能である、請求項１４に記載の増幅器。
18. 前記電圧制御発振器によって生成された前記クロック信号は外部クロック信号源に基づく、請求項１に記載の波形生成器。
19. パルス幅変調増幅器において使用する精密な三角波形を生成する方法であって、該方法は、
    マスター発振器および電圧制御発振器のうちの少なくとも１つの動作が、クロック信号を供給することを可能にすることであって、該マスター発振器は該電圧制御発振器とは独立に動作する、ことと、
    該マスター発振器または該電圧制御発振器の該クロック信号をカウンターでカウントすることと、
    レジスタ内に格納された可変の値で該カウンターをロードすることと、
    一つの周波数と一つの位相とをそれぞれ有する第１の基準信号および第２の基準信号を生成することと、
    該カウンターの出力に基づいて該クロック信号に対する該第１の基準信号および該第２の基準信号の生成を制御することであって、該出力は、該可変の値にしたがって生成される、ことと、
    該第１の基準信号に基づいて第１の精密な三角波形を生成し、該第２の基準信号に基づいて第２の精密な三角波形を生成することと
    を包含する、方法。
20. 前記カウンターは、第１のカウンターと第２のカウンターとを備え、該第１のカウンターは該第１のカウンターが所定の条件をカウントする際に前記可変の値で該第２のカウンターをロードするように動作可能であり、該第２のカウンターは前記出力を生成する、請求項１９に記載の方法。
21. 前記レジスタからの前記可変の値を用いて、前記第１の基準信号および前記第２の基準信号の周波数を制御することをさらに包含する、請求項２０に記載の方法。
22. 前記クロック信号に対する前記第１の基準信号および前記第２の基準信号の生成を調整するために、前記レジスタに格納された前記可変の値を変更することをさらに包含する、請求項１９に記載の方法。
23. 前記第１の基準信号を生成することは、前記カウンターの前記出力から直接的に該第１の基準信号を生成することを包含する、請求項１９に記載の方法。
24. 前記第１の基準信号および前記第２の基準信号を生成することは、前記カウンターの前記出力の周波数を所定の因子で分割することと、該分割された周波数において該第１の基準信号および該第２の基準信号を生成することを包含する、請求項１９に記載の方法。
25. 前記所定の因子は、前記レジスタ内の前記可変の値に由来する、請求項２４に記載の方法。

Images