JP5337685B2 - リレー励磁コイルの発熱抑制回路 - Google Patents

Description

本発明は、リレー回路に設けられる励磁コイルの発熱を抑制する発熱抑制回路に関する。

例えば、車両に搭載されるランプ、モータ等の各種負荷の駆動、停止を制御するために用いるリレー回路は、ＰＣＢ基板に実装して使用される。このようなリレー回路は、リレー接点を励磁するための励磁コイルが通電すると電力損失が発生し、熱エネルギーに変換されてＰＣＢ基板の温度を上昇させる。また、ＰＣＢ基板を周囲温度が高いエンジンルーム内で使用する場合には、ＰＣＢ基板に搭載される各種のデバイスの許容温度を超える要因となり、ＰＣＢ基板に多くのリレー回路を実装することが難しくなっている。換言すれば、ＰＣＢ基板に実装可能なリレー回路の数が制限されることになり、ひいてはＰＣＢ基板の大型化を招くことになる。

以下、リレー回路の励磁コイルが発熱する原理について、図６、図７を参照して説明する。図６に示すように、直流電源ＶＢ（例えば、車両に搭載されるバッテリ、以下電源ＶＢと略す）と負荷ＲＬとの間にリレー回路ＲＬＹが設けられ、該リレー回路ＲＬＹは、常時開となるリレー接点Ｘａと励磁コイルＸｃを備えている。そして、励磁コイルＸｃと電源ＶＢとの間に設けられたスイッチＳＷ１をオンとすると、励磁コイルＸｃに電源電圧ＶＢ（電源ＶＢの出力電圧を同一の符号ＶＢで示す）が印加され、該励磁コイルＸｃが励磁されるので、常時開のリレー接点Ｘａが閉となり、負荷回路が通電して負荷ＲＬが駆動する。

また、図７に示すように、励磁コイルＸｃとグランドとの間にスイッチＳＷ１を設ける場合についても同様に、スイッチＳＷ１をオンとすることにより、負荷回路が通電して負荷ＲＬを駆動させることができる。

ここで、励磁コイルＸｃの抵抗をＲａとすると、励磁コイルＸｃの電力損失（発熱量）はＶＢ² ／Ｒａで示すことができ、この発熱量を低減するためには、励磁コイルＸｃの抵抗Ｒａを大きくすることが必要になる。しかし、単に抵抗Ｒａを大きくすると励磁コイルＸｃに生じる磁束が減少し、リレー接点Ｘａを閉とするための最低作動電圧が増大する。従って、抵抗Ｒａを増大させることにより励磁コイルＸｃの発熱量を低減させる手法には限界がある。そこで、励磁コイルＸｃの最低作動電圧を十分に確保することと、発熱量を低減することを両立させることが要求される。

このような問題を解決するために、例えば、特開２００２−１７０４６６号公報（特許文献１）に記載された技術が知られている。図８は、特許文献１に記載されたリレー駆動回路の構成を示す回路図であり、ＮＰＮ型のトランジスタ１０１がオンとなると、ＰＮＰ型のトランジスタ１０２がオンとなって抵抗Ｒ１０１をバイパスするので、励磁コイルＸｃには電源ＶＢの出力電圧が印加され、リレー接点Ｘａがオンとなった後にはトランジスタ１０２がオフとなるので、励磁コイルＸｃに印加される電圧が低下して、該励磁コイルＸｃでの発熱量を低減できることが記載されている。

特開２００２−１７０４６６号公報

しかしながら、上述した特許文献１に開示された従来例では、トランジスタ１０１のオフ時、即ち、負荷ＲＬを停止させているときに、励磁コイルＸｃ→トランジスタ１０２→抵抗Ｒ１０２→負荷ＲＬの経路でリーク電流が流れてしまう。このため、車両に搭載される負荷回路に適用した場合には、電源電圧ＶＢが高いときにはＮＰＮトランジスタ１０１がオフであってもリレー接点Ｘａが閉になったり、駐車中のバッテリ上がりの原因となるので、実用的でないという欠点がある。

本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、常時開とされたリレー接点の最低作動電圧を増大させることなく、且つ、リレー回路動作時における励磁コイルの発熱量を低減することが可能なリレー回路の発熱抑制回路を提供することにある。

上記目的を達成するため、本願請求項１に記載の発明は、直流電源（ＶＢ）と負荷（ＲＬ）との間に設けられて負荷の駆動、停止を切り替えるリレー接点（Ｘａ）、及び該リレー接点を励磁する励磁コイル（Ｘｃ）を備えたリレー回路（ＲＬＹ）の、前記励磁コイルでの発熱を抑制する発熱抑制回路であって、前記励磁コイルとグランドとの間に設けられた第１抵抗（Ｒ１）と、アノードが前記励磁コイルと前記第１抵抗との間に接続され、カソードが前記リレー接点と前記負荷との間に接続されたダイオード（Ｄ１）と、前記直流電源と前記励磁コイルとの間に設けられ、前記励磁コイルの励磁、非励磁を切り替えるスイッチ手段（ＳＷ１）と、を備えたことを特徴とする。

請求項２に記載の発明は、直流電源（ＶＢ）と負荷（ＲＬ）との間に設けられて負荷の駆動、停止を切り替えるリレー接点（Ｘａ）、及び該リレー接点を励磁する励磁コイル（Ｘｃ）を備えたリレー回路（ＲＬＹ）の、前記励磁コイルでの発熱を抑制する発熱抑制回路であって、前記励磁コイルとグランドとの間に設けられた第１抵抗（Ｒ１）と、前記直流電源と前記励磁コイルとの間に設けられ、前記励磁コイルの励磁、非励磁を切り替えるスイッチ手段（ＳＷ１）と、前記第１抵抗に対して並列に設けられ、第１電極及び第２電極が前記第１抵抗の第１端及び第２端に接続される半導体素子（Ｔ１）と、カソードが前記リレー接点と前記負荷との間に接続され、アノードが第２抵抗（Ｒ４）を介してグランドに接続される定電圧ダイオード（ＺＤ１）と、を有し、前記半導体素子の制御端子は、前記定電圧ダイオードのアノードと前記第２抵抗との間に、直接的または間接的に接続され、前記スイッチ手段をオンとした後で前記リレー接点が「閉」となる前には、前記半導体素子の第１電極、第２電極間が導通して、前記励磁コイルに前記直流電源の出力電圧と同等の電圧を印加すると共に、前記リレー接点が「閉」となった後には、前記励磁コイルに、前記定電圧ダイオードの定電圧に依存した一定の電圧を印加することを特徴とする。

請求項３に記載の発明は、アノードが前記励磁コイルと前記第１抵抗との間に接続され、カソードが前記リレー接点と前記負荷との間に接続されたダイオード（Ｄ１）を、更に備えたことを特徴とする。

請求項４に記載の発明は、直流電源（ＶＢ）と負荷（ＲＬ）との間に設けられて負荷の駆動、停止を切り替えるリレー接点（Ｘａ）、及び該リレー接点を励磁する励磁コイル（Ｘｃ）を備えたリレー回路（ＲＬＹ）の、前記励磁コイルでの発熱を抑制する発熱抑制回路であって、前記励磁コイルとグランドとの間に設けられた第１抵抗（Ｒ１）と、前記第１抵抗とグランドとの間に設けられ、前記励磁コイルの励磁、非励磁を切り替えるスイッチ手段（ＳＷ２）と、を有し、更に、前記リレー接点と前記負荷との間の点、及び前記励磁コイルと前記第１の抵抗との間の点、との間に、半導体素子（Ｔ２）とダイオード（Ｄ２）との直列接続回路を接続し、前記スイッチ手段をオンとした後で前記リレー接点が「閉」となる前には、前記直列接続回路が導通することにより、前記励磁コイルに前記直流電源の出力電圧と同等の電圧を印加すると共に、前記リレー接点が「閉」となった後には、前記直列接続回路が非導通となって、前記励磁コイルに前記直流電源の出力電圧よりも低い電圧を印加することを特徴とする。

請求項５に記載の発明は、直流電源（ＶＢ）と負荷（ＲＬ）との間に設けられて負荷の駆動、停止を切り替えるリレー接点（Ｘａ）、及び該リレー接点を励磁する励磁コイル（Ｘｃ）を備えたリレー回路（ＲＬＹ）の、前記励磁コイルでの発熱を抑制する発熱抑制回路であって、前記励磁コイルとグランドとの間に設けられた第１抵抗（Ｒ１）と、前記第１抵抗とグランドとの間に設けられ、前記励磁コイルの励磁、非励磁を切り替えるスイッチ手段（ＳＷ２）と、を有し、更に、前記リレー接点と前記負荷との間の点、及び前記第１の抵抗と前記スイッチ手段との間の点、との間に、定電圧ダイオード（ＺＤ２）とダイオード（Ｄ３）と第２抵抗（Ｒ４）との直列接続回路を接続し、更に、前記第１抵抗に対して並列に、第１電極及び第２電極が前記第１抵抗の第１端及び第２端に接続される半導体素子（Ｔ１）を設け、前記半導体素子の制御端子は、前記ダイオードと前記第２抵抗との間の点に、直接的または間接的に接続され、前記スイッチ手段をオンとした後で前記リレー接点が「閉」となる前には、前記半導体素子の第１電極、第２電極間が導通して、前記励磁コイルに前記直流電源の出力電圧と同等の電圧を印加すると共に、前記リレー接点が「閉」となった後には、前記励磁コイルに、前記定電圧ダイオードの定電圧に依存した電圧を印加することを特徴とする。

請求項６に記載の発明は、前記直流電源は、車両に搭載されるバッテリであることを特徴とする。

請求項１の発明では、スイッチ手段をオンとした直後でリレー接点が「閉」となる前には、励磁電流はダイオード（Ｄ１）を経由してグランド側に流れるので、励磁コイルに印加される電圧はほぼ電源電圧と等しくなる。従って、確実にリレー接点を吸引して「閉」の状態に切り替えることができる。また、リレー接点が「閉」となると、励磁電流は第１抵抗（Ｒ１）を経由してグランド側に流れるので、励磁コイルに印加される電圧は低下し、発熱量を低減することができる。従って、ＰＣＢ基板等に実装する場合には、狭いスペースに多くのリレー回路を搭載することができ、省スペース化、低コスト化を図ることができる。また、スイッチ手段のオフ時にはリーク電流が流れないので、電力損失を抑制することができる。

請求項２の発明では、スイッチ手段をオンとした直後でリレー接点が「閉」となる前には、半導体素子（Ｔ１）を経由してグランド側に流れるので、励磁コイルに印加される電圧はほぼ電源電圧と等しくなる。従って、確実にリレー接点を吸引して「閉」の状態に切り替えることができる。また、リレー接点が「閉」となると、半導体素子の動作により、励磁コイルに印加する電圧を定電圧ダイオードの定電圧に依存する一定の電圧に保持することができる。従って、励磁コイルに印加する電圧を電源電圧よりも低い電圧に設定することで発熱量を低減でき、且つ、電圧変動に影響されず、安定した電圧で励磁コイルを励磁させることができ、リレー接点の「閉」状態を確実に保持することができる。従って、ＰＣＢ基板等に実装する場合には、狭いスペースに多くのリレー回路を搭載することができ、省スペース化、低コスト化を図ることができる。また、スイッチ手段のオフ時にはリーク電流が流れないので、電力損失を抑制することができる。

請求項３の発明では、請求項２の構成に加えて更にダイオード（Ｄ１）を設けたので、スイッチ手段をオンとした直後でリレー接点が「閉」となる前には、前述の半導体素子（Ｔ１）に加え、ダイオード（Ｄ１）を経由してグランド側に流れることになり、励磁コイルに印加される電圧を電源電圧に近づけることができる。

請求項４の発明では、スイッチ手段をオンとした直後でリレー接点が「閉」となる前には、励磁電流は半導体素子（Ｔ２）、及びダイオード（Ｄ２）を経由してグランド側に流れるので、励磁コイルに印加される電圧はほぼ電源電圧と等しくなる。従って、確実にリレー接点を吸引して「閉」の状態に切り替えることができる。また、リレー接点が「閉」となると、励磁電流は半導体素子（Ｔ２）には流れず、第１抵抗を経由してグランド側に流れるので、励磁コイルに印加される電圧は低下し、発熱量を低減することができる。従って、ＰＣＢ基板等に実装する場合には、狭いスペースに多くのリレー回路を搭載することができ、省スペース化、低コスト化を図ることができる。また、スイッチ手段のオフ時にはリーク電流が流れないので、電力損失を抑制することができる。

請求項５の発明では、スイッチ手段をオンとした直後でリレー接点が「閉」となる前には、励磁電流は半導体素子（Ｔ１）を経由してグランド側に流れるので、励磁コイルに印加される電圧はほぼ電源電圧と等しくなる。従って、確実にリレー接点を吸引して「閉」の状態に切り替えることができる。また、リレー接点が「閉」となると、半導体素子（Ｔ１）の動作により、励磁コイルに印加する電圧を定電圧ダイオードの定電圧に依存する一定の電圧に保持することができる。従って、励磁コイルに印加する電圧を電源電圧よりも低い電圧に設定することで発熱量を低減でき、且つ、電圧変動に影響されず、安定した電圧で励磁コイルを励磁させることができ、リレー接点の「閉」状態を確実に保持することができる。従って、ＰＣＢ基板等に実装する場合には、狭いスペースに多くのリレー回路を搭載することができ、省スペース化、低コスト化を図ることができる。また、スイッチ手段のオフ時にはリーク電流が流れないので、電力損失を抑制することができる。

請求項６の発明では、車両に搭載するバッテリを直流電源としているので、大きな電圧変動が発生した場合でも、安定した電圧で励磁コイルを励磁させることができ、リレー回路を安定に切り替えることができる。

本発明の第１実施形態に係る発熱抑制回路が搭載された負荷駆動回路の構成を示す回路図である。 本発明の第２実施形態に係る発熱抑制回路が搭載された負荷駆動回路の構成を示す回路図である。 本発明の第２実施形態の変形例に係る発熱抑制回路が搭載された負荷駆動回路の構成を示す回路図である。 本発明の第３実施形態に係る発熱抑制回路が搭載された負荷駆動回路の構成を示す回路図である。 本発明の第４実施形態に係る発熱抑制回路が搭載された負荷駆動回路の構成を示す回路図である。 従来における負荷駆動回路の構成を示す回路図であり、スイッチが電源側に設けられる例を示す。 従来における負荷駆動回路の構成を示す回路図であり、スイッチがグランド側に設けられる例を示す。 特許文献１に記載された負荷駆動回路の構成を示す回路図である。

以下、本発明の実施形態を図面に基づいて説明する。通常、常時開のリレー接点を備えるリレー回路では、オン（接点開→閉）とするときの最低作動電圧に比べて、オフ（接点閉→開）とするときの最低作動電圧の方が低い。即ち、リレー接点を一旦閉とすると、励磁コイルの電圧が低下しても、この閉の状態を維持することができる。本発明では、これを利用して、リレー接点が開の状態で、スイッチをオンとしたときには、励磁コイルの両端にほぼ電源電圧が印加されるようにして、従来と同様の最低作動電圧を確保し、その後リレー接点が閉となった際に、励磁コイルの通電経路に抵抗を挿入して該励磁コイルに流れる電流を制限して発熱を抑えるようにする。以下、詳細に説明する。

［第１実施形態］
図１は、本発明の第１実施形態に係る発熱抑制回路が搭載された負荷駆動回路の構成を示す回路図である。図１に示すように、この負荷駆動回路は、例えば、車両に搭載されるランプやモータ等の負荷ＲＬと、直流電源ＶＢ（例えば、バッテリ、以下「電源ＶＢ」と略す）とを備え、電源ＶＢと負荷ＲＬとの間にリレー回路ＲＬＹが設けられている。なお、電源ＶＢの出力電圧を同一の符号ＶＢで示し、該出力電圧は例えば１４Ｖである。

リレー回路ＲＬＹは、常時開となるリレー接点Ｘａ、及び励磁コイルＸｃを備えており、リレー接点Ｘａの一端は電源ＶＢのプラス端子に接続され、他端は負荷ＲＬを介してグランドに接続されている。ここで、励磁コイルＸｃの抵抗値をＲａとする。また、励磁コイルＸｃの一端は、スイッチＳＷ１（スイッチ手段）を介して電源ＶＢのプラス端子に接続され、他端は抵抗Ｒ１（第１抵抗）を介してグランドに接続されている。

更に、励磁コイルＸｃと抵抗Ｒ１との接続点ｐ１と、リレー接点Ｘａと負荷ＲＬとの接続点ｐ２との間にダイオードＤ１が設けられ、該ダイオードＤ１は点ｐ１側がアノード、点ｐ２側がカソードとなるように接続される。

次に、第１実施形態に係る発熱抑制回路の作用について説明する。リレー回路ＲＬＹがオフの状態、即ち、スイッチＳＷ１がオフのときには、励磁コイルＸｃに電流は流れず、常時開のリレー接点Ｘａは開となる。スイッチＳＷ１がオンとされると、励磁コイルＸｃに励磁電流Ｉａが流れ、リレー接点Ｘａが吸引され始める。

開とされているリレー接点Ｘａが閉となるまでに、１ｍｓ以上の時間を要する。この間、励磁コイルＸｃを流れる励磁電流Ｉａは、ダイオードＤ１→負荷ＲＬ→グランドの経路を経由して流れ、励磁コイルＸｃの両端にはほぼ電源電圧ＶＢに等しい電圧が印加される。即ち、ダイオードＤ１の電圧降下を０．６Ｖとした場合には、Ｉａ＝（ＶＢ−０．６）／Ｒａとなり、リレーの最低作動電圧は従来回路（図６，図７に示した回路）とほぼ同等になる。

その後、リレー接点Ｘａが閉となると、負荷ＲＬには電源電圧ＶＢが印加され、ダイオードＤ１のカソード電圧が電源電圧ＶＢとなってダイオードＤ１が逆バイアスされ、該ダイオードＤ１を経由した電流が流れなくなる。

その結果、励磁電流Ｉａは、抵抗Ｒ１→グランドの経路に流れ、抵抗Ｒ１に電圧降下を発生させる。即ち、Ｉａ＝ＶＢ／（Ｒａ＋Ｒ１）となり、励磁電流Ｉａが減少する。例えば、Ｒａ＝Ｒ１とすれば、励磁電流Ｉａは１／２に減少する。これにより、リレー接点Ｘａが閉となった後には、励磁コイルＸｃの発熱量は従来回路と比較して減少する。また、励磁電流Ｉａが減少すると、励磁コイルＸｃに生じる磁界が減少してリレー接点Ｘａの吸引力が低下するが、リレー接点Ｘａが閉となっていることにより、リレー接点Ｘａの接点間の磁気抵抗が減少するので、リレー接点Ｘａを閉の状態に維持することができる。

このようにして、第１実施形態に係る発熱抑制回路では、スイッチＳＷ１をオンとした後、リレー接点Ｘａが閉となる前には、励磁電流ＩａがダイオードＤ１を介して負荷ＲＬ側に流れるので、励磁コイルＸｃに電源電圧ＶＢと同等の電圧を印加することができる。また、リレー接点Ｘａが閉となった後には、ダイオードＤ１には電流は流れず、励磁電流Ｉａは抵抗Ｒ１を介して流れるので、励磁コイルＸｃには、電源電圧ＶＢを抵抗ＲａとＲ１で分圧した電圧（Ｒａ＝Ｒ１の場合には半分の電圧）が印加されることになる。

従って、開とされているリレー接点Ｘａを確実に閉に切り替えることができ、且つ、リレー接点Ｘａが閉となった場合には、その後確実に閉の状態に保持することができる。更に、リレー接点Ｘａが閉とされている際には、励磁電流Ｉａは従来と対比して低下する（Ｒａ＝Ｒ１の場合には半分となる）ので、電源ＶＢの消費電力を低減でき、且つ発熱量を低減することができる。

このため、リレー回路ＲＬＹをＰＣＢ基板上に実装する場合には、一定のスペース内に多くのリレー回路を設けることができ、低コスト化、省スペース化を図ることができる。

また、スイッチＳＷ１のオフ時には、励磁コイルＸｃに接続される回路は確実に遮断されるのでリーク電流は流れず、バッテリ上がり等のトラブルの発生を回避できる。

［第２実施形態］
次に、本発明の第２実施形態に係る発熱抑制回路について説明する。図２は、本発明の第２実施形態に係る発熱抑制回路が搭載された負荷駆動回路の構成を示す回路図である。図２に示す負荷駆動回路は、前述の図１に示した負荷駆動回路と対比して、ダイオードＤ１を備えておらず、また、抵抗Ｒ２、Ｒ３、Ｒ４（第２抵抗）、ツェナーダイオードＺＤ１（定電圧ダイオード）、及びＰＮＰ型のトランジスタＴ１（半導体素子）を備える点で相違している。

ツェナーダイオードＺＤ１のカソードが点ｐ２に接続され、そのアノードは抵抗Ｒ４（第２抵抗）を介してグランドに接続されている。また、ツェナーダイオードＺＤ１と抵抗Ｒ４の接続点ｐ３は、抵抗Ｒ３、Ｒ２からなるトランジスタＴ１のバイアス回路を介して点ｐ１に接続され、抵抗Ｒ３とＲ２の接続点はトランジスタＴ１のベースに接続されている。

更に、該トランジスタＴ１のエミッタは点ｐ１（抵抗Ｒ１の第１端）に接続され、コレクタはグランド（抵抗Ｒ１の第２端）に接続されている。即ち、半導体素子（トランジスタＴ１）の第１電極（エミッタ）は第１抵抗の第１端に接続され、第２電極（コレクタ）は第１抵抗の第２端に接続されている。

次に、第２実施形態に係る発熱抑制回路の作用について説明する。リレー回路ＲＬＹがオフの状態、即ち、スイッチＳＷ１がオフのときには、励磁コイルＸｃに電流は流れず、常時開のリレー接点は開となる。スイッチＳＷ１がオンとされると、励磁コイルＸｃに励磁電流Ｉａが流れ、リレー接点Ｘａが吸引され始める。

リレー接点Ｘａが開の間は、トランジスタＴ１のベースが、抵抗Ｒ３→抵抗Ｒ４→グランドの経路で接地されるので、該トランジスタＴ１がオンとなり、励磁コイルＸｃに流れる励磁電流Ｉａは、該トランジスタＴ１のエミッタ〜コレクタ間を流れる。従って、励磁コイルＸｃには、電源電圧ＶＢとほぼ等しい電圧（厳密には、トランジスタＴ１に生じる１．８Ｖ程度の電圧分だけ低い電圧）が印加されるので、リレー接点Ｘａを閉とする吸引力を従来回路（図６，図７に示した回路）とほぼ同等に維持することができる。

その後、リレー接点Ｘａが閉になると、電源ＶＢ→リレー接点Ｘａ→ツェナーダイオードＺＤ１→抵抗Ｒ４→グランドの経路で電流が流れ、抵抗Ｒ４に電圧降下が発生する。このため、トランジスタＴ１のベース電位が上昇し、トランジスタＴ１のエミッタ電位が上昇する。その結果、ＰＮＰ型のトランジスタＴ１は、励磁コイルＸｃの抵抗Ｒａをエミッタ〜電源ＶＢ間の抵抗とするエミッタフォロアの動作をする。

即ち、リレー接点Ｘａが閉になると、トランジスタＴ１はエミッタフォロアの動作で通電を続ける。このときの励磁コイルＸｃの両端に生じる電圧は、ツェナーダイオードＺＤ１に生じる定電圧にて決定される一定の電圧となる。具体的には、抵抗Ｒ２の電圧降下は０．６Ｖ程度（ダイオードの電圧降下分）であり、抵抗Ｒ３の電圧降下はトランジスタＴ１のベース電流により決定されるので、抵抗Ｒ２，Ｒ３の合計の電圧降下は、例えば、１．６Ｖ程度となる。そして、ツェナーダイオードＺＤ１の定電圧を６Ｖとすると、励磁コイルＸｃの両端に印加される電圧はこれらの減算により４．４Ｖとなり、ツェナーダイオードＺＤ１の定電圧に依存した一定の電圧となる。換言すれば、ツェナーダイオードＺＤ１の定電圧を決めることにより、励磁コイルＸｃの両端に生じる電圧を任意の値に設定することができる。

従って、この発熱抑制回路ではスイッチＳＷ１がオンとされた後、リレー接点Ｘａが閉となるまでの間は、電源電圧ＶＢとほぼ等しい電圧が励磁コイルＸｃに印加され、リレー接点Ｘａが閉になると、ツェナーダイオードＺＤ１に生じる定電圧に依存した一定の電圧が励磁コイルＸｃに印加されることになる。この場合、励磁コイルＸｃに印加される電圧は、電源電圧ＶＢの変動に影響されないので、励磁コイルＸｃに発生する磁束は一定となる。

このようにして、第２実施形態に係る発熱抑制回路では、スイッチＳＷ１をオンとした後、リレー接点Ｘａが閉となる前には、励磁電流ＩａがトランジスタＴ１を介してグランドに流れるので、励磁コイルＸｃに電源電圧ＶＢとほぼ同等の電圧を印加することができる。その後、リレー接点Ｘａが閉となると、トランジスタＴ１がエミッタフォロアの動作をして励磁コイルＸｃに印加される電圧が、電源電圧よりも低い一定電圧（ツェナー電圧により決定する電圧）となるように保持する。

従って、開とされているリレー接点Ｘａを確実に閉に切り替えることができ、且つ、リレー接点Ｘａが閉となった場合には、その後確実に閉の状態に保持することができる。更に、リレー接点Ｘａが閉とされている際には、励磁電流Ｉａは従来と対比して低下するので、電源ＶＢの消費電力を低減でき、且つ発熱量を低減することができる。このため、リレー回路ＲＬＹをＰＣＢ基板上に実装する場合には、一定のスペース内に多くのリレー回路を設けることができ、低コスト化、省スペース化を図ることができる。

また、励磁コイルＸｃに印加される電圧は、ツェナーダイオードＺＤ１の定電圧に依存する一定の電圧に維持されるので、車両に搭載されるバッテリのように、頻繁に電源電圧ＶＢが低下するような場合であっても、一定の電圧で励磁コイルＸｃを励磁することができ、リレー接点Ｘａの保持力が低下することを回避することができる。

更に、スイッチＳＷ１のオフ時には、リーク電流は流れないので、バッテリ上がり等のトラブルの発生を回避できる。

［第２実施形態の変形例］
次に、上述した第２実施形態の変形例について説明する。図３は、変形例に係る発熱抑制回路が搭載された負荷駆動回路の構成を示す回路図である。図３に示すように、この負荷駆動回路は、前述した図２に示した回路と対比して、ダイオードＤ１が設けられる点で相違している。即ち、励磁コイルＸｃと抵抗Ｒ１との接続点ｐ１にアノードが接続され、リレー接点Ｘａと負荷ＲＬとの接続点ｐ２にカソードが接続されるダイオードＤ１が設けられている。

そして、このように構成された発熱抑制回路では、スイッチＳＷ１をオンとした後リレー接点Ｘａが開の間は、励磁コイルＸｃに流れる励磁電流Ｉａは、ダイオードＤ１→負荷ＲＬ→グランドの経路を経由して流れるので、前述した図２で示した発熱抑制回路と対比して、励磁コイルＸｃに印加する電圧をより一層電源電圧ＶＢに近づけることができる。具体的には、トランジスタＴ１での電圧降下は上述のように１．８Ｖ程度であるのに対し、ダイオードＤ１の電圧降下は０．６Ｖ程度であるので、その分励磁コイルＸｃに印加する電圧を上昇させることができ、リレー接点Ｘａを閉とする際の吸引力を増大させることができる。

［第３の実施形態］
次に、本発明の第３実施形態について説明する。図４は、本発明の第３実施形態に係る発熱抑制回路が搭載された負荷駆動回路の構成を示す回路図である。図４に示すように、この負荷駆動回路は、モータやランプ等の負荷ＲＬと、電源ＶＢ（例えば、バッテリ）とを備え、電源ＶＢと負荷ＲＬとの間にリレー回路ＲＬＹが設けられている。

リレー回路ＲＬＹは、常時開となるリレー接点Ｘａ、及び励磁コイルＸｃを備えており、リレー接点Ｘａの一端は電源ＶＢのプラス端子に接続され、他端は負荷ＲＬを介してグランドに接続されている。また、励磁コイルＸｃの一端は、電源ＶＢのプラス端子に接続され、他端は抵抗Ｒ１（第１抵抗）、及びスイッチＳＷ２（スイッチ手段）を介してグランドに接続されている。即ち、第３実施形態では、前述した第１、第２実施形態と比較して、スイッチＳＷ２が励磁コイルＸｃのグランド側に設けられている点で相違している。

リレー接点Ｘａと負荷ＲＬとの接続点ｐ４は、ダイオードＤ２、ＰＮＰ型のトランジスタＴ２を介して、励磁コイルＸｃと抵抗Ｒ１との接続点ｐ５に接続されている。トランジスタＴ２のエミッタ、ベース間には抵抗Ｒ５が設けられ、ベースは抵抗Ｒ６を介して抵抗Ｒ１とスイッチＳＷ２との接続点に接続されている。

次に、第３実施形態に係る発熱抑制回路の作用について説明する。リレー回路ＲＬＹがオフの状態、即ち、スイッチＳＷ２がオフのときには、トランジスタＴ２はオフとされるので、励磁コイルＸｃに励磁電流Ｉａは流れず、常時開のリレー接点Ｘａは開となる。

スイッチＳＷ２がオンとされると、トランジスタＴ２のベースが接地されるので該トランジスタＴ２がオンとなる。従って、励磁コイルＸｃに励磁電流Ｉａが流れ、リレー接点Ｘａが吸引され始める。リレー接点Ｘａが開となっている間は、励磁電流Ｉａは励磁コイルＸｃ→トランジスタＴ２→ダイオードＤ２→負荷ＲＬ→グランドの経路を流れ、抵抗Ｒ１には流れない。このため、励磁コイルＸｃにはほぼ電源電圧ＶＢに等しい電圧が印加されることになり、リレー接点Ｘａを閉とする吸引力は従来回路（図６，図７に示した回路）の場合とほぼ同等である。

その後、リレー接点Ｘａが閉になると、ダイオードＤ２が逆バイアスされトランジスタＴ２には電流が流れなくなり、励磁電流Ｉａは、抵抗Ｒ１→スイッチＳＷ２→グランドの経路に流れる。従って、抵抗Ｒ１に電圧降下が発生し、励磁コイルＸｃに印加される電圧は抵抗Ｒ１の電圧降下分だけ電源電圧ＶＢより小さくなり、励磁電流Ｉａを減少させることができる。例えば、Ｒ１＝Ｒａとすれば励磁コイルＸｃに印加される電圧を半分にすることができる。

このようにして、第３実施形態に係る発熱抑制回路では、スイッチＳＷ２をオンとした後、リレー接点Ｘａが閉となる前には、励磁電流ＩａがトランジスタＴ２及びダイオードＤ２を介して負荷ＲＬ側に流れるので、励磁コイルＸｃに電源電圧ＶＢと同等の電圧を印加することができる。また、リレー接点Ｘａが閉となった後には、ダイオードＤ２には電流は流れず、励磁電流Ｉａは抵抗Ｒ１を介して流れるので、励磁コイルＸｃには、電源電圧ＶＢを抵抗ＲａとＲ１で分圧した電圧が印加されることになる。

従って、開とされているリレー接点Ｘａを確実に閉に切り替えることができ、且つ、リレー接点Ｘａが閉となった場合には、その後確実に閉の状態に保持することができる。更に、リレー接点Ｘａが閉とされている際には、励磁電流Ｉａは従来と対比して低下するので、電源ＶＢの消費電力を低減でき、且つ発熱量を低減することができる。

このため、リレー回路ＲＬＹをＰＣＢ基板上に実装する場合には、一定のスペース内に多くのリレー回路を設けることができ、低コスト化、省スペース化を図ることができる。

また、スイッチＳＷ２のオフ時には、リーク電流は流れないので、バッテリ上がり等のトラブルの発生を回避できる。

［第４の実施形態］
次に、本発明の第４実施形態について説明する。図５は、本発明の第４実施形態に係る発熱抑制回路が搭載された負荷駆動回路の構成を示す回路図である。図５に示すように、この負荷駆動回路は、モータやランプ等の負荷ＲＬと、直流電源ＶＢとを備え、電源ＶＢと負荷ＲＬとの間にリレー回路ＲＬＹが設けられている。

リレー回路ＲＬＹは、常時開となるリレー接点Ｘａ、及び励磁コイルＸｃを備えており、リレー接点Ｘａの一端は電源ＶＢのプラス端子に接続され、他端は負荷ＲＬを介してグランドに接続されている。また、励磁コイルＸｃの一端は、電源ＶＢのプラス端子に接続され、他端は抵抗Ｒ１（第１抵抗）、及びスイッチＳＷ２（スイッチ手段）を介してグランドに接続されている。即ち、第４実施形態では、前述した第３実施形態と同様に、スイッチＳＷ２が励磁コイルＸｃのグランド側に設けられている。

リレー接点Ｘａと負荷ＲＬとの接続点ｐ６は、ツェナーダイオードＺＤ２（定電圧ダイオード）、ダイオードＤ３、及び抵抗Ｒ４（第２抵抗）を介して、抵抗Ｒ１とスイッチＳＷ２の接続点ｐ８に接続されている。この際、ツェナーダイオードＺＤ２のカソードが点ｐ６に接続され、アノードがダイオードＤ３のアノードに接続され、ダイオードＤ３のカソードが抵抗Ｒ４に接続されている。

また、抵抗Ｒ１に対して並列にＰＮＰ型のトランジスタＴ１が設けられ、該トランジスタＴ１のエミッタは点ｐ７（抵抗Ｒ１の第１端）に接続され、コレクタは点ｐ８（抵抗Ｒ１の第２端）に接続されている。即ち、半導体素子（トランジスタＴ１）の第１電極（エミッタ）は第１抵抗の第１端に接続され、第２電極（コレクタ）は第１抵抗の第２端に接続されている。

更に、点ｐ７は抵抗Ｒ２，Ｒ３からなるトランジスタＴ１のバイアス回路を介してダイオードＤ３と抵抗Ｒ４の接続点に接続されている。

次に、第４実施形態に係る発熱抑制回路の作用について説明する。リレー回路ＲＬＹがオフの状態、即ち、スイッチＳＷ２がオフのときには、励磁コイルＸｃに励磁電流Ｉａは流れず、リレー接点Ｘａは開となる。

スイッチＳＷ２がオンとされると、トランジスタＴ１のベースが接地されるので、該トランジスタＴ１がオンとなる。従って、励磁コイルＸｃに励磁電流Ｉａが流れ、リレー接点Ｘａが吸引され始める。リレー接点Ｘａが開となっている間は、トランジスタＴ１のベースは、抵抗Ｒ３→抵抗Ｒ４→スイッチＳＷ２→グランドの経路で接地されるので、該トランジスタＴ１がオンとなる。この際、励磁電流Ｉａは、トランジスタＴ１を経由して流れ、抵抗Ｒ１には流れない。このため、励磁コイルＸｃにはほぼ電源電圧ＶＢに等しい電圧（厳密には、１．８Ｖ程度低い電圧）が印加されるので、リレー接点Ｘａを閉とする吸引力を、従来回路（図６，図７に示した回路）とほぼ同等に維持することができる。

その後、リレー接点Ｘａが閉になると、電源ＶＢ→リレー接点Ｘａ→ツェナーダイオードＺＤ２→ダイオードＤ３→抵抗Ｒ４→スイッチＳＷ２→グランドの経路で電流が流れ、抵抗Ｒ４に電圧降下が発生する。

このため、トランジスタＴ１のベース電位が上昇し、トランジスタＴ１のエミッタ電位が上昇する。その結果、トランジスタＴ１は励磁コイルＸｃの抵抗Ｒａをエミッタ〜電源ＶＢ間の抵抗とするエミッタフォロアの動作をする。このときの励磁コイルＸｃに生じる電圧は、ツェナーダイオードＺＤ２に生じる定電圧に依存する一定の電圧となる。

即ち、第４実施形態に係る発熱抑制回路は、スイッチＳＷ２がオンとされた後、リレー接点Ｘａが閉になるまでの間は、励磁コイルＸｃに電源電圧ＶＢとほぼ等しい電圧が印加され、リレー接点Ｘａが閉になると、ツェナーダイオードＺＤ２の定電圧に依存した一定の電圧（電源電圧ＶＢよりも低い電圧）が励磁コイルＸｃに印加される。励磁コイルＸｃに印加される電圧は、電源電圧ＶＢに依存しないので、電源電圧ＶＢが低下した場合であっても、励磁コイルＸｃに生じる磁束は一定となる。従って、常に一定の吸引力でリレー接点Ｘａを吸引することができる。

このようにして、第４実施形態に係る発熱抑制回路では、スイッチＳＷ２をオンとした後、リレー接点Ｘａが閉となる前には、励磁電流ＩａがトランジスタＴ１を経由してグランドに流れるので、励磁コイルＸｃに電源電圧ＶＢと同等の電圧を印加することができる。また、リレー接点Ｘａが閉となった後には、トランジスタＴ１がエミッタフォロアの動作をして、励磁コイルＸｃに印加される電圧が電源電圧ＶＢよりも低い一定電圧（ツェナー電圧で決められる一定の電圧）となるように保持する。従って、開とされているリレー接点Ｘａを確実に閉に切り替えることができ、且つ、リレー接点Ｘａが閉となった場合には、その後確実に閉の状態に保持することができる。

更に、リレー接点Ｘａが閉とされている際には、励磁電流Ｉａは従来と対比して低下するので、電源ＶＢの消費電力を低減でき、且つ発熱量を低減することができる。このため、リレー回路ＲＬＹをＰＣＢ基板上に実装する場合には、一定のスペース内に多くのリレー回路を設けることができ、低コスト化、省スペース化を図ることができる。

また、励磁コイルＸｃに印加される電圧は、ツェナーダイオードＺＤ２の定電圧に依存する一定の電圧に維持されるので、車両に搭載されるバッテリのように、頻繁に電源電圧ＶＢが低下するような場合であっても、一定の電圧で励磁コイルＸｃを励磁することができ、リレー接点Ｘａの保持力が低下することを回避することができる。

また、スイッチＳＷ２のオフ時には、リーク電流は流れないので、バッテリ上がり等のトラブルの発生を回避できる。

以上、本発明のリレー励磁コイルの発熱抑制回路を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。

例えば、前述した各実施形態では、ＰＮＰ型のバイポーラトランジスタＴ１，Ｔ２（半導体素子）を用いる例について説明したが、本発明はこれに限定されるものではなく、Ｐ型ＭＯＳＦＥＴ（半導体素子）を用いることも可能である。また、同等の機能を有する回路に変更して、ＮＰＮ型のバイポーラトランジスタ、或いはＮ型ＭＯＳＦＥＴを用いることも可能である。

本発明は、常時開となるリレー接点を備えるリレー回路の発熱を抑制する上で極めて有用である。

ＲＬＹ リレー回路
Ｘａ リレー接点
Ｘｃ 励磁コイル
Ｄ１，Ｄ２，Ｄ３ ダイオード
ＺＤ１，ＺＤ２ ツェナーダイオード（定電圧ダイオード）
Ｒ１ 抵抗（第１抵抗）
Ｒ４ 抵抗（第２抵抗）
ＶＢ 直流電源
ＲＬ 負荷
ＳＷ１，ＳＷ２ スイッチ（スイッチ手段）
Ｔ１，Ｔ２ トランジスタ（半導体素子）

Claims (6)

1. 直流電源と負荷との間に設けられて負荷の駆動、停止を切り替えるリレー接点、及び該リレー接点を励磁する励磁コイルを備えたリレー回路の、前記励磁コイルでの発熱を抑制する発熱抑制回路であって、
   前記励磁コイルとグランドとの間に設けられた第１抵抗と、
   アノードが前記励磁コイルと前記第１抵抗との間に接続され、カソードが前記リレー接点と前記負荷との間に接続されたダイオードと、
   前記直流電源と前記励磁コイルとの間に設けられ、前記励磁コイルの励磁、非励磁を切り替えるスイッチ手段と、
   を備えたことを特徴とするリレー励磁コイルの発熱抑制回路。
2. 直流電源と負荷との間に設けられて負荷の駆動、停止を切り替えるリレー接点、及び該リレー接点を励磁する励磁コイルを備えたリレー回路の、前記励磁コイルでの発熱を抑制する発熱抑制回路であって、
   前記励磁コイルとグランドとの間に設けられた第１抵抗と、
   前記直流電源と前記励磁コイルとの間に設けられ、前記励磁コイルの励磁、非励磁を切り替えるスイッチ手段と、
   前記第１抵抗に対して並列に設けられ、第１電極及び第２電極が前記第１抵抗の第１端及び第２端に接続される半導体素子と、
   カソードが前記リレー接点と前記負荷との間に接続され、アノードが第２抵抗を介してグランドに接続される定電圧ダイオードと、を有し、
   前記半導体素子の制御端子は、前記定電圧ダイオードのアノードと前記第２抵抗との間に、直接的または間接的に接続され、
   前記スイッチ手段をオンとした後で前記リレー接点が「閉」となる前には、前記半導体素子の第１電極、第２電極間が導通して、前記励磁コイルに前記直流電源の出力電圧と同等の電圧を印加すると共に、
   前記リレー接点が「閉」となった後には、前記励磁コイルに、前記定電圧ダイオードの定電圧に依存した一定の電圧を印加することを特徴とするリレー励磁コイルの発熱抑制回路。
3. アノードが前記励磁コイルと前記第１抵抗との間に接続され、カソードが前記リレー接点と前記負荷との間に接続されたダイオードを、更に備えたことを特徴とする請求項２に記載のリレー励磁コイルの発熱抑制回路。
4. 直流電源と負荷との間に設けられて負荷の駆動、停止を切り替えるリレー接点、及び該リレー接点を励磁する励磁コイルを備えたリレー回路の、前記励磁コイルでの発熱を抑制する発熱抑制回路であって、
   前記励磁コイルとグランドとの間に設けられた第１抵抗と、
   前記第１抵抗とグランドとの間に設けられ、前記励磁コイルの励磁、非励磁を切り替えるスイッチ手段と、を有し、更に、
   前記リレー接点と前記負荷との間の点、及び前記励磁コイルと前記第１の抵抗との間の点、との間に、半導体素子とダイオードとの直列接続回路を接続し、
   前記スイッチ手段をオンとした後で前記リレー接点が「閉」となる前には、前記直列接続回路が導通することにより、前記励磁コイルに前記直流電源の出力電圧と同等の電圧を印加すると共に、
   前記リレー接点が「閉」となった後には、前記直列接続回路が非導通となって、前記励磁コイルに前記直流電源の出力電圧よりも低い電圧を印加することを特徴とするリレー励磁コイルの発熱抑制回路。
5. 直流電源と負荷との間に設けられて負荷の駆動、停止を切り替えるリレー接点、及び該リレー接点を励磁する励磁コイルを備えたリレー回路の、前記励磁コイルでの発熱を抑制する発熱抑制回路であって、
   前記励磁コイルとグランドとの間に設けられた第１抵抗と、
   前記第１抵抗とグランドとの間に設けられ、前記励磁コイルの励磁、非励磁を切り替えるスイッチ手段と、を有し、更に、
   前記リレー接点と前記負荷との間の点、及び前記第１の抵抗と前記スイッチ手段との間の点、との間に、定電圧ダイオードとダイオードと第２抵抗との直列接続回路を接続し、
   更に、前記第１抵抗に対して並列に、第１電極及び第２電極が前記第１抵抗の第１端及び第２端に接続される半導体素子を設け、
   前記半導体素子の制御端子は、前記ダイオードと前記第２抵抗との間の点に、直接的または間接的に接続され、
   前記スイッチ手段をオンとした後で前記リレー接点が「閉」となる前には、前記半導体素子の第１電極、第２電極間が導通して、前記励磁コイルに前記直流電源の出力電圧と同等の電圧を印加すると共に、
   前記リレー接点が「閉」となった後には、前記励磁コイルに、前記定電圧ダイオードの定電圧に依存した電圧を印加することを特徴とするリレー励磁コイルの発熱抑制回路。
6. 前記直流電源は、車両に搭載されるバッテリであることを特徴とする請求項１〜５のいずれか１項に記載のリレー励磁コイルの発熱抑制回路。

Images