JP5314233B2 - 制御された導電率を有する半導体材料および半導体デバイスの製造方法 - Google Patents

制御された導電率を有する半導体材料および半導体デバイスの製造方法 Download PDF

Info

Publication number
JP5314233B2
JP5314233B2 JP2001567026A JP2001567026A JP5314233B2 JP 5314233 B2 JP5314233 B2 JP 5314233B2 JP 2001567026 A JP2001567026 A JP 2001567026A JP 2001567026 A JP2001567026 A JP 2001567026A JP 5314233 B2 JP5314233 B2 JP 5314233B2
Authority
JP
Japan
Prior art keywords
semiconductor material
barrier layer
reactor
gas
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001567026A
Other languages
English (en)
Other versions
JP2004528700A (ja
JP2004528700A5 (ja
Inventor
カポルネク デイビッド
シビュールト ブライアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/644,875 external-priority patent/US6498111B1/en
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2004528700A publication Critical patent/JP2004528700A/ja
Publication of JP2004528700A5 publication Critical patent/JP2004528700A5/ja
Application granted granted Critical
Publication of JP5314233B2 publication Critical patent/JP5314233B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Description

（発明の背景）
（発明の分野）
本発明は、ドーパントパッシベーション（dopant passivation）の影響を受ける、ドープされた半導体材料において所望の導電率を達成するための方法に関する。特に、本発明は、半導体成長プロセス中のドーピング種（species）パッシベーションを防止しまたは低減し、その場所または他の場所でのアニーリング工程の必要性を除く、パッシベーションバリア層の製造方法を教示する。
（関連技術の説明）
半導体材料は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、および他の光電子および電子デバイスの製造には欠くことができない。材料の電気的および光学的特性が、組成および構造変化によって制御することができるためである。この制御を達成するために、不必要な不純物のない半導体材料を製造することが重要である。窒化ガリウム（ＧａＮ）は、青、紫、および紫外線（ＵＶ）ＬＥＤおよびＬＤ、ならびに他の電子デバイスへの適用に関して、最も有望な半導体材料の１つである。
有機金属化学気相蒸着法（ＭＯＣＶＤ）を用いるＧａＮｐ−ｎ接合ダイオードの成長の間に、良好な構造、光学的および電気的な完全なｐ型材料を成長させることは困難である。ＧａＮ接合ダイオードのｐ型領域は、一般に、所望の導電率を達成するためにマグネシウム（Ｍｇ）を添加することによって、ＭＯＣＶＤ反応装置内で成長する。しかしながら、一般的な問題は、水素原子による、Ｍｇ、亜鉛（Ｚｎ）、炭素（Ｃ）などのようなアクセプタの電気的パッシベーションである。より少ない水素原子が、ＧａＮ材料内に拡散し、そこで水素原子は、ＭｇアクセプタおよびＭｇによってできたホールを中和する。パッシベーションプロセスは、Ｍｇアクセプタを不活性なままにして、その結果、材料は絶縁または成長した状態のような弱いｐ型になる。ｐ型領域のパッシベーションは、結果としてダイオードに関する重大な性能問題になる。アクセプタおよびドナーの水素パッシベーションは、様々な半導体に関して報告されている。シリコン［S.J.Pearton et al., Appl. Phys. A43, 153 (987)］、砒化ガリウム［N.M.Johnson et al., Phys. Rev. B33, 1102 (1986)、W.C.Dautremont-Smith, Mater. Res. Soc. Symp. Proc. 104, 313 (1988)］、燐化インジウム［G.R.Antell et al., Appl. Phys. Lett., 53, 758 (1988)］、テルル化カドニウム［L.Svob et al., J.Cryst. Growth 86, 815 (1988)］。パッシベーションは、意図的におよび意図的ではない両方のエピタキシャル成長プロセスの結果として説明されている。
ＧａＮの成長は、水素パッシベーションが重要な役割を果たす一例を示す。アクセプタのパッシベーションが、成長後の反応装置の冷却段階で発生することが示された［G.R.Antell et al., Appl. Phys. Lett., 73, 2953 (1998)］。水素は、ＧａＮ材料の成長の間、およびその後の反応装置の冷却の間、ＭＯＣＶＤ反応装置内に普通に存在し、一般的に２つのソースの結果として生じる。水素は、一般的に、成長ソースガスのためのキャリアガスとして、成長の間に使用される。さらに、アンモニア（ＮＨ３）は、ＧａＮ材料の成長の間、窒素（Ｎ）のためのソースガスとして使用され、反応装置冷却の間、ＧａＮ材料の安定化のためにも使用される。水素は、成長および冷却の間にアンモニア分解の副生成物として作られる。従来のＧａＮ成長プロセスにおいて、反応装置内に十分な水素が存在し、冷却の間にｐ型領域のパッシベーションを引き起こす。
ｐ型領域のパッシベーションは、冷却前に反応装置から水素ソースを取り除くことによって避けることができる。Kellerらの米国特許第５８９１７９０号を参照されたい。しかしながら、ＧａＮ結晶は、成長温度で不安定であり、ｐ型ＧａＮ領域は、表面損傷を結果として生じる分解を受けやすい。この分解を避けるための従来の方法は、反応装置冷却の間にＮＨ３のフローを維持することである。しかしながら、反応装置冷却の間のＮＨ３の存在は、水素を生成し、およびパッシベーションを引き起こす。このように、全ての水素ソースの除去は、現実的ではなく、反応装置冷却の間のパッシベーションは避けられないと考えられた。
パッシベーションを避けるのに対抗するように、材料成長および反応装置冷却の後にパッシベーションを反転することが開発された。ドーパントパッシベーションの多くの研究が、水素の除去およびドーパントの「活性化」の有用性を見出した［G.R.Antell et al., Appl. Phys. Lett., 53, 758 (1988)、W.C.Dautremont-Smith, Mater. Res. Soc. Symp. Proc. 104, 313 (1988)、T.Zundel, J.Weber, Phys. Rev. B39, 13549 (1988)、W.C.Dautremont-Smith et al., J. Appl. Phys. 66, 1993 (1989)］。いったん水素パッシベーションの現象が認識されると、水素は、高められた温度で拡散して半導体内に入り、拡散して半導体から出て、結果としてドーパントのパッシベーションまたは活性化を生じる。したがって、熱的なアニーリングは、ＩＶ、ＩＩＩ−Ｖ、およびＩＩ−ＶＩ半導体材料群におけるアクセプタおよびドナー活性化方法として用いられる。窒化ガリウムのおけるアクセプタパッシベーションは、低エネルギー電子ビーム放射（ＬＥＥＢＩ）を用いて反転することができる［Amano et al., Japanese Journal of Applied Physics, Vol.28, No.12, pp.L2112-L2114 (Dec. 1989)］。ＬＥＥＢＩ処理において、パッシベーションされたＧａＮ材料は、アクセプタを活性化するために電子ビームで放射される。とれらの処置は、パッシベーションされた領域を有効に活性化するが、これらの処置は、外部で処理され、コストを増加しかつ歩留まりを低下する、製造プロセスにおける他の工程を導入する。取り扱いによって損傷が引き起こされる可能性があり、かつ大気の状態によって不純物が導入される可能性がある。両プロセスは、材料を損傷する可能性がある高温にＧａＮ材料を曝す。
さらに、アニーリングプロセスが、ｐコンタクトメタライゼーション（metalization）の前に行われる。ＧａＮ−ＬＥＤおよびＬＤなどのデバイスにおいて、再現性のある低抵抗コンタクトを提供することが重要である。ｐ型ＧａＮへの金属コンタクトは、表面品質に対して非常に敏感であることが見出された［J.Kim et al., Appl. Phys. Lett., 73, 2953 (1998)］。したがって、アニーリングまたは取り扱い中のｐ型表面へのあらゆる損傷は、ｐ型金属コンタクトに不利な影響を及ぼす。
反応装置冷却の間にアクセプタのパッシベーションを低減する他の方法は、ｐ型材料を薄いｎ型層で覆うことである［S.Manigawa, M.Kondo, J. Electron. Mater. Vol.19 No.6, pp.597-599 (1990)］。ｎ型材料における水素の溶解度は、ｐ型材料に比べて低く、反応装置冷却の間の水素の拡散は、非常に低減される。しかしながら、このプロセスは、ｐ型材料のパッシベーションを完全に除去せず、エッチングによるｎ型材料の除去は困難であり、ｐ型表面に損傷を与える可能性がある。
（発明の概要）
本発明は、水素原子によるドーピング種のパッシベーションを受けた、ドープされた半導体材料における所望の導電率を達成する新規な方法に提供する。パッシベーションは、ドーピング種に関連して半導体材料に組み込まれた水素によって引き起こされる。
本発明は、特に、半導体材料への水素の拡散または組み込みを防止または低減する、したがってドーパントパッシベーションを防止または低減する、バリア層の製造方法を教示する。バリア層は、半導体材料成長のために使用された同じ成長室で製造される。材料の成長直後に、材料が反応装置内にあり、かつ反応装置が、成長温度にほぼ等しいかまたは成長温度より低いときに、拡散バリア層が材料に堆積される。バリア層は、水素の材料への拡散および組み込みを防止する濃度の高い不活性な化合物から形成される。バリア層の例は、Ｓｉ、Ｇｅ、ＭｇＯx、ＭｇＮx、ＺｎＯ、ＳｉＮx、ＳｉＯx、又はこれらの合金、またはそれらの層シーケンスである。
バリア層は、水素ゲッタリング層（hydrogen-gettering layer）とも呼ばれる、水素結合層であることもできる。水素ゲッタリング層は、半導体に捕らえられた水素を化学的に結合する、または水素が雰囲気ガス相から半導体表面に到達することを防ぎ、水素の半導体への拡散を防止する。ゲッタリング層化合物の組成を、過剰なゲッタリング成分を含むように成長の間、調整する。好ましいゲッタリング層材料は、原子水素に対する高い結合エネルギーを有する成分を含む。結合エネルギーは、好ましくは、水素とアクセプタまたはドナー種との間の結合エネルギーより高い。したがって、ゲッタリング層は、水素をゲッタリングすることによって、ドーピング種のパッシベーションの防止に効果的である。ゲッタリング層は、多数のゲッタリング材料の繰り返しシーケンスとすることもできる多数層を有することができる。
冷却された後、半導体材料の以降の処理に関する様々なエッチング技術の１つによって、任意のバリア層を取り除くことができる。
半導体材料のパッシベーションの除去は、熱または電子ビームアニーリングなどの追加のプロセス工程の必要性を除きまたは低減することができる。この方法は、材料を本来の成長状態のままに保持し、半導体材料における優れた特性および歩留まりを提供する。
本発明のこれらの特徴および他のさらなる特徴と利点とは、添付の図面とともに以下の詳細な説明から当業者には明らかとなろう。
（発明の詳細な説明）
本発明は、原子水素によって半導体材料におけるドーパント種のパッシベーションを防ぐ新規な方法である。半導体材料の成長直後で、反応装置冷却の前または冷却の間に、または半導体材料の成長温度より低い温度で、バリア層を成長させる。バリア層は、半導体への水素の拡散に対する濃度の高いバリアとして機能する。また、バリア層は、化学的に水素を結合するゲッタリング層として働く。両方の場合、ドーピング種のパッシベーションが防止されるかまたは低減される。反応装置冷却に続いて、材料のさらなる処理の前に、バリア層は、エッチングなどの既知の処理によって取り除かれる。
バリアまたはゲッタリング層は、ＭＯＣＶＤ、プラズマ化学気相蒸着法（ＣＶＤ）、ホットフィラメントＣＶＤ、または他の堆積プロセスを用いて、半導体材料に堆積することができる。好ましい方法は、ＭＯＣＶＤ反応装置における堆積である。
図１は、半導体材料を成長し、かつバリア層を適用するための新規な方法で使用されるＭＯＣＶＤ反応装置１０を示す。反応装置１０は、回転シャフト１３によって支持される成長プラットフォーム１２を有する反応装置チャンバ１１を備える。ほとんどの場合、サファイヤなどの単結晶１４が、成長プラットフォーム１２上に配置され、ＡｌＧａＮ、またはＧａＡｓなどの他の結晶も使用することができる。成長の間、プラットフォーム１２が、所定の温度に基板１４を維持するためにヒータ１５によって加熱される。温度は、典型的には、４００℃から１２００℃であるが、所望の成長のタイプに応じてより高くまたはより低くすることができる。ヒータ１５は、様々な加熱装置とすることができるが、通常、無線周波数（ＲＦ）または抵抗コイルである。
キャリアガス１６は、ガスライン１７に供給され、キャリアガスは水素または窒素などのガスである。キャリアガス１６は、また、マスフローコントローラ１８ａ−ｃを介してそれぞれバブラ（babbler）１９ａ−ｃに供給される。バブラ１９ａは、一般にメチルまたはエチル基を有するアルキル化された化合物、例えば、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、またはトリメチルインジウム（ＴＭＩ）などの成長化合物を有する。バブラ１９ｂ，１９ｃは、同様の有機金属を含むこともでき、ＩＩＩ群化合物の合金の成長を可能にする。バブラ１９ａ−ｃは、恒温バス２０ａ−ｃによって所定温度に維持され、有機金属化合物がキャリアガス１６によって反応装置チャンバ１１へ搬送される前に、有機金属化合物の一定蒸気圧を確実する。
バブラ１９ａ−ｃを通過するキャリアガス１６は、バルブ２１ａ−ｃの所望の組み合わせで開くことによって、ガスライン１７内を流れるキャリアガス１６と混合される。混合されたガスは、反応装置チャンバ１１の上方端部に形成されたガス入口ポート２２を介して反応装置チャンバ１１に導入される。
アンモニアなどの窒素を含むガス２６が、マスフローコントローラ２７を介してガスライン１７に供給され、窒素を含むガスのフローは、バルブ２８によって制御される。キャリアガス１６が、窒素を含むガス２６と混合され、ガスライン１７内のＴＭＧ蒸気が、反応装置チャンバ１１内に導入されると、ＴＭＧ内の分子およびアンモニアを含むガスの熱分解によって、成分が基板１４上に窒化ガリウムの成長を示す。
基板１４上に窒化ガリウムの合金をドープするために、ＴＭＧに使用されないバブラ１９ａ−ｃの１つが、ドーパント材料が用いられる。これは、マグネシウム（Ｍｇ）またはシリコン（Ｓｉ）であるが、ベリリウム、カルシウム、亜鉛、または炭素などの他の材料とすることもできる。バブラ１９ｂまたは１９ｃは、ボロン、アルミニウム、インジウム、リン、砒素、または他の材料などの合金材料が使用される。ドーパントおよび合金が選択され、バルブ２１ａ、２１ｂまたは２１ｃが開かれて、ドーパントが、ガリウムおよび窒素を含むガス２６を有するガスライン１７内を流れるようにすると、窒化ガリウムのドープされた層の成長が、基板１４上で行われる。
反応装置チャンバ１１内のガスは、流体圧下で動作できるポンプ２４に接続されたガスパージライン２３を介して取り除かれる。さらに、パージバルブ２５は、反応装置チャンバ１１のガス圧を高める、またはガス圧を反応装置チャンバ１１から抜くことを可能にする。
典型的には、バルブ２１ａおよび２１ｂを閉鎖することによって、ガリウムおよびドーパントソースを遮断し、かつ窒素を含むガスおよびキャリアガスの流れを維持することによって、成長プロセスを停止する。代わりに、反応装置チャンバ１１は、マスフローコントローラ３０およびバルブ３１を介して制御されるガス２９とともに取り除かれる。パージは、バルブ２５を開放することによって促進され、ポンプ２４が過剰な成長ガスの反応装置チャンバ１１を排気することを可能にする。典型的には、パージガス２９は水素であるが、他のガスでもよい。ヒータ１５の電力を止めて基板１４を冷却する。
新規な方法において、バリア層の適用は、半導体材料の成長後で、反応装置チャンバ１１の冷却前または冷却中に行われる。反応装置チャンバ１１における半導体材料の成長に続いて、不要な成長ガスのフローは、バルブ２１ａ−ｃの適切な組み合わせで閉鎖することによって中断される。反応装置のショートパージは、上述のように不要なガスを取り除いて完了する。ガスを反応装置内に流して、デバイス上にエピタキシャル、多結晶、またはアモルファスバリア層を堆積する。好ましい方法において、バリア層に使用されるガスは、典型的なＭＯＣＶＤソースから提供される。
バリア層は、半導体表面を均一に覆い、かつ半導体材料およびデバイスの特性および性能に悪影響を及ぼさない、濃度の高い材料でなければならない。バリア層またはバリア層シーケンスの組成および厚さは、水素が、半導体材料内のドーピング種のパッシベーションを効果的に防止し、またはパッシベーションの程度をかなり低減するように選択される。発明されたプロセスにおいて使用することができる化合物の一部の例は、Ｓｉ、Ｇｅ、ＭｇＯｘ、ＭｇＮｘ、ＺｎＯ、ＳｉＮｘ、ＳｉＯｘ、およびそれらの合金を含む。適切な材料の多数の層、および繰り返しのスタックは、バリア層と同様にＳｉＮｘ／Ｓｉ、ＭｇＮｘ／ＳｉＮｘ、またはＭｇＮｘ／ＭｇＯｘなども使用することができる。様々なバリア層は、以下のソースガスから形成することができる。すなわち、Ｓｉはシランまたはジシランから、Ｇｅはゲルマンから、ＭｇＮｘはシクロペンタジエニルマグネシウムまたはメチル−シクロペンタジエニルマグネシウムおよびアンモニアから、ＭｇＯはシクロペンタジエニルマグネシウムまたはメチル−シクロペンタジエニルマグネシウムおよび窒化酸化物から、ＺｎＯはジメチル亜鉛またはジメチル亜鉛および窒化酸化物または水から、ＳｉＮｘはシランまたはジシランおよびアンモニアまたは窒化酸化物から、およびＳｉＯｘはシランまたはジシランおよび窒化酸化物から形成される。
保護バリア層が適用されてから、半導体材料は、低減されたドーパントパッシベーションなしに、または低減されたドーパントパッシベーションとともに反応装置チャンバ１１内で冷却される。半導体材料を、冷却された反応装置チャンバ１１から取り出すことができる。
基板が、メタライゼーションなどのさらなる処理の準備ができると、フッ化水素酸（ＨＦ）のウェット化学エッチング、反応性イオンエッチング、またはプラズマエッチングを含むがこれに限定されない多くの様々な方法で、バリア層を取り除くことができる。
本発明は、高電子移動度トランジスタ（ＨＥＭＴ）および金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、半導体レーザダイオード、発光ダイオード（ＬＥＤ）、光検出器、およびバイポーラ接合トランジスタ（ＢＪＴ）などのデバイスに適用される。
本方法の好ましい適用は、ＧａＮｐｎ接合ダイオードにおけるパッシベーション防止または低減である。図２は、適用されたバリア層３２を有するＧａＮｐｎ接合ダイオード３０の層の図を示す。様々なバリア層化合物を適用することができるが、好ましいパッシベーションバリア化合物は、多くの理由のためにＭｇＮｘ、Ｓｉ、およびＳｉＮｘである。必要なソースガスは、既に反応装置内に存在し、それらはＧａＮに対して化学的に不活性であり、それらはエッチングによって容易に取り除かれる。バリア層３２は、Ｍｇでドープされたｐ型ＧａＮ領域３４上に堆積される。上述のようにサファイヤ基板３８上に成長した、Ｓｉでドープされたｎ型ＧａＮ領域３６も示されている。
好ましい方法において、ＧａＮ結晶は、約１０００℃の温度で反応装置チャンバ１１内で成長する。成長に続いて、ＧａＮ材料の成長に用いられたソースガスのフローを、バルブ２１ａ−ｃで停止する。窒素を含むガス（ＮＨ３）２６のフローは、高温でＧａＮの不安定な特性のために維持される。約１〜３秒のショート反応装置パージが、バルブ２５およびポンプ２４を用いて実行され、ＧａＮの成長において用いられたソースガスを取り除く。ショートパージは、ＳｉＮｘ保護層３２とｐ型ＧａＮ３４領域との間の明確な接合を提供し、この接合は、ｐ型領域３４のＳｉドーピングを防ぐことを助ける。バリア層は、ＧａＮ材料上に堆積される。ＳｉＮｘ層３２を製造するために、シラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）ガス４０が、半導体材料の成長温度で、または約７００℃またはより低い様々な温度で、アンモニア（ＮＨ３）４２と組み合わせて使用される。Ｓｉの製造のために、ＮＨ３フロー４２が終わり、ＳｉＨ４またはＳｉ２Ｈ６４０が、反応チャンバ内に提供される。ＭｇＮｘを製造するために、シクロペンタジエニルマグネシウム（Ｍｅｃｐ２Ｍｇ）およびＮＨ３が、それぞれ反応チャンバ１１内に提供される。シリコン、マグネシウム、およびアンモニアソースは、典型的には、ＭＯＣＶＤシステム内に設置されており、ＧａＮとインジウムおよびアルミニウムの合金などの、ＩＩＩ族窒化物に基づく半導体の成長に用いられる。好ましいバリア層を製造するために、ＭＯＣＶＤシステムに追加される必要があるソース材料は無い。したがって、従来技術と比べて、より容易でより価格が安い方法が、ＭＯＣＶＤによって成長された半導体材料におけるドーピング種のパッシベーションを防止するために提供される。
好ましい実施形態において、窒素キャリアガス４４が、保護層の成長の間に使用される。他のガスを使用することもできる。ｐ型層３４のパッシベーションが、ダイオード３０の成長の終わりと、十分に薄いバリア層３２の堆積との間の短い時間に起こる可能性があるために、水素は使用しない。２〜５００ｎｍ厚のバリア層３２は、通常、ＧａＮ表面を保護するために十分であり、十分なバリア層ソースガスが提供されるなら、堆積を迅速に実行することができる。様々なバリア層厚を使用することができる。ある場合には、数オグストロームだけの厚みのバリア層で十分である。バリア層またはバリア層スタックがより薄くなると、ドーピング種のパッシベーションがより有効に防止される。しかしながら、バリア層３２があまりにも薄いと、ダイオード３０に対する損傷が、バリア成長または反応装置冷却の間に起こる可能性がある。
反応装置チャンバ１１の状態の範囲が広いことから、ＭｇＮｘ、ＳｉまたはＳｉＮｘ堆積に用いることができ、保護層３２を最終のダイオード層として、同じ成長条件を用いて堆積することができる。反応チャンバ１１の状態は、保護層３２の堆積の間に変えることもでき、適用に関して最も大きな利点を提供する。例えば、堆積を、デバイスの熱的な滞留時間を最小化するために、反応チャンバ冷却の間に実行することができる。代わりに、熱滞留が重大な問題ではないならば、堆積の間、温度を維持することができる。
いったん保護バリア層３２が堆積されたら、反応チャンバの雰囲気を変更し、デバイスの制限に適合させることができる。好ましい方法において、いったんＭｇＮｘ、ＳｉまたはＳｉＮｘバリア層または層シーケンスが堆積されたなら、雰囲気ガスを、窒素、ヘリウム、アルゴンまたはそれらの混合物などの非反応性ガスに変更することができる。雰囲気の変更は、反応装置チャンバからソースガスのパージ、および冷却プロセスの間に半導体またはバリア層材料のいずれかを安定に容易にすることができる。好ましい方法において、雰囲気は、窒素、ヘリウム、アルゴンまたはこれらガスの混合物である。このプロセスは、半導体またはバリア層材料の損傷の危険なしに、バリア層３２の堆積に続く反応装置の状態における十分な柔軟性を可能にする。他の好適実施形態において、バリア層完成の後に、雰囲気ガスを、窒素酸化物、酸素、水素、それらの混合物または非反応性ガスの混合物などの反応性ガスに変更することができる。
反応装置が冷却され、半導体装置が反応チャンバ１１から取り出された後、パッシベーションバリア層３２を、表面上に残すことができる。これは、後続の装置製造工程の前に、成長した半導体材料および汚染に対して感受性のある表面特性を維持する追加の利点を提供する。
バリア層３２を、コンタクトのメタライゼーションなどのさらなる処理工程の直前に取り除くことができる。好ましい方法において、バリア層３２は、フッ化水素酸（ＨＦ）のウェット化学エッチングで取り除かれる。図３は、保護層を溶解するＨＦウェット化学薬品４６内のダイオード３０を示す。ウェット化学エッチングが半導体表面をもとの状態にするので、ウェット化学エッチングの使用は好ましく、一方他のエッチングプロセスは、不純物を導入し、または材料表面に損傷を起こす可能性がある。あらゆる処理工程を、取り扱いまたは大気状態への露出から表面の損傷を避けるために、バリア層３２の除去後に可能な限り早く処理しなければならない。
新規な方法は、既に議論された利点を越える他の利点を提供する。デバイスが、不純物の拡散または欠陥低減のためのアニーリングなど、成長に続く極度な条件に曝されるなら、バリア層３２は、表面に対する損傷を防止するべきである。残留熱応力を最小化するために、遅く高度に制御された冷却が必要な場合には、バリア層３２が堆積された後、追加の熱供給が、装置表面に影響を与えてはならない。成長に続いて反応装置雰囲気からデバイスの中への他の不純物の拡散は、取り除かれる。表面損傷から結果としての表面電子状態密度を、著しく低減するべきである。薄いｎ型層の形成（コンタクト抵抗を増加する）を結果として生じることができるｐ型層の表面損傷は、最小化される。
他の好ましい方法において、バリア層化合物の組成を、成長の間に調整することができ、対応するソースガスの適正な比を選択することによって、過剰なゲッタリング成分を含む。図４は、図３および４におけるダイオードと同等のｐｎ接合ダイオード５０を示し、ｐｎ接合ダイオード５０は、その表面上に水素結合／ゲッタリング層５２を有する。層５２は、ＮまたはＨソースガス５４において、ＭＯＣＶＤソースガスを用いてダイオード５０上に堆積される。層５２は、半導体内に水素の拡散を遮断または低減するために使用され、また雰囲気を有する半導体界面で水素のゲッタリングのために使用される。好ましいゲッタリング層材料は、原子水素に対して高い結合エネルギーを有し、水素とアクセプタまたはドナー種との間の結合エネルギー（例えば、Ｍｇ−Ｈ結合＝１２６ｋＪ／ｍｏｌ）より高い結合エネルギーを有する成分を含む。ＧａＮ材料の場合、ゲッタリング層構成物と水素との間の結合エネルギーは、Ｍｇと水素との間のエネルギーを越える（例えば、Ｓｉ−Ｈ＝３１８ｋＪ／ｍｏｌ、Ｇｅ−Ｈ＝３２１ｋＪ／ｍｏｌ、Ｎ−Ｈ＝３３９ｋＪ／ｍｏｌ、Ｏ−Ｈ＝４２７ｋＪ／ｍｏｌ）。したがって、ゲッタリング層は、水素をゲッタリングすることによってドーピング種のパッシベーションを防止することに有効である。ゲッタリング層は、多数のゲッタリング材料の繰り返されるシーケンスである異なる層を有することができる。ダイオード５０のさらなる処理が所望であれば、ゲッタリング層５２を、ウェット化学的ＨＦエッチングによって取り除くことができ、他のエッチング処理によっても取り除くことができる。
本発明は、その好ましい特定の構成を参照してかなり詳細に説明したが、他のバージョンも可能である。したがって、添付の特許請求の範囲の精神および範囲は、それらに含まれるその好ましいバージョンに限定されるべきではない。
半導体材料の成長に使用されるＭＯＣＶＤ反応装置の簡略な図である。 バリアＳｉＮｘ層を有するｐｎ接合ダイオードの断面図である。 保護ＳｉＮｘ層を取り除くためにＨＦに浸漬された図２のｐｎ接合ダイオードの断面図である。 水素結合（ゲッタリング）層を有するｐｎ接合ダイオードの断面図である。

Claims (10)

  1. 半導体材料におけるアクセプタおよびドナー種のパッシベーションを前記半導体材料の成長後に低減する方法であって、
    成長温度の反応装置（１０）内で前記半導体材料（３０、５０）を成長させることと、 成長ソースガスを排気することと、
    前記成長ソースガスの排気後であって、かつ、前記反応装置の冷却前又は冷却中に、前記半導体材料が前記反応装置（１０）にある間に、前記半導体材料（３０、５０）上にパッシベーションバリア層（３２）を堆積することとを備え、
    ここで前記パッシベーションバリア層は、前記半導体材料（３０、５０）内に捕らえられた水素を化学的に結合し、水素が前記半導体材料中へ拡散することを防止することができることを特徴とする方法。
  2. 前記パッシベーションバリア層（３２、５２）は、有機金属化学的気相蒸着法、プラズマ化学的気相蒸着法、ホットフィラメント化学的気相蒸着法または物理的気相蒸着法によって堆積されることを特徴とする請求項１に記載の方法。
  3. 前記パッシベーションバリア層（３２、５２）は、Ｓｉ、Ｇｅ、ＭｇＯx、ＭｇＮx、ＺｎＯ、ＳｉＮx、ＳｉＯx及びこれらの混合物から選択されたものであるからなることを特徴とする請求項１に記載の方法。
  4. 前記パッシベーションバリア層（３２、５２）は、少なくとも２つの層を備え、各々の前記層は、Ｓｉ、Ｇｅ、ＭｇＯx、ＺｎＯ、ＳｉＮx、ＭｇＮx、ＳｉＯx及びこれらの混合物から選択されたものから作られることを特徴とする請求項１に記載の方法。
  5. 前記パッシベーションバリア層（３２、５２）は、ゲッタリング層であり、前記ゲッタリング層が、前記半導体材料（３０、５０）内に捕らえられた水素を化学的に結合し、前記半導体材料（３０、５０）内への水素の拡散を遮断することを特徴とする請求項１に記載の方法。
  6. 前記ゲッタリング層（３２、５２）は、水素とアクセプタまたはドナー材料との間の結合エネルギーより高い、水素原子との結合エネルギーを有する成分を含むことを特徴とする請求項５に記載の方法。
  7. 前記反応装置（１０）は、前記パッシベーションバリア層（３２、５２）の形成後に雰囲気ガスを含み、前記雰囲気ガスは、非反応性ガス（２９）であることを特徴とする請求項１に記載の方法。
  8. 前記反応装置（１０）は、前記パッシベーションバリア層の形成後に雰囲気ガスを含み、前記雰囲気ガスは、反応性ガスであることを特徴とする請求項１に記載の方法。
  9. 反応装置において半導体材料（３０、５０）におけるアクセプタおよびドナー種のパッシベーションを前記半導体材料の成長後に低減する方法であって、
    前記半導体材料（３０、５０）の成長のために、前記反応装置（１０）内に有機金属化合物を含むキャリアガス（１６）及び窒素を含むガス（２６）を流すことと、
    前記窒素を含むガス（２６）のフローを維持したまま、前記有機金属化合物を含むキャリアガス（１６）のフローを停止することと、
    有機金属化合物を含むキャリアガス（１６）及び窒素を含むガス（２６）を排気することと、
    有機金属化合物を含むキャリアガス（１６）及び窒素を含むガス（２６）の排気後であって、かつ、前記反応装置の冷却前又は冷却中に、パッシベーションバリア層キャリアガス（１６）を前記反応装置（１０）内に噴射して、前記半導体材料（３０、５０）上にパッシベーションバリア層を堆積することと、ここで、前記パッシベーションバリア層（３２、５２）は、ゲッタリング層であり、前記ゲッタリング層が、前記半導体材料（３０、５０）内に捕らえられた水素を化学的に結合し、前記半導体材料（３０、５０）内への水素の拡散を遮断し、
    前記反応装置の冷却後に前記パッシベーションバリア層（３２、５２）を取り除いて、前記半導体材料（３０、５０）をさらに処理することと
    を備えたことを特徴とする方法。
  10. 半導体材料におけるアクセプタおよびドナー種のパッシベーションを前記半導体材料の成長後に低減する方法であって、
    前記半導体材料の成長に使用した成長ソースガスを排気することと、
    前記成長ソースガスの排気後であって、かつ、前記反応装置の冷却前又は冷却中に、ＭＯＣＶＤ反応装置（１０）内で前記半導体材料（３０、５０）上に不活性パッシベーションバリア層（３２、５２）を堆積することと、
    前記不活性パッシベーションバリア層（３２、５２）の堆積中又は堆積後に、前記反応装置（１０）を冷却することとを備え、
    ここで前記パッシベーションバリア層は、前記半導体材料（３０、５０）内に捕らえられた水素を化学的に結合し、水素が前記半導体材料中へ拡散することを防止することができることを特徴とする方法。
JP2001567026A 2000-03-14 2001-03-13 制御された導電率を有する半導体材料および半導体デバイスの製造方法 Expired - Lifetime JP5314233B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US18963000P 2000-03-14 2000-03-14
US60/189,630 2000-03-14
US09/644,875 US6498111B1 (en) 2000-08-23 2000-08-23 Fabrication of semiconductor materials and devices with controlled electrical conductivity
US09/644,875 2000-08-23
PCT/US2001/007976 WO2001069659A2 (en) 2000-03-14 2001-03-13 Fabrication of semiconductor materials and devices with controlled electrical conductivity

Publications (3)

Publication Number Publication Date
JP2004528700A JP2004528700A (ja) 2004-09-16
JP2004528700A5 JP2004528700A5 (ja) 2005-01-20
JP5314233B2 true JP5314233B2 (ja) 2013-10-16

Family

ID=26885351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001567026A Expired - Lifetime JP5314233B2 (ja) 2000-03-14 2001-03-13 制御された導電率を有する半導体材料および半導体デバイスの製造方法

Country Status (9)

Country Link
EP (1) EP1269520A2 (ja)
JP (1) JP5314233B2 (ja)
KR (1) KR100923937B1 (ja)
CN (1) CN100559619C (ja)
AU (1) AU2001243606A1 (ja)
CA (1) CA2402662C (ja)
MY (1) MY126104A (ja)
TW (1) TWI238541B (ja)
WO (1) WO2001069659A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1022021C2 (nl) * 2002-11-28 2004-06-02 Univ Eindhoven Tech Werkwijze ter vorming van vacatures in een III-V-halfgeleider, een op GaN gebaseerde structuur, en de toepassing hiervan.
KR101008285B1 (ko) 2005-10-28 2011-01-13 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR100742988B1 (ko) * 2005-11-25 2007-07-26 (주)더리즈 ｐ형 질화갈륨계 디바이스 제조방법
JP2009130316A (ja) * 2007-11-28 2009-06-11 Panasonic Corp 窒化物半導体装置およびその製造方法
KR100941877B1 (ko) * 2008-04-25 2010-02-11 김화민 패시배이션 조성물과 이를 이용한 스퍼터링 타겟과패시배이션막 및 그 제조방법
FR3026558B1 (fr) * 2014-09-26 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'activation de dopants dans une couche semi-conductrice a base de gan
CN104377547B (zh) * 2014-11-19 2017-07-21 北京工业大学 一种GaN基HEMT和LD单片集成的直接调制半导体激光器结构及其生长过程
TWI548000B (zh) * 2014-12-22 2016-09-01 力晶科技股份有限公司 半導體元件及其製作方法
CN109285774B (zh) * 2018-09-12 2023-03-24 江苏能华微电子科技发展有限公司 一种基于氮化镓的结势垒肖特基二极管及其形成方法
WO2021248415A1 (zh) * 2020-06-11 2021-12-16 苏州晶湛半导体有限公司 半导体结构及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653550A (ja) * 1992-07-31 1994-02-25 Toshiba Corp 多波長光半導体整列素子
JP3244980B2 (ja) * 1995-01-06 2002-01-07 株式会社東芝 半導体素子の製造方法
JP3325713B2 (ja) * 1994-08-22 2002-09-17 ローム株式会社 半導体発光素子の製法
JP2872096B2 (ja) * 1996-01-19 1999-03-17 日本電気株式会社 低抵抗ｐ型窒化ガリウム系化合物半導体の気相成長方法
JP3361964B2 (ja) * 1996-09-10 2003-01-07 株式会社東芝 半導体発光素子およびその製造方法
JP3326371B2 (ja) * 1996-10-21 2002-09-24 東芝電子エンジニアリング株式会社 化合物半導体装置の製造方法
US5930656A (en) * 1996-10-21 1999-07-27 Kabushiki Kaisha Toshiba Method of fabricating a compound semiconductor device
JP3463524B2 (ja) * 1997-08-04 2003-11-05 松下電器産業株式会社 窒化ガリウム系化合物半導体薄膜の製造方法
US5926726A (en) * 1997-09-12 1999-07-20 Sdl, Inc. In-situ acceptor activation in group III-v nitride compound semiconductors
JP3509514B2 (ja) * 1997-11-13 2004-03-22 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP2000058462A (ja) * 1998-08-13 2000-02-25 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法
JP3987985B2 (ja) * 1999-04-30 2007-10-10 サンケン電気株式会社 半導体装置の製造方法
JP3833848B2 (ja) * 1999-05-10 2006-10-18 パイオニア株式会社 ３族窒化物半導体素子製造方法
JP4162385B2 (ja) * 2000-03-02 2008-10-08 株式会社リコー ｐ型ＩＩＩ族窒化物半導体の製造方法

Also Published As

Publication number Publication date
MY126104A (en) 2006-09-29
CN100559619C (zh) 2009-11-11
CA2402662C (en) 2012-06-12
WO2001069659A2 (en) 2001-09-20
TWI238541B (en) 2005-08-21
KR20020079955A (ko) 2002-10-19
AU2001243606A1 (en) 2001-09-24
WO2001069659A3 (en) 2002-02-21
JP2004528700A (ja) 2004-09-16
KR100923937B1 (ko) 2009-10-29
CN1443373A (zh) 2003-09-17
EP1269520A2 (en) 2003-01-02
CA2402662A1 (en) 2001-09-20

Similar Documents

Publication Publication Date Title
US6620709B2 (en) Fabrication of semiconductor materials and devices with controlled electrical conductivity
US5926726A (en) In-situ acceptor activation in group III-v nitride compound semiconductors
JP4757441B2 (ja) 通常の低温核生成層なしでのミスマッチした基板上におけるｉｉｉ族窒化物フィルムの成長
TWI651767B (zh) 形成應力鬆弛緩衝層的方法
US20110244663A1 (en) Forming a compound-nitride structure that includes a nucleation layer
US5902393A (en) Method for growing p-type gallium nitride based compound semiconductors by vapor phase epitaxy
US20110081771A1 (en) Multichamber split processes for led manufacturing
EP0497350A1 (en) Crystal growth method for gallium nitride-based compound semiconductor
TW201101531A (en) MOCVD single chamber split process for LED manufacturing
KR20020093922A (ko) Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법
TW201106502A (en) Cluster tool for LEDs
JPH06177062A (ja) 希土類ドープ半導体層の形成方法
KR20150007350A (ko) Iii족 질화물 반도체 필름을 증착하는 방법
US5930656A (en) Method of fabricating a compound semiconductor device
JP5314233B2 (ja) 制御された導電率を有する半導体材料および半導体デバイスの製造方法
KR101657915B1 (ko) 질화 알루미늄층의 증착 방법
CN114093753B (zh) 氮化铝单晶衬底的表面处理方法及紫外发光二极管的制备方法
JP3326371B2 (ja) 化合物半導体装置の製造方法
JP2812375B2 (ja) 窒化ガリウム系化合物半導体の成長方法
KR20210107098A (ko) 증발 및 열화가 감소된 반도체 필름의 처리 방법
CN113053731B (zh) 镓金属薄膜的制作方法以及氮化镓衬底的保护方法
JP3592922B2 (ja) 化合物半導体基板
JP3376849B2 (ja) 半導体薄膜の製造方法
CN113053731A (zh) 镓金属薄膜的制作方法以及氮化镓衬底的保护方法
Feingold et al. Rapid thermal low-pressure metal-organic chemical vapor deposition (RT-LPMOCVD) of semiconductor, dielectric and metal film onto InP and related materials

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040723

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070626

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101015

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110815

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110826

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110901

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20111007

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120419

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120424

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120521

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120524

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121005

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121011

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121105

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121205

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130705

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5314233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term