CN1443373A - 具有可控制导电性的半导体材料及器件的制造 - Google Patents

具有可控制导电性的半导体材料及器件的制造 Download PDF

Info

Publication number
CN1443373A
CN1443373A CN01809456A CN01809456A CN1443373A CN 1443373 A CN1443373 A CN 1443373A CN 01809456 A CN01809456 A CN 01809456A CN 01809456 A CN01809456 A CN 01809456A CN 1443373 A CN1443373 A CN 1443373A
Authority
CN
China
Prior art keywords
gas
semi
barrier
conducting material
reactor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01809456A
Other languages
English (en)
Other versions
CN100559619C (zh
Inventor
大衛卡波尼克
布來安貝歐特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Lighting Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/644,875 external-priority patent/US6498111B1/en
Application filed by Cree Lighting Co filed Critical Cree Lighting Co
Publication of CN1443373A publication Critical patent/CN1443373A/zh
Application granted granted Critical
Publication of CN100559619C publication Critical patent/CN100559619C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明叙述一种保护半导体材料(30、50)表面免受损伤及掺杂剂钝化的方法。在成长反应器(10)，如金属有机化学气相沉积(MOCVD)反应器内利用MOCVD来源气体成长半导体材料之后，立刻在半导体材料上沉积一层密集或反应性材料的阻挡层。该阻挡层(32、52)阻止氢扩散到材料内部。反应器(10)随后可在反应性或非反应性气氛下冷却；然后，可从反应器(10)中取出具有极少或没有渗杂剂钝化的半导体材料。阻挡层(32、52)可利用包括湿式化学蚀刻的蚀刻方法去除或可保留在半导体材料上以保护表面。阻挡层(32、52)亦可为一层可与半导体材料内部所吸附的氢化学结合，及/或阻止氢扩散到材料内部之吸气层。

Description

具有可控制导电性的半导体材料及器件的制造
发明背景
发明领域
本发涉及一种在受掺杂剂钝化(dopant passivation)影响的经掺杂半导体材料中达到所需导电性的方法。本发明明确地讲解制造钝化一阻挡层的方法，以在半导体材料成长过程中防止，或减少掺杂物钝化，因此不需原地(in-situ)或他地(ex-situ)退火步骤。
发明背景
半导体材料是制造发光二极体(LEDs)、雷射二极体(LDs)或其他光电及电子器元件的基本材料，因为材料的电性与光学性质可藉由组成或结构的变化来控制。为了取得此控制，制造出不含非所要杂质之半导体材料是很重要的。氮化镓(GaN)是其中一种应用在蓝光、紫光、紫外光LEDs及LDs与其他电子器件中最有希望的半导体材料。
在氮化镓p-n结式二极管的生长过程中利用金属有机化学气相沉积(MOCVD)，很难长出同时具有良好结构、光学及电气完整性的p型材料。氮化镓结式二极体的p型区域通常是在MOCVD反应器中成长，且加入镁(Mg)以获得所要求导电性；然而，一个普遍的问题是，如镁、锌(Zn)、碳(C)及其他元素的受体会被氢原子电钝化。较小的氢原子会扩散至氮化镓材料内，而且中和镁的受体及由镁所产生的孔。钝化过程使镁受体变得不活跃，造成材料在其初成长状态时变成绝缘或虚弱p型。p型区域的钝化将导致二极管有严重的性能问题。有人报导了各种半导体的受体与施体(donor)的氢钝化，包括硅[S.J.Pearton et al.，Appl.Phys.A 43，153(1987)]、砷化镓[N.M.Johnson et al.，Phys.Rev.B 33，1102(1986)；W.C.Dautremont-Smith，Mater.Res.Soc.Symp.Proc.，104，313(1988)]、磷化铟[G.R.Antell et.al.，Appl.Phys.Lett.，53，758(1988)]及碲化镉[L. Svob et.al.，J.Cryst.Growth 86，815(1988)]。钝化已有意无意地证明是外延成长过程的结果。
氮化镓二极管的成长代表氢钝化起了一个重要作用的实例。已证明受体的钝化发生在成长后，于反应器冷却阶段时(G.R.Antell et al.Appl.Phys.Lett.73，2953(1998))。氢一般来自两个来源，常见的是在氮化镓材料成长及随后反应器冷却时的MOCVD反应器中。在成长过程中氢通常用作成长来源气体的运载气体(carrier gas)。此外，氨气(NH3)在氮化镓材料成长时用作氮(N)的来源气体而且也在反应器冷却时用于稳定氮化镓材料。氢是在成长及冷却过程中由氨气分解所产生的副产品。在通常的氮化镓成长过程中，冷却时反应器内有足够的氢会引起p型区域钝化。
以冷却前从反应器去除氢的来源可避免p型区域的钝化。请参阅颁予Keller等人的美国专利第5,8917,90号。然而，氮化镓晶体在成长温度下很不稳定，而且p型氮化镓区域容易分解，而会造成表面受损。避免此种分解的传统方法是在反应器冷却时维持氨气流量，但是在反应器冷却时氨气的存在会产生氢而导致钝化。因此，去除所有氢的来源并不实际，而且在反应器冷却时无法避免钝化。
与避免钝化相反，许多在材料成长及反应器冷却后反转(reverse)钝化的方法已发展出来。有很多早期有关掺杂剂钝化的研究显示使用热退火可去除氢并活化掺杂剂[G.R.Antell et al.，Appl.Phys.Lett.，53，758(1988))；W.C.Dautremont-Smith，Mater.Res.Soc.Symp.Proc.，104，313(1988)；T.Zundeland J.Weber，Phys.Rev.B39，13549(1988)；W.C.Dautremont-Smith et al.，J.Appl.Phys.66，1993(1989)]。一旦发现有氢钝化的现象，证明在高温下氢会扩散进出半导体，造成掺杂剂钝化或活化。因此热退火被用作为IV族、III-V族及II-Vi族半导体材料受体及施体的活化方法。氮化镓的受体钝化也可反向使用低能量电子束照射(LEEBI)[Amano et al.，Japanese Journal of AppliedPhysics，Vol.28，No.12，pp.L2112-L2114(Dec.1989)]。在低能量电子束照射处理中，用电子束照射已钝化的氮化镓材料以活化受体。虽然这些方法可有效地活化已钝化区域，但却要在他地进行，这样，在制造过程中要多一些个步骤，从而导致增加成本并且降低产率。处理时可引起损伤，而不纯物可由大气中引入。这两种方法均会使氮化镓材料曝露于高温下，这也会损伤材料。
此外，退火处理是在p-接触金属化前进行。在如氮化镓发光二极管及激光二极管的器件中，提供具再现性的低阻抗接触是很重要的。业以发现，对p型氮化镓的金属接触对表面品质相当敏感(J.Kim et al.，Appl.Phys.Lett.，73，2953(1998))。因此，任何在退火或处理时造成的p型表面损伤将对p型金属接触有不良影响。
另一种在反应器冷却时减低受体钝化的方法是在p型材料上覆盖一层薄的n型层[S.Manigawa and M.Kondo，J.Electron.Mater.Vol.19 No.6，pp.597-599(1990)]。氢在n型材料中的溶解度比在p型材料中低，所以氢在反应器冷却时的扩散大幅减少。然而，此方法并无法完全消除p型材料的钝化，而且利用蚀刻来移除n型材料会很困难，并会损伤p型表面。
发明概述
本发明提供一种在遇到掺杂物种被氢原子钝化的掺杂半导体材料中达到所要求导电性的之新颖方法。钝化是因氢被引入半导体材料中与掺杂物结合而发生。
本发明具体地讲解防止或减少氢扩散及进入半导体材料中，从而防止或减少掺杂剂钝的阻挡层的制作方法。阻挡层是在供半导体材料成长所用的同一成长室中制作。在材料成长之后不久，材料仍在反应器中，而且反应器之温度约等于或低于成长温度时，扩散阻挡层即可沉积在材料上。阻挡层是由可阻挡氢扩散及进入材料中之致密及惰性的化合物所形成。阻挡层的实例有Si、Ge、MgOx、MgNx、ZnO、SiNx、SiOx及这些材料的合金或层序列。
阻挡层亦可为氢键结层，又称为氢吸气层。该氢吸气层会与半导体中所吸附的氢化学结合或防止氢由周围的气相到达半导体的表面，因此防止氢扩散到半导体内部。该吸气层化合物的组成可在成长时调整以包含一过量的吸气成分。较佳吸气层材料含有对氢原子具有高结合能量的成分。此结合能较佳也高于氢与受体或施体间的结合能。因此，此层可有效地防止掺杂物因吸收氢而钝化。此层亦可具有可为多种吸气材料重排序列之多层。
在冷却之后，可利用半导体材料后续处理的各种蚀刻技术之一去移除所有阻挡层。
消除半导体材料的钝化亦可消除或降低如热退火或电子束退火等额外处理步骤的需要。本方法亦提供半导体材料优异品质及产率，保持材料如初成长状态时的原始状态。
以下，将结合附图对本发明作更详细的说明，由此，本发明的这些及其他进一步特点和优点对本领域的技术人员是显然易见的。
附图简述
图1为一种于成长半导体材料中所用的MOCVD反应器之简略图。
图2为一种具有SiNx阻挡层的p-n结式二极管之剖面图。
图3为图2的p-n结式二极管浸入HF以去除SiNx保护层的剖面图。
图4为一种具有氢键结(吸气)层的p-n结式二极管之剖面图。
发明详细说明
本发明是一种防止半导体材料中掺杂剂物被氢原子钝化的新颖方法。阻挡层是在半导体材料成长之后不久、反应器冷却前或冷却时、或在低于半导体材料成长温度之温度下成长。阻挡层的作用是作为一层防止氢扩散到半导体材料内的致密屏障壁。阻挡层亦可用作供氢化学键结的吸气层。在这二种情形下，掺杂物的钝化都可以被防止或降低。在反应器冷却后及材料进一步处理前，可利用已知的方法如蚀刻来移除阻挡层。
阻挡层或吸气层可使用金属有机化学气相沉积、等离子化学气相沉积、热灯丝化学气相沉积或其他沉积方法沉积在半导体材料上。较佳方法是在MOCVD反应器中沉积。
图1所显示为新方法中所用的半导体材料成长及施加阻挡层的MOCVD反应器10。反应器10包含具有成长平台12反应室11，其中成长平台12由旋转轴13所支撑。在大多数的应用中，如蓝宝石的单晶14是在成长平台12上沉积，当然其他晶体如AlGaN或GaAs也可使用。在成长过程中，平台12是由加热器15加热，以维持基板14在预定温度下。此温度通常介于摄氏400度至1200度之间，但也可依所要成长类型而使用较高或较低的温度。加热器15可为各式的加热装置，但通常为射频(RF)或电阻线圈。
运载气体16供至气体管路17，该运载气体是如氢气或氮气之气体。运载气体16亦经由流量动控制器18a-c供至各自的起泡器19a-c。起泡器19a有一成长化合物，通常为具有甲基或乙基的烷基化化合物，例如三甲基镓(TMG)，三甲基铝(TMA)或三甲基铟(TMI)。起泡器19b及19c亦包含可长成第三族化合物之合金的类似有机金属化合物。起泡器19a-c通常以恒温浴槽20a-c保持在预定温度，以确保有机金属化合物在其由运载气体16带运到反应室11之前维持固定气压。
通过起泡器19a-c的运载气体16系藉由打开所要求组合的阀门21a-c与在气体管路17中流动的运载气体16混合。混合后的气体随后通过在反应室11上端形成的气体入口22而流入反应室11。
含气体26如氨气的氮经由流量控制器27供到气体管路17中，且含氮气体的流量是由阀门28控制。若运载气体16与含氮气体26混合，及气体管路17中的TMG蒸气导入反应室11中，则输入的元素，可经由TMG与含氮气体中的分子的热分解而在基板14上成长氮化镓。
为了掺杂基板14上的氮化镓合金，未使用TMG的起泡器19a-c之一用于掺杂材料，此种掺杂材料通常为镁(Mg)或硅(Si)，但亦可为其他材料如铍、钙、锌或碳。起泡器19b或19c系供合金材料如硼、铝、铟、磷、砷或其他材料使用。一旦掺杂剂及合金选定且打开阀门21a、21b或21c使掺杂剂流入具有镓及含氮气体26的气体管路17，则可在基板14上成长氮化镓掺杂层。
在反应室11内的气体可经由与利用液压操作的泵24连接的气体吹净管路23来吹净(purge)。再者，吹净阀门25可让气体压力在反应室11建立或泄掉。
成长过程通常是以关掉阀门21a及21b来阻断镓与掺杂剂来源且维持含氮气体与运载气体流动来停止。另外，可利用可经由流量控制器30及阀门31控制的气体29洗净反应室11。开启阀门25以让泵24排出反应室11中的过量成长气体来进行洗净。通常洗净气体29为氢气，但亦可为其他气体。关闭加热器15的电源即可冷却基板14。
在新方法中，阻挡层是在半导体材料成长后及反应室11冷却前或冷却时制作。在半导体材料于反应室11中成长之后，非所需成长气体的流动立即由关闭适当的阀门21a-c组合来中止。短暂的反应器吹净即可去除上述非所需气体。然后，使气体流入反应器，在器件上沉积一层外延、多晶或非晶质阻挡层。在较佳的方法中，阻挡层所使用的气体系自典型MOCVD来源所提供。
阻挡层应为一种可均匀地覆盖在半导体表面且不会对半导体材料及器件的性质与性能有负面影响的致密材料。阻挡层或阻挡层序列之组成与厚度是经过选择，以致可有效地防止氢使半导体材料中的掺杂物钝化或明显降低钝化作用的程度。可使用于本发明方法的化合物之实例包括Si、Ge、MgOx、MgNx、ZnO、SiNx、SiOx或这些化合物的合金。适当材料的多层及重复层迭层也可用作为阻挡层，如SiNx/Si、MgNx/SiNx或MgNx/MgOx。不同的阻挡层可由下列来源气体形成：Si可用硅烷或二硅烷，Ge可用锗烷，MgNx可用环戊二烯基镁或甲基-环戊二烯基镁及氨，MgO可用环戊二烯基镁或甲基-环戊二烯基镁及氧化亚氮，ZnO可用二甲基锌或二乙基锌及氧化亚氮或水，SiNx可用硅烷或二硅烷及氨气或氧化亚氮，及SiOx可用硅烷或二硅烷及氧化亚氮。
在施加保护阻挡层之后，半导体材料即可在反应室11中冷却，而没有或减少掺杂剂钝化。该半导体材料随后可自冷却的反应室11中移去。
当结构已准备好做额外处理如金属化时，阻挡层即可利用包括但不限于湿式化学氢氟酸蚀刻、反应性离子蚀刻或等离子蚀刻等方法取出。
本发明适用于例如高电子迁移率晶体管(HEMTs)、金属半导体场效晶体管(MESFETs)、半导体激光二极管、发光二极管(LEDs)、光侦测器及双极结晶体管(BJTs)等器件。
本方法比较适合应用于氮化镓p-n结式二极管中防止或降低钝化。图2所示为施加阻挡层32的氮化镓p-n结式二极管30的层图。虽然有很多的阻挡层化合物可供使用，但由于种种理由较佳的钝化阻挡层化合物系MgNx、Si及SiNx；必要之来源气体已存在于反应器内，这些气体对氮化镓为化学惰性，而且这些阻挡层可容易地用蚀刻去除。阻挡层32是沉积在掺杂镁的p型氮化镓区域34上。还显示的是，掺杂硅的n型氮化镓区域36在如上述蓝宝石基板38上成长。
在较佳的方法中，氮化镓晶体是在反应室11中以约1000的温度成长。在成长之后，用于成长氮化镓材料的来源气体之流动由阀门21a-c控制而停止。但仍维持含氮气体(NH3)26的流动，因为氮化镓在高温时并不稳定。利用阀门25及泵24可作约1~3秒短暂的反应器洗净以去除氮化镓成长中所用的来源气体。短暂的洗净可在SiNx保护层32及p型氮化镓区域间提供不同的结式，此结式有助防止p型区域34的Si掺杂。随后阻挡层即沉积在氮化镓材料上。为了制作用SiNx层32，可在半导体材料成长温度或在约700或在700以下不同温度使用硅烷(SiH4)或二硅烷(Si2H6)气体40以及氨气(NH3)42。为了制作Si，将NH3流42终止并将SiH4或Si2H6气体40通入反应室内。为了制造MgNx，将环戊二烯基镁(Mecp2Mg)及NH3分别通入反应室11。硅、镁及氨气来源一般均安装于MOCVD系统中，且用来成长第III族氮化物基半导体如GaN及其与铟、铝之合金。MOCVD系统不需再增加额外的来源材料以制作较佳的阻挡层。与现有技术比较，本发明提供了一种更容易且更节省成本的方法，以防止利用MOCVD成长的半导体材料中掺杂物的钝化。
在较佳实施例中，在保护层的成长时可使用氮运载气体44，亦可使用其他气体。不使用氢气，是因为在二极管30成长结束后与沉积够厚的阻挡层32之间的短暂时间内会发生p型层34的钝化作用。厚度2~500nm的阻挡层32通常已足够保护GaN表面，所以若提供足够的阻挡层来源气体，沉积可很快的进行。可使用各种不同的阻挡层厚度。在一些应用中，阻挡层仅数埃厚即已足够。阻挡层或阻挡层层迭愈厚，防止掺杂物种的钝化作用就愈有效；然而，若施加太厚的阻挡层32，则会在阻挡层成长或反应器冷却时伤害二极管30。
可使用于沉积MgNx、Si或SiNx之反应室11的条件有很大的范围，所以保护层32通常使用与最终二极管层成长之相同条件来沉积。反应室11的条件亦可在保护层32沉积时变化以在应用中提供最大利益。例如，可在反应室冷却时进行沉积，以将器件的热停留时间降到最低。或者，若热停留不是一个重要的关键时，可在沉积时保持温度不变。
当钝化阻挡层32已沉积后，反应室环境可改变以配合元件应用的限制。在一较佳的方法中，当MgNx、Si及SiNx阻挡层或阻挡层序列沉积完毕后，环境气体可改变成非反应性气体如氮、氦、氩或这些气体的混合气体。这个环境气体的改变可帮助洗净反应室内的来源气体，且在冷却期间稳定半导体或阻挡层材料。在本较佳方法中，环境气体为氮、氦、氩或这些气体的混合气体。本方法在阻挡层32成长之后可容许反应器条件具有很大灵活性而不致有损害半导体或阻挡层材料的危险，在另一较佳实施例子中，在阻挡层成长之后可将环境气体换成反应性气体如氧化亚氮、氧、氢或这些气体的混合物或与非反应性气体的混合物。
在反应器冷却及半导体器件自反应室11取出后，钝化阻挡层32可保留在表面上，如此可提供额外的好处：可在元件后续的制造步骤前保护已成长的半导体材料及敏感的表面性质免受污染。
阻挡层32在后续处理步骤如接点之金属化之前可即时被去除。在较佳的方法中，阻挡层32是以湿式化学试剂氢氟酸(HF)蚀刻去除。图3所示为二极管30处于可溶解保护层的湿式HF化学试剂46中。使用湿式化学蚀刻会比较好是因为其使半导体表面保持纯净，而其他蚀刻方法会引入不纯物或造成材料表面的损伤。任何处理步骤都必须在阻挡层32移除后尽快实施以避免因搬运或曝露于大气下而对表面造成伤害。
新方法还可提供已讨论过的优点以外之好处。若器件在成长之后曝露于极端的条件如不纯物的扩散或为减少缺陷的退火，则阻挡层32可使表面免受伤害。若需使用慢速高度控制冷却来使热应力降至最低，则当阻挡层32已沉积后，额外的预计加热应不影响器件表面。在成长之后，反应器环境中其他不纯物扩散到器件内部将会排除。由表面伤害引起的表面电子状态密度应明显地减少。使会造成薄n型层(如此会增加接触阻抗)形成的p型层表面伤害降至最低。
在另一较佳实施例中，在成长时阻挡层化合物的组成可藉由选择各来源气体适当的比例作调整以包含有过量的吸气组分。图4所示为似图2及图3中二极管的p-n结式二极管50，其表面上具有一氢键结/吸气层52。层52是利用N或H来源气体54中之MOCVD来源气体沉积在二极管50上。层52是用以阻挡或减少氢扩散进入半导体及吸收在半导体与大气接触介面上的氢。较佳的吸气层材料含有对原子氢有高结合能且此能量高于氢与受体或施体物间之结合能(例如，Mg-H键＝126kJ/mol)之成分。在GaN材料中，吸气层组分与氢之间的结合能超过Mg与氢之间的结合能量(例如，Si-H＝318kJ/mol；Ge-H＝321kJ/mol；N-H＝339kJ/mol；O-H＝427kJ/mol)。因此，此层可有效防止因吸收氢所造成的掺杂物的钝化。吸气层可具有不同层其可为之多种吸气材料排列的。当二极管50需要进一步处理时，吸气层52系利用湿式化学HF蚀刻去除，但亦可用其他蚀刻方法去除。
虽然已参照本发明的一些较佳构型对本发明作了十分详细的叙述，但仍可能有其他一些改型。所以，不应当将以附权利要求的精神及范围仅限于本文所包含的一些较佳的改型。

Claims (47)

1.一种用于在半导体材料成长时或成长后防止或降低半导体材料中受体或施体钝化的方法，其特征在于所述的方法包含：在反应器(10)内以成长温度成长该半导体材料(30、50)；及在该半导体材料(30、50)仍在该反应器(10)内时，在该半导体材料上沉积一钝化阻挡层(32)。
2.如权利要求1的方法，其特征在于所述钝化阻挡层(32、52)是由以下方法沉积而成：金属有机化学气相沉积(MOCVD)、等离子化学气相沉积、热灯丝化学气相沉积或物理气相沉积。
3.如权利要求1的方法，其特征在于所述阻挡层(32、52)包含Si、Ge、MgOx、MgNx、ZnO、SiNx、SiOx或这些材料的合金。
4.如权利要求1的方法，其特征在于所述钝化阻挡层(32、52)包含至少两层，每层均由Si、Ge、MgOx、ZnO、SiNx、MgNx、SiOx或这些材料的合金所制成。
5.如权利要求1的方法，其特征在于所述阻挡层(32、52)包含Si3N4。
6.如权利要求1的方法，其特征在于所述阻挡层(32、52)的厚度为1-500nm。
7.如权利要求1的方法，其特征在于所述钝化阻挡层(32、52)是一吸气层，其可与所述半导体材料(30、50)中吸附的氢化学结合，以及阻挡氢扩散至所述半导体材料(30、50)中。
8.如权利要求7的方法，其特征在于所述吸气层(32、52)的一些组分具有较氢原子高的结合能，且此结合能高于氢与受体或施体材料之间的结合能。
9.如权利要求1的方法，其特征在于所述反应器(10)在形成该钝化阻挡层(32、52)后含有一种环境气体，而所述环境气体是一种非反应气体(29)。
10.如权利要求9的方法，其特征在于所述非反应气体(29)是氮、氦、氩或其混合物。
11.如权利要求1的方法，其特征在于所述反应器(10)在形成所述钝化阻挡层后含有一种环境气体，而所述环境气体是一种反应气体。
12.如权利要求11的方法，其特征在于所述反应气体是氧化亚氮、氧、氢、其混合物、或与该非反应气体的混合物。
13如权利要求1的方法，其特征在于高电子迁移率晶体管(HEMTs)、金属化半导体场效应晶体管(MESFETs)、激光二极管(LDs)、发光二极管(LEDs)、光检测器、和/或双极结晶体管(BJTs)或类似的器件均由所述半导体材料所(30，50)制成。
14.如权利要求1的方法，其特征在于所述方法进一步包括反应器冷(10)却后，将所述钝化阻挡层(32、52)移去的步骤。
15.如权利要求14的方法，其特征在于所述钝化阻挡层(32、52)是以湿化学蚀刻、反应离子蚀刻或等离子蚀刻去除。
16.如权利要求14的方法，其特征在于所述钝化阻挡层(32、52)是以湿化学氢氟酸(HF)蚀刻去除。
17.一种用于在反应器内成长时或成长后防止半导体材料(30、50)中受体与施体钝化的方法，其特征在于所述的方法包含：将成长来源气体(16、21a-c、26)通入所述反应器(10)内，以成长该半导体材料(30、50)；停止流入对半导体稳定非必需的所述材料成长来源气体(16、26)；将钝化阻挡层来源气体(16、21a-c)注入所述反应器(10)内，以在所述半导体材料(30、50)上沉积钝化阻挡层；以及在所述反应器冷却后，将所述钝化阻挡层(32、52)去除，以进一步处理所述半导体材料(30、50)。
18.如权利要求17的方法，其特征在于所述钝化阻挡层(32、52)是用MOCVD、等离子化学气相沉积、热灯丝化学气相沉积或物理气相沉积来沉积。
19.如权利要求17的方法，其特征在于所述阻挡层(32、52)包含Si、Ge、MgOx、MgNx、ZnO、SiNx、SiOx及其合金。
20.如权利要求17的方法，其特征在于所述钝化阻挡层(32、52)包含至少两层，每层由均Si、Ge、MgOx、ZnO、SiNx、MgNx、SiOx或其合金所制成。
21.如权利要求17的方法，其特征在于所述阻挡层(32、52)包含Si3N4。
22.如权利要求17的方法，其特征在于所述阻挡层(32、52)的厚度为1-500nm。
23.如权利要求17的方法，其特征在于所述钝化阻挡层(32、52)是一吸气层，其可与所述半导体材料(30、50)中吸附的氢化学结合，以及阻挡氢扩散至所述半导体材料(30、50)中。
24.如权利要求23的方法，其特征在于所述吸气层(32、52)的一些材料具有较原子氢高的结合能量，且此结合能量高于氢与受体或施体材料之间的结合能。
25.如权利要求17的方法，其特征在于所述反应器(10)在形成该钝化阻挡层(32、52)后含有一种环境气体(29)，所述环境气体是一种非反应气体(29)。
26.如权利要求9的方法，其特征在于所述非反应气体是氮、氦、氩或其混合物。
27.如权利要求17的方法，其特征在于所述反应器(10)在形成该钝化阻挡层后含有一种环境气体，所述环境气体是一种反应气体。
28.如权利要求27的方法，其特征在于所述反应气体是氧化亚氮、氧、氢、其混合物、或与所述非反应气体的混合物。
29.如权利要求17的方法，其特征在于所述钝化阻挡层(32、52)是以湿化学蚀刻、反应离子蚀刻或等离子蚀刻去除。
30.如权利要求17的方法，其特征在于所述钝化阻挡层(32、52)是以湿化学试剂氢氟酸(HF)蚀刻去除。
31.如权利要求17的方法，其中高电子迁移率晶体管(HEMTs)、金属化半导体场效应晶体管(MESFETs)、激光二极管(LDs)、发光二极管(LEDs)、光检测器、及双极结晶体管(BJs)或类似的半导体器件均由所述半导体材料(30，52)制成。
32.一种保护半导体材料表面之方法，其特征在于所述的方法包含：在MOCVD反应器(10)内于所述半导体材料(30、50)上沉积惰性钝化阻挡层(32、52)；及冷却该反应器(10)。
33.如权利要求32的方法，其特征在于所述半导体材料(30、50)是GaN或任何与In或Al的三元或四元合金。
34.如权利要求32的方法，其特征在于所述钝化阻挡层(32、52)是用MOCVD、等离子化学气相沉积、热灯丝化学气相沉积或物理气相沉积来沉积。
35.如权利要求32的方法，其特征在于所述阻挡层(32、52)包含Si、Ge、MgOx、MgNx、ZnO、SiNx、SiOx及其合金。
36.如权利要求32的方法，其特征在于所述钝化阻挡层(32、52)包含至少两层，每层均由Si、Ge、MgOx、ZnO、SiNx、MgNx、SiOx或其合金所制成。
37.如权利要求32的方法，其特征在于所述阻挡层(32、52)包含Si3N4。
38.如权利要求32的方法，其特征在于所述阻挡层(32、52)的厚度为1-500nm。
39.如权利要求32的方法，其特征在于所述钝化阻挡层(32、52)是一吸气层，其可与所述半导体材料(30、50)中吸附的氢化学结合，以及阻挡氢扩散至该半导体材料(30、50)中。
40.如权利要求39的方法，其特征在于所述吸气层(32、52)的一些组分具有较氢原子高的结合能，且此结合能高于氢与受体或施体材料之间的结合能。
41.如权利要求32的方法，其特征在于所述反应器(10)在形成该钝化阻挡层(32、52)后含有一种环境气体，所述环境气体是一种非反应气体。
42.如权利要求41的方法，其特征在于所述非反应气体是氮、氦、氩或其混合物。
43.如权利要求32的方法，其特征在于所述反应器(10)在形成该钝化阻挡层后含有一种环境气体，所述环境气体是一种反应气体。
44.如权利要求43的方法，其特征在于所述反应气体是氧化亚氮、氧、氢、其混合物、或与所述非反应气体的混合物。
45.如权利要求32的方法，其特征在于所述的方法进一步包括将该钝化阻挡层(32、52)去除的步骤。
46.如权利要求32的方法，其特征在于所述钝化阻挡层(32、52)是以湿化学蚀刻、反应离子蚀刻或等离子蚀刻去除。
47.如权利要求45的方法，其特征在于所述钝化阻挡层(32、52)是以湿化学试剂氢氟酸(HF)蚀刻去除或是被留在半导体表面上。
CNB018094562A 2000-03-14 2001-03-13 具有可控制导电性的半导体材料及器件的制造 Expired - Lifetime CN100559619C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US18963000P 2000-03-14 2000-03-14
US60/189,630 2000-03-14
US09/644,875 US6498111B1 (en) 2000-08-23 2000-08-23 Fabrication of semiconductor materials and devices with controlled electrical conductivity
US09/644,875 2000-08-23

Publications (2)

Publication Number Publication Date
CN1443373A true CN1443373A (zh) 2003-09-17
CN100559619C CN100559619C (zh) 2009-11-11

Family

ID=26885351

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018094562A Expired - Lifetime CN100559619C (zh) 2000-03-14 2001-03-13 具有可控制导电性的半导体材料及器件的制造

Country Status (9)

Country Link
EP (1) EP1269520A2 (zh)
JP (1) JP5314233B2 (zh)
KR (1) KR100923937B1 (zh)
CN (1) CN100559619C (zh)
AU (1) AU2001243606A1 (zh)
CA (1) CA2402662C (zh)
MY (1) MY126104A (zh)
TW (1) TWI238541B (zh)
WO (1) WO2001069659A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377547A (zh) * 2014-11-19 2015-02-25 北京工业大学 一种GaN基HEMT和LD单片集成的直接调制半导体激光器结构
CN105826267A (zh) * 2014-12-22 2016-08-03 力晶科技股份有限公司 半导体元件及其制作方法
CN109285774A (zh) * 2018-09-12 2019-01-29 江苏能华微电子科技发展有限公司 一种基于氮化镓的结势垒肖特基二极管及其形成方法
WO2021248415A1 (zh) * 2020-06-11 2021-12-16 苏州晶湛半导体有限公司 半导体结构及其制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1022021C2 (nl) * 2002-11-28 2004-06-02 Univ Eindhoven Tech Werkwijze ter vorming van vacatures in een III-V-halfgeleider, een op GaN gebaseerde structuur, en de toepassing hiervan.
KR101008285B1 (ko) 2005-10-28 2011-01-13 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR100742988B1 (ko) * 2005-11-25 2007-07-26 (주)더리즈 ｐ형 질화갈륨계 디바이스 제조방법
JP2009130316A (ja) * 2007-11-28 2009-06-11 Panasonic Corp 窒化物半導体装置およびその製造方法
KR100941877B1 (ko) * 2008-04-25 2010-02-11 김화민 패시배이션 조성물과 이를 이용한 스퍼터링 타겟과패시배이션막 및 그 제조방법
FR3026558B1 (fr) * 2014-09-26 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'activation de dopants dans une couche semi-conductrice a base de gan

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653550A (ja) * 1992-07-31 1994-02-25 Toshiba Corp 多波長光半導体整列素子
JP3244980B2 (ja) * 1995-01-06 2002-01-07 株式会社東芝 半導体素子の製造方法
JP3325713B2 (ja) * 1994-08-22 2002-09-17 ローム株式会社 半導体発光素子の製法
JP2872096B2 (ja) * 1996-01-19 1999-03-17 日本電気株式会社 低抵抗ｐ型窒化ガリウム系化合物半導体の気相成長方法
JP3361964B2 (ja) * 1996-09-10 2003-01-07 株式会社東芝 半導体発光素子およびその製造方法
US5930656A (en) * 1996-10-21 1999-07-27 Kabushiki Kaisha Toshiba Method of fabricating a compound semiconductor device
JP3326371B2 (ja) * 1996-10-21 2002-09-24 東芝電子エンジニアリング株式会社 化合物半導体装置の製造方法
JP3463524B2 (ja) * 1997-08-04 2003-11-05 松下電器産業株式会社 窒化ガリウム系化合物半導体薄膜の製造方法
US5926726A (en) * 1997-09-12 1999-07-20 Sdl, Inc. In-situ acceptor activation in group III-v nitride compound semiconductors
JP3509514B2 (ja) * 1997-11-13 2004-03-22 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP2000058462A (ja) * 1998-08-13 2000-02-25 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法
JP3987985B2 (ja) * 1999-04-30 2007-10-10 サンケン電気株式会社 半導体装置の製造方法
JP3833848B2 (ja) * 1999-05-10 2006-10-18 パイオニア株式会社 ３族窒化物半導体素子製造方法
JP4162385B2 (ja) * 2000-03-02 2008-10-08 株式会社リコー ｐ型ＩＩＩ族窒化物半導体の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377547A (zh) * 2014-11-19 2015-02-25 北京工业大学 一种GaN基HEMT和LD单片集成的直接调制半导体激光器结构
CN104377547B (zh) * 2014-11-19 2017-07-21 北京工业大学 一种GaN基HEMT和LD单片集成的直接调制半导体激光器结构及其生长过程
CN105826267A (zh) * 2014-12-22 2016-08-03 力晶科技股份有限公司 半导体元件及其制作方法
CN105826267B (zh) * 2014-12-22 2018-09-21 力晶科技股份有限公司 半导体元件及其制作方法
CN109285774A (zh) * 2018-09-12 2019-01-29 江苏能华微电子科技发展有限公司 一种基于氮化镓的结势垒肖特基二极管及其形成方法
WO2021248415A1 (zh) * 2020-06-11 2021-12-16 苏州晶湛半导体有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
AU2001243606A1 (en) 2001-09-24
MY126104A (en) 2006-09-29
TWI238541B (en) 2005-08-21
WO2001069659A2 (en) 2001-09-20
CN100559619C (zh) 2009-11-11
CA2402662C (en) 2012-06-12
JP5314233B2 (ja) 2013-10-16
JP2004528700A (ja) 2004-09-16
EP1269520A2 (en) 2003-01-02
CA2402662A1 (en) 2001-09-20
WO2001069659A3 (en) 2002-02-21
KR100923937B1 (ko) 2009-10-29
KR20020079955A (ko) 2002-10-19

Similar Documents

Publication Publication Date Title
US6498111B1 (en) Fabrication of semiconductor materials and devices with controlled electrical conductivity
TWI651767B (zh) 形成應力鬆弛緩衝層的方法
KR950006968B1 (ko) 질화갈륨계 화합물 반도체의 결정성장방법
EP0497350A1 (en) Crystal growth method for gallium nitride-based compound semiconductor
WO2011044046A2 (en) Improved multichamber split processes for led manufacturing
GB2320365A (en) Method of making a gallium nitride crystal for a semiconductor device
CN100559619C (zh) 具有可控制导电性的半导体材料及器件的制造
US6884644B1 (en) Low temperature formation of backside ohmic contacts for vertical devices
US5930656A (en) Method of fabricating a compound semiconductor device
CA2343416A1 (en) Low temperature formation of backside ohmic contacts for vertical devices
JP4465748B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
CN113161410A (zh) 氮化镓高温退火保护结构及其应用
US9093269B2 (en) In-situ pre-clean prior to epitaxy
CN113053731B (zh) 镓金属薄膜的制作方法以及氮化镓衬底的保护方法
US7943492B2 (en) Method of forming nitride film and nitride structure
US5674777A (en) Method for forming silicon-boron binary compound layer as boron diffusion source in silicon electronic device
JP2812375B2 (ja) 窒化ガリウム系化合物半導体の成長方法
Caymax et al. Low thermal budget chemical vapour deposition techniques for Si and SiGe
JP3326371B2 (ja) 化合物半導体装置の製造方法
JP3221359B2 (ja) ｐ形ＩＩＩ族窒化物半導体層及びその形成方法
Yoon et al. Electrical and optical properties of PbTiO3 thin films on p‐Si grown by metalorganic chemical vapor deposition at low temperature
US11600496B2 (en) In-situ p-type activation of III-nitride films grown via metal organic chemical vapor deposition
EP4231335A1 (en) A heteroepitaxial wafer for the deposition of gallium nitride
Lahiri et al. Polycrystalline Silicon and Silicon-Germanium Films for Advanced Microelectronics
Chu et al. Laser Induced Chemical Vapor Epitaxial Growth of Gallium Arsenide Films.

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CI01 Correction of invention patent gazette

Correction item: Inventor

Correct: David Kaponek|Brian Thibeault

False: David Kaponek|Cotton cloth

Number: 38

Page: 284

Volume: 19

CI02 Correction of invention patent application

Correction item: Inventor

Correct: David Kaponek|Brian Thibeault

False: David Kaponek|Cotton cloth

Number: 38

Page: The title page

Volume: 19

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: DA CARPONEK BURAYANBEIOTER TO: LAWMITALIYA CARLO BAGNOUD TIM SCHOTT

ERR Gazette correction

Free format text: CORRECT: INVENTOR; FROM: DA CARPONEK BURAYANBEIOTER TO: LAWMITALIYA CARLO BAGNOUD TIM SCHOTT

CI02 Correction of invention patent application

Correction item: Inventor (first inventor)

Correct: David Kaponek

False: David long Nick

Number: 38

Page: The title page

Volume: 19

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR ( THE FIRST INVENTOR ); FROM: DAVID CHANG-SPUTNIK TO: LAWMITALIYA CARLO BAGNOUD

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: North Carolina

Patentee after: Cree Lighting Company

Address before: American California

Patentee before: Cree Lighting Company

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: North Carolina

Patentee after: Cree Inc

Address before: North Carolina

Patentee before: Cree Inc.

CX01 Expiry of patent term

Granted publication date: 20091111

CX01 Expiry of patent term