CN105826267A - 半导体元件及其制作方法 - Google Patents
半导体元件及其制作方法 Download PDFInfo
- Publication number
- CN105826267A CN105826267A CN201510004401.9A CN201510004401A CN105826267A CN 105826267 A CN105826267 A CN 105826267A CN 201510004401 A CN201510004401 A CN 201510004401A CN 105826267 A CN105826267 A CN 105826267A
- Authority
- CN
- China
- Prior art keywords
- layer
- silica
- base material
- silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000001257 hydrogen Substances 0.000 claims abstract description 57
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 44
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 27
- 238000000137 annealing Methods 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 88
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 43
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 33
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 abstract 3
- 230000005527 interface trap Effects 0.000 description 11
- 238000000151 deposition Methods 0.000 description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- DYCJFJRCWPVDHY-LSCFUAHRSA-N NBMPR Chemical compound O[C@@H]1[C@H](O)[C@@H](CO)O[C@H]1N1C2=NC=NC(SCC=3C=CC(=CC=3)[N+]([O-])=O)=C2N=C1 DYCJFJRCWPVDHY-LSCFUAHRSA-N 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- YBRVSVVVWCFQMG-UHFFFAOYSA-N 4,4'-diaminodiphenylmethane Chemical compound C1=CC(N)=CC=C1CC1=CC=C(N)C=C1 YBRVSVVVWCFQMG-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002262 irrigation Effects 0.000 description 2
- 238000003973 irrigation Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- SCYULBFZEHDVBN-UHFFFAOYSA-N 1,1-Dichloroethane Chemical class CC(Cl)Cl SCYULBFZEHDVBN-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000010504 bond cleavage reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Abstract
本发明公开一种半导体元件及其制作方法。半导体元件的制作方法包括以下步骤。提供一基底，基底中已形成有多个沟槽，其中沟槽之间的基底上已依序配置有一氧化层、一硅基材料层以及一掩模层。形成一介电层，以填入沟槽中并覆盖掩模层、硅基材料层、氧化层以及基底。对基底进行一退火制作工艺，其中来自掩模层的氢会与硅基材料层中的硅形成硅-氢键。
Description
技术领域
本发明涉及一种元件及其制作方法，且特别是涉及一种半导体元件及其制作方法。
背景技术
随着集成电路的蓬勃发展，存储器的特征尺寸日益缩小，诸如负偏压温度不稳定性(NBTI,NegativeBiasTemperatureInstability)、热载流子注入(HCI,HotCarrierInjection)、时依性介电层击穿(TDDB,TimeDependenceDielectricBreakdown)等元件可靠性的问题也随之产生。其中，NBTI效应是指元件在对栅极施加负偏压的温度应力条件下所产生的元件电性飘移，又以栅极起始电压Vth的偏移最为严重，也就是说，随着温度应力条件增加，偏移的量也不断增加。
一般来说，认为氢对于NBTI具有一定的影响，其主要的论点聚焦在制作工艺中氢的扩散与键结。举例来说，在氧化硅与硅之间的界面陷阱(InterfaceTrap)中，当较弱的硅-氢键结在应力条件下被打断后，空缺的界面陷阱会捕捉空穴(hole)而造成栅极起始电压Vth飘移。
由此可知，在目前元件小型化的趋势下，如何在有限的空间中兼顾元件的积成度及元件可靠度，将是各界研究的重点之一。
发明内容
本发明的目的在于提供一种半导体元件及其制作方法，能改善负偏压温度不稳定性。
为达上述目的，本发明的半导体元件的制作方法包括以下步骤。提供一基底，基底中已形成有多个沟槽，其中沟槽之间的基底上已依序配置有一氧化层、一硅基材料层以及一掩模层。形成一介电层，以填入沟槽中并覆盖掩模层、硅基材料层、氧化层以及基底。对基底进行一退火制作工艺，其中来自掩模层的氢会与硅基材料层中的硅形成硅-氢键。
在本发明的一实施例中，还包括于硅基材料层与掩模层之间形成一氧化硅层。
在本发明的一实施例中，上述的氧化硅层的形成方法包括在形成掩模层之前，对硅基材料层进行一氧化制作工艺。
在本发明的一实施例中，上述的氧化制作工艺包括一快速热氧化(RTO)。
在本发明的一实施例中，上述的氧化硅层的形成方法包括一低压化学气相沉积制作工艺。
在本发明的一实施例中，上述的退火制作工艺的温度介于700℃至1000℃。
在本发明的一实施例中，上述的沟槽的深宽比大于4:1。
在本发明的一实施例中，上述的硅基材料层包括一非晶硅层或一多晶硅层。
在本发明的一实施例中，上述的掩模层为氮化硅层。
在本发明的一实施例中，上述的形成硅基材料层的温度低于退火制作工艺的温度。
在本发明的一实施例中，进行退火制作工艺后，还包括移除部分介电层，以于沟槽中形成多个隔离结构。
在本发明的一实施例中，上述的移除部分介电层的方法包括以掩模层为终止层，对介电层进行一平坦化制作工艺。
在本发明的一实施例中，进行退火制作工艺后，还包括移除掩模层与硅基材料层。
在本发明的一实施例中，上述的移除掩模层的方法包括使用一湿式蚀刻制作工艺。
在本发明的一实施例中，上述的移除硅基材料层的方法包括使用一湿式蚀刻制作工艺。
本发明的半导体元件包括一基底、一氧化层、一硅基材料层、一掩模层以及一介电层。基底中已形成有多个沟槽。氧化层配置于沟槽之间的基底上。硅基材料层配置于氧化层上。掩模层配置于硅基材料层上，其中来自掩模层的氢会与硅基材料层中的硅形成硅-氢键。介电层填入沟槽并覆盖掩模层、硅基材料层、氧化层以及基底。
在本发明的一实施例中，还包括一氧化硅层，配置于硅基材料层与掩模层之间。
在本发明的一实施例中，上述的氧化硅层的厚度介于至
在本发明的一实施例中，上述的硅基材料层与氧化硅层的界面之间的硅-氢键浓度高于基底与氧化层的界面之间的硅-氢键浓度。
在本发明的一实施例中，上述的硅基材料层与掩模层的界面之间的硅-氢键浓度高于基底与氧化层的界面之间的硅-氢键浓度。
在本发明的一实施例中，上述的硅基材料层包括一非晶硅层或一多晶硅层。
在本发明的一实施例中，上述的掩模层包括氮化硅层。
在本发明的一实施例中，上述的氧化层的厚度介于至
在本发明的一实施例中，上述的硅基材料层与氧化硅层的界面之间的硅-氢键浓度高于基底与氧化层的界面之间的硅-氢键浓度。
在本发明的一实施例中，上述的硅基材料层与掩模层的界面之间的硅-氢键浓度高于基底与氧化层的界面之间的硅-氢键浓度。
在本发明的一实施例中，上述的掩模层的厚度介于至
在本发明的一实施例中，还包括一衬垫氧化层，配置于沟槽与介电层之间。
基于上述，本发明是在基底与含有氢的掩模层之间形成一硅基材料层，硅基材料层能捕捉因高温制作工艺而由掩模层驱入至基底的氢。如此一来，能避免氢被捕捉于氧化层与基底之间的界面之界面陷阱，进而改善负偏压温度不稳定性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A至图1C为本发明实施例所绘示的非挥发性存储器的制造流程的示意图。
符号说明
100：基底
102：第一区
104：第二区
110：氧化层
120：硅基材料层
122：氧化硅层
130：掩模层
140：沟槽
142：衬垫氧化层
150：介电层
160：隔离结构
AP：退火制作工艺
具体实施方式
图1A至图1C为依照本发明实施例所绘示的半导体元件的制作流程的示意图。首先，请参照图1A，提供基底100，基底中已形成有多个沟槽140，其中沟槽140之间的基底100上已依序配置有氧化层110、硅基材料层120以及掩模层130。基底100例如为硅基底。基底100例如是包括第一区102与第二区104。第一区102例如是高压电路区，第二区104例如是低压电路区，而高压电路区与低压电路区组合即为周边电路区。基底100例如是还包括存储单元区，但省略绘示之。
在本实施例中，位于第一区102的氧化层110例如是高压栅氧化层，其厚度例如是介于至位于第二区104的氧化层110例如是衬垫氧化层，其厚度例如是介于至在本实施例中，氧化层110的材料例如是氧化硅，其形成方法例如是热氧化法。
硅基材料层120例如是多晶硅层或非晶硅层，其厚度例如是介于至硅基材料层120的形成方法例如是以硅甲烷作为气体源进行低压化学气相沉积制作工艺，其沉积温度例如是介于500℃至550℃。在本实施例中，还包括于硅基材料层120与掩模层130之间形成一氧化硅层122。氧化硅层122的形成方法可以是对硅基材料层120的表面进行一氧化制作工艺或者是于硅基材料层120上沉积一氧化硅层，以形成诸如二氧化硅/多晶硅界面。氧化制作工艺可以是快速热氧化(RTO)，其温度例如是介于500℃至800℃，其气体例如是氧气，以及其气体流量例如是介于1slm至30slm。沉积方法可以是低压化学气相沉积制作工艺，沉积温度例如是介于500℃至550℃，其气体例如是氧气，以及其气体流量例如是介于1slm至30slm。其中，硅基材料层120与氧化硅层122可以在相同的沉积腔室中进行，也就是以原位方式依序形成硅基材料层120与氧化硅层122，其中硅基材料层120与氧化硅层122的沉积温度例如是相同。氧化硅层122的厚度例如是介于至
掩模层130例如是氮化硅层，其厚度例如是介于至掩模层130的形成方法例如是以含氢气体为气体源进行沉积制作工艺，其中气体源例如是二氯乙烷和氨气。其中，沉积制作工艺可为低压化学气相沉积制作工艺，沉积温度例如是介于700℃至800℃。特别注意的是，在沉积制作工艺中，气体源通常都会有反应不完全的现象，因此所沉积后的膜层会包括未反应的气体源中的气体，也就是说，掩模层130中含有氢。
在本实施例中，沟槽140例如是具有高深宽比，诸如大于4:1。沟槽140的形成方法例如是以掩模层130为掩模，移除部分氧化硅层122、硅基材料层120、氧化层110以及基底100，以形成多个沟槽140。其中，移除部分氧化硅层122、硅基材料层120、氧化层110以及基底100的方法例如是干式蚀刻制作工艺或湿式蚀刻制作工艺。沟槽140例如是位于第一区102与第二区104之间，且特定言之，沟渠104的一部分位于第一区102以及沟渠104的另一部分位于第二区104。
请参照图1B，在本实施例中，在形成沟槽140后，还包括于沟槽140中形成衬垫氧化层142。衬垫氧化层142的材质例如是氧化硅，其形成方法例如是热氧化法、临场蒸气产生(ISSG)氧化法、化学气相沉积法(CVD)、原子层沉积法(ALD)或炉管氧化法。衬垫氧化层142的厚度例如是介于至
然后，形成一介电层150，以填入沟槽140中并覆盖掩模层130、硅基材料层120、氧化层110以及基底100。介电层150例如是包括适于填入高深宽比沟槽的材料。
而后，基底100进行一退火制作工艺AP。退火制作工艺AP例如是使用常压炉管，其温度例如是介于700℃至1000℃。在本实施例中，退火制作工艺AP例如是用以使填入沟槽140中的填入材料致密，也就是使得介电层150能完整地填入沟槽140中。当然，在其他实施例中，退火制作工艺AP也有可能是其他元件制作过程中使用的高温制作工艺，本发明不以此为限。特别注意的是，在进行退火制作工艺AP时，掩模层130中的氢会产生逸气现象，或驱入至基底100而被硅基材料层120或基底100的界面陷阱捕捉，因而形成键结强度弱的硅-氢键。在本实施例中，由于在基底100与掩模层130之间形成硅基材料层120，因此由掩模层130驱入至基底100的氢会优先驱入硅基材料层120与掩模层130的界面，而被界面陷阱补捉，而仅有少数的氢会进一步驱入至基底100与氧化层110的界面。也就是说，硅基材料层120与掩模层130的界面之间的硅-氢键浓度高于基底100与氧化层110的界面之间的硅-氢键浓度。此外，由于硅基材料层120与掩模层130之间还形成有氧化硅层122，因此由掩模层130驱入至基底100的氢会更轻易地被捕捉于硅基材料层120与氧化硅层122之间的界面陷阱。因此，在本实施例中，硅基材料层120与氧化硅层122的界面之间的硅-氢键浓度高于基底100与氧化层110的界面之间的硅-氢键浓度。
在本实施例中，半导体元件包括基底100、氧化层110、硅基材料层120、掩模层130以及介电层150。基底100中已形成有多个沟槽140。氧化层110配置于沟槽140之间的基底100上。硅基材料层120配置于氧化层110上。掩模层130配置于硅基材料层120上，其中来自掩模层130的氢会与硅基材料层120中的硅形成硅-氢键。介电层150填入沟槽140并覆盖掩模层130、硅基材料层120、氧化层110以及基底100。在本实施例中，还包括氧化硅层122与衬垫氧化层142。氧化硅层122例如是配置于硅基材料层120与掩模层130之间。衬垫氧化层142配置于沟槽140与介电层150之间。
接下来将进一步描述后续制作工艺。请参照图1C，接着，在进行退火制作工艺AP后，移除部分介电层150，以于沟槽140中形成多个隔离结构160。在本实施例中，移除部分介电层150的方法包括以掩模层130为终止层，对介电层150进行一平坦化制作工艺。
然后，移除掩模层130以及硅基材料层120。移除掩模层130的方法例如是湿式蚀刻制作工艺，诸如使用热磷酸。移除硅基材料层120的方法例如是湿式蚀刻制作工艺，诸如使用稀释氢氟酸(dilutedhydrofluoricacid,DHF)与稀释的氨水与过氧化氢的混合液(dilutedammoniumperoxidemixture,DAPM)。在本实施例中，还包括移除氧化硅层122，其方法包括湿式蚀刻制作工艺，诸如使用稀释的氨水与过氧化氢的混合液(DAPM)。接着，后续再视元件需求来进行一般熟悉的制作工艺步骤，诸如高压栅极制作等，而这些步骤已为公知技术，于此不再另行说明。
一般来说，由于填入材料对于高深宽比的沟槽具有一定的制作工艺极限，因此在将填入材料填入沟槽后，会进行一高温退火制作工艺以使填入材料致密化。然而，此高温退火制作工艺会导致掩模层中的氢产生逸气现象，或驱入至基底与栅氧化层的界面且被界面陷阱捕捉，因而形成键结强度弱的硅-氢键。此弱的硅-氢键会在压力测试下断键，进而导致栅极起始电压Vth飘移。在本实施例中，在基底100与含有氢的掩模层130之间形成一硅基材料层120，使得硅基材料层120的界面陷阱能优先捕捉因退火制作工艺等高温制作工艺而由掩模层130驱入至基底100的氢。因此，能避免氢被捕捉于氧化层110与基底100之间的界面的界面陷阱，进而改善负偏压温度不稳定性。此外，在本实施例中，进一步于硅基材料层120的表面上形成氧化硅层122，使得硅基材料层120/氧化硅层122的界面能优先捕捉原先驱入至基底100/氧化层110的界面的氢，如此能大幅减少存在于基底100/氧化层110的界面处的弱键结的硅-氢键。此外，在进行退火制作工艺后，会去除硅基材料层120与氧化硅层122，也就是硅基材料层120与氧化硅层122不会作为后续的栅极材料，因此能避免已被捕捉的氢再度逸出。如此一来，能大幅改善栅极起始电压Vth在压力测试下所产生的偏移情形。因此，本实施例的半导体元件具有改善的高压栅极负偏压温度不稳定性，故具有较佳的良率与元件特性。
综上所述，本发明的一实施例是在基底与含有氢的掩模层之间形成硅基材料层或者是硅基材料层与氧化硅层，使得硅基材料层或硅基材料层与氧化硅层的界面能优先捕捉因退火制作工艺而由掩模层驱入至基底的氢。如此一来，能避免氢驱入氧化层与基底之间的界面，以大幅降低氢被捕捉于氧化层与基底之间的界面之界面陷阱。也就是说，使得硅基材料层与氧化硅层的界面之间的硅-氢键浓度远高于基底与氧化层的界面之间的硅-氢键浓度。此外，在进行退火制作工艺之后，会移除硅基材料层与氧化硅层，而不以其作为后续用以制作栅极的材料，如此能避免已捕捉的氢再度逸出而影响栅极的特性。如此一来，能大幅改善栅极起始电压Vth在压力测试下所产生的偏移情形。因此，本实施例的半导体元件具有改善的高压栅极负偏压温度不稳定性，故具有较佳的良率与元件特性。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。
Claims (25)
1.一种半导体元件的制作方法，包括：
提供一基底，该基底中已形成有多个沟槽，其中该些沟槽之间的基底上已依序配置有氧化层、硅基材料层以及掩模层；
形成一介电层，以填入该些沟槽中并覆盖该掩模层、该硅基材料层、该氧化层以及该基底；以及
对该基底进行一退火制作工艺，其中来自该掩模层的氢会与该硅基材料层中的硅形成硅-氢键。
2.如权利要求1所述的半导体元件的制作方法，还包括于该硅基材料层与该掩模层之间形成一氧化硅层。
3.如权利要求2所述的半导体元件的制作方法，其中该氧化硅层的形成方法包括在形成该掩模层之前，对该硅基材料层进行一氧化制作工艺。
4.如权利要求3所述的半导体元件的制作方法，其中该氧化制作工艺包括一快速热氧化(RTO)。
5.如权利要求2所述的半导体元件的制作方法，其中该氧化硅层的形成方法包括一低压化学气相沉积制作工艺。
6.如权利要求1所述的半导体元件的制作方法，其中该退火制作工艺的温度介于700℃至1000℃。
7.如权利要求1所述的半导体元件的制作方法，其中该些沟槽的深宽比大于4:1。
8.如权利要求1所述的半导体元件的制作方法，其中该硅基材料层包括非晶硅层或多晶硅层。
9.如权利要求1所述的半导体元件的制作方法，其中该掩模层为氮化硅层。
10.如权利要求1所述的半导体元件的制作方法，其中形成该硅基材料层的温度低于该退火制作工艺的温度。
11.如权利要求1所述的半导体元件的制作方法，进行该退火制作工艺后，还包括移除部分该介电层，以于该些沟槽中形成多个隔离结构。
12.如权利要求11所述的半导体元件的制作方法，其中移除部分该介电层的方法包括以该掩模层为终止层，对该介电层进行一平坦化制作工艺。
13.如权利要求1所述的半导体元件的制作方法，进行该退火制作工艺后，还包括移除该掩模层与该硅基材料层。
14.如权利要求13所述的半导体元件的制作方法，其中移除该掩模层的方法包括使用一湿式蚀刻制作工艺。
15.如权利要求13所述的半导体元件的制作方法，其中移除该硅基材料层的方法包括使用一湿式蚀刻制作工艺。
16.一种半导体元件，包括：
基底，该基底中已形成有多个沟槽；
氧化层，配置于该些沟槽之间的该基底上；
硅基材料层，配置于该氧化层上；
掩模层，配置于该硅基材料层上，其中来自该掩模层的氢会与该硅基材料层中的硅形成硅-氢键；以及
介电层，填入该些沟槽并覆盖该掩模层、该硅基材料层、该氧化层以及该基底。
17.如权利要求16所述的半导体元件，还包括氧化硅层，配置于该硅基材料层与该掩模层之间。
18.如权利要求17所述的半导体元件，其中该氧化硅层的厚度介于至
19.如权利要求17所述的半导体元件，其中该硅基材料层与该氧化硅层的界面之间的硅-氢键浓度高于该基底与该氧化层的界面之间的硅-氢键浓度。
20.如权利要求16所述的半导体元件，其中该硅基材料层与该掩模层的界面之间的硅-氢键浓度高于该基底与该氧化层的界面之间的硅-氢键浓度。
21.如权利要求16所述的半导体元件，其中该硅基材料层包括非晶硅层或多晶硅层。
22.如权利要求16所述的半导体元件，其中该掩模层为使用含硅甲烷的气体源所形成的氮化硅层。
23.如权利要求16所述的半导体元件，其中该氧化层的厚度介于至
24.如权利要求16所述的半导体元件，其中该掩模层的厚度介于至
25.如权利要求16所述的半导体元件，还包括衬垫氧化层，配置于该些沟槽与该介电层之间。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103144753A TWI548000B (zh) | 2014-12-22 | 2014-12-22 | 半導體元件及其製作方法 |
| TW103144753 | 2014-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105826267A true CN105826267A (zh) | 2016-08-03 |
| CN105826267B CN105826267B (zh) | 2018-09-21 |
Family
ID=56513644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510004401.9A Active CN105826267B (zh) | 2014-12-22 | 2015-01-06 | 半导体元件及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105826267B (zh) |
| TW (1) | TWI548000B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111725213A (zh) * | 2019-03-18 | 2020-09-29 | 华邦电子股份有限公司 | 半导体存储元件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1443373A (zh) * | 2000-03-14 | 2003-09-17 | 美商克立光学公司 | 具有可控制导电性的半导体材料及器件的制造 |
| US20100224961A1 (en) * | 2009-03-06 | 2010-09-09 | Texas Instruments Incorporated | Passivation of integrated circuits containing ferroelectric capacitors and hydrogen barriers |
| US20110092037A1 (en) * | 2004-10-28 | 2011-04-21 | Renesas Electronics Corporation | Semiconductor device |
| CN103262223A (zh) * | 2010-12-09 | 2013-08-21 | 德克萨斯仪器股份有限公司 | 集成电路的氢钝化 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8022465B2 (en) * | 2005-11-15 | 2011-09-20 | Macronrix International Co., Ltd. | Low hydrogen concentration charge-trapping layer structures for non-volatile memory |
| US7678636B2 (en) * | 2006-06-29 | 2010-03-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective formation of stress memorization layer |
| JP2008277530A (ja) * | 2007-04-27 | 2008-11-13 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
| JP5330433B2 (ja) * | 2011-03-11 | 2013-10-30 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| CN103972109A (zh) * | 2014-05-21 | 2014-08-06 | 上海华力微电子有限公司 | 减小负偏压温度不稳定性的mos器件制作方法 |
-
2014
- 2014-12-22 TW TW103144753A patent/TWI548000B/zh active
-
2015
- 2015-01-06 CN CN201510004401.9A patent/CN105826267B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1443373A (zh) * | 2000-03-14 | 2003-09-17 | 美商克立光学公司 | 具有可控制导电性的半导体材料及器件的制造 |
| US20110092037A1 (en) * | 2004-10-28 | 2011-04-21 | Renesas Electronics Corporation | Semiconductor device |
| US20100224961A1 (en) * | 2009-03-06 | 2010-09-09 | Texas Instruments Incorporated | Passivation of integrated circuits containing ferroelectric capacitors and hydrogen barriers |
| CN103262223A (zh) * | 2010-12-09 | 2013-08-21 | 德克萨斯仪器股份有限公司 | 集成电路的氢钝化 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111725213A (zh) * | 2019-03-18 | 2020-09-29 | 华邦电子股份有限公司 | 半导体存储元件及其制造方法 |
| CN111725213B (zh) * | 2019-03-18 | 2023-06-02 | 华邦电子股份有限公司 | 半导体存储元件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201624568A (zh) | 2016-07-01 |
| CN105826267B (zh) | 2018-09-21 |
| TWI548000B (zh) | 2016-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106471615B (zh) | Ono堆叠形成方法 | |
| US9997528B2 (en) | Complimentary SONOS integration into CMOS flow | |
| US20110256704A1 (en) | Method for manufacturing a metal gate electrode/high k dielectric gate stack | |
| CN105448703A (zh) | 一种刻蚀方法 | |
| CN106601794B (zh) | 具有插入层的半导体结构及其制造方法 | |
| CN107958908B (zh) | Sonos器件的形成方法 | |
| JP2004071973A (ja) | 半導体装置の製造方法 | |
| US20100001353A1 (en) | SANOS Memory Cell Structure | |
| CN109962018A (zh) | 半导体结构及其制造方法 | |
| US8163626B2 (en) | Enhancing NAND flash floating gate performance | |
| CN105826267A (zh) | 半导体元件及其制作方法 | |
| US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
| CN107564800B (zh) | 一种氮化硅层的制备方法 | |
| CN103531476B (zh) | 半导体器件制造方法 | |
| CN106298486B (zh) | 半导体器件的制备方法 | |
| CN104009037B (zh) | 半导体器件及其制造方法 | |
| CN104347377B (zh) | Nmos金属栅极晶体管的形成方法 | |
| CN102456565A (zh) | 一种预防在双应力氮化硅工艺中光阻失效的方法 | |
| TW200411813A (en) | Fabrication of compact cell | |
| KR100889550B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| JP2005317583A (ja) | 半導体装置およびその製造方法 | |
| CN106158656A (zh) | 半导体结构的形成方法 | |
| JP2006245306A (ja) | 半導体装置の製造方法 | |
| CN105845575A (zh) | 一种半导体器件的制作方法 | |
| CN108630605B (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190628 Address after: Hsinchu Science Park, Taiwan, China Patentee after: Lijing Jicheng Electronic Manufacturing Co., Ltd. Address before: Hsinchu Science Park, Taiwan, China Patentee before: Powerflash Technology Corporation |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200529 Address after: Hsinchu Science Industrial Park, Taiwan, China Patentee after: Powerchip Technology Corp. Address before: Hsinchu Science Industrial Park, Taiwan, China Patentee before: Powerchip Technology Corp. |
|
| TR01 | Transfer of patent right |