CN104347377B - Nmos金属栅极晶体管的形成方法 - Google Patents
Nmos金属栅极晶体管的形成方法 Download PDFInfo
- Publication number
- CN104347377B CN104347377B CN201310342569.1A CN201310342569A CN104347377B CN 104347377 B CN104347377 B CN 104347377B CN 201310342569 A CN201310342569 A CN 201310342569A CN 104347377 B CN104347377 B CN 104347377B
- Authority
- CN
- China
- Prior art keywords
- layer
- plasma
- dummy grid
- forming method
- nitrogenous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 57
- 239000002184 metal Substances 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000010410 layer Substances 0.000 claims abstract description 244
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims abstract description 89
- 238000009792 diffusion process Methods 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 238000003851 corona treatment Methods 0.000 claims abstract description 12
- 238000009832 plasma treatment Methods 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 34
- 238000001020 plasma etching Methods 0.000 claims description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 28
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 claims description 21
- 229920000642 polymer Polymers 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 17
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 15
- 229910052757 nitrogen Inorganic materials 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 11
- 125000001153 fluoro group Chemical group F* 0.000 claims description 9
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 238000004380 ashing Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 5
- 230000006872 improvement Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- FAUIDPFKEVQLLR-UHFFFAOYSA-N [O-2].[Zr+4].[Si+4].[O-2].[O-2].[O-2] Chemical compound [O-2].[Zr+4].[Si+4].[O-2].[O-2].[O-2] FAUIDPFKEVQLLR-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- PDKGWPFVRLGFBG-UHFFFAOYSA-N hafnium(4+) oxygen(2-) silicon(4+) Chemical compound [O-2].[Hf+4].[Si+4].[O-2].[O-2].[O-2] PDKGWPFVRLGFBG-UHFFFAOYSA-N 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种NMOS金属栅极晶体管的形成方法，包括：提供衬底；在衬底上形成伪栅结构，伪栅结构包括：栅介质层、位于栅介质层上的含氮扩散阻挡层、和位于含氮扩散阻挡层上的伪栅极；在衬底上形成层间介质层，层间介质层和伪栅极的上表面齐平；去除伪栅极，形成底部露出含氮扩散阻挡层的沟槽；去除伪栅极之后，使含氮扩散阻挡层暴露于含N等离子体环境中，以对含氮扩散阻挡层进行等离子体处理；等离子体处理之后，在沟槽内形成金属栅极。所述等离子体处理步骤可以提高NMOS金属栅极晶体管的TDDB性能。
Description
技术领域
本发明属于半导体技术领域，特别是涉及一种NMOS金属栅极晶体管的形成方法。
背景技术
现有一种利用后栅工艺（gate last）形成NMOS金属栅极晶体管的方法包括：如图1所示，提供衬底1，衬底1内具有浅沟槽隔离结构（STI）2，用于将NMOS金属栅极晶体管与位于同一衬底上的其他器件电隔离；在衬底1上形成栅介质层3、位于栅介质层3上的TiN层4、位于TiN层4上的伪栅极5；在栅介质层3、TiN层4及伪栅极5的周围形成侧墙6；以栅介质层3、TiN层4、伪栅极5及侧墙6为掩模进行离子注入，形成源极7a和漏极7b；在衬底1上形成层间介质层8，层间介质层8与伪栅极5的上表面齐平；
如图2所示，去除伪栅极5（如图1所示），形成沟槽9；
如图3所示，在沟槽9（如图2所示）内形成金属栅极M。
衡量晶体管性能好坏的其中一个重要指标为TDDB（Time Dependent DielectricBreakdown，与时间有关的介质击穿性能）性能。但是，现有NMOS金属栅极晶体管形成方法会导致NMOS金属栅极晶体管的TDDB性能不佳。
发明内容
本发明要解决的问题是：现有NMOS金属栅极晶体管形成方法会导致NMOS金属栅极晶体管的TDDB性能不佳。
为解决上述问题，本发明提供了一种NMOS金属栅极晶体管的形成方法，包括：
提供衬底；
在所述衬底上形成伪栅结构，所述伪栅结构包括：栅介质层、位于栅介质层上的含氮扩散阻挡层、和位于含氮扩散阻挡层上的伪栅极；
在所述衬底上形成层间介质层，所述层间介质层和伪栅极的上表面齐平；
去除所述伪栅极，形成底部露出所述含氮扩散阻挡层的沟槽；
去除所述伪栅极之后，使所述含氮扩散阻挡层暴露于含N等离子体环境中，以对所述含氮扩散阻挡层进行等离子体处理；
进行所述等离子体处理之后，在所述沟槽内形成金属栅极。
可选的，将含N2的气体等离子体化产生所述含N等离子体。
可选的，所述等离子体处理步骤是在等离子体蚀刻机台中进行，工艺参数包括：N2的流量为50至500sccm，压强为5至100mTorr，电源功率为50至500W，时间为5至600s，温度为室温。
可选的，所述等离子体处理步骤是在灰化机台中进行，工艺参数包括：N2的流量为500至10000sccm，压强为100至2000mTorr，电源功率为500至5000W，时间为10至600s，温度为100至400℃。
可选的，所述含氮扩散阻挡层的材料为TiN。
可选的，去除所述伪栅极的方法为干法刻蚀。
可选的，去除所述伪栅极之后，进行所述等离子体处理之前，还包括：对所述沟槽底部进行等离子体刻蚀，以去除所述干法刻蚀步骤在含氮扩散阻挡层表面上所形成的聚合物。
可选的，利用含氟等离子体对所述沟槽底部进行等离子体刻蚀。
可选的，所述等离子体刻蚀包括：利用含氮等离子体对所述沟槽底部进行第一等离子体刻蚀；第一等离子体刻蚀之后，利用含氟等离子体对所述沟槽底部进行第二等离子体刻蚀。
可选的，将含氟气体等离子体化产生所述含氟等离子体，所述含氟气体至少包括CF4、NF3、SF6中的一种。
可选的，将含N2的气体等离子体化，产生所述第一等离子体刻蚀步骤中的含氮等离子体。
可选的，所述第一等离子体刻蚀的工艺参数包括：N2的流量为50至500sccm，压强为5至100mTorr，电源功率为50至500W，偏置功率为10至500W，时间为5至600s。
可选的，将含CF4的气体等离子体化产生所述含氟等离子体，所述第二等离子体刻蚀的工艺参数包括：CF4的流量为10至200sccm，压强为2至100mTorr，电源功率为50至500W，偏置功率为0至500W，时间为5至300s。
可选的，去除所述伪栅极的方法包括：
在所述层间介质层及伪栅极上形成氧化硅层、位于氧化硅层上的金属硬掩模层、和位于金属硬掩模层上的光刻胶层；
对所述光刻胶层进行图形化，以在所述光刻胶层内形成开口，所述开口与伪栅极的位置对应；
以具有开口的光刻胶层为掩模对所述金属硬掩模层及氧化硅层进行图形化，以露出所述伪栅极；
去除光刻胶层之后，以图案化的所述金属硬掩模层及图案化的氧化硅层为掩模进行干法刻蚀，以去除所述伪栅极。
可选的，去除所述伪栅极的方法包括：
在所述层间介质层及伪栅极上形成氧化硅层、和位于氧化硅层上的光刻胶层；
对所述光刻胶层及氧化硅层进行图形化，以露出所述伪栅极；
以图案化的所述光刻胶层及图案化的氧化硅层为掩模进行干法刻蚀，以去除所述伪栅极；
去除所述伪栅极之后，去除光刻胶层。
与现有技术相比，本发明的技术方案具有以下优点：
在去除伪栅极并露出含氮扩散阻挡层之后，使含氮扩散阻挡层暴露于含氮等离子体环境中，以对含氮扩散阻挡层进行等离子体处理，在该等离子体处理步骤中，含氮扩散阻挡层会暴露在大量的含氮等离子体环境中，使得含氮等离子体中的氮与含氮扩散阻挡层表面的悬挂键结合，减少了含氮扩散阻挡层中的悬挂键数量，改良了含氮扩散阻挡层的表面态，因而可以对含氮扩散阻挡层进行修复，提高了含氮扩散阻挡层的质量，而含氮扩散阻挡层质量的改善能够防止在栅介质层内形成陷阱，进而可以提高NMOS金属栅极晶体管的TDDB性能。
进一步地，在去除伪栅极之后、对露出的含氮扩散阻挡层进行等离子体处理之前，还包括先后进行第一和第二等离子体刻蚀的步骤。通过两次等离子体刻蚀步骤，不仅可以保证将含氮扩散阻挡层表面上的聚合物去除干净，还可以使得每次等离子体刻蚀步骤中等离子体的轰击能量可以小一些，减小了对含氮扩散阻挡层造成的损伤，有利于提高含氮扩散阻挡层的质量，进而有助于提高NMOS金属栅极晶体管的TDDB性能。
附图说明
图1至图3是现有一种NMOS金属栅极晶体管形成方法中晶体管在各个制作阶段的剖面图；
图4至图12是本发明的第一实施例中NMOS金属栅极晶体管在各个制作阶段的剖面图。
具体实施方式
经研究发现，现有NMOS金属栅极晶体管形成方法导致NMOS金属栅极晶体管TDDB性能不佳的原因如下：
晶体管中TiN层的质量对NMOS金属栅极晶体管的TDDB性能有直接影响。而现有NMOS金属栅极晶体管的形成方法中，在去除伪栅极以露出TiN层之后，由于多种因素的影响，TiN层表面会含有很多悬挂键（dangling bond），影响了TiN层的表面态，造成TiN层的质量下降，而TiN层质量的下降会导致在栅介质层内形成陷阱（trap），进而降低了晶体管的TDDB性能。
所述陷阱是指：俘获一种载流子的能力强、俘获另外一种载流子的能力弱的一种深能级中心，即陷阱具有存储一种载流子的作用。
为了解决上述问题，本发明提供了一种改进的NMOS金属栅极晶体管形成方法，该方法在去除伪栅极并露出含氮扩散阻挡层之后，使含氮扩散阻挡层暴露于含氮等离子体环境中，以对含氮扩散阻挡层进行等离子体处理，使得含氮等离子体中的氮与含氮扩散阻挡层表面的悬挂键结合，减少了含氮扩散阻挡层中的悬挂键数量，改良了含氮扩散阻挡层的表面态，因而可以对含氮扩散阻挡层进行修复，提高了含氮扩散阻挡层的质量，而含氮扩散阻挡层质量的改善能够防止在栅介质层内形成陷阱，进而可以提高NMOS金属栅极晶体管的TDDB性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
首先，如图4所示，提供衬底100。
衬底100可以为硅衬底、硅锗衬底、镓砷等常用的衬底。在具体实施例中，衬底100内具有P阱101，用于在对应P阱101的位置形成NMOS金属栅极晶体管；另外，衬底100内还具有浅沟槽隔离结构102，用于将NMOS金属栅极晶体管与位于同一衬底上的其他器件电隔离。
继续参照图4所示，在衬底100上形成伪栅结构，该伪栅结构包括：栅介质层110、位于栅介质层110上的含氮扩散阻挡层120、和位于含氮扩散阻挡层120上的伪栅极130。
栅介质层110可以是高k介质层，或者是高k介质层与高k介质层下方的界面层的叠层结构。高k介质层的材料可以为氧化铪、硅氧化铪、氧化锆或硅氧化锆等常用的高k介电材料。界面层的材料可以为氧化硅或氮氧化硅。
在本实施例中，栅介质层110与含氮扩散阻挡层120及伪栅极130的侧壁对齐，在其他实施例中，栅介质层110也可以比含氮扩散阻挡层120及伪栅极130宽一些。
含氮扩散阻挡层120的材料可以为TiN，含氮扩散阻挡层120的形成方法为原子层沉积、物理气相沉积（PVD）、化学气相沉积（CVD）等常用的沉积工艺。含氮扩散阻挡层120的作用之一是：减少或消除栅介质层110材料与伪栅极130材料之间的费米能级扎钉（FermiLevel Pinning）现象。含氮扩散阻挡层120的作用之二是：用作扩散阻挡层，以保护含氮扩散阻挡层120下方的栅介质层110。
伪栅极130的材料可以为多晶硅、氮化硅或无定形碳。
在本实施例中，形成伪栅结构之后还包括：继续参照图4所示，以栅介质层110、含氮扩散阻挡层120和伪栅极130为掩模进行离子注入，以在栅介质层110、含氮扩散阻挡层120和伪栅极130两侧的衬底100内形成轻掺杂源漏结构（未标识）；然后，在栅介质层110、含氮扩散阻挡层120和伪栅极130的周围形成侧墙103；然后，以栅介质层110、含氮扩散阻挡层120、伪栅极130和侧墙103为掩模进行离子注入，以在栅介质层110、含氮扩散阻挡层120、伪栅极130和侧墙103两侧的衬底100内形成源极104a和漏极104b。
然后，如图5所示，在衬底100上形成层间介质层140，层间介质层140和伪栅极130的上表面齐平。
层间介质层140的材料可以为氧化硅。在具体实施例中，层间介质层140的形成方法包括：形成覆盖在衬底100及伪栅极130上方的层间介质层，然后对该层间介质层进行化学机械研磨，直至露出伪栅极130，使得研磨后的层间介质层即层间介质层140和伪栅极130的上表面齐平。
层间介质层140可以是单层介质层或多层介质层的叠层结构。
然后，去除伪栅极，以形成底部露出含氮扩散阻挡层的沟槽。
在本实施例中，利用干法刻蚀的方法去除伪栅极。
去除伪栅极的方法包括：如图6所示，在层间介质层140及伪栅极130上形成氧化硅层150、位于氧化硅层150上的金属硬掩模层160、和位于金属硬掩模层160上的光刻胶层170；对光刻胶层170进行图形化，以在光刻胶层170内形成开口（未标识），所述开口与伪栅极130的位置对应；以具有开口的光刻胶层170为掩模对金属硬掩模层160及氧化硅层150进行图形化，以露出伪栅极130；
如图7所示，去除光刻胶层170（如图6所示）之后，以图案化的金属硬掩模层160及图案化的氧化硅层150为掩模进行干法刻蚀，以去除伪栅极130（如图6所示），并在伪栅极130所在位置形成沟槽131。
在本实施例中，金属硬掩模层160的材料为TiN。
设置在伪栅极130与金属硬掩模层160之间的氧化硅层150用作应力过渡层，防止衬底100会发生翘曲（warpage）。
在具体实施例中，氧化硅层150的厚度为10至200埃。
所述干法刻蚀的步骤包括主刻蚀和主刻蚀后的过刻蚀两个步骤。其中，主刻蚀步骤的作用是用来刻蚀掉大部分的伪栅极130，但不损伤伪栅极130下方的含氮扩散阻挡层120；过刻蚀步骤的作用是用来去除剩余的伪栅极130，并保证伪栅极130和含氮扩散阻挡层120之间的刻蚀选择比较高。
在具体实施例中，所述主刻蚀步骤和过刻蚀步骤所采用的刻蚀气体包括：HBr、CF4、NF3、SF6、Cl2中的一种或多种。所述刻蚀气体中还可包括O2，以提高伪栅极130与含氮扩散阻挡层120之间的刻蚀选择比。
在所述干法刻蚀步骤中，含氮扩散阻挡层120可用作刻蚀阻挡层。
在干法刻蚀去除伪栅极的步骤中，可能会在含氮扩散阻挡层的表面形成聚合物（未图示），而该聚合物会影响器件的成品率和可靠性，因此，在干法刻蚀完成之后常常需将该聚合物予以去除。
在本实施例中，对沟槽底部进行等离子体刻蚀，以去除干法刻蚀步骤在含氮扩散阻挡层表面上所形成的聚合物。所述等离子体刻蚀包括：利用含氮等离子体对沟槽底部进行第一等离子体刻蚀；第一等离子体刻蚀之后，利用含氟等离子体对沟槽底部进行第二等离子体刻蚀。在所述第一等离子体刻蚀和第二等离子体刻蚀步骤的共同作用下，可以将含氮扩散阻挡层表面的聚合物去除干净。
在本实施例中，所述第一等离子体刻蚀包括：如图8所示，向放置有衬底100的处理腔室中通入含N2的气体；将含N2的气体等离子体化；利用含N2的气体所产生的等离子体P1，对干法刻蚀步骤在含氮扩散阻挡层120表面上所产生的聚合物进行刻蚀。
在第一等离子体刻蚀步骤中，含氮扩散阻挡层120会暴露在大量的等离子体P1环境中，在等离子体P1的物理轰击作用下，含氮扩散阻挡层120表面的部分聚合物会被去除。
所述第二等离子体刻蚀包括：如图9所示，向放置有衬底100的处理腔室中通入含氟气体；将含氟气体等离子体化；利用含氟气体所产生的等离子体P2，对干法刻蚀步骤在含氮扩散阻挡层120表面上所形成的聚合物进行刻蚀。
在第二等离子体刻蚀步骤中，含氮扩散阻挡层120会暴露在大量的等离子体P2环境中，且含氮扩散阻挡层120表面上的聚合物会与等离子体P2发生化学反应，因此，在等离子体P2的物理轰击及化学反应的共同作用下，含氮扩散阻挡层120表面的剩余聚合物会被去除。
在具体实施例中，所述第一等离子体刻蚀的工艺参数包括：N2的流量为50至500sccm（包括端点），压强为5至100mTorr（包括端点），电源功率（能够产生等离子体的功率）为50至500W（包括端点），偏置功率为10至500W（包括端点），时间为5至600s（包括端点），温度为室温。
在具体实施例中，所述第二等离子体刻蚀的工艺参数包括：所述含氟的气体包括CF4，CF4的流量为10至200sccm（包括端点），压强为2至100mTorr（包括端点），电源功率（能够产生等离子体的功率）为50至500W（包括端点），偏置功率为0至500W（包括端点），时间为5至300s。
经验证发现，第一等离子体刻蚀及第二等离子体刻蚀步骤中采取上述工艺参数时，不仅可以有效去除含氮扩散阻挡层表面的聚合物，还防止了等离子体引起等离子体诱导损伤，避免了含氮扩散阻挡层的质量下降，进而有助于提高NMOS金属栅极晶体管的TDDB性能。在第一等离子体刻蚀及第二等离子体刻蚀步骤中，当偏置功率越小时，等离子体引起等离子体诱导损伤越小。
所述第一等离子体刻蚀及第二等离子体刻蚀步骤均是在等离子体蚀刻机台中进行。
所述第二等离子体刻蚀步骤中的含氟气体还可以为NF3、SF6中的一种或两种；或者，含氟气体还可以为CF4，与NF3、SF6中的至少一种的混合气体。另外，所述第一等离子体刻蚀步骤中含N2的气体，以及所述第二等离子体刻蚀步骤中含氟气体还可以包含He或Ar等惰性气体。
然后，如图10所示，使含氮扩散阻挡层120暴露于含N等离子体环境P3中，以对含氮扩散阻挡层120进行等离子体处理。
在该等离子体处理步骤中，含氮扩散阻挡层120会暴露在大量的等离子体P3环境中，使得等离子体P3中的N与含氮扩散阻挡层120表面的悬挂键结合，减少了含氮扩散阻挡层120中的悬挂键数量，改良了含氮扩散阻挡层120的表面态，因而可以对含氮扩散阻挡层120进行修复，提高了含氮扩散阻挡层120的质量，而含氮扩散阻挡层120质量的改善能够防止在栅介质层110内形成陷阱，进而可以提高NMOS金属栅极晶体管的TDDB性能。
在本实施例中，所述等离子体处理步骤是在等离子体蚀刻机台中进行，所述等离子体处理的工艺参数包括：N2的流量为50至500sccm（包括端点），压强为5至100mTorr（包括端点），电源功率为50至500W（包括端点），时间为5至600s（包括端点），反应温度为室温。
所述等离子体处理步骤中含N2的气体还可以包含He或Ar等惰性气体。
在本实施例中，所述干法刻蚀步骤、第一等离子体刻蚀、第二等离子体刻蚀及等离子体处理步骤可以在同一等离子体蚀刻机台内进行。
然后，在沟槽内形成金属栅极。
在本实施例中，金属栅极的形成方法包括：如图11所示，形成覆盖在金属硬掩模层160及含氮扩散阻挡层120上方、并填充在沟槽131（如图10所示）内的金属层181；进行化学机械研磨直至露出层间介质层140，剩余的填充沟槽131（如图10所示）内的金属层作为金属栅极180。如图11所示，在化学机械研磨之后，层间介质层140上方的金属硬掩模层160及氧化硅层150也被去除。
金属层181可以为一层金属或者由多层金属层叠合而成。
第二实施例
第二实施例与第一实施例之间的区别在于：在去除伪栅极之后、进行等离子体处理之前，仅利用含氟等离子体对所述沟槽底部进行等离子体刻蚀。换言之，在第二实施例中，仅利用一次等离子体刻蚀步骤来去除含氮扩散阻挡层表面上的聚合物。
在本实施例中，将含氟气体等离子体化产生所述含氟等离子体，所述含氟气体至少包括CF4、NF3、SF6中的一种。
与仅利用一次等离子体刻蚀步骤来去除聚合物的第二实施例相比，由于第一实施例是利用两次等离子体刻蚀步骤来去除聚合物，使得第一实施例中每次等离子体刻蚀步骤的离子轰击能量可以小一些，减小了对含氮扩散阻挡层造成的损伤，有利于提高含氮扩散阻挡层的质量，进而有助于提高NMOS金属栅极晶体管的TDDB性能。
在利用第二实施例的技术方案去除含氮扩散阻挡层表面的聚合物时，所述等离子体刻蚀的工艺参数可以参考第一实施例中第二等离子体刻蚀的工艺参数，只要对第一实施例中第二等离子体刻蚀步骤的工艺参数作出相应调整，使得等离子体的轰击能量增大一些即可。
第三实施例
第三实施例与第一实施例之间的区别在于：在去除伪栅极的步骤中，氧化硅层与光刻胶层之间没有金属硬掩模层。
换言之，在第三实施例中，去除伪栅极的方法包括：在层间介质层及伪栅极上形成氧化硅层、和位于氧化硅层上的光刻胶层；对光刻胶层及氧化硅层进行图形化，以在光刻胶层及氧化硅层内形成开口，所述开口与伪栅极的位置对应，且开口的底部露出伪栅极；以图案化的光刻胶层及图案化的氧化硅层为掩模进行干法刻蚀，以去除伪栅极，并在伪栅极所在位置形成沟槽；去除伪栅极之后，去除光刻胶层。
在第三实施例中，在伪栅极与光刻胶层之间设置氧化硅层的作用是：若光刻胶层与层间介质层直接接触的话，在干法刻蚀之后去除光刻胶时，层间介质层上方还会有光刻胶层残留。
第四实施例
第四实施例与第一实施例之间的区别在于：所述等离子体处理步骤是在灰化机台中进行，所述等离子体处理的工艺参数包括：N2的流量为500至10000sccm（包括端点），压强为100至2000mTorr（包括端点），电源功率为500至5000W（包括端点），时间为10至600s（包括端点），温度为100至400℃（包括端点）。
在本发明中，含氮扩散阻挡层并不局限于TiN。在其他实施例中，含氮扩散阻挡层也可以由其他含N并适于用作阻挡层的材料制成。
在其他实施例中，也可以将N2以外的含氮气体等离子体化，来产生所述等离子体处理步骤中的含N等离子体。
本发明中，各实施例采用递进式写法，重点描述与前述实施例的不同之处，各实施例中的相同部分可以参照前述实施例。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种NMOS金属栅极晶体管的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成伪栅结构，所述伪栅结构包括：栅介质层、位于栅介质层上的含氮扩散阻挡层、和位于含氮扩散阻挡层上的伪栅极；
在所述衬底上形成层间介质层，所述层间介质层和伪栅极的上表面齐平；
利用干法刻蚀去除所述伪栅极，形成底部露出所述含氮扩散阻挡层的沟槽；
去除所述伪栅极之后，对所述沟槽底部进行等离子体刻蚀，以去除所述干法刻蚀步骤在含氮扩散阻挡层表面上所形成的聚合物；所述等离子体刻蚀包括：利用含氮等离子体对所述沟槽底部进行第一等离子体刻蚀；第一等离子体刻蚀之后，利用含氟等离子体对所述沟槽底部进行第二等离子体刻蚀；
所述第一等离子体刻蚀包括：将含N2的气体等离子体化；利用含N2的气体所产生的等离子体，对干法刻蚀步骤在含氮扩散阻挡层表面上所产生的聚合物进行刻蚀；
进行所述等离子体刻蚀之后，使所述含氮扩散阻挡层暴露于含N等离子体环境中，以对所述含氮扩散阻挡层进行等离子体处理；
进行所述等离子体处理之后，在所述沟槽内形成金属栅极。
2.根据权利要求1所述的形成方法，其特征在于，将含N2的气体等离子体化产生所述含N等离子体。
3.根据权利要求2所述的形成方法，其特征在于，所述等离子体处理步骤是在等离子体蚀刻机台中进行，工艺参数包括：N2的流量为50至500sccm，压强为5至100mTorr，电源功率为50至500W，时间为5至600s，温度为室温。
4.根据权利要求2所述的形成方法，其特征在于，所述等离子体处理步骤是在灰化机台中进行，工艺参数包括：N2的流量为500至10000sccm，压强为100至2000mTorr，电源功率为500至5000W，时间为10至600s，温度为100至400℃。
5.根据权利要求1所述的形成方法，其特征在于，所述含氮扩散阻挡层的材料为TiN。
6.根据权利要求1所述的形成方法，其特征在于，将含氟气体等离子体化产生所述含氟等离子体，所述含氟气体至少包括CF4、NF3、SF6中的一种。
7.根据权利要求1所述的形成方法，其特征在于，将含N2的气体等离子体化，产生所述第一等离子体刻蚀步骤中的含氮等离子体。
8.根据权利要求7所述的形成方法，其特征在于，所述第一等离子体刻蚀的工艺参数包括：N2的流量为50至500sccm，压强为5至100mTorr，电源功率为50至500W，偏置功率为10至500W，时间为5至600s。
9.根据权利要求8所述的形成方法，其特征在于，将含CF4的气体等离子体化产生所述含氟等离子体，所述第二等离子体刻蚀的工艺参数包括：CF4的流量为10至200sccm，压强为2至100mTorr，电源功率为50至500W，偏置功率为0至500W，时间为5至300s。
10.根据权利要求1所述的形成方法，其特征在于，去除所述伪栅极的方法包括：
在所述层间介质层及伪栅极上形成氧化硅层、位于氧化硅层上的金属硬掩模层、和位于金属硬掩模层上的光刻胶层；
对所述光刻胶层进行图形化，以在所述光刻胶层内形成开口，所述开口与伪栅极的位置对应；
以具有开口的光刻胶层为掩模对所述金属硬掩模层及氧化硅层进行图形化，以露出所述伪栅极；
去除光刻胶层之后，以图案化的所述金属硬掩模层及图案化的氧化硅层为掩模进行干法刻蚀，以去除所述伪栅极。
11.根据权利要求1所述的形成方法，其特征在于，去除所述伪栅极的方法包括：
在所述层间介质层及伪栅极上形成氧化硅层、和位于氧化硅层上的光刻胶层；
对所述光刻胶层及氧化硅层进行图形化，以露出所述伪栅极；
以图案化的所述光刻胶层及图案化的氧化硅层为掩模进行干法刻蚀，以去除所述伪栅极；
去除所述伪栅极之后，去除光刻胶层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310342569.1A CN104347377B (zh) | 2013-08-07 | 2013-08-07 | Nmos金属栅极晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310342569.1A CN104347377B (zh) | 2013-08-07 | 2013-08-07 | Nmos金属栅极晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104347377A CN104347377A (zh) | 2015-02-11 |
| CN104347377B true CN104347377B (zh) | 2018-03-30 |
Family
ID=52502755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310342569.1A Active CN104347377B (zh) | 2013-08-07 | 2013-08-07 | Nmos金属栅极晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104347377B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206433B (zh) * | 2015-05-05 | 2019-03-12 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN109872949B (zh) * | 2017-12-05 | 2021-06-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1226455C (zh) * | 2002-07-19 | 2005-11-09 | 联华电子股份有限公司 | 预清除用氟化碳反应气体的蚀刻工艺后残留聚合物的方法 |
| CN100561664C (zh) * | 2007-05-10 | 2009-11-18 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀后残留聚合物的去除方法及刻蚀结构的形成方法 |
| CN101770974B (zh) * | 2008-12-31 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| CN101930913B (zh) * | 2009-06-26 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 金属栅电极形成方法 |
| US20130078780A1 (en) * | 2011-09-22 | 2013-03-28 | Chin-Fu Lin | Semiconductor process |
| US9595443B2 (en) * | 2011-10-20 | 2017-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate structure of a semiconductor device |
-
2013
- 2013-08-07 CN CN201310342569.1A patent/CN104347377B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104347377A (zh) | 2015-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10978350B2 (en) | Structure and method for metal gates with roughened barrier layer | |
| US9761684B2 (en) | Method and structure for metal gates | |
| TWI656608B (zh) | 整合矽氧氮氧半導體至互補式金屬氧化物半導體流程的方法 | |
| TWI429025B (zh) | 製造半導體元件的方法與半導體元件 | |
| TW201721744A (zh) | 半導體裝置與其製造方法 | |
| TW201513311A (zh) | 將記憶電晶體納入高ｋ金屬閘極互補式金屬氧化物半導體之製造流程的整合 | |
| TW201239984A (en) | Semiconductor device with doped inter-level dielectric layers and method of fabrication thereof | |
| KR101667119B1 (ko) | 수직형 구조물의 형성 방법 | |
| TW201535486A (zh) | 整合至互補式金屬氧化物半導體流程的互補式矽氧氮氧半導體 | |
| US10665466B2 (en) | Method for forming semiconductor device structure | |
| CN104183477B (zh) | 一种制作半导体器件的方法 | |
| CN107731738A (zh) | 半导体结构的形成方法 | |
| TW201712850A (zh) | 半導體元件及其製造方法 | |
| KR100706784B1 (ko) | 반도체 장치 및 그 제조 방법. | |
| CN104347377B (zh) | Nmos金属栅极晶体管的形成方法 | |
| CN108022882A (zh) | 半导体结构及其形成方法 | |
| CN107978514B (zh) | 晶体管及其形成方法 | |
| CN109962018A (zh) | 半导体结构及其制造方法 | |
| CN105826256B (zh) | Cmos晶体管的形成方法 | |
| TWI745505B (zh) | 用以提供低介電常數間隔件之方法 | |
| CN104347511B (zh) | 半导体器件的形成方法 | |
| CN105336690A (zh) | 半导体器件的制作方法 | |
| CN106298539B (zh) | 晶体管的制造方法 | |
| CN104465378A (zh) | 半导体器件的制作方法 | |
| CN109841512B (zh) | 半导体装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |