CN106206433B - 晶体管的形成方法 - Google Patents

Abstract

一种晶体管的形成方法，包括：提供半导体衬底，包括NMOS区域和PMOS区域；形成PMOS区域上的第一栅介质层、第一盖帽层以及位于第一盖帽层表面的第一伪栅极，形成NMOS区域上的第二栅介质层、第二盖帽层以及位于第二盖帽层表面的第二伪栅极；在半导体衬底表面形成介质层；在介质层、第一伪栅极、第二伪栅极表面形成金属掩膜层；刻蚀金属掩膜层，暴露出第一伪栅极表面，去除第一伪栅极，形成第一凹槽；在第一凹槽内形成第一金属栅极；采用无氯刻蚀气体刻蚀金属掩膜层，暴露出第二伪栅极表面，并去除第二伪栅极，形成第二凹槽；在第二凹槽内形成第二金属栅极。上述方法可以提高形成的晶体管的性能。

Description

晶体管的形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种晶体管的形成方法。

背景技术

随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅(gate last)”工艺为形成高K金属栅极晶体管的一个主要工艺。

现有形成高K金属栅极晶体管的方法包括：提供半导体衬底，所述半导体衬底上形成有栅介质层和覆盖栅介质层的伪栅极，以及位于所述半导体衬底上并覆盖所述栅介质层和伪栅极的介质层，所述介质层的表面与伪栅极表面齐平；去除所述伪栅结构后形成凹槽；在所述凹槽内依次形成功函数层和金属层，所述金属层填充满凹槽，作为晶体管的金属栅极。

在半导体衬底上采用后栅工艺同时形成NMOS晶体管和PMOS晶体管时，需要先去除PMOS区域上的伪栅极，形成PMOS晶体管的金属栅极，然后去除NMOS区域上的伪栅极，形成NMOS晶体管的金属栅极。在形成NMOS晶体管的金属栅极的过程中，容易对PMOS晶体管已经形成的金属栅极和功函数层造成损伤，从而影响PMOS晶体管的性能。

采用上述后栅工艺形成的晶体管的性能有待进一步的提高。

发明内容

本发明解决的问题是提供一种晶体管的形成方法，提高形成的晶体管的性能。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：形成覆盖部分PMOS区域的第一栅介质层、位于第一栅介质层表面的第一盖帽层以及位于第一盖帽层表面的第一伪栅极，形成覆盖部分NMOS区域的第二栅介质层、位于第二栅介质层表面的第二盖帽层以及位于第二盖帽层表面的第二伪栅极；在所述半导体衬底表面形成介质层，所述介质层的表面与第一伪栅极、第二伪栅极的表面齐平；在所述介质层、第一伪栅极、第二伪栅极表面形成金属掩膜层；刻蚀PMOS区域上的金属掩膜层，暴露出第一伪栅极表面，并去除所述第一伪栅极，在PMOS区域上形成第一凹槽；在所述第一凹槽内形成填充满所述第一凹槽的第一金属栅极；采用无氯刻蚀气体刻蚀所述NMOS区域上的金属掩膜层，暴露出第二伪栅极表面，并去除所述第二伪栅极，在NMOS区域上形成第二凹槽；在所述第二凹槽内形成填充满所述第二凹槽的第二金属栅极。

可选的，采用无氯刻蚀气体刻蚀所述NMOS区域上的金属掩膜层，包括第一主刻蚀步骤和第一过刻蚀步骤，所述第一过刻蚀步骤在第一主刻蚀步骤之后进行，所述第一过刻蚀步骤对金属掩膜层的刻蚀选择性大于第一主刻蚀步骤对金属掩膜层的刻蚀选择性。

可选的，所述金属掩膜层的材料为TiN或TaN。

可选的，所述第一主刻蚀步骤采用的刻蚀气体包括CH₃OH和Ar，其中，CH₃OH流量为50sccm至500sccm，Ar流量为50sccm至500sccm，源功率为100W至2000W，偏置功率为0瓦至200瓦，反应腔室压强为10mTorr至500mTorr。

可选的，所述第一过刻蚀步骤采用同步脉冲刻蚀法。

可选的，所述第一过刻蚀步骤采用的刻蚀气体包括HBr和O₂，HBr流量为50sccm至500sccm，O₂流量为0sccm至100sccm，源功率为100W至2000W，源功率占空比为10％至80％，偏置功率为0W至200W，偏置功率占空比为10％至80％，脉冲频率为100Hz至10kHz。

可选的，采用干法刻蚀工艺去除所述第二伪栅极，包括第二主刻蚀步骤和第二过刻蚀步骤，所述第二过刻蚀步骤在第二主刻蚀步骤之后进行，所述第二过刻蚀步骤对第二伪栅极的刻蚀选择性大于第二主刻蚀步骤对第二伪栅极的刻蚀选择性。

可选的，所述第二主刻蚀步骤采用同步脉冲刻蚀法。

可选的，所述第二主刻蚀步骤采用的刻蚀气体包括HBr和O₂，HBr流量为50sccm至500sccm，O₂流量为5sccm至100sccm，提供源功率为500瓦至2500瓦，源功率的占空比为10％至80％，提供偏置功率为0瓦至500瓦，偏置功率的占空比为10％至80％，源功率和偏置功率的脉冲频率为100赫兹至10千赫兹，刻蚀腔室压强为10毫托至200毫托。

可选的，所述第二过刻蚀步骤采用连续刻蚀法或同步脉冲刻蚀法。

可选的，所述第二过刻蚀步骤采用的刻蚀气体包括H₂，H₂流量为50sccm至500sccm，源功率为500瓦至2500瓦，源功率的占空比为10％至80％，偏置功率为0瓦至500瓦，偏置功率的占空比为10％至80％，源功率和偏置功率的脉冲频率为100赫兹至10千赫兹，刻蚀腔室压强为10毫托至200毫托。

可选的，所述第一伪栅极的材料为多晶硅、氮化硅或无定形碳；所述第二伪栅极的材料为多晶硅、氮化硅或无定形碳。

可选的，去除所述第二伪栅极之后，还包括对第二凹槽和第一金属栅极表面进行第一刻蚀后处理。

可选的，所述第一刻蚀后处理采用的Ar作为处理气体，Ar流量为50sccm至500sccm，源功率为500瓦至2500瓦，偏置功率为0瓦至500瓦。

可选的，还包括在第一刻蚀处理之后进行N₂清洗步骤，N₂流量为50sccm至1000sccm。

可选的，还包括在N₂清洗之后进行第二刻蚀后处理，所述第二刻蚀后处理采用CF₄作为处理气体，CF₄流量为50sccm至500sccm，源功率为500瓦至2500瓦，偏置功率为0瓦至500瓦。

可选的，还包括在第二刻蚀处理之后进行第三刻蚀后处理，所述第三刻蚀后处理采用CO作为处理气体，CO流量为50sccm至500sccm，提供源功率为100W至2000W，源功率的占空比为10％至80％，提供偏置功率为0瓦至200瓦，偏置功率的占空比为10％至80％，源功率和偏置功率的脉冲频率为100赫兹至10千赫兹，反应腔室压强为10毫托至500毫托。

可选的，所述第一盖帽层和第二盖帽层的材料为TiN，所述第一金属栅极和第二金属栅极的材料包括铝、铜、银、铂、钨或氮化钨。

可选的，还包括在形成第一金属栅极之前，在第一盖帽层表面形成第一功函数层；在形成第二金属栅极之前，在第二盖帽层表面形成第二功函数层。

可选的，所述第一功函数层的材料为TiN，第二功函数层的材料为TiAl或TiC。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案提供一种晶体管的形成方法，在PMOS区域上形成第一金属栅极之后，刻蚀NMOS区域上的金属掩膜层，暴露出第二伪栅极的表面，然后去除第二伪栅极，形成第二凹槽，并且，在第二凹槽内形成第二金属栅极。在刻蚀所述金属掩膜层的过程中，采用无氯刻蚀气体，可以避免刻蚀气体对第二金属栅极表面造成损伤，并且能够防止刻蚀气体与金属掩膜层材料形成不易挥发的刻蚀副产物，沉积在第一金属栅极表面。从而可以提高第一金属栅极的质量，提高形成的晶体管的性能。

进一步，采用无氯刻蚀气体刻蚀所述NMOS区域上的金属掩膜层，包括第一主刻蚀步骤和第一过刻蚀步骤，所述第一过刻蚀步骤在第一主刻蚀步骤之后进行，所述第一过刻蚀步骤对金属掩膜层的刻蚀选择性大于第一主刻蚀步骤对金属掩膜层的刻蚀选择性。从而采用第一主刻蚀步骤去除部分厚度的金属掩膜层之后，再采用更高刻蚀选择性的第一过刻蚀步骤对剩余厚度的金属掩膜层进行刻蚀，可以确保将第二伪栅极表面的金属掩膜层完全去除，并且，使得金属掩膜层与第二伪栅极之间具有较高的刻蚀选择比。

进一步，所述第一过刻蚀步骤采用同步脉冲刻蚀法，一方面，根据图形密度的不同，半导体衬底可分为图形稀疏区(ISO Area)以及图形密集区(Dense Area)，采用同步脉冲刻蚀工艺刻蚀金属掩膜层时，能够减小由于图形密度而造成的刻蚀深度不同的问题，即不同密度区域的金属掩膜层被去除的厚度一致。另一方面，采用同步脉冲刻蚀工艺刻蚀金属掩膜层时，能够进一步提高金属掩膜层与第二伪栅极的刻蚀选择比。

进一步，在去除第二伪栅极之后，还包括对第二凹槽和第一金属栅极进行第一刻蚀后处理，所述第一刻蚀后处理采用的Ar作为处理气体，可以修复第一金属栅极表面的损伤，且避免对第二凹槽内的第二盖帽层造成损伤。

附图说明

图1至图10是本发明的实施例的晶体管的形成过程的结构示意图。

具体实施方式

如背景技术中所述，现有技术形成的晶体管的性能有待进一步的提高。

现有技术在形成NMOS晶体管和PMOS晶体管时，通常会在介质层表面形成金属掩膜层，然后在去除伪栅极的过程中，首先需要刻蚀金属掩膜层，暴露出伪栅极的表面。在形成PMOS晶体管的金属栅极之后，形成NMOS晶体管的金属栅极过程中，在刻蚀金属掩膜层的过程中，现有技术通常会采用含氯的气体进行刻蚀，而所述含氯气体在去除NMOS区域上的金属掩膜层的过程中，刻蚀气体会对PMOS区域上已经形成的金属栅表面造成损伤，并且刻蚀气体与NMOS区域的金属掩膜层的材料发生反应形成刻蚀副产物，部分刻蚀副产物会在重力作用下掉落在PMOS区域的金属栅表面，将严重影响形成的PMOS管的电学性能。

本发明的实施例中，提出一种晶体管的形成方法，在PMOS区域形成第一金属栅极之后，采用无氯刻蚀气体刻蚀所述NMOS区域上的金属掩膜层，暴露出第二伪栅极表面，然后去除所述第二伪栅极。由于采用无氯刻蚀气体对金属掩膜层进行刻蚀，所以可以避免在刻蚀过程中对PMOS区域上的第一金属栅极造成损伤和污染，从而可以提高形成的晶体管的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图1，提供半导体衬底100，所述半导体衬底100包括PMOS区域和NMOS区域。

所述半导体衬底100可以是硅或者绝缘体上硅(SOI)，所述半导体衬底100也可以是锗、锗硅、砷化镓或者绝缘体上锗，本实施中所述半导体衬底100的材料为体硅。所述NMOS区域和PMOS区域上后续分别形成NMOS晶体管和PMOS晶体管。

所述半导体衬底100内还形成有浅沟槽隔离结构101。所述浅沟槽隔离结构包括位于沟槽表面的垫氧化层和位于所述垫氧化层表面，填充满沟槽的隔离层。

本实施例中，所述NMOS区域和PMOS区域之间通过浅沟槽隔离结构101隔离。

请参考图2，形成覆盖部分PMOS区域的第一栅介质层211、位于第一栅介质层211表面的第一盖帽层212以及位于第一盖帽层212表面的第一伪栅极213以及形成覆盖部分NMOS区域的第二栅介质层221、位于第二栅介质层221表面的第二盖帽层222以及位于第二盖帽层222表面的第二伪栅极223。

所述第一栅介质层211和第二栅介质层221的材料为高K介质材料，例如氧化铪、氧化锆、氧化铝或硅氧化铪等。

所述第一盖帽层212和第二盖帽层222的材料为TiN，所述第一盖帽层212和第二盖帽层222用于保护下方的第一栅介质层211和第二栅介质层221。

所述第一伪栅极213和第二伪栅极223的材料可以是多晶硅、氮化硅或无定形碳。

形成所述第一栅介质层211和第二栅介质层221、第一盖帽层212和第二盖帽层222、第一伪栅极213和第二伪栅极223的方法包括：在所述半导体衬底100表面依次形成栅介质材料层、盖帽材料层、伪栅极材料层；刻蚀所述伪栅极材料层、盖帽材料层和栅介质材料层，形成位于PMOS区域上的第一栅介质层211、第一盖帽层212和第一伪栅极213，位于NMOS区域上的第二栅介质层221、第二盖帽层222和第二伪栅极223。

请参考图3，在所述第一栅介质层211、第一盖帽层212以及第一伪栅极213侧壁表面形成侧墙300，在所述第二栅介质层221、第二盖帽层222以及第二伪栅极223侧壁表面形成侧墙300；然后在所述第一伪栅极213两侧的PMOS区域内形成第一源漏极301，在第二伪栅极223两侧的NMOS区域内形成第二源漏极302。

所述侧墙300的材料可以为氮化硅、氧化硅或氮化硅与氧化硅的叠层结构。

形成所述侧墙300之后，以所述第一伪栅极213及其两侧的侧墙300为掩膜，对所述第一伪栅极213两侧的半导体衬底100的PMOS区域内进行P型离子注入，并进行退火处理，形成第一源漏极301；以所述第二伪栅极223及其两侧的侧墙300为掩膜，对所述第二伪栅极223两侧的半导体衬底100的NMOS区域进行N型离子注入，并进行退火处理，形成第二源漏极302。后续在所述PMOS区域上形成P型晶体管，在所述NMOS区域上形成N型晶体管。

请参考图4，在所述半导体衬底100表面形成介质层400，所述介质层400的表面与第一伪栅极213、第二伪栅极223的表面齐平。

所述介质层400的材料为氧化硅、掺磷氧化硅、掺硼氧化硅等介质材料，也可以为低K介质材料或超低K介质材料，例如无定形碳、含硅气凝胶等。可以采用化学气相沉积工艺形成所述介质层400。本实施例中，在所述半导体衬底100上形成介质材料之后，对所述介质材料进行平坦化，形成介质层400，使所述介质层400的表面与第一伪栅极213和第二伪栅极223的顶部表面齐平。

请参考图5，在所述介质层400、第一伪栅极213、第二伪栅极223表面形成金属掩膜层500。

所述金属掩膜层500的材料为TiN或TaN等金属材料。可以采用化学气相沉积工艺、原子层沉积工艺或溅射工艺形成所述金属掩膜层500。所述金属掩膜层作为后续刻蚀去除所述第一伪栅极213和第二伪栅极223的掩膜材料。

所述金属掩膜层500的厚度为0.5nm～10nm。

请参考图6，刻蚀PMOS区域上的金属掩膜层500，暴露出第一伪栅极213(请参考图5)表面，并去除所述第一伪栅极213，在PMOS区域上形成第一凹槽401。

采用干法刻蚀工艺刻蚀所述金属掩膜层500，所述刻蚀金属掩膜层500的刻蚀气体包括Cl₂，具体的，Cl₂流量为50sccm至500sccm，O₂流量为0sccm至100sccm，He流量为50sccm至500sccm，源功率为100瓦至2000瓦，偏置功率为0瓦至200瓦。采用Cl₂刻蚀气体，对所述金属掩膜层500具有较高的刻蚀速率和刻蚀选择性。

在本发明的其他实施例中，也可以采用不含氯的刻蚀气体对所属金属掩膜层500进行刻蚀。采用无氯刻蚀气体刻蚀所述PMOS区域上的金属掩膜层500的方法，包括第一主刻蚀步骤和第一过刻蚀步骤，所述第一过刻蚀步骤在第一主刻蚀步骤之后进行，所述第一过刻蚀步骤对金属掩膜层500的刻蚀选择性大于第一主刻蚀步骤对金属掩膜层500的刻蚀选择性。

在本发明的一个实施例中，所述第一主刻蚀步骤采用的刻蚀气体包括CH₃OH和Ar，其中，CH₃OH流量为50sccm至500sccm，Ar流量为50sccm至500sccm，源功率为100W至2000W，偏置功率为0瓦至200瓦，反应腔室压强为10mTorr至500mTorr。

所述第一过刻蚀步骤采用同步脉冲刻蚀法，所述第一过刻蚀步骤采用的刻蚀气体包括HBr和O₂，HBr流量为50sccm至500sccm，O₂流量为0sccm至100sccm，源功率为100W至2000W，源功率占空比为10％至80％，偏置功率为0W至200W，偏置功率占空比为10％至80％，脉冲频率为100Hz至10kHz。

采用同步脉冲刻蚀工艺刻蚀所述金属掩膜层500的好处在于：一方面，根据图形密度的不同，半导体衬底100可分为图形稀疏区(ISO Area)以及图形密集区(Dense Area)，采用同步脉冲刻蚀工艺刻蚀金属掩膜层500时，能够减小由于图形密度而造成的刻蚀深度不同的问题，即不同密度区域的金属掩膜层500被去除的厚度一致。另一方面，采用同步脉冲刻蚀工艺刻蚀金属掩膜层500时，能够进一步提高金属掩膜层500与第一伪栅极213的刻蚀选择比。

本实施例中，采用干法刻蚀工艺去除所述第一伪栅极213，具体的，在本发明的一个实施例中，所述干法刻蚀工艺采用的刻蚀气体包括HBr和Ar，其中，HBr的流速为10sccm～1000sccm，Ar的流速为10sccm～1000sccm。

在本发明的一个实施例中，刻蚀去除第一伪栅极213的工艺参数为：刻蚀气体为HBr、O₂和Cl₂，还向刻蚀腔室内通入He，刻蚀腔室压强为2毫托至50毫托，刻蚀的源功率为200瓦至2000瓦，刻蚀加偏压功率为10瓦至100瓦，HBr流量为50sccm至500sccm，O₂流量为2sccm至20sccm，Cl₂流量为10sccm至300sccm，He流量为50sccm至500sccm。

在另一实施例中，所述刻蚀去除第一伪栅极213的工艺还可以包括主刻蚀工艺(Main Etch)和过刻蚀工艺(Over Etch)，其中，主刻蚀工艺的刻蚀气体为HBr、Cl₂和O₂，过刻蚀工艺的刻蚀气体为H₂。

在本发明的其他实施例中，也可以采用湿法刻蚀工艺去除所述第一伪栅极213，所述湿法刻蚀工艺采用的刻蚀溶液可以是四甲基氢氧化氨(TMAH)溶液或KOH溶液。

在采用干法刻蚀工艺去除所述第一伪栅极213的过程中，刻蚀气体能够与待刻蚀材料发生反应，产生不挥发的聚合物残留在形成的第一凹槽401内，所以，本实施例中，在形成所述第一凹槽401之后，采用湿法清洗工艺，对所述第一凹槽401进行清洗，以去除所述残留杂质。所述清洗溶液可以是HCl与H₂O₂的混合溶液或者NH₄OH与H₂O₂的混合溶液等。

请参考图7，在所述第一凹槽401(请参考图6)内形成填充满所述第一凹槽401的第一金属栅极412。

所述第一金属栅极412的材料包括铝、铜、银、铂、钨或氮化钨等金属材料。本实施例中，所述第一金属栅极412的材料为铝。

为了改善第一金属栅极412的功函数以提高PMOS管的驱动性能，还包括在形成第一金属栅极412之前，在第一盖帽层212表面形成第一功函数层411。所述第一功函数层411的材料功函数范围为5.1eV至5.5eV，在本实施例中，所述第一功函数层411的材料为TiN。

所述第一功函数层411和第一金属栅极412的形成方法包括：在所述第一凹槽401内壁表面以及金属掩膜层500、介质层400、第二伪栅极223表面形成第一功函数材料层之后，在所述第一功函数材料层表面形成第一栅极材料层，所述第一栅极材料层填充满第一凹槽401，然后以所述介质层400为停止层，对所述第一栅极材料层和第一功函数材料层进行平坦化，形成所述第一功函数层411和第一金属栅极412。

可以采用化学气相沉积工艺、原子层沉积工艺或射频物理气相沉积工艺形成所述第一功函数材料层和第一栅极材料层。

在本发明的其他实施例中，所述第一功函数层411还可以采用其他本领域常用的用于调节PMOS功函数的材料，所述第一功函数层411可以是单层结构，也可以是多种材料层组成的堆叠结构。

请参考图8，采用无氯刻蚀气体刻蚀所述NMOS区域上的金属掩膜层500，暴露出第二伪栅极223表面。

采用无氯刻蚀气体刻蚀所述NMOS区域上的金属掩膜层500的方法，包括第一主刻蚀步骤和第一过刻蚀步骤，所述第一过刻蚀步骤在第一主刻蚀步骤之后进行，所述第一过刻蚀步骤对金属掩膜层500的刻蚀选择性大于第一主刻蚀步骤对金属掩膜层500的刻蚀选择性。

本实施例中，所述第一主刻蚀步骤采用的刻蚀气体包括CH₃OH和Ar，其中，CH₃OH流量为50sccm至500sccm，Ar流量为50sccm至500sccm，源功率为100W至2000W，偏置功率为0瓦至200瓦，反应腔室压强为10mTorr至500mTorr。

在采用第一主刻蚀步骤刻蚀部分厚度的金属掩膜层500之后，采用第一过刻蚀步骤继续刻蚀剩余厚度的金属掩膜层500。本实施例中，所述第一过刻蚀步骤采用同步脉冲刻蚀法。具体的，所述第一过刻蚀步骤采用的刻蚀气体包括HBr和O₂，HBr流量为50sccm至500sccm，O₂流量为0sccm至100sccm，源功率为100W至2000W，源功率占空比为10％至80％，偏置功率为0W至200W，偏置功率占空比为10％至80％，脉冲频率为100Hz至10kHz。

在所述第一过刻蚀步骤中，采用同步脉冲刻蚀工艺刻蚀所述金属掩膜层500的好处在于：一方面，根据图形密度的不同，半导体衬底100可分为图形稀疏区(ISO Area)以及图形密集区(Dense Area)，采用同步脉冲刻蚀工艺刻蚀金属掩膜层500时，能够减小由于图形密度而造成的刻蚀深度不同的问题，即不同密度区域的金属掩膜层500被去除的厚度一致。另一方面，采用同步脉冲刻蚀工艺刻蚀金属掩膜层500时，能够进一步提高金属掩膜层500与第二伪栅极223的刻蚀选择比。

本实施例中，采用无氯的刻蚀气体对所述金属掩膜层500进行刻蚀，暴露出第二掩膜层223的表面。由于含氯气体在对金属掩膜层500进行刻蚀的过程中，会与金属掩膜层的材料发生反应形成刻蚀副产物，所述副产物为含氯元素的聚合物，容易沉积在PMOS区域上的第一金属栅极412表面。并且，含氯的刻蚀气体对第一金属栅极412也具有一定的腐蚀作用，从而会使得第一金属栅极412表面受到损伤。所以，本实施例中，采用无氯的刻蚀气体对金属掩膜层500进行刻蚀，可以避免上述问题，提高PMOS区域上的第一金属栅极412的质量，从而提高PMOS区域上形成的晶体管的性能。

请参考图9，去除所述第二伪栅极223(请参考图8)，在NMOS区域上形成第二凹槽402。

可以采用干法刻蚀工艺去除所述第二伪栅极223。本实施例中，所述干法刻蚀工艺包括第二主刻蚀步骤和第二过刻蚀步骤，所述第二过刻蚀步骤在第二主刻蚀步骤之后进行，所述第二过刻蚀步骤对第二伪栅极223的刻蚀选择性大于第二主刻蚀步骤对第二伪栅极223的刻蚀选择性。

具体的，所述第二主刻蚀步骤采用同步脉冲刻蚀法。所述第二主刻蚀步骤采用的刻蚀气体包括HBr和O₂，HBr流量为50sccm至500sccm，O₂流量为5sccm至100sccm，提供源功率为500瓦至2500瓦，源功率的占空比为10％至80％，提供偏置功率为0瓦至500瓦，偏置功率的占空比为10％至80％，源功率和偏置功率的脉冲频率为100赫兹至10千赫兹，刻蚀腔室压强为10毫托至200毫托。

采用第二主刻蚀步骤刻蚀去除部分厚度的第二伪栅极223之后，采用第二过刻蚀步骤去除剩余厚度的第二伪栅极223。所述第二过刻蚀步骤可以采用连续刻蚀法或同步脉冲刻蚀法。本实施例中，采用同步脉冲刻蚀法进行第二过刻蚀步骤，所述第二过刻蚀步骤采用的刻蚀气体包括H₂，H₂流量为50sccm至500sccm，源功率为500瓦至2500瓦，源功率的占空比为10％至80％，偏置功率为0瓦至500瓦，偏置功率的占空比为10％至80％，源功率和偏置功率的脉冲频率为100赫兹至10千赫兹，刻蚀腔室压强为10毫托至200毫托。

在本发明的其他实施例中，所述干法刻蚀工艺也可以是单次刻蚀工艺。具体的，在本发明的一个实施例中，所述干法刻蚀工艺采用的刻蚀气体包括HBr和Ar，其中，HBr的流速为10sccm～1000sccm，Ar的流速为10sccm～1000sccm。

在本发明的一个实施例中，刻蚀去除第二伪栅极223的工艺参数为：刻蚀气体为HBr、O₂和Cl₂，还向刻蚀腔室内通入He，刻蚀腔室压强为2毫托至50毫托，刻蚀的源功率为200瓦至2000瓦，刻蚀加偏压功率为10瓦至100瓦，HBr流量为50sccm至500sccm，O₂流量为2sccm至20sccm，Cl₂流量为10sccm至300sccm，He流量为50sccm至500sccm。

在本发明的其他实施例中，也可以采用湿法刻蚀工艺去除所述第二伪栅极223，所述湿法刻蚀工艺采用的刻蚀溶液可以是四甲基氢氧化氨(TMAH)溶液或KOH溶液。

在采用干法刻蚀工艺去除所述第二伪栅极223的过程中，刻蚀气体能够与待刻蚀材料发生反应，产生不挥发的聚合物残留在形成的第二凹槽402内，所以，本实施例中，在形成所述第二凹槽402之后，还包括对第二凹槽和第一金属栅极412表面进行第一刻蚀后处理。

所述第一刻蚀后处理采用干法刻蚀工艺，能够降低对介质层400的损伤，并且修复第一金属栅极412表面的损伤。

所述第一刻蚀后处理采用的Ar作为处理气体，Ar流量为50sccm至500sccm，源功率为500瓦至2500瓦，偏置功率为0瓦至500瓦。采用Ar作为处理气体，且气体能量较低，还可以避免对第二凹槽402内的第二盖帽层222造成损伤。

本实施例中，在进行第一刻蚀后处理之后，还包括进行N₂清洗步骤，N₂流量为50sccm至1000sccm。所述N₂清洗步骤用于将腔室内壁以及半导体衬底100表面附着的污染物带出腔室外，避免在后续工艺流程中造成二次污染。

本实施例中，还包括在N₂清洗之后进行第二刻蚀后处理，所述第二刻蚀后处理采用CF₄作为处理气体，CF₄流量为50sccm至500sccm，源功率为500瓦至2500瓦，偏置功率为0瓦至500瓦。所述第二刻蚀后处理用于去除之前干法刻蚀去除第二伪栅极223过程中产生的聚合物以及氧化物残留。

本实施例中，在进行所述第二刻蚀处理之后，还包括进行第三刻蚀后处理。前述在第一刻蚀后处理之后，第一金属栅极412以及第二盖帽层222表面有氟元素残留，容易与金属元素反应形成氟化物，影响所述第一金属栅极412和第二盖帽层222的性能。为此，本实施例中在所述第二刻蚀处理之后还进行第三刻蚀后处理，以去除所述氟残留。

本实施例中，采用同步脉冲法进行所述第三刻蚀后处理，使得图形稀疏区和图形密集区的第一金属栅极表面的氟残留均能够被完全刻蚀去除。所述第三刻蚀后处理采用CO作为处理气体，CO流量为50sccm至500sccm，提供源功率为100W至2000W，源功率的占空比为10％至80％，提供偏置功率为0瓦至200瓦，偏置功率的占空比为10％至80％，源功率和偏置功率的脉冲频率为100赫兹至10千赫兹，反应腔室压强为10毫托至500毫托。

请参考图10，在所述第二凹槽402(请参考图9)内形成填充满所述第二凹槽402的第二金属栅极422。

所述第二金属栅极422的材料包括铝、铜、银、铂、钨或氮化钨等金属材料。本实施例中，所述第二金属栅极422的材料为铝。

为了改善第二金属栅极422的功函数以提高NMOS管的驱动性能，还包括在形成第二金属栅极422之前，在第二盖帽层222表面形成第二功函数层412。所述第二功函数层412的材料功函数范围为3.9eV至4.5eV，在本实施例中，所述第二功函数层412的材料为TiAl或TiC。

所述第二功函数层412和第二金属栅极422的形成方法包括：在所述第二凹槽402内壁表面以及金属掩膜层500、介质层400、第一金属栅极412表面形成第二功函数材料层之后，在所述第二功函数材料层表面形成第二栅极材料层，所述第二栅极材料层填充满第二凹槽402，然后以所述介质层400为停止层，对所述第二栅极材料层和第二功函数材料层进行平坦化，形成所述第二功函数层412和第二金属栅极422。

可以采用化学气相沉积工艺、原子层沉积工艺或射频物理气相沉积工艺形成所述第二功函数材料层和第二栅极材料层。

在本发明的其他实施例中，所述第二功函数层412还可以采用其他本领域常用的用于调节NMOS功函数的材料，所述第二功函数层412可以是单层结构，也可以是多种材料层组成的堆叠结构。

本发明的实施例中，在形成PMOS区域的第一金属栅极之后，刻蚀NMOS区域上的金属掩膜层，暴露出第二伪栅极的表面，然后去除第二伪栅极，形成第二凹槽，并且，在第二凹槽内形成第二金属栅极。在刻蚀所述金属掩膜层的过程中，采用无氯刻蚀气体，可以避免刻蚀气体对第二金属栅极表面造成损伤，并且能够防止刻蚀气体与金属掩膜层材料形成不易挥发的刻蚀副产物，沉积在第一金属栅极表面。从而可以提高第一金属栅极的质量，提高形成的晶体管的性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种晶体管的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域；

形成覆盖部分PMOS区域的第一栅介质层、位于第一栅介质层表面的第一盖帽层以及位于第一盖帽层表面的第一伪栅极，形成覆盖部分NMOS区域的第二栅介质层、位于第二栅介质层表面的第二盖帽层以及位于第二盖帽层表面的第二伪栅极；

在所述半导体衬底表面形成介质层，所述介质层的表面与第一伪栅极、第二伪栅极的表面齐平；

在所述介质层、第一伪栅极、第二伪栅极表面形成金属掩膜层；

刻蚀PMOS区域上的金属掩膜层，暴露出第一伪栅极表面，并去除所述第一伪栅极，在PMOS区域上形成第一凹槽；

在所述第一凹槽内形成填充满所述第一凹槽的第一金属栅极；

采用无氯刻蚀气体刻蚀所述NMOS区域上的金属掩膜层，暴露出第二伪栅极表面，并去除所述第二伪栅极，在NMOS区域上形成第二凹槽，采用无氯刻蚀气体刻蚀所述NMOS区域上的金属掩膜层，包括第一主刻蚀步骤和第一过刻蚀步骤，所述第一过刻蚀步骤在第一主刻蚀步骤之后进行，所述第一过刻蚀步骤对金属掩膜层的刻蚀选择性大于第一主刻蚀步骤对金属掩膜层的刻蚀选择性；

在所述第二凹槽内形成填充满所述第二凹槽的第二金属栅极。

2.根据权利要求1所述的晶体管的形成方法，其特征在于，所述金属掩膜层的材料为TiN或TaN。

3.根据权利要求2所述的晶体管的形成方法，其特征在于，所述第一主刻蚀步骤采用的刻蚀气体包括CH₃OH和Ar，其中，CH₃OH流量为50sccm至500sccm，Ar流量为50sccm至500sccm，源功率为100W至2000W，偏置功率为0瓦至200瓦，反应腔室压强为10mTorr至500mTorr。

4.根据权利要求2所述的晶体管的形成方法，其特征在于，所述第一过刻蚀步骤采用同步脉冲刻蚀法。

5.根据权利要求4所述的晶体管的形成方法，其特征在于，所述第一过刻蚀步骤采用的刻蚀气体包括HBr和O₂，HBr流量为50sccm至500sccm，O₂流量为0sccm至100sccm，源功率为100W至2000W，源功率占空比为10％至80％，偏置功率为0W至200W，偏置功率占空比为10％至80％，脉冲频率为100Hz至10kHz。

6.根据权利要求1所述的晶体管的形成方法，其特征在于，采用干法刻蚀工艺去除所述第二伪栅极，包括第二主刻蚀步骤和第二过刻蚀步骤，所述第二过刻蚀步骤在第二主刻蚀步骤之后进行，所述第二过刻蚀步骤对第二伪栅极的刻蚀选择性大于第二主刻蚀步骤对第二伪栅极的刻蚀选择性。

7.根据权利要求6所述的晶体管的形成方法，其特征在于，所述第二主刻蚀步骤采用同步脉冲刻蚀法。

8.根据权利要求7所述的晶体管的形成方法，其特征在于，所述第二主刻蚀步骤采用的刻蚀气体包括HBr和O₂，HBr流量为50sccm至500sccm，O₂流量为5sccm至100sccm，提供源功率为500瓦至2500瓦，源功率的占空比为10％至80％，提供偏置功率为0瓦至500瓦，偏置功率的占空比为10％至80％，源功率和偏置功率的脉冲频率为100赫兹至10千赫兹，刻蚀腔室压强为10毫托至200毫托。

9.根据权利要求6所述的晶体管的形成方法，其特征在于，所述第二过刻蚀步骤采用连续刻蚀法或同步脉冲刻蚀法。

10.根据权利要求9所述的晶体管的形成方法，其特征在于，所述第二过刻蚀步骤采用的刻蚀气体包括H₂，H₂流量为50sccm至500sccm，源功率为500瓦至2500瓦，源功率的占空比为10％至80％，偏置功率为0瓦至500瓦，偏置功率的占空比为10％至80％，源功率和偏置功率的脉冲频率为100赫兹至10千赫兹，刻蚀腔室压强为10毫托至200毫托。

11.根据权利要求1所述的晶体管的形成方法，其特征在于，所述第一伪栅极的材料为多晶硅、氮化硅或无定形碳；所述第二伪栅极的材料为多晶硅、氮化硅或无定形碳。

12.根据权利要求1所述的晶体管的形成方法，其特征在于，去除所述第二伪栅极之后，还包括对第二凹槽和第一金属栅极表面进行第一刻蚀后处理。

13.根据权利要求12所述的晶体管的形成方法，其特征在于，所述第一刻蚀后处理采用的Ar作为处理气体，Ar流量为50sccm至500sccm，源功率为500瓦至2500瓦，偏置功率为0瓦至500瓦。

14.根据权利要求12所述的晶体管的形成方法，其特征在于，还包括在第一刻蚀处理之后进行N₂清洗步骤，N₂流量为50sccm至1000sccm。

15.根据权利要求14所述的晶体管的形成方法，其特征在于，还包括在N₂清洗之后进行第二刻蚀后处理，所述第二刻蚀后处理采用CF₄作为处理气体，CF₄流量为50sccm至500sccm，源功率为500瓦至2500瓦，偏置功率为0瓦至500瓦。

16.根据权利要求15所述的晶体管的形成方法，其特征在于，还包括在第二刻蚀处理之后进行第三刻蚀后处理，所述第三刻蚀后处理采用CO作为处理气体，CO流量为50sccm至500sccm，提供源功率为100W至2000W，源功率的占空比为10％至80％，提供偏置功率为0瓦至200瓦，偏置功率的占空比为10％至80％，源功率和偏置功率的脉冲频率为100赫兹至10千赫兹，反应腔室压强为10毫托至500毫托。

17.根据权利要求1所述的晶体管的形成方法，其特征在于，所述第一盖帽层和第二盖帽层的材料为TiN，所述第一金属栅极和第二金属栅极的材料包括铝、铜、银、铂、钨或氮化钨。

18.根据权利要求1所述的晶体管的形成方法，其特征在于，还包括在形成第一金属栅极之前，在第一盖帽层表面形成第一功函数层；在形成第二金属栅极之前，在第二盖帽层表面形成第二功函数层。

19.根据权利要求18所述的晶体管的形成方法，其特征在于，所述第一功函数层的材料为TiN，第二功函数层的材料为TiAl或TiC。