JP5250974B2 - 電子デバイス製造方法 - Google Patents

電子デバイス製造方法 Download PDF

Info

Publication number
JP5250974B2
JP5250974B2 JP2006514094A JP2006514094A JP5250974B2 JP 5250974 B2 JP5250974 B2 JP 5250974B2 JP 2006514094 A JP2006514094 A JP 2006514094A JP 2006514094 A JP2006514094 A JP 2006514094A JP 5250974 B2 JP5250974 B2 JP 5250974B2
Authority
JP
Japan
Prior art keywords
active element
electronic device
electrode
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006514094A
Other languages
English (en)
Other versions
JPWO2005119789A1 (ja
Inventor
雅臣 亀山
則夫 金子
優介 瀧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2006514094A priority Critical patent/JP5250974B2/ja
Publication of JPWO2005119789A1 publication Critical patent/JPWO2005119789A1/ja
Application granted granted Critical
Publication of JP5250974B2 publication Critical patent/JP5250974B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H10K85/225—Carbon nanotubes comprising substituents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本発明は、半導体集積回路、液晶表示デバイス、ＥＬ（エレクトロルミネッセンス）表示デバイス等の電子デバイスの製造技術に関するものであり、更に詳しくは、該電子デバイスが備える微小能動素子の形成方法に関するものである。
半導体集積回路、液晶表示デバイス等の電子デバイスは、半導体またはガラス等の基板上に半導体素子を形成することにより製造されている。これらの半導体素子を形成するための半導体材料は、半導体基板自体やガラス基板上に薄膜として形成された半導体材料であり、リソグラフィ技術を用いてこれを微細加工し、基板上にトランジスタ等の所望の半導体素子が形成される。
電子デバイスのうち半導体集積回路は、一般にはシリコン単結晶からなる基板（ウエハ）上に、リソグラフィ技術を用いて微細回路を形成することにより製造される。集積回路の高集積化及び高速化には、微細回路中の回路パターンの微細化が有効である。微細パターンの形成はリソグラフィ技術を用いて行なわれ、現在では、最小線幅
100nm程度以下の微細パターンの形成も可能である。これにより２〜３GHz の動作周波数を有する半導体集積回路も製造されている。
近年、半導体集積回路を構成するトランジスタ等の能動素子の材料として、カーボンナノチューブの採用が検討されている。カーボンナノチューブはシリコンに比べ電気抵抗が小さいため、シリコン製トランジスタからなる集積回路に比べ、より高速で消費電力の少ない集積回路の実現が期待されている。
一方、透光性が必要である液晶表示デバイスは、ガラス基板の如き光透過性の基板上に形成される。表示素子の明暗制御用のトランジスタの材料は、ガラス基板上に一様に成膜したアモルファスシリコン等の薄膜半導体である。このうち所定の部分以外を、リソグラフィ技術を用いて選択的に剥離し、残存した部分の薄膜半導体をトランジスタとして加工する工程を経て、液晶表示デバイスは製造される。
液晶表示デバイスには、半導体集積回路に要求される程の高集積度、高速動作性能は要求されないため、アモルファスシリコンを用いた薄膜半導体からなるデバイスであっても高速動作性等の性能上の問題ない。しかし、ガラス基板上にアモルファスシリコンを形成するためには、液晶デバイスを構成するガラス基板として、アモルファスシリコン成膜時の７００℃程度の高温に耐える比較的高価なガラスを使用する必要がある。
そこで、ガラス基板に半導体を成膜する代わりに、ガラス基板以外の場所で予め形成した半導体結晶等をガラス基板上の所定の位置に配置することにより、液晶表示デバイス用のトランジスタを形成する提案がなされている。これは、例えばガラス基板上以外の場所で形成した、その径が１００nm程度から数μｍ程度で長さが数１０μｍ程度の棒状の半導体結晶の微粒粉を、ガラス基板上の所定の位置に所定の配向性を持たせて配置し、これを用いて表示素子の制御用トランジスタを形成しようというものである。非特許文献１は、半導体結晶の微粒粉をガラス基板上の所定の位置に所定の配向性を持たせて配置するアイデアが提案されている。
インターネット公知文献 http://www.nanosysinc.com/technology.html
上記非特許文献１は、半導体結晶の微粒粉をガラス基板上の所定の位置に所定の配向性を持たせて配置するための具体的な手法については開示していない。ところで、カーボンナノチューブ及び棒状の半導体結晶には元来配向性がない。このため、上記のカーボンナノチューブを使用する集積回路の製造方法においても、棒状の微粒半導体結晶を使用する表示デバイスの製造方法においても、微粒能動素子部材を所定の位置に所定の配向性（方向性）を持って配置することは困難であった。
本発明は、このような課題に鑑みてなされたものであり、電子デバイスの製造に際し、被加工基板上の少なくとも１つの所定の位置に、所定の方向性を持って能動素子部材を配置することを可能とする電子デバイスの製造方法を提供することを第１の目的とする。
また、本発明は、上記製造技術を用いての高性能電子デバイスの安価な提供を可能とすることを第２の目的とする。
以下、本発明による電子デバイス製造方法について、図面中に示した符号を引用して説明する。ただし、本発明の構成は、当該図面に示した実施形態または該当する符号に対応した構成要件を含むものに限定されるものではない。
本発明による電子デバイス製造方法は、電子デバイスを形成すべき被加工基板（２０）に、所定の電極（Ｐ１〜Ｐ３）が少なくとも一つ形成されたマスク（１）を近接させる工程と、その被加工基板とそのマスクとの間に、微粒状の能動素子部材（ＡＥ）を含む誘電性の液体（１２）を充填する工程と、その所定の電極に所定の電圧を印加する工程と、その液体中のその能動素子部材をその被加工基板に固設する工程とを経ることにより、電子デバイスを製造する方法である。
本発明においては、その液体中に散在するその微粒状の能動素子部材を、マスク上に形成された電極の形成する電場（ＥＬ，ＥＲ）の作用により、その電極の形状に応じた所定の位置に所定の方向性を持って配置することができる。そして、その微粒状の能動素子部材を、その配置された状態でその被加工基板上に固設することにより、その微粒状の能動素子部材を、所定の位置に所定の方向で固設することが可能となる。
本発明による電子デバイス製造方法では、その能動素子部材をトランジスタとする工程をさらに含む方法とすることもできる。また、本発明においては、その能動素子部材は微粒棒状の能動素子材料からなるものとすることができる。
本発明においては、その能動素子部材（ＡＥ）はその微粒棒状の能動素子材料（１０）を包囲する絶縁材料（１１）をさらに含むものとすることができる。本発明の一例として、その能動素子材料をカーボンナノチューブを含むものとすることができる。これにより、カーボンナノチューブの低抵抗特性を活用し、例えば、高速で消費電力の少ない半導体集積回路の実現が可能となる。
本発明の一例として、前記能動素子材料を、微粒棒状の半導体を含むものとすることができる。これにより、従来の半導体能動素子材料を基板上で形成する方法に比べ安価な基板の使用が可能になり、電子デバイスを安価に製造することが可能となる。
その能動素子部材は、その外周に光反応性物質を有するものとすることができる。また、その被加工基板は、その表面に光反応性物質を有するものとすることができる。 このとき、その光反応性物質として、カルボキシル基、スルホ基、水酸基、フッ素のいずれか１つを含む物質を使用することができる。
その液体中のその能動素子部材をその被加工基板に固設する工程は、誘電性の液体及びその被加工基板への光の照射（ＩＬ）を含むものとすることができる。すなわち、その能動素子部材の外周、あるいはその被加工基板の表面に光反応性物質を有する場合において、その光の照射による光化学反応により、その能動素子部材とその被加工基板の表面とを化学的に強固に固定（固設）することが可能となる。
本発明の一例として、そのマスク上のその電極は、正電位を印加する正電極と負電位を印加する負電極とが隣接配置された複合電極とすることができる。また、その複合電極は、第１の電位を印加するための一方向に伸びる第１電極（Ｐ１Ｃ）と、その第１電極の両側にその第１電極と平行に配置され、第１の電位と逆性の第２の電位を印加するための第２電極（Ｐ１Ｒ，Ｐ１Ｌ）とからなるものとすることができる。
この場合、両電極間には、第１電極からその両側に配置される第２電極に向かって電場が形成される。このとき、その被加工基板のうちその第１電極と対向する部分では、その電場の強度が弱く、このためその液体中に散在するその能動素子部材は当該部分に集約される。これにより、その能動素子部材を、その被加工基板のうちその第１電極と対向する部分に、選択的に集積させることが可能となる。
また、その複合電極に印加する電位を交流電位とすることもできる。本発明の一例として、そのマスク上のその電極を、その能動素子部材をその被加工基板へ個設する工程において使用する光に対して透明な電極とすることができる。
これにより、光の照射に伴う光化学反応を利用してその能動素子部材とその被加工基板の表面とを化学的に固設する場合において、その電極に対向する部分に対してもその光の照射が容易となり、その光化学反応を効率良く生じせしめることが可能となる。
この場合、その透明な電極は、金属酸化物または金属窒化物よりなるものとすることができる。これにより、照射する光が紫外線等の短波長の光であっても、その電極に十分な透光性を持たせることができる。
あるいは、その透明な電極は、ダイヤモンド膜よりなるものとすることができる。本発明の一例として、その誘電性の液体は、水を主成分とするものとすることができる。これにより、水の特徴である高い誘電率を利用して、そのマスク上のその電極が形成する電場の作用によるその能動素子部材の所定の位置への配置を、より効率的に行なうことが可能となる。
さらに、本発明に従えば、上記の本発明の電子デバイス製造方法を用いて製造した電子デバイスが提供される。これにより、低コストで高性能の電子デバイスが実現される。
本発明によれば、カーボンナノチューブや半導体結晶の微粒粉等の微粒状の能動素子部材を、被加工基板上の所定の位置に所定の方向性を持って配置することが可能となる。すなわち、微粒状の能動素子部材を電子デバイス中の所定の位置に所定の方向を持って配列させることが可能となる。従って本発明により、従来はその位置及び方向の制御性の困難さゆえに適用が難しかった微粒状の能動素子部材の電子デバイスへの応用が可能となる。
また、本発明のうち微粒状の能動素子部材として特にカーボンナノチューブを含む部材を用いる発明によれば、カーボンナノチューブの低電気抵抗特性により、従来のシリコン製トランジスタからなる集積回路に比べ、より高速で消費電力の少ない集積回路の実現が可能となる。
また、本発明のうち微粒状の能動素子部材として特に半導体結晶の微粒粉等を含む部材を用いる発明によれば、例えば液晶表示デバイス等の表示デバイスにおいて、従来必要とされていた、耐熱性の高い高価な透明基板を必要とすること無く表示デバイスが製造可能となる。これにより表示デバイスの製造コストを削減し、高性能な表示デバイスを安価に提供することが可能となる。
また、本発明のうち半導体結晶の微粒粉等を含む部材を用いる発明を、半導体集積回路の製造に用いることもできる。これにより、高価な半導体結晶基板を用いることなく、半導体結晶の微粒粉からなる能動素子を用いて、高性能な半導体集積回路を安価に提供することが可能となる。
本発明の表示デバイス製造方法に使用して好適な電極パターンＰ１〜Ｐ３付きのマスク１を表わす図である。 図１に示したマスク１上の電極パターンＰ１の拡大図を表わす図である。 本発明の表示デバイス製造方法に使用して好適な微粒状の能動素子部材ＡＥの一例を表わす図である。 被加工基板２０に対しマスク１を対向配置させ、その間隙に誘電性液体１２を満たした状態を表わす図である。 図４に示した被加工基板２０とマスク１の間の誘電性液体１２及び能動素子部材ＡＥ１〜３の電極パターンＰ１（Ｐ１Ｃ等）近傍の拡大図断面図を表わす図で、図５（Ａ）は電極パターンＰ１Ｃ等に電位が印加されていない状態を表わし、図５（Ｂ）は電極パターンＰ１Ｃ等に電位が印加された状態を表わす。 能動素子部材ＡＥ２等が、被加工基板２０上の所定位置に所定の方向に配置された状態を表わす図である。 図７（Ａ）〜（Ｆ）は、本発明の電子デバイス製造工程を順を追って説明するプロセスステップを表し、それぞれ、被加工基板２０の拡大上面図を示す。 図８（Ａ）〜（Ｆ）は、図７（Ａ）〜（Ｆ）に対応して、本発明の電子デバイス製造工程を順を追って説明するプロセスステップを表し、それぞれ、被加工基板２０の拡大断面図を示す。
符号の説明
１…マスク，２…マスクのパターン面，Ｐ１〜３…パターン電極，Ｐ１Ｃ…中心電極，Ｐ１Ｌ，Ｐ１Ｒ…両端電極，ＡＥ，ＡＥ２…能動素子部材，１０…能動素子材料，１１…絶縁膜，ＩＬ…光照射．ＬＳ…光源，ＴＧ…ゲート電極，ＥＳ…ソース電極，ＥＤ…ドレイン電極，ＰＲ１及びＰＲ２…フォトレジスト
以下、本発明の好ましい実施形態の一例につき図面を参照して説明する。図１は、本例で使用する電極付きマスクを表わす図である。石英基板等の硬質で熱膨張係数（線膨張係数）の小さな透明材料からなるマスク基板１のパターン面２の所望の位置には、所定形状の電極からなるパターン電極Ｐ１，Ｐ２，Ｐ３が形成されている。
図２は、このうちのパターン電極Ｐ１を拡大して表わした図である。パターン電極Ｐ１は、図２中上下方向に延びる中心電極（第１の電極）Ｐ１Ｃを中心に、その左右両側に両端電極（第２の電極）Ｐ１Ｒ，Ｐ１Ｌが形成されたものである。中心電極Ｐ１Ｃには、マスク１のパターン面２上に形成された正極配線ＬＰが接続され、一方、両端電極Ｐ１Ｒ，Ｐ１Ｌにはパターン面２上に形成された負極配線ＬＭが接続される。そして、正極配線ＬＰおよび負極配線ＬＭは、図１に示した如く、それぞれパターン面２上の接続端子ＴＰ０，ＴＭ０に配線され電気的に接続される。
なお、図２にはパターン電極Ｐ１の拡大図のみを示したが、他のパターン電極Ｐ２，Ｐ３についてもその詳細は、図２に示したパターン電極Ｐ１と同様である。また、マスク１のパターン面２には、簡略化のためにパターン電極Ｐ１〜３を３個のみ示しているが、実際の電子デバイス製造用マスクにおいては、その数は数万〜数億個形成されることになることは、言うまでも無い。
次に、図３を用いて本発明で使用する微粒状の能動素子部材ＡＥについて説明する。微粒状の能動素子部材ＡＥは、その中心部が能動素子材料１０としてのカーボンナノチューブ又は棒状の半導体結晶となっているものである。そして、必要に応じて、その周囲が絶縁性の薄膜１１により覆われたものを使用する。
ここで、能動素子材料１０として半導体結晶を使用する場合には、その半導体結晶としては、例えば棒状の、シリコン単結晶を使用する。その径は例えば１０nm程度から１０μｍ程度であり、その長さは例えば１００nm程度から数１０μｍ程度とする。これらの条件は、能動素子材料１０を適用する電子デバイスの条件に応じて、すなわち動作速度や必要な電流量に応じて最適な値を選択する。
このとき、能動素子材料１０を包囲する絶縁性の薄膜１１としては、例えば二酸化珪素や窒化珪素等のシリコンとの結合性の良い材料を使用することが好ましい。なお、能動素子材料１０として、砒素化ガリウムやリン化インジウム等の他の半導体結晶を使用することもできる。
能動素子材料１０がカーボンナノチューブである場合には、周囲の絶縁性の薄膜１１としては、炭化水素や塩素又はフッ素を含む炭化水素の薄膜を使用する。この場合、これらの薄膜は、カーボンナノチューブを構成する炭素原子と、少なくとも部分的に化学的に結合したものであることが望ましい。
能動素子部材ＡＥの周囲（上記絶縁膜を形成する場合にはその絶縁膜の周囲）には、必要に応じて所定の官能基を結合させておく。この官能基として、例えばカルボキシル基、スルホ基、水酸基、フッ素のうちのいずれか１つ以上を使用することができる。
能動素子材料１０がカーボンナノチューブである場合には、その周囲の絶縁性の薄膜１１の材料である炭化水素や塩素又はフッ素を含む炭化水素の薄膜に対し、これらの官能基を直接結合させて形成することができる。
また、絶縁性の薄膜１１を使用しない場合においても、能動素子材料１０であるカーボンナノチューブを構成する炭素原子の少なくとも一部に、これらの官能基を結合させて形成することができる。あるいは、カーボンナノチューブ中の炭素原子同士の結合の欠陥部分に選択的に、これらの官能基を結合させて形成することもできる。
能動素子材料１０が半導体結晶である場合には、これらの官能基を、その周囲の絶縁性の薄膜１１の材料であるニ酸化珪素の薄膜に対し直接結合させて、あるいはシラン化合物を介して結合させて形成することができる。また、絶縁性の薄膜１１を使用しない場合においても、これらの官能基をシリコン等の半導体表面に直接結合させて、あるいはシラン化合物を介して結合させて形成することができる。
これらの能動素子部材ＡＥは、任意の公知の製造方法により製造される。そして、能動素子部材ＡＥは、水（純水）あるいは非イオン性の物質を溶解した水溶液（以下、「誘電性液体」という）に混入される。誘電性液体中の能動素子部材ＡＥの濃度は、１辺が数１０ｎｍの立方体中に１個程度の割合から、１辺が数１００μｍの立方体中に１個程度の割合までと、製造する電子デバイスの種類及び能動素子部材ＡＥ自体の大きさにより異なる。
続いて、図４に示した如く、電子デバイスを製造すべき被加工基板２０に対し、マスク１のパターン面２を対向配置させ、その間隙に上記能動素子部材ＡＥの散在する誘電性液体１２を満たす。この対向に際しては、誘電性液体１２の液中において、マスク１と被加工基板２０を対向させ近接させることも可能である、あるいは、大気中においてある程度近接して配置したマスク１と被加工基板２０の間に誘電性液体１２を流入させ、その後に所定の間隔まで両者を近接させることも可能である。
マスク１のパターン面２上の接続端子ＴＰ０，ＴＭ０には、それぞれ正電極ＴＰ及び負電極ＴＭが接続される。これにより、上述のマスク１のパターン面２上のパターン電極Ｐ１〜３には所定の電位が印加される。
図５は、パターン電極Ｐ１への上記電位の印加に伴う作用を表わす図である。図５（Ａ）は、マスク１と被加工基板２０の間隙にある誘電性液体１２中の能動素子部材ＡＥ１、ＡＥ２、ＡＥ３の、パターン電極Ｐ１への電位の印加前の状態を表わす図である。能動素子部材ＡＥ１〜３には元々配向性が無いため、電位印加前においては誘電性液体１２中の能動素子部材ＡＥ１〜３は、任意の位置に任意の向きで一様にランダムに分布している。
これに対して図５（Ｂ）は、パターン電極Ｐ１のうち中心電極（第１電極）Ｐ１Ｃには正の電位を印加し、両端電極（第２電極）Ｐ１Ｌ，Ｐ１Ｒには負の電位を印加した状態を表わす図である。このとき誘電性液体１２中には、中心電極Ｐ１Ｃから両端電極Ｐ１Ｌ，Ｐ１Ｒに向かって、電場ＥＬ，ＥＲが形成される。
ここで、誘電性液体１２を水を主成分とする液体とすると、その比誘電率は約８０であり、被加工基板２０であるシリコンやガラスの比誘電率（１２〜２０程度）に比べて大きい。このため形成される電場ＥＬ，ＥＲは被加工基板２０にあまり影響されること無く、すなわち被加工基板２０に侵入等することなく、誘電性液体１２中に図５（Ｂ）に示した如く形成される。その結果、被加工基板２０上の、中心電極（第１電極）Ｐ１Ｃに対向する部分においては、形成される電場ＥＬ，ＥＲの強度が弱くなる。
ここで、微粒状の能動素子部材ＡＥの比誘電率は、それがカーボンナノチューブである場合には２〜３程度であり、微小シリコン結晶である場合には１２であり、いずれの場合においても水の比誘電率より小さい。従って、一つの効果として、これらの微粒状の能動素子部材ＡＥは、上記の電場ＥＬ，ＥＲの強い部分に存在するよりも、電場ＥＬ，ＥＲの弱い部分に存在する方がエネルギー的に安定であり、能動素子部材ＡＥ２は上記電場ＥＬ，ＥＲに弾き出される様に、上述の被加工基板２０上であって中心電極Ｐ１Ｃに対向する部分に集積される。
なお、能動素子部材ＡＥ２が細長い棒状の形状を有する場合には、その棒状の能動素子部材ＡＥが最もエネルギー的に安定になるためには、その全てが上述の電場ＥＬ，ＥＲの弱い部分に包摂されることが必要である。そしてその結果として、能動素子部材ＡＥ２は中心電極Ｐ１Ｃと平行に配向して、中心電極Ｐ１Ｃと対向する被加工基板２０上に配置されることになる。
このとき、中心電極Ｐ１Ｃと両端電極Ｐ１Ｌ，Ｐ１Ｒの間に印加する電位を交流電位とすることもできる。この場合には、エネルギー的に準安定な状態（位置及び方向）に滞留している能動素子部材ＡＥ２に対して、電位の符号の反転のタイミング毎に微小な刺激を与えることができ、上記の最も安定な状態への移動を促進することができる。また、中心電極Ｐ１Ｃと両端電極Ｐ１Ｌ，Ｐ１Ｒの間に印加する電位は、所定のバイアス電位に対して交流電位が加算されたような、いわゆる直流オフセットの加わった交流電位とすることもできる。
図４に示した如く、水銀ランプ等の光源ＬＳを用いて、この状態のマスク１及び被加工基板２０及び誘電性液体１２に対して光の照射を行なう。前述した通り、能動素子部材ＡＥ２の周囲に所定の官能基が結合されている場合には、能動素子部材ＡＥ２と被加工基板２０は、この光照射によるこの官能基の光反応により、化学的に結合することになる。
例えば、官能基としてカルボキシル基を使用する場合、能動素子部材ＡＥ２に設けられたカルボキシル基と、一般に被加工基板２０上に存在する水酸基とが光化学反応によりエステル結合し、化学結合を形成することになる。これはスルホ基を官能基として使用する場合にも同様である。
なお、このような光化学反応による能動素子部材ＡＥ２の被加工基板２０への固設を効率よく行なうためには、被加工基板２０側にも光化学反応に好適な官能基を結合させておくことが望ましい。電子デバイスの製造に際しては、被加工基板２０の表面は、シリコン、二酸化珪素、二酸化珪素を主成分とするガラスであることが多いため、これらへの官能基の結合は、上述と同様の方法で行なうことができる。
また、このような光化学反応を効率よく生じせしめるためには、照射する光はより高エネルギーの紫外線であることが好ましい。なお、能動素子部材ＡＥ２と被加工基板２０と間での光化学反応は、パターン電極Ｐ１中の中心電極Ｐ１Ｃの直下（中心電極Ｐ１Ｃに対向する被加工基板２０上）の領域で生じることになるため、中心電極Ｐ１Ｃが遮光性の電極であると、この領域へ照射されるべき光の大部分が遮蔽され、光化学反応の効率が低下してしまう恐れがある。
そこで、中心電極Ｐ１Ｃ及びさらには両端電極Ｐ１Ｌ，Ｐ１Ｒを、この照射光に対して透明な電極とすることで、この光化学反応の効率の低下を防止することができる。この場合透明電極は、紫外線に対する透過率の良好な、酸化マグネシウムや酸化錫等の金属酸化物や、窒化アルミニウム等の金属窒化物で形成することが望ましい。あるいは、この透明電極として、ダイヤモンド薄膜を使用することもできる。なお、被加工基板２０が透明であれば、被加工基板２０側から上記光照射を行なうことができる。この場合には中心電極Ｐ１Ｃまたは両端電極Ｐ１Ｌ，Ｐ１Ｒが不透明な材質からなる電極であっても、なんら問題はない。なお、能動素子部材ＡＥ２の被加工基板２０への固設を促進する手段は、上述の光化学反応に限るものではない。例えば、光照射に代わり、誘電性液体１２及び被加工基板２０の全体または一部に対しマイクロ波のようなエネルギー線を照射して、所定の官能基をマイクロ波により励起して化学反応を生じさせ、固設を行なうものとしても良い。
ところで上記においては、誘電性液体１２の主成分は水であるとしたが、この誘電性液体１２は、比誘電率が高く紫外線に対して透明な液体であれば、水以外を主成分とする液体を使用することも可能であることは言うまでも無い。従って、例えば、フッ素を含有することにより紫外線に対する透過率が向上し、かつ比誘電率の高められた有機溶媒を使用することもできる。
なお、被加工基板２０上に既存の回路パターンが存在し、そのパターンに位置合せして本発明による能動素子部材ＡＥの形成を行なう必要がある場合には、マスク２上に位置合せ用のマークを形成しておき、不図示の顕微鏡等により、被加工基板２０上の既存の回路パターンあるいは位置合せ用のマークとの間での位置合せを行なうことが望ましい。そして、当該位置合せを行なった後に上記光照射を行ない、被加工基板２０上の所定の位置に能動素子部材ＡＥ２を固設する。
なお、パターン電極Ｐ１近傍以外では、能動素子部材ＡＥを移動させる様な電場は形成されないため、パターン電極Ｐ１近傍以外に存在する能動素子部材ＡＥ１，ＡＥ３は、パターン電極Ｐ１により形成される電場の影響を受けることなく、任意の位置及び方向性を保ったまま、誘電性液体１２中に浮遊し続けることになる。従って、上述の光照射を行なっても、その部分に浮遊する能動素子部材ＡＥ１，ＡＥ３は、被加工基板２０に固設されることはない。
上記固設が完了した後、マスク１を被加工基板２０の対向位置から除去し、被加工基板２０を不図示の洗浄装置にて純水等の洗浄液で洗浄する。この洗浄により、上記被加工基板２０に固設されずに誘電性液体１２中に残存した能動素子部材ＡＥ１，ＡＥ３は、被加工基板２０に残存することなく除去される。一方、被加工基板２０に固設された能動素子部材ＡＥ２は、上記洗浄によっては除去されず、洗浄工程後も被加工基板２０上に存続することとなる。
なお、上記洗浄は、必ずしも専用の洗浄装置で行なう必要は無く、図４に示した如き、被加工基板２０とマスク１とを対向させ必要に応じて光照射を行なう装置に洗浄機能を持たせることもできる。また、洗浄液も上記純水に限られるわけではなく、被加工基板２０に能動素子部材ＡＥ２等を固設せしめる上記結合を切断するような洗浄液であれば、どのような洗浄液を使用することもできる。洗浄後、被加工基板２０を、例えば５０℃から１００℃程度に加熱して、洗浄液を乾燥させる。また、上記洗浄液での洗浄後に、ＩＰＡ（イソプロピルアルコール）等の乾燥しやすい液体でリンスを行ない上記乾燥を促進させるともできる。
上記洗浄工程を経て、誘電性液体１２及びそれに含まれる不要な能動素子部材ＡＥ１，ＡＥ３等を除去した状態の被加工基板２０を図６に示す。被加工基板２０上には、上記の如く対向配置された図１に示したマスク１の上のパターン電極Ｐ１，Ｐ２，Ｐ３の各位置及び方向性に対応して、それに対応する位置にそれと平行に能動素子部材ＡＥ２等が固設された領域ＡＥＰ１，ＡＥＰ２，ＡＥＰ３が形成されている。
これらの能動素子部材ＡＥ２等は、半導体や良好な導体としての性質を有するものではあるが、トランジスタ等の能動素子としての機能は未だ有していない。そこで、これらの能動素子部材ＡＥ２等を能動素子とし、かつそれらに信号配線等を供給して、被加工基板２０を電子デバイスとして完成させるための工程が必要となる。
以下、この電子デバイス製造工程について、図７及び図８を用いて説明する。
図７（Ａ）は、図６に示した被加工基板２０上の領域ＡＥＰ２近傍の拡大図であり、図６に対し９０度回転した配置を示す。以下の、図７（Ｂ）〜図７（Ｆ）は、電子デバイス製造のプロセスステップを示す。
図８（Ａ）〜図８（Ｆ）も、同様に電子デバイス製造のプロセスステップを示し、図７（Ａ）〜図７（Ｆ）に対する。図８（Ａ）〜図８（Ｆ）では能動素子部材ＡＥ２の長手に沿って切断した被加工基板２０の断面図を表わしている。
図８（Ａ）に示す如く、始めに能動素子部材ＡＥ２は、能動素子材料１０の周囲に絶縁性能薄膜１１が形成された状態である。この状態の被加工基板２０上に、有機材料等からなる犠牲膜２１を形成し、その上にフォトレジストＰＲ１を形成する。そして、光露光装置等を使用してフォトレジストＰＲ１上に所定のパターンを露光し、現像・エッチング工程を経て図７（Ｂ）及び図８（Ｂ）に示す如く、その部分のみ犠牲膜２１の除去されたゲート用開口パターンＯＧを形成する。このとき、能動素子部材ＡＥ２上の絶縁性の薄膜１１は除去されないものとする。
続いて、図８（Ｃ）に示す如く、被加工基板２０上にアルミニウムやタングステン等の金属、ポリシリコン等の半導体材料、あるいは導電性有機材料等の配線材料２２を一様に成膜し、さらにＣＭＰ（化学機械研磨）やエッチバック処理等を使用して、ゲート用開口パターンＯＧ部分に埋め込まれた配線材料（ゲート電極ＴＧ）２２以外の配線材料２２を除去する。ゲート用開口パターンＯＧのみに配線材料２２が存在してゲート電極ＴＧが形成された状態を図７（Ｃ）に示す。
その後、図８（Ｄ）に示す如く、被加工基板２０上に窒化シリコン等の絶縁膜２３を一様に成膜した後、上方からの選択的エッチングを用いて絶縁膜２３の大部分を除去する。このとき、ゲート電極ＴＧの側壁部分は成膜時の絶縁膜２３の上下方向の厚さが厚いために、図７（Ｄ）に示す如く、上記上方からの選択的エッチングを経た後もゲート電極ＴＧの側壁部分には絶縁膜２３ｅが部分的に残存する。
なお、このエッチングに際して、能動素子部材ＡＥ２上の絶縁性薄膜１１も併せて除去する。そして必要に応じて、能動素子部材ＡＥ２のうち、図７（Ｄ）において露出している部分、すなわちゲート電極ＴＧ及びその側壁に形成された絶縁膜に覆われていない部分に対して、不純物を注入する工程を行なう。
これにより、能動素子部材ＡＥ２を、ゲート電極ＴＧをゲートとし、その両端の上記露出部分をソース及びドレインとする電界効果型トランジスタとすることができる。なお、能動素子部材ＡＥ２が半導体結晶よりなる場合には、必要に応じて、この状態の被加工基板２０上に、例えばコバルト，チタン等の金属を一様に成膜し、基板を加熱して、半導体結晶を構成する半導体とこれらの金属の合金化を行なうこともできる。
上記例においては、この電界効果型トランジスタのゲート酸化膜は、当初より能動素子部材ＡＥ２の周囲に形成されていた二酸化珪素膜あるいは有機材料からなる絶縁膜１１であるとした。しかし、例えば、図７（Ａ）及び図８（Ａ）に示した状態の能動素子部材ＡＥ２に対し、上方からの選択性を有するエッチングを行ないその表面の絶縁膜１１を除去し、代わりに新たに形成した絶縁膜を使用することもできる。この絶縁膜の形成は、例えば熱酸化やＣＶＤにより行なうことができる。この場合、ゲート絶縁膜として不純物汚染の少ない良好な膜を使用できるというメリットがある。
また、上記の様に、製造工程の途中で能動素子部材ＡＥ２の周囲の絶縁膜１１を除去することを前提とするなら、能動素子部材ＡＥ２として絶縁膜１１を有しない、すなわち能動素子材料１０からのみなる能動素子部材ＡＥ２を使用するものとしてもよい。この場合には、能動素子部材ＡＥ２を上記方法により被加工基板２０上に固設した後に、上記の様に能動素子部材ＡＥ２の表面に絶縁膜を形成することになる。
次に、この状態の被加工基板２０上に、有機材料またはニ酸化珪素からなる絶縁膜２４を成膜し、その上にフォトレジストＰＲ２を形成する。そして、光露光装置等を使用して、フォトレジストＰＲ２に再度所定のパターンを露光し、現像及びエッチング工程を経て、フォトレジストＰＲ２及び絶縁膜２４上に図７（Ｅ）及び図８（Ｅ）に示す如き、ソース開口パターンＯＳ、ドレイン開口パターンＯＤ及び２つのゲート接続用開口パターンＯＧ１，ＯＧ２を形成する。
なお、図８（Ｅ）中の絶縁膜２３ａ，２３ｂは、上述の図７（Ｄ）中のゲート電極ＴＧの側壁に残存した絶縁膜２３ｅに対応する。フォトレジストＰＲ２を剥離した後、被加工基板２０上には、アルミニウム、タングステン又は銅等の配線材料を一様に形成する。そして、ＣＭＰ（化学機械研磨）等を使用して、上記の各開口パターンＯＳ，ＯＤ，ＯＧ１，ＯＧ２部分に埋め込まれた配線材料ＥＳ，ＥＤ，ＥＧ１，ＥＧ２を除いて配線材料を除去する。
これにより、トランジスタの形成及びそれに電極ＥＳ，ＥＤ，ＥＧ１，ＥＧ２を付加する工程が完了する。この後、被加工基板２０上に形成された各トランジスタの電極ＥＳ，ＥＤ，ＥＧ１，ＥＧ２を、所定の関係を持って相互に接合する配線を形成することにより、電子デバイスが完成する。なお、各トランジスタの電極ＥＳ，ＥＤ，ＥＧ１，ＥＧ２に対して、信号配線を形成する工程は、公知の通常の半導体集積回路等の製造工程と同一であるので、説明は省略する。
本発明の電子デバイス製造方法により製造可能な電子デバイスは、ＤＲＡＭ，フラッシュメモリー等のメモリーデバイス、ＣＰＵ（Central Processing Unit），ＤＳＰ（Digital Signal Processor），ＡＳＳＰ（Application Specific Standard Processor）等のロジックデバイス、液晶表示デバイス、ＥＬ表示デバイス、プラズマ表示デバイス、銀イオンの析出作用を利用するようないわゆる電子ペーパー等の各種電子デバイスに及ぶ。なお、これらの各電子デバイスに固有の製造工程については、それぞれの公知の製造工程を使用することが可能であるため、説明は省略する。
なお、上記のトランジスタの形成工程は、本発明の電子デバイス製造方法に於いて、必須の工程というわけではない。一例として、本発明の電子デバイス製造方法は、被加工基板２０上の所定の位置に形成した上述の能動素子部材ＡＥ２を、ダイオードとする工程を含むものであっても良い。また、上記実施例では、能動素子材料１０への不純物の注入工程を、能動素子材料１０の被加工基板２０上への固設後に行なうとしたが、能動素子材料１０の被加工基板２０上への固設前に当該不純物の注入工程を行なうこともできる。その一例としては、能動素子材料１０の形成方法として、棒状の能動素子材料１０の一端から他端に向かって成長させる方法を採用するとともに、その形成雰囲気中の不純物濃度を変更しつつ当該成長を行ない、棒状の能動素子材料１０の長手方向の位置に応じて不純物濃度を変更させる方法を採用することができる。これにより、例えばその中央部がｐ型半導体であり、その両端がｎ型半導体であるような能動素子材料１０を形成することができる。このような能動素子材料１０を使用することで、被加工基板２０上に棒状の能動素子材料を固設した後の不純物の注入工程を、省略することが可能となる。
本発明の電子デバイス製造方法に於いて、上記能動素子材料１０の表面に金属や半導体を電極として形成し、その接合間の整流特性を利用してこれをダイオードとすることができる。そして、１つの能動素子部材ＡＥ２の両端にそれぞれこのようなダイオードを形成するなら、２つのダイオードが２個直列にかつ逆特性に配列されることになり、すなわちバックトゥバック型ダイオードが形成されることになる。そして、このようなバックトゥバック型ダイオードは、例えば液晶表示デバイスの各表示素子の制御用のアクティブ素子として使用可能なものである。
なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で種々の構成を取り得ることは勿論である。
本発明により、従来はその位置及び方向の制御性の困難さゆえに適用が難しかった微粒状の能動素子部材の電子デバイスへの応用が可能となり、微粒状の能動素子部材を用いた高性能電子デバイスの製造が可能となる。
カーボンナノチューブを含む能動素子部材を用いることにより、従来のシリコン製トランジスタからなる集積回路に比べ、より高速で消費電力の少ない集積回路を製造することが可能となる。
半導体結晶の微粒粉等を含む能動素子部材を用いることにより、例えば、高性能な表示デバイスやメモリーデバイスを安価に提供することが可能となる。

Claims (22)

  1. 電子デバイスの製造方法であって、
    被加工基板に、所定の電極が少なくとも一つ形成されたマスクを近接させる工程と；
    前記被加工基板と前記マスクとの間に、微粒棒状の能動素子部材を含む誘電性の液体を充填する工程と；
    前記所定の電極に所定の電圧を印加して前記微粒棒状の能動素子部材を配向させる工程と；
    前記液体中の前記配向された前記微粒棒状の能動素子部材を前記被加工基板に個設する工程とを含むことを特徴とする電子デバイス製造方法。
  2. 前記能動素子部材は、前記能動素子部材を構成する能動素子材料を包囲する絶縁材料をさらに含むことを特徴とする請求項１に記載の電子デバイス製造方法。
  3. 前記能動素子部材を構成する能動素子材料は、カーボンナノチューブであることを特徴とする請求項１または２に記載の電子デバイス製造方法。
  4. 前記能動素子部材を構成する能動素子材料は、長手方向の位置に応じて不純物濃度が変化するものであることを特徴とする請求項１〜３のいずれか一項に記載の電子デバイス製造方法。
  5. 前記能動素子部材を構成する能動素子材料は、微粒棒状の半導体であることを特徴とする請求項１に記載の電子デバイス製造方法。
  6. 前記微粒棒状の半導体は、中央部と両端部とで、半導体のｐ型またはｎ型が異なるものであることを特徴とする請求項５に記載の電子デバイス製造方法。
  7. 前記能動素子部材は、その外周に光反応性物質を有することを特徴とする請求項１〜６のいずれか一項に記載の電子デバイス製造方法。
  8. 前記被加工基板は、その表面に光反応性物質を有することを特徴とする請求項１〜７のいずれか一項に記載の電子デバイス製造方法。
  9. 前記光反応性物質はカルボキシル基、スルホ基、水酸基及びフッ素からなる群から選ばれた少なくとも一種を含むこと特徴とする請求項７または８に記載の電子デバイス製造方法。
  10. 前記液体中の前記能動素子部材を前記被加工基板に個設する工程は、誘電性の液体及び記前被加工基板への光の照射を含むことを特徴とする請求項７〜９のいずれか一項に記載の電子デバイス製造方法。
  11. 前記マスク上の前記電極は、前記能動素子部材を前記被加工基板へ個設する工程において使用する光に対して透明な電極であることを特徴とする請求項１０に記載の電子デバイス製造方法。
  12. 前記透明な電極は、金属酸化物または金属窒化物よりなることを特徴とする請求項１１に記載の電子デバイス製造方法。
  13. 前記透明な電極は、ダイヤモンド膜よりなることを特徴とする請求項１１に記載の電子デバイス製造方法。
  14. 前記マスク上の前記電極は、正電位を印加する正電極と負電位を印加する負電極とが隣接配置された複合電極であることを特徴とする請求項１〜１３のいずれか一項に記載の電子デバイス製造方法。
  15. 前記複合電極は、第１の電位を印加するための一方向に伸びる第１電極と、前記第１電極の両側に前記第１電極と平行に配置され、第１の電位と逆性の第２の電位を印加するための第２電極とからなることを特徴とする請求項１４に記載の電子デバイス製造方法。
  16. 前記複合電極に印加する電位が交流電位であることを特徴とする請求項１４または１５に記載の電子デバイス製造方法。
  17. 前記複合電極に印加する電位が、直流オフセットの加わった交流電位であることを特徴とする請求項１４または１５に記載の電子デバイス製造方法。
  18. 前記誘電性の液体は、水を主成分として有することを特徴とする請求項１〜１７のいずれか一項に記載の電子デバイス製造方法。
  19. 前記誘電性の液体は、有機溶媒を主成分として有することを特徴とする請求項１〜１７のいずれか一項に記載の電子デバイス製造方法。
  20. 前記能動素子部材をトランジスタとする工程を、さらに含むことを特徴とする請求項１〜１７のいずれか一項に記載の電子デバイス製造方法。
  21. 前記電子デバイスは、メモリーデバイスであることを特徴とする請求項１〜２０のいずれか一項に記載の電子デバイス製造方法。
  22. 前記電子デバイスは、表示デバイスであることを特徴とする請求項１〜２０のいずれか一項に記載の電子デバイス製造方法。
JP2006514094A 2004-06-01 2005-05-31 電子デバイス製造方法 Expired - Fee Related JP5250974B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006514094A JP5250974B2 (ja) 2004-06-01 2005-05-31 電子デバイス製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004163787 2004-06-01
JP2004163787 2004-06-01
JP2006514094A JP5250974B2 (ja) 2004-06-01 2005-05-31 電子デバイス製造方法
PCT/JP2005/009925 WO2005119789A1 (ja) 2004-06-01 2005-05-31 電子デバイス製造方法及び電子デバイス

Publications (2)

Publication Number Publication Date
JPWO2005119789A1 JPWO2005119789A1 (ja) 2008-04-03
JP5250974B2 true JP5250974B2 (ja) 2013-07-31

Family

ID=35463139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006514094A Expired - Fee Related JP5250974B2 (ja) 2004-06-01 2005-05-31 電子デバイス製造方法

Country Status (6)

Country Link
US (1) US7700459B2 (ja)
EP (2) EP1768188A1 (ja)
JP (1) JP5250974B2 (ja)
KR (1) KR100796835B1 (ja)
TW (1) TWI380342B (ja)
WO (1) WO2005119789A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091566A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd 絶縁膜で被覆されたカーボンナノチューブ構造体の製造方法及びその構造体からなる電界効果トランジスタ装置
WO2009101944A1 (ja) * 2008-02-14 2009-08-20 Sharp Kabushiki Kaisha 半導体素子及び微細構造体配置基板の製造方法並びに表示素子
JP2012528020A (ja) * 2009-05-26 2012-11-12 ナノシス・インク． ナノワイヤおよび他のデバイスの電場沈着のための方法およびシステム
WO2012101245A1 (en) 2011-01-28 2012-08-02 Basf Se Polymerizable composition comprising an oxime sulfonate as thermal curing agent
CA2841363A1 (en) 2011-07-19 2013-01-24 National Research Council Of Canada Photobioreactor
US8803129B2 (en) * 2011-10-11 2014-08-12 International Business Machines Corporation Patterning contacts in carbon nanotube devices
KR101339550B1 (ko) * 2011-11-24 2013-12-10 삼성토탈 주식회사 올레핀 중합 및 공중합용 촉매 및 이를 사용하는 올레핀 중합 또는 공중합 방법
CN105810748B (zh) * 2014-12-31 2018-12-21 清华大学 N型薄膜晶体管
CN106655874B (zh) * 2016-09-08 2019-06-28 北京纳米能源与系统研究所 一种可变形柔性纳米发电机、制备方法及制成的传感器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257304A (ja) * 2002-02-28 2003-09-12 Hitachi Chem Co Ltd カーボンナノチューブの配列方法、カーボンナノチューブ集積体の製造方法及びカーボンナノチューブ集積体並びに電界電子放出素子
JP2003303978A (ja) * 2002-04-09 2003-10-24 Fuji Xerox Co Ltd 光電変換素子および光電変換装置
JP2003332266A (ja) * 2002-05-13 2003-11-21 Kansai Tlo Kk ナノチューブの配線方法及びナノチューブ配線用制御回路
JP2004016858A (ja) * 2002-06-13 2004-01-22 Seiko Instruments Inc 膜形成装置及び方法
JP2004071654A (ja) * 2002-08-01 2004-03-04 Semiconductor Energy Lab Co Ltd カーボンナノチューブ半導体素子の作製方法
JP2004323342A (ja) * 2003-04-07 2004-11-18 Mitsui Chemicals Inc カーボンナノチューブの配向方法および組成物

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2417992C (en) * 2000-08-22 2010-10-19 President And Fellows Of Harvard College Doped elongated semiconductors, growing such semiconductors, devices including such semiconductors and fabricating such devices
US6911767B2 (en) * 2001-06-14 2005-06-28 Hyperion Catalysis International, Inc. Field emission devices using ion bombarded carbon nanotubes
KR100480179B1 (ko) * 2001-10-19 2005-04-06 엘지전자 주식회사 탄소 나노튜브 전계방출소자 및 그 제조방법
US6902658B2 (en) * 2001-12-18 2005-06-07 Motorola, Inc. FED cathode structure using electrophoretic deposition and method of fabrication
AU2003243165A1 (en) * 2002-04-26 2003-11-10 The Penn State Research Foundation Integrated nanomechanical sensor array chips
US6987302B1 (en) * 2003-07-01 2006-01-17 Yingjian Chen Nanotube with at least a magnetic nanoparticle attached to the nanotube's exterior sidewall and electronic devices made thereof
US6890780B2 (en) * 2003-10-10 2005-05-10 General Electric Company Method for forming an electrostatically-doped carbon nanotube device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257304A (ja) * 2002-02-28 2003-09-12 Hitachi Chem Co Ltd カーボンナノチューブの配列方法、カーボンナノチューブ集積体の製造方法及びカーボンナノチューブ集積体並びに電界電子放出素子
JP2003303978A (ja) * 2002-04-09 2003-10-24 Fuji Xerox Co Ltd 光電変換素子および光電変換装置
JP2003332266A (ja) * 2002-05-13 2003-11-21 Kansai Tlo Kk ナノチューブの配線方法及びナノチューブ配線用制御回路
JP2004016858A (ja) * 2002-06-13 2004-01-22 Seiko Instruments Inc 膜形成装置及び方法
JP2004071654A (ja) * 2002-08-01 2004-03-04 Semiconductor Energy Lab Co Ltd カーボンナノチューブ半導体素子の作製方法
JP2004323342A (ja) * 2003-04-07 2004-11-18 Mitsui Chemicals Inc カーボンナノチューブの配向方法および組成物

Also Published As

Publication number Publication date
EP1883101B1 (en) 2014-12-31
KR100796835B1 (ko) 2008-01-22
TW200540947A (en) 2005-12-16
EP1883101A3 (en) 2012-05-30
US20080014675A1 (en) 2008-01-17
EP1883101A2 (en) 2008-01-30
KR20070020011A (ko) 2007-02-16
US7700459B2 (en) 2010-04-20
WO2005119789A1 (ja) 2005-12-15
TWI380342B (en) 2012-12-21
JPWO2005119789A1 (ja) 2008-04-03
EP1768188A1 (en) 2007-03-28

Similar Documents

Publication Publication Date Title
JP5250974B2 (ja) 電子デバイス製造方法
TWI458076B (zh) 半導體裝置
JP4381428B2 (ja) 微細構造体の配列方法及び微細構造体を配列した基板、並びに集積回路装置及び表示素子
JP5500907B2 (ja) 半導体装置およびその製造方法
TW486584B (en) Etching method, thin film transistor matrix substrate, and its manufacture
JP5031809B2 (ja) 半導体装置
JP6001336B2 (ja) 薄膜トランジスタ及びアレイ基板の製造方法
US20050003592A1 (en) All-around MOSFET gate and methods of manufacture thereof
US20050032283A1 (en) Fabrication method of semiconductor device
US20070082435A1 (en) Flat panel display and fabrication method thereof
TWI378561B (en) Thin film transistor, thin film transistor display panel, and manufacturing method thereof
JP2004111900A (ja) 超微細ｓｏｉｍｏｓｆｅｔ及びその製造方法
TW201826447A (zh) 半導體結構及其相關方法
JP2004282080A (ja) 半導体素子及びその製造方法
JP2006093678A5 (ja)
JP2005123565A (ja) ゲート−ボディーコンタクト薄膜トランジスター
JP3970814B2 (ja) 半導体装置の製造方法
JPS58170065A (ja) 薄膜電界効果トランジスタの製造方法
JPH1197556A (ja) 薄膜半導体装置及びｉｃカード、これらの製造方法及び書込み読出し方法並びに電子機器
KR20030056252A (ko) 폴리실리콘 박막 제조방법
WO2010116768A1 (ja) 有機薄膜トランジスタ及び半導体集積回路
TWI855934B (zh) 半導體裝置及其製造方法
JP2005317801A (ja) 薄膜素子形成法
JP2005243938A (ja) 薄膜トランジスタおよびその製造方法
KR100318451B1 (ko) 부동몸체효과가없는이중막실리콘소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5250974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees