KR20070020011A - 전자 디바이스 제조 방법 및 전자 디바이스 - Google Patents

전자 디바이스 제조 방법 및 전자 디바이스 Download PDF

Info

Publication number
KR20070020011A
KR20070020011A KR1020067021630A KR20067021630A KR20070020011A KR 20070020011 A KR20070020011 A KR 20070020011A KR 1020067021630 A KR1020067021630 A KR 1020067021630A KR 20067021630 A KR20067021630 A KR 20067021630A KR 20070020011 A KR20070020011 A KR 20070020011A
Authority
KR
South Korea
Prior art keywords
active element
electrode
substrate
electronic device
potential
Prior art date
Application number
KR1020067021630A
Other languages
English (en)
Other versions
KR100796835B1 (ko
Inventor
마사오미 가메야마
노리오 가네코
유스케 다키
Original Assignee
가부시키가이샤 니콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니콘 filed Critical 가부시키가이샤 니콘
Publication of KR20070020011A publication Critical patent/KR20070020011A/ko
Application granted granted Critical
Publication of KR100796835B1 publication Critical patent/KR100796835B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H10K85/225—Carbon nanotubes comprising substituents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)

Abstract

전자 디바이스의 제조 방법은, 카본 나노 튜브 또는 막대 형상의 미소 반도체 결정 등의 미소 능동 소자 재료 AE1~3를 전자 디바이스 중의 소정의 위치에 고정 설치함에 있어서, 미소 능동 소자 재료를 유전성의 액체(12) 중에 산재시키고, 이 액체를 피가공 기판(20)과 소정의 패턴 전극 P1C, P1L, P1R이 형성된 마스크(1)가 대향 배치된 공간 내에 채우는 것과, 패턴 전극에 소정의 전위 EL, ER를 인가함으로써, 미소 능동 소자 재료를 패턴 전극에 대응하는 위치에 집적시키는 것을 포함한다. 이 상태에서 피가공 기판 및 상기 액체 중의 미소 능동 소자 재료에 광을 조사하여, 광화학 반응에 의해 미소 능동 소자 재료를 피가공 기판 상에 고정 설치한다. 카본 나노 튜브 또는 막대 형상의 미소 반도체 결정을 사용하는 고성능의 전자 디바이스를 저렴하게 제조할 수 있다.

Description

전자 디바이스 제조 방법 및 전자 디바이스{ELECTRONIC DEVICE MANUFACTURING METHOD AND ELECTRONIC DEVICE}
본 발명은 반도체 집적 회로, 액정 표시 디바이스, EL(전기루미네선스) 표시 디바이스 등의 전자 디바이스의 제조 기술에 관한 것으로, 더욱 상세하게는, 해당 전자 디바이스가 구비하는 미소 능동 소자의 형성 방법에 관한 것이다.
반도체 집적 회로, 액정 표시 디바이스 등의 전자 디바이스는 반도체 또는 유리 등의 기판 상에 반도체 소자를 형성함으로써 제조되고 있다. 이들 반도체 소자를 형성하기 위한 반도체 재료는 반도체 기판 자체나 유리 기판 상에 박막으로서 형성된 반도체 재료이며, 리소그래피 기술을 이용해서 이를 미세 가공하여, 기판 상에 트랜지스터 등의 소망하는 반도체 소자가 형성된다.
전자 디바이스 중 반도체 집적 회로는 일반적으로는 실리콘 단결정으로 이루어지는 기판(웨이퍼) 상에, 리소그래피 기술을 이용하여 미세 회로를 형성함으로써 제조된다. 집적 회로의 고집적화 및 고속화에는, 미세 회로 중의 회로 패턴의 미세화가 유효하다. 미세 패턴의 형성은 리소그래피 기술을 이용하여 실행되고, 현 재로는 최소 선폭 100㎚ 정도 이하의 미세 패턴의 형성도 가능하다. 이에 따라, 2~3㎓의 동작 주파수를 갖는 반도체 집적 회로도 제조되고 있다.
최근, 반도체 집적 회로를 구성하는 트랜지스터 등의 능동 소자의 재료로서 카본 나노 튜브의 채용이 검토되고 있다. 카본 나노 튜브는 실리콘에 비해서 전기 저항이 작기 때문에, 실리콘제 트랜지스터로 이루어지는 집적 회로에 비해서 보다 고속이고 소비 전력이 적은 집적 회로의 실현이 기대되고 있다.
한편, 투광성이 필요한 액정 표시 디바이스는 유리 기판과 같은 광투과성의 기판 상에 형성된다. 표시 소자의 명암 제어용 트랜지스터의 재료는 유리 기판 상에 균일하게 성막한 비정질 실리콘(amorphous silicon) 등의 박막 반도체이다. 이 중 소정의 부분 이외를 리소그래피 기술을 이용하여 선택적으로 박리하고, 잔존한 부분의 박막 반도체를 트랜지스터로서 가공하는 공정을 거쳐서 액정 표시 디바이스는 제조된다.
액정 표시 디바이스에는, 반도체 집적 회로에 요구되는 정도의 고집적도, 고속 동작 성능은 요구되지 않기 때문에, 비정질 실리콘을 이용한 박막 반도체로 이루어지는 디바이스이더라도 고속 동작성 등의 성능상의 문제는 없다. 그러나, 유리 기판 상에 비정질 실리콘을 형성하기 위해서는, 액정 디바이스를 구성하는 유리 기판으로서, 비정질 실리콘 성막시의 700℃ 정도의 고온에 견디는 비교적 고가의 유리를 사용할 필요가 있다.
그래서, 유리 기판에 반도체를 성막하는 대신에, 유리 기판 이외의 장소에서 미리 형성한 반도체 결정 등을 유리 기판 상의 소정의 위치에 배치함으로써, 액정 표시 디바이스용 트랜지스터를 형성하는 제안이 이루어지고 있다. 이는, 예를 들면 유리 기판 상 이외의 장소에서 형성한, 그 직경이 100㎚ 정도 내지 수㎛ 정도이고 길이가 수10㎛ 정도인 막대 형상의 반도체 결정의 미립분을 유리 기판 상의 소정의 위치에 소정의 배향성을 갖게 하여 배치하고, 이를 이용하여 표시 소자의 제어용 트랜지스터를 형성하고자 하는 것이다. 비특허 문헌 1은 반도체 결정의 미립분을 유리 기판 상의 소정의 위치에 소정의 배향성을 갖게 하여 배치하는 생각이 제안되고 있다.
<비특허 문헌 1>
인터넷 공지 문헌 http://www.nanosysinc.com/technology.html
발명의 개시
발명이 해결하고자 하는 과제
상기 비특허 문헌 1은 반도체 결정의 미립분을 유리 기판 상의 소정의 위치에 소정의 배향성을 갖게 하여 배치하기 위한 구체적인 수법에 대해서는 개시하고 있지 않다. 그런데, 카본 나노 튜브 및 막대 형상의 반도체 결정에는 원래 배향성이 없다. 이 때문에, 상기의 카본 나노 튜브를 사용하는 집적 회로의 제조 방법에 있어서도, 막대 형상의 미립 반도체 결정을 사용하는 표시 디바이스의 제조 방법에 있어서도, 미립 능동 소자 부재를 소정의 위치에 소정의 배향성(방향성)을 가지고 배치하는 것은 곤란하였다.
본 발명은 이러한 과제를 감안하여 이루어진 것으로서, 전자 디바이스의 제 조에 있어서, 피가공 기판 상의 적어도 하나의 소정의 위치에 소정의 방향성을 가지고 능동 소자 부재를 배치하는 것을 가능하게 하는 전자 디바이스의 제조 방법을 제공하는 것을 제 1 목적으로 한다.
또한, 본 발명은 상기 제조 기술을 이용하여 고성능 전자 디바이스의 저렴한 제공을 가능하게 하는 것을 제 2 목적으로 한다.
과제를 해결하기 위한 수단
이하, 본 발명에 따른 전자 디바이스 제조 방법에 대해서, 도면 중에 나타낸 부호를 인용하여 설명한다. 단, 본 발명의 구성은 당해 도면에 나타낸 실시형태 또는 해당하는 부호에 대응한 구성 요건을 포함하는 것에 한정되는 것은 아니다.
본 발명에 따른 전자 디바이스 제조 방법은, 전자 디바이스를 형성해야 하는 피가공 기판(20)에, 소정의 전극(P1~P3)이 적어도 하나 형성된 마스크(1)를 근접시키는 공정과, 상기 피가공 기판과 상기 마스크 사이에 미립 형상의 능동 소자 부재(AE)를 포함하는 유전성의 액체(12)를 충전하는 공정과, 상기 소정의 전극에 소정의 전압을 인가하는 공정과, 상기 액체 중의 상기 능동 소자 부재를 상기 피가공 기판에 고정 설치하는 공정을 거침으로써, 전자 디바이스를 제조하는 방법이다.
본 발명에 있어서는, 상기 액체 중에 산재하는 상기 미립 형상의 능동 소자 부재를, 마스크 상에 형성된 전극이 형성하는 전기장(EL, ER)의 작용에 의해, 상기 전극의 형상에 따른 소정의 위치에 소정의 방향성을 가지고 배치할 수 있다. 그리고, 상기 미립 형상의 능동 소자 부재를, 상기 배치된 상태에서 상기 피가공 기판 상에 고정 설치함으로써, 상기 미립 형상의 능동 소자 부재를 소정의 위치에 소정의 방향으로 고정 설치하는 것이 가능해진다.
본 발명에 따른 전자 디바이스 제조 방법에서는, 상기 능동 소자 부재를 트랜지스터로 하는 공정을 더 포함하는 방법으로 할 수도 있다. 또한, 본 발명에 있어서는, 상기 능동 소자 부재는 미립 막대 형상의 능동 소자 재료로 이루어질 수 있다.
본 발명에 있어서는, 상기 능동 소자 부재(AE)는 상기 미립 막대 형상의 능동 소자 재료(10)를 포위하는 절연 재료(11)를 더 포함할 수 있다. 본 발명의 일례로서, 상기 능동 소자 재료는 카본 나노 튜브를 포함할 수 있다. 이에 따라, 카본 나노 튜브의 낮은 저항 특성을 활용하여, 예컨대, 고속이고 소비 전력이 적은 반도체 집적 회로의 실현이 가능해진다.
본 발명의 일례로서, 상기 능동 소자 재료는 미립 막대 형상의 반도체를 포함할 수 있다. 이에 따라, 종래의 반도체 능동 소자 재료를 기판 상에서 형성하는 방법에 비해서 저렴한 기판의 사용이 가능하게 되어, 전자 디바이스를 저렴하게 제조하는 것이 가능해진다.
상기 능동 소자 부재는 그 외주에 광반응성 물질을 가질 수 있다. 또한, 상기 피가공 기판은 그 표면에 광반응성 물질을 가질 수 있다. 이 때, 상기 광반응성 물질로서 카르복실기, 술포기, 수산기, 불소 중 어느 하나를 포함하는 물질을 사용할 수 있다.
상기 액체 중의 상기 능동 소자 부재를 상기 피가공 기판에 고정 설치하는 공정은, 유전성의 액체 및 상기 피가공 기판으로의 광의 조사(IL)를 포함할 수 있다. 즉, 상기 능동 소자 부재의 외주, 혹은 상기 피가공 기판의 표면에 광반응성 물질을 갖는 경우에 있어서, 상기 광의 조사에 따른 광화학 반응에 의해, 상기 능동 소자 부재와 상기 피가공 기판의 표면을 화학적으로 강고하게 고정(고정 설치)하는 것이 가능해진다.
본 발명의 일례로서, 상기 마스크 상의 상기 전극은, 정전위를 인가하는 정전극과 부전위를 인가하는 부전극이 인접 배치된 복합 전극으로 할 수 있다. 또한, 상기 복합 전극은 제 1 전위를 인가하기 위한 일방향으로 연장하는 제 1 전극(P1C)과, 상기 제 1 전극의 양쪽에 상기 제 1 전극과 평행하게 배치되어, 제 1 전위와 반대성의 제 2 전위를 인가하기 위한 제 2 전극(P1R, P1L)으로 이루어질 수 있다.
이 경우, 양쪽 전극간에는, 제 1 전극으로부터 상기 양쪽에 배치되는 제 2 전극을 향해서 전기장이 형성된다. 이 때, 상기 피가공 기판 중 상기 제 1 전극과 대향하는 부분에서는 상기 전기장의 강도가 약하고, 이 때문에 상기 액체 중에 산재하는 상기 능동 소자 부재는 당해 부분에 집약된다. 이에 따라, 상기 능동 소자 부재를 상기 피가공 기판 중 상기 제 1 전극과 대향하는 부분에 선택적으로 집적시키는 것이 가능해진다.
또한, 상기 복합 전극에 인가하는 전위를 교류 전위로 할 수도 있다. 본 발명의 일례로서, 상기 마스크 상의 상기 전극을, 상기 능동 소자 부재를 상기 피가공 기판에 개별 설치하는 공정에 있어서 사용하는 광에 대하여 투명한 전극으로 할 수 있다.
이에 따라, 광의 조사에 따른 광화학 반응을 이용하여 상기 능동 소자 부재와 상기 피가공 기판의 표면을 화학적으로 고정 설치하는 경우에 있어서, 상기 전극에 대향하는 부분에 대해서도 상기 광의 조사가 용이해져, 상기 광화학 반응을 효율적으로 발생하게 하는 것이 가능해진다.
이 경우, 상기 투명한 전극은 금속 산화물 또는 금속 질화물로 이루어질 수 있다. 이에 따라, 조사하는 광이 자외선 등의 단파장의 광이더라도 상기 전극에 충분한 투광성을 갖게 할 수 있다.
혹은, 상기 투명한 전극은 다이아몬드막으로 이루어질 수 있다. 본 발명의 일례로서, 상기 유전성의 액체는 물을 주성분으로 할 수 있다. 이에 따라, 물의 특징인 높은 유전율을 이용하여, 상기 마스크 상의 상기 전극이 형성하는 전기장의 작용에 따른 상기 능동 소자 부재의 소정의 위치로의 배치를 보다 효율적으로 행하는 것이 가능해진다.
또한, 본 발명에 의하면, 상기한 본 발명의 전자 디바이스 제조 방법을 이용하여 제조한 전자 디바이스가 제공된다. 이에 따라, 저비용으로 고성능의 전자 디바이스가 실현된다.
발명의 효과
본 발명에 의하면, 카본 나노 튜브나 반도체 결정의 미립분 등의 미립 형상의 능동 소자 부재를, 피가공 기판 상의 소정의 위치에 소정의 방향성을 가지고 배 치하는 것이 가능해진다. 즉, 미립 형상의 능동 소자 부재를 전자 디바이스 중의 소정의 위치에 소정의 방향을 가지고 배열시키는 것이 가능해진다. 따라서, 본 발명에 의해, 종래는 그 위치 및 방향의 제어성의 곤란성 때문에 적용이 힘들었던 미립 형상의 능동 소자 부재의 전자 디바이스로의 응용이 가능해진다.
또한, 본 발명 중 미립 형상의 능동 소자 부재로서 특히 카본 나노 튜브를 포함하는 부재를 이용하는 발명에 의하면, 카본 나노 튜브의 낮은 전기 저항 특성에 의해, 종래의 실리콘제 트랜지스터로 이루어지는 집적 회로에 비해서 보다 고속이고 소비 전력이 적은 집적 회로의 실현이 가능해진다.
또한, 본 발명 중 미립 형상의 능동 소자 부재로서 특히 반도체 결정의 미립분 등을 포함하는 부재를 이용하는 발명에 의하면, 예컨대 액정 표시 디바이스 등의 표시 디바이스에 있어서, 종래 필요로 되고 있었던, 내열성이 높은 고가의 투명 기판을 필요로 하지 않고 표시 디바이스가 제조 가능해진다. 이에 따라, 표시 디바이스의 제조 비용을 삭감하여, 고성능인 표시 디바이스를 저렴하게 제공하는 것이 가능해진다.
또한, 본 발명 중 반도체 결정의 미립분 등을 포함하는 부재를 이용하는 발명을, 반도체 집적 회로의 제조에 이용할 수 있다. 이에 따라, 고가의 반도체 결정 기판을 이용하지 않고, 반도체 결정의 미립분으로 이루어지는 능동 소자를 이용하여, 고성능의 반도체 집적 회로를 저렴하게 제공하는 것이 가능해진다.
도 1은 본 발명의 표시 디바이스 제조 방법의 사용에 적합한 전극 패턴 P1~P3을 부착한 마스크(1)를 나타내는 도면,
도 2는 도 1에 나타낸 마스크(1) 상의 전극 패턴 P1의 확대도를 나타내는 도면,
도 3은 본 발명의 표시 디바이스 제조 방법의 사용에 적합한 미립 형상의 능동 소자 부재 AE의 일례를 나타내는 도면,
도 4는 피가공 기판(20)에 대하여 마스크(1)를 대향 배치시키고, 그 간극에 유전성 액체(12)를 채운 상태를 나타내는 도면,
도 5는 도 4에 나타낸 피가공 기판(20)과 마스크(1) 사이의 유전성 액체(12) 및 능동 소자 부재 AE1~3의 전극 패턴 P1(P1C 등) 근방의 확대 단면도를 나타내는 도면으로, 도 5(a)는 전극 패턴 P1C 등에 전위가 인가되어 있지 않은 상태를 나타내고, 도 5(b)는 전극 패턴 P1C 등에 전위가 인가된 상태를 나타내는 도면,
도 6은 능동 소자 부재 AE2 등이 피가공 기판(20) 상의 소정 위치에 소정의 방향으로 배치된 상태를 나타내는 도면,
도 7(a)~(f)는 본 발명의 전자 디바이스 제조 공정 순서를 따라 설명하는 프로세스 단계를 나타내고, 각각, 피가공 기판(20)의 확대 상면을 나타내는 도면,
도 8(a)~(f)는 도 7(a)~(f)에 대응하여, 본 발명의 전자 디바이스 제조 공정의 순서를 따라 설명하는 프로세스 단계를 나타내고, 각각, 피가공 기판(20)의 확대 단면을 나타내는 도면.
부호의 설명
1 : 마스크 2: 마스크의 패턴면
P1~3 : 패턴 전극 P1C : 중심 전극
P1L, P1R : 양단 전극 AE, AE2 : 능동 소자 부재
10 : 능동 소자 재료 11 : 절연막
IL : 광조사 LS : 광원
TG : 게이트 전극 ES : 소스 전극
ED : 드레인 전극 PR1 및 PR2 : 포토레지스트
발명을 실시하기 위한 최선의 형태
이하, 본 발명의 바람직한 실시형태의 일례에 관하여 도면을 참조하여 설명한다. 도 1은 본 예에서 사용하는 전극 부착 마스크를 나타내는 도면이다. 석영 기판 등의 경질이고 열팽창 계수(선팽창 계수)가 작은 투명 재료로 이루어지는 마스크 기판(1)의 패턴면(2)의 소망하는 위치에는, 소정 형상의 전극으로 이루어지는 패턴 전극 P1, P2, P3이 형성되어 있다.
도 2는 이 중 패턴 전극 P1을 확대하여 나타낸 도면이다. 패턴 전극 P1은 도 2 중 상하 방향으로 연장하는 중심 전극(제 1 전극) P1C를 중심으로, 그 좌우 양쪽에 양단 전극(제 2 전극) P1R, P1L이 형성된 것이다. 중심 전극 P1C에는 마스크(1)의 패턴면(2) 상에 형성된 정극 배선 LP가 접속되고, 한편, 양단 전극 P1R, P1L에는 패턴면(2) 상에 형성된 부극 배선 LM이 접속된다. 그리고, 정극 배선 LP 및 부극 배선 LM은, 도 1에 나타낸 바와 같이, 각각 패턴면(2) 상의 접속 단자 TP0, TM0에 배선되어 전기적으로 접속된다.
또한, 도 2에는 패턴 전극 P1의 확대도만을 나타냈지만, 다른 패턴 전극 P2, P3에 대해서도 그 상세한 것은 도 2에 나타낸 패턴 전극 P1과 마찬가지이다. 또한, 마스크(1)의 패턴면(2)에는, 간략화를 위해서 패턴 전극 P1~3을 3개만 나타내고 있지만, 실제의 전자 디바이스 제조용 마스크에 있어서는, 그 수는 수만~수억개 형성되는 것은 말할 필요도 없다.
다음에, 도 3을 이용하여 본 발명에서 사용하는 미립 형상의 능동 소자 부재 AE에 대해서 설명한다. 미립 형상의 능동 소자 부재 AE는 그 중심부가 능동 소자 재료(10)로서의 카본 나노 튜브 또는 막대 형상의 반도체 결정으로 되어 있는 것이다. 그리고, 필요에 따라서, 그 주위가 절연성의 박막(11)에 의해 덮여진 것을 사용한다.
여기서, 능동 소자 재료(10)로서 반도체 결정을 사용하는 경우에는, 그 반도체 결정으로서는, 예를 들면 막대 형상의 실리콘 단결정을 사용한다. 그 직경은 예를 들어 10㎚ 정도 내지 10㎛ 정도이고, 그 길이는 예를 들어 100㎚ 정도 내지 수10㎛ 정도로 한다. 이들 조건은 능동 소자 재료(10)를 적용하는 전자 디바이스의 조건에 따라, 즉 동작 속도나 필요한 전류량에 따라 최적의 값을 선택한다.
이 때, 능동 소자 재료(10)를 포위하는 절연성의 박막(11)으로서는, 예를 들어 이산화 규소나 질화 규소 등의 실리콘과의 결합성이 양호한 재료를 사용하는 것이 바람직하다. 또한, 능동 소자 재료(10)로서 비소화 갈륨이나 인화 인듐 등의 다른 반도체 결정을 사용할 수도 있다.
능동 소자 재료(10)가 카본 나노 튜브인 경우에는, 주위의 절연성 박막(11)으로서는, 탄화 수소나 염소 또는 불소를 포함하는 탄화 수소의 박막을 사용한다. 이 경우, 이들 박막은 카본 나노 튜브를 구성하는 탄소 원자와, 적어도 부분적으로 화학적으로 결합한 것이 바람직하다.
능동 소자 부재 AE의 주위(상기 절연막을 형성하는 경우에는 그 절연막의 주위)에는, 필요에 따라서 소정의 관능기를 결합시켜 놓는다. 이 관능기로서, 예를 들면 카르복실기, 술포기, 수산기, 불소 중 어느 하나 이상을 사용할 수 있다.
능동 소자 재료(10)가 카본 나노 튜브인 경우에는, 그 주위의 절연성 박막(11)의 재료인 탄화 수소나 염소 또는 불소를 포함하는 탄화 수소의 박막에 대하여, 이들 관능기를 직접 결합시켜서 형성할 수 있다.
또한, 절연성 박막(11)을 사용하지 않는 경우에 있어서도, 능동 소자 재료(10)인 카본 나노 튜브를 구성하는 탄소 원자의 적어도 일부에, 이들 관능기를 결합시켜서 형성할 수 있다. 혹은, 카본 나노 튜브 중의 탄소 원자끼리의 결합의 결함 부분에 선택적으로 이들 관능기를 결합시켜서 형성할 수도 있다.
능동 소자 재료(10)가 반도체 결정인 경우에는, 이들 관능기를 그 주위의 절연성 박막(11)의 재료인 이산화 규소의 박막에 대하여 직접 결합시키거나, 혹은 실란 화합물을 통해 결합시켜서 형성할 수 있다. 또한, 절연성의 박막(11)을 사용하지 않는 경우에 있어서도, 이들 관능기를 실리콘 등의 반도체 표면에 직접 결합시키거나, 혹은 실란 화합물을 통해 결합시켜서 형성할 수 있다.
이들 능동 소자 부재 AE는 임의의 공지의 제조 방법에 의해 제조된다. 그리고, 능동 소자 부재 AE는 물(순수한 물) 또는 비이온성의 물질을 용해한 수용액(이하, 「유전성 액체」라고 함)에 혼입된다. 유전성 액체 중의 능동 소자 부재 AE의 농도는, 한 변이 수10㎚인 입방체 중에 1개 정도의 비율부터, 한 변이 수100㎛인 입방체 중에 1개 정도의 비율까지로 제조하는 전자 디바이스의 종류 및 능동 소자 부재 AE 자체의 크기에 따라 상이하다.
계속해서, 도 4에 나타낸 바와 같이, 전자 디바이스를 제조해야 하는 피가공 기판(20)에 대하여 마스크(1)의 패턴면(2)을 대향 배치시키고, 그 간극에 상기 능동 소자 부재 AE가 산재하는 유전성 액체(12)를 채운다. 이 대향에 있어서는, 유전성 액체(12)의 액 중에 있어서, 마스크(1)와 피가공 기판(20)을 대향시켜서 근접시키는 것도 가능하거나, 혹은, 대기 중에 있어서 어느 정도 근접하게 배치한 마스크(1)와 피가공 기판(20) 사이에 유전성 액체(12)를 유입시키고, 그 후에 소정의 간격까지 양쪽을 근접시키는 것도 가능하다.
마스크(1)의 패턴면(2) 상의 접속 단자 TP0, TM0에는 각각 정전극 TP 및 부전극 TM이 접속된다. 이에 따라, 상술한 마스크(1)의 패턴면(2) 상의 패턴 전극 P1~3에는 소정의 전위가 인가된다.
도 5는 패턴 전극 P1으로의 상기 전위의 인가에 따른 작용을 나타내는 도면이다. 도 5(a)는 마스크(1)와 피가공 기판(20)의 간극에 있는 유전성 액체(12) 중의 능동 소자 부재 AE1, AE2, AE3의, 패턴 전극 P1으로의 전위의 인가 전의 상태를 나타내는 도면이다. 능동 소자 부재 AE1~3에는 원래 배향성이 없기 때문에, 전위 인가 전에 있어서는 유전성 액체(12) 중의 능동 소자 부재 AE1~3는 임의의 위치에 임의의 방향으로 똑같이 랜덤하게 분포해 있다.
이에 반하여, 도 5(b)는 패턴 전극 P1 중 중심 전극(제 1 전극) P1C에는 정의 전위를 인가하고, 양단 전극(제 2 전극) P1L, P1R에는 부의 전위를 인가한 상태를 나타내는 도면이다. 이 때, 유전성 액체(12) 중에는 중심 전극 P1C로부터 양단 전극 P1L, P1R을 향해서 전기장 EL, ER이 형성된다.
여기서, 유전성 액체(12)를 물을 주성분으로 하는 액체로 하면, 그 비유전율은 약 80이며, 피가공 기판(20)인 실리콘이나 유리의 비유전율(12~20정도)에 비해서 크다. 이 때문에, 형성되는 전기장 EL, ER은 피가공 기판(20)에 그다지 영향을 주지 않고, 즉 피가공 기판(20)에 침입하지 않고, 유전성 액체(12) 중에 도 5(b)에 나타낸 바와 같이 형성된다. 그 결과, 피가공 기판(20) 상의 중심 전극(제 1 전극) P1C에 대향하는 부분에 있어서는, 형성되는 전기장 EL, ER의 강도가 약해진다.
여기서, 미립 형상의 능동 소자 부재 AE의 비유전율은, 그것이 카본 나노 튜브인 경우에는 2~3정도이고, 미소 실리콘 결정인 경우에는 12이며, 어떤 경우에 있어서도 물의 비유전율보다 작다. 따라서, 하나의 효과로서, 이들 미립 형상의 능동 소자 부재 AE는 상기의 전기장 EL, ER이 강한 부분에 존재하기 보다도, 전기장 EL, ER이 약한 부분에 존재하는 편이 에너지적으로 안정하여, 능동 소자 부재 AE2는 상기 전기장 EL, ER로 밀려 나와지도록, 상술한 피가공 기판(20) 상에 있어서 중심 전극 P1C에 대향하는 부분에 집적된다.
또한, 능동 소자 부재 AE2가 가늘고 긴 막대 형상의 형상을 갖는 경우에는, 그 막대 형상의 능동 소자 부재 AE가 가장 에너지적으로 안정하게 되기 위해서는, 그 모두가 상술한 전기장 EL, ER의 약한 부분에 포섭되는 것이 필요하다. 그리고, 그 결과로서 능동 소자 부재 AE2는 중심 전극 P1C와 평행하게 배향하고, 중심 전극 P1C와 대향하는 피가공 기판(20) 상에 배치되게 된다.
이 때, 중심 전극 P1C와 양단 전극 P1L, P1R의 사이에 인가하는 전위를 교류 전위로 할 수도 있다. 이 경우에는, 에너지적으로 준안정한 상태(위치 및 방향)에 체류하고 있는 능동 소자 부재 AE2에 대하여, 전위의 부호 반전의 타이밍마다 미소한 자극을 줄 수 있어, 상기의 가장 안정한 상태로의 이동을 촉진할 수 있다. 또한, 중심 전극 P1C와 양단 전극 P1L, P1R의 사이에 인가하는 전위는, 소정의 바이어스 전위에 대하여 교류 전위가 가산된 바와 같은, 이른바 직류 오프셋이 가해진 교류 전위로 할 수도 있다.
도 4에 나타낸 바와 같이, 수은 램프 등의 광원 LS를 이용하여, 이 상태의 마스크(1) 및 피가공 기판(20) 및 유전성 액체(12)에 대하여 광의 조사를 실행한다. 상술한 바와 같이, 능동 소자 부재 AE2의 주위에 소정의 관능기가 결합되어 있는 경우에는, 능동 소자 부재 AE2와 피가공 기판(20)은, 이러한 광조사에 따른 상기 관능기의 광반응에 의해 화학적으로 결합하게 된다.
예컨대, 관능기로서 카르복실기를 사용하는 경우, 능동 소자 부재 AE2에 마련된 카르복실기와, 일반적으로 피가공 기판(20) 상에 존재하는 수산기가 광화학 반응에 의해 에스테르 결합하여, 화학 결합을 형성하게 된다. 이는 술포기를 관능기로서 사용하는 경우에도 마찬가지이다.
또한, 이러한 광화학 반응에 의한 능동 소자 부재 AE2의 피가공 기판(20)으로의 고정 설치를 효율적으로 실행하기 위해서는, 피가공 기판(20) 측에도 광화학 반응에 적합한 관능기를 결합시켜 놓는 것이 바람직하다. 전자 디바이스의 제조에 있어서는, 피가공 기판(20)의 표면은 실리콘, 이산화 규소, 이산화 규소를 주성분으로 하는 유리인 것이 많기 때문에, 이들에 대한 관능기의 결합은 상술과 마찬가지의 방법으로 실행할 수 있다.
또한, 이러한 광화학 반응을 효율적으로 발생하도록 하기 위해서는, 조사하는 광은 보다 높은 에너지의 자외선인 것이 바람직하다. 또한, 능동 소자 부재 AE2와 피가공 기판(20) 사이에서의 광화학 반응은, 패턴 전극 P1 중의 중심 전극 P1C의 바로 아래(중심 전극 P1C에 대향하는 피가공 기판(20) 상)의 영역에서 발생하게 되기 때문에, 중심 전극 P1C가 차광성의 전극이면, 이 영역으로 조사되어야 하는 광의 대부분이 차폐되어, 광화학 반응의 효율이 저하해 버릴 우려가 있다.
그래서, 중심 전극 P1C 또는 양단 전극 P1L, P1R을, 이 조사광에 대하여 투명한 전극으로 함으로써, 이 광화학 반응의 효율 저하를 방지할 수 있다. 이 경우, 투명 전극은 자외선에 대한 투과율이 양호한, 산화 마그네슘이나 산화 주석 등의 금속 산화물이나, 질화 알루미늄 등의 금속 질화물로 형성하는 것이 바람직하다. 또는, 이러한 투명 전극으로서 다이아몬드 박막을 사용할 수도 있다. 또한, 피가공 기판(20)이 투명하면, 피가공 기판(20) 측으로부터 상기 광조사를 실행할 수 있다. 이 경우에는, 중심 전극 P1C 또는 양단 전극 P1L, P1R이 불투명한 재질로 이루어지는 전극이더라도 하등의 문제는 없다. 또한, 능동 소자 부재 AE2의 피 가공 기판(20)으로의 고정 설치를 촉진하는 수단은, 상술한 광화학 반응에 한정되는 것은 아니다. 예를 들면, 광조사를 대신하여, 유전성 액체(12) 및 피가공 기판(20)의 전체 또는 일부에 대하여 마이크로파와 같은 에너지선을 조사하고, 소정의 관능기를 마이크로파에 의해 여기하여 화학 반응을 발생시켜, 고정 설치를 행하는 것으로 해도 된다.
그런데, 상기에서는 유전성 액체(12)의 주성분은 물이라고 했지만, 이 유전성 액체(12)는 비유전률이 높고 자외선에 대하여 투명한 액체이면, 물 이외를 주성분으로 하는 액체를 사용하는 것도 가능한 것은 말할 필요도 없다. 따라서, 예를 들면, 불소를 함유함으로써 자외선에 대한 투과율이 향상하고, 또한 비유전률이 높여진 유기 용매를 사용할 수도 있다.
또한, 피가공 기판(20) 상에 기존의 회로 패턴이 존재하고, 그 패턴에 위치 정렬하여 본 발명에 따른 능동 소자 부재 AE의 형성을 행할 필요가 있는 경우에는, 마스크(1) 상에 위치 정렬용 마크를 형성해 놓고, 도시하지 않은 현미경 등에 의해 피가공 기판(20) 상의 기존의 회로 패턴 또는 위치 정렬용 마크 사이에서의 정렬을 실행하는 것이 바람직하다. 그리고, 당해 위치 정렬을 실행한 후에 상기 광조사를 행하여, 피가공 기판(20) 상의 소정의 위치에 능동 소자 부재 AE2를 고정 설치한다.
또한, 패턴 전극 P1 근방 이외에서는 능동 소자 부재 AE를 이동시키는 전기장은 형성되지 않기 때문에, 패턴 전극 P1 근방 이외에 존재하는 능동 소자 부재 AE1, AE3은 패턴 전극 P1에 의해 형성되는 전기장의 영향을 받지 않고, 임의의 위 치 및 방향성을 유지한 채로 유전성 액체(12) 중에 계속해서 부유하게 된다. 따라서, 상술한 광조사를 행하더라도, 그 부분에 부유하는 능동 소자 부재 AE1, AE3는 피가공 기판(20)에 고정 설치되는 일은 없다.
상기 고정 설치가 완료한 후, 마스크(1)를 피가공 기판(20)의 대향 위치로부터 제거하고, 피가공 기판(20)을 도시하지 않은 세정 장치에서 순수한 물 등의 세정액으로 세정한다. 이 세정에 의해, 상기 피가공 기판(20)에 고정 설치되지 않고서 유전성 액체(12) 중에 잔존한 능동 소자 부재 AE1, AE3는 피가공 기판(20)에 잔존하지 않고 제거된다. 한편, 피가공 기판(20)에 고정 설치된 능동 소자 부재 AE2는 상기 세정에 의해서는 제거되지 않고, 세정 공정 후에도 피가공 기판(20) 상에 존속하게 된다.
또한, 상기 세정은 반드시 전용 세정 장치로 실행할 필요는 없고, 도 4에 나타낸 바와 같이, 피가공 기판(20)과 마스크(1)를 대향시켜서 필요에 따라 광조사를 실행하는 장치에 세정 기능을 갖게 할 수도 있다. 또한, 세정액도 상기 순수한 물에 한정되는 것은 아니고, 피가공 기판(20)에 능동 소자 부재 AE2 등을 고정 설치하도록 하는 상기 결합을 절단하는 세정액이면, 어떠한 세정액을 사용할 수도 있다. 세정 후, 피가공 기판(20)을, 예를 들어 50℃~100℃ 정도로 가열하여, 세정액을 건조시킨다. 또한, 상기 세정액으로의 세정 후에, IPA(이소프로필알콜) 등의 건조하기 쉬운 액체로 린스를 실행하여 상기 건조를 촉진시킬 수도 있다.
상기 세정 공정을 거쳐서, 유전성 액체(12) 및 그에 포함되는 불필요한 능동 소자 부재 AE1, AE3 등을 제거한 상태의 피가공 기판(20)을 도 6에 나타낸다. 피 가공 기판(20) 상에는, 상기한 바와 같이 대향 배치된 도 1에 나타낸 마스크(1) 상의 패턴 전극 P1, P2, P3의 각 위치 및 방향성에 대응하고, 그에 대응하는 위치에 그와 평행하게 능동 소자 부재 AE2 등이 고정 설치된 영역 AEP1, AEP2, AEP3이 형성되어 있다.
이들 능동 소자 부재 AE2 등은 반도체나 양호한 도체로서의 성질을 갖는 것이기는 하지만, 트랜지스터 등의 능동 소자로서의 기능은 아직 갖고 있지 않다. 그래서, 이들 능동 소자 부재 AE2 등을 능동 소자로 하고, 또한 그것들에게 신호 배선 등을 공급하여, 피가공 기판(20)을 전자 디바이스로서 완성시키기 위한 공정이 필요하게 된다.
이하, 이 전자 디바이스 제조 공정에 대해서 도 7 및 도 8을 이용하여 설명한다.
도 7(a)는 도 6에 나타낸 피가공 기판(20) 상의 영역 AEP2 근방의 확대도로서, 도 6에 대하여 90° 회전한 배치를 나타낸다. 이하의 도 7(b)~도 7(f)는 전자 디바이스 제조의 프로세스 단계를 나타낸다.
도 8(a)~도 8(f)도 마찬가지로 전자 디바이스 제조의 프로세스 단계를 나타내고, 도 7(a)~도 7(f)에 대응한다. 도 8(a)~도 8(f)에서는 능동 소자 부재 AE2의 긴 쪽을 따라 절단한 피가공 기판(20)의 단면도를 나타내고 있다.
도 8(a)에 나타내는 바와 같이, 처음에 능동 소자 부재 AE2는 능동 소자 재료(10)의 주위에 절연 성능 박막(11)이 형성된 상태이다. 이 상태의 피가공 기판(20) 상에 유기 재료 등으로 이루어지는 희생막(21)을 형성하고, 그 위에 포토레 지스트 PR1을 형성한다. 그리고, 광노광 장치 등을 사용하여 포토레지스트 PR1 상에 소정의 패턴을 노광하고, 현상ㆍ에칭 공정을 거쳐서 도 7(b) 및 도 8(b)에 나타내는 바와 같이, 그 부분만 희생막(21)이 제거된 게이트용 개구 패턴 OG를 형성한다. 이 때, 능동 소자 부재 AE2 상의 절연성의 박막(11)은 제거되지 않는 것으로 한다.
계속해서, 도 8(c)에 나타내는 바와 같이, 피가공 기판(20) 상에 알루미늄이나 텅스텐 등의 금속, 폴리 실리콘 등의 반도체 재료, 혹은 도전성 유기 재료 등의 배선 재료(22)를 똑같이 성막하고, 또한 CMP(화학 기계 연마)나 에치백 처리 등을 사용하여, 게이트용 개구 패턴 OG 부분에 매립된 배선 재료(게이트 전극 TG)(22) 이외의 배선 재료(22)를 제거한다. 게이트용 개구 패턴 OG에만 배선 재료(22)가 존재하여 게이트 전극 TG가 형성된 상태를 도 7(c)에 나타낸다.
그 후, 도 8(d)에 나타내는 바와 같이, 피가공 기판(20) 상에 질화 실리콘 등의 절연막(23)을 똑같이 성막한 후, 위쪽으로부터의 선택적 에칭을 이용하여 절연막(23)의 대부분을 제거한다. 이 때, 게이트 전극 TG의 측벽 부분은 성막시의 절연막(23)의 상하 방향의 두께가 두껍기 때문에, 도 7(d)에 나타내는 바와 같이, 상기 위쪽으로부터의 선택적 에칭을 거친 후에도 게이트 전극 TG의 측벽 부분에는 절연막(23e)이 부분적으로 잔존한다.
또한, 이러한 에칭에 있어서, 능동 소자 부재 AE2 상의 절연성 박막(11)도 더불어 제거한다. 그리고, 필요에 따라서, 능동 소자 부재 AE2 중, 도 7(d)에서 노출하고 있는 부분, 즉 게이트 전극 TG 및 그 측벽에 형성된 절연막으로 덮여져 있지 않은 부분에 대하여 불순물을 주입하는 공정을 실행한다.
이에 따라, 능동 소자 부재 AE2를, 게이트 전극 TG를 게이트로 하고, 그 양단의 상기 노출 부분을 소스 및 드레인으로 하는 전계 효과형 트랜지스터로 할 수 있다. 또한, 능동 소자 부재 AE2가 반도체 결정으로 이루어지는 경우에는, 필요에 따라서 이러한 상태의 피가공 기판(20) 상에, 예를 들어 코발트, 티탄 등의 금속을 똑같이 성막하고, 기판을 가열하여 반도체 결정을 구성하는 반도체와 이들 금속의 합금화를 행할 수도 있다.
상기 예에 있어서는, 이 전계 효과형 트랜지스터의 게이트 산화막은 당초부터 능동 소자 부재 AE2의 주위에 형성되어 있던 이산화 규소막 혹은 유기 재료로 이루어지는 절연막(11)이라고 하였다. 그러나, 예컨대, 도 7(a) 및 도 8(a)에 나타낸 상태의 능동 소자 부재 AE2에 대하여, 위쪽으로부터의 선택성을 갖는 에칭을 행하여 그 표면의 절연막(11)을 제거하고, 대신에 새롭게 형성한 절연막을 사용할 수도 있다. 이 절연막의 형성은, 예를 들면 열산화나 CVD에 의해 실행할 수 있다. 이 경우, 게이트 절연막으로서 불순물 오염이 적은 양호한 막을 사용할 수 있다고 하는 장점이 있다.
또한, 상기와 같이, 제조 공정의 도중에 능동 소자 부재 AE2의 주위의 절연막(11)을 제거하는 것을 전제로 하면, 능동 소자 부재 AE2로서 절연막(11)을 갖지 않는, 즉 능동 소자 재료(10)로만 이루어지는 능동 소자 부재 AE2를 사용하는 것으로 해도 된다. 이 경우에는, 능동 소자 부재 AE2를 상기 방법에 의해 피가공 기판(20) 상에 고정 설치한 후에, 상기와 같이 능동 소자 부재 AE2의 표면에 절연막 을 형성하게 된다.
다음에, 이 상태의 피가공 기판(20) 상에 유기 재료 또는 이산화 규소로 이루어지는 절연막(24)을 성막하고, 그 위에 포토레지스트 PR2를 형성한다. 그리고, 광노광 장치 등을 사용하여, 포토레지스트 PR2에 재차 소정의 패턴을 노광하고, 현상 및 에칭 공정을 거쳐서, 포토레지스트 PR2 및 절연막(24) 상에 도 7(e) 및 도 8(e)에 나타내는 바와 같이, 소스 개구 패턴 OS, 드레인 개구 패턴 OD 및 2개의 게이트 접속용 개구 패턴 OG1, OG2를 형성한다.
또한, 도 8(e) 중의 절연막(23a, 23b)은 상술한 도 7(d) 중의 게이트 전극 TG의 측벽에 잔존한 절연막(23e)에 대응한다. 포토레지스트 PR2를 박리한 후, 피가공 기판(20) 상에는 알루미늄, 텅스텐 또는 구리 등의 배선 재료를 똑같이 형성한다. 그리고, CMP(화학 기계 연마) 등을 사용하여, 상기의 각 개구 패턴 OS, OD, OG1, OG2 부분에 매립된 배선 재료 ES, ED, EG1, EG2를 제외하고 배선 재료를 제거한다.
이에 따라, 트랜지스터의 형성 및 그것에 전극 ES, ED, EG1, EG2를 부가하는 공정이 완료한다. 이 후, 피가공 기판(20) 상에 형성된 각 트랜지스터의 전극 ES, ED, EG1, EG2를, 소정의 관계를 가지고 서로 결합하는 배선을 형성함으로써, 전자 디바이스가 완성된다. 또한, 각 트랜지스터의 전극 ES, ED, EG1, EG2에 대하여, 신호 배선을 형성하는 공정은 공지된 통상의 반도체 집적 회로 등의 제조 공정과 동일하므로, 설명은 생략한다.
본 발명의 전자 디바이스 제조 방법에 의해 제조 가능한 전자 디바이스는 DRAM, 플렉서블 메모리 등의 메모리 디바이스, CPU(Central Processing Unit), DSP(Digital Signal Processor), ASSP(Application Specific Standard Processor) 등의 로직 디바이스, 액정 표시 디바이스, EL 표시 디바이스, 플라즈마 표시 디바이스, 은이온의 석출 작용을 이용하는 이른바 전자 페이퍼 등의 각종 전자 디바이스에 이른다. 또한, 이들 각종 전자 디바이스에 고유의 제조 공정에 대해서는, 각각의 공지된 제조 공정을 사용하는 것이 가능하기 때문에, 설명은 생략한다.
또한, 상기한 트랜지스터의 형성 공정은 본 발명의 전자 디바이스 제조 방법에 있어서 필수 공정은 아니다. 일례로서, 본 발명의 전자 디바이스 제조 방법은, 피가공 기판(20) 상의 소정 위치에 형성한 상술한 능동 소자 부재 AE2를 다이오드로 하는 공정을 포함하는 것이더라도 무방하다. 또한, 상기 실시예에서는, 능동 소자 재료(10)로의 불순물의 주입 공정을 능동 소자 재료(10)의 피가공 기판(20) 상으로의 고정 설치 후에 행하는 것으로 했지만, 능동 소자 재료(10)의 피가공 기판(20) 상으로의 고정 설치 전에 당해 불순물의 주입 공정을 행할 수도 있다. 그 일례로서는, 능동 소자 재료(10)의 형성 방법으로서, 막대 형상의 능동 소자 재료(10)의 한쪽 단으로부터 다른쪽 단을 향해서 성장시키는 방법을 채용하고, 또한, 그 형성 분위기 중의 불순물 농도를 변경하면서 당해 성장을 실행하여, 막대 형상의 능동 소자 재료(10)의 긴 쪽 방향의 위치에 따라 불순물 농도를 변경시키는 방법을 채용할 수 있다. 이에 따라, 예컨대 그 중앙부가 p형 반도체이고, 그 양단이 n형 반도체인 능동 소자 재료(10)를 형성할 수 있다. 이러한 능동 소자 재료(10)를 사용함으로써, 피가공 기판(20) 상에 막대 형상의 능동 소자 재료를 고정 설치 한 후의 불순물의 주입 공정을 생략하는 것이 가능해진다.
본 발명의 전자 디바이스 제조 방법에 있어서, 상기 능동 소자 재료(10)의 표면에 금속이나 반도체를 전극으로서 형성하고, 그 접합간의 정류 특성을 이용하여 이를 다이오드로 할 수 있다. 그리고, 하나의 능동 소자 부재 AE2의 양단에 각각 이러한 다이오드를 형성하면, 2개의 다이오드가 2개 직렬로 또한 반대 특성으로 배열되게 되고, 즉 백투백(back to back)형 다이오드가 형성되게 된다. 그리고, 이러한 백투백형 다이오드는, 예컨대 액정 표시 디바이스의 각 표시 소자의 제어용의 액티브 소자로서 사용 가능한 것이다.
또한, 본 발명은 상술한 실시형태에 한정되지 않고, 본 발명의 요지를 일탈하지 않는 범위에서 여러 가지의 구성을 취할 수 있는 것은 물론이다.
본 발명에 의해, 종래는 그 위치 및 방향의 제어성의 곤란성 때문에 적용이 힘들었던 미립 형상의 능동 소자 부재의 전자 디바이스로의 응용이 가능해져, 미립 형상의 능동 소자 부재를 이용한 고성능 전자 디바이스의 제조가 가능해진다.
카본 나노 튜브를 포함하는 능동 소자 부재를 이용함으로써, 종래의 실리콘제 트랜지스터로 이루어지는 집적 회로에 비해서 보다 고속이고 소비 전력이 적은 집적 회로를 제조하는 것이 가능해진다.
반도체 결정의 미립분 등을 포함하는 능동 소자 부재를 이용함으로써, 예컨대, 고성능의 표시 디바이스나 메모리 디바이스를 저렴하게 제공하는 것이 가능해 진다.

Claims (24)

  1. 전자 디바이스의 제조 방법으로서,
    피가공 기판에, 소정의 전극이 적어도 하나 형성된 마스크를 근접시키는 공정과,
    상기 피가공 기판과 상기 마스크의 사이에, 미립 형상의 능동 소자 부재를 포함하는 유전성의 액체를 충전하는 공정과,
    상기 소정의 전극에 소정의 전압을 인가하는 공정과,
    상기 액체 중의 상기 능동 소자 부재를 상기 피가공 기판에 개별 설치하는 공정
    을 포함하는 것을 특징으로 하는 전자 디바이스 제조 방법.
  2. 제 1 항에 있어서,
    상기 능동 소자 부재는 미립 막대 형상의 능동 소자 재료인 것을 특징으로 하는 전자 디바이스 제조 방법.
  3. 제 2 항에 있어서,
    상기 능동 소자 부재는 상기 미립 막대 형상의 능동 소자 재료를 포위하는 절연 재료를 더 포함하는 것을 특징으로 하는 전자 디바이스 제조 방법.
  4. 제 2 항에 있어서,
    상기 능동 소자 재료는 카본 나노 튜브인 것을 특징으로 하는 전자 디바이스 제조 방법.
  5. 제 2 항에 있어서,
    상기 능동 소자 재료는 미립 막대 형상의 반도체인 것을 특징으로 하는 전자 디바이스 제조 방법.
  6. 제 1 항에 있어서,
    상기 능동 소자 부재는 그 외주에 광반응성 물질을 갖는 것을 특징으로 하는 전자 디바이스 제조 방법.
  7. 제 6 항에 있어서,
    상기 광반응성 물질은 카르복실기, 술포기, 수산기 및 불소로 이루어지는 군 으로부터 선택된 적어도 한 종류를 포함하는 것 특징으로 하는 전자 디바이스 제조 방법.
  8. 제 1 항에 있어서,
    상기 피가공 기판은 그 표면에 광반응성 물질을 갖는 것을 특징으로 하는 전자 디바이스 제조 방법.
  9. 제 8 항에 있어서,
    상기 광반응성 물질은 카르복실기, 술포기, 수산기 및 불소로 이루어지는 군으로부터 선택된 적어도 한 종류를 포함하는 것을 특징으로 하는 전자 디바이스 제조 방법.
  10. 제 6 항에 있어서,
    상기 액체 중의 상기 능동 소자 부재를 상기 피가공 기판에 개별 설치하는 공정은, 유전성의 액체 및 상기 피가공 기판으로의 광의 조사를 포함하는 것을 특징으로 하는 전자 디바이스 제조 방법.
  11. 제 10 항에 있어서,
    상기 마스크 상의 상기 전극은, 상기 능동 소자 부재를 상기 피가공 기판에 개별 설치하는 공정에 있어서 사용하는 광에 대하여 투명한 전극인 것을 특징으로 하는 전자 디바이스 제조 방법.
  12. 제 11 항에 있어서,
    상기 투명한 전극은 금속 산화물 또는 금속 질화물로 이루어지는 것을 특징으로 하는 전자 디바이스 제조 방법.
  13. 제 11 항에 있어서,
    상기 투명한 전극은 다이아몬드막으로 이루어지는 것을 특징으로 하는 전자 디바이스 제조 방법.
  14. 제 1 항에 있어서,
    상기 마스크 상의 상기 전극은, 정전위를 인가하는 정전극과 부전위를 인가하는 부전극이 인접 배치된 복합 전극인 것을 특징으로 하는 전자 디바이스 제조 방법.
  15. 제 14 항에 있어서,
    상기 복합 전극에 인가하는 전위가 교류 전위인 것을 특징으로 하는 전자 디바이스 제조 방법.
  16. 제 14 항에 있어서,
    상기 복합 전극은, 제 1 전위를 인가하기 위한 일방향으로 연장하는 제 1 전극과, 상기 제 1 전극의 양쪽으로 상기 제 1 전극과 평행하게 배치되어, 제 1 전위와 반대 극성의 제 2 전위를 인가하기 위한 제 2 전극으로 이루어지는 것을 특징으로 하는 전자 디바이스 제조 방법.
  17. 제 16 항에 있어서,
    상기 복합 전극에 인가하는 전위가 교류 전위인 것을 특징으로 하는 전자 디바이스 제조 방법.
  18. 제 1 항에 있어서,
    상기 유전성의 액체는 물을 주성분으로서 갖는 것을 특징으로 하는 전자 디바이스 제조 방법.
  19. 제 1 항에 있어서,
    상기 유전성의 액체는 유기 용매를 주성분으로서 갖는 것을 특징으로 하는 전자 디바이스 제조 방법.
  20. 제 1 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 능동 소자 부재를 트랜지스터로 하는 공정을 더 포함하는 것을 특징으로 하는 전자 디바이스 제조 방법.
  21. 청구항 1 내지 19 중 어느 한 항에 기재된 전자 디바이스 제조 방법에 의해 제조되는 것을 특징으로 하는 전자 디바이스.
  22. 청구항 20에 기재된 전자 디바이스 제조 방법에 의해 제조되는 것을 특징으로 하는 전자 디바이스.
  23. 제 1 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 전자 디바이스는 메모리 디바이스인 것을 특징으로 하는 전자 디바이스 제조 방법.
  24. 제 1 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 전자 디바이스는 표시 디바이스인 것을 특징으로 하는 전자 디바이스 제조 방법.
KR1020067021630A 2004-06-01 2005-05-31 전자 디바이스 제조 방법 및 전자 디바이스 KR100796835B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00163787 2004-06-01
JP2004163787 2004-06-01

Publications (2)

Publication Number Publication Date
KR20070020011A true KR20070020011A (ko) 2007-02-16
KR100796835B1 KR100796835B1 (ko) 2008-01-22

Family

ID=35463139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067021630A KR100796835B1 (ko) 2004-06-01 2005-05-31 전자 디바이스 제조 방법 및 전자 디바이스

Country Status (6)

Country Link
US (1) US7700459B2 (ko)
EP (2) EP1768188A1 (ko)
JP (1) JP5250974B2 (ko)
KR (1) KR100796835B1 (ko)
TW (1) TWI380342B (ko)
WO (1) WO2005119789A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091566A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd 絶縁膜で被覆されたカーボンナノチューブ構造体の製造方法及びその構造体からなる電界効果トランジスタ装置
WO2009101944A1 (ja) * 2008-02-14 2009-08-20 Sharp Kabushiki Kaisha 半導体素子及び微細構造体配置基板の製造方法並びに表示素子
US20120135158A1 (en) 2009-05-26 2012-05-31 Sharp Kabushiki Kaisha Methods and systems for electric field deposition of nanowires and other devices
US9310677B2 (en) 2011-01-28 2016-04-12 Basf Polymerizable composition comprising an oxime sulfonate as thermal curing agent
CA2841363A1 (en) 2011-07-19 2013-01-24 National Research Council Of Canada Photobioreactor
US8803129B2 (en) * 2011-10-11 2014-08-12 International Business Machines Corporation Patterning contacts in carbon nanotube devices
KR101339550B1 (ko) * 2011-11-24 2013-12-10 삼성토탈 주식회사 올레핀 중합 및 공중합용 촉매 및 이를 사용하는 올레핀 중합 또는 공중합 방법
CN105810748B (zh) * 2014-12-31 2018-12-21 清华大学 N型薄膜晶体管
CN106655874B (zh) * 2016-09-08 2019-06-28 北京纳米能源与系统研究所 一种可变形柔性纳米发电机、制备方法及制成的传感器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5013650B2 (ja) * 2000-08-22 2012-08-29 プレジデント・アンド・フェローズ・オブ・ハーバード・カレッジ ドープされた細長い半導体、そのような半導体の成長、そのような半導体を含んだデバイス、およびそのようなデバイスの製造
US6911767B2 (en) * 2001-06-14 2005-06-28 Hyperion Catalysis International, Inc. Field emission devices using ion bombarded carbon nanotubes
KR100480179B1 (ko) * 2001-10-19 2005-04-06 엘지전자 주식회사 탄소 나노튜브 전계방출소자 및 그 제조방법
US6902658B2 (en) * 2001-12-18 2005-06-07 Motorola, Inc. FED cathode structure using electrophoretic deposition and method of fabrication
JP2003257304A (ja) 2002-02-28 2003-09-12 Hitachi Chem Co Ltd カーボンナノチューブの配列方法、カーボンナノチューブ集積体の製造方法及びカーボンナノチューブ集積体並びに電界電子放出素子
JP4051988B2 (ja) 2002-04-09 2008-02-27 富士ゼロックス株式会社 光電変換素子および光電変換装置
US7655269B2 (en) * 2002-04-26 2010-02-02 The Penn State Research Foundation Integrated nanomechanical sensor array chips
JP2003332266A (ja) * 2002-05-13 2003-11-21 Kansai Tlo Kk ナノチューブの配線方法及びナノチューブ配線用制御回路
JP2004016858A (ja) 2002-06-13 2004-01-22 Seiko Instruments Inc 膜形成装置及び方法
JP4338948B2 (ja) * 2002-08-01 2009-10-07 株式会社半導体エネルギー研究所 カーボンナノチューブ半導体素子の作製方法
JP3880560B2 (ja) * 2003-04-07 2007-02-14 三井化学株式会社 カーボンナノチューブの配向方法および組成物
US6987302B1 (en) * 2003-07-01 2006-01-17 Yingjian Chen Nanotube with at least a magnetic nanoparticle attached to the nanotube's exterior sidewall and electronic devices made thereof
US6890780B2 (en) * 2003-10-10 2005-05-10 General Electric Company Method for forming an electrostatically-doped carbon nanotube device

Also Published As

Publication number Publication date
EP1883101B1 (en) 2014-12-31
EP1883101A2 (en) 2008-01-30
EP1883101A3 (en) 2012-05-30
TW200540947A (en) 2005-12-16
US7700459B2 (en) 2010-04-20
JPWO2005119789A1 (ja) 2008-04-03
KR100796835B1 (ko) 2008-01-22
TWI380342B (en) 2012-12-21
WO2005119789A1 (ja) 2005-12-15
JP5250974B2 (ja) 2013-07-31
US20080014675A1 (en) 2008-01-17
EP1768188A1 (en) 2007-03-28

Similar Documents

Publication Publication Date Title
KR100796835B1 (ko) 전자 디바이스 제조 방법 및 전자 디바이스
JP6001336B2 (ja) 薄膜トランジスタ及びアレイ基板の製造方法
US20080251381A1 (en) Method for aligning microscopic structures and substrate having microscopic structures aligned, as well as integrated circuit apparatus and display element
US20090250701A1 (en) Circuit board, electronic device, and method for producing circuit board
US20070082435A1 (en) Flat panel display and fabrication method thereof
US7253040B2 (en) Fabrication method of semiconductor device
KR20000011242A (ko) 식각방법,박막트랜지스터매트릭스기판및그제조방법
US9614101B2 (en) Array substrate and method for manufacturing the same
JP2004111900A (ja) 超微細ｓｏｉｍｏｓｆｅｔ及びその製造方法
US7061019B2 (en) Semiconductor circuit array substrate with a photo-electric sensor portion
WO2013123786A1 (zh) 薄膜晶体管阵列基板及其制作方法
KR20100126214A (ko) 전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법
WO2017136984A1 (zh) N型薄膜晶体管的制作方法
KR100466964B1 (ko) 폴리실리콘 박막 제조방법
TWI609496B (zh) 薄膜電晶體及其製作方法
KR100867477B1 (ko) 박막 트랜지스터 제조 방법
KR20040085688A (ko) 초미세 채널을 가지는 ｍｏｓｆｅｔ 소자 및 그 제조 방법
KR20030053570A (ko) 박막 트랜지스터의 제조 방법
KR20050005308A (ko) 반도체 웨이퍼의 각 영역별로 불순물 농도가 다른집적회로 반도체 소자 및 그 제조방법
KR100571389B1 (ko) 반도체 소자의 제조 방법
US20090035898A1 (en) Method of fabricating a layer with tiny structure and thin film transistor comprising the same
KR960018739A (ko) 액정표시장치용 박막트랜지스터의 제조방법
CN108321186A (zh) 薄膜晶体管及其制作方法、阵列基板与显示装置
CN105977286A (zh) 纳米锡化物多有源层结构高性能晶体管
KR19980076186A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161221

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 13