CN105977286A - 纳米锡化物多有源层结构高性能晶体管 - Google Patents

纳米锡化物多有源层结构高性能晶体管 Download PDF

Info

Publication number
CN105977286A
CN105977286A CN201610349382.8A CN201610349382A CN105977286A CN 105977286 A CN105977286 A CN 105977286A CN 201610349382 A CN201610349382 A CN 201610349382A CN 105977286 A CN105977286 A CN 105977286A
Authority
CN
China
Prior art keywords
layer
active
monolayer
thickness
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610349382.8A
Other languages
English (en)
Other versions
CN105977286B (zh
Inventor
赵灵智
姜如青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China Normal University
Original Assignee
South China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China Normal University filed Critical South China Normal University
Priority to CN201610349382.8A priority Critical patent/CN105977286B/zh
Publication of CN105977286A publication Critical patent/CN105977286A/zh
Application granted granted Critical
Publication of CN105977286B publication Critical patent/CN105977286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种纳米锡化物多有源层结构高性能晶体管,包括:半导体基底、间隔形成于半导体基底上的栅电极和栅绝缘层、间隔形成于栅绝缘层上的源电极和漏电极、以及形成于栅绝缘层上且位于源电极和漏电极之间的有源层,有源层包括至少二层有源单层以及至少一层绝缘单层,有源单层与绝缘单层由下至上交替层叠设置。该纳米锡化物多有源层结构高性能晶体管利用有源层多层结构至下而上厚度呈递减且中间加有绝缘层的方法来减小器件的寄生电阻和漏电流,以提高器件的开关电流比和电学稳定性。

Description

纳米锡化物多有源层结构高性能晶体管
技术领域
本发明涉及一种场效应晶体管,特别涉及一种氧化物薄膜晶体管。
背景技术
薄膜晶体管(Thin-Film Transistor,缩写:TFT),是场效应晶体管的种类之一,其制作方式是在基板上沉积各种不同的薄膜,如半导体主动层、介电层和金属电极层等。
薄膜晶体管(TFT)器件与OLED(Organic Light-Emitting Diode)技术相结合的有源驱动AMOLED(Active matrix OrganicLight-Emitting Diode)显示技术是当前以及未来平板显示的重要发展方向;且TFT器件作为OLED显示装置中各像素的控制开关装置,其电学的可靠性和稳定性将会显著影响显示介质所呈现的图像性能。以往的TFT有源层通常由非晶硅、多晶硅或单层n型(或p型)氧化物等半导体材料制成(特别是超大规模集成电路中)。有源层由非晶硅制成时,实现电路由于非晶硅的低迁移率使得器件的高速运行变得困难;由多晶硅制成的半导体层具有较高的迁移率,但由于多晶硅存在晶界,晶粒形状、大小不等等缺点,造成多晶硅TFT的均匀性较差,限制了多晶硅TFT的广泛应用。氧化物TFT由于具有载流子迁移率较高、薄膜均一性好等优点,被认为是最有可能取代Si基TFT驱动OLED的技术。不过,当有源层全部由单层n型或p型氧化物材料制成时,其沟道区域的电导率增大,同时其背沟道区域的电导率也增大;另一方面,如果降低电导率以抑制背沟道区域中的漏电流,则沟道区域中的电导率也降低,并由此造成薄膜晶体管截止电流的过大,通态电阻高且器件开关电流比较低。此外,金属氧化物薄膜晶体管沟道层易受外部环境的温度、氧含量、水汽、光照等环境因素影响,使得氧化物半导体材料层劣化。
如中国专利申请公开第200980125524.0号揭示的一种使用多有源沟道层的薄膜晶体管,该专利申请揭示的实施例大致上关于TFTs以及制造TFTs的方法。在TFTs中,有源沟道层携送电流于源极与漏极电极之间。通过调适有源沟道的组成,可以控制电流。有源沟道可以包含三层,即栅极控制层、体层及界面控制层。该些个别的层可以具有不同的组成。此外,栅极控制层、体层及界面控制层的各者可以包含多个具有不同组成的层。有源沟道的各层的组成包含氧、氮、以及选自由锌、铟、镉、锡、镓及其组合所组成群组的一或多个元素。通过改变该些层之间的组成,可以控制各层的迁移率、载流子浓度及导电率,以制造具有所希望性质的TFT。然而,该使用多有源沟道层的薄膜晶体管专利文献中并未提及或建议如何根据需要适当降低沟道区域的电导率以抑制背沟道区域中的漏电流。
又如中国专利申请公开第201410061608.5号揭示的一种金属氧化物半导体薄膜晶体管及其制备方法,制备方法包括:a.在衬底上制备栅极;b.沉积第一绝缘薄膜作为栅极绝缘层;c.在栅极绝缘层上沉积不含锌的锡钽氧化物薄膜并图形化作为有源层;d.在有源层上沉积金属层,然后图形化作为源漏电极图形。有源层采用不含锌的锡钽氧化物半导体材料制备而成,锡钽氧化物半导体材料在氢氟酸中的刻蚀速率大于10nm/min且在硫酸、盐酸或者铝刻蚀液中的至少一种中的刻蚀速率不大于5nm/min。然而,该专利申请制备的金属氧化物半导体薄膜晶体管并没有改善薄膜晶体管截止电流的过大,通态电阻高且器件开关电流比较低的缺陷。
再如中国专利申请公开第201410042408.5号揭示的一种薄膜晶体管的制作方法及薄膜晶体管,薄膜晶体管的制作方法包括:在基板上形成栅极图形和栅极绝缘层的过程,以及形成源极、漏极和有源层图形的过程;形成源极、漏极和有源层图形的过程具体为:在基板上依次形成覆盖整个基板的半导体层和导电层;分别在导电层上待形成源极的区域和待形成漏极的区域形成设定厚度的第一光刻胶层;至少在导电层上待形成源极和漏极之间的间隙形成第二光刻胶层;对形成有第一光刻胶层、第二光刻胶层、半导体层和导电层的基板进行刻蚀工艺形成有源层、源极和漏极的图形。然而,该方法制备的薄膜晶体管并没有改善薄膜晶体管截止电流过大,通态电阻高且器件开关电流比较低的缺陷。
因此,提供一种能够降低晶体管的关态电流、提高晶体管的开关电流比、改善有源层的不均匀性以及减小外部环境对器件的工作和稳定性的影响,从而获得高开关电流比、高电学稳定性的薄膜晶体管成为业内急需解决的问题。
发明内容
本发明的目的是提供一种纳米锡化物多有源层结构高性能晶体管,该晶体管的开关电流比高、电学稳定性高、外部环境对晶体管的工作和稳定性的影响小。
根据本发明的一个方面,提供一种纳米锡化物多有源层结构高性能晶体管,包括:半导体基底、间隔形成于半导体基底上的栅电极和栅绝缘层、间隔形成于栅绝缘层上的源电极和漏电极、以及形成于栅绝缘层上且位于源电极和漏电极之间的有源层,有源层包括至少二层有源单层以及至少一层绝缘单层,有源单层与绝缘单层由下至上交替层叠设置。
可选择地,至少二层有源单层至下而上厚度逐层变薄。
可选择地,有源层中每两层有源单层中间设置有一层绝缘单层,有源单层的材料为p型或n型纳米锡化物,优选p型或n型纳米氧化锡(SnO),绝缘单层的材料为绝缘氧化物。更优选地,有源单层中的纳米氧化锡以质量百分比计掺杂有5%~10%的铟或镓或铟和镓的混合物。
可选择地,作为有源单层材料的纳米锡化物为晶态。
可选择地,有源单层中的纳米锡化物中掺杂的是铟和镓的混合物时,铟和镓的的质量比为1~2:2~1。
可选择地,有源单层的宽长比为5~20:1,有源层中有源单层的总厚度为90~120纳米,绝缘单层的宽长比为5~20:1,有源层中绝缘层的总厚度为60~80纳米。
优选地,绝缘单层的材料为二氧化硅(SiO2)。
可选择地,半导体基底的材料为单晶硅或氧化铟锡(ITO)。
可选择地,选择纯度约为99.999%的单晶硅作为半导体基底。
可选择地,栅电极、源电极电和漏电极的材料分别为铝、银、镍和铟中的任意一种,栅电极、源电极和漏电极的厚度分别设为100~130纳米。
可选择地,源电极和漏电极的材料也可以选择其他常见的低功函数的金属,例如金等。
其中,金属功函数是指要使一粒电子立即从固体表面中逸出,所必须提供的最小能量(通常以电子伏特为单位)。这里“立即”一词表示最终电子位置从原子尺度上远离表面但从微观尺度上依然靠近固体。功函数是金属的重要属性。功函数的大小通常大概是金属自由原子电离能的二分之一。
可选择地,栅绝缘层的材料为二氧化硅(SiO2)、二氧化铪(HfO2)或硅氮化合物(SiNx),栅绝缘层的厚度设为100~150纳米。
优选地,该晶体管进一步包括形成于有源层上的有机阻气层,有机阻气层为具有疏水特性的层结构。
可选择地,有机阻气层的材料为至少包括硅、氮、氢或碳中一种或一种以上的有机化合物,例如六甲基二硅氮烷(C6H18NHSi2)、六甲基二硅氧烷(C6H18OSi2)、聚甲基丙烯酸甲酯(PMMA)或聚碳酸酯(Polycarbonate)等。
根据本发明的另一个方面,提供一种纳米锡化物多有源层结构高性能晶体管的制备方法,包括:
(1)、准备半导体基底,在洗液中超声清洗准备好的半导体基底,时间设定为20~30分钟,使用丙酮和异丙醇的混合溶液超声清洗半导体基底,时间设定为20~30分钟,用去离子水漂洗半导体基底10~20分钟,氮气吹干后备用;
(2)、在准备好的半导体基底上采用真空电子束蒸发的方法蒸镀一层栅绝缘层,栅绝缘层的材料为二氧化硅、二氧化铪或硅氮化合物,栅绝缘层的厚度设为100~150纳米;
(3)、在栅绝缘层上采用电子束蒸发的方法交替蒸镀至少二层有源单层和至少一层绝缘单层以形成有源层,有源单层的厚度设定为20~50纳米且至下而上有源单层的厚度逐层减小,绝缘单层的厚度设定为30~35纳米,有源单层的蒸镀材料为以质量百分比计掺杂了5%~10%的铟、镓或铟和镓的混合物的纳米锡化物,绝缘单层的蒸镀材料为绝缘氧化物;
(4)、在有源层、半导体基底上采用热蒸镀的方法蒸镀一层金属电极,蒸镀材料设定为铝、银、镍和铟中的任意一种,厚度设定为100~130纳米;
(5)、在步骤(4)形成的材料旋涂一层正光刻胶,正光刻胶的厚度设定为1~3微米,通过光刻版的作用在紫外光下曝光15~30秒放入到显影液中显影2~4分钟;
(6)、步骤(5)中的材料显影后放入硝酸铁溶液中进行电极刻蚀,电极刻蚀时间设定为90~150秒,形成栅电极、源电极和漏电极;
(7)、形成栅电极、源电极和漏电极后,在丙酮中浸泡5~6分钟以去除正光刻胶,用氮气吹干后烘干;以及
(8)、将步骤(7)所形成的材料上旋涂一层有机阻气层,有机阻气层的厚度设定为300~400纳米。
可选择地,步骤(1)中的洗液是采用HCl:H2O2:H2O=1:2:7的比例配制的溶液,当然洗液还可以采用其它常用于清洗半导体基底的材料。
可选择地,步骤(1)中超声清洗半导体基底的丙酮和异丙醇的混合溶液中丙酮和异丙醇的体积比为1~3:1。
可选择地,步骤(2)中可以采用其他方法在半导体基底上蒸镀栅绝缘层。
可选择地,步骤(3)中可以采用其他方法在栅绝缘层上交替蒸镀至少二层有源单层和至少一层绝缘单层以形成有源层。
优选地,步骤(3)中在栅绝缘层上蒸镀的有源层包括三层有源单层以及二层绝缘单层,由下而上依次为厚度为40~45纳米的有源单层、厚度为30~35纳米的绝缘单层、厚度为30~35纳米的有源单层、厚度为30~35纳米的绝缘单层以及厚度为20~25纳米的有源单层。
可选择地,步骤(5)中的材料在氮气氛围下放入硝酸铁(Fe(NO3)3)溶液中进行电极刻蚀,硝酸铁溶液的浓度为0.05~0.1摩尔每升。
优选地,步骤(6)中该晶体管完成电极刻蚀后,形成于源电极和漏电极之间的露出的有源层沟道的宽长比为5~10:1。
可选择地,步骤(8)中有机阻气层采用化学气相沉积(ChemicalVapor Deposition)、溶液制程、喷涂(Spray)、旋转涂敷(Spin Coating)、喷墨(Ink Jet)等方法制备。其中,蒸镀是在真空环境中,将材料加热并镀到基片上,或叫真空镀膜。
其中,光刻(photoetching or lithography)是通过一系列生产步骤,将晶圆表面薄膜的特定部分除去的工艺。光刻生产的目标是根据电路设计的要求,生成尺寸精确的特征图形,并且在晶圆表面的位置正确且与其它部件的关联正确。正光刻胶可为一种称为线性酚醛树脂的酚醛甲醛,提供光刻胶的粘附性、化学抗蚀性,当没有溶解抑制剂存在时,线性酚醛树脂会溶解在显影液中;感光剂是光敏化合物(PAC,PhotoActive Compound),最常见的是重氮萘醌(DNQ)。在曝光前,DNQ是一种强烈的溶解抑制剂,降低树脂的溶解速度。在紫外曝光后,DNQ在光刻胶中化学分解,成为溶解度增强剂,大幅提高显影液中的溶解度因子至100或者更高。
本发明的有益效果是:(1)、根据本发明,此纳米锡化物多有源层结构高性能晶体管利用有源层多层结构至下而上厚度呈递减且中间加有绝缘层的方法来减小器件的寄生电阻和漏电流,以提高晶体管的关态电流、开关电流比和电学稳定性;(2)、此纳米锡化物多有源层结构高性能晶体管引入了有机阻气层阻挡空气分子接触沟道层,从而可以避免环境中的氧气分子和水分子等破坏晶体管的沟道层,再度保证了晶体管工作过程中的稳定性;(3)、该有机阻气层采用化学气相沉积或者溶液制程来制成,避免了对氧化物沟道层的损害,从而减少对晶体管的电学性能的影响;(4)、此纳米锡化物多有源层结构高性能晶体管的多层有源沟道结构改善沟道区域的电导率的同时降低其背沟道区域的电导率,达到改善传统薄膜晶体管截止电流过大,通态电阻高且以及开关电流比较低的缺陷。
附图说明
图1为本发明的纳米锡化物多有源层结构高性能晶体管的结构示意图。
图2为本发明的纳米锡化物多有源层结构高性能晶体管的输出特性曲线图。
图3为本发明的纳米锡化物多有源层结构高性能晶体管的沟道电流和漏电流曲线图。
图4为本发明的纳米锡化物多有源层结构高性能晶体管的制备方法流程示意图。
具体实施方式
请参照图1,根据本发明的一种非限制性实施方式,提供了一种纳米锡化物多有源层结构高性能晶体管,包括:半导体基底01、间隔形成于半导体基底01上的栅电极02和栅绝缘层03、间隔形成于栅绝缘层03上的源电极05和漏电极06、以及形成于栅绝缘层03上且位于源电极05和漏电极06之间的有源层04。有源层04包括由上至下交替层叠设置的有源单层04-1、绝缘单层04-2、有源单层04-3、绝缘单层04-4以及有源单层04-5。
半导体基底01的材料为纯度约为99.999%的单晶硅。栅电极02、源电极05和漏电极06的材料分别为银,且栅电极02、源电极05和漏电极06的厚度分别设为110纳米。栅绝缘层03的材料为二氧化硅,栅绝缘层03的厚度设为120纳米。
有源单层的宽长比为5:1,有源单层的材料为以质量百分比计掺杂有5%铟的p型纳米氧化锡,绝缘单层的宽长比为5:1,绝缘单层的材料为二氧化硅。有源单层04-1的厚度约为40纳米,绝缘层04-2的厚度约为30纳米,有源单层04-3的厚度约为30纳米,绝缘层04-4的厚度约为30纳米,有源单层04-5的厚度约为25纳米。
作为一种可替代实施方式,该晶体管进一步包括形成于有源层04上的有机阻气层07,有机阻气层07为具有疏水特性的层结构。有机阻气层的材料为六甲基二硅氮烷(C6H18NHSi2)。
作为另一种可替代实施方式,半导体基底01的材料替换为ITO衬底。
作为又一种可替代实施方式,栅电极02、源电极05和漏电极06的材料分别为铝,且栅电极02、源电极05和漏电极06的厚度分别设为100纳米。栅绝缘层03的材料为HfO2,栅绝缘层03的厚度设为130纳米。
作为再一种可替代实施方式,有源层04包括由上至下交替层叠设置的有源单层、绝缘单层以及有源单层。有源单层的厚度约为50纳米,绝缘单层的厚度约为35纳米。
如图2及图3所示,晶体管的输出特性曲线显示该晶体管性能优异。图2中的输出特性曲线中可以看到,器件在VGS=0V时表现出了良好的夹断特性,降低了器件的截止电流,同时在特定的栅源电压VGS下,随着源漏电压VDS的提高表现出了稳定的电流饱和特性,且器件在饱和区域IDS几乎不受VDS值的影响。器件在VDS较小的范围内,IDS-VDS具有较好的线性特性,表明此方法所制备的电极和沟道之间具有良好的欧姆接触,降低了器件的通态电阻。图3中可以看出,器件具有较高的开关电流比ION/IOFF,同时器件的阈值电压Vth接近于0V,降低了器件的能耗。再者所制备器件的迁移率>6cm2V-1s-1,高于同类器件相关器件研究的值,表明所制备的多纳米锡化物多有源层结构高性能晶体管器件具有高迁移率、高开关电流比和较小的关态电流等优良的电学特性。
请参照图4,下面结合实施例1对本发明的纳米锡化物多有源层结构高性能晶体管的制备方法作进一步详细阐述,但实施例不应理解为对本发明保护范围的限制。
在步骤S1中,准备纯度为99.999%的单晶硅作为半导体基底01,在洗液中超声清洗准备好的半导体基底01,时间设为25分钟,然后使用丙酮和异丙醇体积比为1:1的混合溶液超声清洗半导体基底01,时间设定为25分钟,用去离子水漂洗半导体基底01,时间设为15分钟,氮气吹干后备用。
在步骤S2中,在准备好的半导体基底01上采用真空电子束蒸发方法蒸镀一层栅绝缘层03,栅绝缘层03的材料为二氧化硅,栅绝缘层03的厚度设为120纳米。
在步骤S3中,在栅绝缘层03上采用电子束蒸发方法交替蒸镀有源单层04-1、绝缘单层04-2、有源单层04-3、绝缘单层04-4以及有源单层04-5。有源单层04-1、绝缘单层04-2、有源单层04-3、绝缘单层04-4以及有源单层04-5组成有源层04,有源单层的宽长比为5:1,有源单层的材料为以质量百分比计掺杂有5%铟的p型纳米氧化锡,绝缘单层的宽长比为5:1,绝缘单层的材料为二氧化硅,有源单层04-5的厚度为40纳米,绝缘层04-4的厚度为30纳米,有源单层04-3的厚度为30纳米,绝缘层04-2的厚度为30纳米,有源单层04-1的厚度为20纳米。
在步骤S4中,利用热蒸镀设备在有源层04、半导体基底01上蒸镀一层金属电极,蒸镀材料设定为银,厚度设定为110纳米。
在步骤S5中,在步骤S4形成的材料旋涂一层正光刻胶,正光刻胶的厚度设定为约1.5微米,利用光刻板在紫外光下曝光约18秒放入到显影液中显影约2.5分钟。
在步骤S6中,步骤S5中的材料显影后在氮气氛围下放入浓度为0.075摩尔每升的硝酸铁溶液中进行电极刻蚀,其中,硝酸铁溶液由水合硝酸铁与去离子水配制得到,电极刻蚀时间设定约为100秒,形成栅电极02、源电极05和漏电极06。
在步骤S7中,形成栅电极02、源电极05和漏电极06后,在丙酮中浸泡5分钟以去除正光刻胶,用氮气吹干后烘干。
实施例2
除了在步骤S2中,栅绝缘层03的材料为二氧化铪之外,其他条件同实施例1。
实施例3
除了在步骤S3中,有源单层的材料为以质量百分比计掺杂有5%镓的p型纳米氧化锡之外,其他条件同实施例1。
实施例4
除了在步骤S3中,有源单层的材料为以质量百分比计掺杂有10%的质量比为1:1的铟和镓的混合物的n型纳米氧化锡之外,其他条件同实施例1。
实施例5
除了在步骤S4中,在有源层04、半导体基底01上蒸镀的一层金属电极的材料为铝之外,其他条件同实施例1。
实施例6
进一步包括步骤S8,在步骤S8中,将步骤S7所形成的材料上采用化学气相沉积法旋涂一层聚甲基丙烯酸甲酯(PMMA)作为有机阻气层,有机阻气层的厚度设定为350纳米,其他条件同实施例1。
实施例7
除了在步骤S8中,旋涂一层六甲基二硅氮烷作为有机阻气层之外,其他条件同实施例6。
尽管在此已详细描述本发明的优选实施方式,但要理解的是本发明并不局限于这里详细描述和示出的具体结构和步骤,在不偏离本发明的实质和范围的情况下可由本领域的技术人员实现其它的变型和变体。此外,本发明中的比例、浓度或厚度等参数可以根据具体使用条件在本发明所公开的范围内适当选取。

Claims (10)

1.一种纳米锡化物多有源层结构高性能晶体管,包括:半导体基底、间隔形成于所述半导体基底上的栅电极和栅绝缘层、间隔形成于所述栅绝缘层上的源电极和漏电极、以及形成于所述栅绝缘层上且位于所述源电极和所述漏电极之间的有源层,其特征在于,所述有源层包括至少二层有源单层以及至少一层绝缘单层,所述有源单层与所述绝缘单层由下至上交替层叠设置。
2.如权利要求1所述的纳米锡化物多有源层结构高性能晶体管,其特征在于,所述至少二层有源单层至下而上厚度逐层变薄。
3.如权利要求2所述的纳米锡化物多有源层结构高性能晶体管,其特征在于,所述有源层中每两层有源单层中间设置有一层绝缘单层,所述有源单层的材料为p型或n型纳米锡化物,所述绝缘单层的材料为绝缘氧化物,其中,所述有源单层中的纳米锡化物以质量百分比计掺杂有5%~10%的铟或镓或铟镓混合物。
4.如权利要求3所述的纳米锡化物多有源层结构高性能晶体管,其特征在于,所述有源单层的宽长比为5~20:1,所述有源层中所述有源单层的总厚度为90~120纳米,所述绝缘单层的宽长比为5~20:1,所述有源层中所述绝缘单层的总厚度为60~80纳米。
5.如权利要求4所述的纳米锡化物多有源层结构高性能晶体管,其特征在于,所述半导体基底的材料为单晶硅或氧化铟锡。
6.如权利要求5所述的纳米锡化物多有源层结构高性能晶体管,其特征在于,所述栅电极、所述源电极和所述漏电极的材料分别为铝、银、镍或铟中的任意一种,所述栅电极、所述源电极和所述漏电极的厚度分别设为100~130纳米。
7.如权利要求6所述的纳米锡化物多有源层结构高性能晶体管,其特征在于,所述栅绝缘层的材料为二氧化硅、二氧化铪或硅氮化合物,所述栅绝缘层的厚度设为100~150纳米。
8.如权利要求1~7中任一项所述的纳米锡化物多有源层结构高性能晶体管,其特征在于,进一步包括形成于所述有源层上的有机阻气层,所述有机阻气层为具有疏水特性的层结构。
9.如权利要求1~8中任一项所述的纳米锡化物多有源层结构高性能晶体管的制备方法,包括:
(1)、准备半导体基底,在洗液中超声清洗准备好的半导体基底20~30分钟后,使用丙酮和异丙醇的混合溶液中超声清洗半导体基底,时间设定为20~30分钟,用去离子水漂洗半导体基底10~20分钟,氮气吹干后备用;
(2)、在准备好的半导体基底上蒸镀一层栅绝缘层,栅绝缘层的材料为二氧化硅、二氧化铪或硅氮化合物,栅绝缘层的厚度设为100~150纳米;
(3)、在栅绝缘层上交替蒸镀至少二层的有源单层和至少一层的绝缘单层以形成有源层,有源单层的厚度设定为20~50纳米且至下而上有源单层的厚度逐层减小,绝缘单层的厚度设定为30~35纳米,有源单层的蒸镀材料为以质量百分比计掺杂了5%~10%的铟、镓或铟镓混合物的纳米锡化物,绝缘单层的蒸镀材料为绝缘氧化物;
(4)、在有源层、半导体基底上蒸镀一层金属电极,蒸镀材料设定为铝、银、镍或铟中的任意一种,厚度设定为100~130纳米;
(5)、在步骤(4)形成的材料上旋涂一层正光刻胶,正光刻胶的厚度设定为1~3微米,紫外光下曝光15~30秒放入到显影液中显影2~4分钟;
(6)、步骤(5)中的材料显影后放入硝酸铁溶液中进行电极刻蚀,电极刻蚀时间设定为90~150秒,形成栅电极、源电极和漏电极;
(7)、形成栅电极、源电极和漏电极后,在丙酮中浸泡5~6分钟以去除正光刻胶,用氮气吹干后烘干;以及
(8)、将步骤(7)所形成的材料上旋涂一层有机阻气层,有机阻气层的厚度设定为300~400纳米。
10.如权利要求9所述的纳米锡化物多有源层结构高性能晶体管的制备方法,其特征在于,所述有机阻气层采用化学气相沉积或者溶液制程制得。
CN201610349382.8A 2016-05-23 2016-05-23 纳米锡化物多有源层结构高性能晶体管 Active CN105977286B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610349382.8A CN105977286B (zh) 2016-05-23 2016-05-23 纳米锡化物多有源层结构高性能晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610349382.8A CN105977286B (zh) 2016-05-23 2016-05-23 纳米锡化物多有源层结构高性能晶体管

Publications (2)

Publication Number Publication Date
CN105977286A true CN105977286A (zh) 2016-09-28
CN105977286B CN105977286B (zh) 2020-08-21

Family

ID=56957117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610349382.8A Active CN105977286B (zh) 2016-05-23 2016-05-23 纳米锡化物多有源层结构高性能晶体管

Country Status (1)

Country Link
CN (1) CN105977286B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992349A (zh) * 2005-12-28 2007-07-04 Lg.菲利浦Lcd株式会社 薄膜晶体管及其制造方法
US20120223288A1 (en) * 2011-03-04 2012-09-06 Samsung Electronics Co., Ltd. Semiconductor device, method of manufacturing the same, and electronic device including the semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992349A (zh) * 2005-12-28 2007-07-04 Lg.菲利浦Lcd株式会社 薄膜晶体管及其制造方法
US20120223288A1 (en) * 2011-03-04 2012-09-06 Samsung Electronics Co., Ltd. Semiconductor device, method of manufacturing the same, and electronic device including the semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘咏梅等: "SnO2透明导电薄膜掺杂改性的研究进展", 《电子工艺技术》 *

Also Published As

Publication number Publication date
CN105977286B (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
US7381586B2 (en) Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
CN102983176B (zh) 包括纳米导体层的薄膜晶体管
TW200805505A (en) Manufacturing method of vertical thin film transistor
CN103236443A (zh) 一种金属氧化物薄膜晶体管及其制备方法
US9653493B2 (en) Bottom-gate and top-gate VTFTs on common structure
US9401430B1 (en) VTFT with a top-gate structure
US20120313096A1 (en) Oxide semiconductor composition and preparation method thereof, method of forming oxide semiconductor thin film, method of fabricating electronic device and electronic device fabricated thereby
US9117914B1 (en) VTFT with polymer core
US7977214B2 (en) Method of manufacturing field-effect transistor, field-effect transistor, and method of manufacturing display device
US20160365370A1 (en) Dual-gate vtft
CN114242780A (zh) 氧化铟锡垂直型环栅场效应晶体管及其制备方法
US9443887B1 (en) Vertical and planar TFTS on common substrate
US9123815B1 (en) VTFTs including offset electrodes
US20150257283A1 (en) Forming vertically spaced electrodes
US9508762B2 (en) Array substrate, method of manufacturing array substrate and display device
CN104409635B (zh) 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置
US9147770B1 (en) VTFT with extended electrode
US9202898B2 (en) Fabricating VTFT with polymer core
US9198283B2 (en) Vertically spaced electrode structure
US9214560B2 (en) VTFT including overlapping electrodes
US9129993B1 (en) Forming a VTFT using printing
CN106068567B (zh) 具有聚合物芯的vtft
US9093470B1 (en) VTFT formation using capillary action
Cheong et al. Effects of Interfacial Dielectric Layers on the Electrical Performance of Top‐Gate In‐Ga‐Zn‐Oxide Thin‐Film Transistors
CN105977286A (zh) 纳米锡化物多有源层结构高性能晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant