KR20030056252A - 폴리실리콘 박막 제조방법 - Google Patents

폴리실리콘 박막 제조방법 Download PDF

Info

Publication number
KR20030056252A
KR20030056252A KR1020010086427A KR20010086427A KR20030056252A KR 20030056252 A KR20030056252 A KR 20030056252A KR 1020010086427 A KR1020010086427 A KR 1020010086427A KR 20010086427 A KR20010086427 A KR 20010086427A KR 20030056252 A KR20030056252 A KR 20030056252A
Authority
KR
South Korea
Prior art keywords
layer
polysilicon
region
thin film
active layer
Prior art date
Application number
KR1020010086427A
Other languages
English (en)
Other versions
KR100466964B1 (ko
Inventor
김빈
서현식
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0086427A priority Critical patent/KR100466964B1/ko
Priority to US10/319,636 priority patent/US6946402B2/en
Publication of KR20030056252A publication Critical patent/KR20030056252A/ko
Application granted granted Critical
Publication of KR100466964B1 publication Critical patent/KR100466964B1/ko
Priority to US11/095,484 priority patent/US20050167634A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명에서는, 제 1 영역과, 제 1 영역의 양쪽 외곽부인 제 2 영역이 정의된 절연기판 상에 위치하며, 니켈 실리사이드(NiSiX)를 결정화 촉매로 이용하는 결정화 공정을 거쳐 형성된 폴리실리콘층을 형성하는 단계와; 상기 폴리실리콘층을 패터닝하여, 상기 제 1 영역 상에 액티브층을 형성하는 단계와; 상기 액티브층이 형성된 기판의 제 2 영역에 잔존하는 니켈 실리사이드를 불산(HF)과 과산화수소(H202) 혼합용액으로 이루어진 에천트를 이용하여 식각하는 단계와; 상기 식각 단계를 거친 기판 상에, 게이트 전극, 소스 및 드레인 전극을 차례대로 형성하는 단계를 포함하는 폴리실리콘 박막트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.

Description

폴리실리콘 박막 제조방법{Method of manufacturing for poly-Silicone thin layer}
본 발명은 액정표시장치에 관한 것이며, 특히 액정표시장치에서 스위칭 소자로 이용되는 박막트랜지스터에 관한 것이다.
현재의 평판 디스플레이 분야에서는 능동구동 액정표시 소자(AMLCD : Active Matrix Liquid Crystal Display)가 주류를 이루고 있다. AMLCD에서는 박막 트랜지스터(TFT : Thin Film Transistor) 하나가 화소 한 개의 액정에 걸리는 전압을 조절하여 화소의 투과도를 변화시키는 스위칭 소자로 사용된다.
이러한 스위칭 소자로는 수소화된 비정질 실리콘(amorphous-Silicon:H ; 이하 비정질 실리콘이라 약칭함)이 주로 이용되는데, 이는 대면적으로 제작이 용이하여 생산성이 높고, 350℃ 이하의 낮은 기판온도에서 증착이 가능하여 저가의 절연기판을 사용할 수 있기 때문이다.
그러나, 수소화된 비정질 실리콘은 원자 배열이 무질서하기 때문에 약한 결합(weak Si-Si bond) 및 댕글링 본드(dangling bond)가 존재하여 빛 조사나 전기장 인가시 준 안정상태로 변화되어 박막트랜지스터 소자로 활용시 안정성이 문제로 대두되고 있다. 특히 비정질 실리콘은 빛조사에 의해 특성이 저하되는 문제점이 있고, 표시화소 구동 소자의 전기적 특성(낮은 전계효과 이동도 : 0.1∼1.0㎠/V·s)과 신뢰성 저하로 인해 구동회로에 쓰기 어렵다.
즉, 비정질 실리콘 박막트랜지스터 기판은 TCP(Tape Carrier Package) 구동 IC(Integrated Circuit)를 이용하여 절연기판과 PCB(Printed Circuit Board)를 연결하며, 구동 IC 및 실장비용이 원가에 많은 부분을 차지한다.
더욱이, 액정표시장치용 액정패널의 해상도가 높아지면, 박막트랜지스터 기판의 게이트 배선 및 데이터 배선을 상기 TCP와 연결하는 기판 외부의 패드 피치(Pitch)가 짧아져 TCP 본딩 자체가 어려워진다.
그러나, 다결정 상태의 폴리실리콘은 비정질 실리콘에 비하여 전계효과 이동도가 크기 때문에 기판 위에 구동회로를 만들 수 있어, 이 폴리실리콘으로 기판에 직접 구동회로를 만들면 구동 IC 비용도 줄일 수 있고 실장도 간단해진다.
또한, 폴리실리콘은 비정질 실리콘보다 전계효과 이동도가 높아 고해상도 패널의 스위칭 소자로 유리하고, 비정질 실리콘에 비하여 광전류가 적어 빛이 많이 쬐이는 디스플레이(display) 장치에도 적용할 수 있다.
이 폴리실리콘의 제조방법은 공정온도에 따라 저온 공정과 고온 공정으로 나뉜다. 고온 공정은 공정온도가 1000℃ 근처로 절연기판의 변형온도 이상의 온도조건이 요구되어 열저항력이 높은 고가의 석영기판을 써야 되는 단점이 있으므로, 저온 증착이 가능한 비정질 실리콘을 이용하여 이를 결정화시켜 다결정 박막으로 만들려는 노력이 여러 가지 방향에서 전개되고 있다.
또한, 고온폴리 공정에 의해 증착된 폴리실리콘 박막의 경우 성막시 높은 표면조도(surface roughness)와 미세 결정립 등의 저품위 결정성으로, 저온폴리 공정에 의한 비정질 실리콘 박막의 재결정화보다 소자응용 특성이 떨어지는 것으로 알려져 있다.
이러한 저온 폴리 박막트랜지스터 액정표시장치는, 기존의 비정질 실리콘 제품보다 뛰어난 화질, 고신뢰성, 저소비전력을 가지는 차세대 신개념 기술이다.
또한, 이 저온폴리 공정은 공정내에서 구동회로 및 주변회로를 내장하여, 진동, 충격, 설계 등 고신뢰성과 휴대성이 강조되는 휴대폰에도 적합하다.
이러한 저온 폴리 공정 중에서, 니켈(Ni)과 같은 촉매 금속물질을 결정핵으로 이용하여 폴리실리콘을 형성하는 MIC(Metal Induced Crystallization), MILC(Metal Induced Lateral Crystallization), FE-MIC(Field Enhanced MIC)이 주로 이용되고 있다.
이 중, 상기 FE-MIC 방법은 직류의 고전압을 촉매 금속 처리된 실리콘 박막에 인가함으로서, 결정화 시간 및 결정화에 필요한 온도를 낮출 수 있는 결정화 방법으로 각광받고 있다.
이하, 니켈을 촉매 금속물질로 이용하는 저온 폴리 공정에 대해서 도면을 참조하여 상세히 설명한다.
도 1a 내지 1c는 일반적인 FE-MIC 방법을 이용한 비정질 실리콘 박막의 결정화 공정에 대해서 단계별로 도시한 단면도이다.
도 1a에서는, 절연기판(1) 상에 버퍼층(10 ; buffer layer), 비정질 실리콘층(12 ; a-Si)을 차례대로 형성한 다음, 상기 비정질 실리콘층(12) 상부에 미량의 니켈을 증착, 코팅, 주입(implantation) 등과 같은 방식을 이용하여 흡착하는 단계이다.
도 1b에서는, 상기 니켈이 흡착된 기판(16)을 500 ℃ 이하의 온도로 가열함과 동시에, 기판(16) 양단에 설치된 금속 전극(13)에 전기장을 인가하여 FE-MIC 효과에 의하여 증착된 니켈과 비정질 실리콘층(12)의 실리콘이 반응하여 니켈 실리사이드(NiSiX; X = 0.5 ~ 2) 상(phase)으로 변태된 다음, 니켈 실리사이드 상이 이동하면서 결정화 반응이 유도된다.
도 1c에서는, 상기 결정화 반응을 거쳐 형성된 폴리실리콘층을 패터닝하여, 액티브층(20)을 형성하는 단계이다.
상기 액티브층(20)을 형성하는 단계는, 도면으로 제시하지 않았지만 폴리실리콘층 상부에 PR층을 도포, 노광, 현상하는 단계를 거쳐 PR층을 패터닝한 후, PR층을 마스크로 하여 폴리실리콘층을 건식 식각처리하여 패턴화된 폴리실리콘층을 액티브층(20)으로 형성하는 단계이다.
이때, 상기 니켈 실리사이드는 결정화 공정 후에도 폴리실리콘층과 버퍼층 계면에 잔류하게 되어, 건식 식각 후에도 니켈 실리사이드 잔사가 남게 된다. 이러한 니켈 실리사이드 잔사는 후속 공정에서 절연막 특성 저하 및 채널 에지부(channel edge part) 디펙트(defect)를 발생시켜 소자 성능이 저하될 수 있다.
또한, 상기 니켈 실리사이드 잔사에 의해 소자의 스텝 커버리지(I; step coverage) 특성이 떨어지게 되어, 공정 불량의 원인이 될 수 있으며, 액티브층 양측부를 이루는 소스 및 드레인 전극 접촉부에서는 인접하는 니켈 실리사이드 잔사의 영향으로 누설 전류(leakage current)가 발생되는 문제점이 있다.
상기 문제점을 해결하기 위하여, 본 발명에서는 전기적 특성이 향상된 폴리실리콘 박막트랜지스터를 제공하는 것을 목적으로 한다.
또 다른 목적으로는, 스텝 커버리지 특성이 향상된 액티브층을 형성하여, 신뢰성이 향상된 박막트랜지스터 제조 공정을 제공하는 것이다.
이를 위하여, 본 발명에서는 액티브층의 패터닝 공정 후 표면에 잔존하는 니켈 실리사이드를 제거할 수 있는 화학 물질을 제공하고자 한다.
도 1a 내지 1c는 종래의 FE-MIC 방법을 이용한 비정질 실리콘 박막의 결정화 공정에 대해서 단계별로 도시한 단면도.
도 2a 내지 2c는 본 발명의 FE-MIC 방법을 이용한 폴리실리콘 박막의 제조방법을 단계별로 나타낸 단면도.
도 3은 본 발명에 따른 폴리실리콘 박막을 반도체층으로 이용하는 박막트랜지스터에 대한 단면도.
<도면의 주요부분에 대한 부호의 설명>
100 : 절연기판 110 : 버퍼층
112 : 액티브층 IIa : 제 1 영역
IIb : 제 2 영역
상술한 목적을 달성하기 위하여, 본 발명에서는 제 1 영역과, 제 1 영역의 양쪽 외곽부인 제 2 영역이 정의된 절연기판 상에 위치하며, 니켈 실리사이드(NiSiX)를 결정화 촉매로 이용하는 결정화 공정을 거쳐 형성된 폴리실리콘층을 형성하는 단계와; 상기 폴리실리콘층을 패터닝하여, 상기 제 1 영역 상에 액티브층을 형성하는 단계와; 상기 액티브층이 형성된 기판의 제 2 영역에 잔존하는 니켈 실리사이드를 불산(HF)과 과산화수소(H202) 혼합용액으로 이루어진 에천트를 이용하여 식각하는 단계와; 상기 식각 단계를 거친 기판 상에, 게이트 전극, 소스 및 드레인 전극을 차례대로 형성하는 단계를 포함하는 폴리실리콘 박막트랜지스터의 제조방법을 제공한다.
상기 에천트는 3 중량% ~ 10 중량%의 불산(HF)과 1 중량% ~ 5 중량%의 과산화수소(H202)를 포함하는 에천트인 것을 특징으로 한다.
그리고, 상기 액티브층을 형성하는 단계는, 상기 폴리실리콘층 상에 PR층(photo resist layer) 도포, 노광, 현상을 거쳐 형성된 PR층 패턴을 마스크로 하여 폴리실리콘층을 건식 식각하는 단계를 포함하며, 상기 결정화 공정은, 열 에너지 및 전기장을 이용하는 FE-MIC(Field Enhanced Metal Induced Crystallization) 방법에 의한 것을 특징으로 한다.
본 발명에서는, 비정질 실리콘 박막을 저온 결정화하는 공정 중, 니켈 실리사이드를 결정화 촉매로 이용하여 MIC, MILC와 같이 열 에너지 또는 FE-MIC와 같이 열 에너지 및 전기장을 이용하는 결정화 방법을 통해 결정화된 폴리실리콘의 액티브층으로 패터닝 공정 후, 기판에 잔존하는 니켈 실리사이드를 식각할 수 있는 에천트(etchant)에 관한 것이다.
상기 에천트는 불산(HF)와 과산화수소(H202)의 산화합물로 이루어지는 것을 특징으로 한다.
일반적으로, 불산이나 과산화수소은 세정목적으로 이용되고 있다. 이러한 화학물질을 FE-MIC와 같이 니켈 실리사이드를 결정화 촉매로 이용하는 저온 결정화 공정에서의 액티브층 패터닝 후, 버퍼층을 이루는 실리콘 산화막 상에 잔존하는 니켈 실리사이드를 불산과 과산솨수소의 산화합물로 제거하는 것을 특징으로 한다.
이때, 본 발명에 따른 니켈 실리사이드용 에천트는 액티브층에 손상을 주지 않을 정도의 농도를 조절하는 것이 중요하다.
상기 조건을 만족할 수 있는 니켈 실리사이드용 에천트는 불산 3 중량% ~ 10 중량%와 과산화수소 1 중량% ~ 5 중량%로 하며, 바람직하게는 5 중량% 불산과 3 중량% 과산화수소로 이루어진다.
이하, 본 발명에 따른 니켈 실리사이드용 에천트를 이용하는 액티브층의 제조 공정에 대해서 설명한다.
도 2a 내지 2c는 본 발명에 따른 폴리실리콘 박막트랜지스터 제조 공정 일부를 단계별로 나타낸 단면도이다.
도 2a에서는, 제 1 영역(IIa)과, 제 1 영역(IIa)의 양측 외곽부인 제 2 영역(IIb)이 정의된 절연기판(100) 상에는 버퍼층(110)이 전면에 걸쳐 형성되어 있고, 버퍼층(110) 상의 제 1 영역(IIa)에는 액티브층(112)이 형성되어 있다.
상기 액티브층(112)은 니켈 실리사이드를 결정화 촉매로 이용하여 비정질 실리콘 박막을 결정화하여 이루어진 폴리실리콘 박막의 패터닝 공정을 통해 이루어지는 것을 특징으로 한다.
상기 니켈 실리사이드를 결정화 촉매로 하는 결정화 공정은, MIC, MILC, FE-MIC 중 어느 한 방법에 해당된다.
이때, 도면으로 제시하지 않았지만 상기 폴리실리콘을 액티브층(112)으로 패터닝하는 단계에서는, 폴리실리콘층 상부에 PR(photo resist)층을 도포, 노광, 현상하는 과정을 거쳐, 패턴화된 PR층을 마스크로 하여 폴리실리콘 박막을 건식식각하는 단계를 거치게 되는데, 이때 건식식각 공정에서 폴리실리콘과 다른 물질 구성을 가지는 니켈 실리사이드가 완전히 제거되지 않고 제 2 영역(IIb) 상의 버퍼층에 잔존하게 된다.
도 2b에서는, 상기 제 2 영역(IIb)에 잔존하는 니켈 실리사이드를 불산과 과산화수소의 혼합용액으로 이루어진 에천트를 이용하여 식각하는 단계이다.
좀 더 상세히 설명하면, 상기 에천트는 불산 3 중량% ~ 10 중량%와 과산화수소 1 중량% ~ 5 중량%를 포함하며, 바람직하게는 5 중량% 불산과 3 중량% 과산화수소로 이루어진다.
본 발명에 따른 조성비를 가지는 니켈 실리사이드용 에천트를 이용하여, 니켈 실리사이드를 제 2 영역(IIb)상에서 제거하면, 액티브층(112)에 결함을 주지않는 조건에서 니켈 실리사이드를 효과적으로 제거할 수 있다.
도 2c에서는, 상기 니켈 실리사이드가 제거된 액티브층(112) 상부에 게이트 절연막(114)을 증착하는 단계이다.
이때, 본 발명에서는 액티브층(112)의 외곽부인 제 2 영역(IIb)에서 니켈 실리사이드를 제거함에 따라, 액티브층(112)의 양측 소스 및 드레인 영역(IVa, IVb)에서의 누설 전류를 억제할 수 있고, 또한 "III"영역에서의 스텝 커버리지 특성을 향상시킬 수 있다.
도 3은 본 발명에 따른 폴리실리콘 박막트랜지스터에 대한 단면도로서, 소스와 게이트가 한 평면상에 놓이는 코플라나형(coplanar type)형 박막트랜지스터를 한 예로 하여 설명한다.
도시한 바와 같이, 절연기판(100) 상부에 버퍼층(130)이 기판 전면에 걸쳐 형성되어 있고, 버퍼층(130) 상부에는 니켈 실리사이드를 결정화 촉매로 하여 결정화된 폴리실리콘으로 이루어진 액티브층(132a)과, 액티브층(132a) 양측의 불순물 폴리실리콘으로 이루어진 오믹 콘택층(132b)로 구성되는 반도체층(132)이 형성되어 있고, 액티브층(132a) 상부에는 게이트 절연막(134), 게이트 전극(136)이 차례대로 적층되어 있고, 게이트 전극(136) 상부에는, 제 1, 2 반도체층 콘택홀(138a, 138b)을 포함하는 층간절연막(140 ; interlayer)이 형성되어 있으며, 이 제 1, 2 반도체층 콘택홀(138a, 138b)과 각각 연결되어 소스 및 드레인 전극(142, 144)이 형성되어 있고, 소스 및 드레인 전극(142, 144) 상부에는 드레인 콘택홀(146)을 포함하는 보호층(148)이 형성되어 있고, 보호층(148) 상부에는 전술한 드레인 콘택홀(146)을 통해 드레인 전극(144)과 연결되어 화소 전극(150)이 형성되어 있다.
이와 같이, 본 발명에 따른 폴리실리콘 박막트랜지스터에서는 액티브층을 형성한 후, 액티브층 외측에 잔존하는 니켈 실리사이드를 제거한 후, 박막트랜지스터 를 제작하기 때문에 전기적 특성이 향상되고, 신뢰성 높은 박막트랜지스터를 제공할 수 있다.
그러나, 본 발명은 상기 실시예로 한정되지 않고 본 발명의 취지에 벗어나지 않는 한도내에서 다양하게 변경하여 실시할 수 있다.
이와 같이, 본 발명에 따른 폴리실리콘 박막트랜지스터에 의하면 다음과 같은 효과를 가진다.
첫째, 액티브 패터닝 공정 후, 니켈 실리사이드 잔사를 제거하기 때문에 누설전류 발생을 방지할 수 있다.
둘째, 스텝 커버리지 특성이 향상되어, 공정 효율을 높일 수 있다.
셋째, 전술한 효과로 인해 기존의 엑시머 레이저(Excimer Laser)법을 대체하여, 액정표시장치 분야의 장비투자비를 감소시켜 관련 분야의 가격 경쟁력을 향상시킬 수 있다.

Claims (4)

  1. 제 1 영역과, 제 1 영역의 양쪽 외곽부인 제 2 영역이 정의된 절연기판 상에 위치하며, 니켈 실리사이드(NiSiX)를 결정화 촉매로 이용하는 결정화 공정을 거쳐 형성된 폴리실리콘층을 형성하는 단계와;
    상기 폴리실리콘층을 패터닝하여, 상기 제 1 영역 상에 액티브층을 형성하는 단계와;
    상기 액티브층이 형성된 기판의 제 2 영역에 잔존하는 니켈 실리사이드를 불산(HF)과 과산화수소(H202) 혼합용액으로 이루어진 에천트를 이용하여 식각하는 단계와;
    상기 식각 단계를 거친 기판 상에, 게이트 전극, 소스 및 드레인 전극을 차례대로 형성하는 단계
    를 포함하는 폴리실리콘 박막트랜지스터의 제조방법.
  2. 제 1 항에 있어서,
    상기 에천트는 3 중량% ~ 10 중량%의 불산(HF)과 1 중량% ~ 5 중량%의 과산화수소(H202)를 포함하는 에천트인 폴리실리콘 박막트랜지스터의 제조방법.
  3. 제 1 항에 있어서,
    상기 액티브층을 형성하는 단계는, 상기 폴리실리콘층 상에 PR층(photo resist layer) 도포, 노광, 현상을 거쳐 형성된 PR층 패턴을 마스크로 하여 폴리실리콘층을 건식 식각하는 단계를 포함하는 폴리실리콘 박막트랜지스터의 제조방법.
  4. 제 1 항에 있어서,
    상기 결정화 공정은, 열 에너지 및 전기장을 이용하는 FE-MIC(Field Enhanced Metal Induced Crystallization) 방법에 의한 것인 폴리실리콘 박막트랜지스터의 제조방법.
KR10-2001-0086427A 2001-12-27 2001-12-27 폴리실리콘 박막 제조방법 KR100466964B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0086427A KR100466964B1 (ko) 2001-12-27 2001-12-27 폴리실리콘 박막 제조방법
US10/319,636 US6946402B2 (en) 2001-12-27 2002-12-16 Fabricating method of polycrystalline silicon thin film transistor with improved electrical characteristics
US11/095,484 US20050167634A1 (en) 2001-12-27 2005-04-01 Etchant for nickel silicide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086427A KR100466964B1 (ko) 2001-12-27 2001-12-27 폴리실리콘 박막 제조방법

Publications (2)

Publication Number Publication Date
KR20030056252A true KR20030056252A (ko) 2003-07-04
KR100466964B1 KR100466964B1 (ko) 2005-01-24

Family

ID=19717718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0086427A KR100466964B1 (ko) 2001-12-27 2001-12-27 폴리실리콘 박막 제조방법

Country Status (2)

Country Link
US (2) US6946402B2 (ko)
KR (1) KR100466964B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019201475A1 (de) 2018-04-19 2019-10-24 Linde Aktiengesellschaft Verfahren zum betreiben eines wärmetauschers, anordnung mit einem wärmetauscher und luftbearbeitungsanlage mit einer entsprechenden anordnung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6884736B2 (en) * 2002-10-07 2005-04-26 Taiwan Semiconductor Manufacturing Co, Ltd. Method of forming contact plug on silicide structure
DE102006031105A1 (de) * 2006-07-05 2008-01-10 Wacker Chemie Ag Verfahren zur Reinigung von Polysilicium-Bruch
CN101500351A (zh) * 2008-01-30 2009-08-05 奇美电子股份有限公司 有机电致发光装置及其制造方法
KR20140039863A (ko) * 2012-09-25 2014-04-02 삼성디스플레이 주식회사 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치
TW201529473A (zh) * 2013-06-24 2015-08-01 Dow Corning 自矽組成物移除矽化物之方法以及以此等方法製造之產品

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4717681A (en) * 1986-05-19 1988-01-05 Texas Instruments Incorporated Method of making a heterojunction bipolar transistor with SIPOS
JP3295679B2 (ja) * 1995-08-04 2002-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5798540A (en) * 1997-04-29 1998-08-25 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with InAlAsSb/AlSb barrier
EP0989962A4 (en) * 1997-06-13 2005-03-09 Mattson Technology Ip Inc PROCESSES FOR PROCESSING SEMICONDUCTOR WAFERS
DE19741465A1 (de) * 1997-09-19 1999-03-25 Wacker Chemie Gmbh Polykristallines Silicium
US6294441B1 (en) * 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6380007B1 (en) * 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4531177B2 (ja) * 1998-12-28 2010-08-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6624086B1 (en) * 1999-09-15 2003-09-23 Texas Instruments Incorporated Effective solution and process to wet-etch metal-alloy films in semiconductor processing
KR20010063597A (ko) * 1999-12-23 2001-07-09 박종섭 박막 트랜지스터 제조 방법
US6821827B2 (en) * 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6492283B2 (en) * 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
TWI263336B (en) * 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
JP4803625B2 (ja) * 2001-09-04 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019201475A1 (de) 2018-04-19 2019-10-24 Linde Aktiengesellschaft Verfahren zum betreiben eines wärmetauschers, anordnung mit einem wärmetauscher und luftbearbeitungsanlage mit einer entsprechenden anordnung

Also Published As

Publication number Publication date
US6946402B2 (en) 2005-09-20
KR100466964B1 (ko) 2005-01-24
US20030124779A1 (en) 2003-07-03
US20050167634A1 (en) 2005-08-04

Similar Documents

Publication Publication Date Title
US7338845B2 (en) Fabrication method of a low-temperature polysilicon thin film transistor
US6534789B2 (en) Thin film transistor matrix having TFT with LDD regions
CN1680992B (zh) 具有驱动电路的液晶显示器件及其制造方法
US8158469B2 (en) Method of fabricating array substrate
KR100515279B1 (ko) 반도체 장치 및 그 제조방법
US7674658B2 (en) Semiconductor device and manufacturing method thereof
US20050167634A1 (en) Etchant for nickel silicide
KR20050001937A (ko) 액정표시패널 및 그 제조 방법
US6998287B2 (en) Polycrystalline liquid crystal display device having large width channel and method of fabricating the same
KR100303711B1 (ko) 다결정/비정질 실리콘 이중 활성층을 가지는 박막트랜지스터 및
KR100418217B1 (ko) 폴리실리콘 박막트랜지스터 제조방법
KR100482162B1 (ko) 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법
JP3901903B2 (ja) 薄膜トランジスタの作製方法
KR100977538B1 (ko) 폴리실리콘 박막의 제조방법
KR20040050768A (ko) 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법
KR100959684B1 (ko) 박막트랜지스터 소자의 제조방법
JP2004342753A (ja) 半導体装置
KR100425821B1 (ko) 폴리실리콘 박막 제조방법
KR20040077160A (ko) 구동회로 일체형 액정표시장치용 구동소자 및 스위칭소자의 제조방법
JP2001036097A (ja) 半導体装置
KR100956938B1 (ko) 액정표시장치 및 그 제조방법
KR100955380B1 (ko) 폴리실리콘 액정표시소자 제조방법
JP2004064056A (ja) 半導体集積回路の作製方法
TWI446449B (zh) 半導體元件及其製作方法
KR20050100781A (ko) 표시장치용 어레이 패널 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 15