TWI458076B

TWI458076B - 半導體裝置

Info

Publication number: TWI458076B
Application number: TW97135874A
Authority: TW
Inventors: Shunpei Yamazaki; Atsuo Isobe; Hiromichi Godo; Yutaka Okazaki
Original assignee: Semiconductor Energy Lab
Priority date: 2007-09-21
Filing date: 2008-09-18
Publication date: 2014-10-21
Also published as: CN101393919B; JP2009094494A; JP5403979B2; US7982250B2; TW200937613A; US20090078970A1; CN101393919A

Description

半導體裝置

本發明涉及具有其絕緣表面上設置有半導體層的所謂的SOI(絕緣體上矽；Silicon on Insulator)結構的半導體裝置。

目前正在開發使用被稱為絕緣體上矽(下面也稱為SOI)的半導體基板的積體電路，該半導體基板在絕緣表面上設置有較薄的單晶半導體層而代替將單晶半導體錠切成薄片來製造的矽晶片。使用SOI基板的積體電路因為降低電晶體和基板之間的寄生電容以提高半導體積體電路的性能而引人注目。

作為製造SOI基板的方法，已知氫離子植入分離法(例如參照專利文獻1)。在氫離子植入分離法中，藉由將氫離子植入到矽晶片，在離其表面有預定深度的區域中形成微小氣泡層，以該微小氣泡層為分離面來將較薄的矽層接合到另外的矽晶片。在該處理中，除了分離矽層的熱處理，還需要藉由在氧化性氣氛下進行熱處理在矽層上形成氧化膜，然後去除該氧化膜，接著在1000℃至1300℃的溫度下進行熱處理來提高接合強度。

另外，已經公開了在高耐熱性玻璃等絕緣基板上設置矽層的半導體裝置(例如參照專利文獻2)。該半導體裝置具有如下結構：使用絕緣矽膜保護其熱應變點為750℃以上的晶化玻璃的整個表面，並且將藉由氫離子植入分離法而得到的矽層固定在上述絕緣矽膜上。

[專利文獻1]日本專利特開2000-124092號公報

[專利文獻2]日本專利特開平11-163363號公報

在半導體裝置的技術領域中，該技術開發是以微細化為指路圖過來的。到現在為止，伴隨著半導體裝置的微細化，已實現了高速工作和低耗電化。

然而，被要求實現半導體裝置的高性能化及低耗電化，而不只是依賴於微細加工技術。

因此，本發明的目的在於在具有SOI結構的半導體裝置中實現高性能化及低耗電化。此外，本發明的目的還在於提供具有進一步高集成化了的高性能的半導體元件的半導體裝置。

在本發明中，其間夾著絕緣層層疊多個半導體元件如場效應電晶體等。該半導體元件具有從半導體基板分離並接合到具有絕緣表面的支撐基板的半導體層，並且該半導體層的通道形成區域被施加應變。藉由在半導體層上形成絕緣膜而施加對半導體層的通道形成區域的應變。根據該絕緣膜所具有的應力是壓縮應力還是拉伸應力，控制對半導體層的通道形成區域施加的應變是壓縮應變還是拉伸應變。注意，在本發明中，對半導體層的通道形成區域的應變是至少在通道長度方向上被施加的。

藉由對半導體層的通道長度方向施加適合於場效應電晶體的導電型的應變，可以提高場效應電晶體的遷移率，因此可以實現進一步的高性能化。例如，藉由將n通道型場效應電晶體作為對半導體層施加拉伸應變的應變電晶體可以提高遷移率，另一方面，藉由將p通道型場效應電晶體作為對半導體層施加壓縮應變的應變電晶體可以提高遷移率。

在本發明中，其間夾有閘極絕緣層、絕緣層、絕緣膜等並層疊的下層的半導體層與上層的半導體層由貫通該閘極絕緣層、層間絕緣層、以及上層的絕緣層的佈線層電連接。在下層的半導體層和上層的半導體層重疊並層疊的情況下，佈線層可以貫通上層的半導體層並與下層的半導體層接觸地形成。當半導體層以重疊的方式緊密地層疊時，可以製造進一步高集成化了的半導體裝置。

因為高性能的半導體元件可以採用疊層結構，可以製造進一步高集成化了的半導體裝置。藉由高集成化，縮小電路面積並減少佈線電容，可以實現低耗電化。

當形成在下層的半導體元件上形成的上層的半導體元件時，形成覆蓋下層的半導體元件的層間絕緣層，在層間絕緣層上形成與該上層的半導體層接合的絕緣層。因此，可以簡單地接合上層的半導體元件的半導體層和絕緣層，並且可以提高半導體裝置的可靠性及成品率。

另外，當形成場效應電晶體的半導體層藉由分別接合到不同的絕緣層而形成時，可以減少場效應電晶體的半導體層之間的寄生電容或場效應電晶體的閘電極層之間的寄生電容。

再者，因為使用從半導體基板分離並轉置的半導體層，藉由選擇半導體基板可以控制場效應電晶體的晶面取向及通道長度方向的晶軸。

在本發明中，藉由選擇對流過場效應電晶體的通道的載流子其遷移率成為最高的半導體層的通道形成區域的應變、晶面取向、晶軸，減少載流子的有效質量，並且可以提高場效應電晶體的遷移率。因此，可以實現場效應電晶體的高性能化。

本發明的半導體裝置的一個方式是在具有絕緣表面的基板上分別隔著層間絕緣層層疊多個場效應電晶體。多個場效應電晶體所具有的半導體層從半導體基板分離，該半導體層與具有絕緣表面的基板或在層間絕緣層上分別設置的絕緣層接合。多個場效應電晶體分別由對半導體層的通道形成區域施加應變的絕緣膜覆蓋。

本發明的半導體裝置的一個方式，在具有絕緣表面的基板上以疊層結構具有：第一場效應電晶體，該第一場效應電晶體包括第一半導體層、第一閘極絕緣層、第一閘電極層、第一源電極層及第一汲電極層；覆蓋第一場效應電晶體的第一絕緣膜；第一絕緣膜上的層間絕緣層；層間絕緣層上的第二場效應電晶體，該第二場效應電晶體包括第二半導體層、第二閘極絕緣層、第二閘電極層、第二源電極層及第二汲電極層；以及覆蓋第二場效應電晶體的第二絕緣膜。第一場效應電晶體與形成在第一半導體層和具有絕緣表面的基板之間的第一絕緣層接合並設置在具有絕緣表面的基板上，並且第二場效應電晶體與設置在層間絕緣層上的第二絕緣層接合並設置在第一場效應電晶體上。

根據本發明，在具有SOI結構的半導體裝置中，可以實現高性能化和低耗電化。另外，也可以提供具有進一步高集成化了的高性能的半導體元件的半導體裝置。

下面，關於本發明的實施方式參照附圖給予詳細說明。但是，本發明不局限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在以下實施方式所記載的內容中。另外，在以下說明的本發明的結構中，在不同附圖中共同使用相同參考符號來表示相同部分或具有同樣功能的部分，並且省略其反復說明。

實施方式1

對本發明的半導體裝置的製造方法，將參照圖1A至4D進行說明。在本實施方式中，作為具有進一步高集成化了的高性能的半導體元件的半導體裝置的一個實例，對CMOS(Complementary Metal oxide Semiconductor；互補金屬氧化物半導體)進行說明。

在本實施方式中，其間夾著絕緣層地層疊具有半導體層的半導體元件，該半導體層從半導體基板分離並接合到具有絕緣表面的支撐基板，並且由絕緣膜對通道形成區域施加了應變。最好應用單晶半導體基板作為半導體基板，而且形成單晶半導體層作為分離並接合到支撐基板上的半導體層。

圖1A示出本實施方式的半導體裝置。在具有絕緣表面的支撐基板101上形成阻擋層109、絕緣層104、保護層121、場效應電晶體230、絕緣膜210、層間絕緣層211、絕緣層212、場效應電晶體231、絕緣膜222、層間絕緣層223。場效應電晶體230及場效應電晶體231是具有薄膜半導體層的薄膜電晶體。場效應電晶體230具有半導體層119、閘極絕緣層205、閘電極層206，該半導體層119具有作為源區域或汲區域的雜質區域208a、208b、以及通道形成區域209。場效應電晶體231具有半導體層216、閘極絕緣層217、閘電極層218，該半導體層216具有作為源區域或汲區域的雜質區域220a、220b、以及通道形成區域221。藉由與雜質區域208b接觸地形成佈線層226、與雜質區域220a接觸地形成佈線層224，與雜質區域208a和雜質區域220b接觸地形成佈線層225，場效應電晶體230及場效應電晶體231電連接。

注意，雖然在圖1A的半導體裝置中，示出藉由在場效應電晶體230上形成層間絕緣層211使因場效應電晶體230發生的凹凸平坦化的實例，如圖23所示的半導體裝置那樣，不一定必要形成層間絕緣層211。在圖23的半導體裝置中，與絕緣膜210接觸地形成有接合到半導體層216的絕緣層212，該絕緣膜210對場效應電晶體230的半導體層119的通道形成區域施加應變。

圖1A的半導體裝置示出在開口(接觸孔)中形成佈線層225和佈線層226的實例，該開口(接觸孔)形成為連續貫通閘極絕緣層205、絕緣膜210、層間絕緣層211、絕緣層212、閘極絕緣層217、絕緣膜222、以及層間絕緣層223。圖1B示出場效應電晶體230和場效應電晶體231的電連接的另外實例。

佈線層224、225、226採用疊層結構，即在以填上作為接觸孔的開口的方式形成作為埋入佈線層的佈線層240a、240b、240c、240d之後，在埋入佈線層上形成佈線層。佈線層也可以在開口中形成金屬阻擋膜或種子膜(seed film)。與佈線層224、225、226同樣，在圖1B、圖2A、及2B中的佈線層233、235、236也採用疊層結構。

在形成佈線層的接觸孔形成為貫通多個層的情況下，有時接觸孔的側面具有多個錐形角度。例如，在將蝕刻程序分為多個階段並改變蝕刻氣體的情況下，有時根據該蝕刻條件開口的錐形角或其徑等的形狀不同。圖21A示出在具有多個錐形角的接觸孔中形成佈線層的實例。在圖21A示出的半導體裝置中，形成作為佈線層245、246的埋入佈線層的佈線層242c、242d的接觸孔在第一開口和第二開口的形狀彼此不同，所具有的錐形角度也第二開口比第一開口大。上述第一開口形成在閘極絕緣層205、絕緣膜210、層間絕緣層211、以及絕緣層212中，上述第二開口形成在閘極絕緣層217、絕緣膜222、以及層間絕緣層223中。

佈線層也可以在開口中形成金屬阻擋膜或種子膜。圖21B示出形成金屬阻擋膜的實例。在圖21B的半導體裝置中，佈線層247、248、249與接觸孔的側面和底面接觸地具有金屬阻擋膜243a、243b、243c、243d。

圖1B的半導體裝置示出在形成覆蓋場效應電晶體230的層間絕緣層211之後，對閘極絕緣層205、絕緣膜210、以及層間絕緣層211設置到達雜質區域208a、208b的開口，並且形成分別連接到雜質區域208a、208b的佈線層234、237的實例。藉由接觸於場效應電晶體231的雜質區域220b和佈線層234的佈線層233，上層的場效應電晶體231和下層的場效應電晶體230電連接。在圖1B中，也可以在佈線層234、237上還形成層間絕緣層，而使因佈線層234、237發生的凹凸平坦化之後形成絕緣層212。在圖1B中，設置較厚的絕緣層212，它也用作層間絕緣層。

另外，構成半導體裝置的n型和p型的場效應電晶體的疊層順序沒有特別的限定，在圖1A中，示出作為雜質區域208a、208b具有n型雜質區域的n通道型場效應電晶體即場效應電晶體230設置在下層，作為雜質區域220a、220b具有p型雜質區域的p通道型場效應電晶體即場效應電晶體231設置在上層的實例。另一方面，在圖1B中，示出作為雜質區域208a、208b具有p型雜質區域的p通道型場效應電晶體即場效應電晶體230設置在下層，作為雜質區域220a、220b具有n型雜質區域的n通道型場效應電晶體即場效應電晶體231設置在上層的實例。

場效應電晶體230是由絕緣膜210對半導體層119的通道形成區域施加應變的應變電晶體，場效應電晶體231是由絕緣膜222對半導體層216的通道形成區域施加應變的應變電晶體。藉由在半導體層上形成絕緣膜可以施加對半導體層的通道形成區域的應變，而且根據該絕緣膜所具有的應力是壓縮應力還是拉伸應力，可以控制對半導體層的通道形成區域施加的應變是壓縮應變還是拉伸應變。

藉由在半導體層的通道長度方向上施加適應於場效應電晶體的導電型的應變，可以提高場效應電晶體的遷移率，而且可以實現更高性能化。例如，關於n通道型場效應電晶體，藉由採用將拉伸應變施加到半導體層的通道形成區域的應變電晶體，可以提高遷移率。另一方面，關於p通道型場效應電晶體，藉由採用將壓縮應變施加到半導體層的通道形成區域的應變電晶體，可以提高遷移率。

因此，在圖1A的半導體裝置中，場效應電晶體230為n通道型且場效應電晶體231為p通道型。由此作為絕緣膜210使用具有拉伸應力的絕緣膜，作為絕緣膜222使用具有壓縮應力的絕緣膜。

圖24表示圖1A的半導體裝置的平面圖，圖1A的半導體裝置對應於沿圖24的線Y-Z的截面圖。注意，在圖24中，絕緣膜222和層間絕緣層223被省略，利用虛線表示絕緣層212下方的場效應電晶體230。在圖24中，利用箭頭示意地表示對半導體層216和半導體層119的通道形成區域施加的應力。由絕緣膜210的拉伸應力，將拉伸應變在箭頭250a、250b的方向上施加到通道形成區域209，該通道形成區域209是在作為n通道型場效應電晶體的場效應電晶體230的半導體層119中的。另一方面，由絕緣膜222的壓縮應力，將壓縮應變在箭頭251a、251b的方向上施加到通道形成區域221，該通道形成區域221是在作為p通道型場效應電晶體的場效應電晶體231的半導體層216中的。如此，藉由將拉伸應變施加到n通道型場效應電晶體且將壓縮應變施加到p通道型場效應電晶體，可以提高遷移率。

藉由CVD法(電漿CVD法、熱CVD法)、濺射法等可以形成絕緣膜210、222，根據該形成條件(反應氣體、壓力、溫度、高頻電力等)可以控制應力。可以使用氮化膜作為絕緣膜210、222，例如使用氮化矽膜、包含氧的氮化矽膜(也寫為氮氧化矽膜)等即可。在本實施方式中，作為絕緣膜210、222，使用在不同的條件下成膜的氮化矽膜。

另外，作為設在上下的絕緣膜之間的絕緣層，當使用能夠緩和應力的絕緣層時，可以防止其他階層的絕緣膜影響到半導體層。因此，可以更正確地控制應變電晶體的遷移率，還可以減少應力差異導致的薄膜的分離和對密著性的不良影響，而提高半導體裝置的可靠性。作為能夠緩和應力的絕緣層可以使用氧化膜等，例如使用氧化矽膜、包含氮的氧化矽膜(氧氮化矽膜)等即可。在本實施方式中，作為層間絕緣層211，使用氧化矽膜。

另外，如使用本發明的本實施方式的半導體裝置那樣，藉由將施加了拉伸應變的場效應電晶體和施加了壓縮應變的場效應電晶體設置在不同的階層，而可以不接觸地設置具有相反方向的應力的絕緣膜。因此，無須將半導體裝置設計為複雜的形狀和結構，而可以高成品率地製造具有高集成化了的多個應變電晶體的高性能且高可靠性的半導體裝置。

其間夾著閘極絕緣層、層間絕緣層、上層的絕緣層等並層疊的下層的半導體層和上層的半導體層藉由貫通該閘極絕緣層、層間絕緣層、以及上層的絕緣層的佈線層電連接。在重疊地層疊下層的半導體層和上層的半導體層的情況下，也可以以貫通上層的半導體層而接觸於下層的半導體層的方式形成佈線層。當以彼此重疊的方式緊密地層疊半導體層時，可以成為進一步高集成化了的半導體裝置。

圖2A和2B示出下層的半導體層和上層的半導體層彼此重疊並層疊的半導體裝置的實例。在圖2A中，作為下層的半導體元件的場效應電晶體230的半導體層119(雜質區域208a)和作為上層的半導體元件的場效應電晶體231的半導體層216(雜質區域220b)彼此重疊地層疊。佈線層235使場效應電晶體230和場效應電晶體231電連接，該佈線層235形成為貫通閘極絕緣層205、絕緣膜210、層間絕緣層211、絕緣層212、半導體層216(雜質區域220b)、閘極絕緣層217、絕緣膜222、以及層間絕緣層223並到達半導體層119(雜質區域208a)。

雖然圖2A示出將場效應電晶體230的半導體層119和場效應電晶體231的半導體層216一部分彼此重疊地形成的實例，但是也可以如圖2B所示那樣使用相同的掩模等將兩個半導體層大致重疊地形成。兩個半導體層彼此重疊的區域越大，越能夠實現高集成化。在圖2B的半導體裝置中，場效應電晶體230和場效應電晶體231隔著層間絕緣層在大致相同位置上彼此重疊地層疊。佈線層236使場效應電晶體230和場效應電晶體231電連接，該佈線層236形成為貫通閘極絕緣層205、絕緣膜210、層間絕緣層211、絕緣層212、半導體層216(雜質區域220b)、閘極絕緣層217、絕緣膜222、以及層間絕緣層223並到達半導體層119(雜質區域208b)。

本發明的半導體裝置因為具有三維地層疊半導體元件並高集成化了的結構，所以半導體元件除了接觸於同一個絕緣層並相鄰地佈置之外，還可以在上下方向上隔著層間絕緣層接觸於不同絕緣層地層疊。因此，在半導體裝置中的半導體元件的佈置的自由度高、可以進一步實現高集成化和高性能化。作為半導體元件除了場效應電晶體之外，還可以應用適用半導體層的記憶元件等，可以製造在多個用途中滿足所要求的功能的半導體裝置而提供。

另外，具有從單晶半導體基板分離的半導體層的半導體元件沒有因在使非晶半導體層晶化而形成多晶半導體的程序中發生的晶界而發生的漏電流，因而作為半導體裝置可以實現低耗電化。而且，結晶取向的不均勻所導致的半導體元件的閘値的不均勻少。再者，由於可以不用顧及因非晶半導體層的雷射晶化發生的半導體層表面的皺紋，所以可以使閘極絕緣層薄膜化。

層疊的場效應電晶體都可以為n型，也都可以為p型。另外，也可以接觸於相同絕緣層地設置多個場效應電晶體，接觸於相同絕緣層地設置導電型不同的n通道型場效應電晶體及p通道型場效應電晶體的雙方。

在本實施方式中示出兩個場效應電晶體的疊層結構，也可以採用兩個以上的場效應電晶體的疊層結構。藉由接合設在基板上的絕緣層和半導體層，可以層疊多個半導體元件。

在本實施方式的半導體裝置中，因為使用從半導體基板分離並轉置的半導體層，藉由選擇半導體基板，可以控制在場效應電晶體中的晶面取向和通道長度方向的晶軸。

藉由選擇對流過場效應電晶體的通道的載流子提高遷移率的施加到半導體層的通道形成區域的應變、晶面取向、晶軸，減少載流子的有效質量，可以提高場效應電晶體的遷移率。因此，可以使場效應電晶體高性能化。

下面，使用圖3A至8D對本實施方式的半導體裝置的製造方法進行說明。

首先，使用圖3A至3D、以及圖4A至4C，對在作為具有絕緣表面的基板的支撐基板上利用半導體基板設置半導體層的方法進行說明。

圖3A所示的半導體基板108被清洗，從其表面以預定深度照射利用電場加速的離子，以形成脆化層110。離子的照射顧及轉置在支撐基板上的半導體層的厚度而進行。顧及這種厚度，設定對半導體基板108照射離子時的加速電壓。

作為半導體基板108，使用矽基板或鍺基板等半導體基板、鎵砷或銦磷等化合物半導體基板。作為半導體基板108雖然最好使用單晶半導體基板，但是也可以使用多晶半導體基板。也可以使用在晶格中具有應變的矽、將鍺添加到矽的矽鍺等的半導體基板。具有應變的矽，可以藉由在晶格常數大於矽的矽鍺或氮化矽上進行成膜來形成。在支撐基板上可以得到的半導體層可藉由選擇成為母體的半導體基板來確定。

另外，半導體基板108根據製造的半導體元件(在本實施方式中的場效應電晶體)選擇晶面取向即可。例如，作為晶面取向可以使用具有{100}面、{110}面等的半導體基板。

在本實施方式中，採用如下離子照射分離法，即，將氫離子、氦離子、或者氟離子照射而添加到半導體基板的預定深度的區域中，然後進行熱處理來分離表層的半導體層。但是，也可以採用如下方法，即，在多孔矽上使單晶矽外延成長，然後藉由噴水法分離多孔矽層來分離。

例如，作為半導體基板108使用單晶矽基板，使用稀氫氟酸處理其表面，除去自然氧化膜及附著在其表面的塵埃等雜質來使半導體基板108表面淨化。

脆化層110藉由離子摻雜法(略寫為ID法)或離子植入法(略寫為II法)照射離子來形成即可。脆化層110藉由對半導體基板108照射氫離子、氦離子、或者以氟離子為代表的鹵素離子而形成。在作為鹵素元素照射氟離子的情況下，使用BF₃ 作為源氣體即可。離子植入法是指對離子化了的氣體進行質量分離而照射半導體的方法。

例如，在利用離子植入法時，對離子化了的氫氣體進行質量分離並將H⁺ 選擇性地抽出。與當植入其他不同質量的離子時相比，H⁺ 離子以相同能量更深地植入到半導體基板中，且具有寬廣的濃度輪廓。

離子摻雜法對離子化了的氣體不進行質量分離，在電漿中生成多種離子種，而使它們加速並摻雜到半導體基板。例如，在包含H⁺ 、H₂ ⁺ 、H₃ ⁺ 離子的氫中，被摻雜的離子代表性的為50%以上的H₃ ⁺ 離子，一般而言例如80%的H₃ ⁺ 離子、20%的其他離子(H⁺ 離子、H₂ ⁺ 離子)。在此，只添加H₃ ⁺ 離子的離子種的方法也設定為離子摻雜。即，由於其質量大，可以以相同加速能量將H₃ ⁺ 離子深度淺並多量地添加到半導體基板中，且具有陡峭的濃度輪廓。

在對單晶矽基板藉由離子照射法照射鹵素離子如氟離子的情況下，藉由由添加了的氟清除(驅逐)矽晶格內的矽原子來有效地形成空位部分，使得脆化層中形成微小空洞。在此情況下，因為比較低溫度的熱處理而引起形成在脆化層中的微小空洞的體積變化，可以沿著脆化層分離而形成薄的單晶半導體層。也可以在照射氟離子之後照射氫離子，以使空洞內包含氫。由於為從半導體基板分離薄的半導體層而形成的脆化層是藉由利用形成在脆化層中的微小空洞的體積變化而分離，所以如上所述，最好有效地利用氟離子或氫離子的作用。

此外，也可以照射由一個或多個同一原子構成的質量不同的離子。例如，當照射氫離子時，最好在其中包含H⁺ 、H₂ ⁺ 、H₃ ⁺ 離子的同時提高H₃ ⁺ 離子的比率。當照射氫離子時，藉由在其中包含H⁺ 、H₂ ⁺ 、H₃ ⁺ 離子的同時提高H₃ ⁺ 離子的比率，既可提高照射效率，又可縮短照射時間。藉由採用這種結構，可以容易地進行薄膜的單晶半導體層的分離。

在支撐基板上也可以設置防止雜質元素的擴散的氮化矽膜或氮氧化矽膜用作阻擋層。而且，也可以組合使用氧氮化矽膜作為起到緩和應力的作用的絕緣膜。注意，在本說明書中，氧氮化矽膜是如下：作為其組成，氧的含量比氮的含量多，在藉由使用盧瑟福背散射光譜學法(RBS:Rutherford Backscattering Spectrometry)和氫前方散射法(HFS:Hydrogen Forward Scattering)測量的情況下，作為其濃度範圍包含50原子%至70原子%的氧、0.5原子%至15原子%的氮、25原子%至35原子%的Si、0.1原子%至10原子%的氫。另外，氮氧化矽膜是如下：作為其組成，氮的含量比氧的含量多，在藉由使用RBS和HFS測量的情況下，作為其濃度範圍包含5原子%至30原子%的氧、20原子%至55原子%的氮、25原子%至35原子%的Si、10原子%至30原子%的氫。然而，假設在將構成氧氮化矽或氮氧化矽的原子的總計設為100原子%的情況下，氮、氧、Si及氫的含有比率包含在上述範圍內。

另外，可以在半導體基板和接合到上述半導體層的絕緣層之間形成保護層。保護層可以由選自氮化矽層、氧化矽層、氮氧化矽層、或氧氮化矽層中的單層或多個層的疊層結構形成。這些層可以在半導體基板中形成脆化層之前形成在半導體基板上。另外，也可以在半導體基板中形成脆化層之後形成在半導體基板上。

當形成脆化層時需要在高劑量條件下照射離子，有時半導體基板108的表面會變得粗糙。因此，也可以在照射離子的表面利用氮化矽膜、氮氧化矽膜、或者氧化矽膜等設置對於離子照射的保護層，其厚度為50nm至200nm。

例如，在半導體基板108上藉由電漿CVD法形成氧氮化矽膜(膜厚度為5nm至300nm，最好為30nm至150nm(例如50nm))和氮氧化矽膜(膜厚度為5nm至150nm，最好為10nm至100nm(例如50nm))的疊層作為保護層。作為一例，在半導體基板108上以50nm的膜厚度形成氧氮化矽膜，並且在該氧氮化矽膜上以50nm的膜厚度形成氮氧化矽膜來層疊。氧氮化矽膜也可以是使用有機矽烷氣體藉由化學氣相成長法製造的氧化矽膜。

此外，也可以對半導體基板108進行脫脂清洗來除去其表面的氧化膜，然後進行熱氧化。作為熱氧化，雖然可以進行一般的乾式氧化，但是最好在添加有包含鹵素的氣體的氧化氣氛中進行氧化。例如，在相對於氧包含0.5體積%至10體積%(最好為3體積%)的比率的HCl的氣氛中，並且在700℃以上的溫度下進行熱處理。最好在950℃至1100℃的溫度下進行熱氧化。處理時間為0.1小時至6小時，最好為0.5小時至3.5小時。所形成的氧化膜的厚度為10nm至1000nm(最好為50nm至200nm)，例如為100nm厚。

作為包含鹵素的物質，除了使用HCl以外，還可以使用選自HF、NF₃ 、HBr、Cl₂ 、ClF₃ 、BCl₃ 、F₂ 、Br₂ 等中的一種或多種物質。

藉由在這樣的溫度範圍內進行熱處理，可以得到由鹵素元素帶來的吸雜效應。吸雜具有特別除去金屬雜質的效應。換言之，由於鹵素的作用，金屬等雜質變成揮發性金屬氯化物且脫離到氣相中而被除去。該熱處理對藉由化學機械研磨(CMP)來處理其表面的半導體基板108很有效。此外，氫起到補償半導體基板108和所形成的氧化膜的介面的缺陷來降低該介面的局域能級密度(level density)的作用，以使半導體基板108和氧化膜的介面惰性化，從而實現電特性的穩定化。

可以使藉由所述熱處理而形成的氧化膜包含鹵素。鹵素元素藉由以1×10¹⁷ atoms/cm³ 至5×10²⁰ atoms/cm³ 的濃度包含在氧化膜中，可以使該氧化膜呈現捕獲金屬等雜質來防止半導體基板108的污染的保護層的功能。

當形成脆化層110時，根據澱積在半導體基板上的膜厚度、從作為目的物的半導體基板分離而轉置在支撐基板上的半導體層的厚度、以及所照射的離子種，可以調整加速電壓和所有的離子數量。

例如，可以藉由離子摻雜法使用氫氣體作為原料，以40kV的加速電壓、2×10¹⁶ ions/cm² 的全部離子數量照射離子來形成脆化層。如果形成較厚的保護層，則在以同一條件照射離子來形成脆化層的情況下，作為從目的物的半導體基板分離而轉置在支撐基板上的半導體層，可以形成為較薄的半導體層。例如，在根據離子種(H⁺ 離子、H₂ ⁺ 離子、H₃ ⁺ 離子)的比率，作為保護層在半導體基板上層疊氧氮化矽膜(膜厚度為50nm)和氮氧化矽膜(膜厚度為50nm)，並且以上述條件形成脆化層的情況下，轉置在支撐基板上的半導體層的厚度大約為120nm。在作為保護層在半導體基板上層疊氧氮化矽膜(膜厚度為100nm)和氮氧化矽膜(膜厚度為50nm)的情況下，轉置在支撐基板上的半導體層的厚度大約為70nm。

在使用氦(He)或氫作為原料氣體的情況下，可以以10kv至200kv的加速電壓、1×10¹⁶ ions/cm² 至6×10¹⁶ ions/cm² 的劑量照射，來形成脆化層。藉由使用氦作為原料氣體，即使不進行質量分離也可以將He⁺ 離子作為主要離子進行照射。此外，藉由使用氫作為原料氣體，可以將H₃ ⁺ 離子或H₂ ⁺ 離子作為主要離子來進行照射。離子種還根據電漿的生成方法、壓力、原料氣體供應量、加速電壓而改變。

形成脆化層的實例如下所述，即，在半導體基板上層疊氧氮化矽膜(膜厚度為50nm)、氮氧化矽膜(膜厚度為50nm)、以及氧化矽膜(膜厚度為50nm)作為保護層，以40kV的加速電壓、2×10¹⁶ ions/cm² 的劑量照射氫而在半導體基板中形成脆化層。然後，在作為保護層的最上層的氧化矽膜上形成作為絕緣層的氧化矽膜(膜厚度為50nm)。形成脆化層的另一個實例如下所述，即，在半導體基板上層疊氧化矽膜(膜厚度為100nm)和氮氧化矽膜(膜厚度為50nm)作為保護層，以40kV的加速電壓、2×10¹⁶ ions/cm² 的劑量照射氫而在半導體基板中形成脆化層。然後，在作為保護層的最上層的上述氮氧化矽膜上形成氧化矽膜(膜厚度為50nm)作為絕緣層。上述氧氮化矽膜及氮氧化矽膜藉由電漿CVD法形成即可，而上述氧化矽膜藉由CVD法使用有機矽烷氣體形成即可。

在作為支撐基板101使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等用於電子工業領域的玻璃基板的情況下，玻璃基板中包含微量的鈉等鹼金屬，有可能因為該微量的雜質而使電晶體等半導體元件的特性受到負面影響。對於這樣的雜質，氮氧化矽膜具有防止包含在支撐基板101中的金屬雜質擴散到半導體基板一側的效應。也可以形成氮化矽膜而代替氮氧化矽膜。最好在半導體基板和氮氧化矽膜之間設置氧氮化矽膜或氧化矽膜等應力緩和層。藉由設置氮氧化矽膜和氧氮化矽膜的疊層結構，也可以形成防止對半導體基板的雜質擴散的同時緩和應力應變的結構。

接下來，如圖3B所示那樣，在與支撐基板形成接合的面上形成氧化矽膜作為絕緣層104。作為氧化矽膜，使用有機矽烷氣體藉由化學氣相成長法來製造的氧化矽膜是最好的。另外，也可以採用使用矽烷氣體藉由化學氣相成長法來製造的氧化矽膜。在利用化學氣相成長法的成膜中，使用例如350℃以下(具體實例是300℃)的成膜溫度，該成膜溫度是不從形成於單晶半導體基板的脆化層110發生脫氣的溫度。此外，在從單晶或多晶半導體基板分離單晶或多晶半導體層的熱處理中，採用比絕緣層104的成膜溫度高的熱處理溫度。

絕緣層104具有平滑的親水性的表面。作為該絕緣層104最好使用氧化矽膜。特別最好的是使用有機矽烷氣體藉由化學氣相成長法來製造的氧化矽膜。作為有機矽烷氣體，可以使用含有矽的化合物，如四乙氧基矽烷(TEOS：化學式為Si(OC₂ H₅ )₄ )、三甲基矽烷(TMS：化學式為(CH₃ )₃ SiH)、四甲基矽烷(化學式為Si(CH₃ )₄ )、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(化學式為SiH(OC₂ H₅ )₃ )、三(二甲氨基)矽烷(化學式為SiH(N(CH₃ )₂ )₃ )等。在使用有機矽烷作為原料氣體藉由化學氣相成長法形成氧化矽膜的情況下，最好混合給予氧的氣體。作為給予氧的氣體，可以使用氧、氧化亞氮、二氧化氮等。另外，也可以混合氬、氦、氮等惰性氣體或氫。

此外，作為絕緣層104，還可採用以甲矽烷、乙矽烷、或者三矽烷等矽烷作為原料氣體藉由化學氣相成長法形成的氧化矽膜。在此情況下，也最好混合給予氧的氣體或惰性氣體等。另外，成為與半導體層接合的絕緣層的氧化矽膜也可以包含氯。在利用化學氣相成長法的成膜中，使用例如350℃以下的成膜溫度，該成膜溫度是不從形成於半導體基板108的脆化層110發生脫氣的溫度。此外，在從單晶或多晶半導體基板分離半導體層的熱處理中，採用比絕緣層104的成膜溫度高的熱處理溫度。在本說明書中，化學氣相成長(CVD；Chemical Vapor Deposition)法包括電漿CVD法、熱CVD法、光CVD法。

另外，也可以藉由如下方法可以形成氧化矽作為絕緣層104：在氧化性氣氛中對半導體基板108進行熱處理；半導體基板108與氧自由基起反應；或使用氧化劑使半導體基板108化學性地氧化。此外，也可以使上述有機矽烷氣體與氧自由基或氮自由基起反應來形成絕緣層104。

將上述形成平滑且親水性的表面的絕緣層104設置為5nm至500nm最好為10nm至200nm的厚度。該厚度可以使半導體基板108表面的表面粗糙平滑化，並且可以確保絕緣層104的平滑性。較好的是絕緣層104的表面的算術平均粗糙度Ra小於0.8nm，均方根粗糙度(root-mean-square roughness)Rms不足0.9nm，更最好的是，Ra為0.4nm以下、Rms為0.5nm以下，進一步最好的是，Ra為0.3nm以下、Rms為0.4nm以下。例如，Ra為0.27nm、Rms為0.34nm。在本說明書中，Ra是算術平均粗糙度，Rms是均方根粗糙度，測定範圍是2μm² 或10μm² 。

也可以在支撐基板101上設置與絕緣層104同樣的氧化矽膜。即，將半導體層102接合到支撐基板101上時，藉由在形成接合的面的其中一面或兩面設置最好由以有機矽烷為原材料形成的氧化矽膜構成的絕緣層104，可以形成堅固的接合。

圖3C表示使支撐基板101與半導體基板108的形成有絕緣層104的面密接，使兩者接合的形態。對形成接合的面預先進行充分清洗。對支撐基板101與半導體基板108的形成有絕緣層104的面藉由百萬聲波清洗等進行淨化即可。此外，也可以在進行百萬聲波清洗(megasonic cleaning)之後使用臭氧水清洗來除去有機物並提高表面的親水性。

如果使支撐基板101和絕緣層104相對，並且從外部按住其一部分，則由於藉由接合面之間的距離局部縮短而引起的范德華力的增大和氫鍵的影響，使得支撐基板101和絕緣層104彼此吸引。而且，由於在鄰接於被按住的區域的區域中相對的支撐基板101和絕緣層104之間的距離也縮短，所以范德華力強烈作用的區域和氫鍵影響的區域擴展，藉此使接合(也稱為鍵合)發展並使接合擴展到接合面整體。例如，按壓力是100kPa至5000kPa左右即可。

為了形成堅固的接合，也可以預先使表面活化。例如，對形成接合的面照射原子束或離子束。利用原子束或離子束時，可以使用氬等惰性氣體中性原子束或惰性氣體離子束。另外，進行電漿照射或自由基處理。藉由這種表面處理，即使在200℃至400℃的溫度下，也可以容易地形成異種材料之間的接合。

此外，為了提高支撐基板和絕緣層之間的接合介面的接合強度，最好進行加熱處理。例如，藉由烘箱或爐等在70℃至350℃的溫度條件(例如，200℃、2小時)下進行熱處理。

在圖3D中，在貼合支撐基板101和半導體基板108之後，進行加熱處理，以脆化層110為分離面從支撐基板101分離半導體基板108。例如，藉由進行400℃至700℃的熱處理，發生形成在脆化層110中的微小空洞的體積變化，從而可以沿著脆化層110分離。因為絕緣層104與支撐基板101接合，所以在支撐基板101上殘存與半導體基板108相同的結晶性的半導體層102。

400℃至700℃的溫度區域的熱處理既可在與上述為了提高接合強度的熱處理相同的裝置內連續地進行，又可在不同的裝置內進行。例如，在爐中進行200℃、2小時的熱處理，然後將該溫度上升到600℃附近，該狀態保持2小時，再使溫度下降到400℃至室溫的溫度區域後從爐中取出。此外，當熱處理時，也可以溫度從室溫上升。此外，也可以在爐中進行200℃、2小時的熱處理，然後藉由快熱退火(RTA)裝置在600℃至700℃的溫度區域進行1分鐘至30分鐘(例如，在600℃的溫度下進行7分鐘，在650℃的溫度下進行7分鐘)的熱處理。

藉由400℃至700℃的溫度區域的熱處理，絕緣層和支撐基板之間的接合從氫鍵轉移為共價鍵，添加到脆化層的元素膨脹，而微小空洞的壓力上升，可以從半導體基板分離半導體層。在進行熱處理之後，支撐基板和半導體基板處於一者負載於另一者的狀態，因此不需要很大的力量就可以分開支撐基板和半導體基板。例如，藉由真空吸盤拿起上方的基板，藉此可以容易地分離。此時，如果藉由使用真空吸盤或機械吸盤固定下側的基板，則可以在不向水準方向錯開的狀態下分開支撐基板和半導體基板雙方。

雖然圖3A至4D示出半導體基板108的尺寸小於支撐基板101的尺寸的實例，但是本發明不局限於此，半導體基板108的尺寸既可以和支撐基板101的尺寸彼此相同，又可以大於支撐基板101的尺寸。

圖4A至4D示出藉由在支撐基板一側設置與半導體層接合的絕緣層來形成半導體層的程序。圖4A示出以預定深度將利用電場加速的離子照射到形成有氧化矽膜作為保護層121的半導體基板108，以形成脆化層110的程序。離子的照射與圖3A的情況相同。藉由在半導體基板108的表面形成保護層121，可以防止因離子照射而造成的表面受損及平坦性劣化。此外，保護層121發揮對使用半導體基板108形成的半導體層102的雜質擴散的防止效應。

圖4B示出將形成有阻擋層109及絕緣層104的支撐基板101和半導體基板108的形成有保護層121的面密接來形成接合的程序。藉由使支撐基板101上的絕緣層104和半導體基板108的保護層121密接來形成接合。

然後，如圖4C所示，分離半導體基板108。與圖3D的情況同樣地進行分離半導體層的熱處理。如此可以獲得圖4C所示的半導體基板。

作為支撐基板101，可以使用具有絕緣性的基板、具有絕緣表面的基板，例如可以使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等被稱為無鹼玻璃的用於電子工業領域的各種玻璃基板。此外，也可以使用石英基板、陶瓷基板、藍寶石基板、其表面由絕緣層覆蓋的金屬基板等。

藉由以上程序，如圖4C所示，在作為具有絕緣表面的基板的支撐基板101上設置絕緣層104，形成從半導體基板108分離的半導體層102。

藉由蝕刻將設置在支撐基板101上的半導體層102加工為島狀的半導體層。在半導體層102上形成掩模117，利用掩模117藉由蝕刻處理加工半導體層102，來形成島狀的半導體層119。雖然圖4A至4D示出在形成半導體層119的蝕刻處理中，不蝕刻形成在半導體層下方的保護層及絕緣層的例子，但是也可以與半導體層的蝕刻處理一共地蝕刻保護層及絕緣層。在此情況下，保護層及絕緣層反映島狀的半導體層119的形狀，而成為僅設置在半導體層119下方的結構。

另外，從半導體基板分離，而轉置到支撐基板的半導體層有時藉由分離程序及離子照射程序發生結晶缺陷，而且其表面的平坦性被損壞並形成凹凸。在使用半導體層製造電晶體作為半導體元件的情況下，在這樣具有凹凸的半導體層的上面形成其厚度薄且絕緣耐壓性高的閘極絕緣層是困難的。另外，半導體層具有結晶缺陷時，與閘極絕緣層的局部介面態密度(interface state density)提高等，導致對於電晶體的性能及可靠性的影響。

因此，最好對半導體層照射電磁波如雷射，而減少結晶缺陷。藉由照射電磁波，可以使半導體層的至少一部分的區域溶化，並且減少半導體層中的結晶缺陷。注意，最好在電磁波的照射之前使用稀氫氟酸去除在半導體層表面形成了的氧化膜(自然氧化、或化學氧化而形成的膜)。

電磁波能夠將高能量供給給半導體層即可，最好使用雷射。

另外，也可以主要利用熱傳導的方法進行能量的供給，這藉由使具有高能量的粒子碰撞到半導體層來實現。作為提供具有高能量的粒子的熱源，可以使用電漿如常壓電漿、高壓電漿、熱電漿噴射、煤氣灶等的火焰，或者作為其他熱源可以使用電子束等。

電子波的波長為由半導體層吸收的波長。該波長可以考慮電磁波的趨膚深度(skin depth)等而決定。例如，可以使用190nm至600nm的電磁波的波長。另外，電磁波的能量可以考慮電磁波的波長、電磁波的趨膚深度、所照射的半導體層的膜厚度等而決定。

作為振盪出雷射的雷射器，可以使用連續振盪雷射器、準連續振盪雷射器、以及脈衝振盪雷射器。為了實現部分熔化而最好使用脈衝振盪雷射器。例如可以舉出KrF雷射器等準分子雷射器，Ar雷射器、Kr雷射器等氣體雷射器。除了上述雷射器以外，還可以舉出作為固體雷射器的YAG雷射器、YVO₄ 雷射器、YLF雷射器、YAlO₃ 雷射器、GdVO₄ 雷射器、KGW雷射器、KYW雷射器、變石雷射器、Ti：藍寶石雷射器、Y₂ O₃ 雷射器等。雖然準分子雷射器是脈衝振盪雷射器，但是在YAG雷射器等固體雷射器中，也有可以用作連續振盪雷射器、準連續振盪雷射器、以及脈衝振盪雷射器的雷射器。固體雷射器中，最好使用基波的第二高次諧波至第五高次諧波。此外，還可以使用GaN、GaAs、GaAlAs、InGaAsP等半導體雷射器。

此外，只要能夠將電磁波的能量照射到半導體層，也可以使用燈光。例如，可以使用從紫外線燈、黑光燈、鹵素燈、金鹵燈(metal halide lamp)、氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈射出的光。也可以使用利用上述燈光的閃光退火。由於適當使用鹵素燈或氙燈等進行的閃光退火可藉由在極短時間內的處理完成，所以可以抑制支撐基板的溫度上升。

還可以設置由擋板(shutter)、反射鏡或半反射鏡等反射體、由柱面透鏡或凸透鏡等構成的光學系統，以便調節電磁波的形狀或電磁波前進的路徑。

作為電磁波照射方法，既可選擇性地照射電磁波，又可將光(電磁波)在XY軸方向上掃描來照射。在此情況下，最好使用多角鏡(polygon mirror)或檢流計鏡作為光學系統。

電磁波的照射可以在包含氧的氣氛如大氣氣氛或惰性氣氛如氮氣氣氛下進行。當惰性氣氛中照射電磁波時，在具有密封性的處理室內照射電磁波，並控制該處理室內的氣氛即可。在不使用處理室的情況下，藉由對電磁波的被照射面噴上惰性氣體如氮氣體等可以形成氮氣氣氛。

而且，也可以對藉由供給電磁波照射等供給高能量而減少結晶缺陷的半導體層表面進行研磨處理。藉由研磨處理可以提高半導體層表面的平坦性。

作為研磨處理，可以使用化學機械研磨(Chemical Mechanical Polishing：CMP)法或噴液研磨法。在研磨處理之前清洗半導體層表面來淨化。當清洗時，使用百萬聲波清洗或二流體噴射清洗(two-fluid jet cleaning)等即可，藉由清洗除去半導體層表面的塵埃等。此外，最好的是使用稀氫氟酸除去半導體層表面上的自然氧化膜等，以使半導體層露出。

另外，也可以在照射電磁波之前對半導體層表面進行研磨處理(或者蝕刻處理)。

在本實施方式中，在作為半導體基板108應用單晶矽基板的情況下，可以獲得單晶矽層作為半導體層119。另外，本實施方式的半導體裝置的SOI基板的製造方法中可以將程序溫度設定為700℃以下，從而可以應用玻璃基板作為支撐基板101。就是說，與現有的薄膜電晶體同樣，可以在玻璃基板上形成本實施方式的薄膜電晶體並且可將單晶矽層應用於半導體層。因此，可以在玻璃基板等支撐基板上形成能夠高速工作，亞閾值低，場效應遷移率高，以低耗電壓能夠驅動等高性能並高可靠性的電晶體。

接著，參照圖7A至8D對利用上述的SOI基板製造圖1A所示的半導體裝置的方法進行說明。

在圖7A中在支撐基板101上形成阻擋層109、絕緣層104、保護層121、半導體層119。半導體層119、阻擋層109、絕緣層104、保護層121對應於圖4A至4D。注意，在此示出應用圖7A所示的結構的SOI基板的實例，但是也可以應用本說明書所示的另外結構的SOI基板。

可以根據n通道型場效應電晶體及p通道型場效應電晶體的形成區域，對半導體層119添加硼、鋁、鎵等的p型雜質，或者磷、砷等的n型雜質，以便控制閾値電壓。

也可以將半導體層119進一步蝕刻並根據半導體元件的佈置加工為島狀。

去除半導體層上的氧化膜形成覆蓋半導體層119的閘極絕緣層205。

閘極絕緣層205由氧化矽、或氧化矽和氮化矽的疊層結構形成即可。閘極絕緣層205可以藉由電漿CVD法或減壓CVD法澱積絕緣膜而形成，也可以藉由電漿處理的固相氧化或固相氮化而形成。這是因為藉由電漿處理使半導體層氧化或氮化而形成的閘極絕緣層緻密且具有高絕緣耐壓性及高可靠性。

另外，作為閘極絕緣層205，也可以使用高介電常數材料如二氧化鋯、氧化鉿、二氧化鈦、五氧化鉭等。藉由使用高介電常數材料作為閘極絕緣層205，可以降低閘極洩漏電流。

在閘極絕緣層205上形成閘電極層206(參照圖7B)。閘電極層206可以藉由濺射法、蒸鍍法、CVD法等的方法形成。閘電極層206由選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、釹(Nd)的元素、或者以所述元素為主要成分的合金材料或者化合物形成即可。此外，作為閘電極層206還可以使用以摻雜有磷等雜質元素的多晶矽膜為代表的半導體膜或AgPdCu合金。

將閘電極層206用作掩模添加給予n型的雜質元素207來形成作為n型雜質區域的雜質區域208a、208b。在本實施方式中，作為包含雜質元素的摻雜氣體使用磷化氫(PH₃ )。這裏，在雜質區域208a、208b中添加給予n型的雜質元素，使其濃度達到5×10¹⁹ atoms/cm³ 至5×10²⁰ atoms/cm³ 左右。另外，在半導體層119中形成通道形成區域209(參照圖7C)。

雜質區域208a、雜質區域208b為高濃度n型雜質區域，它用作源極、汲極。

為了啟動雜質元素，也可以進行加熱處理、強光照射或者雷射照射。與啟動的同時，可以恢復對閘極絕緣層造成的電漿損壞及對閘極絕緣層和半導體層之間的介面造成的電漿損壞。

接下來，形成覆蓋閘電極層、閘極絕緣層的層間絕緣層。在本實施方式中，採用用作保護膜的包含氫的絕緣膜210和層間絕緣層211的疊層結構。

然後，在300℃至550℃的氮氣氣氛中進行1小時至12小時的熱處理，使半導體層氫化。該程序是最好在400℃至500℃的溫度下進行的。這一程序是由作為層間絕緣層的絕緣膜210所含的氫終止半導體層中的懸空鍵的程序。在本實施方式中，在410℃的溫度下進行1小時的加熱處理。

在本發明中，形成層間絕緣層211，減少由於半導體層、閘電極層等發生的表面的凹凸，而進行平坦化。因此以可以實現平坦表面的膜厚度形成層間絕緣層211。另外，也可以對其表面進行化學機械拋光(CMP)而平坦化。

絕緣膜210和層間絕緣層211可以使用利用濺射法或電漿CVD法的氮化矽膜、含有氧的氮化矽膜(氮氧化矽膜)、含有氮的氧化矽膜(氧氮化矽膜)、氧化矽膜，也可以使用其他含有矽的絕緣膜的單層或三層以上的疊層結構。

絕緣膜210和層間絕緣層211還可以使用選自氮化鋁(AlN)、氧氮化鋁(AlON)、氮的含量多於氧的含量的氮氧化鋁(AlNO)、氧化鋁、類金剛石碳(DLC)、含氮碳(CN)以及含有無機絕緣材料的其他物質的材料來形成。此外，還可以使用矽氧烷樹脂。矽氧烷樹脂相當於包含Si-O-Si鍵的樹脂。矽氧烷的骨架結構由矽(Si)和氧(O)鍵構成。作為取代基，可以使用至少包含氫的有機基(例如，烷基或芳基)。有機基也可以含有氟基。

另外，也可以使用在之後程序所使用的加熱處理中耐用的有機絕緣性材料，作為有機材料可使用聚醯亞胺、丙烯聚合物、聚醯胺、聚醯亞胺醯胺、或苯並環丁烯類樹脂、聚矽氮烷。也可以藉由塗敷法形成的平坦性良好的塗敷膜用作層間絕緣層211。

層間絕緣層211可以使用浸漬法、噴塗法、刮刀法、輥塗法、簾塗法、刮刀塗佈法、CVD法、或蒸鍍法等來形成。也可以藉由液滴噴射法形成具有應力的層間絕緣層211。當使用液滴噴射法時，可以節省材料液體。另外，還可以使用如液滴噴射法那樣能夠轉印或描繪圖案的方法，例如印刷法(諸如絲網印刷或膠版印刷等的圖案形成方法)等。

在層間絕緣層211上形成絕緣層212作為與第二半導體層接合的絕緣層。絕緣層212可以與絕緣層104相同的材料及程序形成。絕緣層212可以採用平滑(算術平均粗糙度Ra小於0.3nm(測定範圍為10μm² ))的氧化矽膜、氧氮化矽膜、從層間絕緣層211一側的氮化矽膜和氧化矽膜的疊層、氧氮化矽膜和氧化矽膜的疊層結構，最好利用PECVD法在350℃以下的低溫下成膜。例如，在本實施方式中藉由使用四乙氧基矽烷作為有機矽烷氣體並利用化學氣相成長法來形成氧化矽膜作為絕緣層212。氮化矽膜或氧氮化矽膜發揮如下效應，即防止來自層間絕緣層211的雜質藉由絕緣層212擴散到在其上形成的半導體層216和閘極絕緣層217。

如將半導體層102與絕緣層104接合並從半導體基板108分離那樣，將半導體層215與絕緣層212接合並形成在層間絕緣層211上(參照圖7E)。半導體層215藉由加熱處理從形成有脆化層214的半導體基板213分離，而與絕緣層212接合。注意，該加熱處理最好以低於對上述的半導體層119的氫化程序的溫度的方式進行。

也可以照射雷射光束，以便減少半導體層215的結晶缺陷。另外，也可以對半導體層215表面進行研磨處理。藉由研磨處理可以提高半導體層215表面的平坦性。

注意，在本實施方式中，作為第一半導體基板的半導體基板108選擇晶面取向為{100}的單晶半導體基板，並且作為第二半導體基板的半導體基板213選擇晶面取向為{110}的單晶半導體基板。注意，第一半導體基板的晶面取向和第二半導體基板的晶面取向不局限於本實施方式的組合，也可以作為第一半導體基板使用晶面取向為{110}的基板，並且作為第二半導體基板使用晶面取向為{100}的基板。在此情況下，最好使用第一半導體基板製造p型場效應電晶體，並且使用第二半導體基板製造n型場效應電晶體。

然後，藉由選擇性地蝕刻薄膜的半導體層215，在絕緣層212上形成島狀的半導體層216(參照圖7F)。

在半導體層216上形成閘極絕緣層217及閘電極層218(參照圖8A)。

藉由閘電極層218作為掩模，添加賦予p型的雜質元素219，形成作為p型雜質區域的雜質區域220a、220b。在雜質區域220a、220b中添加給予p型的雜質元素，使其濃度達到1×10²⁰ atoms/cm³ 至5×10²¹ atoms/cm³ 左右。另外，在半導體層216中形成通道形成區域221(參照圖8B)。雜質區域220a、220b為高濃度p型雜質區域，它用作源極和汲極。

接下來，形成覆蓋閘電極層、閘極絕緣層的層間絕緣層。在本實施方式中，採用作為保護膜的包含氫的絕緣膜222和層間絕緣層223的疊層結構。

再者，在300℃至550℃的氮氣氣氛中進行1小時至12小時的熱處理，使半導體層氫化。該程序是最好在400℃至500℃的溫度下進行的。這一程序是由作為層間絕緣層的絕緣膜222所含的氫終止半導體層中的懸空鍵的程序。在本實施方式中，在410℃的溫度下進行1小時的加熱處理。該熱處理的程序可以兼作對於半導體層119及絕緣膜210的熱處理。

在本發明中，形成層間絕緣層223，減少由於半導體層、閘電極層等發生的表面的凹凸，而進行平坦化。因此以可以實現平坦的表面的膜厚度形成層間絕緣層223。另外，可以對其表面進行化學機械拋光(CMP)而平坦化。

閘極絕緣層217對應於閘極絕緣層205，閘電極層218對應於閘電極層206，絕緣膜222對應於絕緣膜210、層間絕緣層223對應於層間絕緣層211，可以分別使用相同材料及程序而形成。

接下來，利用由抗蝕劑構成的掩模，對閘極絕緣層205、絕緣膜210、層間絕緣層211、絕緣層212、閘極絕緣層217、絕緣膜222、以及層間絕緣層223形成分別到達半導體層119、216的接觸孔(開口)。根據所使用的材料的選擇比，蝕刻既可以進行一次，又可以進行多次。藉由蝕刻選擇性地去除閘極絕緣層205、絕緣膜210、層間絕緣層211、絕緣層212、閘極絕緣層217、絕緣膜222、以及層間絕緣層223，並且形成到達作為源區域或汲區域的雜質區域208a、208b、雜質區域220a、220b的開口。

根據形成接觸孔的閘極絕緣層205、絕緣膜210、層間絕緣層211、絕緣層212、閘極絕緣層217、絕緣膜222、以及層間絕緣層223的材料，可以適當地設定蝕刻方法及條件。可以適當地使用濕蝕刻、乾蝕刻、或其雙方。在本實施方式中使用乾蝕刻。作為蝕刻用氣體可以適當使用以Cl₂ 、BCl₃ 、SiCl₄ 或CCl₄ 等為代表的氯基氣體；以CF₄ 、sF₆ 、或NF₃ 等為代表的氟基氣體；或O₂ 。另外，也可以將惰性氣體添加到所使用的蝕刻用氣體。作為添加的惰性元素可以使用選自He、Ne、Ar、Kr、Xe中的一種或多種的元素。

濕蝕刻的蝕刻劑最好使用諸如包含氟化氫銨和氟化銨的混合溶液之類的氫氟酸類溶液。

藉由覆蓋開口地形成導電膜並蝕刻導電膜，形成用作源電極層或汲電極層的佈線層224、225、226，它們與每個源區域或汲區域的一部分分別雷連接。可在利用PVD法、CVD法、蒸鍍法等形成導電膜之後，蝕刻為所希望的形狀來形成佈線層。另外，利用液滴吐出法、印刷法、電鍍法等，可以在預定的地方選擇性地形成導電層。而且，也可以利用回流法或鑲嵌法。作為佈線層由如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、zn、Fe、Ti、Zr、Ba等的金屬、Si、Ge、或其合金或其氮化物材料形成。另外，也可以採用這些的疊層結構。

在本實施方式中，以填上接觸孔的方式作為埋入佈線層形成佈線層240a、240b、240c、240d(參照圖8C)，該接觸孔形成在閘極絕緣層205、絕緣膜210、層間絕緣層211、絕緣層212、閘極絕緣層217、絕緣膜222、以及層間絕緣層223中。埋入型的佈線層240a、240b、240c、240d藉由形成具有可以填上接觸孔的充分膜厚度的導電膜，並且利用CMP法等研磨處理，只在接觸孔部中殘留導電膜且去除不用的導電膜部分而形成。

在埋入型的佈線層240a、240b、240c、240d上形成佈線層241a、241b、241c作為引導佈線層，來形成佈線層224、225、226。

藉由上述程序，可以製造包括CMOS結構的作為n通道型場效應電晶體的場效應電晶體230及作為p通道型場效應電晶體的場效應電晶體231的半導體裝置(參照圖8D)。注意，場效應電晶體230和場效應電晶體231藉由佈線層225電連接。

場效應電晶體230與絕緣層104接合並設置在支撐基板101上，場效應電晶體231與形成在覆蓋場效應電晶體230的層間絕緣層211上的絕緣層212接合並設置在層間絕緣層211上。場效應電晶體230及場效應電晶體231彼此層疊。

在本發明中，高性能的半導體元件可以採用疊層結構，因此可以製造進一步高集成化了的半導體裝置。藉由高集成化來縮小電路面積，並且減少佈線電容，因此可以實現低耗電化。

另外，當在支撐基板上貼合半導體層時，每個半導體層分別形成在不同的平坦的絕緣層上，從而可以容易地進行絕緣層和半導體層的接合。

另外，如本實施方式那樣，藉由形成不同導電型的場效應電晶體的半導體層分別形成在不同的絕緣層上，可以減少不同導電型的場效應電晶體的半導體層之間的寄生電容，或者導電型不同的場效應電晶體的閘電極層之間的寄生電容。因此，可以製造性能良好的半導體裝置。

不局限於本實施方式，場效應電晶體可以採用形成一個通道形成區域的單閘結構，也可以採用形成兩個通道形成區域的雙閘結構，或者形成三個通道形成區域的三閘結構。

另外，雖然在本實施方式中，示出層疊的場效應電晶體採用不同導電型的CMOS結構的實例，但是也可以層疊相同導電型的場效應電晶體。

如上所示那樣，在本實施方式中可以製造具有進一步高集成化了的高性能的半導體元件的半導體裝置。

注意，在本發明中，半導體裝置是指藉由利用半導體特性而能夠工作的裝置。利用本發明可以製造具有包括半導體元件(電晶體、記憶元件、二極體等)的電路的裝置、具有處理器電路的晶片等的半導體裝置。

實施方式2

在本實施方式中示出在實施方式1中將半導體層從半導體基板接合到支撐基板的程序的不同的實例。因此，省略與實施方式1相同部分或具有相同功能的部分的重複說明。

在本實施方式中，當從半導體基板轉置半導體層時，選擇性地蝕刻(也稱為形成槽的加工)半導體基板，而在支撐基板上轉置被分割成多個所製造的半導體元件的尺寸的多個半導體層。因此，可以在支撐基板上形成多個島狀半導體層。由於預先加工為元件尺寸的半導體層且轉置，所以可以以半導體層為單位轉置到支撐基板，不受半導體基板的尺寸或形狀的限制。因而，可以進一步高效地進行對大型支撐基板的半導體層的轉置。

而且，可以對形成在支撐基板上的半導體層進行蝕刻，來加工半導體層的形狀並進行校正，且精密地控制。由此，可以校正半導體層的形成位置的誤差或形狀不良，即由於形成抗蝕劑掩模時曝光在周圍，或由於轉置程序中的貼合時的位置不對準等。

因此，可以在支撐基板上高成品率地形成所希望的形狀的多個半導體層。因此，利用大面積基板可以高生產率且高生產性地製造具有精密的高性能的半導體元件及積體電路的半導體裝置。

在圖5A中示出在半導體基板158上形成保護層154和氮化矽膜152的狀態。氮化矽膜152用作對半導體基板158進行形成槽的加工時的硬質掩模。氮化矽膜152藉由使用矽烷和氨的氣相成長法而澱積形成即可。

接著，照射離子，在半導體基板158形成脆化層150(參照圖5B)。顧及轉置到支撐基板的半導體層的厚度進行離子的照射。顧及上述厚度決定照射離子時的加速電壓，以使離子照射到半導體基板158的深部。藉由該處理在離半導體基板158的表面有一定深度處形成脆化層150。

顧及半導體元件的半導體層的形狀進行形成槽的加工。就是說，對半導體基板158進行形成槽的加工，以便將半導體元件的半導體層轉置到支撐基板，並且使該部位殘留成為凸狀部。

由光抗蝕劑形成掩模153。藉由使用掩模153蝕刻氮化矽膜152及保護層154，而形成保護層162、以及氮化矽層163(參照圖5C)。

接著，將氮化矽層163作為硬質掩模進行半導體基板158的蝕刻，而形成具有脆化層165、半導體層166的半導體基板158(參照圖5D)。在本發明中，如圖5D所示那樣，由脆化層及保護層162夾著並加工為凸狀的半導體區域稱為半導體層166。

顧及轉置到支撐基板的半導體層166的厚度適當地設定蝕刻半導體基板158的深度。可以根據照射氫離子的深度來設定該半導體層166的厚度。半導體基板158的槽的表面最好形成為深於脆化層。在該形成槽的加工中，藉由使半導體基板158的槽的表面加工為低於脆化層，可以使脆化層只殘留在被分離的半導體層166的下方。

去除表面的氮化矽層163(參照圖5E)。然後，使保護層162的表面和支撐基板151接合(參照圖6A)。

在支撐基板151的表面形成有阻擋層159及絕緣層157。為了防止鈉離子等雜質從支撐基板151擴散且污染半導體層，設置阻擋層159。在不需要考慮從支撐基板151擴散而對半導體層導致不良影響的雜質時，可以省略阻擋層159。另一方面，為了與保護層162形成接合，設置絕緣層157。

藉由密接其表面被清潔了的半導體基板158一側的保護層162和支撐基板一側的絕緣層157而形成接合。也可以在室溫下進行該接合。該接合是原子級的接合，根據范德華力的作用，可以在室溫下形成堅固的接合。因為半導體基板158被加工有槽，所以包括半導體層166的凸狀部與支撐基板151接觸。

在半導體基板158和支撐基板151之間形成接合之後，藉由進行加熱處理，如圖6B所示那樣，可從半導體基板158分離半導體層166，並且將它固定於支撐基板151。半導體層的分離是藉由在脆化層150中形成的微小的空洞的體積變化而使沿脆化層150產生斷裂面來進行的。然後，為了使接合更堅固，最好進行加熱處理。藉由上述步驟，在絕緣表面上形成半導體層。圖6B示出半導體層166被接合在支撐基板151上的狀態。

在本實施方式中，由於預先加工為元件尺寸的半導體層且轉置，所以可以以半導體層為單位轉置到支撐基板，不受半導體基板的尺寸或形狀的限制。因此可以在半導體基板上形成各種各樣的形狀的半導體層。例如，根據蝕刻時使用的曝光裝置的每個掩模、為了形成掩模圖案的曝光裝置所具有的每個分檔器、從大型基板切出的半導體裝置的每個面板尺寸或晶片尺寸，可以自由地形成半導體層。

既可以將半導體層166直接用作半導體元件的半導體層，又可以對半導體層166進行進一步蝕刻來加工其形狀。

在圖6C和6D中示出對轉置了的半導體層166進一步進行蝕刻，而加工其形狀的實例。藉由暴露成為半導體層166的不必要的部分的外周部分形成掩模167。

利用掩模167蝕刻半導體層166，形成半導體層169。在本實施方式中，半導體層的下面的保護層162也與半導體層一起一部分蝕刻，成為保護層168(參照圖6D)。這樣，藉由在轉置到支撐基板之後進一步加工形狀，可以矯正在製造程序中發生的形成區域的不對準和形狀不良等。

在圖5A至5E及圖6A至6D中示出對設置在支撐基板上的絕緣層轉置半導體層的實例，然而在如下情況下也可以利用本實施方式，即在形成在層間絕緣層上的絕緣層上形成半導體層作為在上層層疊的半導體元件的半導體層。

本實施方式可以與實施方式1適當地組合而實施。

實施方式3

在本實施方式中示出在實施方式1中將半導體層從半導體基板接合到支撐基板的程序不同的實例。因此，省略與實施方式1相同部分或具有相同功能的部分的重複說明。

在本實施方式中，示出將半導體層從半導體基板分離之後接合到支撐基板的實例。

在實施方式2中參照圖5A至5E所示那樣，在半導體基板中形成脆化層並形成槽。形成槽的加工顧及半導體元件的半導體層的形狀而進行。也就是，以可以將半導體元件的半導體層轉置到支撐基板的方式對半導體基板301進行形成槽的加工，使該部位殘留成為凸狀部。在圖15A中，形成有半導體基板301、脆化層302、作為半導體基板的一部分的半導體層308、絕緣膜304。在本實施方式中，氧化矽用作絕緣膜304。

接下來，藉由進行熱處理，在脆化層302中微孔的體積增大。其結果，在脆化層302處半導體基板301分離，並且半導體層308與絕緣膜304一起從半導體基板301分離。熱處理可以例如在400℃至600℃的溫度範圍內進行即可。

注意，熱處理可以藉由利用高頻波如微波等的介電加熱而進行。利用上述介電加熱的熱處理可以藉由在高頻發生裝置中生成的頻率為300MHz至3THz的高頻波照射到半導體基板301而進行。具體而言，例如藉由將2.45GHz的微波以900W照射14分鐘，可以使在脆化層中增大微孔的體積，最終使半導體基板301分離。

如圖15B所示那樣，藉由將套爪305固定於形成在半導體層308上的絕緣膜304，將半導體層308從半導體基板301分離。即使在藉由上述熱處理的半導體基板301的分離不完全的情況下，利用套爪305施加力量，來使半導體層308從半導體基板301完全分離，從而可獲得半導體層303。作為套爪305使用可以選擇性地固定於半導體層308中的一個的裝置，如真空吸盤或機械吸盤等的吸盤、其前端附著黏合劑的微針等。在圖15B中示出作為套爪305，使用真空吸盤的實例。

另外，作為附著於微針的黏合劑，可以使用環氧類黏合劑、陶瓷類黏合劑、矽酮類黏合劑、低溫凝固劑等。作為低溫凝固劑可以使用例如MW-1(Eminent supply Corporation製造)。MW-1的凝固點為17℃，在該溫度以下(最好為10℃以下)具有黏合效應，在17℃以上(最好為25℃左右)沒有黏合效應。

注意，也可以在使半導體基板301分離之前對半導體基板301進行氫化處理。例如，在氫氣氣氛中進行350℃、兩個小時左右的氫化處理。

接著，如圖15C所示那樣，以由於半導體層303的分離而暴露的面朝向支撐基板310一側的方式，使半導體層303和支撐基板310貼合。在本實施方式中，在支撐基板310上形成絕緣膜311，藉由絕緣膜311和半導體層303接合，可以使半導體層303和支撐基板310貼合。在使半導體層303和絕緣膜311接合之後，最好進行400℃至600℃的熱處理，以使使該接合更堅固。

利用范德華力而形成接合，由此在室溫下也形成強固的接合。另外，由於可以在低溫下進行上述接合，所以作為支撐基板310可以使用各種基板。例如，作為支撐基板310，除了使用鋁矽酸鹽玻璃、鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等的玻璃基板之外，還可以使用石英基板、藍寶石基板等的基板。另外，作為支撐基板310，可以使用矽、砷化鎵、磷化銦等的半導體基板等。或者，也可以將包括不銹鋼基板的金屬基板用作支撐基板310。

注意，支撐基板310在其表面不一定必需形成絕緣膜311。即使在不形成絕緣膜311的情況下，也可以使支撐基板310和半導體層303接合。然而，藉由在支撐基板310的表面形成絕緣膜311，可以防止鹼金屬、鹼土金屬等雜質從支撐基板310進入到半導體層303。

在形成絕緣膜311的情況下，不是支撐基板310而是絕緣膜311與半導體層303接合，因此可以用作支撐基板310的基板的種類更增加。一般而言，由塑膠等具有撓性的合成樹脂構成的基板具有耐熱溫度較低的趨勢，若能夠耐受製造程序中的處理溫度，則可以用作支撐基板310。

注意，也可以在將半導體層303貼合在支撐基板310上之前或貼合之後，對由於半導體層303的分離而暴露的面施加利用雷射的照射的熱退火。當在將半導體層303貼合到支撐基板310上之前施加熱退火時，由於分離而暴露的面被平坦化，可以進一步提高接合的強度。另外，當在將半導體層303貼合到支撐基板310上之後施加熱退火時，半導體層303的一部分溶解，可以進一步提高接合的強度。

另外，不僅進行熱處理，而且藉由對半導體層303施加10MHz至1THz左右的高頻率的振動，可以改善在半導體層303和支撐基板310的接合強度。藉由施加高頻率的振動，在半導體層303和支撐基板310之間發生磨擦熱，因該熱使半導體層303部分地溶解，來在支撐基板310上進一步堅固地貼合半導體層303。

注意，在使用MW-1作為低溫凝固劑的情況下，首先在低溫凝固劑沒有黏合效應的溫度(例如25℃左右)下，將附著於微針的前端的低溫凝固劑接觸於絕緣膜304。接下來，藉由將溫度降低到低溫凝固劑具有黏合效應的溫度(例如5℃左右)，而使低溫凝固劑凝固，來使微針和絕緣膜304固定。然後，在將從半導體基板301拉開的半導體層303貼合到支撐基板310上之後，再將低溫凝固劑的溫度提高到沒有黏合效應的溫度(例如25℃左右)，可以將微針從半導體層303拉開。

去除半導體層303上的絕緣膜304，在支撐基板310及絕緣膜311上形成島狀半導體層303(參照圖15D)。也可以對半導體層303進一步蝕刻而加工其形狀。

如圖15A至15D所示那樣，當將由於分離而暴露的半導體層的表面朝向支撐基板一側時，平坦性更高的一側的表面接觸於閘極絕緣膜，因此可以使半導體層和閘極絕緣膜之間的介面態密度低且均勻。從而，可以省略用於使接觸於閘極絕緣膜的半導體層的表面平坦化的研磨，或者縮短研磨時間，可以提高生產率而抑制成本。

注意，可以以由於分離而暴露的半導體層的表面和閘極絕緣膜接觸的方式，將半導體層貼合到支撐基板上。將參照圖16A至17C，說明該實例。

與圖15A同樣，在圖16A中形成有半導體基板321、脆化層322、作為半導體基板的一部分的半導體層328、絕緣膜324。在本實施方式中，氧化矽用作絕緣膜324。

接下來，如圖16B所示那樣，將半導體基板321固定於保持單元325。以半導體層328朝向保持單元325一側的方式進行半導體基板321的固定。作為保持單元325，可以使用大型的真空吸盤或機械吸盤，具體而言如多孔真空吸盤、非接觸式真空吸盤等，這種吸盤可以耐受之後的熱處理並且可固定多個半導體層(在圖16B中半導體層328)。在本實施方式中示出作為保持單元325使用真空吸盤的實例。

藉由進行熱處理，在脆化層322中，微孔的體積增大。結果，如圖16C所示那樣，在脆化層322中半導體基板321分離，作為半導體基板321的一部分的半導體層328成為半導體層323，並且從半導體基板321與絕緣膜324一起分離。熱處理在例如400℃至600℃的溫度範圍內進行即可。

注意，熱處理可以藉由利用高頻波如微波等的介電加熱而進行。

另外，也可以在使半導體基板321分離之前，對半導體基板321進行氫化處理。

如圖16D及17A所示那樣，藉由將套爪327固定於由於半導體層323的分離而暴露的面，將半導體層323從保持單元325拉開。作為套爪327使用可以選擇性地固定於半導體層323的裝置，如真空吸盤或機械吸盤等的吸盤、其前端附著黏合劑的微針等。在圖16D及17A中示出作為套爪327，使用真空吸盤的實例。

注意，在本實施方式中示出套爪327固定於由於半導體層323的分離而暴露的面的實例，也可以形成絕緣膜等的保護膜，以便防止由於套爪327受傷。注意，以後在將半導體層323貼合到支撐基板330之後，去除上述保護膜。

另外，作為附著於微針的黏合劑，可以使用環氧類黏合劑、陶瓷類黏合劑、矽酮類黏合劑、低溫凝固劑等。

接著，如圖17B所示那樣，以絕緣膜324朝向支撐基板330一側的方式，就是說以與由於分離而暴露的面相反一側的面朝向支撐基板330一側的方式，使半導體層323和支撐基板330貼合。在本實施方式中，在支撐基板330上形成絕緣膜331，藉由絕緣膜324和絕緣膜331接合，可以使半導體層323和支撐基板330貼合(參照圖17C)。在使絕緣膜324和絕緣膜331接合之後，最好進行400℃至600℃的熱處理，以便使該接合更堅固。

利用范德華力而形成接合，由此在室溫下也形成強固的接合。另外，由於可以在低溫下進行上述接合，所以作為支撐基板330可以使用各種基板。

注意，支撐基板330在其表面不一定必需形成絕緣膜331。

注意，半導體基板有時具有翹曲或彎曲，有時其端部稍微帶有園度。另外，當為了從半導體基板剝離半導體層，照射氫或稀有氣體，或者照射這些離子時，有時不能充分進行對於半導體基板的端部的照射。因此，從位於半導體基板的端部的部分難以提供半導體層。由此，在將轉置的半導體層不分割成多個半導體層，並且一次剝離半導體基板的一個面的全部而形成半導體層的情況下，有時不一定能剝離半導體基板的端部。結果，在為了將多個半導體層形成在支撐基板上，反復該操作的情況下，轉置在支撐基板上的半導體層之間的間隔變大。然而，在本實施方式中，可以從半導體基板的一個面轉置所希望的尺寸的多個半導體層。因而，可以任意控制。

在本實施方式的半導體裝置的製造方法中，利用多個半導體基板可以將多個半導體層貼合到一個支撐基板，因此可以高生產率地進行處理。另外，可以根據半導體元件所具有的極性適當地選擇半導體層的面方位，因此可以提高半導體元件的遷移率，而可以提供進一步高速驅動的半導體裝置。

另外，可以從半導體基板的一個平面分別剝離多個半導體層。因此，根據半導體裝置中的半導體元件的極性及佈置，可以在支撐基板上的任意的位置貼合多個半導體層。

本實施方式可以與實施方式1適當地組合而實施。

實施方式4

在本實施方式中，對可以應用於本發明(尤其是實施方式3)的半導體裝置的製造裝置的結構進行說明。

在圖18A中，示出可以應用於本發明(尤其是實施方式3)的製造裝置的結構作為一個實例。圖18A所示的製造裝置具有裝載半導體基板901的載物台902、裝載支撐基板903的載物台904。注意，圖18A示出將半導體基板901和支撐基板903裝載在彼此不同的載物台上的實例，但是本發明不局限於該結構。也可以將半導體基板901和支撐基板903裝載在同一個載物台上。

另外，圖18A示出用於裝載一個半導體基板901的一個載物台902，但是本發明不局限於該結構。例如可以應用於本發明的製造裝置既可以具有多個用於裝載一個半導體基板901的載物台902，又可以在載物台902上裝載多個半導體基板901。

再者，圖18A所示的製造裝置具有套爪905，該套爪905固定於由於半導體基板901的分離形成的半導體層，並且將該半導體層貼合到支撐基板903的預定的位置。作為套爪905使用可以選擇性地固定於半導體層的一個的裝置，如真空吸盤或機械吸盤等的吸盤、其前端附著黏合劑的微針等。

另外，圖18A所示的製造裝置至少具有：控制上述套爪905的位置的套爪驅動部906；控制載物台902、載物台904的位置的載物台驅動部907；按照套爪的位置資訊或載物台的位置資訊控制套爪驅動部906和載物台驅動部907的工作的CPU908。

可根據將形成在半導體基板901的何處的半導體層貼合到支撐基板903上的何處這樣的位置資訊，來製造套爪的位置資訊或載物台的位置資訊。注意，為了進行半導體基板901的位置對準或支撐基板903的位置對準，也可以在圖18A所示的製造裝置中設置具有CCD(電荷耦合元件)等影像感測器的照相機。

另外，在載物台902上設置用於吸收或發散半導體基板901所具有的熱的散熱器，在作為套爪905使用其前端附著低溫凝固劑的微針的情況下，藉由利用散熱器可以有效地降低半導體基板901的溫度。

另外，可以應用於本發明的製造裝置也可以具有用於在從半導體基板901拿起半導體層之後，將上述半導體層反過來的反轉裝置。在圖18B中表示對圖18A所示的製造裝置附加反轉裝置909的狀態。反轉裝置909具有反轉用套爪900，可以由該反轉用套爪900拿起半導體層並暫時保持。套爪905固定於半導體層的一側的面，該半導體層的一側的面是由反轉用套爪900保持的半導體層的與固定有反轉用套爪900的面相反的一側的面，因此套爪905可以從反轉用套爪900接收半導體層。

接下來，在圖19中示出圖18A所示的半導體基板901、載物台902、支撐基板903、載物台904、套爪905、套爪驅動部906、載物台驅動部907的立體圖，以便表示它們的位置關係和具體的結構。注意，圖19示出利用控制載物台902的工作的載物台驅動部907a、控制載物台904的工作的載物台驅動部907b的實例。

按照來自CPU908的指令，載物台驅動部907a向X方向或與X方向交叉的Y方向移動載物台902。另外，載物台驅動部907a除了X方向或Y方向之外，還可以向ｚ方向移動載物台902，該Z方向存在於與由X方向及Y方向形成的平面不同的平面。與此相同，載物台驅動部907b向X方向或與X方向交叉的Y方向移動載物台904。載物台驅動部907b除了X方向或Y方向之外，還可以向Z方向移動載物台904，該Z方向存在於與由X方向及Y方向形成的平面不同的平面。

另外，套爪905拿起由於半導體基板901的分離而形成的多個半導體層中的一個。然後套爪驅動部906將處於保持半導體層的狀態的套爪905從半導體基板901移送到支撐基板903。注意，圖19中示出一個套爪905往返半導體基板901和支撐基板903之間的實例，然而也可以利用多個套爪905。在利用多個套爪905的情況下，為了獨立地控制每個套爪905的工作可以設置多個套爪驅動部906，也可以由一個套爪驅動部906控制所有的套爪905。

接下來，圖20示出在圖19中利用多個載物台902時的狀態。在圖20中，表示利用載物台902a、載物台902b、載物台902c的實例，由載物台驅動部907a控制所有的載物台902a、載物台902b、載物台902c。注意，為了獨立地控制載物台902a、載物台902b、載物台902c的工作，也可以設置多個載物台驅動部907a。

另外，圖20示出在載物台902a上裝載半導體基板901a，在載物台902b上裝載半導體基板901b，在載物台902c上裝載半導體基板901c的狀態。半導體基板901a、半導體基板901b、半導體基板901c的晶面取向可以不同也可以相同。

另外，在圖20中套爪905拿起由於半導體基板901a、半導體基板901b、半導體基板901c的分離而形成的多個半導體層中的一個。套爪驅動部906將處於保持半導體層的狀態的套爪905從半導體基板901a、半導體基板901b、半導體基板901c移送到支撐基板903。注意，雖然在圖20中，表示一個套爪905往返半導體基板901a、半導體基板901b、半導體基板901c和支撐基板903之間的實例，但是也可以利用多個套爪905，以便至少一個套爪905對應於每個半導體基板901a、半導體基板901b、半導體基板901c。

可以應用於本發明的製造裝置可以將由一個半導體基板901形成的多個半導體層適當地移送到支撐基板903上的期望的位置並貼合。

本實施方式可以與實施方式3適當地組合而實施。

實施方式5

在本實施方式中，表示從半導體基板分別取出適應於n型應變場效應電晶體和p型應變場效應電晶體的半導體層的結構。

如實施方式1至4所示那樣，在本發明的半導體裝置中利用從半導體基板分離並轉置的半導體層，因此藉由選擇半導體基板可以選擇半導體層的晶面取向。由此，對n型應變場效應電晶體和p型應變場效應電晶體可以分別選擇具有對於其導電型的應變場效應電晶體最適合的半導體層的晶面取向的半導體層。

再者，適當地選擇與半導體層的通道長度方向平行的晶軸。因此，可以使半導體層的晶面取向上的各向異性和載流子流過的通道長度方向上的各向異性一致，而提高流過場效應電晶體的半導體層的電子或電洞的載流子遷移率。這是因為在結晶中載流子的有效質量具有各向異性的緣故。

例如，當從晶面取向為{100}面的半導體基板取出用於n型應變場效應電晶體的半導體層時，最好將通道長度方向設為與〈100〉軸平行的方向。另外，在半導體層面記憶體在有多個相同的〈100〉軸的晶軸的情況下，可以將任一個〈100〉軸的晶軸用作通道長度方向。

另一方面，當形成用於p型應變場效應電晶體的半導體層時，最好利用{110}面的半導體基板，並且將通道長度方向設為與〈110〉軸平行的方向。如此，當〈100〉軸應用於n型應變場效應電晶體，〈110〉軸應用於p型應變場效應電晶體時，可以進一步提高流過通道形成區域的電子和電洞的遷移率。

如此，藉由選擇對於流過場效應電晶體的通道的載流子來說遷移率最高的半導體層的向通道形成區域的應變、晶面取向、晶軸，本發明的半導體裝置在支撐基板上形成遷移率高的應變場效應電晶體，因此可以實現工作的高速化。另外，藉由高集成化，縮小電路面積並減少佈線電容，可以實現低耗電化。

本實施方式可以與實施方式1至4分別適當地組合而實施。

實施方式6

在本實施方式中，說明以給予高性能及高可靠性為目的的半導體裝置的實例。詳細地說，作為半導體裝置的一例說明微處理器及具備能夠以非接觸的方式進行資料收發的運算功能的半導體裝置的一例。

作為半導體裝置的一例圖9表示微處理器500的實例。該微處理器500是藉由使用根據上述實施方式的半導體裝置來製造的。該微處理器500包括運算電路(運算邏輯單元；Arithmetic logic unit，也稱為ALU)501、運算電路控制器(ALU Controller)502、指令解碼器(Instruction Decoder)503、中斷控制器(1nterrupt Controller)504、時序控制器(Timing Controller)505、暫存器(Register)506、暫存器控制器(Register Controller)507、匯流排界面(Bus I/F)508、唯讀記憶體509、以及記憶體介面(ROMI/F)510。

通過匯流排界面508輸入到微處理器500的指令輸入到指令解碼器503並被解碼之後輸入到運算電路控制器502、中斷控制器504、暫存器控制器507、以及時序控制器505。運算電路控制器502、中斷控制器504、暫存器控制器507、以及時序控制器505根據被解碼的指令進行各種控制。具體地說，運算電路控制器502產生用來控制運算電路501的工作的信號。此外，中斷控制器504在執行微處理器500的程式時，對來自外部輸出入裝置或週邊電路的中斷要求根據其優先度或掩模狀態進行判斷而處理。暫存器控制器507產生暫存器506的位址，並且根據微處理器500的狀態進行暫存器506的讀出或寫入。時序控制器505產生控制運算電路501、運算電路控制器502、指令解碼器503、中斷控制器504及暫存器控制器507的工作時序的信號。例如，時序控制器505包括根據基準時鐘信號CLK1產生內部時鐘信號CLK2的內部時鐘產生器，並且將時鐘信號CLK2提供給上述各種電路。注意，圖9所示的微處理器500只是將其結構簡化來顯示的一個實例，實際上可以根據其用途具有多種多樣的結構。

在這種微處理器500中，藉由使用接合在玻璃基板上的具有固定結晶取向的半導體層來形成積體電路，因此不僅可以實現處理速度的高速化還可以實現低耗電化。

接下來，參照圖10說明具有可以以非接觸的方式進行資料收發的運算功能的半導體裝置的一個實例。圖10表示以無線通信與外部裝置進行信號的收發而工作的計算機(以下稱為RFCPU)的一例。RFCPU511包括類比電路部512和數位電路部513。類比電路部512包括具有諧振電容的諧振電路514、整流電路515、恆壓電路516、重定電路517、振盪電路518、解調電路519、調變電路520、以及電源管理電路530。數位電路部513包括RF介面521、控制暫存器522、時鐘控制器523、介面524、中央處理單元525、隨機存取記憶體526、以及唯讀記憶體527。

具有這種結構的RFCPU511的工作概要為如下。天線528所接收的信號藉由諧振電路514產生感應電動勢。感應電動勢經過整流電路515而充電到電容部529。該電容部529最好由陶瓷電容器和雙電層電容器等的電容器構成。電容部529不必須與RFCPU511一體形成，作為另外的部件安裝在構成RFCPU511的具有絕緣表面的基板上即可。

重定電路517產生對數位電路部513進行重定和初始化的信號。例如，作為重定信號產生相對於電源電壓的上升延遲而升高的信號。振盪電路518根據由恆壓電路516產生的控制信號改變時鐘信號的頻率和占空比。由低通濾波器形成的解調電路519例如將振幅調變(ASK)方式的接收信號的振幅的變動二値化。調變電路520藉由使振幅調變(ASK)方式的發送信號的振幅變動來發送發送資料。調變電路520藉由改變諧振電路514的諧振點來改變通信信號的振幅。時鐘控制器523根據電源電壓或中央處理單元525中的耗電流，產生用來改變時鐘信號的頻率和占空比的控制信號。電源管理電路530監視電源電壓。

從天線528輸入到RFCPU511的信號被解調電路519解調後，在RF介面521中分解為控制指令、資料等。控制指令儲存在控制暫存器522中。控制指令包括儲存在唯讀記憶體527中的資料的讀出指令、向隨機存取記憶體526的資料的寫入指令、向中央處理單元525的計算指令等。中央處理單元525通過介面524對唯讀記憶體527、隨機存取記憶體526、以及控制暫存器522進行存取。介面524具有如下功能：根據中央處理單元525所要求的位址，產生對唯讀記憶體527、隨機存取記憶體526、以及控制暫存器522中的任一個的存取信號。

作為中央處理單元525的運算方式，可以採用將OS(作業系統)儲存在唯讀記憶體527中且在啟動的同時讀出並執行程式的方式。另外，也可以採用由專用電路構成運算電路且以硬體方式進行運算處理的方式。作為使用硬體和軟體的雙方的方式，可以採用如下方式：利用專用運算電路進行一部分的處理，並且中央處理單元525使用程式來進行其他部分的運算。

在上述RFCPU511中，由於藉由使用接合在玻璃基板上的分別具有固定晶面取向的單晶半導體層來形成積體電路，因此不僅可以實現處理速度的高速化，而且還可以實現低耗電化。由此，即使使提供電力的電容部529小型化，也可以保證長時間的工作。

實施方式7

在本實施方式中，示出根據本發明的半導體裝置的安裝結構的實例。

使用本發明的積體電路可以藉由將半導體元件三維地高度集成化來形成。在如此高集成化了的積體電路中最好安裝對積體電路的發熱高效地進行散熱的散熱器。

作為涉及本發明的半導體裝置的一例，圖22A示出在印刷基板上安裝積體電路的方式。

在圖22A中，在絕緣性框體中封裝了安裝在印刷基板603上的積體電路的積體電路封裝601a、601b、601c隔著進一步提高散熱效應的散熱薄片602a、602b、602c接觸於散熱器600而設置。散熱器600以覆蓋積體電路封裝601a、601b、601c的方式而設置，並且隔著導電金屬層604a、604b處於與印刷基板603導通狀態，並且遮斷積體電路封裝601a、601b、601c所放射的電磁波。圖22A示出如下結構，即由散熱器可以進行積體電路的散熱，該散熱器還覆蓋積體電路來遮斷電磁波且防止電磁干擾。

圖22B示出將散熱薄片及散熱器直接安裝到積體電路的實例。在圖22B中，積體電路611a、611b隔著散熱薄片612a、612b並接觸於散熱器610而設置。散熱器610和由黏結層614a、614b黏結的框體613封裝積體電路611a、611b。

如此，藉由安裝散熱器可以高效地進行散熱和冷卻，因此可以形成為可靠性及性能更高的半導體裝置。

本實施方式可以與上述其他實施方式適當地組合而實施。

實施方式8

在本實施方式中，對於上述實施方式所示的半導體裝置的使用方式的一例進行說明。具體地說，關於可以非接觸地輸入/輸出資料的半導體裝置的適用例，使用附圖來以下進行說明。可以非接觸地輸入/輸出資料的半導體裝置根據利用方法也稱為RFID標籤、ID標籤、IC標籤、IC晶片、RF標籤、無線標籤、電子標籤或無線晶片。

對本實施方式所示的半導體裝置的上面結構的一例，參照圖12來進行說明。圖12所示的半導體裝置2180包括設置有構成記憶體部或邏輯部的多個電晶體等的元件的薄膜積體電路2131以及用作天線的導電層2132。用作天線的導電層2132電連接到薄膜積體電路2131。作為薄膜積體電路2131可以應用上述實施方式1至3所示的涉及本發明的場效應電晶體。在本實施方式中，具有CMOS結構的多個半導體裝置使用於積體電路2131。

參照圖13A和13B對具有CMOS結構的半導體裝置的結構進行說明。包括在CMOS結構2140、2141、2142、2143中的電晶體都具有側壁結構，在閘電極層2151的側壁上具有絕緣層2150。另外，在半導體層中，在通道形成區域2153和作為高濃度雜質區域的源區域和汲區域(2154a、2154b)之間含有低濃度雜質區域2152。CMOS結構2140、2141由層疊的下層的應變場效應電晶體和上層的應變場效應電晶體形成。CMOS結構2142、2143是如下實例，即由接觸於相同絕緣層且並聯地形成的應變場效應電晶體形成，並且層疊CMOS結構2142、2143。包含在CMOS結構2140、2141的場效應電晶體是由覆蓋場效應電晶體而形成的絕緣膜(2155、2156)對半導體層的通道形成區域施加應變的遷移率高的應變場效應電晶體。

與此相同，CMOS結構2142及2143具有由覆蓋場效應電晶體而形成的絕緣膜(2157、2158)對半導體層的通道形成區域施加應變的遷移率高的應變場效應電晶體。

如此，藉由以對於流過場效應電晶體的通道的載流子遷移率最高的方式，選擇半導體層的向通道形成區域的應變、晶面取向、晶軸，本發明的半導體裝置在支撐基板上形成遷移率高的應變場效應電晶體，因此可以實現工作的高速化。另外，藉由高集成化，縮小電路面積並減少佈線電容，可以實現低耗電化。

另外，如圖13A和13B所示那樣，因為本發明的半導體裝置具有三維地層疊半導體元件而實現高集成化的結構，半導體元件除了配置為接觸於相同絕緣層並彼此鄰接以外，還可以在上下方向上隔著層間絕緣層且接觸於不同絕緣層而層疊。因此，半導體裝置中的半導體元件的佈置的自由度高而可以實現進一步的高集成化和高性能化。作為半導體元件除了場效應電晶體，也可以應用利用半導體層的記憶元件等，因此可以製造並提供在多個用途中滿足所要求的功能的半導體裝置。

如圖13A和13B所示，用作天線的導電層2132設置在構成記憶體部和邏輯部的元件的上方即可。例如，在可與上述實施方式所示的場效應電晶體同樣地製造的CMOS結構2140、2141的上方，隔著絕緣層2130可以設置用作天線的導電層2132(參照圖13A)。另外，也可以用作天線的導電層2132另行設置在基板2133上後，以導電層2132位於其間的方式將該基板2133及薄膜積體電路2131貼合而設置(參照圖13B)。圖13B示出一個實例，其中設置在絕緣層2130上的導電層2136和用作天線的導電層2132隔著包含在具有黏結性的樹脂2135中的導電粒子2134而電連接。

在本實施方式中，示出將用作天線的導電層2132設置為線圈形狀而使用電磁感應方式或電磁耦合方式的實例。但是，本發明的半導體裝置不局限於此，還可以採用微波方式。在採用微波方式的情況下，可以根據所使用的電磁波的波長而適當地設定用作天線的導電層2132的形狀。

例如，在作為半導體裝置2180的信號傳輸方式利用微波方式(例如，UHF頻帶(860MHz頻帶至960MHz頻帶)、2.45GHz頻帶等)的情況下，用作天線的導電層可以形成為線狀(例如，偶極天線)、平坦的形狀(例如，貼片天線或帶狀的形狀)等。用作天線的導電層2132的形狀不限於直線狀。鑒於電磁波的波長可以將導電層2132設定為曲線狀、蛇狀或組合它們的形狀。

用作天線的導電層2132利用導電材料藉由CVD法、濺射法、諸如絲網印刷或凹版印刷等的印刷法、液滴噴射法、分散器法、鍍敷法等形成。作為導電材料，使用諸如鋁(A1)、鈦(Ti)、銀(Ag)、銅(Cu)、金(Au)、鉑(Pt)、鎳(Ni)、鈀(Pd)、鉭(Ta)和鉬(Mo)等的金屬元素、包含該金屬元素的合金材料或化合物，而且採用單層結構或疊層結構。

例如，在藉由絲網印刷法形成用作天線的導電層2132的情況下，它可以藉由選擇性地印刷將粒徑為幾nm至幾十μm的導電體粒子溶解或分散在有機樹脂中的導電膠來提供。作為導電體粒子，可以使用銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)和鈦(Ti)等中的任何一種以上的金屬粒子、鹵化銀的微粒子、或分散奈米粒子。此外，作為包含在導電膠中的有機樹脂可以使用選自用作金屬粒子的結合劑、溶劑、分散劑和覆蓋劑的有機樹脂中的一種或多種。典型為諸如環氧樹脂和矽樹脂等的有機樹脂。另外，當形成導電層時，最好擠出導電膠之後進行焙燒。例如，在作為導電膠的材料利用以銀為主要成分的微粒子(例如，粒徑為1nm以上且100nm以下的微粒子)的情況下，藉由在150℃至300℃的範圍的溫度下焙燒並固化來可以形成導電層。也可利用以焊料或無鉛焊料為主要成分的微粒子，在此情況下最好使用粒徑為20μm以下的微粒子。焊料和無鉛焊料具有低成本的優點。

應用本發明的半導體裝置可以實現高集成化。因此，在製造如本實施方式所示那樣採用可以非接觸地輸入/輸出資料且尺寸小的半導體裝置的情況下很有效。

實施方式9

在本實施方式中，以下將參照附圖說明藉由使用上述本發明來形成的可以非接觸地輸入/輸出資料的半導體裝置的適用例。可以非接觸地輸入/輸出資料的半導體裝置根據利用方式還稱為RFID標籤、ID標籤、IC標籤、IC晶片、RF標籤、無線標籤、電子標籤或無線晶片。

半導體裝置800具有非接觸地進行資料通訊的功能，並且包括高頻電路810、電源電路820、重定電路830、時鐘產生電路840、資料解調電路850、資料調變電路860、控制其他電路的控制電路870、記憶體電路880、以及天線890(參照圖14A)。高頻電路810是接收來自天線890的信號並且將從資料調變電路860接收的信號從天線890輸出的電路。電源電路820是根據接收信號產生電源電位的電路。重定電路830是產生重定信號的電路。時鐘產生電路840是基於從天線890被輸入的接收信號產生各種時鐘信號的電路。資料解調電路850是解調接收信號且將該信號輸出到控制電路870的電路。資料調變電路860是調變從控制電路870接收的信號的電路。此外，作為控制電路870，例如提供有代碼抽出電路910、代碼判定電路920、CRC判定電路930、以及輸出單元電路940。另外，代碼抽出電路910是分別抽出傳送到控制電路870的指令所包括的多個代碼的電路。代碼判定電路920是比較被抽出的代碼與相當於參考値的代碼而判定指令內容的電路。CRC判定電路930是基於被判定的代碼檢測出是否存在發送錯誤等的電路。

接著，對上述半導體裝置的工作的一例進行說明。首先，天線890接收無線信號。無線信號經由高頻電路810而傳送到電源電路820，並且高電源電位(以下，寫為VDD)產生。VDD提供給半導體裝置800所具有的各個電路。此外，經由高頻電路810傳送到資料解調電路850的信號被解調(以下，解調信號)。而且，經由高頻電路810並且經過重定電路830及時鐘產生電路840的信號以及解調信號傳送到控制電路870。代碼抽出電路910、代碼判定電路920、以及CRC判定電路930等分析傳送到控制電路870的信號。然後，根據被分析的信號輸出儲存在記憶體電路880內的半導體裝置的資訊。被輸出的半導體裝置的資訊經過輸出單元電路940而被編碼。再者，被編碼的半導體裝置800的資訊，經過資料調變電路860，由天線890作為無線信號發送。另外，在構成半導體裝置800的多個電路中低電源電位(以下，VSS)是共同的，可以將VSS作為GND來使用。

如此，藉由將信號從通信裝置傳送到半導體裝置800並且使用通信裝置接收從該半導體裝置800傳送來的信號，可以讀出半導體裝置的資料。

此外，半導體裝置800既可以是不安裝電源(電池)而由電磁波將電源電壓供應給各個電路的樣式，又可以是安裝電源(電池)並且由電磁波和電源(電池)將電源電壓供應給各個電路的樣式。

接著，將說明可以非接觸地輸入/輸出資料的半導體裝置的使用方式的一例。包括顯示部3210的可攜式終端的側面設置有通信裝置3200，並且產品3220的側面設置有半導體裝置3230(圖14B)。當將通信裝置3200接近於產品3220所包括的半導體裝置3230時，有關商品的資訊諸如產品的原材料、原產地、各個生產過程的檢查結果、流藉由程的歷史、以及產品說明等被顯示在顯示部3210上。此外，當使用傳送帶搬運商品3260時，可以利用通信裝置3240和設置在商品3260上的半導體裝置3250，對該商品3260進行檢查(圖14C)。如此，藉由將半導體裝置利用於這樣的系統，可以容易獲得資訊並且實現高功能化和高附加價値化。另外，因為涉及本發明的半導體裝置可以實現低耗電化及高集成化，而可以將設置在產品的半導體裝置小型化。

如上所述，本發明的半導體裝置的應用範圍非常廣泛，可以使用於廣泛領域的電子設備。

實施方式10

根據本發明，可以形成用作包括處理器電路的晶片(下文中也稱為處理器晶片、無線晶片、無線處理器、無線記憶體或無線標籤)的半導體裝置。本發明的半導體裝置的用途廣泛，可以應用於藉由非接觸地確認物件物的歷史等的資訊而有助於生產及管理等的任何商品。例如，可以將本發明的半導體裝置設置於紙幣、硬幣、有價證券、證書、無記名債券、包裝容器、書籍、記錄媒體、身邊帶的東西、交通工具、食品、衣物、保健用品、生活用品、藥品、以及電子設備等而使用。對這些實例參照圖11A至11G進行說明。

紙幣和硬幣是在市場中流通的貨幣，並包括在特定領域中作為真實金錢流通的票據(現金優惠券)、紀念硬幣等。有價證券是指支票、證券、期票等，且可以設置有包括處理器電路的晶片190(參照圖11A)。證書是指駕駛執照、居民卡等，且可以設置有包括處理器電路的晶片191(參照圖11B)。身邊帶的東西是指提包、眼鏡等，且可以設置有包括處理器電路的晶片197(參照圖11C)。無記名債券是指郵票、米票、各種禮品票等。包裝容器是指用於包裝盒飯等的紙、塑膠瓶等，且可以設置有包括處理器電路的晶片193(參照圖11D)。書籍是指書、本等，且可以設置有包括處理器電路的晶片194(參照圖11E)。記錄媒體是指DVD軟體、錄影帶等，且可以設置有包括處理器電路的晶片195(參照圖11F)。交通工具是指自行車等的車輛、船舶等，且可以設置有包括處理器電路的晶片196(參照圖11G)。食品是指食料品、飲料等。衣物是指衣服、鞋等。保健用品是指醫療設備、保健設備等。生活用品是指傢俱、照明裝置等。藥品是指醫藥、農藥等。電子設備是指液晶顯示裝置、EL顯示裝置、電視機(電視接收機或薄式電視接收機)、移動電話等。

作為這種半導體裝置的設置方式，貼在產品的表面上或者嵌入在產品中。例如，如果是書，就嵌入在紙中，而如果是由有機樹脂構成的包裝，就嵌入在該有機樹脂中。

如此，藉由將半導體裝置設置到包裝容器、記錄媒體、身邊帶的東西、食品、衣物、生活用品、電子設備等，可以實現檢查系統或租賃店的系統等的效率化。藉由將半導體裝置設置到交通工具，可以防止對其的偽造或偷竊。另外，藉由將半導體裝置嵌入到動物等生物中，可以容易識別各個生物。例如，藉由將具有感測器的半導體裝置安裝或嵌入到家畜等生物中，不僅可以識別生年、性別或種類等，而且可以容易管理體溫等健康狀態。

本實施方式可以與上述實施方式1至9適當地組合而實施。

本申請基於2007年9月21日向日本專利局申請的日本專利申請No.2007-244824，在此引用其全部內容作為參考。

101．．．支撐基板

102．．．半導體層

104．．．絕緣層

108．．．半導體基板

109．．．阻擋層

117．．．掩模

119．．．半導體層

121．．．保護層

150．．．脆化層

151．．．支撐基板

152．．．氮化矽膜

153．．．掩模

154．．．保護層

157．．．絕緣層

158．．．半導體基板

159．．．阻擋層

162．．．保護層

163．．．氮化矽層

165．．．脆化層

166．．．半導體層

167．．．掩模

168．．．保護層

169．．．半導體層

190．．．晶片

191．．．晶片

193．．．晶片

194．．．晶片

195．．．晶片

196．．．晶片

197．．．晶片

205．．．閘極絕緣層

206．．．閘電極層

207．．．雜質元素

208a．．．雜質區域

208b．．．雜質區域

209．．．通道形成區域

210．．．絕緣膜

211．．．層間絕緣膜

212．．．絕緣層

213．．．半導體基板

214．．．脆化層

215．．．半導體層

216．．．半導體層

217．．．閘極絕緣層

218．．．閘電極層

219．．．雜質元素

220a．．．雜質區域

220b．．．雜質區域

221．．．通道形成區域

222．．．絕緣膜

223．．．層間絕緣膜

224．．．佈線層

225．．．佈線層

226．．．佈線層

230．．．場效應電晶體

231．．．場效應電晶體

233．．．佈線層

234．．．佈線層

235．．．佈線層

236．．．佈線層

237．．．佈線層

240a．．．佈線層

240b．．．佈線層

240c．．．佈線層

240d．．．佈線層

241a．．．佈線層

241b．．．佈線層

241c．．．佈線層

242c．．．佈線層

242d．．．佈線層

243a．．．金屬阻擋膜

243b．．．金屬阻擋膜

243c．．．金屬阻擋膜

243d．．．金屬阻擋膜

245．．．佈線層

246．．．佈線層

247．．．佈線層

248．．．佈線層

249．．．佈線層

301．．．半導體基板

302．．．脆化層

303．．．半導體層

304．．．絕緣膜

305．．．套爪

308．．．半導體層

310．．．支撐基板

311．．．絕緣膜

321．．．半導體基板

322．．．脆化層

323．．．半導體層

324．．．絕緣膜

325．．．保持單元

327．．．套爪

328．．．半導體層

330．．．支撐基板

331．．．絕緣膜

500．．．微處理器

501．．．運算電路

502．．．運算電路控制器

503．．．指令解碼器

504．．．中斷控制器

505．．．時序控制器

506．．．暫存器

507．．．暫存器控制器

508．．．匯流排界面

509．．．唯讀記憶體

510．．．記憶體介面

511．．．RFCPU

512．．．類比電路部

513．．．數位電路部

514．．．諧振電路

515．．．整流電路

516．．．恆壓電路

517．．．重定電路

518．．．振盪電路

519．．．解調電路

520．．．調變電路

521．．．RF介面

522．．．控制暫存器

523．．．時鐘控制器

524．．．介面

525．．．中央處理單元

526．．．隨機存取記憶體

527．．．唯讀記憶體

528．．．天線

529．．．電容部

530．．．電源管理電路

600．．．散熱器

601a．．．積體電路封裝

610b．．．積體電路封裝

601c．．．積體電路封裝

602a．．．散熱薄片

602b．．．散熱薄片

602c．．．散熱薄片

603．．．印刷基板

604a．．．導電金屬層

604b．．．導電金屬層

610．．．散熱器

611a．．．積體電路

611b．．．積體電路

612a．．．散熱薄片

612b．．．散熱薄片

613．．．框體

614a．．．黏結層

614b．．．黏結層

800．．．半導體裝置

810．．．高頻電路

820．．．電源電路

830．．．重定電路

840．．．時鐘產生電路

850．．．資料解調電路

860．．．資料調變電路

870．．．控制電路

880．．．記憶體電路

890．．．天線

900．．．套爪

901．．．半導體基板

901a．．．半導體基板

901b．．．半導體基板

901c．．．半導體基板

902．．．載物台

902a．．．載物台

902b．．．載物台

902c．．．載物台

903．．．支撐基板

904．．．載物台

905．．．套爪

906．．．套爪驅動部

907．．．載物台驅動部

907a．．．載物台驅動部

907b．．．載物台驅動部

908．．．CPU

909．．．反轉裝置

910．．．代碼抽出電路

920．．．代碼判定電路

930．．．CRC判定電路

940．．．輸出單元電路

2130．．．絕緣層

2131．．．薄膜積體電路

2132．．．導電層

2133．．．基板

2134．．．導電粒子

2135．．．樹脂

2136．．．導電層

2140．．．CMOS結構

2141．．．CMOS結構

2142．．．CMOS結構

2143．．．CMOS結構

2150．．．絕緣層

2151．．．閘電極層

2152．．．雜質區域

2153．．．通道形成區域

2154a．．．源區域

2154b．．．汲區域

2155．．．絕緣膜

2156．．．絕緣膜

2157．．．絕緣膜

2158．．．絕緣膜

2180．．．半導體裝置

3200．．．通信裝置

3210．．．顯示部

3220．．．產品

3230．．．半導體裝置

3240．．．通信裝置

3250．．．半導體裝置

3260．．．商品

圖1A和1B是說明本發明的半導體裝置的圖；

圖2A和2B是說明本發明的半導體裝置的製造方法的圖；

圖3A至3D是說明本發明的半導體裝置的製造方法的圖；

圖4A至4D是說明本發明的半導體裝置的製造方法的圖；

圖5A至5E是說明本發明的半導體裝置的製造方法的圖；

圖6A至6D是說明本發明的半導體裝置的製造方法的圖；

圖7A至7F是說明本發明的半導體裝置的製造方法的圖；

圖8A至8D是說明本發明的半導體裝置的製造方法的圖；

圖9是表示根據本發明的半導體裝置獲得的微處理器的結構的區塊圖；

圖10是表示根據本發明的半導體裝置獲得的RFCPU的結構的區塊圖；

圖11A至11G是說明本發明的半導體裝置的應用例的圖；

圖12是說明本發明的半導體裝置的圖；

圖13A和13B是說明本發明的半導體裝置的圖；

圖14A至14C是說明本發明的半導體裝置的應用例的圖；

圖15A至15D是說明本發明的半導體裝置的製造方法的圖；

圖16A至16D是說明本發明的半導體裝置的製造方法的圖；

圖17A至17C是說明本發明的半導體裝置的製造方法的圖；

圖18A和18B是說明可應用於本發明的半導體裝置的製造裝置的圖；

圖19是說明可應用於本發明的半導體裝置的製造裝置的圖；

圖20是說明可應用於本發明的半導體裝置的製造裝置的圖；

圖21A和21B是說明本發明的半導體裝置的圖；

圖22A和22B是說明本發明的半導體裝置的圖；

圖23是說明本發明的半導體裝置的圖；

圖24是說明本發明的半導體裝置的圖。