JP5213322B2 - 基板処理方法及び基板処理装置並びにプログラムを記憶する記憶媒体 - Google Patents
基板処理方法及び基板処理装置並びにプログラムを記憶する記憶媒体 Download PDFInfo
- Publication number
- JP5213322B2 JP5213322B2 JP2006273793A JP2006273793A JP5213322B2 JP 5213322 B2 JP5213322 B2 JP 5213322B2 JP 2006273793 A JP2006273793 A JP 2006273793A JP 2006273793 A JP2006273793 A JP 2006273793A JP 5213322 B2 JP5213322 B2 JP 5213322B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- substrate
- processed
- chamber
- surface profile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 709
- 239000000758 substrate Substances 0.000 title claims description 224
- 238000003672 processing method Methods 0.000 title claims description 20
- 238000004364 calculation method Methods 0.000 claims description 210
- 238000005530 etching Methods 0.000 claims description 114
- 238000005259 measurement Methods 0.000 claims description 99
- 238000000034 method Methods 0.000 claims description 88
- 238000012546 transfer Methods 0.000 claims description 84
- 230000008569 process Effects 0.000 claims description 83
- 238000007781 pre-processing Methods 0.000 claims description 16
- 238000012805 post-processing Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 180
- 230000007246 mechanism Effects 0.000 description 27
- 230000006870 function Effects 0.000 description 11
- 239000002699 waste material Substances 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- 238000013500 data storage Methods 0.000 description 7
- 238000012423 maintenance Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000007723 transport mechanism Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000001314 profilometry Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
先ず,本発明の実施形態にかかる基板処理装置の構成例について図面を参照しながら説明する。ここでは,搬送室に少なくとも1以上の真空処理ユニットが接続された基板処理装置を例に挙げて説明する。図1は本実施形態に係る基板処理装置の概略構成を示す断面図である。
次に,制御部400の構成例について図面を参照しながら説明する。図2は,制御部400の構成例を示すブロック図である。図2に示すように制御部400は,制御部本体を構成するCPU(中央処理装置)410,CPU410が各部の制御処理,データ処理などを実行するために使用するROM(リード・オンリ・メモリ)やRAM(ランダム・アクセス・メモリ)などのメモリ420,操作画面や選択画面などを表示する液晶ディスプレイなどで構成される表示手段430,オペレータによる種々のデータの入出力などを行うための操作パネルなどから構成される入出力手段440,例えばアラームのような警報器等で構成される報知手段450,CPU410が基板処理装置100の各部を制御するための各種コントローラ460を備える。
次に,各処理室140A,140Bで実行されるウエハ処理について説明する。なお,上述したように本実施形態では各処理室140A,140Bにおいてそれぞれ同様の処理が行われる。ここでのウエハ処理としては,例えば図7に示すようにウエハ表面に形成される被エッチング材料Eを所定のマスクパターンMによってマスクしてトリムエッチングする場合を例に挙げる。
ここで,先ずエッチング処理前に行うフィードフォワード計算について説明する。フィードフォワード計算では,エッチング処理前に被エッチング材料Eにより構成される目標素子の幅の微小寸法(CD値)Dbefを測定しておき,その処理前のCD値Dbefから,処理結果としての目標素子の幅の目標寸法(目標CD値)Dtagを達成するための処理パラメータの値を自動的に計算する。ここでの処理パラメータは,処理室の各部を制御するための処理条件を構成するパラメータであり,例えばエッチング時間,処理ガスの流量,電極に印加する高周波電力,処理室内圧力などが挙げられる。
次に,エッチング処理後に行うフィードバック計算について説明する。フィードバック計算では,エッチング処理後に被エッチング材料Eの目標素子のCD値Daftを測定して,そのCD値Daftと目標CD値Dtagとの差からエッチング量の調整値ΔDを自動的に計算する。具体的には例えば下記数式(2)を用いて算出する。
次に,このようなウエハ搬送を考慮したフィードフォワード計算を伴うウエハ処理の具体例を図面を参照しながら説明する。図9A〜図9Cは,本実施形態にかかるウエハ処理の具体例を示すフローチャートである。図9Aではウエハの処理が実行可能か否かを判定する実行可否判定のための第1回目のフィードフォワード計算が行われ,図9Bではその後にウエハ処理を実行するための第2回目のフィードフォワード計算が行われる。また,図9Cではウエハ処理終了後のフィードバック計算が行われる。
110A,110B 真空処理ユニット
120 搬送ユニット
132A〜132C カセット台
134A〜134C カセット容器
136A〜136C ゲートバルブ
137 オリエンタ
138 回転載置台
139 光学センサ
140A,140B 処理室
142A,142B 載置台
144A,144B ゲートバルブ
150A,150B ロードロック室
152A,152B ゲートバルブ
154A,154B バッファ用載置台
156A,156B バッファ用載置台
160 共通搬送機構
162 基台
170A,170B 個別搬送機構
172A,172B ピック
200 搬送室
300 測定室
400 制御部
410 CPU
420 メモリ
430 表示手段
440 入出力手段
450 報知手段
460 各種コントローラ
470 プログラム記憶手段
480 データ記憶手段
482 表面プロファイルのデータテーブル
484 処理パラメータのデータテーブル
486 計算用データのデータテーブル
488 判定用データのデータテーブル
W ウエハ
Claims (13)
- 被処理基板に対して所定の処理パラメータに基づいて処理を実行する処理室と,前記被処理基板の処理前後の表面プロファイルを測定する測定室とを備える基板処理装置の基板処理方法であって,
前記測定室において前記被処理基板の処理前の表面プロファイルを測定する処理前測定工程と,
前記処理室に向けて前記被処理基板の搬送を開始する前に,前記処理前の表面プロファイルの測定値から目標の表面プロファイルを達成する処理パラメータの値を算出する第1計算工程と,
算出された処理パラメータの値が予め設定された許容範囲内か否かを判定する判定工程と,
前記判定工程で前記許容範囲内であると判定すると,前記処理室に向けて前記被処理基板の搬送を開始してから前記処理室へ前記被処理基板を搬入するまでの間に,前記処理室で直前に処理された被処理基板から得られた処理後の表面プロファイルの測定値と前記処理前の表面プロファイルの測定値とに基づいて目標の表面プロファイルを達成する処理パラメータの値を算出し直す第2計算工程と,
前記処理室に前記被処理基板を搬入して前記第2計算工程で算出した処理パラメータの値に基づいて処理を実行する処理工程と,
を有することを特徴とする基板処理方法。 - さらに,前記処理室での処理が終了した前記被処理基板を前記測定室に搬入し,処理後の表面プロファイルを測定する処理後測定工程と,
前記処理後の表面プロファイルの測定値から処理パラメータの値を調整するための調整値を算出する調整値算出工程と,
を有し,
前記第1計算工程において,前記調整値を反映して,前記処理パラメータの値を算出し,
前記第2計算工程において,前記調整値を反映して,前記処理パラメータの値を算出し直すことを特徴とする請求項1に記載の基板処理方法。 - 前記表面プロファイルは,前記被処理基板上に形成される素子の寸法であることを特徴とする請求項1に記載の基板処理方法。
- 前記処理パラメータは,前記被処理基板の処理時間であることを特徴とする請求項1に記載の基板処理方法。
- 被処理基板に対して所定の処理パラメータに基づいて処理を実行する複数の処理室と,前記被処理基板の処理前後の表面プロファイルを測定する測定室とを備える基板処理装置の基板処理方法であって,
前記測定室において前記被処理基板の処理前の表面プロファイルを測定する処理前測定工程と,
前記処理室のうちのいずれかに向けて前記被処理基板の搬送を開始する前に,前記各処理室ごとに前記処理前の表面プロファイルの測定値から目標の表面プロファイルを達成する前記処理パラメータの値を算出する第1計算工程と,
前記各処理室ごとに算出された処理パラメータの値がそれぞれ予め設定された許容範囲内か否かを判定する判定工程と,
前記判定工程で前記許容範囲内であると判定した処理室があると,それらの処理室のいずれかに向けて前記被処理基板の搬送を開始してから当該処理室へ前記被処理基板を搬入するまでの間に,当該処理室で処理された直前の被処理基板から得られた処理後の表面プロファイルの測定値に基づく調整値と前記処理前の表面プロファイルの測定値とから目標の表面プロファイルを達成する処理パラメータの値を算出し直す第2計算工程と,
当該処理室に前記被処理基板を搬入して前記第2計算工程で算出した処理パラメータの値に基づいて処理を実行する処理工程と,
を有することを特徴とする基板処理方法。 - 被処理基板に対して所定の処理パラメータに基づいて処理を実行する複数の処理室と,前記被処理基板の処理前後の表面プロファイルを測定する測定室とを備える基板処理装置の基板処理方法であって,
前記測定室において前記被処理基板の処理前の表面プロファイルを測定する処理前測定工程と,
前記処理室のうちのいずれかに向けて前記被処理基板の搬送を開始する前に,前記各処理室ごとに前記処理前の表面プロファイルの測定値から目標の表面プロファイルを達成する前記処理パラメータの値を算出する第1計算工程と,
前記各処理室ごとに算出された処理パラメータの値がそれぞれ予め設定された許容範囲内か否かを判定する第1判定工程と,
前記第1判定工程で前記許容範囲内であると判定した処理室があると,それらの処理室のいずれかに向けて前記被処理基板の搬送を開始してから当該処理室へ前記被処理基板を搬入するまでの間に,当該処理室で処理された直前の被処理基板から得られた処理後の表面プロファイルの測定値に基づく調整値と前記処理前の表面プロファイルの測定値とから目標の表面プロファイルを達成する処理パラメータの値を算出し直す第2計算工程と,
前記第2計算工程で算出された処理パラメータの値が予め設定された許容範囲内か否かを判定する第2判定工程と,
前記第2判定工程で前記許容範囲内であると判定した場合は,当該処理室に前記被処理基板を搬入して前記第2計算工程で算出された処理パラメータに基づいて処理を行い,前記第2判定工程で前記許容範囲を超えると判定した場合は,前記第1判定工程で前記許容範囲内にあると判定した他の処理室に前記被処理基板を搬送して,当該他の処理室で処理された直前の被処理基板から得られた処理後の表面プロファイルの測定値に基づく調整値と前記処理前の表面プロファイルの測定値とから目標の表面プロファイルを達成する処理パラメータの値を算出し直して前記被処理基板の処理を実行する処理工程と,
を有することを特徴とする基板処理方法。 - 被処理基板に対してエッチング処理を実行する複数の処理室と,前記被処理基板の処理前後の素子寸法を測定する測定室とを備える基板処理装置の基板処理方法であって,
前記測定室において前記被処理基板の処理前の素子寸法を測定する処理前測定工程と,
前記処理室のうちのいずれかに向けて前記被処理基板の搬送を開始する前に,前記各処理室ごとに前記処理前の素子寸法の測定値から目標寸法を達成するエッチング時間を算出する第1計算工程と,
前記各処理室ごとに算出されたエッチング時間がそれぞれ予め設定された許容範囲内か否かを判定する判定工程と,
前記判定工程で前記許容範囲内であると判定した処理室があると,それらの処理室のいずれかに向けて前記被処理基板の搬送を開始してから当該処理室へ前記被処理基板を搬入するまでの間に,当該処理室でエッチング処理された直前の被処理基板から得られた処理後の素子寸法の測定値に基づく調整値と前記処理前の素子寸法の測定値とから目標寸法を達成するエッチング時間を算出し直す第2計算工程と,
当該処理室に前記被処理基板を搬入して前記第2計算工程で算出したエッチング時間によりエッチング処理を実行する処理工程と,
を有することを特徴とする基板処理方法。 - 被処理基板に対して所定の処理パラメータに基づいて処理を実行する処理室と,前記被処理基板の処理前後の表面プロファイルを測定する測定室とを備える基板処理装置の基板処理を実行するためのプログラムを記憶する記憶媒体であって,
コンピュータに,
前記測定室において前記被処理基板の処理前の表面プロファイルを測定する処理前測定ステップと,
前記処理室に向けて前記被処理基板の搬送を開始する前に,前記処理前の表面プロファイルの測定値から目標の表面プロファイルを達成する処理パラメータの値を算出する第1計算ステップと,
算出された処理パラメータの値が予め設定された許容範囲内か否かを判定する判定ステップと,
前記判定ステップで前記許容範囲内であると判定すると,前記処理室に向けて前記被処理基板の搬送を開始してから前記処理室へ前記被処理基板を搬入するまでの間に,前記処理室で直前に処理された被処理基板から得られた処理後の表面プロファイルの測定値に基づく調整値と前記処理前の表面プロファイルの測定値とから目標の表面プロファイルを達成する処理パラメータの値を算出し直す第2計算ステップと,
前記処理室に前記被処理基板を搬入して前記第2計算ステップで算出した処理パラメータの値に基づいて処理を実行する処理ステップと,
を有するプログラムを記憶するコンピュータ読み取り可能な記憶媒体。 - 被処理基板に対して所定の処理パラメータに基づいて処理を実行する複数の処理室と,前記被処理基板の処理前後の表面プロファイルを測定する測定室とを備える基板処理装置の基板処理を実行するプログラムを記憶する記憶媒体であって,
コンピュータに,
前記測定室において前記被処理基板の処理前の表面プロファイルを測定する処理前測定ステップと,
前記処理室のうちのいずれかに向けて前記被処理基板の搬送を開始する前に,前記各処理室ごとに前記処理前の表面プロファイルの測定値から目標の表面プロファイルを達成する前記処理パラメータの値を算出する第1計算ステップと,
前記各処理室ごとに算出された処理パラメータの値がそれぞれ予め設定された許容範囲内か否かを判定する判定ステップと,
前記判定ステップで前記許容範囲内であると判定した処理室があると,それらの処理室のいずれかに向けて前記被処理基板の搬送を開始してから当該処理室へ前記被処理基板を搬入するまでの間に,当該処理室で処理された直前の被処理基板から得られた処理後の表面プロファイルの測定値に基づく調整値と前記処理前の表面プロファイルの測定値とから目標の表面プロファイルを達成する処理パラメータの値を算出し直す第2計算ステップと,
当該処理室に前記被処理基板を搬入して前記第2計算ステップで算出した処理パラメータの値に基づいて処理を実行する処理ステップと,
を有することを特徴とするプログラムを記憶するコンピュータ読み取り可能な記憶媒体。 - 被処理基板に対して所定の処理パラメータに基づいて処理を実行する処理室と,
前記被処理基板の処理前後の表面プロファイルを測定する測定室と,
前記処理室と前記測定室とを制御する制御部と,を備え,
前記制御部は,
前記測定室において前記被処理基板の処理前の表面プロファイルを測定する処理前測定工程と,
前記処理室に向けて前記被処理基板の搬送を開始する前に,前記処理前の表面プロファイルの測定値から目標の表面プロファイルを達成する処理パラメータの値を算出する第1計算工程と,
算出された処理パラメータの値が予め設定された許容範囲内か否かを判定する判定工程と,
前記判定工程で前記許容範囲内であると判定すると,前記処理室に向けて前記被処理基板の搬送を開始してから前記処理室へ前記被処理基板を搬入するまでの間に,前記処理室で直前に処理された被処理基板から得られた処理後の表面プロファイルの測定値と前記処理前の表面プロファイルの測定値とに基づいて目標の表面プロファイルを達成する処理パラメータの値を算出し直す第2計算工程と,
前記処理室に前記被処理基板を搬入して前記第2計算工程で算出した処理パラメータの値に基づいて処理を実行する処理工程と,
を実行することを特徴とする基板処理装置。 - 被処理基板に対して所定の処理パラメータに基づいて処理を実行する複数の処理室と,
前記被処理基板の処理前後の表面プロファイルを測定する測定室と,
前記処理室と前記測定室とを制御する制御部と,を備え,
前記制御部は,
前記測定室において前記被処理基板の処理前の表面プロファイルを測定する処理前測定工程と,
前記処理室のうちのいずれかに向けて前記被処理基板の搬送を開始する前に,前記各処理室ごとに前記処理前の表面プロファイルの測定値から目標の表面プロファイルを達成する前記処理パラメータの値を算出する第1計算工程と,
前記各処理室ごとに算出された処理パラメータの値がそれぞれ予め設定された許容範囲内か否かを判定する判定工程と,
前記判定工程で前記許容範囲内であると判定した処理室があると,それらの処理室のいずれかに向けて前記被処理基板の搬送を開始してから当該処理室へ前記被処理基板を搬入するまでの間に,当該処理室で処理された直前の被処理基板から得られた処理後の表面プロファイルの測定値に基づく調整値と前記処理前の表面プロファイルの測定値とから目標の表面プロファイルを達成する処理パラメータの値を算出し直す第2計算工程と,
当該処理室に前記被処理基板を搬入して前記第2計算工程で算出した処理パラメータの値に基づいて処理を実行する処理工程と,
を実行することを特徴とする基板処理装置。 - 被処理基板に対して所定の処理パラメータに基づいて処理を実行する複数の処理室と,
前記被処理基板の処理前後の表面プロファイルを測定する測定室と,
前記処理室と前記測定室とを制御する制御部と,を備え,
前記制御部は,
前記測定室において前記被処理基板の処理前の表面プロファイルを測定する処理前測定工程と,
前記処理室のうちのいずれかに向けて前記被処理基板の搬送を開始する前に,前記各処理室ごとに前記処理前の表面プロファイルの測定値から目標の表面プロファイルを達成する前記処理パラメータの値を算出する第1計算工程と,
前記各処理室ごとに算出された処理パラメータの値がそれぞれ予め設定された許容範囲内か否かを判定する第1判定工程と,
前記第1判定工程で前記許容範囲内であると判定した処理室があると,それらの処理室のいずれかに向けて前記被処理基板の搬送を開始してから当該処理室へ前記被処理基板を搬入するまでの間に,当該処理室で処理された直前の被処理基板から得られた処理後の表面プロファイルの測定値に基づく調整値と前記処理前の表面プロファイルの測定値とから目標の表面プロファイルを達成する処理パラメータの値を算出し直す第2計算工程と,
前記第2計算工程で算出された処理パラメータの値が予め設定された許容範囲内か否かを判定する第2判定工程と,
前記第2判定工程で前記許容範囲内であると判定した場合は,当該処理室に前記被処理基板を搬入して前記第2計算工程で算出された処理パラメータに基づいて処理を行い,前記第2判定工程で前記許容範囲を超えると判定した場合は,前記第1判定工程で前記許容範囲内にあると判定した他の処理室に前記被処理基板を搬送して,当該他の処理室で処理された直前の被処理基板から得られた処理後の表面プロファイルの測定値に基づく調整値と前記処理前の表面プロファイルの測定値とから目標の表面プロファイルを達成する処理パラメータの値を算出し直して前記被処理基板の処理を実行する処理工程と,
を実行することを特徴とする基板処理装置。 - 被処理基板に対してエッチング処理を実行する複数の処理室と,前記被処理基板の処理前後の素子寸法を測定する測定室と,
前記処理室と前記測定室とを制御する制御部と,を備え,
前記制御部は,
前記測定室において前記被処理基板の処理前の素子寸法を測定する処理前測定工程と,
前記処理室のうちのいずれかに向けて前記被処理基板の搬送を開始する前に,前記各処理室ごとに前記処理前の素子寸法の測定値から目標寸法を達成するエッチング時間を算出する第1計算工程と,
前記各処理室ごとに算出されたエッチング時間がそれぞれ予め設定された許容範囲内か否かを判定する判定工程と,
前記判定工程で前記許容範囲内であると判定した処理室があると,それらの処理室のいずれかに向けて前記被処理基板の搬送を開始してから当該処理室へ前記被処理基板を搬入するまでの間に,当該処理室でエッチング処理された直前の被処理基板から得られた処理後の素子寸法の測定値に基づく調整値と前記処理前の素子寸法の測定値とから目標寸法を達成するエッチング時間を算出し直す第2計算工程と,
当該処理室に前記被処理基板を搬入して前記第2計算工程で算出したエッチング時間によりエッチング処理を実行する処理工程と,
を実行することを特徴とする基板処理装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006273793A JP5213322B2 (ja) | 2006-10-05 | 2006-10-05 | 基板処理方法及び基板処理装置並びにプログラムを記憶する記憶媒体 |
CNB2007101630592A CN100520647C (zh) | 2006-10-05 | 2007-09-29 | 基板处理方法 |
TW096137290A TWI458007B (zh) | 2006-10-05 | 2007-10-04 | Substrate handling method |
KR1020070099910A KR100921835B1 (ko) | 2006-10-05 | 2007-10-04 | 기판 처리 방법 및 프로그램을 기억하는 컴퓨터 판독가능한 기억 매체 |
US11/867,421 US7774082B2 (en) | 2006-10-05 | 2007-10-04 | Substrate processing method and storage medium having program stored therein |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006273793A JP5213322B2 (ja) | 2006-10-05 | 2006-10-05 | 基板処理方法及び基板処理装置並びにプログラムを記憶する記憶媒体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008091816A JP2008091816A (ja) | 2008-04-17 |
JP2008091816A5 JP2008091816A5 (ja) | 2009-09-10 |
JP5213322B2 true JP5213322B2 (ja) | 2013-06-19 |
Family
ID=39306974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006273793A Expired - Fee Related JP5213322B2 (ja) | 2006-10-05 | 2006-10-05 | 基板処理方法及び基板処理装置並びにプログラムを記憶する記憶媒体 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5213322B2 (ja) |
KR (1) | KR100921835B1 (ja) |
CN (1) | CN100520647C (ja) |
TW (1) | TWI458007B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011082442A (ja) * | 2009-10-09 | 2011-04-21 | Hitachi High-Technologies Corp | プラズマエッチング処理装置 |
US9435025B2 (en) | 2013-09-25 | 2016-09-06 | Applied Materials, Inc. | Gas apparatus, systems, and methods for chamber ports |
TWI732285B (zh) * | 2015-01-23 | 2021-07-01 | 美商應用材料股份有限公司 | 半導體處理設備 |
CN106611724A (zh) * | 2015-10-26 | 2017-05-03 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种刻蚀方法和装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0950948A (ja) * | 1995-08-08 | 1997-02-18 | Kokusai Electric Co Ltd | 半導体製造装置の障害対処システム |
JPH10275753A (ja) * | 1997-03-31 | 1998-10-13 | Hitachi Ltd | 半導体基板の製造方法 |
JP2000252179A (ja) | 1999-03-04 | 2000-09-14 | Hitachi Ltd | 半導体製造プロセス安定化支援システム |
JP3640609B2 (ja) * | 2000-10-16 | 2005-04-20 | アルプス電気株式会社 | プラズマ処理装置,プラズマ処理システムおよびこれらの性能確認システム,検査方法 |
JP3708031B2 (ja) * | 2001-06-29 | 2005-10-19 | 株式会社日立製作所 | プラズマ処理装置および処理方法 |
JP2003077782A (ja) * | 2001-08-31 | 2003-03-14 | Toshiba Corp | 半導体装置の製造方法 |
KR20030026862A (ko) * | 2001-09-25 | 2003-04-03 | 다이닛뽕스크린 세이조오 가부시키가이샤 | 기판 처리장치 제어 시스템 및 기판 처리장치 |
US6756243B2 (en) * | 2001-10-30 | 2004-06-29 | Advanced Micro Devices, Inc. | Method and apparatus for cascade control using integrated metrology |
US7062411B2 (en) * | 2003-06-11 | 2006-06-13 | Scientific Systems Research Limited | Method for process control of semiconductor manufacturing equipment |
US7158851B2 (en) * | 2003-06-30 | 2007-01-02 | Tokyo Electron Limited | Feedforward, feedback wafer to wafer control method for an etch process |
US7292906B2 (en) * | 2004-07-14 | 2007-11-06 | Tokyo Electron Limited | Formula-based run-to-run control |
-
2006
- 2006-10-05 JP JP2006273793A patent/JP5213322B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-29 CN CNB2007101630592A patent/CN100520647C/zh not_active Expired - Fee Related
- 2007-10-04 TW TW096137290A patent/TWI458007B/zh active
- 2007-10-04 KR KR1020070099910A patent/KR100921835B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
CN101158852A (zh) | 2008-04-09 |
KR100921835B1 (ko) | 2009-10-13 |
CN100520647C (zh) | 2009-07-29 |
KR20080031807A (ko) | 2008-04-11 |
TWI458007B (zh) | 2014-10-21 |
JP2008091816A (ja) | 2008-04-17 |
TW200834713A (en) | 2008-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6635888B2 (ja) | プラズマ処理システム | |
JP6697984B2 (ja) | 基板処理方法及び基板処理システム | |
JP4569956B2 (ja) | 基板処理装置の復旧処理方法,基板処理装置,プログラム | |
US7376490B2 (en) | Operational control device, operational control method, program and storage medium thereof, for a plurality of power consumption systems | |
JP4986784B2 (ja) | 処理システムの制御装置、処理システムの制御方法および制御プログラムを記憶した記憶媒体 | |
JP5124295B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
JP5213322B2 (ja) | 基板処理方法及び基板処理装置並びにプログラムを記憶する記憶媒体 | |
JP6837274B2 (ja) | 半導体製造装置及び基板搬送方法 | |
KR101044188B1 (ko) | 기판 반송 방법 및 기판 처리 장치 | |
TWI758430B (zh) | 基板處理裝置之控制裝置及基板處理顯示方法 | |
JP2008147483A (ja) | 基板処理装置および基板搬送方法、ならびにコンピュータプログラム | |
JP2007294752A (ja) | 膜位置調整方法、記憶媒体及び基板処理システム | |
US7774082B2 (en) | Substrate processing method and storage medium having program stored therein | |
JP2007214218A (ja) | 真空処理装置 | |
JP4610317B2 (ja) | 基板処理装置及び基板処理装置の基板搬送方法 | |
JP6719629B2 (ja) | プラズマ処理システム及び搬送方法 | |
JP2017117930A (ja) | 処理システム及び処理プログラム | |
US20080069669A1 (en) | Substrate processing device, method of adjusting pressure in substrate processing device, and method of executing charge neutralization processing on mounting table of substrate processing device | |
JP6415971B2 (ja) | 基板処理装置、基板処理方法及び基板処理プログラムを記録した記録媒体 | |
TW202234188A (zh) | 基板處理系統、基板處理方法及控制程式 | |
JP7383554B2 (ja) | 基板処理方法及び基板処理装置 | |
WO2002082521A1 (fr) | Procede de traitement et processeur | |
US20230411194A1 (en) | Conveyance method and processing system | |
JP2005123308A (ja) | 基板処理装置 | |
TW202238766A (zh) | 置換結束時間點的判定方法、基板處理方法以及基板處理裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090723 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5213322 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |