JP7383554B2 - 基板処理方法及び基板処理装置 - Google Patents

基板処理方法及び基板処理装置 Download PDF

Info

Publication number
JP7383554B2
JP7383554B2 JP2020066978A JP2020066978A JP7383554B2 JP 7383554 B2 JP7383554 B2 JP 7383554B2 JP 2020066978 A JP2020066978 A JP 2020066978A JP 2020066978 A JP2020066978 A JP 2020066978A JP 7383554 B2 JP7383554 B2 JP 7383554B2
Authority
JP
Japan
Prior art keywords
substrate
processing
value
post
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020066978A
Other languages
English (en)
Other versions
JP2021163928A (ja
Inventor
穣二 高良
秀彦 佐藤
智之 工藤
宏朗 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2020066978A priority Critical patent/JP7383554B2/ja
Priority to TW110109911A priority patent/TW202205482A/zh
Priority to KR1020210041909A priority patent/KR20210123227A/ko
Priority to US17/220,435 priority patent/US11705374B2/en
Publication of JP2021163928A publication Critical patent/JP2021163928A/ja
Application granted granted Critical
Publication of JP7383554B2 publication Critical patent/JP7383554B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本開示は、基板処理方法及び基板処理装置に関する。
基板に所定の処理を施す基板処理装置が知られている。
特許文献１には、基板に所定の処理を施す基板処理装置を制御する制御装置であって、基板に前記所定の処理を施すときの制御値となる所定の目標値を記憶する記憶部と、前記基板処理装置により処理される基板の処理状態を測定器に測定させ、測定させた情報を受信する通信部と、前記通信部により受信された測定情報のうち、今回処理する基板の処理前および処理後の測定情報に基づいて今回処理された基板の処理状態に応じたフィードバック値を算出し、今回より前に算出されたフィードバック値のいずれかに対する今回算出されたフィードバック値の変化値を算出する演算部と、前記演算部により算出されたフィードバック値の変化値と所与の閾値とを比較することにより、前記今回算出されたフィードバック値を破棄するか否かを判定する判定部と、前記判定部により破棄しないと判定された場合、前記今回算出されたフィードバック値を用いて前記記憶部に記憶された目標値を更新する更新部とを備える基板処理装置の制御装置が開示されている。
特開２００８－１０３４２４号公報
一の側面では、本開示は、複数のチャンバで並列して基板に処理を施す基板処理装置において、処理結果のばらつきを抑制する基板処理方法及び基板処理装置を提供する。
上記課題を解決するために、一の態様によれば、前工程と後工程により基板に処理を施し、少なくとも前記後工程は、複数のチャンバにて並行して基板に処理を施す基板処理方法であって、前記前工程で処理された基板を複数の前記チャンバにて並行して前記後工程の処理をする工程と、前記チャンバごとに前記後工程の処理後の基板の特性値を取得する工程と、前記特性値と目標値との差が小さくなるように前記後工程の処理条件を調整した際の特性値の推定値である実力値を算出する工程と、前記チャンバごとに前記実力値と前記目標値との差である補正残差量を取得する工程と、全チャンバの前記補正残差量の平均値を算出する工程と、前記補正残差量の平均値に基づき、前記前工程の処理条件を補正する工程と、前記補正残差量の平均値と前記チャンバごとの前記補正残差量とに基づき、前記チャンバごとの前記後工程の処理条件を補正する工程と、補正された処理条件に基づいて、基板に前記前工程および前記後工程の処理を施す工程と、を有する、基板処理方法が提供される。
一の側面によれば、複数のチャンバで並列して基板に処理を施す基板処理装置において、処理結果のばらつきを抑制する基板処理方法及び基板処理装置を提供することができる。
本実施形態に係る基板処理装置の構成図の一例。 本実施形態に係る基板処理装置の動作の一例を示すフローチャート。 第１例における基板の断面模式図の一例。 第１例における処理条件の補正を説明する概念図。 第２例における基板の断面模式図の一例。
以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
＜基板処理装置Ｓ＞
本実施形態に係る基板処理装置Ｓについて、図１を用いて説明する。図１は、本実施形態に係る基板処理装置Ｓの構成図の一例である。基板処理装置Ｓは、半導体ウェハ等の基板Ｗに前工程の処理及び後工程の処理を施す装置である。
基板処理装置Ｓは、基板Ｗに前工程の処理を施す前工程処理装置１０と、前工程の処理が施された基板Ｗに後工程の処理を施す後工程処理装置２０と、計測装置３０と、全体制御装置４０と、を備えている。
前工程処理装置１０は、制御部１１により制御され、基板Ｗに前工程の処理を施す。制御部１１は、所定の処理条件に基づいて前工程処理装置１０を制御し、基板Ｗに前工程の処理を施す。前工程処理装置１０で前工程の処理が施された基板Ｗは、例えばＦＯＵＰ（Front Opening Unified Pod）等のキャリアに収容され、後工程処理装置２０に搬送される。
後工程処理装置２０は、前工程の処理が施された基板Ｗに後工程の処理を施す。ここで、後工程処理装置２０は、クラスタ構造（マルチチャンバタイプ）の処理装置である。
図１に示す例では、後工程処理装置２０は、基板処理室（チャンバ）ＰＭ（Process Module）１～ＰＭ６、搬送室ＶＴＭ（Vacuum Transfer Module）、ロードロック室ＬＬＭ（Load Lock Module）１、ＬＬＭ２、ローダーモジュールＬＭ（Loader Module）及びロードポートＬＰ（Load Port）１～ＬＰ３を有する。
後工程処理装置２０は、制御部２１により制御され、基板Ｗに後工程の処理を施す。制御部２１は、各基板処理室ＰＭ１～ＰＭ６の処理条件に基づいて後工程処理装置２０を制御し、基板Ｗに後工程の処理を施す。
基板処理室ＰＭ１～ＰＭ６は、搬送室ＶＴＭに隣接して配置される。基板処理室ＰＭ１～ＰＭ６を、総称して、基板処理室ＰＭともいう。基板処理室ＰＭ１～ＰＭ６と搬送室ＶＴＭとは、ゲートバルブＧＶの開閉により連通する。基板処理室ＰＭ１～ＰＭ６は、所定の真空雰囲気に減圧され、その内部にて基板Ｗに所望の処理（例えば、エッチング処理、成膜処理、クリーニング処理、アッシング処理等）が施される。
搬送室ＶＴＭの内部には、基板Ｗを搬送する搬送装置ＶＡが配置されている。搬送装置ＶＡは、屈伸及び回転自在な２つのロボットアームＡＣ、ＡＤを有する。各ロボットアームＡＣ、ＡＤの先端部には、それぞれピックＣ、Ｄが取り付けられている。搬送装置ＶＡは、ピックＣ、Ｄのそれぞれに基板Ｗを保持可能であり、ゲートバルブＧＶの開閉に応じて基板処理室ＰＭ１～ＰＭ６と搬送室ＶＴＭとの間で基板Ｗの搬入及び搬出を行う。また、搬送装置ＶＡは、ゲートバルブＧＶの開閉に応じて搬送室ＶＴＭとロードロック室ＬＬＭ１、ＬＬＭ２との間で基板Ｗの搬入及び搬出を行う。
ロードロック室ＬＬＭ１、ＬＬＭ２は、搬送室ＶＴＭとローダーモジュールＬＭとの間に設けられている。ロードロック室ＬＬＭ１、ＬＬＭ２は、大気雰囲気と真空雰囲気とを切り替えて、基板Ｗを大気側のローダーモジュールＬＭから真空側の搬送室ＶＴＭへ搬送したり、真空側の搬送室ＶＴＭから大気側のローダーモジュールＬＭへ搬送したりする。
ローダーモジュールＬＭには、ロードポートＬＰ１～ＬＰ３が設けられている。ロードポートＬＰ１～ＬＰ３には、前工程処理装置１０で前工程の処理が施された基板Ｗが収納されたＦＯＵＰまたは空のＦＯＵＰが載置される。ローダーモジュールＬＭは、ロードポートＬＰ１～ＬＰ３内のＦＯＵＰから搬出された基板Ｗをロードロック室ＬＬＭ１、ＬＬＭ２のいずれかに搬入し、ロードロック室ＬＬＭ１、ＬＬＭ２のいずれかから搬出された基板ＷをＦＯＵＰに搬入する。
この様な構成により、前工程の処理が施された基板Ｗは、ローダーモジュールＬＭ、ロードロック室ＬＬＭ１、ＬＬＭ２、搬送室ＶＴＭを介して、いずれかの基板処理室ＰＭ１～ＰＭ６に搬送され、後工程の処理が施される。後工程の処理が施された基板Ｗは、搬送室ＶＴＭ、ロードロック室ＬＬＭ１、ＬＬＭ２、ローダーモジュールＬＭを介して、ＦＯＵＰに収納される。
計測装置３０は、後工程処理装置２０で後工程の処理が施された基板Ｗについて、処理結果を計測する装置である。後工程の処理がエッチング処理の場合、計測装置３０は、例えば、ＣＤ（Critical Dimension）値やエッチング深さを計測する。計測装置３０の計測結果は、全体制御装置４０に送信される。
全体制御装置４０は、計測装置３０の計測結果に基づいて、前工程処理装置１０の処理条件及び後工程処理装置２０の各基板処理室ＰＭ１～ＰＭ６の処理条件を決定する。決定された前工程処理装置１０の処理条件は、前工程処理装置１０の制御部１１に送信される。また、決定された後工程処理装置２０の各基板処理室ＰＭ１～ＰＭ６の処理条件は、後工程処理装置２０の制御部２１に送信される。
＜基板処理装置Ｓの動作＞
次に、基板処理装置Ｓの動作の一例について、図２および図３を用いて説明する。図２は、本実施形態に係る基板処理装置Ｓの動作の一例を示すフローチャートである。図３は、第１例における基板Ｗの断面模式図の一例である。基板Ｗ（図３（ａ）参照）は、基体２００上にエッチング対象膜２１０、ハードマスク膜２２０およびマスクパターン２３０が形成されている。ここでは、基板処理装置Ｓは、基体２００上にエッチング対象膜２１０、ハードマスク膜２２０およびマスクパターン２３０が形成された基板Ｗ（図３（ａ）参照）に対して、前工程としてマスクパターン２３０を通してエッチング処理を施しハードマスク膜２２０に開口２２１を形成する（図３（ｂ）参照）場合を例に説明する。マスクパターン２３０は、例えば、有機膜により形成され、ホールまたはライン状の開口を有する。また、基板処理装置Ｓは、後工程として開口２２１を有するハードマスク膜２２０をマスクとして、エッチング対象膜２１０にエッチング処理を施して開口２１１を形成する（図３（ｃ）参照）場合を例に説明する。また、制御対象の特性値は、エッチング対象膜２１０のＣＤ（Critical Dimension）値である場合を例に説明する。
ステップＳ１０１において、全体制御装置４０は、前工程処理装置１０を用いて、基板Ｗに前工程の処理を施す。ここでは、前工程処理装置１０の制御部１１は、所定の処理条件で基板Ｗに前工程の処理を施す。ここで、図３（ａ）は、処理前の基板Ｗを示す。基板Ｗは、基体２００上にエッチング対象膜２１０、ハードマスク膜２２０およびマスクパターン２３０が形成されている。図３（ｂ）は、前工程の処理を施した後の基板Ｗを示す。前工程の処理により、基板Ｗのハードマスク膜２２０には、開口２２１が形成されている。
ステップＳ１０２において、全体制御装置４０は、後工程処理装置２０の複数の基板処理室ＰＭ１～ＰＭ６において、基板Ｗに後工程の処理を施す。即ち、ステップＳ１０１において前工程の処理が施された基板Ｗは、いずれかの基板処理室ＰＭ１～ＰＭ６に搬送され、後工程の処理が施される。後工程処理装置２０の制御部２１は、所定の処理条件で基板Ｗに後工程の処理を施す。ここで、図３（ｃ）は、後工程の処理を施した後の基板Ｗを示す。開口２２１を有するハードマスク膜２２０をマスクとして、エッチング対象膜２１０にエッチング処理を施すことにより、基板Ｗのエッチング対象膜２１０には、開口２１１が形成されている。
ステップＳ１０３において、全体制御装置４０は、各基板処理室ＰＭ１～ＰＭ６で処理された基板Ｗの特性値を取得する。即ち、ステップＳ１０２において後工程の処理が施された基板Ｗは、計測装置３０で特性値（ＣＤ値）を計測する。ここで、特性値とは、基板Ｗに前工程および後工程の処理を施した際に、精度を要求するパラメータをいう。また、基板Ｗに前工程および後工程の処理を施した際に要求される特性値の値を目標値という。特性値（ＣＤ値）は、１枚の基板Ｗの計測値でもよいし、複数枚の基板Ｗの各計測値の平均値であってもよい。
ステップＳ１０４において、全体制御装置４０は、各基板処理室ＰＭ１～ＰＭ６で処理された基板Ｗの実力値を算出する。ここで、実力値とは、基板処理室ＰＭにおける後工程の処理条件を調整して、特性値を最も目標値に近づけた場合の推定値をいう。なお、全体制御装置４０は、後工程の処理条件を変更した際における特性値の変化量を示すテーブル、シミュレーションモデル等を有していてもよい。全体制御装置４０は、ステップＳ１０３で計測した所定の処理条件での基板処理室ＰＭにおける特性値と、プロセスパラメータ（電力、圧力、ガス流量、温度、処理時間等）に対する特性値の変化量を示すテーブルに基づいて、実力値を算出してもよい。
ステップＳ１０５において、全体制御装置４０は、各基板処理室ＰＭ１～ＰＭ６の補正残差量を取得する。全体制御装置４０は、各基板処理室ＰＭ１～ＰＭ６の実力値と目標値との差である補正残差量を算出する。即ち、補正残差量は、後工程の処理条件を調整しても、調整しきれない特性値と目標値とのズレ（残差）をいう。ここで、実力値Ａ、目標値Ｘとすると、補正残差量Ｂは「Ｂ＝Ｘ－Ａ」で表すことができる。即ち、実力値Ａが目標値Ｘよりも小さい場合、Ｂは正の値になる。実力値Ａが目標値Ｘよりも大きい場合、Ｂは負の値になる。
ステップＳ１０６において、全体制御装置４０は、各基板処理室ＰＭ１～ＰＭ６の補正残差量の平均値を算出する。
ステップＳ１０７において、全体制御装置４０は、補正残差量の平均値に基づいて、前工程処理装置１０の処理条件を補正する。ここでは、補正残差量の平均値が正の値の場合、エッチング対象膜２１０の開口２１１の特性値（ＣＤ値）が補正残差量の平均値の分だけ大きくなるように、ハードマスク膜２２０の開口２２１の径又は幅や形状（テーパー形状や垂直形状）を決定する（たとえば、ハードマスク膜２２０の開口２２１を大きくする）。補正残差量の平均値が負の値の場合、エッチング対象膜２１０の開口２１１の特性値（ＣＤ値）が補正残差量の平均値の分だけ小さくなるように、ハードマスク膜２２０の開口２２１の径又は幅や形状を決定する（たとえば、ハードマスク膜２２０の開口２２１を小さくする）。決定したハードマスク膜２２０の開口２２１の径又は幅や形状に基づいて、前工程処理装置１０の処理条件を補正（決定）する。
なお、全体制御装置４０は、補正残差量の平均値と前工程処理装置１０の処理条件とを対応付けしたテーブルを予め記憶していてもよい。全体制御装置４０は、補正残差量の平均値およびテーブルに基づいて、前工程処理装置１０の処理条件を補正（決定）する。
ステップＳ１０８において、全体制御装置４０は、補正残差量の平均値と、ステップＳ１０３で取得した各基板処理室ＰＭ１～ＰＭ６の特性と、に基づいて、後工程処理装置２０の各基板処理室ＰＭ１～ＰＭ６の処理条件を補正する。
ここでは、全体制御装置４０は、前工程の変更に対応して、特性値が目標値に近づくように、各基板処理室ＰＭ１～ＰＭ６の処理条件を補正（決定）する。この際、プロセスパラメータに対する特性値の変化量を示すテーブルを参照して行われてよい。
また、全体制御装置４０は、補正残差量の平均値と各基板処理室ＰＭ１～ＰＭ６の補正残差量に基づいて、過補正であるか否かを判定する。過補正（補正残差量の平均値＞補正残差量）の場合、実力値が目標値に近づく（一致する）ように、処理条件を補正する。過補正でない（補正残差量の平均値＜補正残差量）の場合、実力値が目標値にできるだけ近づくように、処理条件を補正する。
ステップＳ１０９において、全体制御装置４０は、前工程処理装置１０を用いて、補正後の処理条件で基板Ｗに前工程の処理を施す。ここでは、前工程処理装置１０の制御部１１は、ステップＳ１０７で補正された新たな処理条件で基板Ｗに前工程の処理を施す。
ステップＳ１１０において、全体制御装置４０は、後工程処理装置２０の複数の基板処理室ＰＭ１～ＰＭ６において、補正後の処理条件で基板Ｗに後工程の処理を施す。ここでは、前工程処理装置１０の制御部１１は、ステップＳ１０８で補正された新たな処理条件で基板Ｗに後工程の処理を施す。
図４は、第１例における処理条件の補正を説明する概念図である。図４（ａ）および図４（ｂ）は、ステップＳ１０１からステップＳ１０５の処理後を示す。図４（ａ）に示すように、ある基板処理室ＰＭでは、実力値が目標値Ｘよりも大きくなる。また、図４（ｂ）に示すように、ある基板処理室ＰＭでは、実力値が目標値Ｘよりも小さくなる。
そして、ステップＳ１０６およびステップＳ１０７において、前工程処理装置１０の処理条件を補正する。即ち、図４（ｃ）に示すように、前工程であるハードマスク膜２２０のエッチング工程における処理条件を変更して、ハードマスク膜２２０の開口２２１の径又は幅や形状を変化させる。
そして、ステップＳ１０８において、後工程処理装置２０の処理条件を基板処理室ＰＭごとに補正する。これにより、図４（ｄ）および図４（ｅ）は、補正後の処理条件での後工程の処理結果を示す。これにより、基板処理室ＰＭ間における特性値（ＣＤ値）のばらつきを抑制することができる。
なお、第１例では特性値としてエッチング対象膜２１０の開口２１１のＣＤ値を例に説明したが、特性値はこれに限られるものではない。
図５は、第２例における基板Ｗの断面模式図の一例である。第２例では、エッチング対象膜２１０の成膜工程、ハードマスク膜２２０の成膜工程、マスクパターン２３０の形成工程、ハードマスク膜２２０のエッチング工程、エッチング対象膜２１０のエッチング工程を有する。図５（ａ）は、処理前の基板Ｗを示す。基板Ｗは、基体２００を有する。図５（ｂ）は、エッチング対象膜２１０の成膜工程後の基板Ｗを示す。基板Ｗは、基体２００の上に膜厚Ｈのエッチング対象膜２１０が成膜される。図５（ｃ）は、ハードマスク膜２２０の成膜工程後の基板Ｗを示す。基板Ｗは、エッチング対象膜２１０の上にハードマスク膜２２０が成膜される。図５（ｄ）は、マスクパターン２３０の形成工程後の基板Ｗを示す。基板Ｗは、ハードマスク膜２２０の上にマスクパターン２３０が形成される。図５（ｅ）は、ハードマスク膜２２０のエッチング工程後の基板Ｗを示す。基板Ｗのハードマスク膜２２０には、開口２２１が形成されている。図５（ｆ）は、エッチング対象膜２１０のエッチング工程後の基板Ｗを示す。基板Ｗのエッチング対象膜２１０には、エッチング深さＤの開口２１１が形成されている。ここで、開口２１１の底部と基体２００との間には、薄膜部２１２を有する。第２例では、薄膜部２１２の膜厚Ｒが所望の膜厚となるように、制御する。
第２例では、エッチング対象膜２１０の成膜工程を前工程とし、エッチング対象膜２１０のエッチング工程を後工程とする。また、制御対象の特性値は、エッチング対象膜２１０の開口２１１のエッチング深さＤとする。
第２例について図２を用いて説明する。
ステップＳ１０１において、全体制御装置４０は、前工程処理装置１０を用いて、基板Ｗに前工程の処理を施す。ここでは、基体２００に所定の膜厚Ｈのエッチング対象膜２１０を成膜する。
その後、基板Ｗには、ハードマスク膜２２０の成膜工程、マスクパターン２３０の形成工程、ハードマスク膜２２０のエッチング工程の処理が施される。
ステップＳ１０２において、全体制御装置４０は、後工程処理装置２０の複数の基板処理室ＰＭ１～ＰＭ６において、基板Ｗに後工程の処理を施す。ここでは、開口２２１を有するハードマスク膜２２０をマスクとして、エッチング対象膜２１０をエッチングする。
ステップＳ１０３において、全体制御装置４０は、各基板処理室ＰＭ１～ＰＭ６で処理された基板Ｗの特性値を取得する。即ち、ステップＳ１０２において後工程の処理が施された基板Ｗは、計測装置３０で特性値（エッチング深さＤ）を計測する。ここで、エッチング深さＤの目標値は、ステップＳ１０１で成膜されたエッチング対象膜２１０の膜厚Ｈと、要求される薄膜部２１２の膜厚Ｒとの差から算出される。
ステップＳ１０４において、全体制御装置４０は、各基板処理室ＰＭ１～ＰＭ６で処理された基板Ｗの実力値を算出する。
ステップＳ１０５において、全体制御装置４０は、各基板処理室ＰＭ１～ＰＭ６の補正残差量を取得する。
ステップＳ１０６において、全体制御装置４０は、各基板処理室ＰＭ１～ＰＭ６の補正残差量の平均値を算出する。
ステップＳ１０７において、全体制御装置４０は、補正残差量の平均値に基づいて、前工程処理装置１０の処理条件を補正する。ここでは、補正残差量の平均値が正の値の場合、エッチング対象膜２１０の膜厚Ｈを補正残差量の平均値の分だけ薄くする。補正残差量の平均値が負の値の場合、エッチング対象膜２１０の膜厚Ｈを補正残差量の平均値の分だけ厚くする。全体制御装置４０は、補正後のエッチング対象膜２１０の膜厚Ｈに基づいて、前工程処理装置１０の処理条件を補正する。
なお、全体制御装置４０は、エッチング対象膜２１０の膜厚Ｈと前工程処理装置１０の処理条件とを対応付けしたテーブルを予め記憶していてもよい。全体制御装置４０は、補正残差量の平均値およびテーブルに基づいて、前工程処理装置１０の処理条件を補正する。
ステップＳ１０８において、全体制御装置４０は、補正残差量の平均値と、ステップＳ１０３で取得した各基板処理室ＰＭ１～ＰＭ６の特性と、に基づいて、後工程処理装置２０の各基板処理室ＰＭ１～ＰＭ６の処理条件を補正する。
ここで、エッチング深さＤの補正後の目標値は、補正後の膜厚Ｈと要求される薄膜部２１２の膜厚Ｒとの差から算出される。全体制御装置４０は、特性値が補正後の目標値に近づくように、各基板処理室ＰＭ１～ＰＭ６の処理条件を補正する。この際、プロセスパラメータに対する特性値の変化量を示すテーブルを参照して行われてよい。
ステップＳ１０９において、全体制御装置４０は、前工程処理装置１０を用いて、補正後の処理条件で基板Ｗに前工程の処理を施す。ここでは、前工程処理装置１０の制御部１１は、ステップＳ１０７で補正された新たな処理条件で基板Ｗに前工程の処理を施す。
ステップＳ１１０において、全体制御装置４０は、後工程処理装置２０の複数の基板処理室ＰＭ１～ＰＭ６において、補正後の処理条件で基板Ｗに後工程の処理を施す。ここでは、前工程処理装置１０の制御部１１は、ステップＳ１０８で補正された新たな処理条件で基板Ｗに後工程の処理を施す。
これにより、基板処理室ＰＭ間における特性値（エッチング深さＤ）のばらつきを抑制することができる。また、薄膜部２１２の膜厚Ｒのばらつきを抑制することができる。
以上、基板処理装置Ｓの実施形態等について説明したが、本開示は上記実施形態等に限定されるものではなく、特許請求の範囲に記載された本開示の要旨の範囲内において、種々の変形、改良が可能である。
前工程における処理結果（第１例のハードマスク膜２２０の開口２２１の径又は幅や形状、第２例のエッチング対象膜２１０膜厚Ｈ）は、均一であるものとして説明したが、これに限られるものではない。前工程において各基板の処理結果にばらつきがある場合には、特性値と目標値との差は、前工程の処理結果のばらつきを考慮して算出してもよい。
Ｓ 基板処理装置
Ｗ 基板
１０ 前工程処理装置
１１ 制御部
２０ 後工程処理装置
２１ 制御部
３０ 計測装置
４０ 全体制御装置
ＰＭ１～ＰＭ６ 基板処理室
２００ 基体
２１０ エッチング対象膜
２２０ ハードマスク膜
２３０ マスクパターン

Claims (7)

  1. 前工程と後工程により基板に処理を施し、少なくとも前記後工程は、複数のチャンバにて並行して基板に処理を施す基板処理方法であって、
    前記前工程で処理された基板を複数の前記チャンバにて並行して前記後工程の処理をする工程と、
    前記チャンバごとに前記後工程の処理後の基板の特性値を取得する工程と、
    前記特性値と目標値との差が小さくなるように前記後工程の処理条件を調整した際の特性値の推定値である実力値を算出する工程と、
    前記チャンバごとに前記実力値と前記目標値との差である補正残差量を取得する工程と、
    全チャンバの前記補正残差量の平均値を算出する工程と、
    前記補正残差量の平均値に基づき、前記前工程の処理条件を補正する工程と、
    前記補正残差量の平均値と前記チャンバごとの前記補正残差量とに基づき、前記チャンバごとの前記後工程の処理条件を補正する工程と、
    補正された処理条件に基づいて、基板に前記前工程および前記後工程の処理を施す工程と、を有する、
    基板処理方法。
  2. 前記特性値と前記目標値との差は、前記前工程の処理結果のばらつきを考慮して算出する、
    請求項１に記載の基板処理方法。
  3. 前記特性値は、複数の基板の前記特性値の平均値である、
    請求項１または請求項２に記載の基板処理方法。
  4. 前記実力値を算出する工程は、あらかじめ記憶されたプロセスパラメータに対する前記特性値の変化量を示すテーブルを参照して前記実力値を推定する、
    請求項１乃至請求項３のいずれか１項に記載の基板処理方法。
  5. 前記前工程の処理条件を補正する工程は、あらかじめ記憶された前記補正残差量の平均値と前記前工程の処理条件とを対応付けしたテーブルを参照して行う、
    請求項１乃至請求項４のいずれか１項に記載の基板処理方法。
  6. 前記後工程の処理条件を補正する工程は、あらかじめ記憶されたプロセスパラメータに対する前記特性値の変化量を示すテーブルを参照して行う、
    請求項１乃至請求項５のいずれか１項に記載の基板処理方法。
  7. 前工程装置、後工程装置、制御部を備える基板処理装置であって、
    前記制御部は、請求項１乃至請求項６のいずれか１項に記載の基板処理方法を実行する、
    基板処理装置。
JP2020066978A 2020-04-02 2020-04-02 基板処理方法及び基板処理装置 Active JP7383554B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020066978A JP7383554B2 (ja) 2020-04-02 2020-04-02 基板処理方法及び基板処理装置
TW110109911A TW202205482A (zh) 2020-04-02 2021-03-19 基板處理方法及基板處理裝置
KR1020210041909A KR20210123227A (ko) 2020-04-02 2021-03-31 기판 처리 방법 및 기판 처리 장치
US17/220,435 US11705374B2 (en) 2020-04-02 2021-04-01 Substrate processing method and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020066978A JP7383554B2 (ja) 2020-04-02 2020-04-02 基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2021163928A JP2021163928A (ja) 2021-10-11
JP7383554B2 true JP7383554B2 (ja) 2023-11-20

Family

ID=77922369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020066978A Active JP7383554B2 (ja) 2020-04-02 2020-04-02 基板処理方法及び基板処理装置

Country Status (4)

Country Link
US (1) US11705374B2 (ja)
JP (1) JP7383554B2 (ja)
KR (1) KR20210123227A (ja)
TW (1) TW202205482A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006506812A (ja) 2002-11-12 2006-02-23 アプライド　マテリアルズ　インコーポレイテッド 一体型計測を使用して誘電体エッチング効率を改善する方法及び装置
JP2007035777A (ja) 2005-07-25 2007-02-08 Oki Electric Ind Co Ltd 半導体装置の製造方法及び半導体製造装置
US20080248412A1 (en) 2007-04-09 2008-10-09 John Douglas Stuber Supervisory etch cd control
JP2009290150A (ja) 2008-06-02 2009-12-10 Renesas Technology Corp 半導体装置の製造システムおよび製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891627B1 (en) * 2000-09-20 2005-05-10 Kla-Tencor Technologies Corp. Methods and systems for determining a critical dimension and overlay of a specimen
DE10314504B4 (de) * 2003-03-31 2007-04-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer nitridhaltigen Isolationsschicht durch Kompensieren von Stickstoffungleichförmigkeiten
JP5242906B2 (ja) 2006-10-17 2013-07-24 東京エレクトロン株式会社 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体
JP6441499B2 (ja) * 2015-10-28 2018-12-19 東京エレクトロン株式会社 基板処理方法、基板処理装置、基板処理システム及び記憶媒体
DE102018101173B4 (de) * 2018-01-19 2022-09-01 VON ARDENNE Asset GmbH & Co. KG Verfahren

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006506812A (ja) 2002-11-12 2006-02-23 アプライド　マテリアルズ　インコーポレイテッド 一体型計測を使用して誘電体エッチング効率を改善する方法及び装置
JP2007035777A (ja) 2005-07-25 2007-02-08 Oki Electric Ind Co Ltd 半導体装置の製造方法及び半導体製造装置
US20080248412A1 (en) 2007-04-09 2008-10-09 John Douglas Stuber Supervisory etch cd control
JP2009290150A (ja) 2008-06-02 2009-12-10 Renesas Technology Corp 半導体装置の製造システムおよび製造方法

Also Published As

Publication number Publication date
US11705374B2 (en) 2023-07-18
JP2021163928A (ja) 2021-10-11
KR20210123227A (ko) 2021-10-13
TW202205482A (zh) 2022-02-01
US20210313238A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
US9818633B2 (en) Equipment front end module for transferring wafers and method of transferring wafers
KR102577561B1 (ko) 로봇들의 관절 좌표 티칭 정확도를 향상시키기 위한 장치, 시스템들 및 방법들
US9947599B2 (en) Method for PECVD overlay improvement
WO2018180670A1 (ja) 基板処理方法及び記憶媒体
US11011383B2 (en) Etching method
JP4502198B2 (ja) エッチング装置およびエッチング方法
JP2012109333A (ja) 基板処理装置
KR20230010799A (ko) 시스템 생산성을 개선하기 위한 플랫폼 아키텍처
US8515567B2 (en) Enhanced state estimation based upon information credibility
JP7383554B2 (ja) 基板処理方法及び基板処理装置
JP6561093B2 (ja) シリコン酸化膜を除去する方法
JP2012212847A (ja) 半導体装置の製造方法、製造システムおよび調整装置
JP2010177357A (ja) 真空処理装置および真空処理方法
KR100921835B1 (ko) 기판 처리 방법 및 프로그램을 기억하는 컴퓨터 판독가능한 기억 매체
JP2017157660A (ja) 半導体装置の製造方法および基板処理装置
JP6552552B2 (ja) 膜をエッチングする方法
WO2021049368A1 (ja) 基板処理装置及び基板処理装置制御方法
TW201925941A (zh) 處理被處理體之方法
JP5972608B2 (ja) 基板処理装置、及び半導体装置の製造方法並びにプログラム
WO2021106717A1 (ja) 基板処理システムの制御方法及び基板処理システム
US20220165541A1 (en) Etch feedback for control of upstream process
JP2009267220A (ja) 半導体装置の製造方法
CN117836919A (zh) 用于减少基板冷却时间的设备及方法
JP2024008992A (ja) 真空搬送装置および真空搬送装置の制御方法
JP2005217063A (ja) 基板処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231108

R150 Certificate of patent or registration of utility model

Ref document number: 7383554

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150