JP2009290150A - 半導体装置の製造システムおよび製造方法 - Google Patents

半導体装置の製造システムおよび製造方法 Download PDF

Info

Publication number
JP2009290150A
JP2009290150A JP2008144100A JP2008144100A JP2009290150A JP 2009290150 A JP2009290150 A JP 2009290150A JP 2008144100 A JP2008144100 A JP 2008144100A JP 2008144100 A JP2008144100 A JP 2008144100A JP 2009290150 A JP2009290150 A JP 2009290150A
Authority
JP
Japan
Prior art keywords
semiconductor device
prediction model
plasma processing
processing
model coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008144100A
Other languages
English (en)
Inventor
Junichi Tanaka
潤一 田中
Masaru Kurihara
優 栗原
Masaru Izawa
勝 伊澤
Hiromasa Arai
宏征 新井
Yoichi Nakahara
陽一 中原
Takahiro Maruyama
隆弘 丸山
Nobuo Fujiwara
伸夫 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008144100A priority Critical patent/JP2009290150A/ja
Priority to US12/469,716 priority patent/US20090299512A1/en
Publication of JP2009290150A publication Critical patent/JP2009290150A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B17/00Systems involving the use of models or simulators of said systems
    • G05B17/02Systems involving the use of models or simulators of said systems electric

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】生産開始時に実験等により加工形状予測モデルのモデル係数を決定する手間を簡略化することと、予測モデル係数を変数として捉え、この係数を生産中に実験等の手間を掛けること無く自動的に更新する方法を提供する。
【解決手段】プラズマ処理装置を用いた半導体装置の製造システムおよび製造方法において、処理対象であるウエハの検査データからプラズマ加工後の形状を処理前に計算する加工形状予測モデルと、プラズマ処理条件に依存した加工形状を計算する応答曲面モデルを用いて、プラズマ加工後に所望の形状になるようにプラズマ処理条件を制御する構成において、この加工形状予測モデルが調整可能な予測モデル係数を有し、この予測モデル係数を自動的に較正する。
【選択図】図3

Description

本発明は、半導体装置の製造技術に関し、特にプラズマ処理装置を用いた半導体装置の製造システムおよび製造方法に適用して有効な技術に関する。
本発明者が検討したところによれば、半導体装置の製造技術において、ウエハ上に所望の回路パターンを形成するためには、成膜工程によって回路となる被加工層をウエハ上に形成し、リソグラフィ工程で被加工層の上にレジスト材料からなるマスクパターンを形成し、次にドライエッチング工程においてプラズマ処理によりマスクパターンを被加工層に転写する。各処理工程の後には、この工程による加工形状のばらつきが許容範囲に収まっているか確認するための検査工程が設けられている。加工形状は通常その形状を代表する加工寸法を計測することによって管理される。成膜工程においては膜厚が、リソグラフィやドライエッチング工程においては線幅やゲート側壁角度等が加工寸法となる。特に半導体装置の性能に影響を与える加工寸法をCD(Critical Dimension)と呼び、例えばCMOS(Complimentary Metal Oxide Silicon)デバイスの場合には、ゲート電極の幅などがCDとなる。近年、回路パターンの縮小が進む半導体装置の性能を維持するために、加工処理によるCDばらつきを極限まで低減することが求められている。
プラズマエッチング工程における加工寸法のばらつきを低減するために、近年ではプロセス制御が盛んに用いられるようになってきた。プロセス制御とは、処理条件をウエハ毎に調整して加工後の寸法を一定化する技術である。半導体製造において加工形状をプロセス制御により安定化する手法は数多く知られているが、エッチング工程のプロセス制御ではフィードフォワード制御(FF制御)とフィードバック制御(FB制御)の2通りの方法が主に用いられる。エッチング工程に持ち込まれるウエハ上の構造自体がばらついているのをエッチング工程で補正する技術がフィードフォワード制御である。例えばリソグラフィ工程でマスクパターンの寸法が目標値からずれたのを検査工程で検出し、次のエッチング工程で補正するフィードフォワード制御がある。また、プラズマエッチング装置の性能がウエハ処理を重ねると変化する経時変化が問題になることがしばしばあるが、この経時変化をエッチング後の検査工程で検出してエッチングプロセスの処理条件を補正するのがフィードバック制御である。
例えば、特許文献1にはゲート電極パターンを形成するリソグラフィ工程においてフィードフォワード制御とフィードバック制御を組み合わせてCDを一定化する方法が開示されている。特許文献1の方法では、リソグラフィ装置内で測定されたウエハ搬送時間や装置内の温度、気圧などを用いたCD予測モデル式を用いて処理後の線幅を処理前に予想し、この予想値と線幅の目標値とのずれ量を計算する。次に処理パラメータとCDの関係を示す応答曲面モデル(RSM:Response Surface Model)を用いて処理パラメータの補正量を決定するフィードフォワード制御を行う。その後、加工結果の検査値を用いて制御のずれを検出し、前記応答曲面モデルを修正するフィードバック制御を行う。このようなCD予測モデルとRSMを用いてフィードフォワード制御とフィードバック制御を組み合わせた方法は広く一般的に用いられている手法である。特許文献1はリソグラフィ装置内の熱処理工程や塗布工程に前記制御手法を適用したものである。更に、特許文献2ではリソグラフィ装置内に光学式のレジスト形状検査装置を組み込み、前記CD予測モデル式の引数として前記レジスト形状を組み入れ、制御の精度を向上する手法を開示している。
前記リソグラフィ工程においては、前記制御パラメータとして露光時のフォーカス(Focus)と露光量(Exposure)を取ることが多い。このフォーカスと露光量を用いたRSMを作成するために、一枚のウエハのショット毎にフォーカスと露光量を意図的に変動させてマトリックス状に露光したFEM(Focus Exposure Matrix)を用いることができる。このFEM法を用いて前記RSMを決定する方法が特許文献3に開示されている。また、フォーカスと露光量を用いた応答曲面モデルを用いて、処理後に得られるCDの統計的分布を考慮して最適なフォーカスや露光量を決める方法も特許文献4に開示されている。
一方、ゲート電極の形成プロセスでリソグラフィ工程に続いて行われるエッチング工程に前記RSMを用いたフィードフォワード及びフィードバック制御を適用した例が特許文献5及び特許文献6に開示されている。特許文献5および特許文献6ではエッチング工程に先立つ様々な処理工程後に測定された検査値を用いた多工程間CD予測モデル式を用いてエッチング工程のフィードフォワード制御を行う方法が開示されている。
これまでに挙げた特許文献1乃至6では、制御パラメータの計算に用いられるRSMのモデル係数がフィードバック制御により自動的に調整される。一方、前記CD予測モデル式のモデル係数は事前に実験等により決定されると記述されている。リソグラフィ工程でCD予測モデル式のモデル係数を決める方法が特許文献3に開示されており、エッチング工程では実験計画法を用いてCD予測モデル式のモデル係数を決める方法が特許文献5および6に開示されている。
また、CDを他の測定値等でなくCD自体の過去の時系列データから予測する自己相関モデルを用いた例が特許文献7に開示されている。特許文献7の実施例ではARMA(自己相関移動平均モデル)を用いてCDの時系列データから次のCDを予測する方法において、ARMAモデル式の係数を固定的に決める手法とともに動的に決める手法が開示されている。
特開2007−88485号公報 特開2006−287232号公報 特開2008−10862号公報 特開2006−512758号公報 特開2007−281248号公報 特開2007−266335号公報 特開2002−343726号公報
ところで、前記のような半導体装置の製造技術に関して、本発明者が検討した結果、以下のようなことが明らかとなった。前記特許文献1乃至6に開示されている方法において、加工形状予測モデルのモデル係数は、生産を開始する前の実験結果から決定される。特に前記特許文献5や特許文献6に開示されているような多工程間モデルのモデル係数を、実験計画法を用いた実験から決定する場合には、他の複数の工程の処理条件を変更した実験を行う必要が生じるためかなりの手間と時間がかかる。このようにプロセス制御を立ち上げる場合にモデル係数を決めるための作業量が多いと、複数の製品を生産する製造ラインで複数の製品に対してプロセス制御を適用する場合に作業が煩雑になり、実用性が低下する。したがって、本発明の一つの目的は、生産開始時に実験等により加工形状予測モデルのモデル係数を決定する手間を簡略化することにある。
また、一旦プロセス制御を適用して生産を開始しても、生産ラインの状態は日々変動する。各処理工程では製造装置のメンテナンス時に装置を構成するパーツを交換したり、製造に用いる原材料のロットが変わったり、製造の手順を変更したりと様々な変化が起こっている。これらの変更により、この工程での加工処理後の検査値に変動が生じないことがこの工程に引き続き行われる検査工程で確認される。しかし、各処理工程の検査箇所は、この工程の製造装置の性能を維持するために必要かつ容易に計測できる部分が選ばれており、後の工程に影響が出るか否かという観点では管理されていないことがしばしばある。また、装置状態や手順の変化等は検査装置においても起こりうる。このような変化が加工後のウエハの状態に与える影響は、この工程の検査データでは検出されなくても、後のプラズマ処理後の加工形状の変化として検出されることがわかってきた。すなわち、検査データで見つからない生産状態の変化により前記加工形状予測モデルのモデル係数が変化する。
日々複雑に変動する生産ラインで、各工程後の検査のみでは捕らえきれない状況では予測モデル係数を適切に見直すことは極めて困難な作業となる。前記特許文献6では「係数Aは、実験や、もしくは、量産時に多量のウエハの統計処理で導かれる。」と書かれているが、予測モデル係数が変動していることは開示されていないし、統計処理の具体的な方法も開示されていない。また、前記特許文献7ではCDの時系列データから自己相関モデルにより予測モデル係数を決める方法が開示されているが、この場合の予測モデルとはCDの時系列データ自身を変数として持つ(株価の予測モデルと同等の)未来予測モデルであり、その特性から予測精度が極めて低く、精度の高いプロセス制御に用いるには不向きである。このようなモデルは、CDの変動の原因が不明な場合にCD自身の変動から未来のCD変動の傾向を予測するものであるから、プロセス制御に適用するのはあまり適切でない。前記特許文献7にも、多工程の検査データからCDを予測する予測モデル係数を決める方法は開示されていない。したがって、本発明のもう一つの目的は、予測モデル係数を変数として捉え、この係数を生産中に実験等の手間を掛けること無く自動的に更新する方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、代表的なものの概要は、プラズマ処理装置を用いた半導体装置の製造システムおよび製造方法に関し、加工形状予測モデルの予測モデル係数を変数とし、ウエハの検査データを用いて予測モデル係数を自動最適化するものであり、以下のような特徴を有するものである。
(1)処理対象であるウエハの検査データからプラズマ加工後の形状を処理前に計算する加工形状予測モデルと、プラズマ処理条件に依存した加工形状を計算する応答曲面モデルを用いて、プラズマ加工後に所望の形状になるようにプラズマ処理条件を制御する構成において、この加工形状予測モデルが調整可能な予測モデル係数を有し、この予測モデル係数を自動的に較正する。
(2)プロセス制御した結果の目標値からのずれ量を評価する制御ずれ量評価関数を用いて予測モデル係数の最適値を求める。
(3)応答曲面モデルのフィードバック補正量を考慮した制御ずれ量評価関数を用いる。
(4)プラズマ処理工程のプロセス制御に用いる予測モデル係数を実験によって求めずに簡便な値を初期値として与え、半導体装置の生産を継続するうちに予測モデル係数の自動最適化を行う。
(5)ある半導体装置の予測モデル係数の初期値として別の半導体装置で用いている予測モデル係数を与え、半導体装置の生産を継続するうちに予測モデル係数の自動最適化を行う。
(6)半導体装置の生産をプラズマ処理工程のプロセス制御が無い状態で開始し、一定の条件が満たされたときに予測モデル係数を自動最適化し、次にプラズマ処理工程のプロセス制御を開始する。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、代表的なものによって得られる効果は、予測モデル係数を実験等で決めることなく、プロセス制御を生産に適用して開始することができるようになる。また、生産ラインの状態が変動したときに、加工形状予測モデルのモデル係数が自動的に調整されるため、較正実験等に時間を割くことなく、常に最適な状態でプロセス制御を行うことができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本発明の実施の形態1に係る半導体装置の製造システムおよび製造方法について、図1〜図3を用いて説明する。
図1は本発明の実施の形態1に係る図であって、半導体装置の製造システムを示す構成図である。
半導体装置の製造システムは、ホストコンピュータ1、データベース2、プロセス制御コンピュータ3、生産情報用基幹LAN(Local Area Network)4、各種処理装置5、プラズマ処理装置6、検査装置7などから構成される。
各種処理装置5やプラズマ処理装置6や検査装置7は、生産情報用基幹LAN4に接続されている。ホストコンピュータ1は、生産情報用基幹LAN4を経由して各種処理装置5やプラズマ処理装置6に処理条件等の情報を送る。また、検査装置7は、生産情報用基幹LAN4を通じて検査結果をホストコンピュータ1に送り、ホストコンピュータ1は受け取った検査データをデータベース2に保存する。
プロセス制御コンピュータ3は、プラズマ処理装置6の処理条件を制御する制御装置として機能し、ウエハの検査データからプラズマ処理後の形状を処理前に計算する加工形状予測モデルと、プラズマ処理条件に依存した加工形状を計算する応答曲面モデルと、加工形状予測モデルに用いる各変数の影響度合いを表す予測モデル係数を自動的に較正する予測モデル係数最適化を実現するためのプログラムが備えられている。このプログラムで予測モデル係数を最適化しながら、加工形状予測モデルと応答曲面モデルとを用いて、プラズマ処理後に所望の形状になるように処理条件が制御される。
ホストコンピュータ1はウエハを処理する前にプロセス制御コンピュータ3が必要な情報をデータベース2から取り出して送り、プロセス制御コンピュータ3がプラズマ処理装置6の処理条件の補正量を計算してホストコンピュータ1に送り返す。ホストコンピュータ1は受け取った補正量をプラズマ処理装置6に送り、ウエハがプラズマ処理装置6において適正な処理条件で処理される。
なお、データベース2は、プロセス制御コンピュータ3に接続されていても良いし、或いは生産情報用基幹LAN4に直接接続されていても良い。また、このデータベース2は、生産ラインのホストコンピュータ1等に組み込まれて管理されていたり、プロセス制御コンピュータ3の一部として管理されていても良い。また、データ転送量が多くなるときに、目的に応じて基幹LAN以外のデータ転送用LANを用いることもできる。また、プロセス制御コンピュータ3はホストコンピュータ1と直接接続されているか、ホストコンピュータ1の一部であっても良い。
図2および図3は本発明の実施の形態1に係る図であって、図2は半導体装置の処理工程の流れの概要と各工程後のウエハ表面のデバイスの形状を示す模式図、図3はプロセス制御を適用したプラズマ処理工程での加工形状予測モデル係数の自動最適化の流れを表す図である。
図2は半導体装置の例としてCMOSトランジスタを取り上げ、ウエハ上にゲート電極を形成するまでの工程の概略を表したものである。ゲート電極はCMOSトランジスタの性能を決める重要な回路部分であり、ゲート電極の幅(y)がCDとなる。本実施の形態1では、CDであるyの値を一定に保つプロセス制御方法を示す。
まず、SiN成膜工程S001においてシリコンウエハ11の上にSiN膜(シリコン窒化膜)12が形成され、その上にSTIリソグラフィ工程S002にて素子分離(STI:Shallow Trench Isolation)のパターンを持つレジストマスク13が形成される。次のエッチング工程S003のプラズマエッチングによってマスクパターンがSiN膜12とシリコンウエハ11に転写される。レジストマスクやエッチング残渣物を図示しないアッシング工程や洗浄工程により除去した後に、SiO成膜工程S004においてSiO膜(シリコン酸化膜)14が素子分離のために成膜される。次のCMP(Chemical Mechanical Polishing)工程S005においてSiN膜12をストッパレイヤとして余分なSiO膜が除去されて表面が平坦化される。このときに残ったSiN膜の厚み(x)やSiO膜の厚み(x)は後のエッチング加工に影響を与えるため、その膜厚を測定してデータベース2等に保存しておく。
次のSiN除去工程S006ではウェットエッチング等によりSiN膜を除去するが、その後残ったSiO膜の厚み(x)も後にエッチング加工に影響する変数として測定し保存しておく。更に図示しないゲート酸化膜の形成工程を経た後に、ポリシリコン成膜工程S007においてゲート電極を構成するポリシリコン膜15が形成される。このポリシリコン膜の厚み(x)も後のエッチングに影響する因子として保存される。次に図示しない打ち込み工程等を経た後、ゲートリソグラフィ工程S008によりBARC(Bottom Anti−Reflection Coating)膜17とゲート電極のパターンを持つレジストマスク16が形成される。レジストマスクの幅(x)は次のプラズマ処理工程であるゲートエッチング工程S009にて形成されるゲート電極18の幅(y)を決定する最重要の変数であり、データベース2等に保存される。
次に、ゲートエッチング工程S009では図3に示すようなプロセス制御が実施される。図3において、データベース21とデータベース22は図1のデータベース2に対応するものであり、プラズマ処理工程に先行する処理工程/検査工程S021は各種処理装置5、プラズマ加工処理工程S024はプラズマ処理装置6、加工寸法検査工程S025は検査装置7でそれぞれ実施され、その他の加工形状予測ステップS022、補正量計算ステップS023、係数更新条件判定ステップS026、予測モデル係数最適化ステップS027はホストコンピュータ1を介在してプロセス制御コンピュータ3で実施される。
図3では図2の処理工程S001からS008までをプラズマ処理工程に先行する処理工程/検査工程S021として纏めて表記した。この処理工程/検査工程S021の間に取得された加工寸法等の検査データ(x〜x等)はデータベース21に送られて保存されている。検査はウエハ毎に行われることもあるし、ウエハを複数枚組にしたロット単位で行われることもあり、この場合にはロットから数枚のウエハを抽出して検査が行われる。プラズマ処理によるゲートエッチング工程S009においてプロセス制御の単位はウエハ単位であったりロット単位であったりするが、データベース21は制御対象のウエハあるいはロットに対応する検査データの一式を容易に抽出できるように構成されている必要がある。プラズマ処理工程においてウエハあるいはロットの処理を開始する際に、まず加工形状予測ステップS022において処理後の加工形状を予測する。第n番目のウエハを基準となる処理条件で処理したときのゲート寸法の予測値をy (n)とすると、加工形状予測モデルは例えば次の数1のようになる。
Figure 2009290150
ここでyは加工寸法の目標値、b,b,b,b,bはそれぞれモデル係数、x (n)は第n番目のウエハの工程iにおける加工寸法の検査値、Xは工程iの加工寸法の目標値である。数1により、エッチング処理の前に予想される加工寸法の目標値からのずれがy (n)−yと計算できる。次にこの加工寸法のずれ量が補正量計算ステップS023に送られる。補正量計算ステップS023では応答曲面モデルを使って加工寸法を目標値にするために必要な処理条件の補正量が計算される。制御する処理条件はいくつあっても良いが、制御変数のM次の多項式として表すことが多い。Mは任意の整数である。例えば、制御する処理条件が一つで、かつ、1次の多項式で表せる場合には応答曲面モデルは次の数2のように表せる。
Figure 2009290150
数2において、cとcは応答曲面のモデル係数、pは制御する処理条件である。今、yの目標値がyであり第n番目のウエハを基準となる処理条件で処理すると、加工寸法が目標値よりもy (n)−yだけ大きくなるということが加工寸法予測モデルである数1により予測されているのだから、最終的にyという加工寸法の目標値を得るためにはyよりもy (n)−yだけ小さな値を第n番目のウエハの加工寸法の目標値とすれば良い。したがって第n番目のウエハの目標値は2y−y (n)となる。従って、補正量計算ステップS023では、数2の応答曲面モデルを用いて第n番目のウエハの望ましい処理条件p(n)が次の数3で求められる。
Figure 2009290150
数3で計算された第n番目のウエハの望ましい処理条件はプラズマ処理装置に送られ、次のプラズマ加工処理工程S024が実施される。これがプラズマ処理工程のフィードフォワード制御である。加工処理後に実際に得られた加工寸法(y(n))を加工寸法検査工程S025により測定する。測定されたこの加工寸法値はデータベース22に保存される。
本実施の形態1による図3のようなプロセス制御を用いたプラズマ処理により半導体装置の生産を続けていると、データベース21にウエハの各種検査データ(x (n)〜x (n))が蓄積され、データベース22に実際に測定された加工寸法データy(n)が蓄積される。図3ではデータベース21とデータベース22を分けた例を示しているが、一つのデータベースに全てのデータを集積しても、さらにデータベースを細分化しても、どのような形態のデータベースを用いても本発明の実施に支障はない。
生産ラインの変化に伴い、数1の予測モデル係数b〜bの最適値が変化するため、係数更新条件判定ステップS026において係数更新条件を満たしたときに予測モデル係数最適化ステップS027により予測モデル係数を自動補正することが本発明の主な特徴である。この係数更新条件はウエハ処理毎であっても良いし、ロット処理毎であっても良い。或いは、プラズマ処理工程に先立つ他の処理工程/検査工程S021で用いる製造装置の装置メンテナンスや材料変更、手順変更等のイベントによって決まる係数更新条件を定め、係数更新条件判定ステップS026により係数更新条件が満たされたときに予測モデル係数の自動更新を行うようにしても良い。
予測モデル係数最適化ステップS027での自動更新は例えば以下のような手順で行うことができる。自動更新のためには、制御のずれ量を表す制御ずれ量評価関数Eを用いる。例えば制御ずれ量評価関数Eは次の数4のように表す。
Figure 2009290150
数4で定義された制御ずれ量評価関数Eが予測モデル係数b〜bの関数であることは数1からわかる。数4の制御ずれ量評価関数Eの値が最小値になるように予測モデル係数b〜bを決定すると、最適な予測モデル係数となる。この最小値問題を解く数学的な手法はどのような方法であっても良く、しばしば用いられるのはニュートン法、修正ニュートン法、マルカート法などである。
以上により、本実施の形態1に係る半導体装置の製造システムおよび製造方法によれば、数1の加工形状予測モデルと数2の応答曲面モデルを用いてプラズマ処理条件を制御する構成において、加工形状予測モデルのモデル係数b〜bを自動的に較正することで、このモデル係数を実験等で決めることなく、プロセス制御を生産に適用して開始することができるようになる。また、生産ラインの状態が変動したときに、加工形状予測モデルのモデル係数が自動的に調整されるため、較正実験等に時間を割くことなく、常に最適な状態でプロセス制御を行うことができる。
(実施の形態2)
本発明の実施の形態2に係る半導体装置の製造システムおよび製造方法について、図4を用いて説明する。本発明の実施の形態2に係る半導体装置の製造システムは、前記実施の形態1の図1と同様である。
図4は本発明の実施の形態2に係る図であって、フィードバック制御を含むプロセス制御を適用したプラズマ処理工程での予測モデル係数の自動最適化の流れを表す図である。
図4の処理の流れの概要は前記実施の形態1の図3とほぼ同じである。すなわち、プラズマ処理工程に先行する処理工程/検査工程S031、加工形状予測ステップS032、補正量計算ステップS033、プラズマ加工処理工程S034、加工寸法検査工程S035、係数更新条件判定ステップS037、予測モデル係数最適化ステップS038の各ステップと、データベース31、データベース32は同じであり、フィードバック制御ステップS036が追加されている。
加工形状予測モデルを用いてフィードフォワード制御を実施していても、実際には加工寸法検査工程S035で計測される実際の加工寸法(y(n))が目標値yと完全に一致することはほとんどない。プラズマ処理装置の経時変化の影響を補正するために、フィードバック制御ステップS036を行う場合には、数2と得られたy(n)を用いて応答曲面モデルのモデル係数を修正する。数2の応答曲面モデルのフィードバック制御の場合には、モデル係数cかcのどちらかをつじつまが合うように補正することが一般的に行われる。例えば、モデル係数cを制御する場合には、cが変数となるから、第n番目のウエハを処理する前の計算に用いるcをc (n)と記す。次の第n+1番目のウエハ処理において第n番目のウエハでつじつまが合うように調整したモデル係数cを用いるとすると次の数5のように計算できる。
Figure 2009290150
数5の方法では加工処理のランダムなばらつきによりモデル係数cの値がふらつくようになることが多いため、次の数6のようなEWMA(Exponentially Weighted Moving Average)が用いられることが多い。
Figure 2009290150
数6で、γはEWMA係数と呼ばれる緩和係数である。すなわち、第n+1番目のウエハの処理に際しては、数5或いは数6で更新されたc (n+1)を数3のcの代わりに用いて処理条件の補正量を計算することによりフィードバック制御を行うことができる。その結果、基準となる処理条件でのcをc00と表すことにすると、第n番目のウエハを処理するときのフィードバック制御による補正量Δc (n)は次の数7で計算することができる。
Figure 2009290150
図4の予測モデル係数最適化ステップS038で使用される制御ずれ量評価関数EFBは、フィードバック制御ステップS036を考慮して例えば次の数8のように定義する。
Figure 2009290150
数8の制御ずれ量評価関数EFBの値が最小値になるように予測モデル係数b〜b及びγを決定すると、最適な予測モデル係数となる。従来のフィードバック制御ではEWMA係数γの値は0<γ<1の範囲の値を仮定してプロセス制御していたが、本実施の形態2の方式を用いることによりEWMA係数γの値も計算により最適値に自動補正できる。
以上により、本実施の形態2に係る半導体装置の製造システムおよび製造方法によれば、前記実施の形態1と同様の効果が得られると共に、数8の制御ずれ量評価関数において最適な予測モデル係数が決定できるので、最適値に自動補正した状態でフィードバック制御を含むプロセス制御を行うことができる。
(実施の形態3)
本発明の実施の形態3に係る半導体装置の製造システムおよび製造方法について、図5〜図8を用いて説明する。本発明の実施の形態3に係る半導体装置の製造システムは、前記実施の形態1の図1と同様である。
図5から図8は本発明の実施の形態3に係る図であって、図5はある半導体装置Aの生産立ち上げ時のプラズマ処理工程にプロセス制御を適用する流れを表す流れ図、図6及び図7は予測モデル係数を実際の生産データにより最適化した一例を示すグラフであり、図8はEWMA係数γを実際の生産データにより最適化した一例を示すグラフである。
図5の実施の形態3では、ある半導体装置Aの製品の生産開始時に実験等により予測モデル係数を計算すること無くプロセス制御を適用する方法を示す。プラズマ処理工程に先立つ工程の中には、プラズマ処理工程に非常に強い影響を持つ工程が存在することがある。図2の処理の流れの場合には、ゲートリソグラフィ工程S008はその後のプラズマ処理工程であるゲートエッチング工程に強い影響を与える。すなわち、このゲートリソグラフィ工程の結果、得られたレジストマスク寸法xはゲート寸法yと強い関係がある。このような場合には、数1の予測モデル式の係数を予測モデル係数初期値設定ステップS041において次の数9のように仮定してプロセス制御を開始することができる。
Figure 2009290150
すなわち、影響の大きな項によるフィードフォワード制御を行い、その他の影響の小さい項によるフィードフォワード制御とフィードバック制御を行わないような予測モデル係数(b〜b)とEWMA係数(γ)を初期値として設定する。数9の初期値を用いて半導体装置Aのプラズマ処理工程S042、例えばエッチングプロセス制御を行い、自動最適化条件判定ステップS043で予測モデル係数の自動最適化が実施できる条件が満たされたと判断された場合に、予測モデル係数の自動最適化ステップS044を実施する。図5に示した本実施の形態3により、プロセス制御の立ち上げ時に実験等を行うこと無く、単純な数9のような初期値から開始し、その後徐々に最適な予測モデル係数へと最適化していくことができる。このような方法は特に、複数種類の半導体装置を生産ラインで製造しているときに、その管理が容易になるという利点がある。
図6は図5の手順に従って予測モデル係数の最適化を行った一例としてポリシリコン膜厚の予測モデル係数bの場合を示した。図6ではbの値が0.09で制御ずれ量評価関数EFBが最小値となるためbの最適値は0.09とする。図中にDOE(Design Of Experiments)と記した値は、別の機会に実験計画法で求めたbの値であり、bがDOEの値の時には制御ずれ量がやや大きめになっている。図7は図6と同様にして予測モデル係数の最適化を行った一例であり、レジストマスク寸法の予測モデル係数bの最適化の例を示した。予測モデル係数bの最適値は0.7のときである。予測モデル係数bが1のときにはレジストマスク寸法xの変動がそのままエッチング後の加工寸法yの変動として転写されることを意味し、DOEで決められたbの値が0.9というのは、ほぼレジストマスク寸法がエッチング後の加工寸法に転写されることを意味している。次に図8にフィードバックに用いるEWMA係数γを最適化した一例を示す。γが0.25のときに制御ずれ量評価関数EFBが最小値となるので、γの最適値は0.25である。γが0の時にはフィードバック制御が係らず、γを1にすると直前のウエハ或いはロットの処理結果をそのまま用いる数5を用いたフィードバック制御と等価になる。
ここでは、予測モデル係数の最適値として制御ずれ量評価関数が最小値となる値を用いるように説明したが、予測モデル係数の設定値は最小値付近で幅を持たせても良い。すなわち、図5や図6や図7から判るように、予測モデル係数が最適値の近傍にある場合には制御ずれ量評価関数の値はあまり変わらない。つまり、予測モデル係数を最適値の付近で多少変更しても得られる改善効果は小さい。従って、あまり頻繁に予測モデル係数を変更したくない場合には、制御ずれ量評価関数にある許容範囲、例えば最小値プラス5%以内といった範囲を設け、これに対応する範囲内に予測モデル係数があれば予測モデル係数を変更しないという方法を取ることもできる。
以上により、本実施の形態3に係る半導体装置の製造システムおよび製造方法によれば、ある半導体装置Aの生産立ち上げ時のプラズマ処理工程にプロセス制御を適用する場合に、前記実施の形態1および2と同様の効果を得ることができる。
(実施の形態4)
本発明の実施の形態4に係る半導体装置の製造システムおよび製造方法について、図9を用いて説明する。本発明の実施の形態4に係る半導体装置の製造システムは、前記実施の形態1の図1と同様である。
図9は本発明の実施の形態4に係る図であって、ある半導体装置Aとは別の半導体装置Bの生産立ち上げ時のプラズマ処理工程にプロセス制御を適用する流れを表す流れ図である。
図9では、半導体装置Bのプラズマ処理工程のプロセス制御を立ち上げるときに、既にプロセス制御を適用している半導体装置Aの予測モデル係数(b〜b、γも含む)を取得し(S051)、この予測モデル係数を半導体装置Bの予測モデル係数の初期値として設定する(S052)。この初期値を用いたプロセス制御(プラズマ処理工程S053)を用いて半導体装置Bの生産を行い、自動最適化条件判定ステップS054で予測モデル係数の自動最適化を実行する条件が整ったと判定されると、予測モデル係数の自動最適化を実施する(S055)。図9の手法は半導体装置Aと半導体装置Bの回路パターンが類似している場合、すなわち半導体装置Aと半導体装置Bが同じ系列の製品である場合に特に有効である。これは半導体装置Aと半導体装置Bの予測モデル係数が類似した値となるためである。
以上により、本実施の形態4に係る半導体装置の製造システムおよび製造方法によれば、ある半導体装置Aとは別の半導体装置Bの生産立ち上げ時のプラズマ処理工程にプロセス制御を適用する場合に、前記実施の形態1および2と同様の効果を得ることができる。
(実施の形態5)
本発明の実施の形態5に係る半導体装置の製造システムおよび製造方法について、図10を用いて説明する。本発明の実施の形態5に係る半導体装置の製造システムは、前記実施の形態1の図1と同様である。
図10は本発明の実施の形態5に係る図であって、半導体装置の生産立ち上げ時のプラズマ処理工程にプロセス制御なしで開始後にプロセス制御を適用する流れを表す流れ図である。
図10において、半導体装置の製造はプラズマ処理工程に先行する処理工程/検査工程S091とプロセス制御なし(プロセス制御を用いない)で行うプラズマ処理工程S092とで行われる。そのまま半導体装置の生産を続け、プラズマ処理に先行する工程の検査データをデータベース91に蓄え、プラズマ処理後の検査工程S093で得られる検査データをデータベース92に蓄える。データベース91とデータベース92は同一のデータベースでも構わない。自動最適化条件判定ステップS094で自動最適化が可能であると判定されると、予測モデル係数の自動最適化ステップS095が実行されて予測モデル係数(b〜b)とEWMA係数(γ)等のフィードバック係数が自動最適化される。ステップS095によりプロセス制御に必要なパラメータが得られたので、次にプロセス制御を用いたプラズマ処理工程S096を開始する。
プロセス制御をしていない場合にステップS095において自動最適化を行うには、次の数10で定義される仮想制御値y (n)を用いる。
Figure 2009290150
数10の仮想制御値を用いて制御ずれ量評価関数EFBを例えば次の数11で定義する。
Figure 2009290150
数11で定義された制御ずれ量評価関数EFBを最小化する予測モデル係数b〜b及びγを決定すると、最適な予測モデル係数及びフィードバック係数となる。
以上により、本実施の形態5に係る半導体装置の製造システムおよび製造方法によれば、半導体装置の生産立ち上げ時のプラズマ処理工程にプロセス制御なしで開始後にプロセス制御を適用する場合に、前記実施の形態1および2と同様の効果を得ることができる。
(実施の形態6)
本発明の実施の形態6に係る半導体装置の製造システムおよび製造方法について説明する。
本実施の形態6では、ある第i番目の製造工程が複数台の製造装置により生産を行っているとする。各ウエハは第i番目の加工処理を受けるために、前記複数台の製造装置のどれか一つを通るとする。このような生産形態は半導体製造現場では頻繁に行われる。この第i番目の製造工程に対応する予測モデル係数bの値がこの製造工程で用いられる製造装置そのものに依存することがある。この状態の前記製造工程を“パス依存がある製造工程”と呼ぶことにする。パス依存がある製造工程に対応する予測モデル係数は、この製造工程で用いる製造装置を表すインデックスを引数として持つ必要があり、加工形状予測モデル式は次の数12のようになる。
Figure 2009290150
数12において、y (n)は加工形状の予測値、yは加工形状の目標値、Mは加工形状予測に用いる製造工程の数、kは第i番目の工程で用いる製造装置の固体を表す番号、b(k)は第i番目の製造工程を第k番目の製造装置で加工処理した場合に対応する加工形状予測モデル係数、x (n)は第n番目のウエハの第i番目の製造工程後に検査した形状データ、Xはこの検査工程の形状データの目標値である。予測モデル係数の自動最適化の手順は前記実施の形態1の図3と同じ手順で行われるが、数4において予測モデル係数b(k)の自動最適化計算に用いるウエハは第k番目の製造装置で加工処理されたものに限定する。
以上により、本実施の形態6に係る半導体装置の製造システムおよび製造方法によれば、プラズマ処理工程に限らず、ある第i番目の製造工程が複数台の製造装置により生産を行う時の製造工程にプロセス制御を適用する場合に、前記実施の形態1および2と同様の効果を得ることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明の半導体装置の製造システムおよび製造方法は、プラズマ処理装置を用いた半導体装置の製造システムおよび製造方法のみならず、プラズマを用いた加工処理のプロセス制御に広く適用できる。
本発明の実施の形態1に係る図であって、半導体装置の製造システムを示す構成図である。 本発明の実施の形態1に係る図であって、半導体装置の処理工程の流れの概要と各工程後のウエハ表面のデバイスの形状を示す模式図である。 本発明の実施の形態1に係る図であって、プロセス制御を適用したプラズマ処理工程での加工形状予測モデル係数の自動最適化の流れを表す図である。 本発明の実施の形態2に係る図であって、フィードバック制御を含むプロセス制御を適用したプラズマ処理工程での予測モデル係数の自動最適化の流れを表す図である。 本発明の実施の形態3に係る図であって、ある半導体装置Aの生産立ち上げ時のプラズマ処理工程にプロセス制御を適用する流れを表す流れ図である。 本発明の実施の形態3に係る図であって、予測モデル係数bを実際の生産データにより最適化した一例を示すグラフである。 本発明の実施の形態3に係る図であって、予測モデル係数bを実際の生産データにより最適化した一例を示すグラフである。 本発明の実施の形態3に係る図であって、EWMA係数γを実際の生産データにより最適化した一例を示すグラフである。 本発明の実施の形態4に係る図であって、ある半導体装置Aとは別の半導体装置Bの生産立ち上げ時のプラズマ処理工程にプロセス制御を適用する流れを表す流れ図である。 本発明の実施の形態5に係る図であって、半導体装置の生産立ち上げ時のプラズマ処理工程にプロセス制御なしで開始後にプロセス制御を適用する流れを表す流れ図である。
符号の説明
1…ホストコンピュータ、2…データベース、3…プロセス制御コンピュータ、4…生産情報用基幹LAN、5…各種処理装置、6…プラズマ処理装置、7…検査装置、
11…シリコンウエハ、12…SiN膜、13…レジストマスク、14…SiO膜、15…ポリシリコン膜、16…レジストマスク、17…BARC膜、18…ゲート電極、S001…SiN成膜工程、S002…STIリソグラフィ工程、S003…STIエッチング工程、S004…SiO成膜工程、S005…CMP工程、S006…SiN除去工程、S007…ポリシリコン成膜工程、S008…ゲートリソグラフィ工程、S009…ゲートエッチング工程、
21…データベース、22…データベース、S021…プラズマ処理工程に先行する処理工程/検査工程、S022…加工形状予測ステップ、S023…補正量計算ステップ、S024…プラズマ加工処理工程、S025…加工寸法検査工程、S026…係数更新条件判定ステップ、S027…予測モデル係数最適化ステップ、
31…データベース、32…データベース、S031…プラズマ処理工程に先行する処理工程/検査工程、S032…加工形状予測ステップ、S033…補正量計算ステップ、S034…プラズマ加工処理工程、S035…加工寸法検査工程、S036…フィードバック制御ステップ、S037…係数更新条件判定ステップ、S038…予測モデル係数最適化ステップ、
S041…予測モデル係数初期値設定ステップ、S042…プロセス制御を用いたプラズマ処理工程、S043…自動最適化条件判定ステップ、S044…予測モデル係数の自動最適化ステップ、
S051…半導体装置Aの予測モデル係数取得ステップ、S052…半導体装置Bの予測モデル係数初期値設定ステップ、S053…プロセス制御を用いたプラズマ処理工程、S054…自動最適化条件判定ステップ、S055…予測モデル係数の自動最適化ステップ、
91…データベース、92…データベース、S091…プラズマ処理工程に先行する処理工程/検査工程、S092…プロセス制御を用いないプラズマ処理工程、S093…プラズマ処理後の検査工程、S094…自動最適化条件判定ステップ、S095…予測モデル係数の自動最適化ステップ、S096…プロセス制御を用いたプラズマ処理工程。

Claims (13)

  1. 処理対象であるウエハをプラズマ処理するプラズマ処理装置と、前記プラズマ処理装置の処理条件を制御する制御装置とを有する半導体装置の製造システムであって、
    前記制御装置は、前記ウエハの検査データから前記プラズマ処理装置による処理後の形状を処理前に計算する予測モデルと、前記プラズマ処理装置の処理条件に依存した加工形状を計算する応答曲面モデルとを用いて、前記プラズマ処理装置による処理後に所望の形状になるように前記プラズマ処理装置の処理条件を制御する装置であり、
    前記予測モデルは、この予測モデルに用いる各変数の影響度合いを表す予測モデル係数を有し、
    前記予測モデル係数は、前記制御装置により較正される、ことを特徴とする半導体装置の製造システム。
  2. 請求項1において、
    前記予測モデル係数は、前記プラズマ処理装置による処理結果の目標値からのずれ量を評価する制御ずれ量評価関数を用いて最適値が求められることを特徴とする半導体装置の製造システム。
  3. 請求項2において、
    前記制御ずれ量評価関数は、前記応答曲面モデルのフィードバック補正量を考慮した関数が用いられることを特徴とする半導体装置の製造システム。
  4. 請求項1において、
    前記予測モデル係数は、実験によって求めずに所定の値が初期値として与えられ、前記半導体装置の製造を継続するうちに最適化されることを特徴とする半導体装置の製造システム。
  5. 請求項2において、
    前記予測モデル係数は、実験によって求めずに所定の値が初期値として与えられ、前記半導体装置の製造を継続するうちに最適化されることを特徴とする半導体装置の製造システム。
  6. 請求項3において、
    前記予測モデル係数は、実験によって求めずに所定の値が初期値として与えられ、前記半導体装置の製造を継続するうちに最適化されることを特徴とする半導体装置の製造システム。
  7. 請求項1において、
    前記半導体装置は、複数個製造され、
    第2の半導体装置の前記予測モデル係数は、第1の半導体装置で用いている前記予測モデル係数が初期値として与えられ、前記複数個の半導体装置の製造を継続するうちに最適化されることを特徴とする半導体装置の製造システム。
  8. 請求項2において、
    前記半導体装置は、複数個製造され、
    第2の半導体装置の前記予測モデル係数は、第1の半導体装置で用いている前記予測モデル係数が初期値として与えられ、前記複数個の半導体装置の製造を継続するうちに最適化されることを特徴とする半導体装置の製造システム。
  9. 請求項3において、
    前記半導体装置は、複数個製造され、
    第2の半導体装置の前記予測モデル係数は、第1の半導体装置で用いている前記予測モデル係数が初期値として与えられ、前記複数個の半導体装置の製造を継続するうちに最適化されることを特徴とする半導体装置の製造システム。
  10. 請求項1において、
    前記半導体装置の製造は、前記制御装置による制御が無い状態で前記プラズマ処理装置による処理が開始され、一定の条件が満たされたときに前記予測モデル係数が最適化され、次に前記制御装置により制御しながら前記プラズマ処理装置による処理が開始されることを特徴とする半導体装置の製造システム。
  11. 請求項2において、
    前記半導体装置の製造は、前記制御装置による制御が無い状態で前記プラズマ処理装置による処理が開始され、一定の条件が満たされたときに前記予測モデル係数が最適化され、次に前記制御装置により制御しながら前記プラズマ処理装置による処理が開始されることを特徴とする半導体装置の製造システム。
  12. 請求項3において、
    前記半導体装置の製造は、前記制御装置による制御が無い状態で前記プラズマ処理装置による処理が開始され、一定の条件が満たされたときに前記予測モデル係数が最適化され、次に前記制御装置により制御しながら前記プラズマ処理装置による処理が開始されることを特徴とする半導体装置の製造システム。
  13. 半導体装置の製造方法であって、
    請求項1記載の半導体装置の製造システムを用いて、半導体装置を製造することを特徴とする半導体装置の製造方法。
JP2008144100A 2008-06-02 2008-06-02 半導体装置の製造システムおよび製造方法 Pending JP2009290150A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008144100A JP2009290150A (ja) 2008-06-02 2008-06-02 半導体装置の製造システムおよび製造方法
US12/469,716 US20090299512A1 (en) 2008-06-02 2009-05-21 Semiconductor manufacturing system and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008144100A JP2009290150A (ja) 2008-06-02 2008-06-02 半導体装置の製造システムおよび製造方法

Publications (1)

Publication Number Publication Date
JP2009290150A true JP2009290150A (ja) 2009-12-10

Family

ID=41380758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008144100A Pending JP2009290150A (ja) 2008-06-02 2008-06-02 半導体装置の製造システムおよび製造方法

Country Status (2)

Country Link
US (1) US20090299512A1 (ja)
JP (1) JP2009290150A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011175411A (ja) * 2010-02-24 2011-09-08 Yamatake Corp 推定用多項式生成装置、推定装置、推定用多項式生成方法および推定方法
JP2021163928A (ja) * 2020-04-02 2021-10-11 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6085079B2 (ja) * 2011-03-28 2017-02-22 東京エレクトロン株式会社 パターン形成方法、処理容器内の部材の温度制御方法、及び基板処理システム
CN109032117B (zh) * 2018-09-06 2021-04-06 华北电力大学(保定) 基于arma模型的单回路控制系统性能评价方法
CN110456756B (zh) * 2019-03-25 2020-12-08 中南大学 一种适用于连续生产过程全局运行状况在线评估的方法

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130812A (ja) * 1993-05-13 1995-05-19 Texas Instr Inc <Ti> 半導体ウエハ加工プロセス評価システム
JP2000352809A (ja) * 1999-06-11 2000-12-19 Matsushita Electronics Industry Corp 半導体回路パタンの設計方法
JP2001085311A (ja) * 1999-09-13 2001-03-30 Matsushita Electronics Industry Corp 半導体回路パターンの設計方法
JP2002343726A (ja) * 2001-05-18 2002-11-29 Tokyo Electron Ltd 熱処理装置及び成膜方法
JP2003017471A (ja) * 2001-06-29 2003-01-17 Hitachi Ltd プラズマ処理装置および処理方法
JP2004103674A (ja) * 2002-09-06 2004-04-02 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2004119753A (ja) * 2002-09-27 2004-04-15 Hitachi High-Technologies Corp エッチング処理装置およびエッチング処理方法
JP2004119851A (ja) * 2002-09-27 2004-04-15 Hitachi High-Technologies Corp プラズマ処理装置、処理方法及びプラズマ処理条件生成システム
JP2005033228A (ja) * 2004-10-18 2005-02-03 Hitachi Ltd プラズマ処理装置および処理方法
JP2005038976A (ja) * 2003-07-18 2005-02-10 Hitachi High-Technologies Corp 最適エッチングパラメタ自動設定システムおよびエッチング出来ばえ評価システム
JP2006501684A (ja) * 2002-10-01 2006-01-12 東京エレクトロン株式会社 プラズマプロセスのデータを解析するための方法とシステム
JP2006074067A (ja) * 2005-11-08 2006-03-16 Hitachi Ltd プラズマ処理装置および処理方法
JP2006512758A (ja) * 2002-12-30 2006-04-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ プロセス窓を最適化するリソグラフィ・パラメータの決定方法
JP2006287232A (ja) * 2005-04-02 2006-10-19 Taiwan Semiconductor Manufacturing Co Ltd Cdを動態制御する整合式光学計測およびリソグラフィ工程のシステム
JP2007088485A (ja) * 2001-12-25 2007-04-05 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2007266335A (ja) * 2006-03-29 2007-10-11 Hitachi Ltd 半導体装置の製造方法
JP2007281248A (ja) * 2006-04-07 2007-10-25 Hitachi Ltd 半導体装置の製造方法
JP2008010862A (ja) * 2006-06-19 2008-01-17 Asml Netherlands Bv 較正方法
JP2009277957A (ja) * 2008-05-16 2009-11-26 Renesas Technology Corp 半導体デバイスの製造方法および製造システム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402367A (en) * 1993-07-19 1995-03-28 Texas Instruments, Incorporated Apparatus and method for model based process control
JP4077141B2 (ja) * 2000-06-30 2008-04-16 株式会社東芝 デザインルール作成方法、デザインルール作成システム及び記録媒体
US6616759B2 (en) * 2001-09-06 2003-09-09 Hitachi, Ltd. Method of monitoring and/or controlling a semiconductor manufacturing apparatus and a system therefor
JP3639268B2 (ja) * 2002-06-14 2005-04-20 株式会社日立製作所 エッチング処理方法
US7668702B2 (en) * 2002-07-19 2010-02-23 Applied Materials, Inc. Method, system and medium for controlling manufacturing process using adaptive models based on empirical data
US7158851B2 (en) * 2003-06-30 2007-01-02 Tokyo Electron Limited Feedforward, feedback wafer to wafer control method for an etch process
US7801635B2 (en) * 2007-01-30 2010-09-21 Tokyo Electron Limited Real-time parameter tuning for etch processes

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130812A (ja) * 1993-05-13 1995-05-19 Texas Instr Inc <Ti> 半導体ウエハ加工プロセス評価システム
JP2000352809A (ja) * 1999-06-11 2000-12-19 Matsushita Electronics Industry Corp 半導体回路パタンの設計方法
JP2001085311A (ja) * 1999-09-13 2001-03-30 Matsushita Electronics Industry Corp 半導体回路パターンの設計方法
JP2002343726A (ja) * 2001-05-18 2002-11-29 Tokyo Electron Ltd 熱処理装置及び成膜方法
JP2003017471A (ja) * 2001-06-29 2003-01-17 Hitachi Ltd プラズマ処理装置および処理方法
JP2007088485A (ja) * 2001-12-25 2007-04-05 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP2004103674A (ja) * 2002-09-06 2004-04-02 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2004119753A (ja) * 2002-09-27 2004-04-15 Hitachi High-Technologies Corp エッチング処理装置およびエッチング処理方法
JP2004119851A (ja) * 2002-09-27 2004-04-15 Hitachi High-Technologies Corp プラズマ処理装置、処理方法及びプラズマ処理条件生成システム
JP2006501684A (ja) * 2002-10-01 2006-01-12 東京エレクトロン株式会社 プラズマプロセスのデータを解析するための方法とシステム
JP2006512758A (ja) * 2002-12-30 2006-04-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ プロセス窓を最適化するリソグラフィ・パラメータの決定方法
JP2005038976A (ja) * 2003-07-18 2005-02-10 Hitachi High-Technologies Corp 最適エッチングパラメタ自動設定システムおよびエッチング出来ばえ評価システム
JP2005033228A (ja) * 2004-10-18 2005-02-03 Hitachi Ltd プラズマ処理装置および処理方法
JP2006287232A (ja) * 2005-04-02 2006-10-19 Taiwan Semiconductor Manufacturing Co Ltd Cdを動態制御する整合式光学計測およびリソグラフィ工程のシステム
JP2006074067A (ja) * 2005-11-08 2006-03-16 Hitachi Ltd プラズマ処理装置および処理方法
JP2007266335A (ja) * 2006-03-29 2007-10-11 Hitachi Ltd 半導体装置の製造方法
JP2007281248A (ja) * 2006-04-07 2007-10-25 Hitachi Ltd 半導体装置の製造方法
JP2008010862A (ja) * 2006-06-19 2008-01-17 Asml Netherlands Bv 較正方法
JP2009277957A (ja) * 2008-05-16 2009-11-26 Renesas Technology Corp 半導体デバイスの製造方法および製造システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011175411A (ja) * 2010-02-24 2011-09-08 Yamatake Corp 推定用多項式生成装置、推定装置、推定用多項式生成方法および推定方法
JP2021163928A (ja) * 2020-04-02 2021-10-11 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7383554B2 (ja) 2020-04-02 2023-11-20 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Also Published As

Publication number Publication date
US20090299512A1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
TWI410822B (zh) 先進製程控制方法和系統
JP7227992B2 (ja) 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上
US6960416B2 (en) Method and apparatus for controlling etch processes during fabrication of semiconductor devices
DE10296328B4 (de) Prozesslinie und Verfahren zum Steuern eines Ätzprozesses
TWI632627B (zh) 程序引入失真之預測以及疊對誤差之前饋及反饋校正
TW594838B (en) Method and apparatus for utilizing integrated metrology data as feed-forward data
TWI572998B (zh) 微影方法與裝置
KR20210027533A (ko) 리소그래피 프로세스의 최적화 방법
WO2015134709A1 (en) Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control
TW201830155A (zh) 用於控制工業製程的方法與設備
JP2009290150A (ja) 半導体装置の製造システムおよび製造方法
CN106444365B (zh) 晶圆刻蚀的控制方法及晶圆制造方法
KR102509764B1 (ko) 반도체 디바이스에서의 파라미터-안정적 오정렬 측정 개선
JP2011192769A (ja) 半導体デバイス製造方法、及び製造システム
JP2009521800A (ja) 情報信憑性に基づく改良された状態推定
US6895295B1 (en) Method and apparatus for controlling a multi-chamber processing tool
TWI780404B (zh) 判定出自複數個器件之一器件對一參數之一指紋之一貢獻的方法、系統、及程式
TWI845674B (zh) 半導體裝置之製造中用於前饋製程控制之系統及方法
CN106504975B (zh) 提高关键尺寸精确性的方法
US11016391B2 (en) Light-exposure method, light-exposure control unit, and semiconductor device manufacturing method
US7674350B2 (en) Feature dimension control in a manufacturing process
TW201036034A (en) Semiconductor-device manufacturing method and exposure method
JP2010141063A (ja) 半導体基板の露光方法及び半導体装置製造システム
JP2011040601A (ja) 半導体装置の製造方法
JP2010171336A (ja) 半導体製造装置及び半導体素子の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130625