TWI632627B - 程序引入失真之預測以及疊對誤差之前饋及反饋校正 - Google Patents

程序引入失真之預測以及疊對誤差之前饋及反饋校正 Download PDF

Info

Publication number
TWI632627B
TWI632627B TW103134658A TW103134658A TWI632627B TW I632627 B TWI632627 B TW I632627B TW 103134658 A TW103134658 A TW 103134658A TW 103134658 A TW103134658 A TW 103134658A TW I632627 B TWI632627 B TW I632627B
Authority
TW
Taiwan
Prior art keywords
wafer
force distribution
film force
calculated
model
Prior art date
Application number
TW103134658A
Other languages
English (en)
Other versions
TW201532165A (zh
Inventor
佩拉迪 悟卡達拉
海坤 陳
傑迪 辛哈
塞堤敘 維拉拉格哈芬
Original Assignee
美商克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克萊譚克公司 filed Critical 美商克萊譚克公司
Publication of TW201532165A publication Critical patent/TW201532165A/zh
Application granted granted Critical
Publication of TWI632627B publication Critical patent/TWI632627B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N19/00—Investigating materials by mechanical methods
    • G01N19/08—Detecting presence of flaws or irregularities
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L5/00—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes
    • G01L5/0047—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes measuring forces due to residual stresses
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明揭示用於疊對誤差之預測及測量之系統及方法。可利用基於膜力之計算力學模型來預測或測量程序引入之疊對誤差。更具體言之，將與膜力之分佈有關之資訊提供至一有限元素(FE)模型以在其中呈現複合應力圖之情況中提供更精確之逐點預測。本發明亦揭示晶圓幾何形狀引入之疊對誤差之增強型預測及測量。

Description

程序引入失真之預測以及疊對誤差之前饋及反饋校正 [相關申請案之交叉參考]
本申請案依據35 U.S.C.§ 119(e)主張2013年10月29日申請之美國臨時申請案第61/897,208號之權利。該美國臨時申請案第61/897,208號之全文以引用的方式併入本文中。
本發明大體上係關於晶圓表面度量衡之領域，且特定言之，本發明係關於用於程序引入失真之預測之系統及方法。
薄拋光板(諸如矽晶圓及其類似者)係現代技術之一非常重要部分。例如，一晶圓可係指用於積體電路及其他裝置之製造中之半導體材料之一薄片。薄拋光板之其他實例可包含磁碟基板、塊規及其類似者。儘管本文所描述之技術主要參考晶圓，但應瞭解，技術亦可應用於其他類型之拋光板。在本發明中，術語「晶圓」及術語「薄拋光板」可互換使用。
製造半導體裝置通常包含：使用諸多半導體製程來處理一基板，諸如一半導體晶圓。例如，微影係一半導體製程，其涉及將一圖案從一主光罩轉印至配置於一半導體晶圓上之一光阻劑。半導體製程之額外實例包含(但不限於)化學機械拋光(CMP)、蝕刻、沈積及離子 植入。
一般而言，對晶圓之平整度及厚度均勻性制定某些要求。然而，製造期間所需之各種處理步驟及厚度變動導致可引起顯著失真(例如平面內失真(IPD)及/或平面外失真(OPD))之彈性變形。失真可導致下游應用之誤差，諸如微影圖案化或其類似者之疊對誤差。因此，提供預測/估計程序引入失真之能力係半導體製程之一重要部分。
本文需要用於失真之精確及有效率預測及測量之系統及方法。
本發明係針對一種方法。該方法包含：在一晶圓經歷一製程之前，獲得該晶圓之一第一組晶圓幾何形狀測量；在該製程之後，獲得該晶圓之一第二組晶圓幾何形狀測量；基於該第一組晶圓幾何形狀測量及該第二組晶圓幾何形狀測量而計算該晶圓上之一膜力分佈；及至少部分基於該所計算之膜力分佈，利用一有限元素(FE)模型來估計該晶圓之一平面外失真(OPD)及一平面內失真(IPD)之至少一者。
本發明之一進一步實施例亦係針對一種方法。該方法包含：產生一系列基礎膜力分佈映圖；對該系列基礎膜力分佈映圖之各特定膜力分佈映圖執行基於有限元素(FE)模型之疊對誤差預測；儲存該系列基礎膜力分佈映圖之各特定膜力分佈映圖及針對該特定膜力分佈映圖所預測之疊對誤差；及利用所儲存之基礎膜力分佈映圖及針對所儲存之基礎膜力分佈映圖所預測之疊對誤差來估計一給定晶圓之疊對誤差。
本發明之一額外實施例係針對用於一種用於提供一晶圓之失真預測之系統。該系統包含一幾何形狀測量工具，其經組態以在該晶圓經歷一製程之前獲得該晶圓之一第一組晶圓幾何形狀測量且在該製程之後獲得該晶圓之一第二組晶圓幾何形狀測量。該系統亦包含與該幾何形狀測量工具通信之一基於有限元素(FE)模型之預測處理器。該基 於FE模型之預測處理器經組態以：基於該第一組晶圓幾何形狀測量及該第二組晶圓幾何形狀測量而計算該晶圓上之一膜力分佈；及至少部分基於該所計算之膜力分佈而估計該晶圓之一平面外失真(OPD)及一平面內失真(IPD)之至少一者。
本發明之一額外實施例係針對一種方法。該方法包含：在由一晶圓處理工具處理一晶圓之前及在由一晶圓處理工具處理一晶圓之後獲取該晶圓之形狀及厚度映圖；基於由該晶圓處理工具處理該晶圓之前及由該晶圓處理工具處理該晶圓之後所獲取之該晶圓之形狀及厚度映圖而計算形狀及厚度差映圖；從該等形狀及厚度差映圖提取斜率、曲率及至少一高階差動分量；及至少部分基於來自該等形狀及厚度差映圖之該斜率、該曲率及該至少一高階差動分量而計算由該晶圓處理工具引入之一疊對誤差。
應瞭解，以上一般描述及以下詳細描述兩者僅供例示及說明，且未必限制本發明。併入本說明書中且構成本說明書之一部分的附圖繪示本發明之標的。[實施方式]及圖式一起用於解釋本發明之原理。
100‧‧‧基於膜力之有限元素(FE)模型
102‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟
106A‧‧‧晶圓模型
106B‧‧‧晶圓模型
106C‧‧‧晶圓模型
200‧‧‧基於膜力之有限元素(FE)模型
202‧‧‧步驟
204‧‧‧步驟
206‧‧‧步驟
302‧‧‧處理工具/微影掃描器
304‧‧‧前饋迴路
402‧‧‧處理工具
404‧‧‧反饋迴路
500‧‧‧方法
502‧‧‧步驟
504‧‧‧步驟
506‧‧‧步驟
508‧‧‧步驟
510‧‧‧步驟
512‧‧‧步驟
514‧‧‧步驟
602‧‧‧步驟
604‧‧‧步驟
606‧‧‧步驟
702‧‧‧步驟
704‧‧‧步驟
706‧‧‧步驟
708‧‧‧步驟
802‧‧‧力分佈
804‧‧‧基礎力分佈映圖
806‧‧‧疊對誤差影像
808‧‧‧疊對誤差預測影像
900‧‧‧系統
902‧‧‧晶圓幾何形狀測量工具
904‧‧‧基於膜力之有限元素(FE)模型預測處理器
906‧‧‧處理工具
1002‧‧‧步驟
1004‧‧‧步驟
1006‧‧‧步驟
1008‧‧‧步驟
熟習技術者可藉由參考附圖而更佳地理解本發明之諸多優點，其中：圖1係描繪利用一基於膜力之有限元素(FE)模型來進行失真及/或疊對誤差預測之一方法的一圖解；圖2係描繪利用一基於膜力之FE模型來進行失真及/或疊對誤差預測之另一方法的一圖解；圖3係描繪基於失真及/或疊對誤差預測之一前饋控制迴路的一方塊圖；圖4係描繪基於失真及/或疊對誤差測量之一反饋控制迴路的一方塊圖； 圖5係描繪用於反覆地改良一膜力分佈計算之精確性之一方法的一流程圖；圖6係描繪用於增強型疊對誤差預測之一方法的一流程圖；圖7係描繪一離線FE模型訓練方法的一流程圖；圖8係描繪利用一離線訓練模型之誤差預測的一圖解；圖9係描繪利用一基於膜力之FE模型來進行失真及/或疊對誤差預測之一系統的一方塊圖；及圖10係描繪一增強型晶圓幾何形狀引入之疊對誤差預測方法的一流程圖。
現將詳細參考附圖中所繪示之揭示標的。
Kevin Turner等人於「Predicting distortions and overlay errors due to wafer deformation during chucking on lithography scanners」(Journal of Micro/Nanolithography，MEMS及MOEMS，8(4)，043015(2009年10月至12月))中，及更近地，Kevin Turner等人於「Relationship between localized wafer shape changes induced by residual stress and overlay errors」(Journal of Micro/Nanolithography，MEMS及MOEMS，11，013001(2012))中描述一基於有限元素(FE)模型之失真預測之發展及用法，該兩個案以引用的方式併入本文中。基於FE模型之失真預測利用全尺寸3D晶圓及夾盤幾何形狀資訊且模擬晶圓夾緊機構之非線性接觸力學以允許FE模型提供晶圓表面之失真(例如OPD及IPD)之預測。藉由取得晶圓之全平面內失真(藉由FE模型或某一其他方法而輸出)且將線性校正(諸如10項校正，其仿真在晶圓暴露期間由微影掃描器應用之對準/疊對校正)應用於該失真而獲得IPD。
亦可利用分析及經驗方法之一組合來仿真FE模型。P.Vukkadala等人於「System and method to emulate finite element model based prediction of in-plane distortions due to semiconductor wafer chucking」(美國專利申請案第13/735,737號)中描述一仿真FE模型之發展及用法，該案之全文以引用的方式併入本文中。
儘管在一些情況中基於既有FE模型之失真及疊對誤差預測方法提供對程序引入疊對誤差之良好敏感度，但在其中複合應力圖呈現於晶圓上之一些實際情況中，該等方法無法進行精確逐點預測。本發明之實施例藉由提供利用基於膜力之計算力學模型來產生失真及疊對預測之系統及方法而克服此等缺點。更具體言之，將與膜力之分佈有關之資訊提供至一FE模型以在其中呈現複合應力圖之情況中提供更精確之逐點預測。
根據本發明之實施例，膜力被定義為應力與厚度之乘積。使用膜力之優點在於：其可描述膜之應力變動及厚度變動兩者。應注意，因為吾人在疊對應用中關心之大部分力變動係歸因於局部蝕刻(膜之移除)，因此使膜力包含此效應係非常重要的。Kevin Turner等人於「Monitoring process-induced overlay errors through high resolution wafer geometry measurements」(Proceedings of SPIE，第9050卷，第905013頁，2014年)中描述膜力之一詳細解釋，該案之全文以引用的方式併入本文中。
亦應注意，膜力可歸因於處理(例如膜沈積或其類似者)而改變。因此，取得晶圓幾何形狀測量來判定任何膜力變化係很重要的。
參考圖1，圖中展示用於失真預測之一基於膜力之有限元素(FE)模型100。在步驟102中，在一製程步驟(例如一圖案化步驟或其類似者)之前及在一製程步驟(例如一圖案化步驟或其類似者)之後取得晶圓幾何形狀測量。為繪示之目的，將該處理步驟之前所取得之幾何形狀測量標示為層M測量，且將該處理步驟之後所取得之幾何形狀測量標示為層N測量。在一些實施例中，當晶圓處於其自由狀態中時，取得 幾何形狀測量。在一處理步驟之前及在一處理步驟之後取得晶圓之自由狀態中之晶圓幾何形狀測量允許歸因於待判定之處理之晶圓幾何形狀之變化。
接著，在步驟104中，將處理步驟之前及處理步驟之後所取得之晶圓幾何形狀測量提供至一膜力分佈處理器，該膜力分佈處理器經組態以基於晶圓幾何形狀測量而計算膜力之分佈。在一些實施例中，膜力(每單位深度)被判定為膜應力與膜厚度之一乘積，且可據此計算遍及整個晶圓之膜力之分佈。使用膜力之一優點在於：其可描述膜之應力變動及厚度變動兩者，應力變動及厚度變動之任一者可影響晶圓上之局部失真(其可導致疊對誤差)。
可預期，各種方法可用於估計膜應力。例如，一應力/撓度關係(諸如以斯托尼(Stoney)方程式或其類似者表達之應力/撓度關係)可用於計算基於晶圓幾何形狀測量之膜應力。G.G.Stoney於「The Tension of Metallic Films Deposited by Electrolysis」(Proc.Royal Soc.London，A82，172(1909))中揭示斯托尼方程式，該案之全文以引用的方式併入本文中。斯托尼方程式給出如下之膜應力σ f (其依據以下各者而變化：膜厚度h f ；基板厚度h s ；基板之雙軸向模量(= )，其中E s 及v s 係基板之楊氏(Young)模量及帕松(Poisson)比；及曲率k)：
應注意，可從由幾何形狀測量工具測量之晶圓幾何形狀(前表面或後表面或晶圓形狀資訊)之變化獲得曲率。亦可測量其他參數，諸如膜厚度及基板厚度。然而，若參數不易取得，則可代以使用假定值。若在應力計算期間使用假定值，則必須在包含FE模型化程序之後續步驟中使用此等參數之相同假定值。
一旦計算出膜力之分佈，則可在步驟106中將此資訊提供至一FE模型以預測失真及疊對誤差。如先前所描述，FE及/或仿真FE模型(統稱為FE模型)係用於預測歸因於晶圓變形之失真及疊對誤差之非線性模型。更具體言之，如步驟106中所描繪，一晶圓模型106A經建立以表示最初可不受任何應力之一晶圓。此晶圓模型106A可真實地表示晶圓硬度及/或其他機械性質。隨後，將步驟104中所計算之膜力分佈提供至FE模型，FE模型可模擬施加至晶圓模型106A之膜力以導致一晶圓模型106B。此晶圓模型106B可用於平面外失真(OPD)計算，隨後，FE模型可模擬施加至晶圓模型106B之晶圓夾緊之效應以導致一模擬夾緊晶圓模型106C。接著，此晶圓模型106C可用於平面內失真(IPD)計算。
可預期，基於膜力之FE模型亦可經組態以跨一個以上處理工具而操作。更具體言之，參考圖2，圖中展示用於失真預測之另一基於膜力之FE模型200。方法步驟(標記為202)大體上與圖1中所描繪之方法步驟一致。即，在一第一晶圓程序之前及在一第一晶圓程序之後取得晶圓幾何形狀測量。為繪示之目的，將該第一晶圓程序之前所取得之晶圓之幾何形狀測量標示為層M測量，且將該第一晶圓程序之後所取得之晶圓之幾何形狀測量標示為層N測量。隨後，依類似於圖1中所描繪之方法對應步驟之方式執行用於膜力估計及失真計算之方法步驟。依此方式，FE模型能夠基於該第一晶圓程序之前及該第一晶圓程序之後所取得之測量而產生晶圓IPD及/或OPD預測。
應注意，在完成第一晶圓程序之後，可從第一處理工具卸下晶圓且接著進行一第二晶圓程序。基於該第二晶圓程序之前及該第二晶圓程序之後所取得之測量，FE模型200亦用於產生晶圓IPD及/或OPD預測。即，方法步驟(標記為204)亦大體上與圖1中所描繪之方法步驟一致。為繪示之目的，將該第二晶圓程序之前所取得之晶圓之幾何形 狀測量(即，相同於第一晶圓程序之後所取得之測量)標示為層N測量，且將該第二晶圓程序之後所取得之晶圓之幾何形狀測量標示為層O測量。隨後，依類似於圖1中所描繪之方法對應步驟之方式執行用於膜力估計及失真計算之方法步驟。
此時，可獲得兩組IPD預測及/或兩組OPD預測。基於步驟202及204中所提供之預測，一額外步驟206可用於合併IPD預測及/或OPD預測。例如，一合併IPD預測可計算為由步驟202提供之IPD預測與由步驟204提供之IPD預測之間之差異。類似地，一合併OPD預測可計算為由步驟202提供之OPD預測與由步驟204提供之OPD預測之間之差異。
可預期，無論是否基於一單一處理步驟(例如圖1)或多個處理步驟(例如圖2)之前及一單一處理步驟(例如圖1)或多個處理步驟(例如圖2)之後所取得之晶圓幾何形狀測量而產生預測，預測結果均可用於預測可發生於一隨後程序(可在該程序期間將晶圓夾平)(例如一微影程序)中之晶圓失真及/或疊對誤差。可在各種下游應用(諸如可發生於半導體製造期間之監測及/或控制疊對誤差)中瞭解作出此等預測之能力。
更具體言之，一疊對誤差係半導體製造之不同階段中所使用之圖案之任何者之間之一未對準。在一微影程序期間，例如，使用力來使晶圓固持於一真空或靜電夾盤中。當依此一方式固持晶圓時，晶圓之形狀相較於晶圓在其自由狀態中之形狀而改變。晶圓幾何形狀變化及夾緊之組合引起處理步驟M與N之間之疊對誤差。
現參考圖3，圖中展示利用一前饋迴路304來控制之一處理工具302(諸如一微影掃描器)。在一實施例中，取得來自一或多個前述處理步驟之圖案化晶圓幾何形狀(PWG)之測量且將其饋送至用於IPD預測之一FE模型及/或幾何形狀增強IPD預測(GEIP)模型及/或FE仿真模型(如上文所描述)。接著，將由該FE模型產生之IPD預測提供至一處理器以計算在微影程序期間使晶圓對準所需之校正以最小化預期將發 生之潛在未對準。可在微影程序之前將依此方式計算之校正值提供至微影掃描器302且可減輕潛在未對準及疊對誤差。
另外，亦可在一反饋迴路中使用疊對誤差來改良一處理工具之效能。圖4展示利用此一反饋迴路404之一處理工具402之一方塊圖。更具體言之，在由處理工具402處置晶圓之前及在由處理工具402處置晶圓之後取得PWG之測量。由用於IPD預測之FE模型及/或GEIP模型及/或FE仿真模型(如上所描述)處理此等測量。接著，將由FE模型產生之測量IPD反向提供至處理工具402以反覆地調諧處理工具402，直至反饋迴路中所提供之IPD被最小化。
可預期，上文所描述之前饋控制迴路及反饋控制迴路僅供例示。提供晶圓失真之有效率預測/測量之能力可有益於各種下游處理工具且不背離本發明之精神及範疇。
亦應注意，用於預測IPD/疊對之FE模型之效能取決於饋送至FE模型中之膜力(應力與厚度之乘積)分佈之精確性。如先前所描述，可在步驟104中使用分析模型(諸如斯托尼方程式或其類似者)從所測量之幾何形狀資料估計/計算膜力。可預期，可進一步改良由此等分析方法提供之精確性。
在一實施例中，例如，一反覆方法用於改良來自測量晶圓幾何形狀資料之膜力分佈之精確性。此反覆方法亦可用於計算用於具有較大變形之晶圓之膜力。
現參考圖5，圖中展示反覆地改良膜力分佈計算之精確性之一方法500。如圖中所描繪，在步驟502中執行膜力分佈之一初始計算。可依類似於先前所描述之步驟104之一方式(例如，基於斯托尼方程式或其類似者)計算膜力分佈之此初始計算。隨後，初始膜力分佈與晶圓及膜厚度資料及彈性性質一起用於建構一FE模型(步驟504)，且依此方式建構之FE模型可用於計算晶圓在其自由狀態中之形狀(步驟506)。接著，在步驟508中比較使用該FE模型來計算之晶圓之形狀與 所測量之晶圓形狀資料。若在步驟510中判定所計算之形狀資料與所測量之形狀資料之間之差異(即，誤差)足夠小(即，低於一預定臨限值)，則在步驟512中完成膜力分佈計算且將所判定之膜力分佈用作為至用於失真及疊對誤差預測之步驟106之輸入。另一方面，若在步驟510中判定所計算之形狀資料與所測量之形狀資料之間之差異(即，誤差)不夠小，則需進行進一步改良。
如步驟514中所指示，計算一新膜力分佈且再次從步驟504重複方法500。可預期，可在不背離本發明之精神及範疇之情況下利用各種方法來計算及/或最佳化該新膜力分佈。例如，一擬牛頓法或其類似者可適合於實施此計算程序。
可進一步預期，除改良膜力分佈計算(即，至FE模型之輸入)之精確性以致力於改良預測精確性之外，另一增強可指向進一步改良FE模型之計算效率。在一實施例中，藉由實施以下兩個階段中之操作而改良FE模型之計算效率：一離線FE模型訓練階段及一在線IPD誤差預測階段。
參考圖6，在離線訓練階段中，將一組選定或系統產生之基礎力分佈映圖(步驟602)輸入至FE模型以獲得對應疊對誤差影像(步驟604)。接著，可將此等基礎疊對誤差影像保存於一資料庫中(步驟606)。根據晶圓表面性質，不同基礎影像可用於獲得最有效率之影像表示。例如，澤尼克(Zernike)基礎影像可用於較平滑之晶圓表面，而餘弦(Cosine)基礎影像可用於具有強週期性圖案之晶圓表面。應注意，從澤尼克轉換及/或餘弦轉換獲得之基礎影像係實像且因此非常適合於力分佈映圖之分解。
隨後，在圖7及圖8所描繪之在線IPD誤差預測階段中，在計算晶圓之力分佈(亦可稱為應力映圖)802(步驟702)之後，可藉由解算線性方程式之澤尼克係數或藉由執行餘弦係數之餘弦轉換而將力分佈802 快速分解為基礎力分佈映圖804之線性總和(步驟704)。來自此等主要基礎影像之對應疊對誤差影像806可從資料庫中擷取(步驟706)且可根據其振幅而縮放。接著，此等疊對誤差影像806可經合成(例如累積)以形成一完整疊對誤差預測影像808(步驟708)。
應注意，因為可非常有效率地實施三個所需操作：(1)從硬碟擷取影像，(2)影像縮放，及(3)影像累積，所以此在線IPD誤差預測程序可顯著減少執行時間以在由在線晶片生產所需之生產量中提供精確疊對誤差預測。
此兩階段程序之另一優點在於：可離線地執行再訓練，且可藉由僅更新疊對誤差影像資料庫而更新在線IPD誤差預測程序。每當作出改良(例如，使用一新FE模型或一改良FE模型)時，可執行再訓練，且可快速更新利用該新FE模型來產生之疊對誤差影像資料庫且可在在線誤差預測階段中反映改良。依此方式，無需改變軟體/韌體，且可藉由透過新發展之FE模型發送選定基礎影像而容易地平行離線實施資料庫更新。
圖9係描繪利用一基於膜力之FE模型來進行失真及疊對誤差預測(如上文所描述)之一系統900的一方塊圖。可預期，基於膜力之FE模型預測處理器904可實施為一獨立處理裝置或實施為晶圓幾何形狀測量工具902之一嵌入/整合組件。晶圓幾何形狀測量工具902可監測一給定晶圓之幾何形狀且可利用失真及疊對誤差預測來控制各種處理工具906，其包含(但不限於)微影聚焦控制、CMP及其他半導體程序控制掃描器校正。
可進一步預期，額外/替代程序亦可用於預測/測量晶圓幾何形狀引入之疊對誤差。在一實施例中，例如，可藉由考量更多晶圓形狀及厚度分量而預測/測量晶圓幾何形狀引入之疊對誤差預測。更具體言之，一典型疊對誤差預測首先從所獲得之兩個形狀映圖計算一差異映 圖且接著使用來自此形狀差異映圖之X斜率分量及Y斜率分量來預測疊對誤差。可從形狀變化殘餘分量SSCR x 及SSCR y 之X斜率及Y斜率分別計算X方向及Y方向上之疊對誤差：OverlayErrorx=kx×SSCRx
OverlayError y =k y ×SSCR y
應注意，美國專利申請案第2013/0089935號中定義形狀變化殘餘分量或SSCR之斜率，該案之全文以引用的方式併入本文中。術語「殘餘」在本文中係指線性分量之移除。更具體言之，對於SSCR，殘餘係指一線性校正(諸如美國專利申請案第2013/0089935號中所描述之校正技術)之應用。
應注意，上述方程式僅表達一方向上之各形狀斜率分量對相同方向之疊對誤差分量之貢獻。然而，根據板塊力學(一晶圓變形為像一板)，可在正交方向上存在變形之間之耦合。因此可預期，可藉由包含高階差動分量且移除簡單晶圓弓分量而進一步增強疊對誤差預測之精確性及適用性。具體言之，此等分量可用於建構呈此等分量之線性組合或此等分量之非線性組合之形式之一疊對誤差預測器。圖10中展示此增強型晶圓幾何形狀引入之疊對誤差預測方法，且可根據預測器複雜性要求而建構諸多不同組態。
如圖10中所描繪，在步驟1002中，在由一處理工具處理晶圓之前及在由一處理工具處理晶圓之後獲取晶圓幾何形狀及厚度資料。在步驟1004中計算差異映圖(即，晶圓幾何形狀及厚度之變化)。隨後，可在步驟1006中提取形狀及厚度差異映圖之斜率、曲率及其他高階差動分量及弓移除分量。在步驟1008中考量此等額外分量以建構一增強型疊對誤差預測器。例如，一例示性疊對誤差預測器可建構為：OverlayError x =a xx SSCR x +a xy SSCR y +b xx CSC x +b xy CSC y +c xx SOSCR
OverlayError y =a yx SSCR x +a yy SSCR y +b yx CSC x +b yy CSC y +c yy SOSCR
其中新分量CSC x 及CSC y 分別係X方向及Y方向上之形狀變化分量之曲率，SOSCR係二階形狀變化殘餘分量(例如自全形狀之二階形狀移除)，且10個係數a xx 至c yy 係加權係數。在此等增強型晶圓幾何形狀引入之疊對誤差預測器中，除併入更多形狀差異分量之外，X或Y之一方向上所獲得之形狀分量亦用於提供其正交方向Y或X上之預測之貢獻。可因併入此等晶圓形狀分量而獲得疊對誤差之改良預測精確性。
應注意，在上文所定義之例示性疊對誤差預測器中，所預測之疊對誤差係形狀分量之線性組合，且所有加權係數在整個影像空間範圍內係常數。可預期，疊對誤差預測器亦可建構為此等形狀分量之線性函數及非線性函數之加權和且已找到更一般空間加權模式(諸如a xx (x,y)至c yy (x,y))來提供疊對誤差之預測精確性之進一步有效改良，此係因為形狀分量之不同空間及量值貢獻有助於補償疊對誤差形成機構中之疊對誤差之空間變體及非線性行為。應瞭解，是否實施恆定或可變加權係數可為一設計選擇，且特定實施方案可在不背離本發明之精神及範疇之情況下變動。
亦應瞭解，亦可考量額外分量(諸如來自相同空間位置處之晶圓厚度空間變動及厚度差異(起因於兩個晶圓處理階段)之貢獻)以進一步增強疊對誤差預測。此等厚度變動可用於與增強型疊對誤差預測器中之各種形狀變動分量一起發揮作用以更佳地描述晶圓夾緊程序且改良不同晶圓生產使用情況中之疊對誤差預測之精確性及覆蓋範圍。可預期，上文未明確提及之各種其他分量亦可包含於增強型疊對誤差預測中。
可預期，儘管以上一些實例涉及微影工具，但根據本發明之系統及方法適用於其他類型之處理工具，此亦可在不背離本發明之精神及範疇之情況下從聚焦誤差控制獲益。另外，根據本發明之實施例之基於膜力之FE模型亦可經組態以預測諸如聚焦誤差(例如散焦)及其類 似者之其他誤差。此外，本發明中所使用之術語「晶圓」可包含積體電路及其他裝置之製造中所使用之半導體材料之一薄片、以及諸如磁碟基板、塊規及其類似者之其他薄拋光板。
在各種晶圓幾何形狀測量工具中，可透過一單一生產裝置及/或透過多個生產裝置而將所揭示之方法實施為由一或多個處理器執行之指令組。此外，應瞭解，所揭示之方法中之特定順序或階層之步驟係例示性方法之實例。應瞭解，基於設計偏好，可在本發明之範疇及精神內重新配置方法中之特定順序或階層之步驟。隨附方法技術方案依一樣本順序呈現各種步驟之元件，且未必意謂受限於所呈現之特定順序或階層。
據信，將藉由以上描述而理解本發明之系統及方法及其諸多伴隨優點，且應明白，可在不背離所揭示之標的之情況下或在不犧牲本發明之所有材料優點之情況下對組件之形式、建構及配置作出各種改變。所描述之形式僅供說明。

Claims (33)

  1. 一種用於預測程序引入失真之方法，其包括：在一晶圓經歷一製程之前獲得該晶圓之一第一組晶圓幾何形狀測量；在該晶圓經歷該製程之後獲得該晶圓之一第二組晶圓幾何形狀測量；基於該第一組晶圓幾何形狀測量及該第二組晶圓幾何形狀測量而計算該晶圓上之一膜力分佈；經由一或多個程序反覆地調整該所計算之膜力分佈以達到針對該所計算之膜力分佈之一預定臨限值；利用一有限元素(FE)模型來估計以下至少一者：該晶圓之一或多個平面外失真(OPD)或一或多個平面內失真(IPD)，其中該FE模型至少部分基於該所計算之膜力分佈被利用；及提供該一或多個所估計之OPD或該一或多個所估計之IPD之該至少一者以調整一半導體製造設備之一或多個程序工具。
  2. 如請求項1之方法，其中將該膜力分佈係經計算為一膜應力與一膜厚度之一乘積。
  3. 如請求項2之方法，其中至少部分基於該第一組晶圓幾何形狀測量及該第二組晶圓幾何形狀測量而判定該膜應力。
  4. 如請求項1之方法，其中該FE模型經組態以用於：產生用於表示該晶圓之一或多個機械性質或一幾何形狀之至少一者之一晶圓模型；在該晶圓模型上模擬該所計算之膜力分佈之一或多個效應；基於具有該所計算之膜力分佈之該一或多個所模擬之效應之該所產生之晶圓模型而計算一或多個OPD；及利用該一或多個所計算之OPD來作為該晶圓之該一或多個所估計之OPD。
  5. 如請求項1之方法，其中該FE模型經組態以用於：產生用於表示該晶圓之一或多個機械性質或一幾何形狀之至少一者之一晶圓模型；在該晶圓模型上模擬該所計算之膜力分佈之一或多個效應；在該晶圓模型上模擬晶圓夾緊之一或多個效應；基於具有該所計算之膜力分佈之該一或多個所模擬之效應及晶圓夾緊之該一或多個所模擬之效應之該晶圓模型而計算一或多個IPD；及利用該一或多個所計算之IPD來作為該晶圓之該一或多個所估計之IPD。
  6. 如請求項1之方法，其中該半導體製造設備之該一或多個程序工具包含經實施以製造該晶圓之一第一程序工具，其中該一或多個所估計之OPD或該一或多個所估計之IPD之該至少一者經由反饋迴路被提供至該第一程序工具，其中該第一程序工具可經由該一或多個所估計之OPD或該一或多個所估計之IPD之該至少一者調整。
  7. 如請求項6之方法，其中該半導體製造設備之該一或多個程序工具包含一第二程序工具，其中該一或多個所估計之OPD或該一或多個所估計之IPD之該至少一者經由前饋迴路被提供至該第二程序工具，其中該第二程序工具可經由該一或多個所估計之OPD或該一或多個所估計之IPD之該至少一者調整。
  8. 如請求項1之方法，其進一步包括：反覆地改良該膜力分佈之一精確性。
  9. 如請求項1之方法，其中經由一或多個程序反覆地調整該所計算之膜力分佈以達到針對該所計算之膜力分佈之一預定臨限值包括：基於該晶圓之一或多個所計算之機械性質或一所計算之幾何形狀及該所計算之膜力分佈而計算該晶圓之形狀之一變化；比較該晶圓之形狀之該所計算之變化與該晶圓之形狀之一所測量之變化；及反覆地調整該所計算之膜力分佈，直至該晶圓之形狀之該所計算之變化與該晶圓之形狀之該所測量之變化之間之一差異低於一預定臨限值。
  10. 如請求項1之方法，其進一步包括：在至少一第二製程之後獲得該晶圓之一第三組晶圓幾何形狀測量；基於該第二組晶圓幾何形狀測量及該第三組晶圓幾何形狀測量而計算該晶圓上之一第二膜力分佈；及利用該FE模型來估計該晶圓之一第二組之一或多個OPD及一第二組之一或多個IPD之至少一者，其中該FE模型至少部分基於該所計算之第二膜力分佈被利用。
  11. 一種用於估計晶圓之疊對誤差之方法，其包括：產生針對一晶圓之一或多個基礎膜力分佈映圖；對該一或多個所產生之基礎膜力分佈映圖之至少一些基礎膜力分佈映圖執行基於有限元素(FE)模型之疊對誤差預測，其中執行該基於FE模型之疊對誤差預測產生針對該一或多個基礎膜力分佈映圖之至少一些基礎膜力分佈映圖之一疊對誤差預測；儲存該一或多個所產生之基礎膜力分佈映圖之該至少一些基礎膜力分佈映圖；儲存針對該一或多個所產生之基礎膜力分佈映圖之該所儲存之至少一些基礎膜力分佈映圖而產生之該疊對誤差預測；基於該等所儲存之至少一些基礎膜力分佈映圖及針對該等所儲存之至少一些基礎膜力分佈映圖而產生之該所儲存之疊對誤差預測來估計該晶圓之一疊對誤差；及提供該晶圓之該所預測之疊對誤差以調節一半導體製造設備之一或多個程序工具。
  12. 如請求項11之方法，其中產生該一或多個基礎膜力分佈映圖、對該一或多個所產生之基礎膜力分佈映圖之該至少一些基礎膜力分佈映圖執行基於有限元素(FE)模型之疊對誤差預測、儲存該至少一些基礎膜力分佈映圖及儲存針對該至少一些所儲存之基礎膜力分佈映圖而產生之該疊對誤差預測之至少一者係一離線訓練程序之一部分，且在估計該晶圓之該疊對誤差之前且獨立估計該晶圓之該疊對誤差而執行。
  13. 如請求項11之方法，其中該一或多個基礎膜力分佈映圖包括一或多個澤尼克(Zernike)基礎膜力分佈映圖或一或多個餘弦(Cosine)基礎膜力分佈映圖之至少一者，其中該一或多個基礎膜力分佈映圖之該至少一些膜力分佈映圖包括表示一膜力分佈之一影像。
  14. 如請求項11之方法，其中基於該至少一些所儲存之基礎膜力分佈映圖及針對該至少一些所儲存之基礎膜力分佈映圖而產生之該所儲存之疊對誤差預測來估計該晶圓之該疊對誤差包括：在該晶圓經歷一製程之前獲得該晶圓之一第一組晶圓幾何形狀測量；在該晶圓經歷該製程之後獲得該晶圓之一第二組晶圓幾何形狀測量；基於該第一組晶圓幾何形狀測量及該第二組晶圓幾何形狀測量而計算該晶圓之一膜力分佈；將該晶圓之該所計算之膜力分佈分解為一或多個基礎膜力分佈映圖之一線性組合；合成針對該線性組合中之該一或多個基礎膜力分佈映圖而產生之該疊對誤差預測；及利用該所合成之疊對誤差預測作為該所估計之疊對誤差。
  15. 如請求項14之方法，其中將該膜力係經計算為一膜應力與一膜厚度之一乘積。
  16. 如請求項15之方法，其中至少部分基於該第一組晶圓幾何形狀測量及該第二組晶圓幾何形狀測量而判定該膜應力。
  17. 如請求項11之方法，其中該半導體製造設備之該一或多個程序工具包含經實施以製造該晶圓之一第一程序工具，其中該所估計之疊對誤差經由反饋迴路被提供至該第一程序工具，其中該第一程序工具可經由該所估計之疊對誤差調整。
  18. 如請求項11之方法，其中該半導體製造設備之該一或多個程序工具包含一第二程序工具，其中該所估計之疊對誤差經由前饋迴路被提供至該第二程序工具，其中該第二程序工具可經由該所估計之疊對誤差調整。
  19. 一種用於提供一晶圓之失真預測之系統，該系統包括：一或多個幾何形狀測量工具，其中該一或多個幾何形狀測量工具之一幾何形狀測量工具在該晶圓經歷一製程之前獲得該晶圓之一第一組晶圓幾何形狀測量，其中該一或多個幾何形狀測量工具之一幾何形狀測量工具在該晶圓經歷該製程之後獲得該晶圓之一第二組晶圓幾何形狀測量；及一基於有限元素(FE)模型之預測處理器，其與該幾何形狀測量工具通信，該基於FE模型之預測處理器經組態以：基於該第一組晶圓幾何形狀測量及該第二組晶圓幾何形狀測量而計算該晶圓上之一膜力分佈；經由一或多個程序反覆地調整該所計算之膜力分佈以達到該所計算之膜力分佈之一預定臨限值；估計該晶圓之一或多個平面外失真(OPD)或一或多個平面內失真(IPD)之至少一者，其中該FE模型至少部分基於該所計算之膜力分佈被利用；及提供該一或多個所估計之OPD或該一或多個所估計之IPD之該至少一者以調節一半導體製造設備之一或多個程序工具。
  20. 如請求項19之系統，其中將該膜力分佈計算為一膜應力與一膜厚度之一乘積。
  21. 如請求項20之系統，其中至少部分基於該第一組晶圓幾何形狀測量及該第二組晶圓幾何形狀測量而判定該膜應力。
  22. 如請求項19之系統，其中該基於FE模型之預測處理器進一步經組態以：產生用於表示該晶圓之一或多個機械性質或一幾何形狀之至少一者之一晶圓模型；在該晶圓模型上模擬該所計算之膜力分佈之一或多個效應；基於具有該所計算之膜力分佈之該一或多個所模擬之效應之該晶圓模型而計算一或多個OPD；及利用該一或多個所計算之OPD來作為該晶圓之該一或多個所估計之OPD。
  23. 如請求項19之系統，其中該基於FE模型之預測處理器進一步經組態以：產生用於表示該晶圓之一或多個機械性質或一幾何形狀之至少一者之一晶圓模型；在該晶圓模型上模擬該所計算之膜力分佈之一或多個效應；在該晶圓模型上模擬晶圓夾緊之一或多個效應；基於具有該所計算之膜力分佈之該一或多個所模擬之效應及晶圓夾緊之該一或多個所模擬之效應之該晶圓模型而計算一或多個IPD；及利用該一或多個所計算之IPD來作為該晶圓之該一或多個所估計之IPD。
  24. 如請求項19之系統，其中該基於FE模型之預測處理器進一步經組態以：反覆地改良該膜力分佈之一精確性。
  25. 如請求項24之系統，其中經由一或多個程序反覆地調整該所計算之膜力分佈以達到該所計算之膜力分佈之一預定臨限值包括：基於該晶圓之一或多個所計算之機械性質或一所計算之幾何形狀及該所計算之膜力分佈而計算該晶圓之形狀之一變化；比較該晶圓之形狀之該所計算之變化與該晶圓之形狀之一所測量之變化；及反覆地調整該所計算之膜力分佈，直至該晶圓之形狀之該所計算之變化與該晶圓之形狀之該所測量之變化之間之一差異低於一預定臨限值。
  26. 如請求項19之系統，其中該基於FE模型之預測處理器進一步經組態以：產生針對該晶圓之一或多個基礎膜力分佈；針對該一或多個所產生之基礎膜力分佈映圖之至少一些基礎膜力分佈映圖執行基於有限元素(FE)模型之疊對誤差預測，其中執行該基於FE模型之疊對誤差預測產生針對該一或多個基礎膜力分佈映圖之該至少一些基礎膜力分佈映圖之一疊對誤差預測；儲存該一或多個所產生之基礎膜力分佈映圖之該至少一些基礎膜力分佈映圖；儲存針對該一或多個所產生之基礎膜力分佈映圖之該至少一些所儲存之基礎膜力分佈映圖而產生之該疊對誤差預測；及基於該至少一些所儲存之基礎膜力分佈映圖及針對該至少一些所儲存之基礎膜力分佈映圖而產生之該所儲存之疊對誤差預測以估計該晶圓之一疊對誤差；及提供該晶圓之該所估計之疊對誤差以調節一半導體製造設備之一或多個程序工具。
  27. 如請求項26之系統，其中針對該一或多個所產生之基礎膜力分佈映圖之該至少一些基礎膜力分佈映圖之該基於FE模型之疊對誤差在一離線訓練程序中被執行。
  28. 如請求項27之系統，其中該基於FE模型之預測處理器進一步經組態以：將該晶圓之該所計算之膜力分佈分解為一或多個基礎膜力分佈映圖之一線性組合；合成針對該線性組合中之該一或多個基礎膜力分佈映圖之該所產生之疊對誤差預測；及利用該所合成之疊對誤差預測作為該所估計之疊對誤差。
  29. 如請求項28之系統，其中該一或多個基礎膜力分佈映圖包含一或多個澤尼克基礎膜力分佈映圖或一或多個餘弦基礎膜力分佈映圖之至少一者，其中該一或多個基礎膜力分佈映圖之該至少一些基礎膜力分佈映圖係表示一膜力分佈之一影像。
  30. 一種用於估計晶圓之疊對誤差之方法，其包括：在由一晶圓處理工具處理一晶圓之前及在由一晶圓處理工具處理一晶圓之後獲取該晶圓之形狀及厚度映圖；基於由該晶圓處理工具處理該晶圓之前及由該晶圓處理工具處理該晶圓之後所獲取之該晶圓之形狀及厚度映圖而計算形狀及厚度差異映圖；從該等形狀及厚度差異映圖提取斜率、曲率及至少一高階差動分量；及至少部分基於來自該等形狀及厚度差異映圖之該斜率、該曲率及該至少一高階差動分量而計算由該晶圓處理工具引入之一疊對誤差。
  31. 如請求項30之方法，其中該曲率包含X方向上之晶圓形狀變化之曲率CSC x 及Y方向上之晶圓形狀變化之曲率CSC y 。
  32. 如請求項31之方法，其中基於以下各者而計算X方向上之由該晶圓處理工具引入之該疊對誤差及Y方向上之由該晶圓處理工具引入之該疊對誤差：X方向上之形狀變化殘餘之斜率SSCR x ；Y方向上之形狀變化殘餘之斜率SSCR y ；X方向上之晶圓形狀變化之曲率CSC x ；Y方向上之晶圓形狀變化之曲率CSC y ；及一個二階形狀變化殘餘分量SOSCR。
  33. 如請求項32之方法，其中將X方向上之由該晶圓處理工具引入之該疊對誤差及Y方向上之由該晶圓處理工具引入之該疊對誤差計算為：OverlayError x =a xx SSCR x +a xy SSCR y +b xx CSC x +b xy CSC y +c xx SOSCR OverlayError y =a yx SSCR x +a yy SSCR y +b yx CSC x +b yy CSC y +c yy SOSCR其中係數a xx 至c yy 係加權係數。
TW103134658A 2013-10-29 2014-10-03 程序引入失真之預測以及疊對誤差之前饋及反饋校正 TWI632627B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361897208P 2013-10-29 2013-10-29
US61/897,208 2013-10-29
US14/490,408 US10401279B2 (en) 2013-10-29 2014-09-18 Process-induced distortion prediction and feedforward and feedback correction of overlay errors
US14/490,408 2014-09-18

Publications (2)

Publication Number Publication Date
TW201532165A TW201532165A (zh) 2015-08-16
TWI632627B true TWI632627B (zh) 2018-08-11

Family

ID=52996332

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103134658A TWI632627B (zh) 2013-10-29 2014-10-03 程序引入失真之預測以及疊對誤差之前饋及反饋校正

Country Status (6)

Country Link
US (2) US10401279B2 (zh)
EP (1) EP3063785B1 (zh)
JP (1) JP6509212B2 (zh)
KR (2) KR102120523B1 (zh)
TW (1) TWI632627B (zh)
WO (1) WO2015066232A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029810B2 (en) * 2013-05-29 2015-05-12 Kla-Tencor Corporation Using wafer geometry to improve scanner correction effectiveness for overlay control
US10401279B2 (en) * 2013-10-29 2019-09-03 Kla-Tencor Corporation Process-induced distortion prediction and feedforward and feedback correction of overlay errors
WO2015090774A1 (en) 2013-12-17 2015-06-25 Asml Netherlands B.V. Yield estimation and control
US10024654B2 (en) 2015-04-06 2018-07-17 Kla-Tencor Corporation Method and system for determining in-plane distortions in a substrate
US9779202B2 (en) * 2015-06-22 2017-10-03 Kla-Tencor Corporation Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements
NL2017860B1 (en) * 2015-12-07 2017-07-27 Ultratech Inc Systems and methods of characterizing process-induced wafer shape for process control using cgs interferometry
US20170199511A1 (en) * 2016-01-12 2017-07-13 Globalfoundries Inc. Signal detection metholodogy for fabrication control
JP7067474B2 (ja) * 2016-07-12 2022-05-16 株式会社ニコン 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
EP3290911A1 (en) * 2016-09-02 2018-03-07 ASML Netherlands B.V. Method and system to monitor a process apparatus
US10475712B2 (en) * 2016-09-30 2019-11-12 Kla-Tencor Corporation System and method for process-induced distortion prediction during wafer deposition
KR101861121B1 (ko) * 2016-11-21 2018-06-29 주식회사 오로스테크놀로지 웨이퍼 지오메트리 메트릭 측정을 위한 부구경 스티칭 방법
CN110383177B (zh) * 2017-02-22 2021-10-29 Asml荷兰有限公司 计算量测法
JP2018159875A (ja) 2017-03-23 2018-10-11 東芝メモリ株式会社 半導体装置の製造システム及び半導体装置の製造方法
US10190216B1 (en) 2017-07-25 2019-01-29 Lam Research Corporation Showerhead tilt mechanism
WO2019057578A1 (en) 2017-09-22 2019-03-28 Asml Netherlands B.V. METHOD FOR DETERMINING A PARAMETER OF PATTERN CREATION PROCESS
EP3531207A1 (en) * 2018-02-27 2019-08-28 ASML Netherlands B.V. Alignment mark positioning in a lithographic process
US11164768B2 (en) * 2018-04-27 2021-11-02 Kla Corporation Process-induced displacement characterization during semiconductor production
KR102558635B1 (ko) * 2018-08-03 2023-07-21 도쿄엘렉트론가부시키가이샤 반도체 웨이퍼의 국부적인 왜곡의 결정에 기초한 전역적인 웨이퍼 왜곡의 개선
US11300889B2 (en) * 2018-08-22 2022-04-12 Asml Netherlands B.V. Metrology apparatus
JP2020060666A (ja) 2018-10-10 2020-04-16 キオクシア株式会社 マスクパターン補正システム、及び該補正システムを利用する半導体製造方法
US11036147B2 (en) 2019-03-20 2021-06-15 Kla Corporation System and method for converting backside surface roughness to frontside overlay
US11693386B2 (en) 2019-08-27 2023-07-04 Samsung Eleotronics Co., Ltd. Method and electronic device for guiding semiconductor manufacturing process
CN113644017A (zh) * 2020-04-27 2021-11-12 上海新昇半导体科技有限公司 一种对晶圆进行定位的方法和半导体制造设备
CN114075650A (zh) * 2020-08-18 2022-02-22 群创光电股份有限公司 曲面基板的镀膜装置及其镀膜方法
US11829077B2 (en) * 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
CN113283162B (zh) * 2021-04-30 2022-10-28 晋城鸿智纳米光机电研究院有限公司 塑料光学镜片面形误差预测方法、电子装置及存储介质
TWI788873B (zh) * 2021-06-08 2023-01-01 逢甲大學 多層薄膜界面應力與殘留應力之量測方法及裝置
US20230030116A1 (en) * 2021-07-28 2023-02-02 Kla Corporation System and method for optimizing through silicon via overlay
US11782411B2 (en) * 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool
TWI772213B (zh) * 2021-10-27 2022-07-21 逢甲大學 用於檢測12吋晶圓之表面輪廓和薄膜殘留應力之系統
CN114077167B (zh) * 2021-11-26 2024-03-08 上海华力集成电路制造有限公司 一种改善因晶圆形变引起的套刻精度变差的曝光方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050210438A1 (en) * 2003-07-11 2005-09-22 Asml Netherlands B.V. Modification of an image of a pattern during an imaging process
TW201245896A (en) * 2011-02-10 2012-11-16 Kla Tencor Corp Structured illumination for contrast enhancement in overlay metrology
TW201308463A (zh) * 2011-08-15 2013-02-16 Kla Tencor Corp 以光瞳相位分析進行疊對量測
TW201322353A (zh) * 2011-10-11 2013-06-01 Kla Tencor Corp 使用一晶圓幾何度量之疊對及半導體製程控制
TW201334145A (zh) * 2011-12-22 2013-08-16 Kla Tencor Corp 旋轉多層疊對標記、裝置、及方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082335A2 (en) 2000-04-27 2001-11-01 California Institute Of Technology Real-time evaluation of stress fields and properties in line features formed on substrates
US6737208B1 (en) * 2001-12-17 2004-05-18 Advanced Micro Devices, Inc. Method and apparatus for controlling photolithography overlay registration incorporating feedforward overlay information
US7047095B2 (en) * 2002-12-06 2006-05-16 Tokyo Electron Limited Process control system and process control method
JP4869551B2 (ja) * 2002-12-06 2012-02-08 東京エレクトロン株式会社 プロセス制御システム及びプロセス制御方法
US6949007B1 (en) * 2004-08-31 2005-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for multi-stage process control in film removal
US7418353B2 (en) 2004-10-12 2008-08-26 Wisconsin Alumni Research Foundation Determining film stress from substrate shape using finite element procedures
US7712068B2 (en) 2006-02-17 2010-05-04 Zhuoxiang Ren Computation of electrical properties of an IC layout
US7842442B2 (en) * 2006-08-31 2010-11-30 Advanced Micro Devices, Inc. Method and system for reducing overlay errors within exposure fields by APC control strategies
US7805258B2 (en) 2007-02-16 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for film stress and curvature gradient mapping for screening problematic wafers
US8175831B2 (en) 2007-04-23 2012-05-08 Kla-Tencor Corp. Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers
US8111376B2 (en) * 2007-05-30 2012-02-07 Kla-Tencor Corporation Feedforward/feedback litho process control of stress and overlay
JP2009099768A (ja) 2007-10-17 2009-05-07 Toshiba Corp 半導体装置、およびその製造方法
US8768665B2 (en) 2010-01-08 2014-07-01 Kla-Tencor Technologies Corporation Site based quantification of substrate topography and its relation to lithography defocus and overlay
US8594975B2 (en) * 2010-03-04 2013-11-26 Kla-Tencor Corporation Systems and methods for wafer edge feature detection and quantification
US10295993B2 (en) * 2011-09-01 2019-05-21 Kla-Tencor Corporation Method and system for detecting and correcting problematic advanced process control parameters
US9121684B2 (en) * 2012-01-17 2015-09-01 Kla-Tencor Corporation Method for reducing wafer shape and thickness measurement errors resulted from cavity shape changes
US9588441B2 (en) * 2012-05-18 2017-03-07 Kla-Tencor Corporation Method and device for using substrate geometry to determine optimum substrate analysis sampling
US9430593B2 (en) 2012-10-11 2016-08-30 Kla-Tencor Corporation System and method to emulate finite element model based prediction of in-plane distortions due to semiconductor wafer chucking
US9546862B2 (en) * 2012-10-19 2017-01-17 Kla-Tencor Corporation Systems, methods and metrics for wafer high order shape characterization and wafer classification using wafer dimensional geometry tool
US10401279B2 (en) * 2013-10-29 2019-09-03 Kla-Tencor Corporation Process-induced distortion prediction and feedforward and feedback correction of overlay errors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050210438A1 (en) * 2003-07-11 2005-09-22 Asml Netherlands B.V. Modification of an image of a pattern during an imaging process
TW201245896A (en) * 2011-02-10 2012-11-16 Kla Tencor Corp Structured illumination for contrast enhancement in overlay metrology
TW201308463A (zh) * 2011-08-15 2013-02-16 Kla Tencor Corp 以光瞳相位分析進行疊對量測
TW201322353A (zh) * 2011-10-11 2013-06-01 Kla Tencor Corp 使用一晶圓幾何度量之疊對及半導體製程控制
TW201334145A (zh) * 2011-12-22 2013-08-16 Kla Tencor Corp 旋轉多層疊對標記、裝置、及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BRUNNER T. A., "Characterization of Wafer Geometry and Overlay Error on Silicon Wafers with Nonuniform Stress", J. Micro/Nanolithgraphy, MEMS, MOEMS,Vol. 12, No. 4, October 2013, page 043002-1~043002-12. *

Also Published As

Publication number Publication date
TW201532165A (zh) 2015-08-16
WO2015066232A1 (en) 2015-05-07
JP2016538717A (ja) 2016-12-08
KR20160078446A (ko) 2016-07-04
KR102120523B1 (ko) 2020-06-08
US10401279B2 (en) 2019-09-03
US20150120216A1 (en) 2015-04-30
KR102579588B1 (ko) 2023-09-15
US20190353582A1 (en) 2019-11-21
KR20200047791A (ko) 2020-05-07
JP6509212B2 (ja) 2019-05-08
EP3063785B1 (en) 2020-12-09
EP3063785A1 (en) 2016-09-07
EP3063785A4 (en) 2017-08-30
US11761880B2 (en) 2023-09-19

Similar Documents

Publication Publication Date Title
TWI632627B (zh) 程序引入失真之預測以及疊對誤差之前饋及反饋校正
US10622233B2 (en) Amelioration of global wafer distortion based on determination of localized distortions of a semiconductor wafer
TWI762966B (zh) 用於計算度量衡之方法及電腦程式產品
TWI697971B (zh) 使用圖案化之晶圓幾何測量對製程引發的不對稱的偵測、量化及控制
Brunner et al. Characterization of wafer geometry and overlay error on silicon wafers with nonuniform stress
JP6543761B2 (ja) リソグラフィ装置及びデバイス製造方法
KR101939313B1 (ko) 에칭 변동 감내 최적화
TWI667550B (zh) 微影裝置之校準方法、使用該方法之微影裝置及元件製造方法
WO2017067748A1 (en) Method and apparatus to reduce effects of nonlinear behavior
TW201937301A (zh) 基於計算度量衡之校正和控制
TWI623811B (zh) 校正圖案化製程誤差之方法、電腦程式產品與系統
TW201940985A (zh) 基於計算度量衡之取樣方案
WO2017067755A1 (en) Method and apparatus to correct for patterning process error
KR102558635B1 (ko) 반도체 웨이퍼의 국부적인 왜곡의 결정에 기초한 전역적인 웨이퍼 왜곡의 개선
Veeraraghaven et al. Simulation of non-uniform wafer geometry and thin film residual stress on overlay errors
JP2022054250A (ja) サンプルショット領域のセットを決定する方法、計測値を得る方法、情報処理装置、リソグラフィ装置、プログラム、および物品製造方法
Kang et al. High-order distortion control using a computational prediction method for device overlay
Turner et al. Models to relate wafer geometry measurements to in-plane distortion of wafers
US20220415683A1 (en) Method for determining corrective film pattern to reduce semiconductor wafer bow
US20230221655A1 (en) A method for modeling measurement data over a substrate area and associated apparatuses
Ventzek et al. Etch aware computational patterning in the era of atomic precision processing
Levinson et al. Ion beams, thermal processes and lithographic challenges