JP6509212B2 - プロセス誘起による歪みの予測、ならびにオーバーレイ誤差のフィードフォワード及びフィードバック修正 - Google Patents

プロセス誘起による歪みの予測、ならびにオーバーレイ誤差のフィードフォワード及びフィードバック修正 Download PDF

Info

Publication number
JP6509212B2
JP6509212B2 JP2016526795A JP2016526795A JP6509212B2 JP 6509212 B2 JP6509212 B2 JP 6509212B2 JP 2016526795 A JP2016526795 A JP 2016526795A JP 2016526795 A JP2016526795 A JP 2016526795A JP 6509212 B2 JP6509212 B2 JP 6509212B2
Authority
JP
Japan
Prior art keywords
wafer
force distribution
model
calculated
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016526795A
Other languages
English (en)
Other versions
JP2016538717A (ja
Inventor
プラディープ ブッカダラ
プラディープ ブッカダラ
ヘイグアン チェン
ヘイグアン チェン
ジャイディープ シンハ
ジャイディープ シンハ
サシッシュ ヴィーララギャバン
サシッシュ ヴィーララギャバン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Corp filed Critical KLA Corp
Publication of JP2016538717A publication Critical patent/JP2016538717A/ja
Application granted granted Critical
Publication of JP6509212B2 publication Critical patent/JP6509212B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L5/00—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes
    • G01L5/0047—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes measuring forces due to residual stresses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N19/00—Investigating materials by mechanical methods
    • G01N19/08—Detecting presence of flaws or irregularities
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

関連出願の相互参照
本出願は、２０１３年１０月２９日に出願された米国仮出願第６１／８９７，２０８号の米国特許法第１１９条（ｅ）の下での利益を主張するものである。この米国仮出願第６１／８９７，２０８号は、参照によりその全体が本明細書に組み込まれる。
本開示は、全般的に、ウェハ表面計測学の分野に関し、特に、プロセス誘起による歪みを予測するためのシステム及び方法に関する。
シリコンウェハ及び同類のものなどの薄い研磨した板は、現代技術の非常に重要な一部である。ウェハは、例えば、集積回路及び他のデバイスの製作において使用される半導体材料の薄いスライスを指すことができる。薄い研磨した板の他の例としては、磁気ディスク基板、ゲージブロック、及び同類のものを挙げることができる。ここで説明される技術は、主に、ウェハを指し、該技術はまた、他のタイプの研磨した板にも適用することができることが理解されるべきである。ウェハという用語及び薄い研磨した板という用語は、本開示において互換的に使用される場合がある。
半導体デバイスを製作することは、典型的には、いくつかの半導体製作プロセスを使用して、半導体ウェハなどの基板を処理することを含む。例えば、リソグラフィは、レチクルから半導体ウェハ上に配設されたレジストにパターンを転写することを含む、半導体製作プロセスである。半導体製作プロセスの追加的な例としては、化学機械研磨（ＣＭＰ）、エッチング、堆積、及びイオン注入が挙げられるが、それらに限定されない。
全般的に、ウェハの平坦度及び厚さの均一性について、ある特定の要件が定められる。しかしながら、製作中の種々のプロセスステップ及び厚さの変動は、かなりの歪み（例えば、面内歪みＩＰＤ及び／または面外歪みＯＰＤ）を引き起こす可能性がある弾性変形をもたらす。歪みは、リソグラフィパターニングまたは同類のものにおけるオーバーレイ誤差などの、下流のアプリケーションにおける誤差につながる場合がある。したがって、プロセス誘起による歪みを予測／評価する能力を提供することが、半導体製造プロセスの不可欠な部分である。
米国特許出願公開第２０１１／０１７２９８２号 米国特許出願公開第２００６／０１２３９１９号
正確かつ効果的な歪みの予測及び測定のためのシステム及び方法に対する必要性がある。
本開示は、方法を対象とする。本方法は、ウェハが製作プロセスを受ける前に、ウェハの第１の１組のウェハジオメトリ測定値を取得することと、製作プロセスの後に、ウェハの第２の１組のウェハジオメトリ測定値を取得することと、第１の組のウェハジオメトリ測定値及び第２の１組のウェハジオメトリ測定値に基づいて、ウェハの膜力分布を算出することと、算出した膜力分布に少なくとも部分的に基づいて、ウェハの面外歪み（ＯＰＤ）及び面内歪み（ＩＰＤ）のうちの少なくとも１つを評価するために、有限要素（ＦＥ）モデルを利用することと、を含む。
本開示のさらなる実施形態も、方法を対象とする。本方法は、一連の基底膜力分布マップを生成することと、一連の基底膜力分布マップの各特定の膜力分布マップについて、有限要素（ＦＥ）モデルに基づくオーバーレイ誤差予測を行うことと、一連の基底膜力分布マップの各特定の膜力分布マップ、及びその特定の膜力分布マップについて予測したオーバーレイ誤差を記憶することと、所与のウェハのオーバーレイ誤差を評価するために、記憶した基底膜力分布マップ、及び記憶した基底膜力分布マップについて予測したオーバーレイ誤差を利用することと、を含む。
本開示の追加的な実施形態は、ウェハの歪み予測を提供するためのシステムを対象とする。本システムは、ウェハが製作プロセスを受ける前に、ウェハの第１の１組のウェハジオメトリ測定値を取得し、また、製作プロセスの後に、ウェハの第２の１組のウェハジオメトリ測定値を取得するように構成される、ジオメトリ測定ツールを含む。本システムはまた、ジオメトリ測定ツールと通信している有限要素（ＦＥ）モデルに基づく予測プロセッサも含む。ＦＥモデルに基づく予測プロセッサは、第１の組のウェハジオメトリ測定値及び第２の１組のウェハジオメトリ測定値に基づいて、ウェハの膜力分布を算出し、また、算出した膜力分布に少なくとも部分的に基づいて、ウェハの面外歪み（ＯＰＤ）及び面内歪み（ＩＰＤ）のうちの少なくとも１つを評価するように構成される。
本開示の追加的な実施形態は、方法を対象とする。本方法は、ウェハプロセスツールによってウェハを処理する前及び処理した後のウェハの形状及び厚さマップを獲得することと、ウェハプロセスツールによってウェハを処理する前及び処理した後に獲得したウェハの形状及び厚さマップに基づいて、形状及び厚さの差分マップを算出することと、形状及び厚さの差分マップから傾斜成分、曲率成分、及び少なくとも１つの高次微分成分を抽出することと、形状及び厚さの差分マップからの傾斜成分、曲率成分、及び少なくとも１つの高次微分成分に少なくとも部分的に基づいて、ウェハプロセスによって誘起されるオーバーレイ誤差を算出することと、を含む。
前述の一般的説明及び以下の詳細な説明はどちらも、単に例示的及び説明的なものであり、必ずしも本開示を限定するものではないことを理解されたい。本明細書に組み込まれ、その一部を構成する添付図面は、本開示の主題を例示する。説明及び図面はともに、本開示の原理を説明する役割を果たす。
本開示の数多くの利点が、添付図面を参照することにより当業者によってよりよく理解され得る。
歪み及び／またはオーバーレイ誤差予測のために膜力に基づく有限要素（ＦＥ）モデルを利用する方法を表す図である。 歪み及び／またはオーバーレイ誤差予測のために膜力に基づくＦＥモデルを利用する別の方法を表す図である。 歪み及び／またはオーバーレイ誤差予測に基づくフィードフォワード制御ループを表すブロック図である。 歪み及び／またはオーバーレイ誤差測定に基づくフィードバック制御ループを表すブロック図である。 膜力分布算出の精度を反復的に高めるための方法を表すフロー図である。 強化されたオーバーレイ誤差予測のための方法を表すフロー図である。 オフラインのＦＥモデルトレーニング方法を表すフロー図である。 オフライントレーニングしたモデルを利用する誤差予測を表す図である。 歪み及び／またはオーバーレイ誤差予測のために膜力に基づくＦＥモデルを利用するシステムを表すブロック図である。 強化されたウェハジオメトリ誘起によるオーバーレイ誤差予測方法を表すフロー図である。
以下、添付図面に例示される、開示される主題を詳細に参照する。
有限要素（ＦＥ）モデルに基づく歪み予測の開発及び使用法は、Ｋｅｖｉｎ Ｔｕｒｎｅｒ他、「Ｐｒｅｄｉｃｔｉｎｇ ｄｉｓｔｏｒｔｉｏｎｓ ａｎｄ ｏｖｅｒｌａｙ ｅｒｒｏｒｓ ｄｕｅ ｔｏ ｗａｆｅｒ ｄｅｆｏｒｍａｔｉｏｎ ｄｕｒｉｎｇ ｃｈｕｃｋｉｎｇ ｏｎ ｌｉｔｈｏｇｒａｐｈｙ Ｓｃａｎｎｅｒｓ」、Ｊｏｕｒｎａｌ ｏｆ Ｍｉｃｒｏ／Ｎａｎｏｌｉｔｈｏｇｒａｐｈｙ、ＭＥＭＳ、及びＭＯＥＭＳ、８（４）、０４３０１５、（２００９年１０月〜１２月）で説明され、より最近には、Ｋｅｖｉｎ Ｔｕｒｎｅｒ他、「Ｒｅｌａｔｉｏｎｓｈｉｐ ｂｅｔｗｅｅｎ ｌｏｃａｌｉｚｅｄ ｗａｆｅｒ ｓｈａｐｅ ｃｈａｎｇｅｓ ｉｎｄｕｃｅｄ ｂｙ ｒｅｓｉｄｕａｌ ｓｔｒｅｓｓ ａｎｄ ｏｖｅｒｌａｙ ｅｒｒｏｒｓ」、Ｊｏｕｒｎａｌ ｏｆ Ｍｉｃｒｏ／Ｎａｎｏｌｉｔｈｏｇｒａｐｈｙ、ＭＥＭＳ、及びＭＯＥＭＳ、１１、０１３００１（２０１２）で説明されており、どちらも参照により本明細書に組み込まれる。ＦＥモデルに基づく歪み予測は、フルスケールの３Ｄウェハ及びチャックのジオメトリ情報を利用し、ウェハチャッキング機構の非線形接触機構をシミュレーションし、ＦＥモデルがウェハ表面の歪み（例えば、ＯＰＤ及びＩＰＤ）の予測を提供することを可能にする。ＩＰＤは、ウェハの全面内歪み（ＦＥモデルまたはいくつかの他の方法のいずれかによって出力される）を取り込み、ウェハの曝露中にリソグラフィスキャナによって適用される位置合わせ／オーバーレイ補正をエミュレートする１０項補正などの線形補正を該面内歪みに適用することによって得られる。
ＦＥモデルは、分析方法及び経験的方法の組み合わせを利用してエミュレートすることもできる。エミュレートしたＦＥモデルの開発及び使用法は、Ｐ．Ｖｕｋｋａｄａｋａ他の米国特許出願第１３／７３５，７３７号、「Ｓｙｓｔｅｍ ａｎｄ ｍｅｔｈｏｄ ｔｏ ｅｍｕｌａｔｅ ｆｉｎｉｔｅ ｅｌｅｍｅｎｔ ｍｏｄｅｌ ｂａｓｅｄ ｐｒｅｄｉｃｔｉｏｎ ｏｆ ｉｎ−ｐｌａｎｅ ｄｉｓｔｏｒｔｉｏｎｓ ｄｕｅ ｔｏ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｗａｆｅｒ ｃｈｕｃｋｉｎｇ」に説明されており、参照によりその全体が本明細書に組み込まれる。
既存のＦＥモデルに基づく歪み及びオーバーレイ誤差の予測方法は、いくつかの場合において、プロセス誘起によるオーバーレイ誤差に対して良好な感度を提供するが、該方法は、複雑な応力パターンがウェハ上に存在するいくつかの実際的な場合において、ポイントバイポイントの予測値の正確さに欠ける場合がある。本開示の実施形態は、歪み及びオーバーレイ予測値を生成するために、膜力に基づくコンピュータ力学モデルを利用するシステム及び方法を提供することによって、これらの欠点を克服する。より具体的には、複雑な応力パターンが存在する場合において、より正確なポイントバイポイントの予測値を提供するために、膜力の分布に関する情報をＦＥモデルに提供する。
本開示の実施形態によれば、膜力は、応力と厚さの積として定義される。膜力を使用することの利点は、膜力が膜の応力及び厚さ双方の変動を説明できることである。オーバーレイアプリケーションに関係すると考えられ得る力の変動の大部分は、局所的なエッチング（膜の除去）に起因するので、したがって、膜力がこの影響を含むことが重要であることに留意されたい。膜力の詳細な説明は、Ｋｅｖｉｎ Ｔｕｒｎｅｒ他、「Ｍｏｎｉｔｏｒｉｎｇ ｐｒｏｃｅｓｓ−ｉｎｄｕｃｅｄ ｏｖｅｒｌａｙ ｅｒｒｏｒｓ ｔｈｒｏｕｇｈ ｈｉｇｈ ｒｅｓｏｌｕｔｉｏｎ ｗａｆｅｒ ｇｅｏｍｅｔｒｙ ｍｅａｓｕｒｅｍｅｎｔｓ」、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＳＰＩＥ、Ｖｏｌ．９０５０、ｐ．９０５０１３、２０１４に説明されており、参照によりその全体が本明細書に組み込まれる。
また、膜力が、処理（例えば、膜の蒸着または同類のもの）に起因して変化する場合があることにも留意されたい。したがって、任意の膜力の変化を決定するために、ウェハジオメトリ測定値を取り込むことが重要である。
図１を参照すると、歪み予測のための膜力に基づく有限要素（ＦＥ）モデル１００が示される。ステップ１０２で、製作プロセスステップ（例えば、パターニングステップまたは同類のもの）の前または後にウェハジオメトリ測定値を取り込む。例示の目的で、プロセスステップの前に取り出されるジオメトリ測定値は、層Ｍ測定値として表され、プロセスステップの後に取り出されるジオメトリ測定値は、層Ｎ測定値として表される。いくつかの実施形態では、ウェハがその自由状態にあるときにジオメトリ測定値が取り出される。プロセスステップの前及び後にその自由状態においてウェハジオメトリ測定値を取り込むことで、処理に起因するウェハジオメトリの変化を決定することが可能になる。
次いで、ステップ１０４で、プロセスステップの前及び後双方に取り出されたウェハジオメトリ測定値を、ウェハジオメトリ測定値に基づいて膜力の分布を算出するように構成される膜力分布プロセッサに提供する。いくつかの実施形態において、（単位深さあたりの）膜力は、膜応力と膜厚の積として決定され、それに応じて、ウェハ全体にわたる膜力の分布を算出することができる。膜力を使用することの利点は、膜力が膜の応力及び厚さ双方の変動を説明できることであり、そのいずれかが、オーバーレイ誤差につながり得るウェハ上の局所的な歪みに影響を及ぼす可能性がある。
膜応力を評価するために種々の方法を利用できることが想定される。例えば、ウェハジオメトリ測定値に基づいて膜応力を算出するために、ストーニーの式または同類のものに表されるような応力と撓みとの関係を利用することができる。ストーニーの式は、「Ｔｈｅ Ｔｅｎｓｉｏｎ ｏｆ Ｍｅｔａｌｌｉｃ Ｆｉｌｍｓ Ｄｅｐｏｓｉｔｅｄ ｂｙ Ｅｌｅｃｔｒｏｌｙｓｉｓ」、Ｇ．Ｇ．Ｓｔｏｎｅｙ、Ｐｒｏｃ．Ｒｏｙａｌ Ｓｏｃ．Ｌｏｎｄｏｎ、Ａ８２、１７２（１９０９）に開示されており、参照によりその全体が本明細書に組み込まれる。ストーニーの式は、膜における応力
を、膜厚
、基板厚
、基板の二軸弾性率
、
、及び曲率
の関数として与え、次式のようになる。
曲率は、ジオメトリ測定ツールによって測定されるウェハジオメトリ（表面もしくは裏面、またはウェハ形状情報）の変化から得ることができることに留意されたい。膜厚及び基板厚などの他のパラメータも測定することができる。しかしながら、このパラメータが容易に利用できない場合は、代わりに仮定値を使用することができる。応力の算出中に仮定値が使用される場合、ＦＥモデリングプロセスを含むその後のステップには、これらのパラメータについて同じ仮定値を使用しなければならない。
膜力の分布が計算されると、ステップ１０６で、歪み及びオーバーレイ誤差を予測するために、この情報をＦＥモデルに提供することができる。上で説明されるように、ＦＥ及び／またはエミュレートしたＦＥモデル（併せてＦＥモデルと称する）は、ウェハの変形に起因する歪み及びオーバーレイ誤差を予測するために使用される、非線形モデルである。より具体的には、ステップ１０６に示されるように、ウェハを表現するために、最初にいかなる応力下にもないウェハモデル１０６Ａが構築される。このウェハモデル１０６Ａは、ウェハの剛性及び／または他の機械的特性を現実的に表現することができる。その後に、ステップ１０４で算出した膜力分布をＦＥモデルに提供し、それは、ウェハモデル１０６Ａに適用される膜力をシミュレーションすることができ、ウェハモデル１０６Ｂをもたらす。このウェハモデル１０６Ｂは、面外歪みＯＰＤの算出に利用することができ、その後に、ＦＥモデルは、ウェハモデル１０６Ｂに適用されるウェハチャッキングの影響をシミュレーションすることができ、シミュレーションした、チャッキングしたウェハモデル１０６Ｃをもたらす。次いで、このウェハモデル１０６Ｃを面内歪みＩＰＤの算出に利用することができる。
膜力に基づくＦＥモデルはまた、２つ以上のプロセスツールにわたって動作するようにも構成できることが想定される。より具体的には、図２を参照すると、歪みを予測するための別の膜力に基づくＦＥモデル２００が示される。２０２と記される方法ステップは、図１に示される方法ステップと全般的に一致する。すなわち、ウェハジオメトリ測定値は、第１のウェハプロセスの前及び後に取り出される。例示の目的で、第１のウェハプロセスの前に取り出されるウェハのジオメトリ測定値は、層Ｍ測定値として表され、第１のウェハプロセスの後に取り出されるジオメトリ測定値は、層Ｎ測定値として表される。その後に、膜力評価及び歪み算出のための方法ステップは、図１に示される方法ステップの対応するステップと同様に行われる。この様式で、ＦＥモデルは、第１のウェハプロセスの前及び後に取り出される測定値に基づいて、ウェハのＩＰＤ予測値及び／またはＯＰＤ予測値を生成することができる。
第１のウェハプロセスの完了時に、ウェハを第１のプロセスツールからチャック解除することができ、第２のウェハプロセスを続けることができることに留意されたい。ここでも、第２のウェハプロセスの前及び後に取り出される測定値に基づいて、ウェハのＩＰＤ予測値及び／またはＯＰＤ予測値を生成するために、ＦＥモデル２００を使用する。すなわち、ここでも、２０４と記される方法ステップは、図１に示される方法ステップと全般的に一致する。例示の目的で、第２のウェハプロセスの前に取り出されるウェハのジオメトリ測定値（すなわち、第１のウェハプロセスの後に取り出される測定値と同じ測定値）は、層Ｎ測定値として表され、第２のウェハプロセスの後に取り出されるウェハのジオメトリ測定値は、層Ｏ測定値として表される。その後に、膜力評価及び歪み算出のための方法ステップは、図１に示される方法ステップの対応するステップと同様に行われる。
この時点で、２組のＩＰＤ予測値及び／または２組のＯＰＤ予測値を取得することができる。ステップ２０２及び２０４で提供される予測値に基づいてＩＰＤ予測値及び／またはＯＰＤ予測値をまとめるために、追加的なステップ２０６を利用することができる。例えば、まとめたＩＰＤ予測値は、ステップ２０２によって提供されるＩＰＤ予測値とステップ２０４によって提供されるＩＰＤ予測値との差分として算出することができる。同様に、まとめたＯＰＤ予測値は、ステップ２０２によって提供されるＯＰＤ予測値とステップ２０４によって提供されるＯＰＤ予測値との差分として算出することができる。
単一のプロセスステップ（例えば、図１）の、または複数のプロセスステップ（例えば、図２）の前及び後に取り出されるウェハジオメトリ測定値に基づいて予測値が生成されるかどうかにかかわらず、ウェハを平坦にチャックすることができるその後のプロセス（例えば、リソグラフィプロセス）において起こり得るウェハ歪み及び／またはオーバーレイ誤差を予測するために、予測結果を利用できることが想定される。そのような予測を行う能力は、半導体の製造中に起こり得るオーバーレイ誤差の監視及び／または制御などの、種々の下流のアプリケーションにおいて認識することができる。
より具体的には、オーバーレイ誤差は、半導体の異なる製造段階で使用される任意のパターン間の位置ずれである。リソグラフィプロセス中に、例えば、ウェハは、力を使用する真空チャックまたは静電チャックに保持される。このような様式でウェハが保持されるときに、ウェハの形状がその自由状態のウェハと比較して変化する。ウェハジオメトリの変化及びチャッキングの組み合わせは、プロセスステップＭとＮとの間にオーバーレイ誤差を引き起こす。
以下、図３を参照すると、フィードフォワードループ３０４を利用して制御されるプロセスツール３０２（リソグラフィスキャナなど）が示される。一実施形態において、上で説明されるように、１つ以上の以前のプロセスステップから測定値が取り込まれ、ＩＰＤ予測に利用されるＦＥモデルに供給される。次いで、ＦＥモデルによって生成されたＩＰＤ予測がプロセッサに提供されて、起こることが予測される潜在的な位置ずれを最小にするために、リソグラフィプロセス中にウェハを位置合わせするために必要とされる補正値を算出する。この様式で算出される補正値は、リソグラフィプロセスの前にリソグラフィスキャナ３０２に提供することができ、潜在的な位置ずれ及びオーバーレイ誤差を軽減することができる。
加えて、オーバーレイ誤差はまた、プロセスツールの性能を高めるために、フィードバックループで使用することもできる。図４は、そのようなフィードバックループ４０４を利用するプロセスツール４０２のブロック図を示す。より具体的には、プロセスツール４０２によってウェハを処理する前及び処理した後双方の測定値を取り込む。これらの測定値は、上で説明されるように、ＩＰＤ測定値に利用されるＦＥモデルによって処理される。次いで、フィードバックループに提供されるＩＰＤが最小になるまでプロセスツール４０２を反復的に調整するために、ＦＥモデルによって生成される測定したＩＰＤがプロセスツール４０２に返される。
上で説明されるフィードフォワード及びフィードバック制御ループは、例示的なものに過ぎないことが想定される。ウェハ歪みの効果的な予測値／測定値を提供する能力は、本開示の趣旨及び範囲から逸脱することなく、種々の下流のプロセスツールに有益であり得る。
また、ＩＰＤ／オーバーレイを予測するためのＦＥモデルの性能が、ＦＥモデルに供給される膜力（応力と厚さの積）分布の精度に依存することにも留意されたい。上で説明されるように、膜力は、ステップ１０４で、ストーニーの式または同類のものなどの分析モデルを使用して測定されるジオメトリデータから評価／算出することができる。そのような分析法によって提供される精度は、さらに高めることができることが想定される。
一実施形態では、例えば、測定したウェハジオメトリデータからの膜力分布の精度を高めるために、反復手法を利用する。この反復手法はまた、大きい変形を伴うウェハの膜力を算出するためにも使用することができる。
以下、図５を参照すると、膜力分布を算出する精度を反復的に高めるための方法５００が示される。図に描写されるように、ステップ５０２で、膜力分布の最初の算出を行う。膜力分布のこの最初の算出は、（例えば、ストーニーの式または同類のものに基づいて）上で説明されるステップ１０４に類似する様式で算出することができる。その後に、ステップ５０４で、ＦＥモデルを構築するために、最初の膜力分布をウェハ及び膜の厚さデータ及び弾性特性とともに利用し、そしてステップ５０６で、ウェハの自由状態での形状を算出するために、この様式で構築されるＦＥモデルを利用することができる。次いで、ステップ５０８で、ＦＥモデルを使用して算出したウェハの形状を、測定したウェハの形状データと比較する。ステップ５１０で、計算した形状データと測定した形状データとの差分（すなわち、誤差）が十分小さい（すなわち、所定の閾値未満である）と判定された場合には、ステップ５１２で、膜力分布の算出を完了し、そして、決定した膜力分布を、歪み及びオーバーレイ誤差を予測するために、ステップ１０６への入力として利用する。一方で、ステップ５１０で、計算した形状データと測定した形状データとの差分（すなわち、誤差）が十分小さいと判定された場合には、さらなる改善が必要である。
ステップ５１４に示されるように、新しい膜力分布が算出され、そして、ステップ５０４から方法５００を再度繰り返す。本開示の趣旨及び範囲から逸脱することなく、新しい膜力分布を算出及び／または最適化するために、種々の方法を利用できることが想定される。例えば、準ニュートン法または同類のものがこの算出プロセスを実行するのに適切であり得る。
さらに、予測精度を高めるために膜力分布の計算（すなわち、ＦＥモデルへの入力）精度を高めることに加えて、ＦＥモデルの計算効率をさらに高めることに別の強化が向けられ得ることが想定される。一実施形態において、ＦＥモデルの計算効率は、２つの段階、すなわち、オフラインのＦＥモデルトレーニング段階及びオンラインのＩＰＤ誤差予測段階で動作を実行することによって高められる。
図６を参照すると、オフラインのトレーニング段階において、１組の選択したまたはシステムが生成した規定力分布マップ（ステップ６０２）をＦＥモデルに入力して、対応するオーバーレイ誤差イメージを取得する（ステップ６０４）。次いで、これらの基底オーバーレイ誤差イメージをデータベースに保存することができる（ステップ６０６）。ウェハの表面特性に応じて、最も効率的なイメージ表現を取得するために、異なる基底イメージを使用することができる。例えば、より滑らかなウェハ表面には、ゼルニケ基底イメージを使用することができ、一方で、強い周期的パターンを有するウェハ表面には、コサイン基底イメージを使用することができる。ゼルニケ変換及び／またはコサイン変換から取得される基底イメージは、実像であり、したがって、力分布マップの分解に十分適している。
その後に、図７及び図８に表されるオンラインのＩＰＤ誤差予測段階において、ウェハの力分布（応力マップとも称され得る）８０２が計算され（ステップ７０２）、そして、ゼルニケ係数について線型方程式を解くことによって、またはコサイン係数についてコサイン変換を行うことによって、力分布８０２を基底力分布マップ８０４の線形和に迅速に分解することができる（ステップ７０４）。これらの主基底イメージからの対応するオーバーレイ誤差イメージ８０６は、データベースから取り出すことができ（ステップ７０６）、そして、それらの振幅に従ってスケーリングすることができる。次いで、完全なオーバーレイ誤差予測画像８０８を形成するために、誤差イメージ８０６を合成する（例えば、蓄積する）ことができる（ステップ７０８）。
３つの必要な動作、すなわち、（１）ハードディスクからのイメージの取り出し、（２）イメージのスケーリング、及び（３）イメージ蓄積、を非常に効率的に実行することができるので、このオンラインのＩＰＤ誤差予測プロセスは、オンラインのチップ製造によって必要とされる処理能力において正確なオーバーレイ誤差予測を提供するための実行時間を大幅に低減させることができることに留意されたい。
この２段階プロセスの別の利点は、再トレーニングをオフラインで行うことができること、及びオーバーレイ誤差イメージデータベースを単に更新することによってオンラインのＩＰＤ誤差予測プロセスを更新できることである。再トレーニングは、（例えば、新しいまたは改善されたＦＥモデルを使用して）改善が行われるときには常に行うことができ、新しいＦＥモデルを利用して生成されるオーバーレイ誤差イメージのデータベースは、迅速に更新することができ、改善は、オンラインの誤差予測段階において反映させることできる。この様式で、いかなるソフトウェア／ファームウェアの変更も必要とされず、また、データベースの更新は、生じた新しいＦＥモデルを通して選択した基底イメージを送ることによって、並列して容易にオフラインで実行することができる。
図９は、上で説明される歪み及びオーバーレイ誤差予測について膜力に基づくＦＥモデルを利用するシステム９００を表すブロック図である。膜力に基づくＦＥモデル予測プロセッサ９０４は、ウェハジオメトリ測定ツール９０２の独立型処理デバイスとして、または該ツールに内蔵／統合した構成要素として実現され得ることが想定される。ウェハジオメトリ測定ツール９０２は、リソグラフィ焦点コントロール、ＣＭＰ、ならびに他の半導体プロセス制御スキャナの補正が挙げられるが、それらに限定されない、種々のプロセスツール９０６を制御するために、所与のウェハのジオメトリを監視することができ、また、歪み及びオーバーレイ誤差を利用することができる。
さらに、ウェハジオメトリ誘起によるオーバーレイ誤差を予測／測定するために、追加的な／代替のプロセスも利用され得ることが完成される。一実施形態において、例えば、ウェハジオメトリ誘起によるオーバーレイ誤差の予測は、より多くのウェハの形状及び厚さ成分を考慮することによって予測／測定することができる。より具体的には、典型的なオーバーレイ誤差の予測は、最初に、得られる２つの形状マップから差分マップを計算し、次いで、この形状の差分マップからＸ及びＹの傾斜成分を使用してオーバーレイ誤差を予測する。Ｘ方向及びＹ方向のオーバーレイ誤差は、それぞれ、次式で表される形状変化残差のＸ傾斜成分
及びＹ傾斜成分
から算出することができる。
形状変化残差成分の傾斜またはＳＳＣＲｓは、米国特許出願第２０１３／００８９９３５号に定義されており、その開示は、参照によりその全体が本明細書に組み込まれることに留意されたい。ここでの用語「残差」は、線形成分の除去を指す。より具体的には、ＳＳＣＲについて、残差は、米国特許出願第２０１３／００８９９３５号において説明される補正技術などの、線形補正の適用を指す。
上の式は、ある方向の各形状傾斜成分の、同じ方向のオーバーレイ誤差成分への寄与度だけを表すことに留意されたい。しかしながら、板力学（ウェハが板のように変形する）によれば、直行方向における変形間には結合があり得る。したがって、オーバーレイ誤差予測の精度及び適用性は、より高次の微分成分及び単純なウェハ反り成分を含めることによってさらに高めることができることが想定される。具体的には、これらの成分は、これらの成分の線形組み合わせまたはこれらの成分の非線形組み合わせの形態でオーバーレイ誤差予測因子を構築するために使用することができる。この強化されたウェハジオメトリ誘起によるオーバーレイ誤差予測方法は、図１０に示され、予測因子の複雑性の要件に応じて、数多くの異なる構成を構築することができる。
図１０に示されるように、ステップ１００２で、ウェハをプロセスツールによって処理する前及び処理した後のウェハのジオメトリ及び厚さのデータを獲得する。ステップ１００４で、差分マップ（すなわち、ウェハのジオメトリ及び厚さの変化）を計算する。その後に、ステップ１００６で、形状及び厚さの差分マップの傾斜成分、曲率成分、及び他の高次微分成分、ならびに反り除去成分を抽出することができる。ステップ１００８で、強化されたオーバーレイ誤差予測因子を構築するために、これらの追加的な成分を考慮する。例えば、１つの例示的なオーバーレイ誤差予測因子は、次式のように構築することができる。
式中、新しい成分
及び
は、それぞれ、Ｘ方向及びＹ方向における形状変化成分の曲率であり、
は、二次形状変化残差成分（例えば、完全形状からの二次形状の除去）であり、１０個の係数
は、加重係数である。これらの強化されたウェハジオメトリ誘起によるオーバーレイ誤差予測因子では、その直交方向ＹまたはＸにおける寄与度を提供するために、より多くの形状差分成分を組み込むことに加えて、ＸまたはＹのうちの１つの方向において取得される形状成分も使用される。高められたオーバーレイ誤差の予測精度は、これらのウェハ形状成分の組み込みの結果として取得することができる。
オーバーレイ誤差予測因子はまた、これらの形状成分の線形関数及び非線形関数の加重和として構築することもでき、また、形状成分の異なる空間的及び規模的寄与度が、オーバーレイ誤差形成機構におけるオーバーレイ誤差の空間的変形及び非線形挙動を補償するのを補助するので、
などのより一般的な空間加重パターンが、オーバーレイ誤差の予測精度において、有効なさらなる改善を提供することが分かっていることが想定される。設計上の選択を一定の加重係数とすることができるか、または可変の加重係数がとすることができるかにかかわらず、特定の実現形態は、本開示の趣旨及び範囲から逸脱することなく、変動する場合があることを理解されたい。
また、オーバーレイ誤差予測をさらに強化するために、２つのウェハ処理段階から生じる同じ空間的位置でのウェハの厚さの空間的変動及び厚さの差分からの寄与度などの、追加的な成分も考慮することができることも理解されたい。これらの厚さの変動は、強化されたオーバーレイ誤差予測において種々の形状変動成分とともに作用させて、ウェハチャッキングプロセスをよりよく説明し、異なるウェハ生産で使用する場合において、オーバーレイ誤差予測の精度及び適用範囲を高めるために利用することができる。上で具体的に述ベられていない種々の他の成分も、強化されたオーバーレイ誤差予測に含められ得ることが想定される。
上の実施例のいくつかはリソグラフィツールを参照したが、本開示に従うシステム及び方法は、他のタイプのプロセスツールに適用することでき、それが、本開示の趣旨及び範囲から逸脱することなく、焦点誤差制御の利益も享受し得ることが想定される。加えて、本開示の実施形態に従う膜力に基づくＦＥモデルはまた、焦点誤差（例えば、焦点ずれ）及び同類のものなどの他の誤差を予測するようにも構成することができる。さらに、本開示で使用されるウェハという用語は、集積回路及び他のデバイスの製作において使用される半導体材料の薄いスライス、ならびに磁気ディスク基板、ゲージブロック、及び同類のものなどの他の薄い研磨した板を指すことができる。
開示される方法は、単一の生産デバイスを通して、及び／または複数の生産デバイスを通して、１つ以上のプロセッサによって実行される複数組の命令として、種々のウェハジオメトリ測定ツールにおいて実現することができる。さらに、開示される方法におけるステップの具体的な順序または階層は、例示的な手法の実施例であることを理解されたい。設計の選好に基づいて、本方法におけるステップの具体的な順序または階層は、本開示の範囲及び趣旨の範囲内に維持しながら、再配設される可能性があることを理解されたい。添付の方法クレームは、見本の順序における種々のステップの要素を提示し、また、必ずしも提示される具体的な順序または階層に限定することを意味しない。
本開示のシステム及び方法、ならびにその付随する利点の多くが、前述の説明によって理解されるであろうと考えられ、開示される主題から逸脱することなく、またはその物質的な利点のすべてを犠牲にすることなく、構成要素の形態、構造、及び配設において種々の変更が行われ得ることが明らかになるであろう。説明される形態は、説明的なものに過ぎない。

Claims (20)

  1. 方法であって、
    （ａ）ウェハが製作プロセスを受ける前に、前記ウェハの第１の１組のウェハジオメトリ測定値を取得することと、
    （ｂ）前記製作プロセスの後に、前記ウェハの第２の１組のウェハジオメトリ測定値を取得することと、
    （ｃ）前記第１の組のウェハジオメトリ測定値及び前記第２の１組のウェハジオメトリ測定値に基づいて、前記ウェハの膜力分布を算出することと、
    （ｄ）前記算出した膜力分布に少なくとも部分的に基づいて、前記ウェハの面外歪み（ＯＰＤ）及び面内歪み（ＩＰＤ）のうちの少なくとも１つを評価するために、有限要素（ＦＥ）モデルを利用することと、
    （ｅ）算出された前記ウェハの膜力分布に基づき、前記ウェハのオーバーレイ誤差を評価するために、一連の基底膜力分布マップ、及びデータベースに記憶される前記一連の基底膜力分布マップについて予測されたオーバーレイ誤差を前記ＦＥモデルに提供することと、
    を含む、方法。
  2. 前記膜力が、膜応力と膜厚の積として算出される、請求項１に記載の方法。
  3. 前記膜応力が、前記第１の１組のウェハジオメトリ測定値及び前記第２の１組のウェハジオメトリ測定値に少なくとも部分的に基づいて決定される、請求項２に記載の方法。
  4. 前記ＦＥモデルが、
    前記ウェハの機械的特性及びジオメトリを表現するためにウェハモデルを構築すること、
    前記ウェハモデルに対する前記膜力分布の影響をシミュレーションすること、
    前記シミュレーションした前記膜力分布の影響を有する前記ウェハモデルに基づいて、ＯＰＤを算出すること、及び
    前記算出したＯＰＤを前記ウェハに関する評価したＯＰＤとして利用すること、のために構成される、請求項１に記載の方法。
  5. 前記ＦＥモデルが、
    前記ウェハの機械的特性及びジオメトリを表現するためにウェハモデルを構築すること、
    前記ウェハモデルに対する前記膜力分布の影響をシミュレーションすること、
    前記ウェハモデルに対するウェハチャッキングの影響をシミュレーションすること、
    前記シミュレーションした前記膜力分布の影響及び前記シミュレーションしたウェハチャッキングの影響を有する前記ウェハモデルに基づいて、ＩＰＤを算出すること、及び
    前記算出したＩＰＤを前記ウェハに関する評価したＩＰＤとして利用すること、のために構成される、請求項１に記載の方法。
  6. 前記製作プロセスを行った製作プロセスツールを制御するためのフィードバック制御において前記ウェハの前記ＯＰＤ及び前記ＩＰＤのうちの前記少なくとも１つを利用することをさらに含む、請求項１に記載の方法。
  7. その後の製作プロセスツールを制御するためのフィードフォワード制御において前記ウェハの前記ＯＰＤ及び前記ＩＰＤのうちの前記少なくとも１つを利用することをさらに含む、請求項１に記載の方法。
  8. 前記膜力分布の精度を反復的に高めることをさらに含む、請求項１に記載の方法。
  9. 前記膜力分布の前記精度が、
    前記ウェハの機械的特性及びジオメトリならびにステップ（ｃ）において算出した前記膜力分布に基づいて、前記ウェハの形状の変化を算出すること、
    前記ウェハの形状の前記算出した変化と前記ウェハの形状の測定した変化とを比較すること、及び
    前記ウェハの形状の前記算出した変化と前記ウェハの形状の前記測定した変化との差分が所定の閾値未満になるまで、前記膜力分布を反復的に調節すること、によって反復的に高められる、請求項１に記載の方法。
  10. その後の製作プロセスの後に、前記ウェハの第３の１組のウェハジオメトリ測定値を取得することと、
    前記第２の１組のウェハジオメトリ測定値及び前記第３の１組のウェハジオメトリ測定値に基づいて、前記ウェハに関する第２の膜力分布を算出することと、
    前記算出した第２の膜力分布に少なくとも部分的に基づいて、前記ウェハの第２のＯＰＤ及び第２のＩＰＤのうちの少なくとも１つを評価するために、前記ＦＥモデルを利用することと、をさらに含む、請求項１に記載の方法。
  11. ウェハの歪み予測を提供するためのシステムであって、
    前記ウェハが製作プロセスを受ける前に、前記ウェハの第１の１組のウェハジオメトリ測定値を取得し、また、前記製作プロセスの後に、前記ウェハの第２の１組のウェハジオメトリ測定値を取得するように構成される、ジオメトリ測定ツールと、
    前記ジオメトリ測定ツールと通信している有限要素（ＦＥ）モデルに基づく予測プロセッサであって、
    （ａ）前記第１の組のウェハジオメトリ測定値及び前記第２の１組のウェハジオメトリ測定値に基づいて、前記ウェハの膜力分布を算出し、
    （ｂ）前記算出した膜力分布に少なくとも部分的に基づいて、前記ウェハの面外歪み（ＯＰＤ）及び面内歪み（ＩＰＤ）のうちの少なくとも１つを評価し、
    （ｃ）算出された前記ウェハの膜力分布に基づき、前記ウェハのオーバーレイ誤差を評価するために、一連の基底膜力分布マップ、及びデータベースに記憶される前記一連の基底膜力分布マップについて予測されたオーバーレイ誤差を利用するように構成される、有限要素（ＦＥ）モデルに基づく予測プロセッサと、
    を備える、システム。
  12. 前記膜力が、膜応力と膜厚の積として算出される、請求項１１に記載のシステム。
  13. 前記膜応力が、前記第１の１組のウェハジオメトリ測定値及び前記第２の１組のウェハジオメトリ測定値に少なくとも部分的に基づいて決定される、請求項１２に記載のシステム。
  14. 前記ＦＥモデルに基づく予測プロセッサがさらに、
    前記ウェハの機械的特性及びジオメトリを表現するためにウェハモデルを構築し、
    前記ウェハモデルに対する前記膜力分布の影響をシミュレーションし、
    前記シミュレーションした前記膜力分布の影響を有する前記ウェハモデルに基づいて、ＯＰＤを算出し、また、
    前記算出したＯＰＤを前記ウェハに関する評価したＯＰＤとして利用するように構成される、請求項１１に記載のシステム。
  15. 前記ＦＥモデルに基づく予測プロセッサがさらに、
    前記ウェハの機械的特性及びジオメトリを表現するためにウェハモデルを構築し、
    前記ウェハモデルに対する前記膜力分布の影響をシミュレーションし、
    前記ウェハモデルに対するウェハチャッキングの影響をシミュレーションし、
    前記シミュレーションした前記膜力分布の影響及び前記シミュレーションしたウェハチャッキングの影響を有する前記ウェハモデルに基づいて、ＩＰＤを算出し、また、
    前記算出したＩＰＤを前記ウェハに関する評価したＩＰＤとして利用するように構成される、請求項１１に記載のシステム。
  16. 前記ＦＥモデルに基づく予測プロセッサがさらに、
    前記膜力分布の精度を反復的に高めるように構成される、請求項１１に記載のシステム。
  17. 前記ＦＥモデルに基づく予測プロセッサがさらに、
    前記ウェハの機械的特性及びジオメトリならびにプロセス（ａ）において算出した前記膜力分布に基づいて、前記ウェハの形状の変化を算出し、
    前記ウェハの形状の前記算出した変化と前記ウェハの形状の測定した変化とを比較し、また、
    前記ウェハの形状の前記算出した変化と前記ウェハの形状の前記測定した変化との差分が所定の閾値未満になるまで、前記膜力分布を反復的に調節するように構成される、請求項１６に記載のシステム。
  18. 前記ＦＥモデルに基づく予測プロセッサがさらに、
    オフラインのトレーニングプロセスにおいて、前記一連の基底膜力分布マップについてオーバーレイ誤差を予測するように構成される、請求項１１に記載のシステム。
  19. 前記ＦＥモデルに基づく予測プロセッサがさらに、
    前記ウェハの前記膜力分布を基底膜力分布マップの線形組み合わせに分解し、また、
    前記線形組み合わせの前記基底膜力分布マップについて予測した前記オーバーレイ誤差を合成するように構成され、前記合成したオーバーレイ誤差が、前記ウェハの前記オーバーレイ誤差として利用される、請求項１８に記載のシステム。
  20. 前記一連の基底膜力分布マップが、一連のゼルニケ基底膜力分布マップ及び一連のコサイン基底膜力分布マップのうちの少なくとも１つであり、前記一連の基底膜力分布マップの各膜力分布マップが、膜力分布を表現するイメージである、請求項１９に記載のシステム。
JP2016526795A 2013-10-29 2014-10-29 プロセス誘起による歪みの予測、ならびにオーバーレイ誤差のフィードフォワード及びフィードバック修正 Active JP6509212B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361897208P 2013-10-29 2013-10-29
US61/897,208 2013-10-29
US14/490,408 US10401279B2 (en) 2013-10-29 2014-09-18 Process-induced distortion prediction and feedforward and feedback correction of overlay errors
US14/490,408 2014-09-18
PCT/US2014/062992 WO2015066232A1 (en) 2013-10-29 2014-10-29 Process-induced distortion prediction and feedforward and feedback correction of overlay errors

Publications (2)

Publication Number Publication Date
JP2016538717A JP2016538717A (ja) 2016-12-08
JP6509212B2 true JP6509212B2 (ja) 2019-05-08

Family

ID=52996332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016526795A Active JP6509212B2 (ja) 2013-10-29 2014-10-29 プロセス誘起による歪みの予測、ならびにオーバーレイ誤差のフィードフォワード及びフィードバック修正

Country Status (6)

Country Link
US (2) US10401279B2 (ja)
EP (1) EP3063785B1 (ja)
JP (1) JP6509212B2 (ja)
KR (2) KR102579588B1 (ja)
TW (1) TWI632627B (ja)
WO (1) WO2015066232A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029810B2 (en) * 2013-05-29 2015-05-12 Kla-Tencor Corporation Using wafer geometry to improve scanner correction effectiveness for overlay control
US10401279B2 (en) * 2013-10-29 2019-09-03 Kla-Tencor Corporation Process-induced distortion prediction and feedforward and feedback correction of overlay errors
CN105849643B (zh) 2013-12-17 2019-07-19 Asml荷兰有限公司 良品率估计和控制
US10024654B2 (en) 2015-04-06 2018-07-17 Kla-Tencor Corporation Method and system for determining in-plane distortions in a substrate
US9779202B2 (en) * 2015-06-22 2017-10-03 Kla-Tencor Corporation Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements
NL2017860B1 (en) * 2015-12-07 2017-07-27 Ultratech Inc Systems and methods of characterizing process-induced wafer shape for process control using cgs interferometry
US20170199511A1 (en) * 2016-01-12 2017-07-13 Globalfoundries Inc. Signal detection metholodogy for fabrication control
KR102429940B1 (ko) * 2016-07-12 2022-08-08 가부시키가이샤 니콘 적층 기판 제조 방법, 적층 기판 제조 장치, 적층 기판 제조 시스템, 및 기판 처리 장치
EP3290911A1 (en) * 2016-09-02 2018-03-07 ASML Netherlands B.V. Method and system to monitor a process apparatus
US10475712B2 (en) 2016-09-30 2019-11-12 Kla-Tencor Corporation System and method for process-induced distortion prediction during wafer deposition
KR101861121B1 (ko) * 2016-11-21 2018-06-29 주식회사 오로스테크놀로지 웨이퍼 지오메트리 메트릭 측정을 위한 부구경 스티칭 방법
KR102485767B1 (ko) * 2017-02-22 2023-01-09 에이에스엠엘 네델란즈 비.브이. 전산 계측
JP2018159875A (ja) 2017-03-23 2018-10-11 東芝メモリ株式会社 半導体装置の製造システム及び半導体装置の製造方法
US10190216B1 (en) * 2017-07-25 2019-01-29 Lam Research Corporation Showerhead tilt mechanism
KR102416276B1 (ko) 2017-09-22 2022-07-05 에이에스엠엘 네델란즈 비.브이. 패터닝 프로세스 파라미터를 결정하는 방법
EP3531207A1 (en) * 2018-02-27 2019-08-28 ASML Netherlands B.V. Alignment mark positioning in a lithographic process
US11164768B2 (en) 2018-04-27 2021-11-02 Kla Corporation Process-induced displacement characterization during semiconductor production
KR102558635B1 (ko) * 2018-08-03 2023-07-21 도쿄엘렉트론가부시키가이샤 반도체 웨이퍼의 국부적인 왜곡의 결정에 기초한 전역적인 웨이퍼 왜곡의 개선
US11300889B2 (en) * 2018-08-22 2022-04-12 Asml Netherlands B.V. Metrology apparatus
JP2020060666A (ja) 2018-10-10 2020-04-16 キオクシア株式会社 マスクパターン補正システム、及び該補正システムを利用する半導体製造方法
US11036147B2 (en) * 2019-03-20 2021-06-15 Kla Corporation System and method for converting backside surface roughness to frontside overlay
US11693386B2 (en) 2019-08-27 2023-07-04 Samsung Eleotronics Co., Ltd. Method and electronic device for guiding semiconductor manufacturing process
CN113644017A (zh) * 2020-04-27 2021-11-12 上海新昇半导体科技有限公司 一种对晶圆进行定位的方法和半导体制造设备
CN114075650A (zh) * 2020-08-18 2022-02-22 群创光电股份有限公司 曲面基板的镀膜装置及其镀膜方法
US11829077B2 (en) * 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
CN113283162B (zh) * 2021-04-30 2022-10-28 晋城鸿智纳米光机电研究院有限公司 塑料光学镜片面形误差预测方法、电子装置及存储介质
TWI788873B (zh) * 2021-06-08 2023-01-01 逢甲大學 多層薄膜界面應力與殘留應力之量測方法及裝置
US11782411B2 (en) * 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool
US20230030116A1 (en) * 2021-07-28 2023-02-02 Kla Corporation System and method for optimizing through silicon via overlay
TWI772213B (zh) * 2021-10-27 2022-07-21 逢甲大學 用於檢測12吋晶圓之表面輪廓和薄膜殘留應力之系統
CN114077167B (zh) * 2021-11-26 2024-03-08 上海华力集成电路制造有限公司 一种改善因晶圆形变引起的套刻精度变差的曝光方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001255723A1 (en) 2000-04-27 2001-11-07 California Institute Of Technology Real-time evaluation of stress fields and properties in line features formed on substrates
US6737208B1 (en) 2001-12-17 2004-05-18 Advanced Micro Devices, Inc. Method and apparatus for controlling photolithography overlay registration incorporating feedforward overlay information
JP4869551B2 (ja) * 2002-12-06 2012-02-08 東京エレクトロン株式会社 プロセス制御システム及びプロセス制御方法
US7047095B2 (en) * 2002-12-06 2006-05-16 Tokyo Electron Limited Process control system and process control method
EP1496397A1 (en) 2003-07-11 2005-01-12 ASML Netherlands B.V. Method and system for feedforward overlay correction of pattern induced distortion and displacement, and lithographic projection apparatus using such a method and system
US6949007B1 (en) * 2004-08-31 2005-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for multi-stage process control in film removal
US7418353B2 (en) 2004-10-12 2008-08-26 Wisconsin Alumni Research Foundation Determining film stress from substrate shape using finite element procedures
US7712068B2 (en) 2006-02-17 2010-05-04 Zhuoxiang Ren Computation of electrical properties of an IC layout
US7842442B2 (en) * 2006-08-31 2010-11-30 Advanced Micro Devices, Inc. Method and system for reducing overlay errors within exposure fields by APC control strategies
US7805258B2 (en) 2007-02-16 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for film stress and curvature gradient mapping for screening problematic wafers
US8175831B2 (en) 2007-04-23 2012-05-08 Kla-Tencor Corp. Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers
JP5634864B2 (ja) * 2007-05-30 2014-12-03 ケーエルエー−テンカー・コーポレーションＫｌａ−Ｔｅｎｃｏｒ Ｃｏｒｐｏｒａｔｉｏｎ リソグラフィック・プロセスに於ける、プロセス制御方法およびプロセス制御装置
JP2009099768A (ja) 2007-10-17 2009-05-07 Toshiba Corp 半導体装置、およびその製造方法
US8768665B2 (en) 2010-01-08 2014-07-01 Kla-Tencor Technologies Corporation Site based quantification of substrate topography and its relation to lithography defocus and overlay
US8594975B2 (en) * 2010-03-04 2013-11-26 Kla-Tencor Corporation Systems and methods for wafer edge feature detection and quantification
WO2012109348A1 (en) 2011-02-10 2012-08-16 Kla-Tencor Corporation Structured illumination for contrast enhancement in overlay metrology
US8582114B2 (en) 2011-08-15 2013-11-12 Kla-Tencor Corporation Overlay metrology by pupil phase analysis
US10295993B2 (en) * 2011-09-01 2019-05-21 Kla-Tencor Corporation Method and system for detecting and correcting problematic advanced process control parameters
US9354526B2 (en) 2011-10-11 2016-05-31 Kla-Tencor Corporation Overlay and semiconductor process control using a wafer geometry metric
US8781211B2 (en) 2011-12-22 2014-07-15 Kla-Tencor Corporation Rotational multi-layer overlay marks, apparatus, and methods
US9121684B2 (en) * 2012-01-17 2015-09-01 Kla-Tencor Corporation Method for reducing wafer shape and thickness measurement errors resulted from cavity shape changes
US9588441B2 (en) * 2012-05-18 2017-03-07 Kla-Tencor Corporation Method and device for using substrate geometry to determine optimum substrate analysis sampling
US9430593B2 (en) * 2012-10-11 2016-08-30 Kla-Tencor Corporation System and method to emulate finite element model based prediction of in-plane distortions due to semiconductor wafer chucking
US9546862B2 (en) * 2012-10-19 2017-01-17 Kla-Tencor Corporation Systems, methods and metrics for wafer high order shape characterization and wafer classification using wafer dimensional geometry tool
US10401279B2 (en) * 2013-10-29 2019-09-03 Kla-Tencor Corporation Process-induced distortion prediction and feedforward and feedback correction of overlay errors

Also Published As

Publication number Publication date
EP3063785A4 (en) 2017-08-30
WO2015066232A1 (en) 2015-05-07
KR102120523B1 (ko) 2020-06-08
JP2016538717A (ja) 2016-12-08
US20150120216A1 (en) 2015-04-30
EP3063785A1 (en) 2016-09-07
TW201532165A (zh) 2015-08-16
KR20160078446A (ko) 2016-07-04
KR20200047791A (ko) 2020-05-07
TWI632627B (zh) 2018-08-11
KR102579588B1 (ko) 2023-09-15
EP3063785B1 (en) 2020-12-09
US20190353582A1 (en) 2019-11-21
US11761880B2 (en) 2023-09-19
US10401279B2 (en) 2019-09-03

Similar Documents

Publication Publication Date Title
JP6509212B2 (ja) プロセス誘起による歪みの予測、ならびにオーバーレイ誤差のフィードフォワード及びフィードバック修正
TWI700547B (zh) 用於計算度量衡之方法及電腦程式產品
KR102352673B1 (ko) 컴퓨테이션 계측법
TWI669750B (zh) 用於影像分析之方法及設備
TWI697971B (zh) 使用圖案化之晶圓幾何測量對製程引發的不對稱的偵測、量化及控制
KR102454303B1 (ko) 컴퓨테이션 계측법 기반 샘플링 스킴
Brunner et al. Characterization of wafer geometry and overlay error on silicon wafers with nonuniform stress
JP2022140566A (ja) 計算メトロロジに基づく補正および制御
TW201423887A (zh) 模擬由於半導體晶圓固持之平面內失真之基於有限元素模型的預測之系統及方法
TW201631405A (zh) 微影方法與裝置
TW201937270A (zh) 引導式圖案化裝置檢測
JP7097466B2 (ja) プロセス誘起逸脱特性評価
Kim et al. Computational metrology: enabling full-lot high-density fingerprint information without adding wafer metrology budget, and driving improved monitoring and process control
CN110807273A (zh) 基于半导体晶片的局部畸变的确定的全局晶片畸变的改善
KR20240027069A (ko) 반도체 웨이퍼 보우를 감소시키기 위한 교정 필름 패턴을 결정하기 위한 방법
KR20160003644A (ko) 레벨 세트를 이용한 막 성장 모델

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180427

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180719

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190402

R150 Certificate of patent or registration of utility model

Ref document number: 6509212

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250