JP2000352809A - 半導体回路パタンの設計方法 - Google Patents

半導体回路パタンの設計方法

Info

Publication number
JP2000352809A
JP2000352809A JP16491899A JP16491899A JP2000352809A JP 2000352809 A JP2000352809 A JP 2000352809A JP 16491899 A JP16491899 A JP 16491899A JP 16491899 A JP16491899 A JP 16491899A JP 2000352809 A JP2000352809 A JP 2000352809A
Authority
JP
Japan
Prior art keywords
width dimension
variables
pattern
line width
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16491899A
Other languages
English (en)
Inventor
Akihiko Aida
明彦 合田
Akio Mitsusaka
章夫 三坂
Shinji Odanaka
紳二 小田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP16491899A priority Critical patent/JP2000352809A/ja
Publication of JP2000352809A publication Critical patent/JP2000352809A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】 【課題】 応答曲面関数を用いたバラツキ解析手法をリ
ソグラフィプロセスのラインパタン設計に適用する際
に、応答曲面関数によるラインパタンの仕上がり線幅CD
特性の予測精度を改善し、CDバラツキ解析および半導体
回路パタン設計の信頼性を向上させる。 【解決手段】 マスクパタンの線幅寸法を応答曲面関数
を用いて設計する方法であり、リソグラフィ工程の目標
とする設計寸法に対して、該当するパタンの両側に隣接
するスペース幅寸法及びリソグラフィ工程における露光
条件とを変数として、これらの変数を第1と第2の変数
の組に分け、第1の変数の組に関する多項式関数を作成
した後、第2の変数の組に関して多項式関数の線形結合
形により応答関数を作成した後、マスクパタンの両側に
隣接するスペース幅寸法並びに露光条件の中の1つ以上
の条件にバラツキを与えて応答関数に代入することによ
り、該当パタンの線幅寸法のバラツキを評価する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マスクパタンの線
幅寸法を高精度に予測する応答関数を構成する事によ
り、リソグラフィプロセスの統計的設計を実現する、半
導体回路パタンの設計方法に関するものである。
【0002】
【従来の技術】近年の急激なVLSI高集積化、半導体デバ
イス微細化の要求に伴い、半導体装置の微細加工は限界
に近付きつつある。その中でも特に半導体装置の製造工
程の1つであるリソグラフィプロセスでは、加工寸法が
リソグラフィの加工限界であるステッパ装置の露光光源
波長付近に到達するのに伴い、解像性を向上させ、光源
波長以下の加工寸法を達成する技術が開発されている。
同時に、半導体装置の設計寸法と加工寸法に差を生じさ
せる近接効果や、プロセス条件バラツキに起因する加工
寸法バラツキといった効果が顕著に現れる様になってき
た。即ち、従来からの微細加工を主眼とする技術開発に
加えて、加工寸法のバラツキや設計寸法からの差を制御
する技術が必要となってきている。
【0003】半導体装置製造の各工程においては、プロ
セス条件や電圧印加条件等のバラツキに起因する特性バ
ラツキを、RSF(応答曲面関数)を用いて解析する手法が
広く開発されている。図1にRSFによるバラツキ解析の
様子を示す。横軸xは入力変数、縦軸yは応答変数で、
入力変数はリソグラフィ工程のプロセス条件や電圧印加
条件に相当し、応答変数はリソグラフィ工程の加工寸法
や半導体回路の出力電圧特性に相当する。曲線はRSFを
示しており、一般的な関数式y = f(x)という形で書く事
が出来る。図1では入力変数と出力変数がそれぞれ1つ
ずつの場合を表しているが、入力変数や出力変数がそれ
ぞれ複数の場合でも同様に論じられる。このRSFによ
り、入力となるプロセス条件バラツキに対する特性バラ
ツキを、モンテカルロ法等を用いて解析する事が可能と
なる。このバラツキ解析手法では、いかに高精度のRSF
を構成出来るかが、解析の信頼性を向上する上で重要と
なる。リソグラフィプロセスのRSFは、例えば図2に示
す様に、ラインパタンの仕上がり線幅CDを応答変数yに
取り、その変動要因であるリソグラフィプロセス条件の
開口数NA、干渉度σ、焦点位置d、露光ドーズ量Eを入力
変数xとして、これら入力変数の関数形fとして表す。R
SFの作成に際しては、応答変数yが設計対象としての意
味を持つ様に、入力変数であるプロセス条件範囲を特定
する必要が有る。図3にはリソグラフィプロセス条件の
範囲を決める中心値と振り幅を示している。CD特性の変
動要因であるリソグラフィプロセス条件は、図3に示し
た各プロセス条件の中心値d0=0.0μm、E0=1.0、NA0=0.5
75、σ=0.65及び、各プロセス条件の振り幅Δd=0.25μ
m、ΔE=0.05、ΔNA=0.0375、Δσ=0.125により、入力変
数x1、x2、x3、x4にコード化される。RSFの関数形に
は、汎用的な作成手法では入力変数の2次多項式関数形
が用いられるが、実際の半導体製造工程に適用する際に
は、応答変数の特性を予測する際の精度が問題になる場
合が多い。このため、適用する特性の性質に依って関数
形は改良される。リソグラフィプロセスのCD特性は、プ
ロセス条件の高次項に依存する強い非線形性を示しなが
ら変化する性質があり、高次項を導入して拡張したRSF
が、予測精度改善に有効である。
【0004】図4の従来例に示す様に、リソグラフィプ
ロセスのRSFを、プロセス条件を入力変数とする4次多項
式に拡張して予測精度を改善する例は、例えば信学技
報,SDM96-121(1996)や、2nd IWSM Tech.Dig., pp.74-7
7(1997)に記載されている。本実施形態では、4つのプ
ロセス条件を取り扱っているので、RSFの関数形は4変数
4次多項式となる。
【0005】
【発明が解決しようとする課題】しかし上記した方法で
は、以下の問題が有る事を見出した。即ち、リソプロセ
ス条件の4次多項式に拡張したRSFでは、数学的に組み込
まれた高次項によって、応答変数であるCD特性が本来的
に示す挙動とは異なる作用が含まれ、RSFによるリソグ
ラフィプロセスのCD予測値は、プロセス条件に依っては
本来の特性値から大きく外れる。
【0006】図5は、KrFステッパ(光源波長:248nm)を
用いた通常露光で、線幅寸法L0=0.25μmの孤立ラインパ
タンを対象として、従来RSFであるリソプロセス条件を
入力変数とする4変数4次多項式RSFでCD特性予測を行っ
た時のCD-焦点位置特性を表し、シミュレーション結果
と比較して示している。直線がシミュレーション値、点
線が従来RSFによる予測値である。レンズ条件NA、σ
は、図3に示した変数範囲の上限値と下限値を選択して
得られる、NA=0.5とσ=0.4、NA=0.5とσ=0.9、NA=0.65
とσ=0.4、NA=0.65とσ=0.9の4条件について示してい
る。また露光ドーズ量についても、上限値E=1.1、下限
値E=0.9について示している。何れのレンズ条件でのCD-
焦点位置特性も、RSF予測値とシミュレーション値とは
一致していない。これはRSFによるCD予測値を、図3に
示した4つのプロセス条件のそれぞれの中心値d=0.0μ
m、E=1.0、NA=0.575、σ=0.65でのみシミュレーション
値と合わせ、CD特性のプロセス条件依存性を4次多項式
でいずれのプロセス条件に対しても等価に合わせ込もう
としてRSFを作成している為である。図5に示すようにC
D-焦点深度特性は、レンズ条件NA、σが変化すると、焦
点深度と露光ドーズ量に対する非線形的な依存性が大き
く変化する。
【0007】これに対し従来RSFでは、レンズ条件も含
めたプロセス条件全体でのCD値を平均して合わせ込もう
とする為に、特にプロセス条件の中心値から外れると、
元のシミュレーション値から大きく外れたCD予測値を与
えてしまう。図5では、NA=0.65、σ=0.4のレンズ条件
では、CD特性の焦点深度、露光ドーズ量依存性はシミュ
レーション結果から大きく外れている。また、NA=0.5、
σ=0.9、或いはNA=0.65、σ=0.9のレンズ条件の何れ
も、露光ドーズ量をE=1.1とした時の焦点深度依存性は
シミュレーション結果から外れる。さらにNA=0.5、σ=
0.4のレンズ条件では、元のシミュレーション値では見
られなかった、焦点深度の4次項に依存する様なCD予測
値を与えている。これらは上記した様な、従来RSFの作
成方法に起因するものである。この傾向は応答変数であ
る仕上がり線幅の寸法が、ステッパ装置の露光光源波長
と同程度まで微細になると顕著に現れる。
【0008】図6は従来RSFによるCD特性予測値のシミ
ュレーション値に対する当てはめ誤差を、レンズ条件N
A、σ毎の最大値の分布として示している。当てはめ誤
差のレンズ条件に関する平均値は4.19%であり、レンズ
条件の中心から外れるに従い、当てはめ誤差は増大して
いる。特に高NA、低σでのレンズ条件で当てはめ誤差が
大きく、NA=0.65、σ=0.4のレンズ条件で、当てはめ誤
差は44.97%の最大値を取る。この事は、0.25μmの線幅
寸法に対する寸法予測には、平均で0.01μm、最大で0.1
1μmの誤差を与えてしまう事を意味している。
【0009】上記した様な、シミュレーション値から外
れるCD予測値を与える従来RSFを用いてCDバラツキ解析
を行った結果を図7に示す。孤立ラインパタンを対象と
して、線幅寸法をL0=0.30μm、L0=0.25μmの2種類につ
いてバラツキ解析を行った。レンズ条件は図3で与えら
れる中心値NA=0.575、σ=0.65、バラツキ要因となるプ
ロセス条件は焦点位置d、露光ドーズ量Eとし、dの標準
偏差は0.13μm、Eの標準偏差は0.04で与えている。バラ
ツキ分布のピークはL0=0.3μmの場合よりもL0=0.25μm
の方が高く、標準偏差で与えたCDバラツキは、L0=0.3μ
mの場合で0.00563μm、L0=0.25μmの場合で0.00548μm
であり、寸法が小さい方がCD値のバラツキが小さくなる
という、事実とは異なる結果を与えている。これは上記
した従来RSFを用いたCD予測の特徴に起因しており、RSF
を用いたCDバラツキ解析、ひいては回路パタン設計にお
いて間違った結果を引き起こし得るものである。
【0010】本発明の目的は、RSFを用いたバラツキ解
析手法をリソグラフィプロセスに適用する際に、RSFに
よるCD特性の予測精度を改善する方法を提案するもので
ある。この技術により、プロセス条件バラツキに対し
て、RSFを介して得られるCDバラツキ分布は、本来のリ
ソグラフィプロセス特性を反映したものとなる。その結
果、リソグラフィプロセスのバラツキ解析の信頼性は向
上し、微細化が進む加工寸法の統計的制御に対しても有
効な手段となる。
【0011】
【課題を解決するための手段】前記の目的を達成するた
め、本発明の半導体回路パタンの設計方法は、マスクパ
タンの線幅寸法を、リソグラフィ工程の目標とする設計
寸法に対して、該当するパタンの両側に隣接するスペー
ス幅寸法及びリソグラフィ工程における露光条件とを変
数として、前記変数を第1と第2の変数の組に分け、前
記第1の変数の組に関する多項式関数を作成した後、第
2の変数の組に関して前記多項式関数の線形結合形によ
り応答関数を作成する工程と、マスクパタンの線幅寸法
と該当パタンの両側に隣接するスペース幅寸法並びにリ
ソグラフィ工程における露光条件の中の1つ以上の条件
にバラツキを与えて前記応答関数に代入することによ
り、該当パタンの線幅寸法のバラツキを評価する工程と
を備えたものである。
【0012】特に前記応答関数を作成する工程を、前記
変数を第1と第2の変数の組に分け、前記第1の変数の
組の許容範囲には第2の変数の組の依存性を持たせつ
つ、前記第1の変数の組に関する多項式関数を作成した
後、第2の変数に関して前記多項式関数の線形結合形に
より応答関数を作成するようにしたものである。
【0013】あるいは前記応答関数を作成する工程を、
前記変数を第1と第2の変数の組に分け、前記第1の変
数の組に関して、マスクパタンの線幅寸法が許容範囲か
ら外れる条件を削除して多項式関数を作成した後、第2
の変数の組に関して前記多項式関数の線形結合形により
応答関数を作成するようにしたものである。
【0014】さらにまた前記応答関数を作成する工程
を、前記変数を第1と第2の変数の組に分け、前記第1
の変数の組の許容範囲には第2の変数の組の依存性を持
たせつつ、前記第1の変数の組に関して、マスクパタン
の線幅寸法が許容範囲から外れる条件を削除して多項式
関数を作成した後、第2の変数に関して前記多項式関数
の線形結合形により応答関数を作成するようにしたもの
である。
【0015】本発明の半導体回路パタンの設計方法は、
前記半導体回路パタンの設計方法が適用されるものであ
り、マスクパタンの線幅寸法を実測値で与える工程を備
えたものである。
【0016】あるいは本発明の半導体回路パタンの設計
方法は、前記半導体回路パタンの設計方法が適用される
ものであり、マスクパタンの線幅寸法をシミュレーショ
ン値で与える工程を備えたものである。
【0017】さらに本発明の半導体回路パタンの設計方
法は、前記半導体回路パタンの設計方法が適用されるも
のであり、マスクパタンの線幅寸法を実測値およびシミ
ュレーション値で与える工程を備えたものである。
【0018】本発明に係る半導体回路パタンの設計方法
は、マスクパタンの線幅寸法を、リソグラフィ工程の目
標とする設計寸法に対して、該当するパタンの両側に隣
接するスペース幅寸法及びリソグラフィ工程における露
光条件とを変数として、前記変数を第1と第2の変数の
組に分け、前記第1の変数の組に関する第1の多項式関
数をシミュレーション値から作成した後、第2の変数の
組に関して前記第1の多項式関数の線形結合形により第
1の応答関数を作成する工程と、前記第1の応答関数の
予測値がマスクパタンの線幅寸法の許容範囲を外れるス
ペース幅寸法並びにリソグラフィ工程の露光条件を削除
する工程と、前記第1の応答関数の予測値が線幅寸法の
許容範囲内にあるスペース幅寸法及びリソグラフィ工程
における露光条件を変数の許容範囲として、前記変数を
第1と第2の変数の組に分け、前記第1の変数の組に関
する第2の多項式関数を実測値から作成した後、第2の
変数の組に関して前記第2の多項式関数の線形結合形に
より第2の応答関数を作成する工程と、マスクパタンの
線幅寸法と該当パタンの両側に隣接するスペース幅寸法
並びにリソグラフィ工程における露光条件の中の1つ以
上の条件にバラツキを与えて前記第2の応答関数に代入
することにより、該当パタンの線幅寸法のバラツキを評
価する工程を備えたものである。
【0019】本発明の半導体回路パタンの設計方法にお
いて、前記応答関数の作成は、1つ以上の変数を変数変
換した後離散点を等間隔に取り、線幅寸法の実測値また
はシミュレーション値を取得する事を特徴とするもので
ある。
【0020】また、本発明の半導体回路パタンの設計方
法において、前記第1の変数の組は、リソグラフィ工程
の焦点位置及び露光ドーズ量を含み、前記第2の変数の
組は、線幅寸法の該当パタンに隣接するスペース幅寸法
及びリソグラフィ工程の開口数と干渉度を含むことを特
徴とするものである。
【0021】
【発明の実施の形態】以下本発明の半導体回路パタンの
設計方法について、図面を参照しながら説明する。
【0022】(実施形態1)図2は本発明の半導体回路
パタンの設計方法を適用するマスクパタンを示す説明図
で、L/Sパタンを例にしている(L:ライン幅、S:スペー
ス幅)。本実施形態ではKrFステッパ(光源波長:248nm)
を用いた通常露光で、L0=0.25μmのライン寸法を対象と
する。RSFの応答変数CDはラインパタンL0(=0.25μm)の
仕上がり線幅寸法、入力変数はリソグラフィプロセス条
件である開口数NA、干渉度σ、焦点位置d、露光ドーズ
量Eである。これら入力変数と応答変数との依存関係を
示す応答曲面関数(RSF)fで表す。fには任意の関数形
が選択可能であるが、対象とする半導体製造工程の特性
に適合した平易な関数形を選択する事が重要である。ま
た、スペース幅G0は固定された変数であるが、G0を無限
大として、孤立ラインパタンを示す事とする。本実施形
態によるRSF作成手法においては、この取り扱いで一般
性を損なう事は無い。
【0023】以下、本実施形態における、リソグラフィ
プロセスの応答曲面関数fの作成手順について図8のフ
ロー図を参照しながら説明する。
【0024】まず、ステップS11では、解析対象となる
プロセス工程での応答変数と入力変数との依存関係を表
す応答曲面関数fを決定する。本実施形態では図4に示
すように変数係数RSFを構成し、図3で挙げたプロセス
条件の中で、焦点位置dと露光ドーズ量EをRSFの2入力
変数x1、x2とし、レンズ条件NA、σはRSFの係数βに依
存性を持たせる様に組み込む。この結果、本実施形態の
変数係数RSFは2変数4次多項式関数形となる。
【0025】この変数係数RSFを選択した事により、図
5で示したCD-プロセス条件依存性に適合したCD特性予
測が可能となる。即ち、レンズ条件NA、σの変化に伴
い、焦点深度と露光ドーズ量に対する非線形的な依存性
が大きく変化するCD特性に対して、変数係数RSFでは、
レンズ条件依存性については切り分けて構成する。変数
係数RSFは、入力変数として選択した2つのプロセス条件
である焦点深度と露光ドーズ量のそれぞれの中心値d=0.
0μm、E=1.0でのシミュレーション値との合わせ込み
を、レンズ条件毎に行う。この変数係数RSFの特徴によ
り、リソグラフィプロセスのCD特性予測を高精度に行う
事が出来る。
【0026】次に、ステップS12では実験計画法に基づ
いて、入力変数であるプロセス条件を振り分け、シミュ
レーション条件を割り当てる。図9は実験計画法に基づ
いて、入力変数であるプロセス条件の割り当て方法を表
す説明図である。応答曲面関数fを決めた後、入力変数
を実験計画法に基づいて、図9に示す様に変化させ、プ
ロセス条件を割り当てる。図9において、x1、x2が
コード化された入力変数を表し、それぞれdとEに相当す
る。各プロセス条件は図3に示す数値条件によって、RS
Fの規格化された入力変数となる。例えば図9のプロセ
ス条件の中心(x1= x2 = 0)に割り当てられるプロセス条
件は、焦点位置d = 0.0μm、露光ドーズ量E = 1.0であ
り、変数範囲の上限(x1 = x2 = 2)となるプロセス条件
は、d = 0.5μm、E = 1.1となる。
【0027】ステップS13では、ステップS12で割り当て
られたシミュレーション条件での応答変数値を計算し、
応答曲面関数作成に必要なデータを取得する。図9に示
した実験計画法で割り当てられたプロセス条件毎に光リ
ソグラフィシミュレーションを実行し、仕上がり線幅CD
を計算すると、例えば図10に示す様なCD値のデータテ
ーブルを得る。
【0028】最後にステップS14で、ステップS13で取得
したデータについて最小二乗計算を行い、ステップS11
で決定した応答曲面関数の未定係数を計算する。ステッ
プS13で得た、図10に示すCD値のデータテーブルから
最小二乗計算を用いて、入力変数x1、x2、即ち焦点位置
d、露光ドーズ量Eの2プロセス条件に対する多項式を計
算する。レンズ条件NA、σ毎に多項式を計算し、多項式
の係数をレンズ条件の関数とする事により、本実施形態
で所望の変数係数RSFを得る。
【0029】図11は本実施形態による変数係数RSF
で、線幅寸法L0=0.25μmの孤立ラインパタンを対象とす
るCD-焦点位置特性を予測した結果をシミュレーション
値と比較して示している。直線がシミュレーション値、
点線が変数係数RSFによる予測値である。従来RSFを用い
た場合の図5と比較して、レンズ条件がプロセス条件の
中心から外れても、CD特性のシミュレーション結果を良
好に追随出来ており、加工寸法限界付近でも、本実施形
態の変数係数RSFによるCD値の高精度予測が可能である
事を示している。
【0030】図12は変数係数RSFによるCD特性予測値
のシミュレーション値に対する当てはめ誤差を、レンズ
条件NA、σ毎の最大値の分布として示している。レンズ
条件全体での平均値は0.19%、最大値は12.06%であり、
図6の従来RSFを用いた場合と比較して、変数係数RSFに
よるCD特性予測精度の改善が有効である事を示してい
る。
【0031】図13は変数係数RSFを用いてCDバラツキ
解析を行った結果を示している。従来RSFを用いたCDバ
ラツキ解析結果を示す図7と同様、線幅寸法L0=0.30μ
m、L0=0.25μmの2種類の孤立ラインパタンについてバ
ラツキ解析を行った。レンズ条件NA=0.575、σ=0.65、
バラツキ要因dの標準偏差は0.13μm、Eの標準偏差は0.0
4で与えている。バラツキ分布のピークはL0=0.25μmの
場合よりもL0=0.3μmの方が高く、標準偏差で与えたCD
バラツキは、L0=0.3μmの場合で0.00621μm、L0=0.25μ
mの場合で0.00684μmであり、寸法が小さくなるとCD値
のバラツキが大きくなっており、実際の特徴に基づく結
果を与えている。変数係数RSFを用いたCD特性予測によ
り、従来RSFで引き起こされていた、実際の特徴とは逆
行するバラツキ解析結果が修正され、半導体回路パタン
設計の信頼性が変数係数RSFを用いる事により向上する
事を示している。
【0032】(実施形態2)次に本発明の第2の実施形
態である半導体回路パタンの設計方法について説明す
る。設計対象は実施形態1と同じく、図2に示すL/Sパ
タンを対象とする。
【0033】以下、本実施形態における、リソグラフィ
プロセスの応答曲面関数fの作成手順について図14の
フロー図を参照しながら説明する。
【0034】ステップS11は、実施形態1の作成手順を
示す図8と同様に、応答曲面関数fを決定する。実施形
態1の場合と同様に変数係数RSFを構成し、焦点位置dと
露光ドーズ量Eを2入力変数、その係数βをレンズ条件N
A、σの関数とする。
【0035】次にステップS21では、焦点深度dの範囲
にレンズ条件依存性を持たせる。変数係数RSFは、例え
ば図15に示すように、入力変数x1の範囲が、レンズ条
件NA、σにより変化する。この取り扱いにより、CD特性
のシミュレーション結果を、変数係数RSFによりさらに
高精度に追随する事が可能となる。
【0036】以降、ステップS12、ステップS13、ステッ
プS14は、実施形態1の変数係数RSFを作成する図8のフ
ローと同様である。
【0037】図16は変数係数RSFによるCD特性予測値
のレンズ条件毎の当てはめ誤差最大値の分布で、焦点位
置の振り幅Δdを、実施形態1の図12で与えた0.25μm
から、0.2μmに変えている。焦点位置の範囲は-0.4μm
〜0.4μmとなる。図12と比較して、当てはめ誤差はレ
ンズ条件全体で小さくなっている。図17はΔdの変化
に対する最大誤差の数値比較を示している。実施形態1
でΔd=0.25μmとして構成した変数係数RSFでの最大誤差
は12.06%であるのに対して、Δd=0.2μmとして構成した
変数係数RSFでは、最大誤差は2.54%である。
【0038】焦点深度の範囲縮小は、精度悪化を改善す
るが、変数係数RSFでカバーするCD特性予測の焦点深度
範囲を狭める事になる問題が有る。そこで本実施形態で
は、精度が確保されている低NA領域のレンズ条件ではΔ
d=0.25μm、精度が悪化する高NA領域ではΔd=0.2μmと
して変数係数RSFを構成する事により、CD特性予測を広
いプロセス条件範囲をカバーするように、かつ高精度に
行う事が出来る。
【0039】
【発明の効果】本発明の半導体回路パタンの設計方法に
よって得られる効果は、以下の通りである。
【0040】設計対象となるパタンの両側に隣接するス
ペース幅寸法及びリソグラフィ工程における露光条件を
変数として、前記変数を第1と第2の変数の組に分け、
前記第1の変数の組に関する多項式関数を作成した後、
第2の変数の組に関して前記多項式関数の線形結合形に
よりRSFを作成することにより、パタンのCD特性を高精
度で予測することが出来るので、このRSF作成後は、リ
ソグラフィプロセスのCDバラツキ解析、およびこのバラ
ツキ解析結果を用いた半導体回路パタン設計の信頼性を
向上させることが可能となる。
【0041】特に前記応答関数を作成する上で、前記第
1の変数の組の許容範囲には第2の変数の組の依存性を
持たせながらRSFを作成することにより、RSFによるパタ
ンのCD特性予測はさらに高精度となる。
【0042】あるいは前記応答関数を作成する上で、前
記第1の変数の組に関して、マスクパタンの線幅寸法が
許容範囲から外れる条件を削除して多項式関数を作成し
た後でRSFを作成することにより、RSFによるパタンのCD
特性予測は高精度化される。
【0043】さらにまた前記応答関数を作成する上で、
前記第1の変数の組の許容範囲には第2の変数の組の依
存性を持たせながら、前記第1の変数の組に関して、マ
スクパタンの線幅寸法が許容範囲から外れる条件を削除
して多項式関数を作成した後でRSFを作成することによ
り、RSFによるパタンのCD特性予測は高精度化される。
【0044】前記応答曲面関数の作成においては、マス
クパタンの線幅寸法を実測値で与えることにより、高精
度の半導体回路パタン設計が可能となる。
【0045】また、マスクパタンの線幅寸法をシミュレ
ーション値で与えることにより、半導体回路パタン設計
の効率化が可能となる。
【0046】さらに、マスクパタンの線幅寸法を実測値
とシミュレーション値とで補間し合いながら与えること
により、高精度かつ効率的な半導体回路パタン設計を実
現することが出来る。
【0047】本発明の半導体回路パタンの設計方法によ
ると、前記応答関数を、マスクパタンの線幅寸法のシミ
ュレーション値を用いて作成した後、マスクパタンの線
幅寸法が許容範囲から外れるプロセス条件を削除し、許
容範囲内の線幅寸法を与える事を事前に予測したスペー
ス幅寸法及び露光条件の範囲に対して、前記応答関数
を、マスクパタンの線幅寸法の実測値を用いて作成し直
すことにより、適切なプロセス条件範囲の選別が可能と
なり、より高精度な半導体回路パタン設計が実現され
る。
【0048】前記応答関数の作成において、入力変数お
よび応答変数のいずれかを変数変換することにより、CD
特性のプロセス条件依存性に適合した高精度なCD値予測
が可能となる。
【0049】前記第1の変数の組には焦点位置d及び露
光ドーズ量Eを、前記第2の変数の組は、該当パタンに
隣接するスペース幅寸法及び開口数NAと干渉度σを含む
ことにより、レンズ条件NA、σによって変化するCD-焦
点深度依存性を高精度に予測する事が出来、CDバラツキ
解析および半導体回路パタン設計の信頼性を向上させる
事ができる。
【図面の簡単な説明】
【図1】本発明の回路パタンの設計方法における応答曲
面関数の入力変数と応答変数との関係を示す概略図
【図2】本発明の回路パタンの設計方法が適用されるマ
スクパタンの例であるL/Sパタンにおける入力変数と応
答変数を示す図
【図3】本発明の回路パタンの設計方法における応答曲
面関数の入力変数範囲を特定するプロセス条件の数値例
を示す図
【図4】本発明の回路パタンの設計方法における応答曲
面関数と従来の応答曲面関数との比較図
【図5】従来RSFを用いた、CD-焦点深度特性予測結果を
シミュレーション結果と比較して示す図
【図6】従来RSFを用いた、CD値予測の当てはめ誤差最
大値をレンズ条件NA、σの分布として示す図
【図7】従来RSFを用いた、異なる線幅寸法の孤立ライ
ンパタンを対象とするCDバラツキ解析結果を示す図
【図8】本発明の第1の実施形態に係る半導体回路パタ
ンの設計方法の概略手順を示すフロー図
【図9】本発明の回路パタンの設計方法における実験計
画法の一例で、5水準全要因計画を表す図
【図10】本発明の実験計画法に基づいて得られた、マ
スクパタンの線幅寸法のシミュレーション値または実測
値のCD値データテーブルの一例を示す図
【図11】変数係数RSFを用いた、CD-焦点深度特性予測
結果をシミュレーション結果と比較して示す図
【図12】変数係数RSFを用いた、CD値予測の当てはめ
誤差最大値をレンズ条件NA、σの分布として示す図
【図13】変数係数RSFを用いた、異なる線幅寸法の孤
立ラインパタンを対象とするCDバラツキ解析結果を示す
【図14】本発明の第2の実施形態に係る半導体回路パ
タンの設計方法の概略手順を示すフロー図
【図15】本発明の第2の実施形態に係る半導体回路パ
タンの設計方法における応答曲面関数を表す式を示す図
【図16】変数係数RSFを用いて、焦点深度の範囲を変
化させた時のCD値予測の当てはめ誤差最大値をレンズ条
件NA、σの分布として示す図
【図17】焦点深度範囲を変化させた時の、変数係数RS
Fを用いたCD値予測の当てはめ誤差最大値を比較する図
【符号の説明】
11 第1の隣接ラインパタン 12 設計対象となるラインパタン 13 第2の隣接ラインパタン
フロントページの続き (72)発明者 小田中 紳二 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 Fターム(参考) 2H095 BB01 BB31 5F046 AA25

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】マスクパタンの線幅寸法を、リソグラフィ
    工程の目標とする設計寸法に対して、該当するパタンの
    両側に隣接するスペース幅寸法及びリソグラフィ工程に
    おける露光条件とを変数として、前記変数を第1と第2
    の変数の組に分け、前記第1の変数の組に関する多項式
    関数を作成した後、第2の変数の組に関して前記多項式
    関数の線形結合形により応答関数を作成する工程と、マ
    スクパタンの線幅寸法と該当パタンの両側に隣接するス
    ペース幅寸法並びにリソグラフィ工程における露光条件
    の中の1つ以上の条件にバラツキを与えて前記応答関数
    に代入することにより、該当パタンの線幅寸法のバラツ
    キを評価する工程とを備えたことを特徴とする半導体回
    路パタンの設計方法。
  2. 【請求項2】マスクパタンの線幅寸法を、リソグラフィ
    工程の目標とする設計寸法に対して、該当するパタンの
    両側に隣接するスペース幅寸法及びリソグラフィ工程に
    おける露光条件とを変数として、前記変数を第1と第2
    の変数の組に分け、前記第1の変数の組の許容範囲には
    第2の変数の組の依存性を持たせつつ、前記第1の変数
    の組に関する多項式関数を作成した後、第2の変数に関
    して前記多項式関数の線形結合形により応答関数を作成
    する工程と、マスクパタンの線幅寸法と該当パタンの両
    側に隣接するスペース幅寸法並びにリソグラフィ工程に
    おける露光条件の中の1つ以上の条件にバラツキを与え
    て前記応答関数に代入することにより、該当パタンの線
    幅寸法のバラツキを評価する工程とを備えたことを特徴
    とする半導体回路パタンの設計方法。
  3. 【請求項3】マスクパタンの線幅寸法を、リソグラフィ
    工程の目標とする設計寸法に対して、該当するパタンの
    両側に隣接するスペース幅寸法及びリソグラフィ工程に
    おける露光条件とを変数として、前記変数を第1と第2
    の変数の組に分け、前記第1の変数の組に関して、マス
    クパタンの線幅寸法が許容範囲から外れる条件を削除し
    て多項式関数を作成した後、第2の変数の組に関して前
    記多項式関数の線形結合形により応答関数を作成する工
    程と、マスクパタンの線幅寸法と該当パタンの両側に隣
    接するスペース幅寸法並びにリソグラフィ工程における
    露光条件の中の1つ以上の条件にバラツキを与えて前記
    応答関数に代入することにより、該当パタンの線幅寸法
    のバラツキを評価する工程とを備えたことを特徴とする
    半導体回路パタンの設計方法。
  4. 【請求項4】マスクパタンの線幅寸法を、リソグラフィ
    工程の目標とする設計寸法に対して、該当するパタンの
    両側に隣接するスペース幅寸法及びリソグラフィ工程に
    おける露光条件とを変数として、前記変数を第1と第2
    の変数の組に分け、前記第1の変数の組の許容範囲には
    第2の変数の組の依存性を持たせつつ、前記第1の変数
    の組に関して、マスクパタンの線幅寸法が許容範囲から
    外れる条件を削除して多項式関数を作成した後、第2の
    変数に関して前記多項式関数の線形結合形により応答関
    数を作成する工程と、マスクパタンの線幅寸法と該当パ
    タンの両側に隣接するスペース幅寸法並びにリソグラフ
    ィ工程における露光条件の中の1つ以上の条件にバラツ
    キを与えて前記応答関数に代入することにより、該当パ
    タンの線幅寸法のバラツキを評価する工程とを備えたこ
    とを特徴とする半導体回路パタンの設計方法。
  5. 【請求項5】前記応答関数を作成する工程は、マスクパ
    タンの線幅寸法を実測値で与える工程を含むことを特徴
    とする請求項1から4のいずれか1項に記載の半導体回
    路パタンの設計方法。
  6. 【請求項6】前記応答関数を作成する工程は、マスクパ
    タンの線幅寸法をシミュレーション値で与える工程を含
    むことを特徴とする請求項1から4のいずれか1項に記
    載の半導体回路パタンの設計方法。
  7. 【請求項7】前記応答関数を作成する工程は、マスクパ
    タンの線幅寸法を実測値およびシミュレーション値で与
    える工程を含むことを特徴とする請求項1から4のいず
    れか1項に記載の半導体回路パタンの設計方法。
  8. 【請求項8】マスクパタンの線幅寸法を、リソグラフィ
    工程の目標とする設計寸法に対して、該当するパタンの
    両側に隣接するスペース幅寸法及びリソグラフィ工程に
    おける露光条件とを変数として、前記変数を第1と第2
    の変数の組に分け、前記第1の変数の組に関する第1の
    多項式関数をシミュレーション値から作成した後、第2
    の変数の組に関して前記第1の多項式関数の線形結合形
    により第1の応答関数を作成する工程と、前記第1の応
    答関数の予測値がマスクパタンの線幅寸法の許容範囲を
    外れるスペース幅寸法並びにリソグラフィ工程の露光条
    件を削除する工程と、前記第1の応答関数の予測値が線
    幅寸法の許容範囲内にあるスペース幅寸法及びリソグラ
    フィ工程における露光条件を変数の許容範囲として、前
    記変数を第1と第2の変数の組に分け、前記第1の変数
    の組に関する第2の多項式関数を実測値から作成した
    後、第2の変数の組に関して前記第2の多項式関数の線
    形結合形により第2の応答関数を作成する工程と、マス
    クパタンの線幅寸法と該当パタンの両側に隣接するスペ
    ース幅寸法並びにリソグラフィ工程における露光条件の
    中の1つ以上の条件にバラツキを与えて前記第2の応答
    関数に代入することにより、該当パタンの線幅寸法のバ
    ラツキを評価する工程とを備えたことを特徴とする半導
    体回路パタンの設計方法。
  9. 【請求項9】前記応答関数の作成は、1つ以上の変数を
    変数変換した後離散点を等間隔に取り、線幅寸法の実測
    値またはシミュレーション値を取得する事を特徴とする
    請求項1から8のいずれか1項に記載の半導体回路パタ
    ンの設計方法。
  10. 【請求項10】前記第1の変数の組は、リソグラフィ工
    程の焦点位置及び露光ドーズ量を含み、前記第2の変数
    の組は、線幅寸法の該当パタンに隣接するスペース幅寸
    法及びリソグラフィ工程の開口数と干渉度を含むことを
    特徴とする請求項1から9のいずれか1項に記載の半導
    体回路パタンの設計方法。
JP16491899A 1999-06-11 1999-06-11 半導体回路パタンの設計方法 Pending JP2000352809A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16491899A JP2000352809A (ja) 1999-06-11 1999-06-11 半導体回路パタンの設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16491899A JP2000352809A (ja) 1999-06-11 1999-06-11 半導体回路パタンの設計方法

Publications (1)

Publication Number Publication Date
JP2000352809A true JP2000352809A (ja) 2000-12-19

Family

ID=15802337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16491899A Pending JP2000352809A (ja) 1999-06-11 1999-06-11 半導体回路パタンの設計方法

Country Status (1)

Country Link
JP (1) JP2000352809A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6721940B2 (en) 2000-12-20 2004-04-13 Hitachi, Ltd. Exposure processing method and exposure system for the same
JP2009290150A (ja) * 2008-06-02 2009-12-10 Renesas Technology Corp 半導体装置の製造システムおよび製造方法
JP2010114444A (ja) * 2008-11-06 2010-05-20 Brion Technologies Inc リソグラフィ較正のための方法及びシステム

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6721940B2 (en) 2000-12-20 2004-04-13 Hitachi, Ltd. Exposure processing method and exposure system for the same
KR100442516B1 (ko) * 2000-12-20 2004-08-04 가부시키가이샤 히타치세이사쿠쇼 노광 방법 및 노광 시스템
JP2009290150A (ja) * 2008-06-02 2009-12-10 Renesas Technology Corp 半導体装置の製造システムおよび製造方法
JP2010114444A (ja) * 2008-11-06 2010-05-20 Brion Technologies Inc リソグラフィ較正のための方法及びシステム
US8418088B2 (en) 2008-11-06 2013-04-09 Asml Netherlands B.V. Methods and system for lithography calibration
US9009647B2 (en) 2008-11-06 2015-04-14 Asml Netherlands B.V. Methods and systems for lithography calibration using a mathematical model for a lithographic process

Similar Documents

Publication Publication Date Title
TWI694316B (zh) 基於缺陷機率的製程窗
KR100850189B1 (ko) 리소그래피에서 복수의 노출 프로세스의 효과를 평가하기 위한 방법 및 이를 기록한 컴퓨터 기록 매체
JP5414455B2 (ja) リソグラフィモデル較正のためのパターン選択
JP5191975B2 (ja) リソグラフィ較正のための方法
KR100423917B1 (ko) 마스크패턴의보정방법및보정장치
US6868355B2 (en) Automatic calibration of a masking process simulator
US6289499B1 (en) Proximity correction software for wafer lithography
US6269472B1 (en) Optical proximity correction method and apparatus
JP4427518B2 (ja) 最小寸法の計算で用いるレジスト・モデルの較正を改善する方法、プログラム製品、及び装置
CN100465971C (zh) 用于改进光学邻近校正的方法
US6918104B2 (en) Dissection of printed edges from a fabrication layout for correcting proximity effects
US6792590B1 (en) Dissection of edges with projection points in a fabrication layout for correcting proximity effects
US7448018B2 (en) System and method for employing patterning process statistics for ground rules waivers and optimization
US6425112B1 (en) Auto correction of error checked simulated printed images
US8806388B2 (en) Extraction of imaging parameters for computational lithography using a data weighting algorithm
JPH11102062A (ja) マスクデータ作成方法及びその作成装置、マスクデータ補正方法及びマスクデータ補正装置コンピュータ読み取り可能な記録媒体
KR20220140657A (ko) 컴퓨테이션 계측법 기반 샘플링 스킴
JP2012044222A (ja) リソグラフィプロセスウィンドウをシミュレートするための方法及びシステム
JP2008122929A (ja) シミュレーションモデルの作成方法
JP2002318448A (ja) 露光マスクのパターン補正方法、パターン形成方法およびプログラム
KR102655275B1 (ko) 스토캐스틱 epe에서의 sem fov 핑거프린트 및 대형 fov sem 디바이스에서의 배치 측정
CN111443569A (zh) 一种修正模型的建立方法及装置、掩模优化方法及装置
US20040049760A1 (en) Wafer process critical dimension, alignment, and registration analysis simulation tool
JP2000352809A (ja) 半導体回路パタンの設計方法
KR100688893B1 (ko) 반도체 소자의 마스크 패턴 형성 방법