JP2001085311A - 半導体回路パターンの設計方法 - Google Patents

半導体回路パターンの設計方法

Info

Publication number
JP2001085311A
JP2001085311A JP25861299A JP25861299A JP2001085311A JP 2001085311 A JP2001085311 A JP 2001085311A JP 25861299 A JP25861299 A JP 25861299A JP 25861299 A JP25861299 A JP 25861299A JP 2001085311 A JP2001085311 A JP 2001085311A
Authority
JP
Japan
Prior art keywords
width dimension
line width
function
pattern
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25861299A
Other languages
English (en)
Inventor
Akihiko Aida
明彦 合田
Akio Mitsusaka
章夫 三坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP25861299A priority Critical patent/JP2001085311A/ja
Publication of JP2001085311A publication Critical patent/JP2001085311A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】データ取得点数を増加させること無く、RSFに
よるラインパターンの仕上がり線幅CD特性の予測精度を
改善する設計方法を提供する。 【解決手段】リソグラフィ工程におけるラインパターン
の仕上がり線幅寸法を、目標とする設計寸法に対して、
該当するパターンの両側に隣接するスペース幅寸法及び
リソグラフィ工程における露光条件とを入力変数とする
応答曲面関数を用いて設計する。応答曲面関数の関数形
を、入力変数の低次項で構成した関数が、線幅寸法特性
の予測精度が許容範囲内でないとき、誤差入力変数の高
次項を選択的に付加して構成する。入力変数の中の１つ
以上の条件にばらつきを与えて前記応答関数に代入し、
該当パターンの線幅寸法のばらつきを評価する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体回路パター
ンの設計方法に関し、特にリソグラフィプロセスの仕上
がり線幅の特性予測に、実験計画法の一種である応答曲
面関数RSFを用いる場合において、データ取得点数を増
加させる事無く、高精度のRSFを作成し、リソグラフィ
プロセスのばらつき解析手法の信頼性を向上させる事が
可能となる技術に関連する。
【０００２】
【従来の技術】近年の急激なVLSI高集積化、半導体デバ
イス微細化の要求に伴い、半導体装置の微細加工は限界
に近付きつつある。その中でも特に半導体装置の製造工
程の１つであるリソグラフィプロセスでは、加工寸法が
リソグラフィの加工限界であるステッパ装置の露光光源
波長付近に到達するのに伴い、解像性を向上させ、光源
波長以下の加工寸法を達成する技術が開発されている。
同時に、半導体装置の設計寸法と加工寸法に差を生じさ
せる近接効果や、プロセス条件ばらつきに起因する加工
寸法ばらつきといった効果が顕著に現れる様になってき
た。即ち、従来からの微細加工を主眼とする技術開発に
加えて、加工寸法のばらつきや設計寸法からの差を制御
する技術が必要となってきている。
【０００３】半導体装置製造の各工程においては、プロ
セス条件や電圧印加条件等のばらつきに起因する特性ば
らつきを、RSF(応答曲面関数)を用いて解析する手法が
広く開発されている。図１にRSFによるばらつき解析の
様子を示す。横軸xは入力変数で、プロセス条件や電圧
印加条件に相当し、縦軸yは応答変数で、リソグラフィ
プロセスの加工寸法や回路の出力電圧特性に相当する。
曲線はRSFを示しており、一般的な関数式y = f(x)とい
う形で書く事が出来る。図１では入力変数と出力変数が
それぞれ１つずつの場合を表しているが、入力変数や出
力変数がそれぞれ複数の場合でも同様に論じられる。こ
のRSFにより、入力となるプロセス条件ばらつきに対す
る特性ばらつきを、モンテカルロ法等を用いて解析する
事が可能となる。このばらつき解析手法では、いかに高
精度のRSFを構成出来るかが、解析の信頼性を向上する
上で重要となる。
【０００４】RSF には汎用的に2次多項式関数形が当て
はめられるが、RSFによる特性値の予測精度が問題にな
る事がしばしばである。そこで、設計対象となる半導体
製造工程に応じて、特定の変数軸を変換したり、関数形
を変化させたりして、予測精度を改善する手法が各種提
案されている。リソグラフィプロセスのRSF は、例えば
数式１に示す様に、ラインパターンの仕上がり線幅CDを
応答変数y に取り、その変動要因であるリソグラフィプ
ロセス条件の開口数NA、干渉度σ、焦点位置d、露光ド
ーズ量E を入力変数x として、これら入力変数の多項式
関数形として表す。
【０００５】
【数１】
【０００６】さらに例えば表１に示すように、リソグラ
フィプロセス条件の範囲を特定する。ここで表１は後述
する本発明の回路パターンの設計方法における応答曲面
関数の入力変数範囲を特定するプロセス条件の数値例で
ある。
【０００７】
【表１】
【０００８】このプロセス条件範囲により、RSFの入力
変数が決められる。従って、設計対象となるCD特性値の
予測自体が意味を持つ様に、プロセス条件範囲を特定す
る必要が有る。具体的には、結像しないプロセス条件が
大部分であるような範囲であったり、結像するプロセス
条件でも極めて狭い範囲となるような値は避けるべきで
ある。表１に示した値は妥当なプロセス条件範囲を与え
る。
【０００９】そしてリソグラフィプロセス特性が本質的
に変数の高次項に依存する特徴が有る事に着目し、RSF
に高次項を導入して予測精度を改善する手法が有用であ
る。リソグラフィプロセスのRSFに4次多項式関数形を用
いて予測精度を改善する手法の例は、信学技報, SDM96-
121(1996)や、2nd IWSM Tech.Dig., pp.74-77(1997)に
記載されている。
【００１０】
【発明が解決しようとする課題】しかし上記の様な半導
体回路パターンの設計方法では、以下の様な問題が有
る。即ち、RSFを2次多項式関数形から高次多項式関数形
に拡張して作成するには、実験計画法により割り当てら
れるデータ取得点を増加させなくてはならない。例えば
孤立ラインパターンの線幅寸法を応答変数とし、入力変
数を露光条件の開口数NA、干渉度σ、焦点位置d、露光
ドーズ量Eの4変数とするRSFを作成する場合を考える。
２次多項式関数形RSF の作成の為の汎用的な実験計画法
は中心複合計画である。例えば図３には2入力変数の場
合の中心複合計画を例示しているが、4入力変数の場合
もデータ取得点の割り当て方は同様である。即ち、2次
多項式RSFの定数項を決定する各プロセス条件の中心
値、線形項を特定するcubic部（x1=±1、x2=±1の線の
交点）、2次項を特定するstar部（x1=±2、x2=±2の
点）にデータ取得点が割り当てられる。4入力変数の場
合、中心複合計画で割り当てられるデータ取得点は25点
で、2次多項式関数形のRSFで含有される15項の未定係数
を特定する事が出来る。
【００１１】だが、リソグラフィプロセスの本質的な特
性を鑑みての、高次多項式関数形の導入、特に4次多項
式関数形の選択は、RSF高精度化には有用であると同時
に不可避である。この事は、実験計画法を中心複合計画
から拡張する必要が有る事を意味している。即ち、RSF
を4入力変数の4次多項式で構成しようとすると、その項
数は70項になる。実験計画法で取得するデータ数は、RS
Fの項数以上である事が必要条件であり、中心複合計画
では、4次多項式RSFは作成する事が出来ない。
【００１２】信学技報,SDM96-121(1996)、2nd IWSM Tec
h.Dig., pp.74-77(1997)では、4次多項式関数形のRSFを
作成する為、例えば図４に示すような実験計画法を提案
している。図４も2入力変数の場合について示している
が、4入力変数の場合も同様である。即ち、各入力変数
毎に5水準のデータ点を取り、4入力変数に対しては625
点のデータ点を取る事になる。
【００１３】実験計画法で取得するデータ点の増加は、
実験のコスト増大を意味する。特に実験データを、シミ
ュレーション値では無く、実測値から得ようとすると、
その労力増加は甚大である。また、実験計画法を、各入
力変数について多水準のデータ取得点を設定するように
構成する事は、RSF高次化に対して有効なデータを与え
るプロセス条件の特定が困難である状況をも引き起こす
恐れが有る。
【００１４】したがって、この発明の目的は、RSF を用
いたばらつき解析手法をリソグラフィプロセスのライン
パターン設計に適用する際に、データ取得点数を増加さ
せる事無く、RSF によるラインパターンの仕上がり線幅
CDの特性の予測精度を改善することができる半導体回路
パターンの設計方法を提供することである。
【００１５】
【課題を解決するための手段】請求項１記載の半導体回
路パターンの設計方法は、リソグラフィ工程におけるラ
インパターンの仕上がり線幅寸法を、目標とする設計寸
法に対して、該当するパターンの両側に隣接するスペー
ス幅寸法及び前記リソグラフィ工程における露光条件を
入力変数とする応答曲面関数を用いて設計する方法であ
って、前記応答曲面関数を、前記入力変数の低次項で構
成する基底関数による仕上がり線幅寸法予測の誤差が許
容範囲を外れる場合には、前記入力変数の高次項を選択
的に付加して応答曲面関数を構成する工程と、前記入力
変数の中の１つ以上の条件にばらつきを与えて前記応答
関数に代入することにより、該当パターンの線幅寸法の
ばらつきを評価する工程とを含むものである。
【００１６】請求項１記載の半導体回路パターンの設計
方法によれば、RSFを用いたばらつき解析手法をリソグ
ラフィプロセスのラインパターン設計に適用する際に、
データ取得点数を増加させる事無く、RSFによるライン
パターンの仕上がり線幅CD特性の予測精度を改善する事
が可能となる。その結果、リソグラフィプロセスの露光
条件ばらつきに対して、本来のリソグラフィプロセス特
性を反映したラインパターンの仕上がり線幅CDばらつき
分布を与えるRSFを、少ないデータ点数で作成する事が
可能となり、リソグラフィプロセスのばらつき解析の信
頼性は向上する。
【００１７】請求項２記載の半導体回路パターンの設計
方法は、リソグラフィ工程におけるラインパターンの仕
上がり線幅寸法を、目標とする設計寸法に対して、該当
するパターンの両側に隣接するスペース幅寸法及び前記
リソグラフィ工程における露光条件を入力変数とする応
答曲面関数を用いて設計する方法であって、前記仕上が
り線幅寸法のデータ値が許容範囲から外れる前記入力変
数の条件を削除する工程と、前記応答曲面関数はその関
数形を、入力変数の低次項で構成した関数が、線幅寸法
特性の予測精度が許容範囲内でない場合には、誤差入力
変数の高次項を選択的に付加して応答曲面関数を構成す
る工程と、前記入力変数の中の１つ以上の条件にばらつ
きを与えて前記応答関数に代入することにより、該当パ
ターンの線幅寸法のばらつきを評価する工程とを含むも
のである。
【００１８】請求項２記載の半導体回路パターンの設計
方法によれば、請求項１と同様な効果のほか、RSF の予
測精度をさらに向上できる。
【００１９】請求項３記載の半導体回路パターンの設計
方法は、請求項１または請求項２において、前記応答曲
面関数を構成する工程は、リソグラフィ工程のラインパ
ターンの仕上がり線幅寸法の実測値で与える工程を含む
ものである。
【００２０】請求項３記載の半導体回路パターンの設計
方法によれば、請求項１または請求項２と同様な効果の
ほか、データ取得にシミュレーションと実測とを使い分
ける事により、高次RSFの特定に有効なプロセス条件を
特定し、高精度RSF作成に必要な実測データ収集の効率
化も実現する。
【００２１】請求項４記載の半導体回路パターンの設計
方法は、請求項１または請求項２において、応答曲面関
数を構成する工程が、リソグラフィ工程のラインパター
ンの仕上がり線幅寸法のシミュレーション値で与える工
程を含むものである。
【００２２】請求項４記載の半導体回路パターンの設計
方法によれば、請求項１、請求項２または請求項３と同
様な効果がある。
【００２３】請求項５記載の半導体回路パターンの設計
方法は、リソグラフィ工程におけるラインパターンの仕
上がり線幅寸法を、目標とする設計寸法に対して、該当
するパターンの両側に隣接するスペース幅寸法及び前記
リソグラフィ工程における露光条件を入力変数とする応
答曲面関数を用いて設計する方法であって、前記仕上が
り線幅寸法のシミュレーション値が許容範囲から外れる
前記入力変数の条件を削除する工程と、前記仕上がり線
幅寸法のシミュレーション値が許容範囲内にある前記入
力変数の条件を記録する工程と、前記許容範囲内にある
前記入力変数の条件の中で、前記仕上がり線幅寸法の特
性を決定付けるキーとなる前記入力変数の条件を特定す
る工程と、前記応答曲面関数はその関数形を、前記入力
変数の低次項で構成した関数が、線幅寸法特性の予測精
度が許容範囲内でない場合には、誤差入力変数の高次項
を選択的に付加して応答曲面関数を構成する工程と、前
記キーとなる前記入力変数の条件に相当するプロセス条
件について、前記ラインパターンの仕上がり線幅寸法の
実測値を収集する工程と、前記仕上がり線幅寸法の実測
値に対して、前記応答曲面関数を合わせるように修正す
る工程と、前記入力変数の中の１つ以上の条件にばらつ
きを与えて前記応答関数に代入することにより、該当パ
ターンの線幅寸法のばらつきを評価する工程とを含むも
のである。
【００２４】請求項５記載の半導体回路パターンの設計
方法によれば、請求項２と同様な効果がある。
【００２５】
【発明の実施の形態】以下本発明の半導体回路パターン
の設計方法について、図面を参照しながら説明する。実
施の形態１は請求項１、実施の形態２は請求項２、実施
の形態３は請求項５についてそれぞれ記述するものであ
る。
【００２６】（実施の形態１）図２は本発明の半導体回
路パターンの設計方法を適用するマスクパターンを示す
説明図である。この半導体回路パターンの設計方法は、
リソグラフィ工程におけるラインパターンの仕上がり線
幅寸法を、目標とする設計寸法に対して、該当するパタ
ーンの両側に隣接するスペース幅寸法及び前記リソグラ
フィ工程における露光条件を入力変数とする応答曲面関
数を用いて設計するものである。図２では、L/S パター
ンを例にしている(L：ライン幅、S ：スペース幅) 。図
２において、１１は設計対象とするパターン、１２は第
１の隣接パターン、１３は第２の隣接パターンである。
第１の実施の形態ではKrF ステッパ( 光源波長：248nm)
を用いた通常露光で、 L0 =0.25 μm のライン寸法を対
象とする。関数ｆがRSF を表し、応答変数CDはラインパ
ターン L0 (=0.25μm)の仕上がり線幅寸法である。入力
変数はリソグラフィプロセスのレンズ条件である開口数
NA、干渉度σと、露光条件である焦点位置d 、露光ドー
ズ量E である。これら入力変数と応答変数との依存関係
を数式１で示すように応答曲面関数ｆで表す。ｆには任
意の関数形が選択可能であるが、対象とする半導体製造
工程の特性に適合した関数形を選択する事が重要であ
る。また、スペース幅G0は固定された変数であるが、 G
0 を無限大として、孤立ラインパターンを示す事とす
る。本実施の形態によるRSF作成手法においては、この
取り扱いで一般性を損なう事は無い。
【００２７】図１には、第１の実施の形態における、応
答曲面関数ｆの作成手順を表すフロー図を示している。
ステップS11では、実験計画法に基づいて入力変数を割
り当て、RSFを作成する為のデータ取得点を決定する。
ステップS12では、実験計画法で割り当てられたデータ
取得点から、リソグラフィプロセス条件を割り当てる。
このステップまでの入力変数の割り当て、データ取得点
の決定、プロセス条件の割り当てには、例えば表１に示
すプロセス条件範囲、図３の中心複合実験計画法、或い
は図４の5水準全要因計画法を用いる。ステップS13で
は、ステップS12で割り当てられたリソグラフィプロセ
ス条件毎に、光リソグラフィシミュレーションを実行
し、RSFの応答変数であるラインパターンの仕上がり線
幅のデータを取得する。各プロセス条件毎に得られた線
幅特性のデータをステップS14で収集する。ステップS15
では、応答曲面関数ｆの基底関数として、数式２に示す
様に2次多項式関数形を選択する。
【００２８】
【数２】
【００２９】数式２は本発明の回路パターンの設計方法
における応答曲面関数を作成する際の基底関数となる２
次多項式関数形を表す式である。ここでβi は多項式の
係数である。ステップS16では、ステップS14で収集した
シミュレーションデータから、最小二乗係数計算によ
り、2次多項式関数形のRSFを特定する。ステップS17
で、RSFによる予測値とデータ値との誤差を判定し、許
容範囲内に収束していれば、ステップS19に進み、2次多
項式関数形を所望の応答曲面関数ｆとして特定する。し
かし誤差が許容範囲から外れている場合は、ステップS1
8に進み、数式３に示す、応答曲面関数に組み込まれる
高次項ΔＣＤの中で、誤差を最小化する項を選択的に付
加して、ステップS16で応答曲面関数ｆを作成し直す。
ステップS17の誤差判定が収束するまで、このステップ
を繰り返す。
【００３０】
【数３】
【００３１】数式３は、予測高精度化の為に組み込まれ
る高次項を表す式である。
【００３２】図１に示す応答曲面関数ｆの作成手順の中
で、ステップS18の高次項の選択は、数式４に示す高次
係数項の誤差評価式によって行われる。
【００３３】
【数４】
【００３４】数式４は、本発明の回路パターンの設計方
法における応答曲面関数の作成において、高次項を付加
する手順での評価基準となる関数を計算する式である。
即ち、ステップS15で基底関数として選択した2次多項式
関数形のRSFについては、係数行列Xqとシミュレーショ
ンデータベクトルYから、（１）式を用いて表される予
測値ベクトルＷq を算出し、（２）式を用いて、RSFに
よる予測値とシミュレーションデータ値との誤差評価Ｅ
q を行う。これは図１のフロー図では、最初にステップ
S17に到達した段階に相当する。ステップS17で許容範囲
内の予測誤差が得られなかった場合、（３）式に示すよ
うに、3次以上の係数行列Xhを、Xq行列のnull spaceに
投影する。Xhの中で、最大ノルムを与える列ベクトルを
dとし、これに相当する高次項を選択して応答曲面関数
ｆに付加する。これは図１のステップS18に相当する。
ステップS17での誤差判定には、新しく追加された高次
項を考慮した（４）式によって行われる。ｔはベクトル
の転置を表しており、（４）式で得られる新たなＸ
h は、ベクトルｄのnull spaceに投影された３次以上の
係数行列となる。以後、この誤差判定と高次項の付加を
繰り返し、許容誤差範囲を得た所で所望の応答曲面関数
を得る。また、図３および図４で説明した、応答曲面関
数に選択的に高次項を付加する手順については、例えば
IEEE Trans.CAD., Vol.12, No.2, pp.296-309(1993)
に、回路特性の最適設計に適用した例の詳細が記述され
ている。
【００３５】本実施の形態では、RSFを作成する為に取
得する仕上がり線幅寸法データをシミュレーション値か
ら求めているが、代りに実測値を用いても同様の手順で
ある。
【００３６】本実施の形態の回路パターンの設計法方に
よれば、リソグラフィプロセスの仕上がり線幅寸法を、
データ点数を増加させる事無く、すなわち実験計画法で
割り当てられるプロセス条件を増加させる事無く、露光
条件を入力変数とする高精度のRSFで表す事が可能とな
る。
【００３７】この様にして得られたRSFにより高精度の
リソグラフィプロセスのばらつき解析が可能となり、回
路パターン設計の信頼性を向上させる事が出来る。
【００３８】（実施の形態２）次に本発明の第２の実施
の形態である半導体回路パターンの設計方法について説
明する。設計対象は実施の形態１と同じく、図２に示す
L/Sパターンのライン寸法を対象とする。本実施の形態
でも、上記した実施の形態１の場合と同じく、RSFの応
答変数をラインパターンの仕上がり線幅寸法CD、入力変
数を開口数NA、干渉度σ、焦点位置d、露光ドーズ量Eと
した。
【００３９】図５に第２の実施の形態での応答曲面関数
ｆの作成手順を表すフロー図を示す。ステップS11から
ステップS14までは、実施の形態１で説明した図１のRSF
作成手順と同様である。ステップS14で仕上がり線幅の
シミュレーション結果を収集した後、ステップS21で、
許容範囲外の仕上がり線幅寸法を与えるプロセス条件、
実験計画点を削除する。仕上がり線幅の許容範囲は、例
えばラインパターンの目標寸法L0の±10%以内に定義す
る。ステップS15から、ステップS19で所望の応答曲面関
数ｆを得るまでの手順は図１の作成手順と同様である。
但し、数式４に示した高次係数項の評価では、データ数
はステップS11で割り当てられたデータ点数から、ステ
ップS21で削除されたデータ点数を差し引いた数にな
る。このRSF作成手順により、回路パターン設計値の許
容範囲外の仕上がり線幅寸法を与えるリソグラフィプロ
セス条件を削除する事が出来ると同時に、設計上無意味
なデータ点を省く事によって、設計値の許容範囲をカバ
ーするRSFの予測精度を向上する事が出来る。
【００４０】本実施の形態においても、RSF作成の為に
取得する仕上がり線幅寸法データはシミュレーション値
から求めているが、実測値を用いても同様の手順であ
る。
【００４１】本実施の形態の回路パターンの設計方法に
よれば、リソグラフィプロセスの仕上がり線幅寸法を、
データ点数を増加させる事無く、露光条件を入力変数と
する高精度のRSFで表す事が可能となる。特に、許容範
囲外の仕上がり線幅寸法を与えるプロセス条件を削除す
ることにより、仕上がり線幅寸法の許容範囲をカバーす
るRSFを高精度に作成する事が可能となり、設計値の許
容範囲内でのRSFの予測精度を更に向上させる事が可能
になると同時に、RSF作成に必要なデータ点数をさらに
削減する事も可能となる。
【００４２】この様にして得られたRSFにより高精度の
リソグラフィプロセスのばらつき解析が可能となり、回
路パターン設計の信頼性を向上させる事が出来る。
【００４３】（実施の形態３）次に本発明の第３の実施
の形態である半導体回路パターンの設計方法について説
明する。設計対象は実施の形態１、実施の形態２と同じ
く、図２に示すL/Sパターンのライン寸法を対象とす
る。RSFも、実施の形態１、実施の形態２と同じく、ラ
インパターンの仕上がり寸法CDを応答変数、開口数NA、
干渉度σ、焦点位置d、露光ドーズ量Eを入力変数とし
た。
【００４４】図６に本実施の形態での応答曲面関数ｆの
作成手順を表すフロー図を示す。ステップS11からステ
ップS21までは、実施の形態２で説明した図５のRSF作成
手順と同様である。ステップS21で、許容範囲外の仕上
がり線幅寸法を与えるプロセス条件を削除した後、ステ
ップS22で、許容範囲内の仕上がり線幅寸法を与えるプ
ロセス条件を記憶する。さらにステップS23では、ステ
ップS22で記憶したプロセス条件の中で、キーとなるプ
ロセス条件を特定する。キーとなるプロセス条件は、例
えば各プロセス条件が表１に示した中心値を取る点、1
つのプロセス条件が上限値または下限値で、他のプロセ
ス変数が中心値を取る点、或いは複数のプロセス条件が
上限値または下限値を取る点等が想定される。ステップ
S22及びステップS23で、許容範囲内のプロセス条件を記
憶し、キーとなるプロセス条件を特定した後、ステップ
S15から、ステップS19で所望の応答曲面関数ｆを得るま
での反復計算を行う。ステップS15からステップS19まで
の計算手順は図１および図５のRSF作成手順と同様であ
る。ステップS19でRSFを特定した後、ステップS24で仕
上がり線幅寸法の実測データを収集する。この実測デー
タ収集は、ステップS23で特定した、キーとなるプロセ
ス条件について実行する。最後にステップS25で、キー
となるプロセス条件での仕上がり線幅の実測データに対
してRSFの合わせ込みを行う。このRSF作成手順により、
回路パターン設計上無意味なデータ点を、事前にシミュ
レーション結果から省くと同時に、仕上がり線幅寸法の
許容範囲をカバーする高精度RSFの関数形を特定する事
が可能となる。さらに、シミュレーション結果よりも信
頼性が高い実測データに基づくRSF作成を、実際のRSF作
成に必要な数の実測データを取る事無く、効率的に行う
事が出来る。
【００４５】本実施の形態の回路パターンの設計方法に
よれば、リソグラフィプロセスの仕上がり線幅寸法を、
データ点数を増加させる事無く、露光条件を入力変数と
する高精度のRSFで表す事が可能となる。特に、許容範
囲外の仕上がり線幅寸法を与えるプロセス条件を削除す
ることにより、設計値の許容範囲内でのRSFの予測精度
を更に向上させる事が可能になると同時に、RSF作成に
必要なデータ点数をさらに削減する事も可能となる。
【００４６】さらに、シミュレーションによりRSFの関
数形を作成した後、キーとなるプロセス条件での実測デ
ータの合わせ込みを行う事により、実際のRSF作成に必
要な数の実測データを取得する事無く、高精度予測が可
能なRSFを効率的に作成する事が可能となる。またシミ
ュレーション結果から事前に特定したプロセス条件で、
仕上がり線幅寸法の実測値を収集する事により、実測デ
ータに基づく信頼性の高い高精度RSFを作成する事が可
能となる。この様にして得られたRSFにより高精度のリ
ソグラフィプロセスのばらつき解析が可能となり、回路
パターン設計の信頼性を向上させる事が出来る。
【００４７】
【発明の効果】請求項１記載の半導体回路パターンの設
計方法によれば、RSFを用いたばらつき解析手法をリソ
グラフィプロセスのラインパターン設計に適用する際
に、データ取得点数を増加させる事無く、RSFによるラ
インパターンの仕上がり線幅CD特性の予測精度を改善す
る事が可能となる。その結果、リソグラフィプロセスの
露光条件ばらつきに対して、本来のリソグラフィプロセ
ス特性を反映したラインパターンの仕上がり線幅CDばら
つき分布を与えるRSFを、少ないデータ点数で作成する
事が可能となり、リソグラフィプロセスのばらつき解析
の信頼性は向上する。
【００４８】請求項２記載の半導体回路パターンの設計
方法によれば、請求項１と同様な効果のほか、RSF の予
測精度をさらに向上できる。
【００４９】請求項３記載の半導体回路パターンの設計
方法によれば、請求項１または請求項２と同様な効果の
ほか、データ取得にシミュレーションと実測とを使い分
ける事により、高次RSFの特定に有効なプロセス条件を
特定し、高精度RSF作成に必要な実測データ収集の効率
化も実現する。
【００５０】請求項４記載の半導体回路パターンの設計
方法は、請求項１または請求項２において、応答曲面関
数を構成する工程が、リソグラフィ工程のラインパター
ンの仕上がり線幅寸法のシミュレーション値で与える工
程を含むものである。
【００５１】請求項４記載の半導体回路パターンの設計
方法によれば、請求項１、請求項２または請求項３と同
様な効果がある。
【００５２】請求項５記載の半導体回路パターンの設計
方法によれば、請求項２と同様な効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体回路パ
ターンの設計方法の概略手順を示すフロー図である。
【図２】本発明の回路パターンの設計方法が適用される
マスクパターンの例であるL/Sパターンにおける入力変
数と応答変数を示す図である。
【図３】本発明の回路パターンの設計方法における実験
計画法の一例で、中心複合計画を表す説明図である。
【図４】本発明の回路パターンの設計方法における実験
計画法の一例で、５水準全要因計画を表す説明図であ
る。
【図５】本発明の第２の実施の形態に係る半導体回路パ
ターンの設計方法の概略手順を示すフロー図である。
【図６】本発明の第３の実施の形態に係る半導体回路パ
ターンの設計方法の概略手順を示すフロー図である。
【図７】本発明の回路パターンの設計方法における応答
曲面関数の入力変数と応答変数との関係を示す概略図で
ある。
【符号の説明】
11 設計対象となるパターン 12 第１の隣接パターン 13 第２の隣接パターン

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 リソグラフィ工程におけるラインパター
    ンの仕上がり線幅寸法を、目標とする設計寸法に対し
    て、該当するパターンの両側に隣接するスペース幅寸法
    及び前記リソグラフィ工程における露光条件を入力変数
    とする応答曲面関数を用いて設計する方法であって、 前記応答曲面関数を、前記入力変数の低次項で構成する
    基底関数による仕上がり線幅寸法予測の誤差が許容範囲
    を外れる場合には、前記入力変数の高次項を選択的に付
    加して応答曲面関数を構成する工程と、 前記入力変数の中の１つ以上の条件にばらつきを与えて
    前記応答関数に代入することにより、該当パターンの線
    幅寸法のばらつきを評価する工程とを含む半導体回路パ
    ターンの設計方法。
  2. 【請求項２】 リソグラフィ工程におけるラインパター
    ンの仕上がり線幅寸法を、目標とする設計寸法に対し
    て、該当するパターンの両側に隣接するスペース幅寸法
    及び前記リソグラフィ工程における露光条件を入力変数
    とする応答曲面関数を用いて設計する方法であって、 前記仕上がり線幅寸法のデータ値が許容範囲から外れる
    前記入力変数の条件を削除する工程と、 前記応答曲面関数はその関数形を、入力変数の低次項で
    構成した関数が、線幅寸法特性の予測精度が許容範囲内
    でない場合には、誤差入力変数の高次項を選択的に付加
    して応答曲面関数を構成する工程と、 前記入力変数の中の１つ以上の条件にばらつきを与えて
    前記応答関数に代入することにより、該当パターンの線
    幅寸法のばらつきを評価する工程とを含む半導体回路パ
    ターンの設計方法。
  3. 【請求項３】 前記応答曲面関数を構成する工程は、リ
    ソグラフィ工程のラインパターンの仕上がり線幅寸法の
    実測値で与える工程を含む請求項１または請求項２記載
    の半導体回路パターンの設計方法。
  4. 【請求項４】 前記応答曲面関数を構成する工程は、リ
    ソグラフィ工程のラインパターンの仕上がり線幅寸法の
    シミュレーション値で与える工程を含む請求項１または
    請求項２記載の半導体回路パターンの設計方法。
  5. 【請求項５】 リソグラフィ工程におけるラインパター
    ンの仕上がり線幅寸法を、目標とする設計寸法に対し
    て、該当するパターンの両側に隣接するスペース幅寸法
    及び前記リソグラフィ工程における露光条件を入力変数
    とする応答曲面関数を用いて設計する方法であって、 前記仕上がり線幅寸法のシミュレーション値が許容範囲
    から外れる前記入力変数の条件を削除する工程と、 前記仕上がり線幅寸法のシミュレーション値が許容範囲
    内にある前記入力変数の条件を記録する工程と、 前記許容範囲内にある前記入力変数の条件の中で、前記
    仕上がり線幅寸法の特性を決定付けるキーとなる前記入
    力変数の条件を特定する工程と、 前記応答曲面関数はその関数形を、前記入力変数の低次
    項で構成した関数が、線幅寸法特性の予測精度が許容範
    囲内でない場合には、誤差入力変数の高次項を選択的に
    付加して応答曲面関数を構成する工程と、 前記キーとなる前記入力変数の条件に相当するプロセス
    条件について、前記ラインパターンの仕上がり線幅寸法
    の実測値を収集する工程と、 前記仕上がり線幅寸法の実測値に対して、前記応答曲面
    関数を合わせるように修正する工程と、 前記入力変数の中の１つ以上の条件にばらつきを与えて
    前記応答関数に代入することにより、該当パターンの線
    幅寸法のばらつきを評価する工程とを含む半導体回路パ
    ターンの設計方法。
JP25861299A 1999-09-13 1999-09-13 半導体回路パターンの設計方法 Pending JP2001085311A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25861299A JP2001085311A (ja) 1999-09-13 1999-09-13 半導体回路パターンの設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25861299A JP2001085311A (ja) 1999-09-13 1999-09-13 半導体回路パターンの設計方法

Publications (1)

Publication Number Publication Date
JP2001085311A true JP2001085311A (ja) 2001-03-30

Family

ID=17322702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25861299A Pending JP2001085311A (ja) 1999-09-13 1999-09-13 半導体回路パターンの設計方法

Country Status (1)

Country Link
JP (1) JP2001085311A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008510260A (ja) * 2004-08-13 2008-04-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 光ディスク記録パラメータを決定するための方法および装置
JP2009290150A (ja) * 2008-06-02 2009-12-10 Renesas Technology Corp 半導体装置の製造システムおよび製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008510260A (ja) * 2004-08-13 2008-04-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 光ディスク記録パラメータを決定するための方法および装置
JP2009290150A (ja) * 2008-06-02 2009-12-10 Renesas Technology Corp 半導体装置の製造システムおよび製造方法

Similar Documents

Publication Publication Date Title
JP6735794B2 (ja) モデルベースのプロセスシミュレーション方法
US6425117B1 (en) System and method for performing optical proximity correction on the interface between optical proximity corrected cells
Otto et al. Automated optical proximity correction: a rules-based approach
US6560766B2 (en) Method and apparatus for analyzing a layout using an instance-based representation
JP5016585B2 (ja) リソグラフィプロセスウィンドウをシミュレートするための方法及びシステム
JP5191975B2 (ja) リソグラフィ較正のための方法
JP5596969B2 (ja) リソグラフィプロセスウィンドウ最大化光近接効果補正のための方法及びシステム
TWI463245B (zh) 用於全晶片之光源及遮罩最佳化的圖案選擇
TWI519902B (zh) 梯度爲基的圖案及評估點選擇
TWI524152B (zh) 藉由投影光學件之包含光操控之圖案相關近似匹配／調諧
US6507931B2 (en) Semiconductor integrated circuit designing method and system
TWI448824B (zh) 執行分解用於雙面圖案化技術的圖案之方法、程式產品與裝置
JPH11102062A (ja) マスクデータ作成方法及びその作成装置、マスクデータ補正方法及びマスクデータ補正装置コンピュータ読み取り可能な記録媒体
TW202121062A (zh) 基於缺陷機率分佈和臨界尺寸變異的微影技術改進
US20180196349A1 (en) Lithography Model Calibration Via Genetic Algorithms with Adaptive Deterministic Crowding and Dynamic Niching
US20230325575A1 (en) Method of manufacturing semiconductor device and system for same
JP2000098584A (ja) マスクパタ―ン補正方法及びマスクパタ―ン補正プログラムを記録した記録媒体
JP2005062750A (ja) Ｏｐｃを用いたパターン寸法の補正方法及び検証方法、該補正方法を用いて作成されたマスク及び半導体装置、並びに該補正方法を実行するシステム及びプログラム
US20030088837A1 (en) Verification utilizing instance-based hierarchy management
US10691869B2 (en) Pattern-based optical proximity correction
JP7443501B2 (ja) 欠陥確率分布および限界寸法変動に基づくリソグラフィ改良
JP2001085311A (ja) 半導体回路パターンの設計方法
US9857693B1 (en) Lithography model calibration via cache-based niching genetic algorithms
CN116710843A (zh) 用于自由形状的光学邻近校正
Yan et al. Architecture of a post-OPC silicon verification tool