CN100520647C - 基板处理方法 - Google Patents

基板处理方法 Download PDF

Info

Publication number
CN100520647C
CN100520647C CNB2007101630592A CN200710163059A CN100520647C CN 100520647 C CN100520647 C CN 100520647C CN B2007101630592 A CNB2007101630592 A CN B2007101630592A CN 200710163059 A CN200710163059 A CN 200710163059A CN 100520647 C CN100520647 C CN 100520647C
Authority
CN
China
Prior art keywords
processing
process chamber
substrate
processed substrate
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007101630592A
Other languages
English (en)
Other versions
CN101158852A (zh
Inventor
窪田茂
坂野真治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101158852A publication Critical patent/CN101158852A/zh
Application granted granted Critical
Publication of CN100520647C publication Critical patent/CN100520647C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种基板处理方法以及存储程序的存储介质，当对晶片进行连续地搬送处理时，在不降低生产能力的状态下，可以防止对晶片的无效搬送。在测定处理前的表面外形轮廓时，首先进行第一次前馈计算，从其结果得到的处理参数的值判断出在容许范围内的处理室。然后，仅对在容许范围内的处理室进行晶片的搬送，将晶片搬送至上述处理室的跟前，进行反映有上述处理室中的刚处理完成的处理的反馈计算结果的第二次前馈计算，根据该结果计算出的处理参数进行晶片的处理。由此在连续搬送处理被处理基板时，可以不导致生产能力的下降，并防止对被处理基板的无效搬送。

Description

基板处理方法
技术领域
本发明涉及对半导体晶片等被处理基板的表面实施蚀刻处理等规定的处理的基板处理方法以及存储程序的存储介质。
背景技术
近年来，随着半导体集成电路中设计规则的微细化的推进，对半导体晶片(以下简称“晶片”)的表面上形成的电路图形的尺寸也要求更高的精度，特别是在对多个晶片进行连续处理的情况下，例如，由于处理室内的状态缓慢变化，表面上形成的电路图形的尺寸也发生微妙的变动，所以为了以更高的精度得到目标处理结果，在有些情况下需要对处理参数的值进行略微调整。
作为修正像这样处理结果变动的方法，有以下方法，例如在处理前测定晶片上形成的目标元件的尺寸，进行为了得到目标形状的处理参数的值的前馈计算，同时在处理后测定目标元件的尺寸，进行反馈该结果的反馈计算(例如参照专利文献1，2)。在这样的前馈计算中，通过反映反馈计算的结果，在后面的晶片处理中，能够使用根据反馈计算做出调整后的处理参数进行处理。
专利文献1：日本专利2001-143982号公报
专利文献2：日本专利2002-208544号公报
然而，当在实行晶片处理的处理室与测定在晶片表面上形成的目标元件的尺寸的测定室之间搬送晶片的同时连续进行晶片的处理时，从提高生产能力的观点，优选即使是在处理室中的晶片处理完成之前，也应进行下一个晶片的测定处理，将晶片搬送到处理室。
但是，在现有的前馈计算中，由于反映了通过反馈计算得到的结果，所以如果在处理室进行晶片处理期间向处理室逐个进行晶片的搬送，则由于该晶片的搬送与反馈计算的时间，会产生在没有反映刚处理完成的晶片处理的反馈计算的状态下前馈计算已经进行完成的情况。
例如，当在处理室中进行第一晶片处理期间，将接着的第二晶片搬送到测定室测定目标元件的尺寸，如果在该时间进行前馈计算，就会在没有反映基于刚处理完成的第一晶片的处理的反馈计算结果的状态下进行前馈计算。这样，就会使前馈计算的精度下降。
在这种情况下，例如虽然可以在基于处理室中的刚处理完成的第一晶片的处理的反馈计算完成之后再将下一个第二晶片搬送到测定室，进行前馈计算，但是，像这样每次在一个晶片被处理之后的测定完成时搬送下一个晶片进行处理前的测定，就会使生产能力显著下降。
另一方面，使前馈计算的时间尽量晚，例如将晶片搬送到处理室跟前(例如负载锁定室)，在该时间实行前馈计算时，在该前馈计算的时刻如果知道了处理参数的值(例如蚀刻时间)超出了容许值范围，则不能进行该处理室中的蚀刻处理，所以存在无效的晶片搬送处理的问题。
发明内容
在此，本发明适鉴于上述问题而完成的，其目的是提供一种可以当连续搬送被处理基板并对其进行处理时，不降低生产能力并防止出现对被处理基板的无效搬送，而且能够提高通过前馈计算计算出的处理参数的调整精度的基板处理方法以及存储有程序的存储介质。
为了解决上述课题根据本发明的观点，提供一种基板处理方法，其是具备基于规定的处理参数对被处理基板进行处理的处理室、和测定所述被处理基板的处理前后的表面外形轮廓的测定室的基板处理装置的基板处理方法，其特征在于，包括：处理前测定工序，在所述测定室中测定所述被处理基板处理前的表面外形轮廓；第一计算工序，在开始向所述处理室搬送所述被处理基板之前，根据所述处理前的表面外形轮廓的测定值计算出达到目标表面外形轮廓的处理参数的值；判定工序，判定计算出的处理参数的值是否在预先设定的允许范围内；第二计算工序，当在所述判定工序中判定是在所述容许范围内时，在从开始向所述处理室搬送所述被处理基板至将所述被处理基板搬入到处理室期间，根据基于由所述处理室中刚处理完成的被处理基板得到的处理后的表面外形轮廓的测定值的调整值，与所述处理前的表面外形轮廓的测定值，重新计算出达到目标的表面外形轮廓的处理参数值；以及处理工序，将所述被处理基板搬入所述处理室，根据第二计算工序中计算出的处理参数的值进行处理。
为了解决上述课题根据本发明的另一观点，提供一种存储程序的计算机可读取存储介质，其特征在于：所述程序用于进行基板处理装置的基板处理，所述基板处理装置具备基于规定的处理参数对被处理基板进行处理的处理室、和测定所述被处理基板的处理前后的表面外形轮廓的测定室，在计算机中，程序具有：处理前测定步骤，在所述测定室中测定所述被处理基板的处理前的表面外形轮廓；第一计算步骤，在开始向所述处理室搬送所述被处理基板之前，根据所述处理前的表面外形轮廓的测定值计算出达到目标表面外形轮廓的处理参数的值；判定步骤，判定计算出的处理参数的值是否在预先设定的允许范围内；第二计算步骤，当在所述判定步骤中判定是在所述容许范围内时，在从开始向所述处理室搬送所述被处理基板到将所述被处理基板搬入所述处理室期间，根据基于由所述处理室中刚处理完成的被处理基板得到的处理后的表面外形轮廓的测定值的调整值，与所述处理前的表面外形轮廓的测定值，重新计算出达到目标的表面外形轮廓的处理参数值；以及处理步骤，将所述被处理基板搬入所述处理室，根据第二计算步骤中计算出的处理参数的值进行处理。
根据如上所述的本发明，通过第一次处理参数的计算(第一计算)判断该处理参数的值是否在容许范围内，由此，由于已经预测是否应该进行向处理室搬送被处理基板，在此基础上向该处理室进行将被处理基板的搬送，所以能够防止现有技术中那样，将被处理向被处理基板搬送之后而处理参数的值超出了容许范围，不能进行处理的情况。由此，可以防止对被处理基板的无效搬送。而且，在第二次处理参数的计算(第二计算)中，由于可以求出反映了基于处理室中的紧接着的前一处理的调整值的处理参数的值，所以能够提高处理参数的调整精度。而且，由于在第一次前馈计算(第一计算)中计算出的处理参数实际上并不是为了进行被处理基板的处理而计算值，所以对于处理前的表面外形轮廓的测定，是可以在进行紧接着的前一个被处理基板的处理期间进行，从而能够在不使生产能力下降的状态下进行基板搬送处理。
进一步，在上述处理室中的处理完成之后，将上述被处理基板搬入上述测定室，进行测定处理后的表面外形轮廓的处理后测定工序，和根据上述处理后的表面外形轮廓的测定值计算出用于调整处理参数的值的调整值的调整值计算工序。由此，由于在接下来的被处理基板的处理中，可以求出反映有最新调整值的处理参数的值，所以能够提高处理参数的调整精度。
另外，表面外形轮廓，例如是在上述被处理基板上形成的目标元件的尺寸，处理参数例如是所述被处理基板的处理时间。
为了解决上述课题根据本发明的另一观点，提供一种基板处理方法，其是具备基于规定的处理参数对被处理基板进行处理的多个处理室、和测定所述被处理基板的处理前后的表面外形轮廓的测定室的基板处理装置的基板处理方法，其特征在于，包括：处理前测定工序，在所述测定室中测定所述被处理基板处理前的表面外形轮廓；第一计算工序，在开始向所述处理室中的任意一个搬送所述被处理基板之前，对每个所述处理室根据所述处理前的表面外形轮廓的测定值计算出达到目标表面外形轮廓的所述处理参数的值；判定工序，分别判定对每个所述处理室计算出的处理参数的值是否在预先设定的允许范围内；第二计算工序，当存在有在所述判定工序中被判定为在所述容许范围内的处理室时，在从开始向这些处理室中的任意一个搬送所述被处理基板到将所述被处理基板搬入该处理室期间，根据基于由该处理室中刚处理完成的被处理基板得到的处理后的表面外形轮廓的测定值的调整值，与所述处理前的表面外形轮廓的测定值，重新计算出达到目标的表面外形轮廓的处理参数值；以及处理工序，将所述被处理基板搬入该处理室，根据第二计算工序中计算出的处理参数的值进行处理。
为了解决上述课题根据本发明的另一观点，提供一种存储程序的计算机可读取存储介质，一种存储有程序的计算机可读取存储介质，其特征在于：所述程序用于进行基板处理装置的基板处理，所述基板处理装置具备基于规定的处理参数对被处理基板进行处理的多个处理室、和测定所述被处理基板的处理前后的表面外形轮廓的测定室，在计算机中，程序具有：处理前测定步骤，在所述测定室中测定所述被处理基板处理前的表面外形轮廓；第一计算步骤，在开始向所述处理室中的任意一个搬送所述被处理基板之前，对每个所述处理室根据所述处理前的表面外形轮廓的测定值计算出达到目标表面外形轮廓的处理参数的值；判定步骤，分别判定对每个所述处理室计算出的处理参数的值是否在预先设定的允许范围内；第二计算步骤，当存在有在所述判定步骤中被判定为在所述容许范围内的处理室时，在从开始向这些处理室中的任意一个搬送所述被处理基板到将所述被处理基板搬入该处理室期间，根据基于由该处理室中刚处理完成的被处理基板得到的处理后的表面外形轮廓的测定值的调整值，与所述处理前的表面外形轮廓的测定值，重新计算出达到目标的表面外形轮廓的处理参数值；以及处理步骤，将所述被处理基板搬入所述处理室，根据第二计算步骤中计算出的处理参数的值进行处理。根据如上所述的本发明，通过第一次处理参数的计算(第一计算)每个处理室计算出处理参数的值，判断各处理参数的值是否在容许范围内，由此，在向各处理室搬送被处理基板之前可以判断是否应该进行该搬送处理，由于可以只向被判定为容许范围内的处理室搬送被处理基板。所以可以防止对被处理基板的无效的搬送处理。另外，在第二次处理参数的计算(第二计算)中，因为可以求出反映出调整值的处理参数的值，上述调整值是基于在将要对这些被处理基板进行处理的处理室中的紧接着的前一个处理的调整值，所以能够提高处理参数的调整精度。
为了解决上述课题根据本发明的另一观点，提供一种基板处理方法，其是具备基于规定的处理参数对被处理基板进行处理的多个处理室、和测定所述被处理基板的处理前后的表面外形轮廓的测定室的基板处理装置的基板处理方法，其特征在于，包括：处理前测定工序，在所述测定室中测定所述被处理基板处理前的表面外形轮廓；第一计算工序，在开始向所述处理室中的任意一个搬送所述被处理基板之前，对每个所述处理室根据所述处理前的表面外形轮廓的测定值计算出达到目标表面外形轮廓的所述处理参数的值；第一判定工序，分别判定对每一个所述处理室计算出的处理参数的值是否在预先设定的允许范围内；第二计算工序，当存在有在所述第一判定工序中被判定为在所述容许范围内的处理室时，在从开始向这些处理室中的任意一个搬送所述被处理基板到将所述被处理基板搬入该处理室期间，根据基于由该处理室中刚处理完成的被处理基板得到的处理后的表面外形轮廓的测定值的调整值，与所述处理前的表面外形轮廓的测定值，重新计算出达到目标的表面外形轮廓的处理参数值；第二判定工序，判定在所述第二计算工序中计算出的处理参数的值是否在预先设定的允许范围内；以及处理工序，当在所述第二判定工序中判定为在所述容许范围内时，将所述被处理基板搬入该处理室，基于所述第二计算工序中计算出的处理参数进行处理，当在所述第二判定工序中判定为超出所述容许范围时，将所述被处理基板搬送到在所述第一判定工序被判定为是在所述容许范围内的其它处理室，通过所述第二计算工序重新计算处理参数的值，对所述被处理基板进行处理。
根据如上所述的发明，即使是在第二计算工序中重新计算出处理参数的值时，在第二判定工序中也要判定该处理参数的值是否在预先设定的允许范围内，在超过容许范围的情况下，由于仅对在第一判定中处理参数的值在容许范围内的其它处理室搬送被处理基板，所以能够防止对被处理基板的无效搬送。
为了解决上述课题根据本发明的另一观点，提供一种基板处理方法，一种基板处理方法，其是具备对被处理基板进行蚀刻处理的多个处理室、和测定所述被处理基板的处理前后的目标元件的尺寸的测定室的基板处理装置的基板处理方法，其特征在于，包括：第一计算工序，在开始向所述处理室中的任意一个搬送所述被处理基板之前，对每个所述处理室根据所述处理前的目标元件的尺寸的测定值计算出达到目标尺寸的蚀刻时间；判定工序，分别判定对每个所述处理室计算出的蚀刻时间是否在预先设定的允许范围内；第二计算工序，当存在有在所述判定工序中被判定为在所述容许范围内的处理室时，在从开始向这些处理室中的任意一个搬送所述被处理基板到将所述被处理基板搬入该处理室期间，根据基于由该处理室中刚被蚀刻处理的被处理基板得到的处理后的目标元件的尺寸的测定值的调整值，与所述处理前的目标元件的尺寸的测定值，重新计算出达到目标尺寸的蚀刻时间；以及处理工序，将所述被处理基板搬入该处理室，根据第二计算工序中计算出的蚀刻时间进行蚀刻处理。
根据本发明，能够提供一种当连续搬送被处理基板时，在不导致生产能力下降的情况下，防止对被处理基板的无效搬送，并且可以提高通过前馈计算所计算出的处理参数的调整精度的基板处理方法以及存储程序的存储介质。
附图说明
图1是表示本发明的实施方式中的基板处理装置的构成例的截面图。
图2是表示图1所示的控制部的构成例的方框图。
图3是表示图2所示的表面外形轮廓的数据表的例子的示意图。
图4是表示图2所示的处理参数的数据表的例子的示意图。
图5是表示图2所示的计算用数据的数据表的例子的示意图。
图6是表示图2所示的判定用数据的数据表的例子的示意图。
图7是表示本发明的实施方式中的晶片表面上形成的目标元件的例子的模式图。
图8是表示本实施方式中的各处理室蚀刻量与时间(晶片的处理枚数)的关系的图。
图9A是表示本实施方式中晶片处理的具体例的流程图。
图9B是接着图9A表示晶片处理的具体例的流程图。
图9C是接着图9B表示晶片处理的具体例的流程图。
图10是用于说明本实施方式的晶片处理中晶片的流动与第一次前馈计算的时间的示意图。
图11是用于说明本实施方式的晶片处理中晶片的流动与第二次前馈计算的时间的示意图。
图12是用于说明本实施方式的晶片处理中晶片的流动与反馈计算的时间的示意图。
符号说明：
100 基板处理装置
110A、110B 真空处理单元
120 搬送单元
132A～132C 盒式台
134A～134C 盒式容器
136A～136C 闸阀
137 定向器
138 旋转载置台
139 光学传感器
140A、140B 处理室
142A、142B 载置台
144A、144B 闸阀
150A、150B 负载锁定室
152A、152B 闸阀
154A、154B 缓冲用载置台
156A、156B 缓冲用载置台
160 共用搬送装置
162 基台
170A、170B 个别搬送机构
172A、172B 镐
200 搬送室
300 测定室
400 控制部
410 CPU
420 存储器
430 显示装置
440 输入输出装置
450 报知装置
460 各种控制器
470 程序存储装置
480 数据存储装置
482 表面外形轮廓的数据表
484 处理参数的数据表
486 计算用数据的数据表
488 判定用数据的数据表
W 晶片
具体实施方式
下面使用附图详细说明适合本发明的实施方式。并且，在本说明书与附图中，对于实质上具有相同功能结构的构成要素都赋予同样的符号，其重复说明予以省略。
(基板处理装置的结构例)
首先，参照附图，对本发明实施方式的基板处理装置的结构例加以说明。这里，是以在搬送室中至少连接有一个以上真空处理单元的基板处理装置为例进行说明。图1是表示本发明实施方式中的基板处理装置的大致构成的截面图。
基板处理装置100具有对被处理基板例如半导体晶片(以下简称“晶片”)W进行成膜处理、蚀刻处理等各种处理的一个或者两个以上的真空处理单元110，以及对于该真空处理单元110将晶片W搬出或者搬入的搬送单元120。搬送单元120具有搬送晶片W时共用的搬送室200。
在图1中表示的是例如将两个真空处理单元110A、110B配置在搬送单元120的侧面。各真空处理单元110A、110B分别具有处理室140A、140B和与上述处理室分别相连接设置的构成为可抽真空结构的负载锁定室150A、150B。各真空处理单元110A、110B在各处理室140A、140B中对于晶片W进行同种处理、例如蚀刻处理。
例如各处理室140A、140B作为等离子体处理装置构成，其分别对配置于其内部的兼用作载置台142A、142B的电极施加高频电力，同时向处理室140A、140B供给处理气体，并等离子体化，对晶片的表面实施等离子体蚀刻处理。并且，处理室的结构并不局限于此。而且，如图1所示，是对设置有两个具有处理室的真空处理单元的情况进行的说明，但也不限于此，也可以设置三个以上具有处理室的真空处理单元。
上述搬送单元120的搬送室200，例如是由使N2等非活泼气体、清洁空气循环的截面大致为矩形的箱体构成。在构成搬送室200的截面大致为矩形的长边的一个侧面上，并排设置有多个盒式台132A～132C。这些盒式台132A～132C作为装载盒式容器134A～134C的被处理基板待机端口(port)发挥功能。在图1中，例如列举的是可以将三台盒式容器134A～134C分别一台一台装载到各盒式台132A～132C中的例子，但盒式台与盒式容器的数目并不局限于此。例如可以是1台或2台，也可以是4台以上。
在各盒式容器134A～134C中，例如是多层、等间距地装载收容有最多25枚晶片W，内部充满N2的密封结构。而且，搬送室200是可以通过闸阀136A～136C向其内部搬出搬入晶片W的结构。
在搬送室200内，设置有沿着其长边方向(图1中所示箭头方向)搬送晶片W的共用搬送装置(大气侧搬送机构)160，该共用搬送装置160，例如固定于基台162上，该基台162例如是在搬送室200内的中心部沿长边方向设置的图中没有表示出的导向轨上，可以通过线型驱动装置滑动移动的结构。共用搬送装置160例如可以是如图1所示的设置有2个镐(pick)的双臂结构，也可以是设置有一个镐的单臂结构。
在构成搬送室的截面大致为矩形的长边的另一个侧面上，上述2个负载锁定室150A、150B的底端，分别通过形成为可开闭结构的闸阀(大气侧闸阀)152A、152B相连接。各负载锁定室150A、150B的前端，分别通过闸阀(真空侧闸阀)144A、144B与上述处理室140A、140B相连接。
各负载锁定室150A、150B内，分别设置有临时装载晶片W使其待机的一对缓冲用载置台154A、156A及154B、156B。这里将搬送室一侧的缓冲用载置台154A、154B作为第一缓冲用载置台，相反一侧的缓冲用装载台156A、156B作为第二缓冲用载置台。而且，在两缓冲用载置台154A、156A之间以及154B、156B之间，设置有由可以伸缩、旋转以及升降的多关节臂构成的个别搬送机构(真空侧搬送机构)170A、170B。
在这些个别搬送机构170A、170B的前端，设置有镐172A、172B。使用该镐172A、172B可以在第一、第二两缓冲用载置台154A、156A以及154B、156B之间进行晶片W的收付移动。并且，将晶片W从负载锁定室150A、150B向处理室140A、140B内的搬出搬入，可以分别使用上述个别搬送机构170A、170B进行。
在搬送室200的一个端部，即构成截面大致为矩形的短边的一个侧面上，设置有作为晶片W的定位装置的定向器(orienta)(预定位调整台pre-alignment stage)137，定向器137例如在其内部设置有旋转载置台138和对晶片W周围边缘部进行光学检测的光学传感器139，检测晶片W的定位平面与槽口等，进行位置的契合。
在搬送室200的另一个端部，即构成截面大致为矩形的短边的另一侧面上，设置有用于测定晶片表面外形轮廓的测定室300。例如如图3所示，当对晶片表面形成的被蚀刻材料E，利用规定的保护膜图形M进行保护并进行修剪蚀刻(trim etching)时，将由被蚀刻材料E构成的目标元件的宽度的微小尺寸(CD值(critical dimension临界尺寸))作为晶片表面外形轮廓进行测定。作为晶片表面外形轮廓，除了CD值等目标元件的微小尺寸之外，例如还可以列举蚀刻材料的膜厚、蚀刻形状、蚀刻速度、及它们的均匀性等。
测定室300，例如由光波散乱测量法(scatterometry)、数字光学轮廓法(Optical Digital Profilometry)等椭圆偏光法(Ellipsometry)，对晶片的表面外形轮廓进行测定。具体地，例如在测定室300内设置有装载晶片的载置台，具有向该载置台上的晶片照射光的光源、接受其反射光的受光部、以及根据该反射光测定表面外形轮廓的测定部。
上述各处理室140A、140B，测定室300，定向器137，各搬送机构160、170等各部分，是基于来自控制部400的控制信号被控制。控制部400基于规定的程序对各部分进行控制，由此执行对晶片的处理。
(控制部的构成例)
接着，参照附图对控制部400的构成例加以说明。图2是表示控制部400的构成例的方框图。如图2所示，控制部400具备：构成控制部本体的CPU(中央处理器)410，CPU410为了执行对各部的控制处理、数据处理等所使用的ROM(只读存储器)、RAM(随机存取存储器)等存储器420，由显示操作画面或者选择画面的液晶显示器等构成的显示装置430，由用于操作员进行各种数据的输出输入的操作面板等构成的输入输出装置440，例如由警告器等报警器构成的报知装置450，以及用于使CPU410能够对基板处理装置100的各部进行控制的各种控制器460。
进一步，控制部400还具备：存储有CPU410执行的各种程序的程序存储装置470，存储有用于进行CPU410执行的控制处理、数据处理等的数据的数据存储装置480。并且，程序存储装置470、数据存储装置480，例如由存储器及硬盘等构成。CPU410根据需要从程序存储装置470或者数据存储装置480读取必要的程序或者数据，进行控制处理或者数据处理。
上述CPU410分别通过控制总线、系统总线、数据总线等总线与存储器420、显示装置430、输入输出装置440、报知装置450、各种控制器460、程序存储装置470、数据存储装置480电连接。
在各种控制器460中，除了包括测定室300、共用搬送装置160、个别搬送机构170A、170B、定向器137的控制器之外，还包括用于对各处理室140A、140B的各部分进行控制的控制器。并且，各处理室140A、140B的控制，也可以是在每个处理室140A、140B中设置控制部进行控制。在这种情况下，上述控制部400与各处理室140A、140B的控制部相连接，在进行数据或者信号的交接的同时，控制基板处理装置100。
程序存储装置470中存储有：用于控制共用搬送装置160、个别搬送机构170A、170B等进行晶片搬送的晶片搬送程序；用于在测定室300中控制各部进行晶片表面外形轮廓的测定的测定程序；以及用于根据各处理室140A、140B中的例如数据表484中存储的处理参数(处理条件)对各部分进行控制，从而对晶片实行蚀刻处理等规定的处理的晶片处理程序。此外，还存储有用于进行前馈计算、反馈计算、处理参数的判定处理等必要的计算或者处理的程序。并且，控制部400根据需要读取上述各程序，对基板处理装置100的各部进行控制，由此进行后述的晶片处理(例如图9A～图9C的处理)。
数据存储装置480中，例如存储有后述的前馈计算、反馈计算、晶片的处理等中使用的数据。具体的说，如图2所示，在数据存储装置480中，设置有表面外形轮廓的数据表482、处理参数的数据表484、计算用数据的数据表486、判定用数据的数据表488等。
在表面外形轮廓的数据表482中，例如如图3所示，对于每个晶片存储有由测定室300测定的处理前后的表面外形轮廓。在处理参数的数据表484中，例如如图4所示，存储有用于每个处理室140A、140B实行晶片处理的参数值。并且，处理前的表面外形轮廓，是用于前馈计算中处理参数的自动计算，处理后的表面外形轮廓，是用于调整反馈计算中的处理参数值的调整值的自动计算。
处理参数，例如如图4所示，可以列举蚀刻时间，处理室内的压力，供给到处理室内的气体的流量，施加于电极的高频电力等。当在前馈计算中自动计算处理参数的值时，可以将上述多个处理参数全部计算出来进行更新，也可以计算出任意的一个或两个以上的组合进行更新，其它的参数可以不更新。例如可以仅自动地计算并更新蚀刻时间。
在计算用数据的数据表486中，例如如图5所示，存储有用于计算前馈计算中使用的蚀刻量的计算式，用于计算处理参数的值的计算式，以及用于计算反馈处理中使用的调整值的计算式等用于进行各种计算的计算式。而且，存储有反馈计算中所计算的调整值等。
在判定用数据的数据表488中，例如如图6所示，存储有用于判定前馈计算中计算出的处理参数的值是否在规定的调整容许范围内所必要的数据以及判定结果等。具体地说，存储有对每个处理室140A、140B设定的处理参数的值(例如蚀刻时间)的调整容许范围的数据，每个处理室140A、140B的判定结果等。作为判定结果，有对后述的晶片表面外形轮廓的测定之后立即实行的第一判定的判定结果，在紧接着对晶片进行的处理之前实行的第二判定的判定结果。作为这些判定结果，例如当前馈计算中得到的处理参数的值在调整容许范围内时，判定结果存储为OK，在超出调整容许范围的情况下，判定结果存储为NG。
并且，上述各数据表482、484、486、488等中存储的数据，可以由操作员通过对操作面板等的输入输出装置440的操作，进行自由的设定与编辑。
(处理室中实行的晶片处理)
接着，对各处理室140A、140B中进行的晶片处理加以说明。并且，如上所述，在本实施方式的各处理室140A、140B中分别进行同样的处理。作为这里的晶片处理，例如如图7所示，列举出对晶片表面形成的被蚀刻材料E，由规定的保护膜图形M进行保护并进行修剪蚀刻的情况。
在使用同样的处理参数值连续进行这样的蚀刻处理的情况下，蚀刻的量对于全部的晶片都应该是一定。然而，在实际的蚀刻处理中所得到的蚀刻量，存在由于蚀刻处理的重复进行，主要是由于处理室内的状态发生缓慢变化由此引起的蚀刻量随时间而变化的倾向。而且，例如当实行部件的更换以及处理室内的清理等维修后，由于其前后处理室内的状态改善，而引起移位(shift)变化。
例如如图8所示，在连续实行晶片的处理时，蚀刻量有缓慢减小的倾向。而且，通过进行定期的维修，其维修前后有移位变化的倾向。
但是，在设置有多个处理室的情况下，由于各处理室所具有的特性不同(例如侵蚀的速度不同等)，晶片处理的开始及终了的时刻不同，会产生各个处理室的蚀刻量变化各不相同的倾向。例如在图8中表示的是各处理室140A、140B的蚀刻量的变化倾向。在图8中分别以虚线表示可以实行关于各处理室140A、140B的蚀刻处理的容许范围WA、WB，例如在时间tp，对于处理室140A，由于在容许范围WA内，所以能够实行侵蚀处理，于此相对的，对于处理室140B，由于超出了容许范围WB，所以不能实行侵蚀处理。
因此，在本实施方式中，在进行晶片的连续处理的情况下通常为了能够达到所希望的处理结果，需要进行自动修正由于上述蚀刻量的随时间变化以及移位变化等产生的影响的前馈计算以及反馈计算。
(前馈计算)
这里，首先对蚀刻处理前进行的前馈计算进行说明。在前馈计算中，在蚀刻处理前对由被蚀刻材料E构成的目标元件的宽度的微小尺寸(CD值)Dbef进行测定，由该处理前的CD值Dbef，自动地计算为了达到作为处理结果的目标元件的宽度的目标尺寸(目标CD值)Dtag的处理参数的值。这里的处理参数是构成用于控制处理室的各部的处理条件的参数，例如可以列举出侵蚀时间，处理气体的流量，对电极施加的高频电力，处理室内的压力等。
以下对这样的前馈计算的具体计算例加以说明。首先，根据处理前测定的CD值Dbef与目标CD值Dtag求出蚀刻量。具体地例如通过如下式(1)计算。
D＝Dbef-Dtag+ΔD               (1)
上述式中的ΔD，是后述的反馈计算中得到的蚀刻量的调整值ΔD。该调整值ΔD是为了将反馈计算的结果在前馈计算中反映出来而加在前馈计算中的值。由此，即使在蚀刻量随时间变化的情况下，由于能够通过调整值ΔD使调整处理参数的值(例如蚀刻时间)被调整，所以通常可以得到所希望的蚀刻量，因此能够达到目标CD值。
根据这样得到的蚀刻量D求出蚀刻时间t。具体地说，例如利用蚀刻量与蚀刻时间的相关关系求出与蚀刻量D相对应的蚀刻时间t。并且，蚀刻量与蚀刻时间的相关关系，可以是预先通过实验等求得的计算式(函数)，也可以是多个蚀刻量和与该蚀刻量对应的蚀刻时间的相关数据。此时，在修剪蚀刻中，如图7所示，由于由被蚀刻材料E构成的元件的两侧面同时被蚀刻，所以这里的蚀刻量(修整量)是认为蚀刻速度变成原来的2倍时求出的蚀刻量与蚀刻时间。由这样所得到的蚀刻时间对晶片进行蚀刻处理。
而且，例如通过判定由前馈计算所计算出的蚀刻时间是否在预先设定的调整容许范围内，由此能够判定能否在该处理室内进行处理(是否应该向该处理室内搬送晶片)。就是说，因为由前馈计算得到的蚀刻时间，是反映了由反馈计算所得到的调整值ΔD的蚀刻时间，所以当调整值ΔD大时，可能出现超出了预先设定的容许范围而不能进行蚀刻处理的情况。而且，认为当由于调整值ΔD大，引起蚀刻时间的变动太大时，可能会有某种异常发生。
所以，当蚀刻时间在调整容许范围内时，判定结果为OK，实行蚀刻处理，在蚀刻时间超出调整容许范围的情况下，判定结果为NG，不进行蚀刻处理。
(反馈计算)
接着，对蚀刻处理后进行的反馈计算加以说明。在反馈计算中，在蚀刻处理后测定被蚀刻材料E的目标元件的CD值Daft，根据该CD值Daft与目标CD值Dtag的差自动地计算出蚀刻量的调整值ΔD。具体地例如通过如下式(2)计算。
ΔD＝Daft-Dtag                  (2)
调整值ΔD最初为0，而且，在进行了处理室内的清理或者部件的更换等维修的情况下再次重置为0。这是由于通过维修处理室内的状态被改善，没有必要在此之后马上调整处理参数的值。由此，可以对应于上述蚀刻量的移位变化，对于维修前后通常也能够达到目标值CD。并且，由反馈计算所得到的调整值是举例蚀刻量的调整值ΔD的情况进行的说明，但是并不一定局限于此，也可以作为处理参数(例如蚀刻时间)的调整值进行计算。
并且，上述前馈计算中使用的用于求出蚀刻量的蚀刻量计算式(例如上述式(1))、用于求出蚀刻时间的蚀刻时间计算式、反馈计算中使用的调整值计算式(例如上述式(2))等各种计算式，预先存储于例如图5所示的计算用数据的数据表486中。这些计算式可以通过操作员对输入输出装置440的操作进行设定与编辑。而且，这些计算式也并不局限于如上所述的计算式，也可以使用其它的计算式。
然而，在对晶片进行连续搬送处理的情况下，从提高生产能力的观点，希望从在处理室中的晶片处理终了到下一个晶片开始被处理的时间较短。但是，在上述前馈计算中，由于反映了反馈计算的结果，所以在对处理室中的晶片实行处理期间连续不断地实行晶片的搬送时，由该晶片的搬送与前馈计算的时间，有可能出现在没有反映紧接的前一反馈计算的结果的状态下前馈计算已经进行完成的情况。
例如在对处理室中的第一晶片实行处理期间，将接着的第二晶片搬送到处理室并测定CD值，当在该时刻进行前馈计算时，就会不反映出基于刚处理完成的第一晶片的处理的反馈计算值，实行前馈计算。
在这种情况下，例如在基于处理室中的刚处理完成的第一晶片的处理的反馈计算完成后，再将接着的第二晶片搬送到处理室，实行前馈计算即可，但是，这样在每次对一枚晶片的处理之后的测定完成后，再搬送下一个晶片，实行处理前的测定，生产能力会显著下降。
另一方面，使前馈计算的时间尽量晚，例如将晶片搬送到处理室跟前(例如负载锁定室)，在该时间实行前馈计算时，在该前馈计算的时如果知道了处理参数的值(例如蚀刻时间)超出了容许值范围，则不能进行该处理室中的蚀刻处理，所以存在无效的晶片搬送处理的问题。
而且，在具有进行同样蚀刻处理的多个处理室的基板处理装置中，根据提高生产能力的观点，由于可以向先完成处理的处理室搬送下一个晶片进行蚀刻处理，所以与上述内容同样存在无效的晶片搬送处理的问题。例如如果在搬送到先完成处理的处理室跟面的时间实行前馈计算，得知处理参数的值(例如蚀刻时间)超出了容许范围，则在该处理室中的蚀刻处理不能进行，所以需要搬送到其它处理室，实行对于该处理室的前馈计算。如果得知此时的前馈计算中处理参数的值(例如蚀刻时间)也超出了容许范围，则在该处理室中也不能进行蚀刻处理。这样，在最终不能实行晶片处理的情况下，晶片搬送处理的浪费就非常大。
因此，在本实施方式中，在测定处理前的表面外形轮廓后，首先实行第一次的前馈计算，进行由该结果得到的处理参数的值在容许范围内的处理室的判定。然后，仅对处理参数的值在容许范围内的处理室实行晶片的搬送，将晶片搬送到该处理室的跟前，在基于该处理室中的刚处理完成的处理的反馈计算完成后，再次重新实行第二次前馈计算并进行更新。
这样，因为是在根据第一次的前馈计算对是否应该向处理室搬送晶片做出判断的基础上，进行向该处理室的搬送处理，所以能够防止现有技术中那样的向处理室搬送后处理参数的值超出了容许范围，不能进行处理等事态的发生。由此，能够防止晶片搬送处理的浪费。
进而，在第二次的前馈计算中，由于能够实行反映出基于处理室中的刚处理完成的处理的反馈计算的前馈计算，所以能够提高前馈计算中计算的处理参数的调整精度。而且，由于由第一次前馈计算所计算出的处理参数不是为了实行实际的晶片处理而计算的值，所以对于处理前的CD值Dbef的测定，可以在对刚处理完成的晶片进行处理期间进行。由此，可以在不降低生产能力的情况下实行晶片的搬送。
(晶片处理的具体例)
接着，对于伴随有考虑了如上所述的晶片搬送的前馈计算的晶片处理的具体例子参照附图加以说明。图9A～图9C是表示本实施方式中晶片处理的具体例子的流程图。在图9A中，进行用于是否可执行判定的第一次前馈计算，所述是否可执行是判定是否可以进行晶片处理的。在图9B中，进行用于实行其后的晶片处理的第二次前馈计算。并且，在图9C中，进行晶片处理完成后的反馈计算。
首先，进行判定处理室140A、140B中是否能够实行晶片处理的是否可执行判定。例如如图9A所示，首先，在步骤S110中，从盒式容器中取出晶片搬入到测定室300。具体地说，如图10所示，例如通过共用搬送装置160从盒式容器134A中取出晶片W，搬入定向器137并确定位置。在位置决定完成后，通过共用搬送装置160将晶片W从定向器137搬出并搬入到测定室300。
接着，在步骤S120，在测定室300中测定该晶片的处理前的表面外形轮廓(例如目标元件的CD值)，存储于表面外形轮廓的数据表482(处理前测定工序)。
接着，在步骤S130，对于各处理室140A、140B进行第一次前馈计算(第一计算工序)，根据其结果，在步骤S140中判定各处理室140A、140B中是否可以实行晶片处理(第一判定工序)。在该第一判定工序中，例如判定第一次前馈计算中计算出的处理参数的值是否在容许范围内。然后，在前馈计算中得到的处理参数的值在调整容许范围内的处理室，其第一判定结果为OK，处理参数的值超出调整容许范围的处理室，其第一判定结果为NG，在步骤S150中，将该判定结果对应于每个处理室140A、140B存储于判定用数据的数据表488。
对于上述的步骤S130～步骤S150的一连串的处理进行更加具体的说明。在步骤S130的第一次前馈计算中，从表面外形轮廓的数据表482中读取处理前的表面外形轮廓的实测值，根据该实测值自动计算为了达到目标值的处理参数的值。例如如上所述，在作为表面外形轮廓测定CD值，作为处理参数计算出蚀刻时间的情况下，首先根据处理前测定的CD值Dbef与目标CD值Dtag求出蚀刻量D，计算为了达到该蚀刻量D的蚀刻时间。
并且，对各处理室140A、140B进行第一次前馈计算以及第一判定的理由如下。当在前馈计算中求出蚀刻量D时，例如如上述式(1)所示，加上反馈计算所得的调整值ΔD，反映反馈计算的结果。由于该调整值ΔD随各处理室140A、140B的特性以及处理时间而变化，所以针对每个处理室140A、140B计算并存储于计算用数据的数据表486。由此，当各处理室140A、140B的调整值ΔD不同时，反映调整值ΔD而计算出的蚀刻量D也不同。因此，在步骤S130中的第一次前馈计算中，针对每个处理室140A、140B计算出处理参数，在步骤S140的第一判定中，判定各处理室140A、140B的处理参数的值是否在调整容许范围内。
这样，由于从第一判定中所得到判定结果对于各处理室140A、140B不同，所以例如在进行第一判定时考虑下述的情况：处理室140A、140B中的一方的第一判定结果为OK，另一方的第一判定结果为NG的情况；处理室140A、140B双方的第一判定结果为OK的情况；处理室140A、140B双方的第一判定结果为NG的情况。
像这样在本实施方式的晶片处理中，第一次前馈计算，例如如图10所示，是在测定室300中晶片Wt的处理前的表面外形轮廓的测定刚刚完成后立即进行。由此，在将晶片Wt向各处理室140A、140B搬送之前，可以判定处理室140A、140B中是否能够进行该晶片Wt的处理，所以可以防止对Wt的无效搬送。
这样，第一次前馈计算，由于可以在向处理室140A、140B搬送晶片Wt之前的比较早的阶段进行，所以如图10所示，也可以在先前已经搬送到各处理室140A、140B中的晶片Wa、Wb的处理实行期间进行。因此，在第一次的前馈计算中所使用的调整值ΔD，也有可能没有反映基于刚处理完成的晶片处理的反馈计算(即调整值ΔD的更新来不及的情况)。
所以，在本实施方式中，用于进行实际的晶片处理的参数值(例如蚀刻时间)，是在要搬送到的处理室决定后，在该处理室的跟前，通过后述的第二次前馈计算重新计算。由此，由于可以在该处理室中的刚处理完成的处理的反馈计算完成后开始进行第二次前馈计算，所以能够计算出反映了该最新反馈计算的蚀刻处理时间。
这样，当第一判定完成后，在步骤S160中晶片返回到盒式容器。具体地说，如图10所示，由共用搬送装置160从测定室300取出晶片Wt并将其搬送回原来的盒式容器134A。
在该状态下，在图9B所示的步骤S210中，使对该晶片Wt的搬送处于待机状态，直至第一判定结果为OK的处理室中的处理完成。即，待机至任意一个处理室140A、140B的处理完成，当任意一个处理室的处理完成时，基于判定用数据的数据表488的判定结果判断该处理室的第一判定结果是否为OK。并且，如果该处理室的第一判定结果为NG，则不向该处理室搬送晶片，并继续待机。
与此相对，如果该处理室的第一判定结果为OK，则在步骤S220中将晶片搬送到该处理室的跟前。由此，由于仅对第一判定结果为OK的处理室搬送晶片，所以即使是先结束处理的处理室，如果该处理室是第一判定结果为NG的处理室也不对其搬送晶片。由此，可以防止搬送晶片后而判定结果为NG，所以能够防止无效的晶片搬送。
这里，对将晶片Wt从盒式容器134A搬送到处理室140A的跟前时的动作进行具体的说明。如图11所示，通过共用搬送装置160将晶片Wt再次从盒式容器134A取出，搬入到定向器137，确定其位置。位置决定完成之后，由共用搬送装置160将晶片Wt从定向器137搬出，当闸阀152A开放时，将晶片Wt装载于负载锁定室150A的缓冲用载置台154A。然后，在负载锁定室150A中，通过个别搬送机构170A将缓冲用载置台154A上的晶片Wt移动至处理室140A跟前的缓冲用载置台156A。这样，当完成了将晶片Wt向负载锁定室150A的搬送时，闸阀152A关闭。
并且，当通过与处理室140A中的刚处理完成的已处理晶片Wa的交换，将晶片Wt搬入处理室140A时，通过共用搬送装置160的一方的镐将晶片Wt从定向器137搬出，一次搬送到真空处理单元110A的负载锁定室150A的跟前。
此时，通过个别搬送机构170A将处理完成的晶片Wa从处理室140A搬出，移动装载至缓冲用载置台154A，调整负载锁定室150A内的压力，当开放闸阀152A时，通过共用搬送装置160的另一方的镐将处理完成的晶片Wa搬出的同时，通过一方的镐将晶片Wt搬入负载锁定室150A内，装载于缓冲用载置台154A。这样，当晶片Wt向负载锁定室150A的搬入完成时，闸阀152A关闭。
另一方面，晶片Wa通过共用搬送装置160被搬入测定室300，在测定室300中测定晶片Wa处理后的表面外形轮廓(例如目标元件的CD值)，进行反馈计算。在反馈计算中，例如基于晶片Wa处理后的CD值计算出蚀刻量的调整值ΔD，并更新该调整值ΔD。这样，就完成了基于处理室140A中的刚处理完成的晶片Wa的处理的反馈计算。
接着，在步骤S230中等待基于该处理室中的刚处理完成的处理的反馈计算完成。当反馈计算完成时，在步骤S240中对于该处理室进行第二次前馈计算，求出用于实行该处理室中实际晶片处理的处理参数的值(第二计算工序)。然后，在步骤S250中基于该结果判定该处理室中是否可以实行晶片处理(第二判定工序)。在该第二判定中，例如判定第二次前馈计算中所计算出的处理参数的值是否在调整容许的范围内。并且，调整容许范围内的处理室的第二判定结果为OK，超出调整容许范围的处理室的第二判定结果为NG。
在第二次前馈计算中，从表面外形轮廓的数据表482读出已经测定的处理前的表面外形轮廓的实测值，根据该实测值自动地计算为了达到目标值的处理参数的值。例如如上所述，在作为表面外形轮廓测定CD值，作为处理参数计算出蚀刻时间的情况下，首先基于处理前测定的CD值Dbef与目标CD值Dtag求出蚀刻量D，计算达到该蚀刻量D的蚀刻时间。
在第二次前馈计算中，通过上述式(1)所示的反馈计算的调整值ΔD，使用关于该处理室(将要进行处理的处理室)的数据，计算出用于实际的晶片处理中的处理参数的值。并且，第二次前馈计算中所使用的调整值ΔD，是通过该处理室中的刚处理完成的被处理晶片的反馈计算更新的最新值。
在步骤S260中当第二判定结果为NG时，在步骤S262中根据判定用数据的数据表488判断是否还有其它的第一判定结果为OK的处理室。在步骤S262中当判断存在有其它的第一判定结果为OK的处理室时，返回步骤S210的处理，对于其它的处理室进行步骤S210以后的处理。由此，例如即使处理室140A的第二判定结果为NG，在处理室140B的第一判定结果为OK的情况下，也能够将晶片搬送到处理室140B中进行处理。
在步骤S262中，当判断不存在其它的第一判定结果为OK的处理室时，在步骤S264中进行出错处理。作为出错处理，例如可以在显示装置430中显示晶片异常的信息，或者由报知装置450报知。
于此相对地，在步骤S260中当第二判定结果为OK时，在步骤S270中将晶片搬入该处理室，在步骤S280中进行晶片的处理(处理工序)。具体地说，当在处理室140A中的准备完成、闸阀144A开放时，如图11所示，通过个别搬送机构170A将负载锁定室150A内的晶片Wt搬入处理室140A。当将晶片Wt向处理室140A的搬入完成时，闸阀144A关闭。然后，在处理室140A中，基于通过第二前馈计算所计算出的处理参数对晶片Wt进行蚀刻处理。
其后，在步骤S290中判断晶片的处理是否完成，当判断晶片的处理已完成时，进行图9C中的步骤S310以后的反馈计算。也就是说，在步骤S310中，将晶片从该处理室取出搬送到测定室300，并搬入测定室300。具体地说，例如如图12所示，当在处理室140A中的晶片Wt的处理完成，闸阀144A开放时，通过个别搬送机构170A将晶片Wt向负载锁定室150A搬出。
接着，当闸阀144A关闭时，进行将晶片Wt向搬送室200的搬出动作。也就是说，为了消除大气状态下的搬送室200与真空状态下的负载锁定室150A内的压力差，进行负载锁定室150A内的大气压恢复。当闸阀152A开放时，通过共用搬送装置160将晶片Wt从负载锁定室150A向搬送室200搬出，闸阀152A关闭。其后，通过共用搬送装置160将晶片Wt搬送到测定室300，并搬入到测定室300的载置台上。
接着，在步骤S320中，对测定室300中的该晶片处理后的表面外形轮廓(例如目标元件的CD值)进行测定，并存储于表面外形轮廓的数据表482。
接着，在步骤S330中，对于该处理室进行反馈计算。例如，从表面外形轮廓的数据表482读取处理后的表面外形轮廓的实测值，根据该实测值与目标值的差计算调整值。例如如上所述，当作为表面外形轮廓测定CD值时，首先基于处理后测定的CD值Daft与目标CD值Dtag的差求出蚀刻量的调整值ΔD，在计算用数据的数据表486中更新关于该处理室的调整值ΔD。
当处理后的表面外形轮廓的测定完成时，在步骤S340中使该晶片返回盒式容器。具体地说，例如通过共用搬送装置160将晶片Wt从测定室300中取出并搬送返回到盒式容器134A。这样，一连串的晶片处理完成。
在这样的本实施方式的晶片处理中，在将晶片搬送到各处理室140A、140B之前，在第一次前馈计算(第一计算)中计算出每个处理室140A、140B的处理参数的值，通过判定各处理室140A、140B是否在容许范围内，能够在将晶片搬送到各处理室140A、140B之前预测是否应该实行该搬送处理。并且，由于能够仅对判定为容许范围内的处理室搬送晶片，所以可以防止无效的晶片搬送。
另外，在本实施方式中，对本发明适用于具有2个处理室140A、140B的基板处理装置100的情况进行了说明，但并不局限于此，也可以适用于仅具备一个处理室的基板处理装置。而且，也可以适用于具备3个以上处理室的基板处理装置100。处理室越多，防止无效搬送的效果越好。
而且，对于通过上述实施方式详细说明的本发明，可以适用于由多台机器构成的系统，也可以适用于由一台机器构成的系统。向系统或装置提供存储有程序软件的存储介质等介质，所述程序软件用于实现上述实施方式的功能，通过由该系统或装置的计算机(或CPU或MPU)读取存储介质等介质中存储的程序并实行，从而实现本发明。
在这种情况下，从存储介质等介质读取的程序本身能够实现上述实施方式的功能，存储有该程序的存储介质等介质构成本发明。作为用于提供程序的存储介质等介质，例如可以列举出软盘(floppy disk)(注册商标)、硬盘、光盘、光磁盘、CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW、磁带、不挥发性存储卡、ROM等。而且，还可以通过网络对介质提供程序的下载。
并且，通过由计算机实行读取的程序，不仅能够实现上述实施方式的功能，而且基于该程序的指示，计算机上工作的OS等执行实际的处理的一部分或全部，通过其处理实现上述实施方式的功能的情况也包含于本发明。
进一步，将从存储介质等介质读取的程序写入插入计算机中的功能扩展板或者连接于计算机的功能扩展单元中具备的存储器之后，基于该程序的指示，由该功能扩展板或者功能扩展单元中具备的CPU等执行实际处理的一部分或全部，通过其处理实现上述实施方式的功能的情况也包含于本发明。
以上，参照附图对本发明所适合的实施方式进行了说明，但是，当然本发明并不限于上述例子，业内从业者都应该能够明白，在权利要求范围内，可以进行各种能够想到的变更例或修正例，这些当然都属于本发明的技术范围。
例如，在上述实施方式中，是将负载锁定室连接于处理室而构成处理单元，在搬送单元中并列连接有多个处理单元的所谓一前一后型的基板处理装置为例进行的说明，但并不局限于此，例如本发明也可以适用于将处理单元构成为在共用搬送室的周围连接有多个处理室的所谓集群工具(cluster tool)型基板处理装置。在这种情况下，也与上述实施方式相同将测定室与搬送单元相连接。这样，本发明可以适用于具备测定室与处理室的各种类型的基板处理装置。
本发明可以适用于基板处理方法及存储程序的存储介质。

Claims (7)

1.一种基板处理方法，其是具备基于规定的处理参数对被处理基板进行处理的处理室、和测定所述被处理基板的处理前后的表面外形轮廓的测定室的基板处理装置的基板处理方法，其特征在于，包括：
处理前测定工序，在所述测定室中测定所述被处理基板处理前的表面外形轮廓；
第一计算工序，在开始向所述处理室搬送所述被处理基板之前，根据所述处理前的表面外形轮廓的测定值计算出达到目标表面外形轮廓的处理参数的值；
判定工序，判定计算出的处理参数的值是否在预先设定的容许范围内；
第二计算工序，当在所述判定工序中判定是在所述容许范围内时，在从开始向所述处理室搬送所述被处理基板至将所述被处理基板搬入到处理室期间，根据基于由所述处理室中刚处理完成的被处理基板得到的处理后的表面外形轮廓的测定值的调整值，与所述处理前的表面外形轮廓的测定值，重新计算出达到目标的表面外形轮廓的处理参数值；以及
处理工序，将向所述处理室搬送中的所述被处理基板搬入所述处理室，根据第二计算工序中计算出的处理参数的值进行处理。
2.根据权利要求1所述的基板处理方法，其特征在于，还包括：
处理后测定工序，将所述处理室中的处理已完成的所述被处理基板搬入所述测定室，测定处理后的表面外形轮廓；以及
调整值计算工序，根据所述处理后的表面外形轮廓的测定值计算出用于调整由所述第一计算工序计算出的处理参数的值的调整值。
3.根据权利要求1所述的基板处理方法，其特征在于：
所述表面外形轮廓是在所述被处理基板上形成的目标元件的尺寸。
4.根据权利要求1所述的基板处理方法，其特征在于：
所述处理参数是所述被处理基板的处理时间。
5.一种基板处理方法，其是具备基于规定的处理参数对被处理基板进行处理的多个处理室、和测定所述被处理基板的处理前后的表面外形轮廓的测定室的基板处理装置的基板处理方法，其特征在于，包括：
处理前测定工序，在所述测定室中测定所述被处理基板处理前的表面外形轮廓；
第一计算工序，在开始向所述处理室中的任意一个搬送所述被处理基板之前，对每个所述处理室根据所述处理前的表面外形轮廓的测定值计算出达到目标表面外形轮廓的所述处理参数的值；
判定工序，分别判定对每个所述处理室计算出的处理参数的值是否在预先设定的容许范围内；
第二计算工序，当存在有在所述判定工序中被判定为在所述容许范围内的处理室时，在从开始向这些处理室中的任意一个搬送所述被处理基板到将所述被处理基板搬入该处理室期间，根据基于由该处理室中刚处理完成的被处理基板得到的处理后的表面外形轮廓的测定值的调整值，与所述处理前的表面外形轮廓的测定值，重新计算出达到目标的表面外形轮廓的处理参数值；以及
处理工序，将向所述处理室搬送中的所述被处理基板搬入该处理室，根据第二计算工序中计算出的处理参数的值进行处理。
6.一种基板处理方法，是具备基于规定的处理参数对被处理基板进行处理的多个处理室、和测定所述被处理基板的处理前后的表面外形轮廓的测定室的基板处理装置的基板处理方法，其特征在于，包括：
处理前测定工序，在所述测定室中测定所述被处理基板处理前的表面外形轮廓；
第一计算工序，在开始向所述处理室中的任意一个搬送所述被处理基板之前，对每个所述处理室根据所述处理前的表面外形轮廓的测定值计算出达到目标表面外形轮廓的所述处理参数的值；
第一判定工序，分别判定对每一个所述处理室计算出的处理参数的值是否在预先设定的容许范围内；
第二计算工序，当存在有在所述第一判定工序中被判定为在所述容许范围内的处理室时，在从开始向这些处理室中的任意一个搬送所述被处理基板到将所述被处理基板搬入该处理室期间，根据基于由该处理室中刚处理完成的被处理基板得到的处理后的表面外形轮廓的测定值的调整值，与所述处理前的表面外形轮廓的测定值，重新计算出达到目标的表面外形轮廓的处理参数值；
第二判定工序，判定在所述第二计算工序中计算出的处理参数的值是否在预先设定的容许范围内；以及
处理工序，当在所述第二判定工序中判定为在所述容许范围内时，将向所述处理室搬送中的所述被处理基板搬入该处理室，基于所述第二计算工序中计算出的处理参数进行处理；当在所述第二判定工序中判定为超出所述容许范围时，将其向在所述第一判定工序被判定为是在所述容许范围内的其它处理室搬送，通过所述第二计算工序重新计算处理参数的值，对向所述其它处理室搬送中的所述被处理基板进行处理。
7.一种基板处理方法，其是具备对被处理基板进行蚀刻处理的多个处理室、和测定所述被处理基板的处理前后的目标元件的尺寸的测定室的基板处理装置的基板处理方法，其特征在于，包括：
第一计算工序，在开始向所述处理室中的任意一个搬送所述被处理基板之前，对每个所述处理室根据所述处理前的目标元件的尺寸的测定值计算出达到目标尺寸的蚀刻时间；
判定工序，分别判定对每个所述处理室计算出的蚀刻时间是否在预先设定的容许范围内；
第二计算工序，当存在有在所述判定工序中被判定为在所述容许范围内的处理室时，在从开始向这些处理室中的任意一个搬送所述被处理基板到将所述被处理基板搬入该处理室期间，根据基于由该处理室中刚被蚀刻处理的被处理基板得到的处理后的目标元件的尺寸的测定值的调整值，与所述处理前的目标元件的尺寸的测定值，重新计算出达到目标尺寸的蚀刻时间；以及
处理工序，将向所述处理室搬送中的所述被处理基板搬入该处理室，根据第二计算工序中计算出的蚀刻时间进行蚀刻处理。
CNB2007101630592A 2006-10-05 2007-09-29 基板处理方法 Expired - Fee Related CN100520647C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006273793A JP5213322B2 (ja) 2006-10-05 2006-10-05 基板処理方法及び基板処理装置並びにプログラムを記憶する記憶媒体
JP2006273793 2006-10-05

Publications (2)

Publication Number Publication Date
CN101158852A CN101158852A (zh) 2008-04-09
CN100520647C true CN100520647C (zh) 2009-07-29

Family

ID=39306974

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101630592A Expired - Fee Related CN100520647C (zh) 2006-10-05 2007-09-29 基板处理方法

Country Status (4)

Country Link
JP (1) JP5213322B2 (zh)
KR (1) KR100921835B1 (zh)
CN (1) CN100520647C (zh)
TW (1) TWI458007B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082442A (ja) * 2009-10-09 2011-04-21 Hitachi High-Technologies Corp プラズマエッチング処理装置
US9435025B2 (en) * 2013-09-25 2016-09-06 Applied Materials, Inc. Gas apparatus, systems, and methods for chamber ports
TWI676227B (zh) * 2015-01-23 2019-11-01 美商應用材料股份有限公司 半導體工藝設備
CN106611724A (zh) * 2015-10-26 2017-05-03 北京北方微电子基地设备工艺研究中心有限责任公司 一种刻蚀方法和装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0950948A (ja) * 1995-08-08 1997-02-18 Kokusai Electric Co Ltd 半導体製造装置の障害対処システム
JPH10275753A (ja) * 1997-03-31 1998-10-13 Hitachi Ltd 半導体基板の製造方法
JP2000252179A (ja) 1999-03-04 2000-09-14 Hitachi Ltd 半導体製造プロセス安定化支援システム
JP3640609B2 (ja) * 2000-10-16 2005-04-20 アルプス電気株式会社 プラズマ処理装置，プラズマ処理システムおよびこれらの性能確認システム，検査方法
JP3708031B2 (ja) * 2001-06-29 2005-10-19 株式会社日立製作所 プラズマ処理装置および処理方法
JP2003077782A (ja) * 2001-08-31 2003-03-14 Toshiba Corp 半導体装置の製造方法
KR20030026862A (ko) * 2001-09-25 2003-04-03 다이닛뽕스크린 세이조오 가부시키가이샤 기판 처리장치 제어 시스템 및 기판 처리장치
US6756243B2 (en) * 2001-10-30 2004-06-29 Advanced Micro Devices, Inc. Method and apparatus for cascade control using integrated metrology
US7062411B2 (en) * 2003-06-11 2006-06-13 Scientific Systems Research Limited Method for process control of semiconductor manufacturing equipment
US7158851B2 (en) * 2003-06-30 2007-01-02 Tokyo Electron Limited Feedforward, feedback wafer to wafer control method for an etch process
US7292906B2 (en) * 2004-07-14 2007-11-06 Tokyo Electron Limited Formula-based run-to-run control

Also Published As

Publication number Publication date
CN101158852A (zh) 2008-04-09
JP2008091816A (ja) 2008-04-17
TWI458007B (zh) 2014-10-21
TW200834713A (en) 2008-08-16
KR20080031807A (ko) 2008-04-11
JP5213322B2 (ja) 2013-06-19
KR100921835B1 (ko) 2009-10-13

Similar Documents

Publication Publication Date Title
EP1558977B1 (en) Probability constrained optimization for electrical fabrication control
KR100572039B1 (ko) 모델예측제어를 사용하는 반도체 제조에서 개별부품들의 제조를 제어하는 시스템 및 방법
US6748280B1 (en) Semiconductor run-to-run control system with state and model parameter estimation
CN100520647C (zh) 基板处理方法
US12044981B2 (en) Method and apparatus for optimization of lithographic process
TW201805731A (zh) 用於微影裝置之排序批次的方法、器件製造方法、用於微影裝置之控制系統及微影裝置
US7329168B2 (en) Extended Kalman filter incorporating offline metrology
TW201921167A (zh) 判定圖案化製程之校正之方法、元件製造方法、用於微影裝置之控制系統及微影裝置
US20030199112A1 (en) Copper wiring module control
JP5200276B2 (ja) インラインリソグラフィ及びエッチングシステム
EP1444556A1 (en) Semiconductor run-to-run control system with state and model parameter estimation
CN117984334A (zh) 一种自适应晶圆机械臂力矩调整系统及方法
US7774082B2 (en) Substrate processing method and storage medium having program stored therein
WO2007002856A2 (en) Software sequencer to dynamically adjust wafer transfer decision
JP4524720B2 (ja) プロセス制御装置
TWI839789B (zh) 用於將一基板區域量測資料模型化之方法及其相關裝置
Scott et al. A probabilistic search method for sequential tolerance control
KR20020036149A (ko) 반도체 제조 설비에서의 웨이퍼 얼라인먼트 방법
Du et al. Modelling and controlling of critical dimension in semiconductor manufacturing
HO et al. PROCESSING OF SEMICONDUCTOR QUARTZ PHOTOMARKS ON BAKE-PLATES

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20150929

EXPY Termination of patent right or utility model