JP5203442B2 - チャネル熱電子注入プログラミング方法及び関連する装置 - Google Patents
チャネル熱電子注入プログラミング方法及び関連する装置 Download PDFInfo
- Publication number
- JP5203442B2 JP5203442B2 JP2010266601A JP2010266601A JP5203442B2 JP 5203442 B2 JP5203442 B2 JP 5203442B2 JP 2010266601 A JP2010266601 A JP 2010266601A JP 2010266601 A JP2010266601 A JP 2010266601A JP 5203442 B2 JP5203442 B2 JP 5203442B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- line voltage
- programming
- memory cell
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 29
- 238000002347 injection Methods 0.000 title claims description 14
- 239000007924 injection Substances 0.000 title claims description 14
- 230000015654 memory Effects 0.000 claims description 105
- 238000012795 verification Methods 0.000 claims description 26
- 238000003860 storage Methods 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 23
- 230000007423 decrease Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
本出願は米国特許仮出願番号61/316,843、2010年3月24日出願、名称「P-channel Ramping CHEI Programming Method By Auto Tracing Vt Shift」の利益を請求する。当該仮出願の内容は参照されることにより本願明細書に組み込まれる。
1310 アドレス・バッファ
1320 セル動作状態機械
1330 HV発電装置&調整器
1340 行アドレス・デコーダ
1341 列アドレス・デコーダ
1350 ZWLドライバ
1351 ZCLドライバ
1360 メモリ・アレイ
1370 センス増幅器
1380 データI/Oバッファ
Claims (21)
- 選択トランジスタとメモリ・トランジスタとを有する不揮発性メモリ・セルをプログラミングする方法であって:
前記メモリ・トランジスタの制御線入力に制御線電圧を印加する段階;
前記選択トランジスタのソース線入力にソース線電圧を印加する段階;
前記不揮発性メモリ・セルの伝導電流を検知する段階;
該伝導電流が所定値に達した後に、前記不揮発性メモリ・セルの前記制御線入力に印加された前記制御線電圧を増大させる段階;
を有する方法。 - 所定のプログラミング時間が経過し、前記伝導電流が前記所定値より低いとき、前記選択トランジスタの前記ソース線入力に印加された前記ソース線電圧を増大させる段階;
を更に有する請求項1に記載の方法。 - 前記プログラミング動作中の前記伝導電流が前記所定値に達したとき、前記制御線電圧を制御線スタンバイ電圧まで減少させ、前記ソース線電圧をソース線スタンバイ電圧まで減少させる段階;
を更に有する請求項1に記載の方法。 - 前記制御線電圧が所定の制御線電圧制限まで増大されたとき、次の周期で前記制御線電圧をリセットする段階;
を更に有する請求項1に記載の方法。 - 前記ソース線電圧を増大させる段階は、第1のステップ電圧だけ前記ソース線電圧を増大させる段階を更に有する、
ことを特徴とする請求項1に記載の方法。 - 前記制御線電圧を増大させる段階は、第2のステップ電圧だけ前記制御線電圧を増大させる段階を更に有する、
ことを特徴とする請求項5に記載の方法。 - 前記第1のステップ電圧及び前記第2のステップ電圧は、等しい、
ことを特徴とする請求項6に記載の方法。 - 前記第1のステップ電圧及び前記第2のステップ電圧は、等しくない、
ことを特徴とする請求項6に記載の方法。 - 前記選択トランジスタは、ワード線電圧に結合されたゲート、前記ソース線電圧に結合されたソース、及びNW電圧に結合された本体を有し、
前記メモリ・トランジスタは、前記制御線電圧に結合されたゲート、ビット線電圧に結合されたドレイン、及び前記NW電圧に結合された本体を有し、
前記選択トランジスタ及び前記メモリ・トランジスタは、直列である、
ことを特徴とする請求項1に記載の方法。 - 前記選択トランジスタ及び前記メモリ・トランジスタの両方は、Pチャネル・トランジスタである、
ことを特徴とする請求項9記載の方法。 - プログラミング電流を低減し信頼性を向上する不揮発性メモリ素子であって:
メモリ・セル・アレイであって、該メモリ・セル・アレイのビット線とワード線のマトリックスの交点に配置されたメモリ・セルを有するメモリ・セル・アレイ;
プログラミングのために、プログラミング動作中にゲート注入電圧を所定のレベルに保つ所定の大きさを有する複数の可変パルスを各ワード線に提供する書き込み回路;
前記プログラミング動作中に伝導電流の変化を検知し、該プログラミング動作中に検知した前記伝導電流が所定値に達した場合に、前記プログラミング動作を停止する検証回路;
を有する不揮発性メモリ素子。 - 各メモリ・セルは、電荷蓄積層を有するPチャネル・メモリ・セルである、
ことを特徴とする請求項11に記載の不揮発性メモリ素子。 - 各電荷蓄積層は、酸化膜−窒化膜−酸化膜(ONO)層である、
ことを特徴とする請求項12に記載の不揮発性メモリ素子。 - 所定の大きさの複数の可変パルス・パターンは、ステップ傾斜又は独立した傾斜パターンである、
ことを特徴とする請求項11に記載の不揮発性メモリ素子。 - 前記書き込み回路は、プログラミング動作中に前記メモリ・セル・アレイの前記ビット線に前記複数の可変パルスを提供する、
ことを特徴とする請求項11に記載の不揮発性メモリ素子。 - 前記検証回路は、所定のプログラミング時間が経過し、検知された伝導電流が所定値に達していないとき、前記プログラミング動作を停止する、
ことを特徴とする請求項11に記載の不揮発性メモリ素子。 - 前記検証回路は、ワード線電圧の絶対値が閾電圧の絶対値以上であるとき、前記プログラミング動作を停止する、
ことを特徴とする請求項11に記載の不揮発性メモリ素子。 - 不揮発性メモリ・セルをプログラミングする方法であって:
前記不揮発性メモリ・セルのワード線入力にワード線電圧を印加する段階;
前記不揮発性メモリ・セルのビット線入力にビット線電圧を印加する段階;
前記不揮発性メモリ・セルの伝導電流を検知する段階;
該伝導電流が所定値に達した後に、前記不揮発性メモリ・セルの前記ワード線入力に印加された前記ワード線電圧を増大させる段階;
を有する方法。 - 所定のプログラミング時間が経過し、前記伝導電流が前記所定値より低いとき、前記不揮発性メモリ・セルの前記ビット線入力に印加された前記ビット線電圧を増大させる段階;
を更に有する請求項18に記載の方法。 - 前記プログラミング動作中の前記伝導電流が前記所定値に達したとき、前記ワード線電圧をワード線スタンバイ電圧まで減少させ、前記ビット線電圧をビット線スタンバイ電圧まで減少させる段階;
を更に有する請求項18に記載の方法。 - 前記ワード線電圧が所定のワード線電圧制限まで増大されたとき、次の周期で前記ワード線電圧をリセットする段階;
を更に有する請求項18に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US31684310P | 2010-03-24 | 2010-03-24 | |
US61/316,843 | 2010-03-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011204342A JP2011204342A (ja) | 2011-10-13 |
JP5203442B2 true JP5203442B2 (ja) | 2013-06-05 |
Family
ID=43708959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010266601A Active JP5203442B2 (ja) | 2010-03-24 | 2010-11-30 | チャネル熱電子注入プログラミング方法及び関連する装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8369154B2 (ja) |
EP (1) | EP2369593B1 (ja) |
JP (1) | JP5203442B2 (ja) |
TW (1) | TWI462105B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6503395B2 (ja) * | 2016-10-12 | 2019-04-17 | イーメモリー テクノロジー インコーポレイテッド | 静電放電回路 |
KR102252531B1 (ko) * | 2017-12-15 | 2021-05-14 | 청두 아날로그 써키트 테크놀로지 인코퍼레이티드 | 플래시 메모리에 프로그래밍하는 회로 및 방법 |
US10796763B2 (en) * | 2018-01-26 | 2020-10-06 | Stmicroelectronics (Rousset) Sas | Method for programming a split-gate memory cell and corresponding memory device |
US20230362138A1 (en) * | 2022-05-06 | 2023-11-09 | Michael Kotlarz | System and method for establishing secure communication and authentication by embedding pulse codes into content in real-time |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1224062B (it) | 1979-09-28 | 1990-09-26 | Ates Componenti Elettron | Metodo di programmazione per una memoria a semiconduttore non volatile elettricamente alterabile |
US4628487A (en) | 1984-08-14 | 1986-12-09 | Texas Instruments Incorporated | Dual slope, feedback controlled, EEPROM programming |
JP3410747B2 (ja) | 1992-07-06 | 2003-05-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5467306A (en) | 1993-10-04 | 1995-11-14 | Texas Instruments Incorporated | Method of using source bias to increase threshold voltages and/or to correct for over-erasure of flash eproms |
JP2587595B2 (ja) | 1994-08-31 | 1997-03-05 | 九州日本電気株式会社 | 不揮発性半導体メモリの書込み回路 |
US6965142B2 (en) | 1995-03-07 | 2005-11-15 | Impinj, Inc. | Floating-gate semiconductor structures |
KR0172831B1 (ko) | 1995-09-18 | 1999-03-30 | 문정환 | 비휘발성 메모리를 프로그램하는 방법 |
US5687118A (en) | 1995-11-14 | 1997-11-11 | Programmable Microelectronics Corporation | PMOS memory cell with hot electron injection programming and tunnelling erasing |
US5666307A (en) | 1995-11-14 | 1997-09-09 | Programmable Microelectronics Corporation | PMOS flash memory cell capable of multi-level threshold voltage storage |
US5912842A (en) | 1995-11-14 | 1999-06-15 | Programmable Microelectronics Corp. | Nonvolatile PMOS two transistor memory cell and array |
KR100223868B1 (ko) | 1996-07-12 | 1999-10-15 | 구본준 | 비휘발성 메모리를 프로그램하는 방법 |
TW338165B (en) | 1996-09-09 | 1998-08-11 | Sony Co Ltd | Semiconductor nand type flash memory with incremental step pulse programming |
KR100327421B1 (ko) | 1997-12-31 | 2002-07-27 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 프로그램 시스템 및 그의 프로그램 방법 |
US6078538A (en) | 1998-08-20 | 2000-06-20 | Micron Technology, Inc. | Method and apparatus for reducing bleed currents within a DRAM array having row-to-column shorts |
US6040996A (en) | 1998-11-16 | 2000-03-21 | Chartered Semiconductor Manufacturing, Ltd. | Constant current programming waveforms for non-volatile memories |
JP4550206B2 (ja) | 1999-02-19 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置の駆動方法 |
US6219279B1 (en) | 1999-10-29 | 2001-04-17 | Zilog, Inc. | Non-volatile memory program driver and read reference circuits |
WO2002056316A1 (fr) | 2001-01-12 | 2002-07-18 | Hitachi, Ltd. | Memoire remanente a semi-conducteur |
EP1249842B1 (en) | 2001-04-10 | 2009-08-26 | STMicroelectronics S.r.l. | Method for programming nonvolatile memory cells with program and verify algorithm using a staircase voltage with varying step amplitude |
US6621742B1 (en) | 2002-04-29 | 2003-09-16 | Fujitsu Limited | System for programming a flash memory device |
US6850438B2 (en) * | 2002-07-05 | 2005-02-01 | Aplus Flash Technology, Inc. | Combination nonvolatile memory using unified technology with byte, page and block write and simultaneous read and write operations |
TW583677B (en) | 2002-07-25 | 2004-04-11 | Ememory Technology Inc | Flash memory with sensing amplifier using load transistors driven by coupled gate voltages |
JP2004145952A (ja) * | 2002-10-23 | 2004-05-20 | Nec Electronics Corp | Mram及びその書込方法 |
US6920067B2 (en) | 2002-12-25 | 2005-07-19 | Ememory Technology Inc. | Integrated circuit embedded with single-poly non-volatile memory |
US6856551B2 (en) | 2003-02-06 | 2005-02-15 | Sandisk Corporation | System and method for programming cells in non-volatile integrated memory devices |
US7630237B2 (en) | 2003-02-06 | 2009-12-08 | Sandisk Corporation | System and method for programming cells in non-volatile integrated memory devices |
JP2004281841A (ja) | 2003-03-18 | 2004-10-07 | Ememory Technology Inc | 不揮発性メモリ |
JP4093359B2 (ja) | 2003-03-19 | 2008-06-04 | 力旺電子股▲ふん▼有限公司 | 電気的に消去可能なプログラマブルロジックデバイス |
JP3998098B2 (ja) | 2003-04-25 | 2007-10-24 | 力旺電子股▲ふん▼有限公司 | 半導体記憶装置 |
US7177199B2 (en) | 2003-10-20 | 2007-02-13 | Sandisk Corporation | Behavior based programming of non-volatile memory |
US7262457B2 (en) | 2004-01-05 | 2007-08-28 | Ememory Technology Inc. | Non-volatile memory cell |
KR100594280B1 (ko) * | 2004-06-23 | 2006-06-30 | 삼성전자주식회사 | 프로그램 동작시 비트라인의 전압을 조절하는 비트라인전압 클램프 회로를 구비하는 플래쉬 메모리장치 및 이의비트라인 전압 제어방법 |
JP4683995B2 (ja) * | 2005-04-28 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
US7342833B2 (en) | 2005-08-23 | 2008-03-11 | Freescale Semiconductor, Inc. | Nonvolatile memory cell programming |
TWI311796B (en) | 2005-11-17 | 2009-07-01 | Ememory Technology Inc | Semiconductor device and manufacturing method thereof |
US7505325B2 (en) | 2006-09-28 | 2009-03-17 | Chingis Technology Corporation | Low voltage low capacitance flash memory array |
JP2008118040A (ja) | 2006-11-07 | 2008-05-22 | Sharp Corp | 不揮発性半導体記憶装置及びその製造方法とこれを用いた情報の書き込み方法 |
US7450424B2 (en) * | 2007-01-31 | 2008-11-11 | Skymedi Corporation | Method for reading a memory array with a non-volatile memory structure |
US7672161B2 (en) * | 2007-04-30 | 2010-03-02 | Spansion Llc | Adaptive detection of threshold levels in memory |
JP5365028B2 (ja) | 2008-03-03 | 2013-12-11 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
-
2010
- 2010-11-11 US US12/944,711 patent/US8369154B2/en active Active
- 2010-11-30 JP JP2010266601A patent/JP5203442B2/ja active Active
-
2011
- 2011-01-11 EP EP11150599.6A patent/EP2369593B1/en active Active
- 2011-03-15 TW TW100108695A patent/TWI462105B/zh active
Also Published As
Publication number | Publication date |
---|---|
EP2369593A1 (en) | 2011-09-28 |
TW201142853A (en) | 2011-12-01 |
TWI462105B (zh) | 2014-11-21 |
EP2369593B1 (en) | 2014-10-15 |
US20110235427A1 (en) | 2011-09-29 |
US8369154B2 (en) | 2013-02-05 |
JP2011204342A (ja) | 2011-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6620682B1 (en) | Set of three level concurrent word line bias conditions for a nor type flash memory array | |
US8699273B2 (en) | Bitline voltage regulation in non-volatile memory | |
US8467245B2 (en) | Non-volatile memory device with program current clamp and related method | |
JP4205311B2 (ja) | フローティングゲートを利用した半導体不揮発性メモリ | |
JP2007272952A (ja) | 半導体記憶装置 | |
WO2001011631A1 (en) | Ramped gate technique for soft programming to tighten the vt distribution | |
JP3811760B2 (ja) | フラッシュメモリ用途のための傾斜付きまたは段階的ゲートチャネル消去 | |
JP4870876B2 (ja) | 不揮発性半導体メモリ装置の消去方法 | |
JP2005527061A (ja) | 予備消去ステップを用いてフラッシュメモリを消去する方法 | |
TWI574273B (zh) | 非揮發性半導體存儲裝置及其抹除方法 | |
JP3974778B2 (ja) | 不揮発性半導体メモリ装置およびそのデータ消去方法 | |
US6452840B1 (en) | Feedback method to optimize electric field during channel erase of flash memory devices | |
JP5203442B2 (ja) | チャネル熱電子注入プログラミング方法及び関連する装置 | |
JP4106028B2 (ja) | メモリ装置におけるソフトプログラム検証のための方法および装置 | |
US7933150B2 (en) | Nonvolatile semiconductor memory device and programming method thereof | |
JP5636490B2 (ja) | プログラム電流クランプを有する不揮発性メモリ素子及び関連する方法 | |
JP2007524178A (ja) | 不揮発性メモリのソース制御操作 | |
JP5868381B2 (ja) | 半導体記憶装置 | |
US20120140572A1 (en) | Semiconductor memory device and method of operating the same | |
JP5522682B2 (ja) | 半導体メモリ | |
KR101075996B1 (ko) | 비휘발성 메모리장치, 그의 프로그램 및 이레이즈 방법 | |
US7420845B2 (en) | High-endurance memory device | |
TWI489593B (zh) | 反及閘快閃記憶體之熱載子程式化 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5203442 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |